nsz Git - libfirm/blob - ir/be/ia32/bearch_ia32.c

   1 /*
   2  * Copyright (C) 1995-2008 University of Karlsruhe.  All right reserved.
   3  *
   4  * This file is part of libFirm.
   5  *
   6  * This file may be distributed and/or modified under the terms of the
   7  * GNU General Public License version 2 as published by the Free Software
   8  * Foundation and appearing in the file LICENSE.GPL included in the
   9  * packaging of this file.
  10  *
  11  * Licensees holding valid libFirm Professional Edition licenses may use
  12  * this file in accordance with the libFirm Commercial License.
  13  * Agreement provided with the Software.
  14  *
  15  * This file is provided AS IS with NO WARRANTY OF ANY KIND, INCLUDING THE
  16  * WARRANTY OF DESIGN, MERCHANTABILITY AND FITNESS FOR A PARTICULAR
  17  * PURPOSE.
  18  */
  19
  20 /**
  21  * @file
  22  * @brief       This is the main ia32 firm backend driver.
  23  * @author      Christian Wuerdig
  24  * @version     $Id$
  25  */
  26 #ifdef HAVE_CONFIG_H
  27 #include "config.h"
  28 #endif
  29
  30 #include "lc_opts.h"
  31 #include "lc_opts_enum.h"
  32
  33 #include <math.h>
  34
  35 #include "pseudo_irg.h"
  36 #include "irarch.h"
  37 #include "irgwalk.h"
  38 #include "irprog.h"
  39 #include "irprintf.h"
  40 #include "iredges_t.h"
  41 #include "ircons.h"
  42 #include "irgmod.h"
  43 #include "irgopt.h"
  44 #include "irbitset.h"
  45 #include "irgopt.h"
  46 #include "irdump_grgen.h"
  47 #include "pdeq.h"
  48 #include "pset.h"
  49 #include "debug.h"
  50 #include "error.h"
  51 #include "xmalloc.h"
  52 #include "irtools.h"
  53 #include "iroptimize.h"
  54
  55 #include "../beabi.h"
  56 #include "../beirg_t.h"
  57 #include "../benode_t.h"
  58 #include "../belower.h"
  59 #include "../besched_t.h"
  60 #include "be.h"
  61 #include "../be_t.h"
  62 #include "../beirgmod.h"
  63 #include "../be_dbgout.h"
  64 #include "../beblocksched.h"
  65 #include "../bemachine.h"
  66 #include "../beilpsched.h"
  67 #include "../bespillslots.h"
  68 #include "../bemodule.h"
  69 #include "../begnuas.h"
  70 #include "../bestate.h"
  71 #include "../beflags.h"
  72
  73 #include "bearch_ia32_t.h"
  74
  75 #include "ia32_new_nodes.h"
  76 #include "gen_ia32_regalloc_if.h"
  77 #include "gen_ia32_machine.h"
  78 #include "ia32_transform.h"
  79 #include "ia32_emitter.h"
  80 #include "ia32_map_regs.h"
  81 #include "ia32_optimize.h"
  82 #include "ia32_x87.h"
  83 #include "ia32_dbg_stat.h"
  84 #include "ia32_finish.h"
  85 #include "ia32_util.h"
  86 #include "ia32_fpu.h"
  87 #include "ia32_architecture.h"
  88
  89 #ifdef FIRM_GRGEN_BE
  90 #include "ia32_pbqp_transform.h"
  91 #endif
  92
  93 DEBUG_ONLY(static firm_dbg_module_t *dbg = NULL;)
  94
  95 /* TODO: ugly */
  96 static set *cur_reg_set = NULL;
  97
  98 ir_mode         *mode_fpcw       = NULL;
  99 ia32_code_gen_t *ia32_current_cg = NULL;
 100
 101 /**
 102  * The environment for the intrinsic mapping.
 103  */
 104 static ia32_intrinsic_env_t intrinsic_env = {
 105         NULL,    /* the isa */
 106         NULL,    /* the irg, these entities belong to */
 107         NULL,    /* entity for first div operand (move into FPU) */
 108         NULL,    /* entity for second div operand (move into FPU) */
 109         NULL,    /* entity for converts ll -> d */
 110         NULL,    /* entity for converts d -> ll */
 111         NULL,    /* entity for __divdi3 library call */
 112         NULL,    /* entity for __moddi3 library call */
 113         NULL,    /* entity for __udivdi3 library call */
 114         NULL,    /* entity for __umoddi3 library call */
 115         NULL,    /* bias value for conversion from float to unsigned 64 */
 116 };
 117
 118
 119 typedef ir_node *(*create_const_node_func) (dbg_info *dbg, ir_graph *irg, ir_node *block);
 120
 121 static INLINE ir_node *create_const(ia32_code_gen_t *cg, ir_node **place,
 122                                     create_const_node_func func,
 123                                     const arch_register_t* reg)
 124 {
 125         ir_node *block, *res;
 126
 127         if(*place != NULL)
 128                 return *place;
 129
 130         block = get_irg_start_block(cg->irg);
 131         res = func(NULL, cg->irg, block);
 132         arch_set_irn_register(cg->arch_env, res, reg);
 133         *place = res;
 134
 135         add_irn_dep(get_irg_end(cg->irg), res);
 136         /* add_irn_dep(get_irg_start(cg->irg), res); */
 137
 138         return res;
 139 }
 140
 141 /* Creates the unique per irg GP NoReg node. */
 142 ir_node *ia32_new_NoReg_gp(ia32_code_gen_t *cg) {
 143         return create_const(cg, &cg->noreg_gp, new_rd_ia32_NoReg_GP,
 144                             &ia32_gp_regs[REG_GP_NOREG]);
 145 }
 146
 147 ir_node *ia32_new_NoReg_vfp(ia32_code_gen_t *cg) {
 148         return create_const(cg, &cg->noreg_vfp, new_rd_ia32_NoReg_VFP,
 149                             &ia32_vfp_regs[REG_VFP_NOREG]);
 150 }
 151
 152 ir_node *ia32_new_NoReg_xmm(ia32_code_gen_t *cg) {
 153         return create_const(cg, &cg->noreg_xmm, new_rd_ia32_NoReg_XMM,
 154                             &ia32_xmm_regs[REG_XMM_NOREG]);
 155 }
 156
 157 ir_node *ia32_new_Unknown_gp(ia32_code_gen_t *cg) {
 158         return create_const(cg, &cg->unknown_gp, new_rd_ia32_Unknown_GP,
 159                             &ia32_gp_regs[REG_GP_UKNWN]);
 160 }
 161
 162 ir_node *ia32_new_Unknown_vfp(ia32_code_gen_t *cg) {
 163         return create_const(cg, &cg->unknown_vfp, new_rd_ia32_Unknown_VFP,
 164                             &ia32_vfp_regs[REG_VFP_UKNWN]);
 165 }
 166
 167 ir_node *ia32_new_Unknown_xmm(ia32_code_gen_t *cg) {
 168         return create_const(cg, &cg->unknown_xmm, new_rd_ia32_Unknown_XMM,
 169                             &ia32_xmm_regs[REG_XMM_UKNWN]);
 170 }
 171
 172 ir_node *ia32_new_Fpu_truncate(ia32_code_gen_t *cg) {
 173         return create_const(cg, &cg->fpu_trunc_mode, new_rd_ia32_ChangeCW,
 174                         &ia32_fp_cw_regs[REG_FPCW]);
 175 }
 176
 177
 178 /**
 179  * Returns gp_noreg or fp_noreg, depending in input requirements.
 180  */
 181 ir_node *ia32_get_admissible_noreg(ia32_code_gen_t *cg, ir_node *irn, int pos) {
 182         const arch_register_req_t *req;
 183
 184         req = arch_get_register_req(cg->arch_env, irn, pos);
 185         assert(req != NULL && "Missing register requirements");
 186         if (req->cls == &ia32_reg_classes[CLASS_ia32_gp])
 187                 return ia32_new_NoReg_gp(cg);
 188
 189         if (ia32_cg_config.use_sse2) {
 190                 return ia32_new_NoReg_xmm(cg);
 191         } else {
 192                 return ia32_new_NoReg_vfp(cg);
 193         }
 194 }
 195
 196 /**************************************************
 197  *                         _ _              _  __
 198  *                        | | |            (_)/ _|
 199  *  _ __ ___  __ _    __ _| | | ___   ___   _| |_
 200  * | '__/ _ \/ _` |  / _` | | |/ _ \ / __| | |  _|
 201  * | | |  __/ (_| | | (_| | | | (_) | (__  | | |
 202  * |_|  \___|\__, |  \__,_|_|_|\___/ \___| |_|_|
 203  *            __/ |
 204  *           |___/
 205  **************************************************/
 206
 207 /**
 208  * Return register requirements for an ia32 node.
 209  * If the node returns a tuple (mode_T) then the proj's
 210  * will be asked for this information.
 211  */
 212 static const arch_register_req_t *ia32_get_irn_reg_req(const void *self,
 213                                                        const ir_node *node,
 214                                                                                                            int pos)
 215 {
 216         long node_pos = pos == -1 ? 0 : pos;
 217         ir_mode *mode     = is_Block(node) ? NULL : get_irn_mode(node);
 218         (void) self;
 219
 220         if (is_Block(node) || mode == mode_X) {
 221                 return arch_no_register_req;
 222         }
 223
 224         if (mode == mode_T && pos < 0) {
 225                 return arch_no_register_req;
 226         }
 227
 228         if (is_Proj(node)) {
 229                 if(mode == mode_M)
 230                         return arch_no_register_req;
 231
 232                 if(pos >= 0) {
 233                         return arch_no_register_req;
 234                 }
 235
 236                 node_pos = (pos == -1) ? get_Proj_proj(node) : pos;
 237                 node     = skip_Proj_const(node);
 238         }
 239
 240         if (is_ia32_irn(node)) {
 241                 const arch_register_req_t *req;
 242                 if(pos >= 0)
 243                         req = get_ia32_in_req(node, pos);
 244                 else
 245                         req = get_ia32_out_req(node, node_pos);
 246
 247                 assert(req != NULL);
 248
 249                 return req;
 250         }
 251
 252         /* unknowns should be transformed already */
 253         assert(!is_Unknown(node));
 254
 255         return arch_no_register_req;
 256 }
 257
 258 static void ia32_set_irn_reg(const void *self, ir_node *irn,
 259                              const arch_register_t *reg)
 260 {
 261         int                   pos = 0;
 262         (void) self;
 263
 264         if (get_irn_mode(irn) == mode_X) {
 265                 return;
 266         }
 267
 268         if (is_Proj(irn)) {
 269                 pos = get_Proj_proj(irn);
 270                 irn = skip_Proj(irn);
 271         }
 272
 273         if (is_ia32_irn(irn)) {
 274                 const arch_register_t **slots;
 275
 276                 slots      = get_ia32_slots(irn);
 277                 slots[pos] = reg;
 278         } else {
 279                 ia32_set_firm_reg(irn, reg, cur_reg_set);
 280         }
 281 }
 282
 283 static const arch_register_t *ia32_get_irn_reg(const void *self,
 284                                                const ir_node *irn)
 285 {
 286         int pos = 0;
 287         const arch_register_t *reg = NULL;
 288         (void) self;
 289
 290         if (is_Proj(irn)) {
 291
 292                 if (get_irn_mode(irn) == mode_X) {
 293                         return NULL;
 294                 }
 295
 296                 pos = get_Proj_proj(irn);
 297                 irn = skip_Proj_const(irn);
 298         }
 299
 300         if (is_ia32_irn(irn)) {
 301                 const arch_register_t **slots;
 302                 slots = get_ia32_slots(irn);
 303                 assert(pos < get_ia32_n_res(irn));
 304                 reg   = slots[pos];
 305         } else {
 306                 reg = ia32_get_firm_reg(irn, cur_reg_set);
 307         }
 308
 309         return reg;
 310 }
 311
 312 static arch_irn_class_t ia32_classify(const void *self, const ir_node *irn) {
 313         arch_irn_class_t classification = arch_irn_class_normal;
 314         (void) self;
 315
 316         irn = skip_Proj_const(irn);
 317
 318         if (is_cfop(irn))
 319                 classification |= arch_irn_class_branch;
 320
 321         if (! is_ia32_irn(irn))
 322                 return classification & ~arch_irn_class_normal;
 323
 324         if (is_ia32_Ld(irn))
 325                 classification |= arch_irn_class_load;
 326
 327         if (is_ia32_St(irn))
 328                 classification |= arch_irn_class_store;
 329
 330         if (is_ia32_need_stackent(irn))
 331                 classification |= arch_irn_class_reload;
 332
 333         return classification;
 334 }
 335
 336 static arch_irn_flags_t ia32_get_flags(const void *self, const ir_node *irn) {
 337         arch_irn_flags_t flags = arch_irn_flags_none;
 338         (void) self;
 339
 340         if (is_Unknown(irn))
 341                 return arch_irn_flags_ignore;
 342
 343         if(is_Proj(irn) && mode_is_datab(get_irn_mode(irn))) {
 344                 ir_node *pred = get_Proj_pred(irn);
 345
 346                 if(is_ia32_irn(pred)) {
 347                         flags = get_ia32_out_flags(pred, get_Proj_proj(irn));
 348                 }
 349
 350                 irn = pred;
 351         }
 352
 353         if (is_ia32_irn(irn)) {
 354                 flags |= get_ia32_flags(irn);
 355         }
 356
 357         return flags;
 358 }
 359
 360 /**
 361  * The IA32 ABI callback object.
 362  */
 363 typedef struct {
 364         be_abi_call_flags_bits_t flags;  /**< The call flags. */
 365         const arch_isa_t *isa;           /**< The ISA handle. */
 366         const arch_env_t *aenv;          /**< The architecture environment. */
 367         ir_graph *irg;                   /**< The associated graph. */
 368 } ia32_abi_env_t;
 369
 370 static ir_entity *ia32_get_frame_entity(const void *self, const ir_node *irn) {
 371         (void) self;
 372         return is_ia32_irn(irn) ? get_ia32_frame_ent(irn) : NULL;
 373 }
 374
 375 static void ia32_set_frame_entity(const void *self, ir_node *irn, ir_entity *ent) {
 376         (void) self;
 377         set_ia32_frame_ent(irn, ent);
 378 }
 379
 380 static void ia32_set_frame_offset(const void *self, ir_node *irn, int bias)
 381 {
 382         const ia32_irn_ops_t *ops = self;
 383
 384         if (get_ia32_frame_ent(irn) == NULL)
 385                 return;
 386
 387         if (is_ia32_Pop(irn)) {
 388                 int omit_fp = be_abi_omit_fp(ops->cg->birg->abi);
 389                 if (omit_fp) {
 390                         /* Pop nodes modify the stack pointer before calculating the
 391                          * destination address, so fix this here
 392                          */
 393                         bias -= 4;
 394                 }
 395         }
 396         add_ia32_am_offs_int(irn, bias);
 397 }
 398
 399 static int ia32_get_sp_bias(const void *self, const ir_node *node)
 400 {
 401         (void) self;
 402
 403         if (is_ia32_Push(node))
 404                 return 4;
 405
 406         if (is_ia32_Pop(node))
 407                 return -4;
 408
 409         return 0;
 410 }
 411
 412 /**
 413  * Put all registers which are saved by the prologue/epilogue in a set.
 414  *
 415  * @param self  The callback object.
 416  * @param s     The result set.
 417  */
 418 static void ia32_abi_dont_save_regs(void *self, pset *s)
 419 {
 420         ia32_abi_env_t *env = self;
 421         if(env->flags.try_omit_fp)
 422                 pset_insert_ptr(s, env->isa->bp);
 423 }
 424
 425 /**
 426  * Generate the routine prologue.
 427  *
 428  * @param self    The callback object.
 429  * @param mem     A pointer to the mem node. Update this if you define new memory.
 430  * @param reg_map A map mapping all callee_save/ignore/parameter registers to their defining nodes.
 431  *
 432  * @return        The register which shall be used as a stack frame base.
 433  *
 434  * All nodes which define registers in @p reg_map must keep @p reg_map current.
 435  */
 436 static const arch_register_t *ia32_abi_prologue(void *self, ir_node **mem, pmap *reg_map)
 437 {
 438         ia32_abi_env_t *env = self;
 439         const ia32_isa_t *isa     = (ia32_isa_t *)env->isa;
 440         ia32_code_gen_t *cg = isa->cg;
 441
 442         if (! env->flags.try_omit_fp) {
 443                 ir_node *bl      = get_irg_start_block(env->irg);
 444                 ir_node *curr_sp = be_abi_reg_map_get(reg_map, env->isa->sp);
 445                 ir_node *curr_bp = be_abi_reg_map_get(reg_map, env->isa->bp);
 446                 ir_node *noreg = ia32_new_NoReg_gp(cg);
 447                 ir_node *push;
 448
 449                 /* ALL nodes representing bp must be set to ignore. */
 450                 be_node_set_flags(get_Proj_pred(curr_bp), BE_OUT_POS(get_Proj_proj(curr_bp)), arch_irn_flags_ignore);
 451
 452                 /* push ebp */
 453                 push    = new_rd_ia32_Push(NULL, env->irg, bl, noreg, noreg, *mem, curr_sp, curr_bp);
 454                 curr_sp = new_r_Proj(env->irg, bl, push, get_irn_mode(curr_sp), pn_ia32_Push_stack);
 455                 *mem    = new_r_Proj(env->irg, bl, push, mode_M, pn_ia32_Push_M);
 456
 457                 /* the push must have SP out register */
 458                 arch_set_irn_register(env->aenv, curr_sp, env->isa->sp);
 459                 set_ia32_flags(push, arch_irn_flags_ignore);
 460
 461                 /* move esp to ebp */
 462                 curr_bp  = be_new_Copy(env->isa->bp->reg_class, env->irg, bl, curr_sp);
 463                 be_set_constr_single_reg(curr_bp, BE_OUT_POS(0), env->isa->bp);
 464                 arch_set_irn_register(env->aenv, curr_bp, env->isa->bp);
 465                 be_node_set_flags(curr_bp, BE_OUT_POS(0), arch_irn_flags_ignore);
 466
 467                 /* beware: the copy must be done before any other sp use */
 468                 curr_sp = be_new_CopyKeep_single(env->isa->sp->reg_class, env->irg, bl, curr_sp, curr_bp, get_irn_mode(curr_sp));
 469                 be_set_constr_single_reg(curr_sp, BE_OUT_POS(0), env->isa->sp);
 470                 arch_set_irn_register(env->aenv, curr_sp, env->isa->sp);
 471                 be_node_set_flags(curr_sp, BE_OUT_POS(0), arch_irn_flags_ignore);
 472
 473                 be_abi_reg_map_set(reg_map, env->isa->sp, curr_sp);
 474                 be_abi_reg_map_set(reg_map, env->isa->bp, curr_bp);
 475
 476                 return env->isa->bp;
 477         }
 478
 479         return env->isa->sp;
 480 }
 481
 482 /**
 483  * Generate the routine epilogue.
 484  * @param self    The callback object.
 485  * @param bl      The block for the epilog
 486  * @param mem     A pointer to the mem node. Update this if you define new memory.
 487  * @param reg_map A map mapping all callee_save/ignore/parameter registers to their defining nodes.
 488  * @return        The register which shall be used as a stack frame base.
 489  *
 490  * All nodes which define registers in @p reg_map must keep @p reg_map current.
 491  */
 492 static void ia32_abi_epilogue(void *self, ir_node *bl, ir_node **mem, pmap *reg_map)
 493 {
 494         ia32_abi_env_t *env     = self;
 495         ir_node        *curr_sp = be_abi_reg_map_get(reg_map, env->isa->sp);
 496         ir_node        *curr_bp = be_abi_reg_map_get(reg_map, env->isa->bp);
 497
 498         if (env->flags.try_omit_fp) {
 499                 /* simply remove the stack frame here */
 500                 curr_sp = be_new_IncSP(env->isa->sp, env->irg, bl, curr_sp, BE_STACK_FRAME_SIZE_SHRINK, 0);
 501                 add_irn_dep(curr_sp, *mem);
 502         } else {
 503                 const ia32_isa_t *isa     = (ia32_isa_t *)env->isa;
 504                 ia32_code_gen_t *cg = isa->cg;
 505                 ir_mode         *mode_bp = env->isa->bp->reg_class->mode;
 506                 ir_graph        *irg     = current_ir_graph;
 507
 508                 if (ia32_cg_config.use_leave) {
 509                         ir_node *leave;
 510
 511                         /* leave */
 512                         leave   = new_rd_ia32_Leave(NULL, irg, bl, curr_sp, curr_bp);
 513                         set_ia32_flags(leave, arch_irn_flags_ignore);
 514                         curr_bp = new_r_Proj(irg, bl, leave, mode_bp, pn_ia32_Leave_frame);
 515                         curr_sp = new_r_Proj(irg, bl, leave, get_irn_mode(curr_sp), pn_ia32_Leave_stack);
 516                 } else {
 517                         ir_node *noreg = ia32_new_NoReg_gp(cg);
 518                         ir_node *pop;
 519
 520                         /* the old SP is not needed anymore (kill the proj) */
 521                         assert(is_Proj(curr_sp));
 522                         be_kill_node(curr_sp);
 523
 524                         /* copy ebp to esp */
 525                         curr_sp = be_new_Copy(&ia32_reg_classes[CLASS_ia32_gp], irg, bl, curr_bp);
 526                         arch_set_irn_register(env->aenv, curr_sp, env->isa->sp);
 527                         be_node_set_flags(curr_sp, BE_OUT_POS(0), arch_irn_flags_ignore);
 528
 529                         /* pop ebp */
 530                         pop     = new_rd_ia32_Pop(NULL, env->irg, bl, noreg, noreg, *mem, curr_sp);
 531                         set_ia32_flags(pop, arch_irn_flags_ignore);
 532                         curr_bp = new_r_Proj(irg, bl, pop, mode_bp, pn_ia32_Pop_res);
 533                         curr_sp = new_r_Proj(irg, bl, pop, get_irn_mode(curr_sp), pn_ia32_Pop_stack);
 534
 535                         *mem = new_r_Proj(irg, bl, pop, mode_M, pn_ia32_Pop_M);
 536                 }
 537                 arch_set_irn_register(env->aenv, curr_sp, env->isa->sp);
 538                 arch_set_irn_register(env->aenv, curr_bp, env->isa->bp);
 539         }
 540
 541         be_abi_reg_map_set(reg_map, env->isa->sp, curr_sp);
 542         be_abi_reg_map_set(reg_map, env->isa->bp, curr_bp);
 543 }
 544
 545 /**
 546  * Initialize the callback object.
 547  * @param call The call object.
 548  * @param aenv The architecture environment.
 549  * @param irg  The graph with the method.
 550  * @return     Some pointer. This pointer is passed to all other callback functions as self object.
 551  */
 552 static void *ia32_abi_init(const be_abi_call_t *call, const arch_env_t *aenv, ir_graph *irg)
 553 {
 554         ia32_abi_env_t *env    = xmalloc(sizeof(env[0]));
 555         be_abi_call_flags_t fl = be_abi_call_get_flags(call);
 556         env->flags = fl.bits;
 557         env->irg   = irg;
 558         env->aenv  = aenv;
 559         env->isa   = aenv->isa;
 560         return env;
 561 }
 562
 563 /**
 564  * Destroy the callback object.
 565  * @param self The callback object.
 566  */
 567 static void ia32_abi_done(void *self) {
 568         free(self);
 569 }
 570
 571 /**
 572  * Produces the type which sits between the stack args and the locals on the stack.
 573  * it will contain the return address and space to store the old base pointer.
 574  * @return The Firm type modeling the ABI between type.
 575  */
 576 static ir_type *ia32_abi_get_between_type(void *self)
 577 {
 578 #define IDENT(s) new_id_from_chars(s, sizeof(s)-1)
 579         static ir_type *omit_fp_between_type = NULL;
 580         static ir_type *between_type         = NULL;
 581
 582         ia32_abi_env_t *env = self;
 583
 584         if (! between_type) {
 585                 ir_entity *old_bp_ent;
 586                 ir_entity *ret_addr_ent;
 587                 ir_entity *omit_fp_ret_addr_ent;
 588
 589                 ir_type *old_bp_type   = new_type_primitive(IDENT("bp"), mode_Iu);
 590                 ir_type *ret_addr_type = new_type_primitive(IDENT("return_addr"), mode_Iu);
 591
 592                 between_type           = new_type_struct(IDENT("ia32_between_type"));
 593                 old_bp_ent             = new_entity(between_type, IDENT("old_bp"), old_bp_type);
 594                 ret_addr_ent           = new_entity(between_type, IDENT("ret_addr"), ret_addr_type);
 595
 596                 set_entity_offset(old_bp_ent, 0);
 597                 set_entity_offset(ret_addr_ent, get_type_size_bytes(old_bp_type));
 598                 set_type_size_bytes(between_type, get_type_size_bytes(old_bp_type) + get_type_size_bytes(ret_addr_type));
 599                 set_type_state(between_type, layout_fixed);
 600
 601                 omit_fp_between_type = new_type_struct(IDENT("ia32_between_type_omit_fp"));
 602                 omit_fp_ret_addr_ent = new_entity(omit_fp_between_type, IDENT("ret_addr"), ret_addr_type);
 603
 604                 set_entity_offset(omit_fp_ret_addr_ent, 0);
 605                 set_type_size_bytes(omit_fp_between_type, get_type_size_bytes(ret_addr_type));
 606                 set_type_state(omit_fp_between_type, layout_fixed);
 607         }
 608
 609         return env->flags.try_omit_fp ? omit_fp_between_type : between_type;
 610 #undef IDENT
 611 }
 612
 613 /**
 614  * Get the estimated cycle count for @p irn.
 615  *
 616  * @param self The this pointer.
 617  * @param irn  The node.
 618  *
 619  * @return     The estimated cycle count for this operation
 620  */
 621 static int ia32_get_op_estimated_cost(const void *self, const ir_node *irn)
 622 {
 623         int            cost;
 624         ia32_op_type_t op_tp;
 625         (void) self;
 626
 627         if (is_Proj(irn))
 628                 return 0;
 629         if (!is_ia32_irn(irn))
 630                 return 0;
 631
 632         assert(is_ia32_irn(irn));
 633
 634         cost  = get_ia32_latency(irn);
 635         op_tp = get_ia32_op_type(irn);
 636
 637         if (is_ia32_CopyB(irn)) {
 638                 cost = 250;
 639         }
 640         else if (is_ia32_CopyB_i(irn)) {
 641                 int size = get_ia32_copyb_size(irn);
 642                 cost     = 20 + (int)ceil((4/3) * size);
 643         }
 644         /* in case of address mode operations add additional cycles */
 645         else if (op_tp == ia32_AddrModeD || op_tp == ia32_AddrModeS) {
 646                 /*
 647                         In case of stack access and access to fixed addresses add 5 cycles
 648                         (we assume they are in cache), other memory operations cost 20
 649                         cycles.
 650                 */
 651                 if(is_ia32_use_frame(irn) ||
 652                                 (is_ia32_NoReg_GP(get_irn_n(irn, 0)) &&
 653                          is_ia32_NoReg_GP(get_irn_n(irn, 1)))) {
 654                         cost += 5;
 655                 } else {
 656                         cost += 20;
 657                 }
 658         }
 659
 660         return cost;
 661 }
 662
 663 /**
 664  * Returns the inverse operation if @p irn, recalculating the argument at position @p i.
 665  *
 666  * @param irn       The original operation
 667  * @param i         Index of the argument we want the inverse operation to yield
 668  * @param inverse   struct to be filled with the resulting inverse op
 669  * @param obstack   The obstack to use for allocation of the returned nodes array
 670  * @return          The inverse operation or NULL if operation invertible
 671  */
 672 static arch_inverse_t *ia32_get_inverse(const void *self, const ir_node *irn, int i, arch_inverse_t *inverse, struct obstack *obst) {
 673         ir_graph *irg;
 674         ir_mode  *mode;
 675         ir_mode  *irn_mode;
 676         ir_node  *block, *noreg, *nomem;
 677         dbg_info *dbg;
 678         (void) self;
 679
 680         /* we cannot invert non-ia32 irns */
 681         if (! is_ia32_irn(irn))
 682                 return NULL;
 683
 684         /* operand must always be a real operand (not base, index or mem) */
 685         if (i != n_ia32_binary_left && i != n_ia32_binary_right)
 686                 return NULL;
 687
 688         /* we don't invert address mode operations */
 689         if (get_ia32_op_type(irn) != ia32_Normal)
 690                 return NULL;
 691
 692         /* TODO: adjust for new immediates... */
 693         ir_fprintf(stderr, "TODO: fix get_inverse for new immediates (%+F)\n",
 694                    irn);
 695         return NULL;
 696
 697         irg      = get_irn_irg(irn);
 698         block    = get_nodes_block(irn);
 699         mode     = get_irn_mode(irn);
 700         irn_mode = get_irn_mode(irn);
 701         noreg    = get_irn_n(irn, 0);
 702         nomem    = new_r_NoMem(irg);
 703         dbg      = get_irn_dbg_info(irn);
 704
 705         /* initialize structure */
 706         inverse->nodes = obstack_alloc(obst, 2 * sizeof(inverse->nodes[0]));
 707         inverse->costs = 0;
 708         inverse->n     = 1;
 709
 710         switch (get_ia32_irn_opcode(irn)) {
 711                 case iro_ia32_Add:
 712 #if 0
 713                         if (get_ia32_immop_type(irn) == ia32_ImmConst) {
 714                                 /* we have an add with a const here */
 715                                 /* invers == add with negated const */
 716                                 inverse->nodes[0] = new_rd_ia32_Add(dbg, irg, block, noreg, noreg, nomem, get_irn_n(irn, i), noreg);
 717                                 inverse->costs   += 1;
 718                                 copy_ia32_Immop_attr(inverse->nodes[0], (ir_node *)irn);
 719                                 set_ia32_Immop_tarval(inverse->nodes[0], tarval_neg(get_ia32_Immop_tarval(irn)));
 720                                 set_ia32_commutative(inverse->nodes[0]);
 721                         }
 722                         else if (get_ia32_immop_type(irn) == ia32_ImmSymConst) {
 723                                 /* we have an add with a symconst here */
 724                                 /* invers == sub with const */
 725                                 inverse->nodes[0] = new_rd_ia32_Sub(dbg, irg, block, noreg, noreg, nomem, get_irn_n(irn, i), noreg);
 726                                 inverse->costs   += 2;
 727                                 copy_ia32_Immop_attr(inverse->nodes[0], (ir_node *)irn);
 728                         }
 729                         else {
 730                                 /* normal add: inverse == sub */
 731                                 inverse->nodes[0] = new_rd_ia32_Sub(dbg, irg, block, noreg, noreg, nomem, (ir_node*) irn, get_irn_n(irn, i ^ 1));
 732                                 inverse->costs   += 2;
 733                         }
 734 #endif
 735                         break;
 736                 case iro_ia32_Sub:
 737 #if 0
 738                         if (get_ia32_immop_type(irn) != ia32_ImmNone) {
 739                                 /* we have a sub with a const/symconst here */
 740                                 /* invers == add with this const */
 741                                 inverse->nodes[0] = new_rd_ia32_Add(dbg, irg, block, noreg, noreg, nomem, get_irn_n(irn, i), noreg);
 742                                 inverse->costs   += (get_ia32_immop_type(irn) == ia32_ImmSymConst) ? 5 : 1;
 743                                 copy_ia32_Immop_attr(inverse->nodes[0], (ir_node *)irn);
 744                         }
 745                         else {
 746                                 /* normal sub */
 747                                 if (i == n_ia32_binary_left) {
 748                                         inverse->nodes[0] = new_rd_ia32_Add(dbg, irg, block, noreg, noreg, nomem, (ir_node*) irn, get_irn_n(irn, 3));
 749                                 }
 750                                 else {
 751                                         inverse->nodes[0] = new_rd_ia32_Sub(dbg, irg, block, noreg, noreg, nomem, get_irn_n(irn, n_ia32_binary_left), (ir_node*) irn);
 752                                 }
 753                                 inverse->costs += 1;
 754                         }
 755 #endif
 756                         break;
 757                 case iro_ia32_Xor:
 758 #if 0
 759                         if (get_ia32_immop_type(irn) != ia32_ImmNone) {
 760                                 /* xor with const: inverse = xor */
 761                                 inverse->nodes[0] = new_rd_ia32_Xor(dbg, irg, block, noreg, noreg, nomem, get_irn_n(irn, i), noreg);
 762                                 inverse->costs   += (get_ia32_immop_type(irn) == ia32_ImmSymConst) ? 5 : 1;
 763                                 copy_ia32_Immop_attr(inverse->nodes[0], (ir_node *)irn);
 764                         }
 765                         else {
 766                                 /* normal xor */
 767                                 inverse->nodes[0] = new_rd_ia32_Xor(dbg, irg, block, noreg, noreg, nomem, (ir_node *) irn, get_irn_n(irn, i));
 768                                 inverse->costs   += 1;
 769                         }
 770 #endif
 771                         break;
 772                 case iro_ia32_Not: {
 773                         inverse->nodes[0] = new_rd_ia32_Not(dbg, irg, block, (ir_node*) irn);
 774                         inverse->costs   += 1;
 775                         break;
 776                 }
 777                 case iro_ia32_Neg: {
 778                         inverse->nodes[0] = new_rd_ia32_Neg(dbg, irg, block, (ir_node*) irn);
 779                         inverse->costs   += 1;
 780                         break;
 781                 }
 782                 default:
 783                         /* inverse operation not supported */
 784                         return NULL;
 785         }
 786
 787         return inverse;
 788 }
 789
 790 static ir_mode *get_spill_mode_mode(const ir_mode *mode)
 791 {
 792         if(mode_is_float(mode))
 793                 return mode_D;
 794
 795         return mode_Iu;
 796 }
 797
 798 /**
 799  * Get the mode that should be used for spilling value node
 800  */
 801 static ir_mode *get_spill_mode(const ir_node *node)
 802 {
 803         ir_mode *mode = get_irn_mode(node);
 804         return get_spill_mode_mode(mode);
 805 }
 806
 807 /**
 808  * Checks whether an addressmode reload for a node with mode mode is compatible
 809  * with a spillslot of mode spill_mode
 810  */
 811 static int ia32_is_spillmode_compatible(const ir_mode *mode, const ir_mode *spillmode)
 812 {
 813         if(mode_is_float(mode)) {
 814                 return mode == spillmode;
 815         } else {
 816                 return 1;
 817         }
 818 }
 819
 820 /**
 821  * Check if irn can load it's operand at position i from memory (source addressmode).
 822  * @param self   Pointer to irn ops itself
 823  * @param irn    The irn to be checked
 824  * @param i      The operands position
 825  * @return Non-Zero if operand can be loaded
 826  */
 827 static int ia32_possible_memory_operand(const void *self, const ir_node *irn, unsigned int i) {
 828         ir_node *op = get_irn_n(irn, i);
 829         const ir_mode *mode = get_irn_mode(op);
 830         const ir_mode *spillmode = get_spill_mode(op);
 831         (void) self;
 832
 833         if (! is_ia32_irn(irn)                                  ||  /* must be an ia32 irn */
 834                 get_ia32_am_arity(irn) != ia32_am_binary              ||  /* must be a binary operation TODO is this necessary? */
 835                 get_ia32_op_type(irn) != ia32_Normal                  ||  /* must not already be a addressmode irn */
 836                 ! (get_ia32_am_support(irn) & ia32_am_Source)         ||  /* must be capable of source addressmode */
 837                 ! ia32_is_spillmode_compatible(mode, spillmode)       ||
 838                 (i != n_ia32_binary_left && i != n_ia32_binary_right) || /* a "real" operand position must be requested */
 839                 is_ia32_use_frame(irn))                                  /* must not already use frame */
 840                 return 0;
 841
 842         if (i == n_ia32_binary_left) {
 843                 const arch_register_req_t *req;
 844                 if(!is_ia32_commutative(irn))
 845                         return 0;
 846                 /* we can't swap left/right for limited registers
 847                  * (As this (currently) breaks constraint handling copies)
 848                  */
 849                 req = get_ia32_in_req(irn, n_ia32_binary_left);
 850                 if(req->type & arch_register_req_type_limited) {
 851                         return 0;
 852                 }
 853         }
 854
 855         return 1;
 856 }
 857
 858 static void ia32_perform_memory_operand(const void *self, ir_node *irn,
 859                                         ir_node *spill, unsigned int i)
 860 {
 861         const ia32_irn_ops_t *ops = self;
 862         ia32_code_gen_t      *cg  = ops->cg;
 863
 864         assert(ia32_possible_memory_operand(self, irn, i) && "Cannot perform memory operand change");
 865
 866         if (i == n_ia32_binary_left) {
 867                 ia32_swap_left_right(irn);
 868         }
 869
 870         set_ia32_op_type(irn, ia32_AddrModeS);
 871         set_ia32_ls_mode(irn, get_irn_mode(get_irn_n(irn, i)));
 872         set_ia32_use_frame(irn);
 873         set_ia32_need_stackent(irn);
 874
 875         set_irn_n(irn, n_ia32_base, get_irg_frame(get_irn_irg(irn)));
 876         set_irn_n(irn, n_ia32_binary_right, ia32_get_admissible_noreg(cg, irn, n_ia32_binary_right));
 877         set_irn_n(irn, n_ia32_mem, spill);
 878
 879         /* immediates are only allowed on the right side */
 880         if (i == n_ia32_binary_left && is_ia32_Immediate(get_irn_n(irn, n_ia32_binary_left))) {
 881                 ia32_swap_left_right(irn);
 882         }
 883 }
 884
 885 static const be_abi_callbacks_t ia32_abi_callbacks = {
 886         ia32_abi_init,
 887         ia32_abi_done,
 888         ia32_abi_get_between_type,
 889         ia32_abi_dont_save_regs,
 890         ia32_abi_prologue,
 891         ia32_abi_epilogue
 892 };
 893
 894 /* fill register allocator interface */
 895
 896 static const arch_irn_ops_if_t ia32_irn_ops_if = {
 897         ia32_get_irn_reg_req,
 898         ia32_set_irn_reg,
 899         ia32_get_irn_reg,
 900         ia32_classify,
 901         ia32_get_flags,
 902         ia32_get_frame_entity,
 903         ia32_set_frame_entity,
 904         ia32_set_frame_offset,
 905         ia32_get_sp_bias,
 906         ia32_get_inverse,
 907         ia32_get_op_estimated_cost,
 908         ia32_possible_memory_operand,
 909         ia32_perform_memory_operand,
 910 };
 911
 912 static ia32_irn_ops_t ia32_irn_ops = {
 913         &ia32_irn_ops_if,
 914         NULL
 915 };
 916
 917
 918
 919 /**************************************************
 920  *                _                         _  __
 921  *               | |                       (_)/ _|
 922  *   ___ ___   __| | ___  __ _  ___ _ __    _| |_
 923  *  / __/ _ \ / _` |/ _ \/ _` |/ _ \ '_ \  | |  _|
 924  * | (_| (_) | (_| |  __/ (_| |  __/ | | | | | |
 925  *  \___\___/ \__,_|\___|\__, |\___|_| |_| |_|_|
 926  *                        __/ |
 927  *                       |___/
 928  **************************************************/
 929
 930 static void ia32_before_abi(void *self) {
 931         lower_mode_b_config_t lower_mode_b_config = {
 932                 mode_Iu,  /* lowered mode */
 933                 mode_Bu,  /* prefered mode for set */
 934                 0,        /* don't lower direct compares */
 935         };
 936         ia32_code_gen_t *cg = self;
 937
 938         ir_lower_mode_b(cg->irg, &lower_mode_b_config);
 939         if (cg->dump)
 940                 be_dump(cg->irg, "-lower_modeb", dump_ir_block_graph_sched);
 941 }
 942
 943 /**
 944  * Transforms the standard firm graph into
 945  * an ia32 firm graph
 946  */
 947 static void ia32_prepare_graph(void *self) {
 948         ia32_code_gen_t *cg = self;
 949
 950         /* do local optimisations */
 951         optimize_graph_df(cg->irg);
 952
 953         /* TODO: we often have dead code reachable through out-edges here. So for
 954          * now we rebuild edges (as we need correct user count for code selection)
 955          */
 956 #if 1
 957         edges_deactivate(cg->irg);
 958         edges_activate(cg->irg);
 959 #endif
 960
 961         if (cg->dump)
 962                 be_dump(cg->irg, "-pre_transform", dump_ir_block_graph_sched);
 963
 964 #ifdef FIRM_GRGEN_BE
 965         /* transform nodes into assembler instructions by PBQP magic */
 966         ia32_transform_graph_by_pbqp(cg);
 967 #endif
 968
 969         if (cg->dump)
 970                 be_dump(cg->irg, "-after_pbqp_transform", dump_ir_block_graph_sched);
 971
 972         /* transform remaining nodes into assembler instructions */
 973         ia32_transform_graph(cg);
 974
 975         /* do local optimisations (mainly CSE) */
 976         optimize_graph_df(cg->irg);
 977
 978         if (cg->dump)
 979                 be_dump(cg->irg, "-transformed", dump_ir_block_graph_sched);
 980
 981         /* optimize address mode */
 982         ia32_optimize_graph(cg);
 983
 984         if (cg->dump)
 985                 be_dump(cg->irg, "-am", dump_ir_block_graph_sched);
 986
 987         /* do code placement, to optimize the position of constants */
 988         place_code(cg->irg);
 989
 990         if (cg->dump)
 991                 be_dump(cg->irg, "-place", dump_ir_block_graph_sched);
 992 }
 993
 994 /**
 995  * Dummy functions for hooks we don't need but which must be filled.
 996  */
 997 static void ia32_before_sched(void *self) {
 998         (void) self;
 999 }
1000
1001 static void turn_back_am(ir_node *node)
1002 {
1003         ir_graph *irg   = current_ir_graph;
1004         dbg_info *dbgi  = get_irn_dbg_info(node);
1005         ir_node  *block = get_nodes_block(node);
1006         ir_node  *base  = get_irn_n(node, n_ia32_base);
1007         ir_node  *index = get_irn_n(node, n_ia32_index);
1008         ir_node  *mem   = get_irn_n(node, n_ia32_mem);
1009         ir_node  *noreg = ia32_new_NoReg_gp(ia32_current_cg);
1010         ir_node  *load;
1011         ir_node  *load_res;
1012         ir_node  *mem_proj;
1013         const ir_edge_t *edge;
1014
1015         load     = new_rd_ia32_Load(dbgi, irg, block, base, index, mem);
1016         load_res = new_rd_Proj(dbgi, irg, block, load, mode_Iu, pn_ia32_Load_res);
1017
1018         ia32_copy_am_attrs(load, node);
1019         set_irn_n(node, n_ia32_mem, new_NoMem());
1020
1021         switch (get_ia32_am_arity(node)) {
1022                 case ia32_am_unary:
1023                         set_irn_n(node, n_ia32_unary_op, load_res);
1024                         break;
1025
1026                 case ia32_am_binary:
1027                         if (is_ia32_Immediate(get_irn_n(node, n_ia32_Cmp_right))) {
1028                                 assert(is_ia32_Cmp(node)  || is_ia32_Cmp8Bit(node) ||
1029                                        is_ia32_Test(node) || is_ia32_Test8Bit(node));
1030                                 set_irn_n(node, n_ia32_binary_left, load_res);
1031                         } else {
1032                                 set_irn_n(node, n_ia32_binary_right, load_res);
1033                         }
1034                         break;
1035
1036                 case ia32_am_ternary:
1037                         set_irn_n(node, n_ia32_binary_right, load_res);
1038                         break;
1039
1040                 default: break;
1041         }
1042         set_irn_n(node, n_ia32_base, noreg);
1043         set_irn_n(node, n_ia32_index, noreg);
1044         set_ia32_am_offs_int(node, 0);
1045         set_ia32_am_sc(node, NULL);
1046         set_ia32_am_scale(node, 0);
1047         clear_ia32_am_sc_sign(node);
1048
1049         /* rewire mem-proj */
1050         if (get_irn_mode(node) == mode_T) {
1051                 mem_proj = NULL;
1052                 foreach_out_edge(node, edge) {
1053                         ir_node *out = get_edge_src_irn(edge);
1054                         if(get_Proj_proj(out) == pn_ia32_mem) {
1055                                 mem_proj = out;
1056                                 break;
1057                         }
1058                 }
1059
1060                 if(mem_proj != NULL) {
1061                         set_Proj_pred(mem_proj, load);
1062                         set_Proj_proj(mem_proj, pn_ia32_Load_M);
1063                 }
1064         }
1065
1066         set_ia32_op_type(node, ia32_Normal);
1067         if (sched_is_scheduled(node))
1068                 sched_add_before(node, load);
1069 }
1070
1071 static ir_node *flags_remat(ir_node *node, ir_node *after)
1072 {
1073         /* we should turn back source address mode when rematerializing nodes */
1074         ia32_op_type_t  type = get_ia32_op_type(node);
1075         ir_node        *block;
1076         ir_node        *copy;
1077
1078         if (is_Block(after)) {
1079                 block = after;
1080         } else {
1081                 block = get_nodes_block(after);
1082         }
1083
1084         switch (type) {
1085                 case ia32_AddrModeS: turn_back_am(node); break;
1086
1087                 case ia32_AddrModeD:
1088                         /* TODO implement this later... */
1089                         panic("found DestAM with flag user %+F this should not happen", node);
1090                         break;
1091
1092                 default: assert(type == ia32_Normal); break;
1093         }
1094
1095         copy = exact_copy(node);
1096         set_nodes_block(copy, block);
1097         sched_add_after(after, copy);
1098
1099         return copy;
1100 }
1101
1102 /**
1103  * Called before the register allocator.
1104  * Calculate a block schedule here. We need it for the x87
1105  * simulator and the emitter.
1106  */
1107 static void ia32_before_ra(void *self) {
1108         ia32_code_gen_t *cg = self;
1109
1110         /* setup fpu rounding modes */
1111         ia32_setup_fpu_mode(cg);
1112
1113         /* fixup flags */
1114         be_sched_fix_flags(cg->birg, &ia32_reg_classes[CLASS_ia32_flags],
1115                            &flags_remat);
1116
1117         ia32_add_missing_keeps(cg);
1118 }
1119
1120
1121 /**
1122  * Transforms a be_Reload into a ia32 Load.
1123  */
1124 static void transform_to_Load(ia32_code_gen_t *cg, ir_node *node) {
1125         ir_graph *irg        = get_irn_irg(node);
1126         dbg_info *dbg        = get_irn_dbg_info(node);
1127         ir_node *block       = get_nodes_block(node);
1128         ir_entity *ent       = be_get_frame_entity(node);
1129         ir_mode *mode        = get_irn_mode(node);
1130         ir_mode *spillmode   = get_spill_mode(node);
1131         ir_node *noreg       = ia32_new_NoReg_gp(cg);
1132         ir_node *sched_point = NULL;
1133         ir_node *ptr         = get_irg_frame(irg);
1134         ir_node *mem         = get_irn_n(node, be_pos_Reload_mem);
1135         ir_node *new_op, *proj;
1136         const arch_register_t *reg;
1137
1138         if (sched_is_scheduled(node)) {
1139                 sched_point = sched_prev(node);
1140         }
1141
1142         if (mode_is_float(spillmode)) {
1143                 if (ia32_cg_config.use_sse2)
1144                         new_op = new_rd_ia32_xLoad(dbg, irg, block, ptr, noreg, mem, spillmode);
1145                 else
1146                         new_op = new_rd_ia32_vfld(dbg, irg, block, ptr, noreg, mem, spillmode);
1147         }
1148         else if (get_mode_size_bits(spillmode) == 128) {
1149                 // Reload 128 bit sse registers
1150                 new_op = new_rd_ia32_xxLoad(dbg, irg, block, ptr, noreg, mem);
1151         }
1152         else
1153                 new_op = new_rd_ia32_Load(dbg, irg, block, ptr, noreg, mem);
1154
1155         set_ia32_op_type(new_op, ia32_AddrModeS);
1156         set_ia32_ls_mode(new_op, spillmode);
1157         set_ia32_frame_ent(new_op, ent);
1158         set_ia32_use_frame(new_op);
1159
1160         DBG_OPT_RELOAD2LD(node, new_op);
1161
1162         proj = new_rd_Proj(dbg, irg, block, new_op, mode, pn_ia32_Load_res);
1163
1164         if (sched_point) {
1165                 sched_add_after(sched_point, new_op);
1166                 sched_remove(node);
1167         }
1168
1169         /* copy the register from the old node to the new Load */
1170         reg = arch_get_irn_register(cg->arch_env, node);
1171         arch_set_irn_register(cg->arch_env, new_op, reg);
1172
1173         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(cg, node));
1174
1175         exchange(node, proj);
1176 }
1177
1178 /**
1179  * Transforms a be_Spill node into a ia32 Store.
1180  */
1181 static void transform_to_Store(ia32_code_gen_t *cg, ir_node *node) {
1182         ir_graph *irg  = get_irn_irg(node);
1183         dbg_info *dbg  = get_irn_dbg_info(node);
1184         ir_node *block = get_nodes_block(node);
1185         ir_entity *ent = be_get_frame_entity(node);
1186         const ir_node *spillval = get_irn_n(node, be_pos_Spill_val);
1187         ir_mode *mode  = get_spill_mode(spillval);
1188         ir_node *noreg = ia32_new_NoReg_gp(cg);
1189         ir_node *nomem = new_rd_NoMem(irg);
1190         ir_node *ptr   = get_irg_frame(irg);
1191         ir_node *val   = get_irn_n(node, be_pos_Spill_val);
1192         ir_node *store;
1193         ir_node *sched_point = NULL;
1194
1195         if (sched_is_scheduled(node)) {
1196                 sched_point = sched_prev(node);
1197         }
1198
1199         /* No need to spill unknown values... */
1200         if(is_ia32_Unknown_GP(val) ||
1201                 is_ia32_Unknown_VFP(val) ||
1202                 is_ia32_Unknown_XMM(val)) {
1203                 store = nomem;
1204                 if(sched_point)
1205                         sched_remove(node);
1206
1207                 exchange(node, store);
1208                 return;
1209         }
1210
1211         if (mode_is_float(mode)) {
1212                 if (ia32_cg_config.use_sse2)
1213                         store = new_rd_ia32_xStore(dbg, irg, block, ptr, noreg, nomem, val);
1214                 else
1215                         store = new_rd_ia32_vfst(dbg, irg, block, ptr, noreg, nomem, val, mode);
1216         } else if (get_mode_size_bits(mode) == 128) {
1217                 // Spill 128 bit SSE registers
1218                 store = new_rd_ia32_xxStore(dbg, irg, block, ptr, noreg, nomem, val);
1219         } else if (get_mode_size_bits(mode) == 8) {
1220                 store = new_rd_ia32_Store8Bit(dbg, irg, block, ptr, noreg, nomem, val);
1221         } else {
1222                 store = new_rd_ia32_Store(dbg, irg, block, ptr, noreg, nomem, val);
1223         }
1224
1225         set_ia32_op_type(store, ia32_AddrModeD);
1226         set_ia32_ls_mode(store, mode);
1227         set_ia32_frame_ent(store, ent);
1228         set_ia32_use_frame(store);
1229         SET_IA32_ORIG_NODE(store, ia32_get_old_node_name(cg, node));
1230         DBG_OPT_SPILL2ST(node, store);
1231
1232         if (sched_point) {
1233                 sched_add_after(sched_point, store);
1234                 sched_remove(node);
1235         }
1236
1237         exchange(node, store);
1238 }
1239
1240 static ir_node *create_push(ia32_code_gen_t *cg, ir_node *node, ir_node *schedpoint, ir_node *sp, ir_node *mem, ir_entity *ent) {
1241         ir_graph *irg = get_irn_irg(node);
1242         dbg_info *dbg = get_irn_dbg_info(node);
1243         ir_node *block = get_nodes_block(node);
1244         ir_node *noreg = ia32_new_NoReg_gp(cg);
1245         ir_node *frame = get_irg_frame(irg);
1246
1247         ir_node *push = new_rd_ia32_Push(dbg, irg, block, frame, noreg, mem, sp, noreg);
1248
1249         set_ia32_frame_ent(push, ent);
1250         set_ia32_use_frame(push);
1251         set_ia32_op_type(push, ia32_AddrModeS);
1252         set_ia32_ls_mode(push, mode_Is);
1253
1254         sched_add_before(schedpoint, push);
1255         return push;
1256 }
1257
1258 static ir_node *create_pop(ia32_code_gen_t *cg, ir_node *node, ir_node *schedpoint, ir_node *sp, ir_entity *ent) {
1259         ir_graph *irg = get_irn_irg(node);
1260         dbg_info *dbg = get_irn_dbg_info(node);
1261         ir_node *block = get_nodes_block(node);
1262         ir_node *noreg = ia32_new_NoReg_gp(cg);
1263         ir_node *frame = get_irg_frame(irg);
1264
1265         ir_node *pop = new_rd_ia32_Pop(dbg, irg, block, frame, noreg, new_NoMem(), sp);
1266
1267         set_ia32_frame_ent(pop, ent);
1268         set_ia32_use_frame(pop);
1269         set_ia32_op_type(pop, ia32_AddrModeD);
1270         set_ia32_ls_mode(pop, mode_Is);
1271
1272         sched_add_before(schedpoint, pop);
1273
1274         return pop;
1275 }
1276
1277 static ir_node* create_spproj(ia32_code_gen_t *cg, ir_node *node, ir_node *pred, int pos) {
1278         ir_graph *irg = get_irn_irg(node);
1279         dbg_info *dbg = get_irn_dbg_info(node);
1280         ir_node *block = get_nodes_block(node);
1281         ir_mode *spmode = mode_Iu;
1282         const arch_register_t *spreg = &ia32_gp_regs[REG_ESP];
1283         ir_node *sp;
1284
1285         sp = new_rd_Proj(dbg, irg, block, pred, spmode, pos);
1286         arch_set_irn_register(cg->arch_env, sp, spreg);
1287
1288         return sp;
1289 }
1290
1291 /**
1292  * Transform memperm, currently we do this the ugly way and produce
1293  * push/pop into/from memory cascades. This is possible without using
1294  * any registers.
1295  */
1296 static void transform_MemPerm(ia32_code_gen_t *cg, ir_node *node) {
1297         ir_graph *irg = get_irn_irg(node);
1298         ir_node *block = get_nodes_block(node);
1299         ir_node *in[1];
1300         ir_node *keep;
1301         int i, arity;
1302         ir_node *sp = be_abi_get_ignore_irn(cg->birg->abi, &ia32_gp_regs[REG_ESP]);
1303         const ir_edge_t *edge;
1304         const ir_edge_t *next;
1305         ir_node **pops;
1306
1307         arity = be_get_MemPerm_entity_arity(node);
1308         pops = alloca(arity * sizeof(pops[0]));
1309
1310         /* create Pushs */
1311         for(i = 0; i < arity; ++i) {
1312                 ir_entity *inent = be_get_MemPerm_in_entity(node, i);
1313                 ir_entity *outent = be_get_MemPerm_out_entity(node, i);
1314                 ir_type *enttype = get_entity_type(inent);
1315                 unsigned entsize = get_type_size_bytes(enttype);
1316                 unsigned entsize2 = get_type_size_bytes(get_entity_type(outent));
1317                 ir_node *mem = get_irn_n(node, i + 1);
1318                 ir_node *push;
1319
1320                 /* work around cases where entities have different sizes */
1321                 if(entsize2 < entsize)
1322                         entsize = entsize2;
1323                 assert( (entsize == 4 || entsize == 8) && "spillslot on x86 should be 32 or 64 bit");
1324
1325                 push = create_push(cg, node, node, sp, mem, inent);
1326                 sp = create_spproj(cg, node, push, pn_ia32_Push_stack);
1327                 if(entsize == 8) {
1328                         /* add another push after the first one */
1329                         push = create_push(cg, node, node, sp, mem, inent);
1330                         add_ia32_am_offs_int(push, 4);
1331                         sp = create_spproj(cg, node, push, pn_ia32_Push_stack);
1332                 }
1333
1334                 set_irn_n(node, i, new_Bad());
1335         }
1336
1337         /* create pops */
1338         for(i = arity - 1; i >= 0; --i) {
1339                 ir_entity *inent = be_get_MemPerm_in_entity(node, i);
1340                 ir_entity *outent = be_get_MemPerm_out_entity(node, i);
1341                 ir_type *enttype = get_entity_type(outent);
1342                 unsigned entsize = get_type_size_bytes(enttype);
1343                 unsigned entsize2 = get_type_size_bytes(get_entity_type(inent));
1344                 ir_node *pop;
1345
1346                 /* work around cases where entities have different sizes */
1347                 if(entsize2 < entsize)
1348                         entsize = entsize2;
1349                 assert( (entsize == 4 || entsize == 8) && "spillslot on x86 should be 32 or 64 bit");
1350
1351                 pop = create_pop(cg, node, node, sp, outent);
1352                 sp = create_spproj(cg, node, pop, pn_ia32_Pop_stack);
1353                 if(entsize == 8) {
1354                         add_ia32_am_offs_int(pop, 4);
1355
1356                         /* add another pop after the first one */
1357                         pop = create_pop(cg, node, node, sp, outent);
1358                         sp = create_spproj(cg, node, pop, pn_ia32_Pop_stack);
1359                 }
1360
1361                 pops[i] = pop;
1362         }
1363
1364         in[0] = sp;
1365         keep  = be_new_Keep(&ia32_reg_classes[CLASS_ia32_gp], irg, block, 1, in);
1366         sched_add_before(node, keep);
1367
1368         /* exchange memprojs */
1369         foreach_out_edge_safe(node, edge, next) {
1370                 ir_node *proj = get_edge_src_irn(edge);
1371                 int p = get_Proj_proj(proj);
1372
1373                 assert(p < arity);
1374
1375                 set_Proj_pred(proj, pops[p]);
1376                 set_Proj_proj(proj, pn_ia32_Pop_M);
1377         }
1378
1379         /* remove memperm */
1380         arity = get_irn_arity(node);
1381         for(i = 0; i < arity; ++i) {
1382                 set_irn_n(node, i, new_Bad());
1383         }
1384         sched_remove(node);
1385 }
1386
1387 /**
1388  * Block-Walker: Calls the transform functions Spill and Reload.
1389  */
1390 static void ia32_after_ra_walker(ir_node *block, void *env) {
1391         ir_node *node, *prev;
1392         ia32_code_gen_t *cg = env;
1393
1394         /* beware: the schedule is changed here */
1395         for (node = sched_last(block); !sched_is_begin(node); node = prev) {
1396                 prev = sched_prev(node);
1397
1398                 if (be_is_Reload(node)) {
1399                         transform_to_Load(cg, node);
1400                 } else if (be_is_Spill(node)) {
1401                         transform_to_Store(cg, node);
1402                 } else if(be_is_MemPerm(node)) {
1403                         transform_MemPerm(cg, node);
1404                 }
1405         }
1406 }
1407
1408 /**
1409  * Collects nodes that need frame entities assigned.
1410  */
1411 static void ia32_collect_frame_entity_nodes(ir_node *node, void *data)
1412 {
1413         be_fec_env_t *env = data;
1414
1415         if (be_is_Reload(node) && be_get_frame_entity(node) == NULL) {
1416                 const ir_mode *mode = get_spill_mode_mode(get_irn_mode(node));
1417                 int align = get_mode_size_bytes(mode);
1418                 be_node_needs_frame_entity(env, node, mode, align);
1419         } else if(is_ia32_irn(node) && get_ia32_frame_ent(node) == NULL
1420                   && is_ia32_use_frame(node)) {
1421                 if (is_ia32_need_stackent(node) || is_ia32_Load(node)) {
1422                         const ir_mode     *mode  = get_ia32_ls_mode(node);
1423                         const ia32_attr_t *attr  = get_ia32_attr_const(node);
1424                         int                align = get_mode_size_bytes(mode);
1425
1426                         if(attr->data.need_64bit_stackent) {
1427                                 mode = mode_Ls;
1428                         }
1429                         if(attr->data.need_32bit_stackent) {
1430                                 mode = mode_Is;
1431                         }
1432                         be_node_needs_frame_entity(env, node, mode, align);
1433                 } else if (is_ia32_vfild(node) || is_ia32_xLoad(node)
1434                            || is_ia32_vfld(node)) {
1435                         const ir_mode *mode  = get_ia32_ls_mode(node);
1436                         int            align = 4;
1437                         be_node_needs_frame_entity(env, node, mode, align);
1438                 } else if(is_ia32_FldCW(node)) {
1439                         /* although 2 byte would be enough 4 byte performs best */
1440                         const ir_mode *mode  = mode_Iu;
1441                         int            align = 4;
1442                         be_node_needs_frame_entity(env, node, mode, align);
1443                 } else {
1444 #ifndef NDEBUG
1445                         assert(is_ia32_St(node) ||
1446                                    is_ia32_xStoreSimple(node) ||
1447                                    is_ia32_vfst(node) ||
1448                                    is_ia32_vfist(node) ||
1449                                is_ia32_FnstCW(node));
1450 #endif
1451                 }
1452         }
1453 }
1454
1455 /**
1456  * We transform Spill and Reload here. This needs to be done before
1457  * stack biasing otherwise we would miss the corrected offset for these nodes.
1458  */
1459 static void ia32_after_ra(void *self) {
1460         ia32_code_gen_t *cg = self;
1461         ir_graph *irg = cg->irg;
1462         be_fec_env_t *fec_env = be_new_frame_entity_coalescer(cg->birg);
1463
1464         /* create and coalesce frame entities */
1465         irg_walk_graph(irg, NULL, ia32_collect_frame_entity_nodes, fec_env);
1466         be_assign_entities(fec_env);
1467         be_free_frame_entity_coalescer(fec_env);
1468
1469         irg_block_walk_graph(irg, NULL, ia32_after_ra_walker, cg);
1470 }
1471
1472 /**
1473  * Last touchups for the graph before emit: x87 simulation to replace the
1474  * virtual with real x87 instructions, creating a block schedule and peephole
1475  * optimisations.
1476  */
1477 static void ia32_finish(void *self) {
1478         ia32_code_gen_t *cg = self;
1479         ir_graph        *irg = cg->irg;
1480
1481         ia32_finish_irg(irg, cg);
1482
1483         /* we might have to rewrite x87 virtual registers */
1484         if (cg->do_x87_sim) {
1485                 x87_simulate_graph(cg->arch_env, cg->birg);
1486         }
1487
1488         /* do peephole optimisations */
1489         ia32_peephole_optimization(cg);
1490
1491         /* create block schedule, this also removes empty blocks which might
1492          * produce critical edges */
1493         cg->blk_sched = be_create_block_schedule(irg, cg->birg->exec_freq);
1494 }
1495
1496 /**
1497  * Emits the code, closes the output file and frees
1498  * the code generator interface.
1499  */
1500 static void ia32_codegen(void *self) {
1501         ia32_code_gen_t *cg = self;
1502         ir_graph        *irg = cg->irg;
1503
1504         ia32_gen_routine(cg, irg);
1505
1506         cur_reg_set = NULL;
1507
1508         /* remove it from the isa */
1509         cg->isa->cg = NULL;
1510
1511         assert(ia32_current_cg == cg);
1512         ia32_current_cg = NULL;
1513
1514         /* de-allocate code generator */
1515         del_set(cg->reg_set);
1516         free(cg);
1517 }
1518
1519 static ir_node *ia32_get_pic_base(void *self) {
1520         ir_node         *block;
1521         ia32_code_gen_t *cg      = self;
1522         ir_node         *get_eip = cg->get_eip;
1523         if(get_eip != NULL)
1524                 return get_eip;
1525
1526
1527         block       = get_irg_start_block(cg->irg);
1528         get_eip     = new_rd_ia32_GetEIP(NULL, cg->irg, block);
1529         cg->get_eip = get_eip;
1530
1531         add_irn_dep(get_eip, get_irg_frame(cg->irg));
1532
1533         return get_eip;
1534 }
1535
1536 static void *ia32_cg_init(be_irg_t *birg);
1537
1538 static const arch_code_generator_if_t ia32_code_gen_if = {
1539         ia32_cg_init,
1540         ia32_get_pic_base,
1541         ia32_before_abi,     /* before abi introduce hook */
1542         ia32_prepare_graph,
1543         NULL,                /* spill */
1544         ia32_before_sched,   /* before scheduling hook */
1545         ia32_before_ra,      /* before register allocation hook */
1546         ia32_after_ra,       /* after register allocation hook */
1547         ia32_finish,         /* called before codegen */
1548         ia32_codegen         /* emit && done */
1549 };
1550
1551 /**
1552  * Initializes a IA32 code generator.
1553  */
1554 static void *ia32_cg_init(be_irg_t *birg) {
1555         ia32_isa_t      *isa = (ia32_isa_t *)birg->main_env->arch_env->isa;
1556         ia32_code_gen_t *cg  = xcalloc(1, sizeof(*cg));
1557
1558         cg->impl      = &ia32_code_gen_if;
1559         cg->irg       = birg->irg;
1560         cg->reg_set   = new_set(ia32_cmp_irn_reg_assoc, 1024);
1561         cg->arch_env  = birg->main_env->arch_env;
1562         cg->isa       = isa;
1563         cg->birg      = birg;
1564         cg->blk_sched = NULL;
1565         cg->dump      = (birg->main_env->options->dump_flags & DUMP_BE) ? 1 : 0;
1566
1567         /* enter it */
1568         isa->cg = cg;
1569
1570 #ifndef NDEBUG
1571         if (isa->name_obst) {
1572                 obstack_free(isa->name_obst, NULL);
1573                 obstack_init(isa->name_obst);
1574         }
1575 #endif /* NDEBUG */
1576
1577         cur_reg_set = cg->reg_set;
1578
1579         ia32_irn_ops.cg = cg;
1580
1581         assert(ia32_current_cg == NULL);
1582         ia32_current_cg = cg;
1583
1584         return (arch_code_generator_t *)cg;
1585 }
1586
1587
1588
1589 /*****************************************************************
1590  *  ____             _                  _   _____  _____
1591  * |  _ \           | |                | | |_   _|/ ____|  /\
1592  * | |_) | __ _  ___| | _____ _ __   __| |   | | | (___   /  \
1593  * |  _ < / _` |/ __| |/ / _ \ '_ \ / _` |   | |  \___ \ / /\ \
1594  * | |_) | (_| | (__|   <  __/ | | | (_| |  _| |_ ____) / ____ \
1595  * |____/ \__,_|\___|_|\_\___|_| |_|\__,_| |_____|_____/_/    \_\
1596  *
1597  *****************************************************************/
1598
1599 /**
1600  * Set output modes for GCC
1601  */
1602 static const tarval_mode_info mo_integer = {
1603         TVO_HEX,
1604         "0x",
1605         NULL,
1606 };
1607
1608 /*
1609  * set the tarval output mode of all integer modes to decimal
1610  */
1611 static void set_tarval_output_modes(void)
1612 {
1613         int i;
1614
1615         for (i = get_irp_n_modes() - 1; i >= 0; --i) {
1616                 ir_mode *mode = get_irp_mode(i);
1617
1618                 if (mode_is_int(mode))
1619                         set_tarval_mode_output_option(mode, &mo_integer);
1620         }
1621 }
1622
1623 const arch_isa_if_t ia32_isa_if;
1624
1625 /**
1626  * The template that generates a new ISA object.
1627  * Note that this template can be changed by command line
1628  * arguments.
1629  */
1630 static ia32_isa_t ia32_isa_template = {
1631         {
1632                 &ia32_isa_if,            /* isa interface implementation */
1633                 &ia32_gp_regs[REG_ESP],  /* stack pointer register */
1634                 &ia32_gp_regs[REG_EBP],  /* base pointer register */
1635                 -1,                      /* stack direction */
1636                 16,                      /* stack alignment */
1637                 NULL,                    /* main environment */
1638                 7,                       /* costs for a spill instruction */
1639                 5,                       /* costs for a reload instruction */
1640         },
1641         NULL,                    /* 16bit register names */
1642         NULL,                    /* 8bit register names */
1643         NULL,                    /* 8bit register names high */
1644         NULL,                    /* types */
1645         NULL,                    /* tv_ents */
1646         NULL,                    /* current code generator */
1647         NULL,                    /* abstract machine */
1648 #ifndef NDEBUG
1649         NULL,                    /* name obstack */
1650 #endif
1651 };
1652
1653 /**
1654  * Initializes the backend ISA.
1655  */
1656 static void *ia32_init(FILE *file_handle) {
1657         static int inited = 0;
1658         ia32_isa_t *isa;
1659
1660         if (inited)
1661                 return NULL;
1662         inited = 1;
1663
1664         set_tarval_output_modes();
1665
1666         isa = xmalloc(sizeof(*isa));
1667         memcpy(isa, &ia32_isa_template, sizeof(*isa));
1668
1669         if(mode_fpcw == NULL) {
1670                 mode_fpcw = new_ir_mode("Fpcw", irms_int_number, 16, 0, irma_none, 0);
1671         }
1672
1673         ia32_register_init();
1674         ia32_create_opcodes();
1675
1676         be_emit_init(file_handle);
1677         isa->regs_16bit     = pmap_create();
1678         isa->regs_8bit      = pmap_create();
1679         isa->regs_8bit_high = pmap_create();
1680         isa->types          = pmap_create();
1681         isa->tv_ent         = pmap_create();
1682         isa->cpu            = ia32_init_machine_description();
1683
1684         ia32_build_16bit_reg_map(isa->regs_16bit);
1685         ia32_build_8bit_reg_map(isa->regs_8bit);
1686         ia32_build_8bit_reg_map_high(isa->regs_8bit_high);
1687
1688 #ifndef NDEBUG
1689         isa->name_obst = xmalloc(sizeof(*isa->name_obst));
1690         obstack_init(isa->name_obst);
1691 #endif /* NDEBUG */
1692
1693         /* enter the ISA object into the intrinsic environment */
1694         intrinsic_env.isa = isa;
1695         ia32_handle_intrinsics();
1696
1697         /* needed for the debug support */
1698         be_gas_emit_switch_section(GAS_SECTION_TEXT);
1699         be_emit_cstring(".Ltext0:\n");
1700         be_emit_write_line();
1701
1702         /* we mark referenced global entities, so we can only emit those which
1703          * are actually referenced. (Note: you mustn't use the type visited flag
1704          * elsewhere in the backend)
1705          */
1706         inc_master_type_visited();
1707
1708         return isa;
1709 }
1710
1711
1712
1713 /**
1714  * Closes the output file and frees the ISA structure.
1715  */
1716 static void ia32_done(void *self) {
1717         ia32_isa_t *isa = self;
1718
1719         /* emit now all global declarations */
1720         be_gas_emit_decls(isa->arch_isa.main_env, 1);
1721
1722         pmap_destroy(isa->regs_16bit);
1723         pmap_destroy(isa->regs_8bit);
1724         pmap_destroy(isa->regs_8bit_high);
1725         pmap_destroy(isa->tv_ent);
1726         pmap_destroy(isa->types);
1727
1728 #ifndef NDEBUG
1729         obstack_free(isa->name_obst, NULL);
1730 #endif /* NDEBUG */
1731
1732         be_emit_exit();
1733
1734         free(self);
1735 }
1736
1737
1738 /**
1739  * Return the number of register classes for this architecture.
1740  * We report always these:
1741  *  - the general purpose registers
1742  *  - the SSE floating point register set
1743  *  - the virtual floating point registers
1744  *  - the SSE vector register set
1745  */
1746 static unsigned ia32_get_n_reg_class(const void *self) {
1747         (void) self;
1748         return N_CLASSES;
1749 }
1750
1751 /**
1752  * Return the register class for index i.
1753  */
1754 static const arch_register_class_t *ia32_get_reg_class(const void *self,
1755                                                        unsigned i)
1756 {
1757         (void) self;
1758         assert(i < N_CLASSES);
1759         return &ia32_reg_classes[i];
1760 }
1761
1762 /**
1763  * Get the register class which shall be used to store a value of a given mode.
1764  * @param self The this pointer.
1765  * @param mode The mode in question.
1766  * @return A register class which can hold values of the given mode.
1767  */
1768 const arch_register_class_t *ia32_get_reg_class_for_mode(const void *self,
1769                 const ir_mode *mode)
1770 {
1771         (void) self;
1772
1773         if (mode_is_float(mode)) {
1774                 return ia32_cg_config.use_sse2 ? &ia32_reg_classes[CLASS_ia32_xmm] : &ia32_reg_classes[CLASS_ia32_vfp];
1775         }
1776         else
1777                 return &ia32_reg_classes[CLASS_ia32_gp];
1778 }
1779
1780 /**
1781  * Get the ABI restrictions for procedure calls.
1782  * @param self        The this pointer.
1783  * @param method_type The type of the method (procedure) in question.
1784  * @param abi         The abi object to be modified
1785  */
1786 static void ia32_get_call_abi(const void *self, ir_type *method_type,
1787                               be_abi_call_t *abi)
1788 {
1789         ir_type  *tp;
1790         ir_mode  *mode;
1791         unsigned  cc;
1792         int       n, i, regnum;
1793         be_abi_call_flags_t call_flags = be_abi_call_get_flags(abi);
1794         (void) self;
1795
1796         /* set abi flags for calls */
1797         call_flags.bits.left_to_right         = 0;  /* always last arg first on stack */
1798         call_flags.bits.store_args_sequential = 0;
1799         /* call_flags.bits.try_omit_fp                 not changed: can handle both settings */
1800         call_flags.bits.fp_free               = 0;  /* the frame pointer is fixed in IA32 */
1801         call_flags.bits.call_has_imm          = 1;  /* IA32 calls can have immediate address */
1802
1803         /* set parameter passing style */
1804         be_abi_call_set_flags(abi, call_flags, &ia32_abi_callbacks);
1805
1806         if (get_method_variadicity(method_type) == variadicity_variadic) {
1807                 /* pass all parameters of a variadic function on the stack */
1808                 cc = cc_cdecl_set;
1809         } else {
1810                 cc = get_method_calling_convention(method_type);
1811                 if (get_method_additional_properties(method_type) & mtp_property_private
1812                                 && (ia32_cg_config.optimize_cc)) {
1813                         /* set the calling conventions to register parameter */
1814                         cc = (cc & ~cc_bits) | cc_reg_param;
1815                 }
1816         }
1817
1818         /* we have to pop the shadow parameter ourself for compound calls */
1819         if( (get_method_calling_convention(method_type) & cc_compound_ret)
1820                         && !(cc & cc_reg_param)) {
1821                 be_abi_call_set_pop(abi, get_mode_size_bytes(mode_P_data));
1822         }
1823
1824         n = get_method_n_params(method_type);
1825         for (i = regnum = 0; i < n; i++) {
1826                 ir_mode               *mode;
1827                 const arch_register_t *reg = NULL;
1828
1829                 tp   = get_method_param_type(method_type, i);
1830                 mode = get_type_mode(tp);
1831                 if (mode != NULL) {
1832                         reg  = ia32_get_RegParam_reg(cc, regnum, mode);
1833                 }
1834                 if (reg != NULL) {
1835                         be_abi_call_param_reg(abi, i, reg);
1836                         ++regnum;
1837                 } else {
1838                         /* Micro optimisation: if the mode is shorter than 4 bytes, load 4 bytes.
1839                          * movl has a shorter opcode than mov[sz][bw]l */
1840                         ir_mode *load_mode = mode;
1841                         if (mode != NULL && get_mode_size_bytes(mode) < 4) load_mode = mode_Iu;
1842                         be_abi_call_param_stack(abi, i, load_mode, 4, 0, 0);
1843                 }
1844         }
1845
1846         /* set return registers */
1847         n = get_method_n_ress(method_type);
1848
1849         assert(n <= 2 && "more than two results not supported");
1850
1851         /* In case of 64bit returns, we will have two 32bit values */
1852         if (n == 2) {
1853                 tp   = get_method_res_type(method_type, 0);
1854                 mode = get_type_mode(tp);
1855
1856                 assert(!mode_is_float(mode) && "two FP results not supported");
1857
1858                 tp   = get_method_res_type(method_type, 1);
1859                 mode = get_type_mode(tp);
1860
1861                 assert(!mode_is_float(mode) && "mixed INT, FP results not supported");
1862
1863                 be_abi_call_res_reg(abi, 0, &ia32_gp_regs[REG_EAX]);
1864                 be_abi_call_res_reg(abi, 1, &ia32_gp_regs[REG_EDX]);
1865         }
1866         else if (n == 1) {
1867                 const arch_register_t *reg;
1868
1869                 tp   = get_method_res_type(method_type, 0);
1870                 assert(is_atomic_type(tp));
1871                 mode = get_type_mode(tp);
1872
1873                 reg = mode_is_float(mode) ? &ia32_vfp_regs[REG_VF0] : &ia32_gp_regs[REG_EAX];
1874
1875                 be_abi_call_res_reg(abi, 0, reg);
1876         }
1877 }
1878
1879
1880 static const void *ia32_get_irn_ops(const arch_irn_handler_t *self,
1881                                     const ir_node *irn)
1882 {
1883         (void) self;
1884         (void) irn;
1885         return &ia32_irn_ops;
1886 }
1887
1888 const arch_irn_handler_t ia32_irn_handler = {
1889         ia32_get_irn_ops
1890 };
1891
1892 const arch_irn_handler_t *ia32_get_irn_handler(const void *self)
1893 {
1894         (void) self;
1895         return &ia32_irn_handler;
1896 }
1897
1898 int ia32_to_appear_in_schedule(void *block_env, const ir_node *irn)
1899 {
1900         (void) block_env;
1901
1902         if(!is_ia32_irn(irn)) {
1903                 return -1;
1904         }
1905
1906         if(is_ia32_NoReg_GP(irn) || is_ia32_NoReg_VFP(irn) || is_ia32_NoReg_XMM(irn)
1907                 || is_ia32_Unknown_GP(irn) || is_ia32_Unknown_XMM(irn)
1908                 || is_ia32_Unknown_VFP(irn) || is_ia32_ChangeCW(irn)
1909                 || is_ia32_Immediate(irn))
1910                 return 0;
1911
1912         return 1;
1913 }
1914
1915 /**
1916  * Initializes the code generator interface.
1917  */
1918 static const arch_code_generator_if_t *ia32_get_code_generator_if(void *self)
1919 {
1920         (void) self;
1921         return &ia32_code_gen_if;
1922 }
1923
1924 /**
1925  * Returns the estimated execution time of an ia32 irn.
1926  */
1927 static sched_timestep_t ia32_sched_exectime(void *env, const ir_node *irn) {
1928         const arch_env_t *arch_env = env;
1929         return is_ia32_irn(irn) ? ia32_get_op_estimated_cost(arch_get_irn_ops(arch_env, irn), irn) : 1;
1930 }
1931
1932 list_sched_selector_t ia32_sched_selector;
1933
1934 /**
1935  * Returns the reg_pressure scheduler with to_appear_in_schedule() overloaded
1936  */
1937 static const list_sched_selector_t *ia32_get_list_sched_selector(
1938                 const void *self, list_sched_selector_t *selector)
1939 {
1940         (void) self;
1941         memcpy(&ia32_sched_selector, selector, sizeof(ia32_sched_selector));
1942         ia32_sched_selector.exectime              = ia32_sched_exectime;
1943         ia32_sched_selector.to_appear_in_schedule = ia32_to_appear_in_schedule;
1944         return &ia32_sched_selector;
1945 }
1946
1947 static const ilp_sched_selector_t *ia32_get_ilp_sched_selector(const void *self)
1948 {
1949         (void) self;
1950         return NULL;
1951 }
1952
1953 /**
1954  * Returns the necessary byte alignment for storing a register of given class.
1955  */
1956 static int ia32_get_reg_class_alignment(const void *self,
1957                                         const arch_register_class_t *cls)
1958 {
1959         ir_mode *mode = arch_register_class_mode(cls);
1960         int bytes     = get_mode_size_bytes(mode);
1961         (void) self;
1962
1963         if (mode_is_float(mode) && bytes > 8)
1964                 return 16;
1965         return bytes;
1966 }
1967
1968 static const be_execution_unit_t ***ia32_get_allowed_execution_units(
1969                 const void *self, const ir_node *irn)
1970 {
1971         static const be_execution_unit_t *_allowed_units_BRANCH[] = {
1972                 &ia32_execution_units_BRANCH[IA32_EXECUNIT_TP_BRANCH_BRANCH1],
1973                 &ia32_execution_units_BRANCH[IA32_EXECUNIT_TP_BRANCH_BRANCH2],
1974                 NULL,
1975         };
1976         static const be_execution_unit_t *_allowed_units_GP[] = {
1977                 &ia32_execution_units_GP[IA32_EXECUNIT_TP_GP_GP_EAX],
1978                 &ia32_execution_units_GP[IA32_EXECUNIT_TP_GP_GP_EBX],
1979                 &ia32_execution_units_GP[IA32_EXECUNIT_TP_GP_GP_ECX],
1980                 &ia32_execution_units_GP[IA32_EXECUNIT_TP_GP_GP_EDX],
1981                 &ia32_execution_units_GP[IA32_EXECUNIT_TP_GP_GP_ESI],
1982                 &ia32_execution_units_GP[IA32_EXECUNIT_TP_GP_GP_EDI],
1983                 &ia32_execution_units_GP[IA32_EXECUNIT_TP_GP_GP_EBP],
1984                 NULL,
1985         };
1986         static const be_execution_unit_t *_allowed_units_DUMMY[] = {
1987                 &be_machine_execution_units_DUMMY[0],
1988                 NULL,
1989         };
1990         static const be_execution_unit_t **_units_callret[] = {
1991                 _allowed_units_BRANCH,
1992                 NULL
1993         };
1994         static const be_execution_unit_t **_units_other[] = {
1995                 _allowed_units_GP,
1996                 NULL
1997         };
1998         static const be_execution_unit_t **_units_dummy[] = {
1999                 _allowed_units_DUMMY,
2000                 NULL
2001         };
2002         const be_execution_unit_t ***ret;
2003         (void) self;
2004
2005         if (is_ia32_irn(irn)) {
2006                 ret = get_ia32_exec_units(irn);
2007         }
2008         else if (is_be_node(irn)) {
2009                 if (be_is_Call(irn) || be_is_Return(irn)) {
2010                         ret = _units_callret;
2011                 }
2012                 else if (be_is_Barrier(irn)) {
2013                         ret = _units_dummy;
2014                 }
2015                 else {
2016                          ret = _units_other;
2017                 }
2018         }
2019         else {
2020                 ret = _units_dummy;
2021         }
2022
2023         return ret;
2024 }
2025
2026 /**
2027  * Return the abstract ia32 machine.
2028  */
2029 static const be_machine_t *ia32_get_machine(const void *self) {
2030         const ia32_isa_t *isa = self;
2031         return isa->cpu;
2032 }
2033
2034 /**
2035  * Return irp irgs in the desired order.
2036  */
2037 static ir_graph **ia32_get_irg_list(const void *self, ir_graph ***irg_list)
2038 {
2039         (void) self;
2040         (void) irg_list;
2041         return NULL;
2042 }
2043
2044 /**
2045  * Allows or disallows the creation of Psi nodes for the given Phi nodes.
2046  * @return 1 if allowed, 0 otherwise
2047  */
2048 static int ia32_is_psi_allowed(ir_node *sel, ir_node *phi_list, int i, int j)
2049 {
2050         ir_node *phi;
2051
2052         (void)sel;
2053         (void)i;
2054         (void)j;
2055
2056         if(!ia32_cg_config.use_cmov) {
2057                 /* TODO: we could still handle abs(x)... */
2058                 return 0;
2059         }
2060
2061         /* we can't handle psis with 64bit compares yet */
2062         if(is_Proj(sel)) {
2063                 ir_node *pred = get_Proj_pred(sel);
2064                 if(is_Cmp(pred)) {
2065                         ir_node *left     = get_Cmp_left(pred);
2066                         ir_mode *cmp_mode = get_irn_mode(left);
2067                         if(!mode_is_float(cmp_mode) && get_mode_size_bits(cmp_mode) > 32)
2068                                 return 0;
2069                 }
2070         }
2071
2072         /* check the Phi nodes */
2073         for (phi = phi_list; phi; phi = get_irn_link(phi)) {
2074                 ir_mode *mode = get_irn_mode(phi);
2075
2076                 if (mode_is_float(mode) || get_mode_size_bits(mode) > 32)
2077                         return 0;
2078         }
2079
2080         return 1;
2081 }
2082
2083 /**
2084  * Returns the libFirm configuration parameter for this backend.
2085  */
2086 static const backend_params *ia32_get_libfirm_params(void) {
2087         static const ir_settings_if_conv_t ifconv = {
2088                 4,                    /* maxdepth, doesn't matter for Psi-conversion */
2089                 ia32_is_psi_allowed   /* allows or disallows Psi creation for given selector */
2090         };
2091         static const ir_settings_arch_dep_t ad = {
2092                 1,                   /* also use subs */
2093                 4,                   /* maximum shifts */
2094                 31,                  /* maximum shift amount */
2095                 ia32_evaluate_insn,  /* evaluate the instruction sequence */
2096
2097                 1,  /* allow Mulhs */
2098                 1,  /* allow Mulus */
2099                 32  /* Mulh allowed up to 32 bit */
2100         };
2101         static backend_params p = {
2102                 1,     /* need dword lowering */
2103                 1,     /* support inline assembly */
2104                 NULL,  /* no additional opcodes */
2105                 NULL,  /* will be set later */
2106                 ia32_create_intrinsic_fkt,
2107                 &intrinsic_env,  /* context for ia32_create_intrinsic_fkt */
2108                 NULL,  /* will be set below */
2109         };
2110
2111         ia32_setup_cg_config();
2112
2113         p.dep_param    = &ad;
2114         p.if_conv_info = &ifconv;
2115         return &p;
2116 }
2117
2118 static const lc_opt_enum_int_items_t gas_items[] = {
2119         { "elf",     GAS_FLAVOUR_ELF },
2120         { "mingw",   GAS_FLAVOUR_MINGW  },
2121         { "yasm",    GAS_FLAVOUR_YASM   },
2122         { "macho",   GAS_FLAVOUR_MACH_O },
2123         { NULL,      0 }
2124 };
2125
2126 static lc_opt_enum_int_var_t gas_var = {
2127         (int*) &be_gas_flavour, gas_items
2128 };
2129
2130 static const lc_opt_table_entry_t ia32_options[] = {
2131         LC_OPT_ENT_ENUM_INT("gasmode", "set the GAS compatibility mode", &gas_var),
2132         LC_OPT_ENT_INT("stackalign", "set stack alignment for calls",
2133                        &ia32_isa_template.arch_isa.stack_alignment),
2134         LC_OPT_LAST
2135 };
2136
2137 const arch_isa_if_t ia32_isa_if = {
2138         ia32_init,
2139         ia32_done,
2140         ia32_get_n_reg_class,
2141         ia32_get_reg_class,
2142         ia32_get_reg_class_for_mode,
2143         ia32_get_call_abi,
2144         ia32_get_irn_handler,
2145         ia32_get_code_generator_if,
2146         ia32_get_list_sched_selector,
2147         ia32_get_ilp_sched_selector,
2148         ia32_get_reg_class_alignment,
2149         ia32_get_libfirm_params,
2150         ia32_get_allowed_execution_units,
2151         ia32_get_machine,
2152         ia32_get_irg_list,
2153 };
2154
2155 void ia32_init_emitter(void);
2156 void ia32_init_finish(void);
2157 void ia32_init_optimize(void);
2158 void ia32_init_transform(void);
2159 void ia32_init_x87(void);
2160
2161 void be_init_arch_ia32(void)
2162 {
2163         lc_opt_entry_t *be_grp   = lc_opt_get_grp(firm_opt_get_root(), "be");
2164         lc_opt_entry_t *ia32_grp = lc_opt_get_grp(be_grp, "ia32");
2165
2166         lc_opt_add_table(ia32_grp, ia32_options);
2167         be_register_isa_if("ia32", &ia32_isa_if);
2168
2169         FIRM_DBG_REGISTER(dbg, "firm.be.ia32.cg");
2170
2171         ia32_init_emitter();
2172         ia32_init_finish();
2173         ia32_init_optimize();
2174         ia32_init_transform();
2175         ia32_init_x87();
2176         ia32_init_architecture();
2177 }
2178
2179 BE_REGISTER_MODULE_CONSTRUCTOR(be_init_arch_ia32);