nsz Git - libfirm/blob - ir/be/ia32/bearch_ia32.c

   1 /*
   2  * Copyright (C) 1995-2007 University of Karlsruhe.  All right reserved.
   3  *
   4  * This file is part of libFirm.
   5  *
   6  * This file may be distributed and/or modified under the terms of the
   7  * GNU General Public License version 2 as published by the Free Software
   8  * Foundation and appearing in the file LICENSE.GPL included in the
   9  * packaging of this file.
  10  *
  11  * Licensees holding valid libFirm Professional Edition licenses may use
  12  * this file in accordance with the libFirm Commercial License.
  13  * Agreement provided with the Software.
  14  *
  15  * This file is provided AS IS with NO WARRANTY OF ANY KIND, INCLUDING THE
  16  * WARRANTY OF DESIGN, MERCHANTABILITY AND FITNESS FOR A PARTICULAR
  17  * PURPOSE.
  18  */
  19
  20 /**
  21  * @file
  22  * @brief       This is the main ia32 firm backend driver.
  23  * @author      Christian Wuerdig
  24  * @version     $Id$
  25  */
  26 #ifdef HAVE_CONFIG_H
  27 #include "config.h"
  28 #endif
  29
  30 #include <libcore/lc_opts.h>
  31 #include <libcore/lc_opts_enum.h>
  32
  33 #include <math.h>
  34
  35 #include "pseudo_irg.h"
  36 #include "irarch.h"
  37 #include "irgwalk.h"
  38 #include "irprog.h"
  39 #include "irprintf.h"
  40 #include "iredges_t.h"
  41 #include "ircons.h"
  42 #include "irgmod.h"
  43 #include "irgopt.h"
  44 #include "irbitset.h"
  45 #include "irgopt.h"
  46 #include "pdeq.h"
  47 #include "pset.h"
  48 #include "debug.h"
  49 #include "error.h"
  50 #include "xmalloc.h"
  51 #include "irtools.h"
  52
  53 #include "../beabi.h"
  54 #include "../beirg_t.h"
  55 #include "../benode_t.h"
  56 #include "../belower.h"
  57 #include "../besched_t.h"
  58 #include "be.h"
  59 #include "../be_t.h"
  60 #include "../beirgmod.h"
  61 #include "../be_dbgout.h"
  62 #include "../beblocksched.h"
  63 #include "../bemachine.h"
  64 #include "../beilpsched.h"
  65 #include "../bespillslots.h"
  66 #include "../bemodule.h"
  67 #include "../begnuas.h"
  68 #include "../bestate.h"
  69 #include "../beflags.h"
  70
  71 #include "bearch_ia32_t.h"
  72
  73 #include "ia32_new_nodes.h"
  74 #include "gen_ia32_regalloc_if.h"
  75 #include "gen_ia32_machine.h"
  76 #include "ia32_transform.h"
  77 #include "ia32_emitter.h"
  78 #include "ia32_map_regs.h"
  79 #include "ia32_optimize.h"
  80 #include "ia32_x87.h"
  81 #include "ia32_dbg_stat.h"
  82 #include "ia32_finish.h"
  83 #include "ia32_util.h"
  84 #include "ia32_fpu.h"
  85
  86 DEBUG_ONLY(static firm_dbg_module_t *dbg = NULL;)
  87
  88 /* TODO: ugly */
  89 static set *cur_reg_set = NULL;
  90
  91 ir_mode         *mode_fpcw       = NULL;
  92 ia32_code_gen_t *ia32_current_cg = NULL;
  93
  94 typedef ir_node *(*create_const_node_func) (dbg_info *dbg, ir_graph *irg, ir_node *block);
  95
  96 static INLINE ir_node *create_const(ia32_code_gen_t *cg, ir_node **place,
  97                                     create_const_node_func func,
  98                                     const arch_register_t* reg)
  99 {
 100         ir_node *block, *res;
 101
 102         if(*place != NULL)
 103                 return *place;
 104
 105         block = get_irg_start_block(cg->irg);
 106         res = func(NULL, cg->irg, block);
 107         arch_set_irn_register(cg->arch_env, res, reg);
 108         *place = res;
 109
 110         add_irn_dep(get_irg_end(cg->irg), res);
 111         /* add_irn_dep(get_irg_start(cg->irg), res); */
 112
 113         return res;
 114 }
 115
 116 /* Creates the unique per irg GP NoReg node. */
 117 ir_node *ia32_new_NoReg_gp(ia32_code_gen_t *cg) {
 118         return create_const(cg, &cg->noreg_gp, new_rd_ia32_NoReg_GP,
 119                             &ia32_gp_regs[REG_GP_NOREG]);
 120 }
 121
 122 ir_node *ia32_new_NoReg_vfp(ia32_code_gen_t *cg) {
 123         return create_const(cg, &cg->noreg_vfp, new_rd_ia32_NoReg_VFP,
 124                             &ia32_vfp_regs[REG_VFP_NOREG]);
 125 }
 126
 127 ir_node *ia32_new_NoReg_xmm(ia32_code_gen_t *cg) {
 128         return create_const(cg, &cg->noreg_xmm, new_rd_ia32_NoReg_XMM,
 129                             &ia32_xmm_regs[REG_XMM_NOREG]);
 130 }
 131
 132 /* Creates the unique per irg FP NoReg node. */
 133 ir_node *ia32_new_NoReg_fp(ia32_code_gen_t *cg) {
 134         return USE_SSE2(cg) ? ia32_new_NoReg_xmm(cg) : ia32_new_NoReg_vfp(cg);
 135 }
 136
 137 ir_node *ia32_new_Unknown_gp(ia32_code_gen_t *cg) {
 138         return create_const(cg, &cg->unknown_gp, new_rd_ia32_Unknown_GP,
 139                             &ia32_gp_regs[REG_GP_UKNWN]);
 140 }
 141
 142 ir_node *ia32_new_Unknown_vfp(ia32_code_gen_t *cg) {
 143         return create_const(cg, &cg->unknown_vfp, new_rd_ia32_Unknown_VFP,
 144                             &ia32_vfp_regs[REG_VFP_UKNWN]);
 145 }
 146
 147 ir_node *ia32_new_Unknown_xmm(ia32_code_gen_t *cg) {
 148         return create_const(cg, &cg->unknown_xmm, new_rd_ia32_Unknown_XMM,
 149                             &ia32_xmm_regs[REG_XMM_UKNWN]);
 150 }
 151
 152 ir_node *ia32_new_Fpu_truncate(ia32_code_gen_t *cg) {
 153         return create_const(cg, &cg->fpu_trunc_mode, new_rd_ia32_ChangeCW,
 154                         &ia32_fp_cw_regs[REG_FPCW]);
 155 }
 156
 157
 158 /**
 159  * Returns gp_noreg or fp_noreg, depending in input requirements.
 160  */
 161 ir_node *ia32_get_admissible_noreg(ia32_code_gen_t *cg, ir_node *irn, int pos) {
 162         const arch_register_req_t *req;
 163
 164         req = arch_get_register_req(cg->arch_env, irn, pos);
 165         assert(req != NULL && "Missing register requirements");
 166         if (req->cls == &ia32_reg_classes[CLASS_ia32_gp])
 167                 return ia32_new_NoReg_gp(cg);
 168
 169         return ia32_new_NoReg_fp(cg);
 170 }
 171
 172 /**************************************************
 173  *                         _ _              _  __
 174  *                        | | |            (_)/ _|
 175  *  _ __ ___  __ _    __ _| | | ___   ___   _| |_
 176  * | '__/ _ \/ _` |  / _` | | |/ _ \ / __| | |  _|
 177  * | | |  __/ (_| | | (_| | | | (_) | (__  | | |
 178  * |_|  \___|\__, |  \__,_|_|_|\___/ \___| |_|_|
 179  *            __/ |
 180  *           |___/
 181  **************************************************/
 182
 183 /**
 184  * Return register requirements for an ia32 node.
 185  * If the node returns a tuple (mode_T) then the proj's
 186  * will be asked for this information.
 187  */
 188 static const arch_register_req_t *ia32_get_irn_reg_req(const void *self,
 189                                                        const ir_node *node,
 190                                                                                                            int pos)
 191 {
 192         long node_pos = pos == -1 ? 0 : pos;
 193         ir_mode *mode     = is_Block(node) ? NULL : get_irn_mode(node);
 194         (void) self;
 195
 196         if (is_Block(node) || mode == mode_X) {
 197                 return arch_no_register_req;
 198         }
 199
 200         if (mode == mode_T && pos < 0) {
 201                 return arch_no_register_req;
 202         }
 203
 204         if (is_Proj(node)) {
 205                 if(mode == mode_M)
 206                         return arch_no_register_req;
 207
 208                 if(pos >= 0) {
 209                         return arch_no_register_req;
 210                 }
 211
 212                 node_pos = (pos == -1) ? get_Proj_proj(node) : pos;
 213                 node     = skip_Proj_const(node);
 214         }
 215
 216         if (is_ia32_irn(node)) {
 217                 const arch_register_req_t *req;
 218                 if(pos >= 0)
 219                         req = get_ia32_in_req(node, pos);
 220                 else
 221                         req = get_ia32_out_req(node, node_pos);
 222
 223                 assert(req != NULL);
 224
 225                 return req;
 226         }
 227
 228         /* unknowns should be transformed already */
 229         assert(!is_Unknown(node));
 230
 231         return arch_no_register_req;
 232 }
 233
 234 static void ia32_set_irn_reg(const void *self, ir_node *irn,
 235                              const arch_register_t *reg)
 236 {
 237         int                   pos = 0;
 238         (void) self;
 239
 240         if (get_irn_mode(irn) == mode_X) {
 241                 return;
 242         }
 243
 244         if (is_Proj(irn)) {
 245                 pos = get_Proj_proj(irn);
 246                 irn = skip_Proj(irn);
 247         }
 248
 249         if (is_ia32_irn(irn)) {
 250                 const arch_register_t **slots;
 251
 252                 slots      = get_ia32_slots(irn);
 253                 slots[pos] = reg;
 254         } else {
 255                 ia32_set_firm_reg(irn, reg, cur_reg_set);
 256         }
 257 }
 258
 259 static const arch_register_t *ia32_get_irn_reg(const void *self,
 260                                                const ir_node *irn)
 261 {
 262         int pos = 0;
 263         const arch_register_t *reg = NULL;
 264         (void) self;
 265
 266         if (is_Proj(irn)) {
 267
 268                 if (get_irn_mode(irn) == mode_X) {
 269                         return NULL;
 270                 }
 271
 272                 pos = get_Proj_proj(irn);
 273                 irn = skip_Proj_const(irn);
 274         }
 275
 276         if (is_ia32_irn(irn)) {
 277                 const arch_register_t **slots;
 278                 slots = get_ia32_slots(irn);
 279                 reg   = slots[pos];
 280         } else {
 281                 reg = ia32_get_firm_reg(irn, cur_reg_set);
 282         }
 283
 284         return reg;
 285 }
 286
 287 static arch_irn_class_t ia32_classify(const void *self, const ir_node *irn) {
 288         arch_irn_class_t classification = arch_irn_class_normal;
 289         (void) self;
 290
 291         irn = skip_Proj_const(irn);
 292
 293         if (is_cfop(irn))
 294                 classification |= arch_irn_class_branch;
 295
 296         if (! is_ia32_irn(irn))
 297                 return classification & ~arch_irn_class_normal;
 298
 299         if (is_ia32_Ld(irn))
 300                 classification |= arch_irn_class_load;
 301
 302         if (is_ia32_St(irn))
 303                 classification |= arch_irn_class_store;
 304
 305         if (is_ia32_need_stackent(irn))
 306                 classification |= arch_irn_class_reload;
 307
 308         return classification;
 309 }
 310
 311 static arch_irn_flags_t ia32_get_flags(const void *self, const ir_node *irn) {
 312         arch_irn_flags_t flags = arch_irn_flags_none;
 313         (void) self;
 314
 315         if (is_Unknown(irn))
 316                 return arch_irn_flags_ignore;
 317
 318         if(is_Proj(irn) && mode_is_datab(get_irn_mode(irn))) {
 319                 ir_node *pred = get_Proj_pred(irn);
 320
 321                 if(is_ia32_irn(pred)) {
 322                         flags = get_ia32_out_flags(pred, get_Proj_proj(irn));
 323                 }
 324
 325                 irn = pred;
 326         }
 327
 328         if (is_ia32_irn(irn)) {
 329                 flags |= get_ia32_flags(irn);
 330         }
 331
 332         return flags;
 333 }
 334
 335 /**
 336  * The IA32 ABI callback object.
 337  */
 338 typedef struct {
 339         be_abi_call_flags_bits_t flags;  /**< The call flags. */
 340         const arch_isa_t *isa;           /**< The ISA handle. */
 341         const arch_env_t *aenv;          /**< The architecture environment. */
 342         ir_graph *irg;                   /**< The associated graph. */
 343 } ia32_abi_env_t;
 344
 345 static ir_entity *ia32_get_frame_entity(const void *self, const ir_node *irn) {
 346         (void) self;
 347         return is_ia32_irn(irn) ? get_ia32_frame_ent(irn) : NULL;
 348 }
 349
 350 static void ia32_set_frame_entity(const void *self, ir_node *irn, ir_entity *ent) {
 351         (void) self;
 352         set_ia32_frame_ent(irn, ent);
 353 }
 354
 355 static void ia32_set_frame_offset(const void *self, ir_node *irn, int bias) {
 356         const ia32_irn_ops_t *ops = self;
 357
 358         if (get_ia32_frame_ent(irn)) {
 359                 if (is_ia32_Pop(irn)) {
 360                         int omit_fp = be_abi_omit_fp(ops->cg->birg->abi);
 361                         if (omit_fp) {
 362                                 /* Pop nodes modify the stack pointer before calculating the destination
 363                                  * address, so fix this here
 364                                  */
 365                                 bias -= 4;
 366                         }
 367                 }
 368
 369                 add_ia32_am_offs_int(irn, bias);
 370         }
 371 }
 372
 373 static int ia32_get_sp_bias(const void *self, const ir_node *node)
 374 {
 375         (void) self;
 376
 377         if (is_ia32_Push(node))
 378                 return 4;
 379
 380         if (is_ia32_Pop(node))
 381                 return -4;
 382
 383         return 0;
 384 }
 385
 386 /**
 387  * Put all registers which are saved by the prologue/epilogue in a set.
 388  *
 389  * @param self  The callback object.
 390  * @param s     The result set.
 391  */
 392 static void ia32_abi_dont_save_regs(void *self, pset *s)
 393 {
 394         ia32_abi_env_t *env = self;
 395         if(env->flags.try_omit_fp)
 396                 pset_insert_ptr(s, env->isa->bp);
 397 }
 398
 399 /**
 400  * Generate the routine prologue.
 401  *
 402  * @param self    The callback object.
 403  * @param mem     A pointer to the mem node. Update this if you define new memory.
 404  * @param reg_map A map mapping all callee_save/ignore/parameter registers to their defining nodes.
 405  *
 406  * @return        The register which shall be used as a stack frame base.
 407  *
 408  * All nodes which define registers in @p reg_map must keep @p reg_map current.
 409  */
 410 static const arch_register_t *ia32_abi_prologue(void *self, ir_node **mem, pmap *reg_map)
 411 {
 412         ia32_abi_env_t *env = self;
 413         const ia32_isa_t *isa     = (ia32_isa_t *)env->isa;
 414         ia32_code_gen_t *cg = isa->cg;
 415
 416         if (! env->flags.try_omit_fp) {
 417                 ir_node *bl      = get_irg_start_block(env->irg);
 418                 ir_node *curr_sp = be_abi_reg_map_get(reg_map, env->isa->sp);
 419                 ir_node *curr_bp = be_abi_reg_map_get(reg_map, env->isa->bp);
 420                 ir_node *noreg = ia32_new_NoReg_gp(cg);
 421                 ir_node *push;
 422
 423                 /* ALL nodes representing bp must be set to ignore. */
 424                 be_node_set_flags(get_Proj_pred(curr_bp), BE_OUT_POS(get_Proj_proj(curr_bp)), arch_irn_flags_ignore);
 425
 426                 /* push ebp */
 427                 push    = new_rd_ia32_Push(NULL, env->irg, bl, noreg, noreg, *mem, curr_bp, curr_sp);
 428                 curr_sp = new_r_Proj(env->irg, bl, push, get_irn_mode(curr_sp), pn_ia32_Push_stack);
 429                 *mem    = new_r_Proj(env->irg, bl, push, mode_M, pn_ia32_Push_M);
 430
 431                 /* the push must have SP out register */
 432                 arch_set_irn_register(env->aenv, curr_sp, env->isa->sp);
 433                 set_ia32_flags(push, arch_irn_flags_ignore);
 434
 435                 /* move esp to ebp */
 436                 curr_bp  = be_new_Copy(env->isa->bp->reg_class, env->irg, bl, curr_sp);
 437                 be_set_constr_single_reg(curr_bp, BE_OUT_POS(0), env->isa->bp);
 438                 arch_set_irn_register(env->aenv, curr_bp, env->isa->bp);
 439                 be_node_set_flags(curr_bp, BE_OUT_POS(0), arch_irn_flags_ignore);
 440
 441                 /* beware: the copy must be done before any other sp use */
 442                 curr_sp = be_new_CopyKeep_single(env->isa->sp->reg_class, env->irg, bl, curr_sp, curr_bp, get_irn_mode(curr_sp));
 443                 be_set_constr_single_reg(curr_sp, BE_OUT_POS(0), env->isa->sp);
 444                 arch_set_irn_register(env->aenv, curr_sp, env->isa->sp);
 445                 be_node_set_flags(curr_sp, BE_OUT_POS(0), arch_irn_flags_ignore);
 446
 447                 be_abi_reg_map_set(reg_map, env->isa->sp, curr_sp);
 448                 be_abi_reg_map_set(reg_map, env->isa->bp, curr_bp);
 449
 450                 return env->isa->bp;
 451         }
 452
 453         return env->isa->sp;
 454 }
 455
 456 /**
 457  * Generate the routine epilogue.
 458  * @param self    The callback object.
 459  * @param bl      The block for the epilog
 460  * @param mem     A pointer to the mem node. Update this if you define new memory.
 461  * @param reg_map A map mapping all callee_save/ignore/parameter registers to their defining nodes.
 462  * @return        The register which shall be used as a stack frame base.
 463  *
 464  * All nodes which define registers in @p reg_map must keep @p reg_map current.
 465  */
 466 static void ia32_abi_epilogue(void *self, ir_node *bl, ir_node **mem, pmap *reg_map)
 467 {
 468         ia32_abi_env_t *env     = self;
 469         ir_node        *curr_sp = be_abi_reg_map_get(reg_map, env->isa->sp);
 470         ir_node        *curr_bp = be_abi_reg_map_get(reg_map, env->isa->bp);
 471
 472         if (env->flags.try_omit_fp) {
 473                 /* simply remove the stack frame here */
 474                 curr_sp = be_new_IncSP(env->isa->sp, env->irg, bl, curr_sp, BE_STACK_FRAME_SIZE_SHRINK);
 475                 add_irn_dep(curr_sp, *mem);
 476         } else {
 477                 const ia32_isa_t *isa     = (ia32_isa_t *)env->isa;
 478                 ia32_code_gen_t *cg = isa->cg;
 479                 ir_mode          *mode_bp = env->isa->bp->reg_class->mode;
 480
 481                 /* gcc always emits a leave at the end of a routine */
 482                 if (1 || ARCH_AMD(isa->opt_arch)) {
 483                         ir_node *leave;
 484
 485                         /* leave */
 486                         leave   = new_rd_ia32_Leave(NULL, env->irg, bl, curr_sp, curr_bp);
 487                         set_ia32_flags(leave, arch_irn_flags_ignore);
 488                         curr_bp = new_r_Proj(current_ir_graph, bl, leave, mode_bp, pn_ia32_Leave_frame);
 489                         curr_sp = new_r_Proj(current_ir_graph, bl, leave, get_irn_mode(curr_sp), pn_ia32_Leave_stack);
 490                 } else {
 491                         ir_node *noreg = ia32_new_NoReg_gp(cg);
 492                         ir_node *pop;
 493
 494                         /* copy ebp to esp */
 495                         curr_sp = be_new_SetSP(env->isa->sp, env->irg, bl, curr_sp, curr_bp, *mem);
 496
 497                         /* pop ebp */
 498                         pop     = new_rd_ia32_Pop(NULL, env->irg, bl, noreg, noreg, *mem, curr_sp);
 499                         set_ia32_flags(pop, arch_irn_flags_ignore);
 500                         curr_bp = new_r_Proj(current_ir_graph, bl, pop, mode_bp, pn_ia32_Pop_res);
 501                         curr_sp = new_r_Proj(current_ir_graph, bl, pop, get_irn_mode(curr_sp), pn_ia32_Pop_stack);
 502
 503                         *mem = new_r_Proj(current_ir_graph, bl, pop, mode_M, pn_ia32_Pop_M);
 504                 }
 505                 arch_set_irn_register(env->aenv, curr_sp, env->isa->sp);
 506                 arch_set_irn_register(env->aenv, curr_bp, env->isa->bp);
 507         }
 508
 509         be_abi_reg_map_set(reg_map, env->isa->sp, curr_sp);
 510         be_abi_reg_map_set(reg_map, env->isa->bp, curr_bp);
 511 }
 512
 513 /**
 514  * Initialize the callback object.
 515  * @param call The call object.
 516  * @param aenv The architecture environment.
 517  * @param irg  The graph with the method.
 518  * @return     Some pointer. This pointer is passed to all other callback functions as self object.
 519  */
 520 static void *ia32_abi_init(const be_abi_call_t *call, const arch_env_t *aenv, ir_graph *irg)
 521 {
 522         ia32_abi_env_t *env    = xmalloc(sizeof(env[0]));
 523         be_abi_call_flags_t fl = be_abi_call_get_flags(call);
 524         env->flags = fl.bits;
 525         env->irg   = irg;
 526         env->aenv  = aenv;
 527         env->isa   = aenv->isa;
 528         return env;
 529 }
 530
 531 /**
 532  * Destroy the callback object.
 533  * @param self The callback object.
 534  */
 535 static void ia32_abi_done(void *self) {
 536         free(self);
 537 }
 538
 539 /**
 540  * Produces the type which sits between the stack args and the locals on the stack.
 541  * it will contain the return address and space to store the old base pointer.
 542  * @return The Firm type modeling the ABI between type.
 543  */
 544 static ir_type *ia32_abi_get_between_type(void *self)
 545 {
 546 #define IDENT(s) new_id_from_chars(s, sizeof(s)-1)
 547         static ir_type *omit_fp_between_type = NULL;
 548         static ir_type *between_type         = NULL;
 549
 550         ia32_abi_env_t *env = self;
 551
 552         if (! between_type) {
 553                 ir_entity *old_bp_ent;
 554                 ir_entity *ret_addr_ent;
 555                 ir_entity *omit_fp_ret_addr_ent;
 556
 557                 ir_type *old_bp_type   = new_type_primitive(IDENT("bp"), mode_Iu);
 558                 ir_type *ret_addr_type = new_type_primitive(IDENT("return_addr"), mode_Iu);
 559
 560                 between_type           = new_type_struct(IDENT("ia32_between_type"));
 561                 old_bp_ent             = new_entity(between_type, IDENT("old_bp"), old_bp_type);
 562                 ret_addr_ent           = new_entity(between_type, IDENT("ret_addr"), ret_addr_type);
 563
 564                 set_entity_offset(old_bp_ent, 0);
 565                 set_entity_offset(ret_addr_ent, get_type_size_bytes(old_bp_type));
 566                 set_type_size_bytes(between_type, get_type_size_bytes(old_bp_type) + get_type_size_bytes(ret_addr_type));
 567                 set_type_state(between_type, layout_fixed);
 568
 569                 omit_fp_between_type = new_type_struct(IDENT("ia32_between_type_omit_fp"));
 570                 omit_fp_ret_addr_ent = new_entity(omit_fp_between_type, IDENT("ret_addr"), ret_addr_type);
 571
 572                 set_entity_offset(omit_fp_ret_addr_ent, 0);
 573                 set_type_size_bytes(omit_fp_between_type, get_type_size_bytes(ret_addr_type));
 574                 set_type_state(omit_fp_between_type, layout_fixed);
 575         }
 576
 577         return env->flags.try_omit_fp ? omit_fp_between_type : between_type;
 578 #undef IDENT
 579 }
 580
 581 /**
 582  * Get the estimated cycle count for @p irn.
 583  *
 584  * @param self The this pointer.
 585  * @param irn  The node.
 586  *
 587  * @return     The estimated cycle count for this operation
 588  */
 589 static int ia32_get_op_estimated_cost(const void *self, const ir_node *irn)
 590 {
 591         int cost;
 592         ia32_op_type_t op_tp;
 593         const ia32_irn_ops_t *ops = self;
 594
 595         if (is_Proj(irn))
 596                 return 0;
 597         if (!is_ia32_irn(irn))
 598                 return 0;
 599
 600         assert(is_ia32_irn(irn));
 601
 602         cost  = get_ia32_latency(irn);
 603         op_tp = get_ia32_op_type(irn);
 604
 605         if (is_ia32_CopyB(irn)) {
 606                 cost = 250;
 607                 if (ARCH_INTEL(ops->cg->arch))
 608                         cost += 150;
 609         }
 610         else if (is_ia32_CopyB_i(irn)) {
 611                 int size = get_ia32_pncode(irn);
 612                 cost     = 20 + (int)ceil((4/3) * size);
 613                 if (ARCH_INTEL(ops->cg->arch))
 614                         cost += 150;
 615         }
 616         /* in case of address mode operations add additional cycles */
 617         else if (op_tp == ia32_AddrModeD || op_tp == ia32_AddrModeS) {
 618                 /*
 619                         In case of stack access and access to fixed addresses add 5 cycles
 620                         (we assume they are in cache), other memory operations cost 20
 621                         cycles.
 622                 */
 623                 if(is_ia32_use_frame(irn) ||
 624                                 (is_ia32_NoReg_GP(get_irn_n(irn, 0)) &&
 625                          is_ia32_NoReg_GP(get_irn_n(irn, 1)))) {
 626                         cost += 5;
 627                 } else {
 628                         cost += 20;
 629                 }
 630         }
 631
 632         return cost;
 633 }
 634
 635 /**
 636  * Returns the inverse operation if @p irn, recalculating the argument at position @p i.
 637  *
 638  * @param irn       The original operation
 639  * @param i         Index of the argument we want the inverse operation to yield
 640  * @param inverse   struct to be filled with the resulting inverse op
 641  * @param obstack   The obstack to use for allocation of the returned nodes array
 642  * @return          The inverse operation or NULL if operation invertible
 643  */
 644 static arch_inverse_t *ia32_get_inverse(const void *self, const ir_node *irn, int i, arch_inverse_t *inverse, struct obstack *obst) {
 645         ir_graph *irg;
 646         ir_mode  *mode;
 647         ir_mode  *irn_mode;
 648         ir_node  *block, *noreg, *nomem;
 649         dbg_info *dbg;
 650         (void) self;
 651
 652         /* we cannot invert non-ia32 irns */
 653         if (! is_ia32_irn(irn))
 654                 return NULL;
 655
 656         /* operand must always be a real operand (not base, index or mem) */
 657         if (i != n_ia32_binary_left && i != n_ia32_binary_right)
 658                 return NULL;
 659
 660         /* we don't invert address mode operations */
 661         if (get_ia32_op_type(irn) != ia32_Normal)
 662                 return NULL;
 663
 664         /* TODO: adjust for new immediates... */
 665         ir_fprintf(stderr, "TODO: fix get_inverse for new immediates (%+F)\n",
 666                    irn);
 667         return NULL;
 668
 669         irg      = get_irn_irg(irn);
 670         block    = get_nodes_block(irn);
 671         mode     = get_irn_mode(irn);
 672         irn_mode = get_irn_mode(irn);
 673         noreg    = get_irn_n(irn, 0);
 674         nomem    = new_r_NoMem(irg);
 675         dbg      = get_irn_dbg_info(irn);
 676
 677         /* initialize structure */
 678         inverse->nodes = obstack_alloc(obst, 2 * sizeof(inverse->nodes[0]));
 679         inverse->costs = 0;
 680         inverse->n     = 1;
 681
 682         switch (get_ia32_irn_opcode(irn)) {
 683                 case iro_ia32_Add:
 684 #if 0
 685                         if (get_ia32_immop_type(irn) == ia32_ImmConst) {
 686                                 /* we have an add with a const here */
 687                                 /* invers == add with negated const */
 688                                 inverse->nodes[0] = new_rd_ia32_Add(dbg, irg, block, noreg, noreg, nomem, get_irn_n(irn, i), noreg);
 689                                 inverse->costs   += 1;
 690                                 copy_ia32_Immop_attr(inverse->nodes[0], (ir_node *)irn);
 691                                 set_ia32_Immop_tarval(inverse->nodes[0], tarval_neg(get_ia32_Immop_tarval(irn)));
 692                                 set_ia32_commutative(inverse->nodes[0]);
 693                         }
 694                         else if (get_ia32_immop_type(irn) == ia32_ImmSymConst) {
 695                                 /* we have an add with a symconst here */
 696                                 /* invers == sub with const */
 697                                 inverse->nodes[0] = new_rd_ia32_Sub(dbg, irg, block, noreg, noreg, nomem, get_irn_n(irn, i), noreg);
 698                                 inverse->costs   += 2;
 699                                 copy_ia32_Immop_attr(inverse->nodes[0], (ir_node *)irn);
 700                         }
 701                         else {
 702                                 /* normal add: inverse == sub */
 703                                 inverse->nodes[0] = new_rd_ia32_Sub(dbg, irg, block, noreg, noreg, nomem, (ir_node*) irn, get_irn_n(irn, i ^ 1));
 704                                 inverse->costs   += 2;
 705                         }
 706 #endif
 707                         break;
 708                 case iro_ia32_Sub:
 709 #if 0
 710                         if (get_ia32_immop_type(irn) != ia32_ImmNone) {
 711                                 /* we have a sub with a const/symconst here */
 712                                 /* invers == add with this const */
 713                                 inverse->nodes[0] = new_rd_ia32_Add(dbg, irg, block, noreg, noreg, nomem, get_irn_n(irn, i), noreg);
 714                                 inverse->costs   += (get_ia32_immop_type(irn) == ia32_ImmSymConst) ? 5 : 1;
 715                                 copy_ia32_Immop_attr(inverse->nodes[0], (ir_node *)irn);
 716                         }
 717                         else {
 718                                 /* normal sub */
 719                                 if (i == n_ia32_binary_left) {
 720                                         inverse->nodes[0] = new_rd_ia32_Add(dbg, irg, block, noreg, noreg, nomem, (ir_node*) irn, get_irn_n(irn, 3));
 721                                 }
 722                                 else {
 723                                         inverse->nodes[0] = new_rd_ia32_Sub(dbg, irg, block, noreg, noreg, nomem, get_irn_n(irn, n_ia32_binary_left), (ir_node*) irn);
 724                                 }
 725                                 inverse->costs += 1;
 726                         }
 727 #endif
 728                         break;
 729                 case iro_ia32_Xor:
 730 #if 0
 731                         if (get_ia32_immop_type(irn) != ia32_ImmNone) {
 732                                 /* xor with const: inverse = xor */
 733                                 inverse->nodes[0] = new_rd_ia32_Xor(dbg, irg, block, noreg, noreg, nomem, get_irn_n(irn, i), noreg);
 734                                 inverse->costs   += (get_ia32_immop_type(irn) == ia32_ImmSymConst) ? 5 : 1;
 735                                 copy_ia32_Immop_attr(inverse->nodes[0], (ir_node *)irn);
 736                         }
 737                         else {
 738                                 /* normal xor */
 739                                 inverse->nodes[0] = new_rd_ia32_Xor(dbg, irg, block, noreg, noreg, nomem, (ir_node *) irn, get_irn_n(irn, i));
 740                                 inverse->costs   += 1;
 741                         }
 742 #endif
 743                         break;
 744                 case iro_ia32_Not: {
 745                         inverse->nodes[0] = new_rd_ia32_Not(dbg, irg, block, (ir_node*) irn);
 746                         inverse->costs   += 1;
 747                         break;
 748                 }
 749                 case iro_ia32_Neg: {
 750                         inverse->nodes[0] = new_rd_ia32_Neg(dbg, irg, block, (ir_node*) irn);
 751                         inverse->costs   += 1;
 752                         break;
 753                 }
 754                 default:
 755                         /* inverse operation not supported */
 756                         return NULL;
 757         }
 758
 759         return inverse;
 760 }
 761
 762 static ir_mode *get_spill_mode_mode(const ir_mode *mode)
 763 {
 764         if(mode_is_float(mode))
 765                 return mode_D;
 766
 767         return mode_Iu;
 768 }
 769
 770 /**
 771  * Get the mode that should be used for spilling value node
 772  */
 773 static ir_mode *get_spill_mode(const ir_node *node)
 774 {
 775         ir_mode *mode = get_irn_mode(node);
 776         return get_spill_mode_mode(mode);
 777 }
 778
 779 /**
 780  * Checks whether an addressmode reload for a node with mode mode is compatible
 781  * with a spillslot of mode spill_mode
 782  */
 783 static int ia32_is_spillmode_compatible(const ir_mode *mode, const ir_mode *spillmode)
 784 {
 785         if(mode_is_float(mode)) {
 786                 return mode == spillmode;
 787         } else {
 788                 return 1;
 789         }
 790 }
 791
 792 /**
 793  * Check if irn can load it's operand at position i from memory (source addressmode).
 794  * @param self   Pointer to irn ops itself
 795  * @param irn    The irn to be checked
 796  * @param i      The operands position
 797  * @return Non-Zero if operand can be loaded
 798  */
 799 static int ia32_possible_memory_operand(const void *self, const ir_node *irn, unsigned int i) {
 800         ir_node *op = get_irn_n(irn, i);
 801         const ir_mode *mode = get_irn_mode(op);
 802         const ir_mode *spillmode = get_spill_mode(op);
 803         (void) self;
 804
 805         if (! is_ia32_irn(irn)                                  ||  /* must be an ia32 irn */
 806                 get_ia32_am_arity(irn) != 2                           ||  /* must be a binary operation TODO is this necessary? */
 807                 get_ia32_op_type(irn) != ia32_Normal                  ||  /* must not already be a addressmode irn */
 808                 ! (get_ia32_am_support(irn) & ia32_am_Source)         ||  /* must be capable of source addressmode */
 809                 ! ia32_is_spillmode_compatible(mode, spillmode)       ||
 810                 (i != n_ia32_binary_left && i != n_ia32_binary_right) || /* a "real" operand position must be requested */
 811                 is_ia32_use_frame(irn))                                  /* must not already use frame */
 812                 return 0;
 813
 814         if (i == n_ia32_binary_left) {
 815                 const arch_register_req_t *req;
 816                 if(!is_ia32_commutative(irn))
 817                         return 0;
 818                 /* we can't swap left/right for limited registers
 819                  * (As this (currently) breaks constraint handling copies)
 820                  */
 821                 req = get_ia32_in_req(irn, n_ia32_binary_left);
 822                 if(req->type & arch_register_req_type_limited) {
 823                         return 0;
 824                 }
 825         }
 826
 827         return 1;
 828 }
 829
 830 static void ia32_perform_memory_operand(const void *self, ir_node *irn,
 831                                         ir_node *spill, unsigned int i)
 832 {
 833         const ia32_irn_ops_t *ops = self;
 834         ia32_code_gen_t      *cg  = ops->cg;
 835
 836         assert(ia32_possible_memory_operand(self, irn, i) && "Cannot perform memory operand change");
 837
 838         if (i == n_ia32_binary_left) {
 839                 ia32_swap_left_right(irn);
 840         }
 841
 842         set_ia32_op_type(irn, ia32_AddrModeS);
 843         set_ia32_ls_mode(irn, get_irn_mode(get_irn_n(irn, i)));
 844         set_ia32_use_frame(irn);
 845         set_ia32_need_stackent(irn);
 846
 847         set_irn_n(irn, n_ia32_base, get_irg_frame(get_irn_irg(irn)));
 848         set_irn_n(irn, n_ia32_binary_right, ia32_get_admissible_noreg(cg, irn, n_ia32_binary_right));
 849         set_irn_n(irn, n_ia32_mem, spill);
 850
 851         /* immediates are only allowed on the right side */
 852         if (i == n_ia32_binary_left && is_ia32_Immediate(get_irn_n(irn, n_ia32_binary_left))) {
 853                 ia32_swap_left_right(irn);
 854         }
 855 }
 856
 857 static const be_abi_callbacks_t ia32_abi_callbacks = {
 858         ia32_abi_init,
 859         ia32_abi_done,
 860         ia32_abi_get_between_type,
 861         ia32_abi_dont_save_regs,
 862         ia32_abi_prologue,
 863         ia32_abi_epilogue
 864 };
 865
 866 /* fill register allocator interface */
 867
 868 static const arch_irn_ops_if_t ia32_irn_ops_if = {
 869         ia32_get_irn_reg_req,
 870         ia32_set_irn_reg,
 871         ia32_get_irn_reg,
 872         ia32_classify,
 873         ia32_get_flags,
 874         ia32_get_frame_entity,
 875         ia32_set_frame_entity,
 876         ia32_set_frame_offset,
 877         ia32_get_sp_bias,
 878         ia32_get_inverse,
 879         ia32_get_op_estimated_cost,
 880         ia32_possible_memory_operand,
 881         ia32_perform_memory_operand,
 882 };
 883
 884 ia32_irn_ops_t ia32_irn_ops = {
 885         &ia32_irn_ops_if,
 886         NULL
 887 };
 888
 889
 890
 891 /**************************************************
 892  *                _                         _  __
 893  *               | |                       (_)/ _|
 894  *   ___ ___   __| | ___  __ _  ___ _ __    _| |_
 895  *  / __/ _ \ / _` |/ _ \/ _` |/ _ \ '_ \  | |  _|
 896  * | (_| (_) | (_| |  __/ (_| |  __/ | | | | | |
 897  *  \___\___/ \__,_|\___|\__, |\___|_| |_| |_|_|
 898  *                        __/ |
 899  *                       |___/
 900  **************************************************/
 901
 902 /**
 903  * Transforms the standard firm graph into
 904  * an ia32 firm graph
 905  */
 906 static void ia32_prepare_graph(void *self) {
 907         ia32_code_gen_t *cg = self;
 908
 909         ir_lower_mode_b(cg->irg, mode_Iu, 0);
 910         /* do local optimisations */
 911         optimize_graph_df(cg->irg);
 912         if(cg->dump)
 913                 be_dump(cg->irg, "-lower_modeb", dump_ir_block_graph_sched);
 914
 915         /* transform nodes into assembler instructions */
 916         ia32_transform_graph(cg);
 917
 918         /* do local optimisations (mainly CSE) */
 919         optimize_graph_df(cg->irg);
 920
 921         if (cg->dump)
 922                 be_dump(cg->irg, "-transformed", dump_ir_block_graph_sched);
 923
 924         /* optimize address mode */
 925         ia32_optimize_graph(cg);
 926
 927         if (cg->dump)
 928                 be_dump(cg->irg, "-am", dump_ir_block_graph_sched);
 929
 930         /* do code placement, to optimize the position of constants */
 931         place_code(cg->irg);
 932
 933         if (cg->dump)
 934                 be_dump(cg->irg, "-place", dump_ir_block_graph_sched);
 935 }
 936
 937 /**
 938  * Dummy functions for hooks we don't need but which must be filled.
 939  */
 940 static void ia32_before_sched(void *self) {
 941         (void) self;
 942 }
 943
 944 static void turn_back_am(ir_node *node)
 945 {
 946         ir_graph *irg   = current_ir_graph;
 947         dbg_info *dbgi  = get_irn_dbg_info(node);
 948         ir_node  *block = get_nodes_block(node);
 949         ir_node  *base  = get_irn_n(node, n_ia32_base);
 950         ir_node  *index = get_irn_n(node, n_ia32_index);
 951         ir_node  *mem   = get_irn_n(node, n_ia32_mem);
 952         ir_node  *load;
 953         ir_node  *load_res;
 954         ir_node  *mem_proj;
 955         const ir_edge_t *edge;
 956
 957         ir_fprintf(stderr, "truning back AM in %+F\n", node);
 958
 959         load     = new_rd_ia32_Load(dbgi, irg, block, base, index, mem);
 960         load_res = new_rd_Proj(dbgi, irg, block, load, mode_Iu, pn_ia32_Load_res);
 961
 962         ia32_copy_am_attrs(load, node);
 963         set_irn_n(node, n_ia32_mem, new_NoMem());
 964
 965         if(get_ia32_am_arity(node) == ia32_am_unary) {
 966                 set_irn_n(node, n_ia32_unary_op, load_res);
 967         } else if(get_ia32_am_arity(node) == ia32_am_binary) {
 968                 set_irn_n(node, n_ia32_binary_right, load_res);
 969         } else if(get_ia32_am_arity(node) == ia32_am_ternary) {
 970                 set_irn_n(node, n_ia32_binary_right, load_res);
 971         }
 972
 973         /* rewire mem-proj */
 974         if(get_irn_mode(node) == mode_T) {
 975                 mem_proj = NULL;
 976                 foreach_out_edge(node, edge) {
 977                         ir_node *out = get_edge_src_irn(edge);
 978                         if(get_Proj_proj(out) == pn_ia32_mem) {
 979                                 mem_proj = out;
 980                                 break;
 981                         }
 982                 }
 983
 984                 if(mem_proj != NULL) {
 985                         set_Proj_pred(mem_proj, load);
 986                         set_Proj_proj(mem_proj, pn_ia32_Load_M);
 987                 }
 988         }
 989
 990         set_ia32_op_type(node, ia32_Normal);
 991         if(sched_is_scheduled(node))
 992                 sched_add_before(node, load);
 993 }
 994
 995 static ir_node *flags_remat(ir_node *node, ir_node *after)
 996 {
 997         /* we should turn back source address mode when rematerializing nodes */
 998         ia32_op_type_t type = get_ia32_op_type(node);
 999         if(type == ia32_AddrModeS) {
1000                 turn_back_am(node);
1001         } else if(type == ia32_AddrModeD) {
1002                 /* TODO implement this later... */
1003                 panic("found DestAM with flag user %+F this should not happen", node);
1004         } else {
1005                 assert(type == ia32_Normal);
1006         }
1007
1008         ir_node *copy  = exact_copy(node);
1009         sched_add_after(after, copy);
1010
1011         return copy;
1012 }
1013
1014 /**
1015  * Called before the register allocator.
1016  * Calculate a block schedule here. We need it for the x87
1017  * simulator and the emitter.
1018  */
1019 static void ia32_before_ra(void *self) {
1020         ia32_code_gen_t *cg = self;
1021
1022         /* setup fpu rounding modes */
1023         ia32_setup_fpu_mode(cg);
1024
1025         /* fixup flags */
1026         be_sched_fix_flags(cg->birg, &ia32_reg_classes[CLASS_ia32_flags],
1027                            &flags_remat);
1028
1029         ia32_add_missing_keeps(cg);
1030 }
1031
1032
1033 /**
1034  * Transforms a be_Reload into a ia32 Load.
1035  */
1036 static void transform_to_Load(ia32_code_gen_t *cg, ir_node *node) {
1037         ir_graph *irg        = get_irn_irg(node);
1038         dbg_info *dbg        = get_irn_dbg_info(node);
1039         ir_node *block       = get_nodes_block(node);
1040         ir_entity *ent       = be_get_frame_entity(node);
1041         ir_mode *mode        = get_irn_mode(node);
1042         ir_mode *spillmode   = get_spill_mode(node);
1043         ir_node *noreg       = ia32_new_NoReg_gp(cg);
1044         ir_node *sched_point = NULL;
1045         ir_node *ptr         = get_irg_frame(irg);
1046         ir_node *mem         = get_irn_n(node, be_pos_Reload_mem);
1047         ir_node *new_op, *proj;
1048         const arch_register_t *reg;
1049
1050         if (sched_is_scheduled(node)) {
1051                 sched_point = sched_prev(node);
1052         }
1053
1054         if (mode_is_float(spillmode)) {
1055                 if (USE_SSE2(cg))
1056                         new_op = new_rd_ia32_xLoad(dbg, irg, block, ptr, noreg, mem, spillmode);
1057                 else
1058                         new_op = new_rd_ia32_vfld(dbg, irg, block, ptr, noreg, mem, spillmode);
1059         }
1060         else if (get_mode_size_bits(spillmode) == 128) {
1061                 // Reload 128 bit sse registers
1062                 new_op = new_rd_ia32_xxLoad(dbg, irg, block, ptr, noreg, mem);
1063         }
1064         else
1065                 new_op = new_rd_ia32_Load(dbg, irg, block, ptr, noreg, mem);
1066
1067         set_ia32_op_type(new_op, ia32_AddrModeS);
1068         set_ia32_ls_mode(new_op, spillmode);
1069         set_ia32_frame_ent(new_op, ent);
1070         set_ia32_use_frame(new_op);
1071
1072         DBG_OPT_RELOAD2LD(node, new_op);
1073
1074         proj = new_rd_Proj(dbg, irg, block, new_op, mode, pn_ia32_Load_res);
1075
1076         if (sched_point) {
1077                 sched_add_after(sched_point, new_op);
1078                 sched_remove(node);
1079         }
1080
1081         /* copy the register from the old node to the new Load */
1082         reg = arch_get_irn_register(cg->arch_env, node);
1083         arch_set_irn_register(cg->arch_env, new_op, reg);
1084
1085         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(cg, node));
1086
1087         exchange(node, proj);
1088 }
1089
1090 /**
1091  * Transforms a be_Spill node into a ia32 Store.
1092  */
1093 static void transform_to_Store(ia32_code_gen_t *cg, ir_node *node) {
1094         ir_graph *irg  = get_irn_irg(node);
1095         dbg_info *dbg  = get_irn_dbg_info(node);
1096         ir_node *block = get_nodes_block(node);
1097         ir_entity *ent = be_get_frame_entity(node);
1098         const ir_node *spillval = get_irn_n(node, be_pos_Spill_val);
1099         ir_mode *mode  = get_spill_mode(spillval);
1100         ir_node *noreg = ia32_new_NoReg_gp(cg);
1101         ir_node *nomem = new_rd_NoMem(irg);
1102         ir_node *ptr   = get_irg_frame(irg);
1103         ir_node *val   = get_irn_n(node, be_pos_Spill_val);
1104         ir_node *store;
1105         ir_node *sched_point = NULL;
1106
1107         if (sched_is_scheduled(node)) {
1108                 sched_point = sched_prev(node);
1109         }
1110
1111         /* No need to spill unknown values... */
1112         if(is_ia32_Unknown_GP(val) ||
1113                 is_ia32_Unknown_VFP(val) ||
1114                 is_ia32_Unknown_XMM(val)) {
1115                 store = nomem;
1116                 if(sched_point)
1117                         sched_remove(node);
1118
1119                 exchange(node, store);
1120                 return;
1121         }
1122
1123         if (mode_is_float(mode)) {
1124                 if (USE_SSE2(cg))
1125                         store = new_rd_ia32_xStore(dbg, irg, block, ptr, noreg, nomem, val);
1126                 else
1127                         store = new_rd_ia32_vfst(dbg, irg, block, ptr, noreg, nomem, val, mode);
1128         } else if (get_mode_size_bits(mode) == 128) {
1129                 // Spill 128 bit SSE registers
1130                 store = new_rd_ia32_xxStore(dbg, irg, block, ptr, noreg, nomem, val);
1131         } else if (get_mode_size_bits(mode) == 8) {
1132                 store = new_rd_ia32_Store8Bit(dbg, irg, block, ptr, noreg, nomem, val);
1133         } else {
1134                 store = new_rd_ia32_Store(dbg, irg, block, ptr, noreg, nomem, val);
1135         }
1136
1137         set_ia32_op_type(store, ia32_AddrModeD);
1138         set_ia32_ls_mode(store, mode);
1139         set_ia32_frame_ent(store, ent);
1140         set_ia32_use_frame(store);
1141         SET_IA32_ORIG_NODE(store, ia32_get_old_node_name(cg, node));
1142         DBG_OPT_SPILL2ST(node, store);
1143
1144         if (sched_point) {
1145                 sched_add_after(sched_point, store);
1146                 sched_remove(node);
1147         }
1148
1149         exchange(node, store);
1150 }
1151
1152 static ir_node *create_push(ia32_code_gen_t *cg, ir_node *node, ir_node *schedpoint, ir_node *sp, ir_node *mem, ir_entity *ent) {
1153         ir_graph *irg = get_irn_irg(node);
1154         dbg_info *dbg = get_irn_dbg_info(node);
1155         ir_node *block = get_nodes_block(node);
1156         ir_node *noreg = ia32_new_NoReg_gp(cg);
1157         ir_node *frame = get_irg_frame(irg);
1158
1159         ir_node *push = new_rd_ia32_Push(dbg, irg, block, frame, noreg, mem, noreg, sp);
1160
1161         set_ia32_frame_ent(push, ent);
1162         set_ia32_use_frame(push);
1163         set_ia32_op_type(push, ia32_AddrModeS);
1164         set_ia32_ls_mode(push, mode_Is);
1165
1166         sched_add_before(schedpoint, push);
1167         return push;
1168 }
1169
1170 static ir_node *create_pop(ia32_code_gen_t *cg, ir_node *node, ir_node *schedpoint, ir_node *sp, ir_entity *ent) {
1171         ir_graph *irg = get_irn_irg(node);
1172         dbg_info *dbg = get_irn_dbg_info(node);
1173         ir_node *block = get_nodes_block(node);
1174         ir_node *noreg = ia32_new_NoReg_gp(cg);
1175         ir_node *frame = get_irg_frame(irg);
1176
1177         ir_node *pop = new_rd_ia32_Pop(dbg, irg, block, frame, noreg, new_NoMem(), sp);
1178
1179         set_ia32_frame_ent(pop, ent);
1180         set_ia32_use_frame(pop);
1181         set_ia32_op_type(pop, ia32_AddrModeD);
1182         set_ia32_ls_mode(pop, mode_Is);
1183
1184         sched_add_before(schedpoint, pop);
1185
1186         return pop;
1187 }
1188
1189 static ir_node* create_spproj(ia32_code_gen_t *cg, ir_node *node, ir_node *pred, int pos) {
1190         ir_graph *irg = get_irn_irg(node);
1191         dbg_info *dbg = get_irn_dbg_info(node);
1192         ir_node *block = get_nodes_block(node);
1193         ir_mode *spmode = mode_Iu;
1194         const arch_register_t *spreg = &ia32_gp_regs[REG_ESP];
1195         ir_node *sp;
1196
1197         sp = new_rd_Proj(dbg, irg, block, pred, spmode, pos);
1198         arch_set_irn_register(cg->arch_env, sp, spreg);
1199
1200         return sp;
1201 }
1202
1203 /**
1204  * Transform memperm, currently we do this the ugly way and produce
1205  * push/pop into/from memory cascades. This is possible without using
1206  * any registers.
1207  */
1208 static void transform_MemPerm(ia32_code_gen_t *cg, ir_node *node) {
1209         ir_graph *irg = get_irn_irg(node);
1210         ir_node *block = get_nodes_block(node);
1211         ir_node *in[1];
1212         ir_node *keep;
1213         int i, arity;
1214         ir_node *sp = be_abi_get_ignore_irn(cg->birg->abi, &ia32_gp_regs[REG_ESP]);
1215         const ir_edge_t *edge;
1216         const ir_edge_t *next;
1217         ir_node **pops;
1218
1219         arity = be_get_MemPerm_entity_arity(node);
1220         pops = alloca(arity * sizeof(pops[0]));
1221
1222         // create pushs
1223         for(i = 0; i < arity; ++i) {
1224                 ir_entity *inent = be_get_MemPerm_in_entity(node, i);
1225                 ir_entity *outent = be_get_MemPerm_out_entity(node, i);
1226                 ir_type *enttype = get_entity_type(inent);
1227                 int entbits = get_type_size_bits(enttype);
1228                 int entbits2 = get_type_size_bits(get_entity_type(outent));
1229                 ir_node *mem = get_irn_n(node, i + 1);
1230                 ir_node *push;
1231
1232                 /* work around cases where entities have different sizes */
1233                 if(entbits2 < entbits)
1234                         entbits = entbits2;
1235                 assert( (entbits == 32 || entbits == 64) && "spillslot on x86 should be 32 or 64 bit");
1236
1237                 push = create_push(cg, node, node, sp, mem, inent);
1238                 sp = create_spproj(cg, node, push, pn_ia32_Push_stack);
1239                 if(entbits == 64) {
1240                         // add another push after the first one
1241                         push = create_push(cg, node, node, sp, mem, inent);
1242                         add_ia32_am_offs_int(push, 4);
1243                         sp = create_spproj(cg, node, push, pn_ia32_Push_stack);
1244                 }
1245
1246                 set_irn_n(node, i, new_Bad());
1247         }
1248
1249         // create pops
1250         for(i = arity - 1; i >= 0; --i) {
1251                 ir_entity *inent = be_get_MemPerm_in_entity(node, i);
1252                 ir_entity *outent = be_get_MemPerm_out_entity(node, i);
1253                 ir_type *enttype = get_entity_type(outent);
1254                 int entbits = get_type_size_bits(enttype);
1255                 int entbits2 = get_type_size_bits(get_entity_type(inent));
1256                 ir_node *pop;
1257
1258                 /* work around cases where entities have different sizes */
1259                 if(entbits2 < entbits)
1260                         entbits = entbits2;
1261                 assert( (entbits == 32 || entbits == 64) && "spillslot on x86 should be 32 or 64 bit");
1262
1263                 pop = create_pop(cg, node, node, sp, outent);
1264                 sp = create_spproj(cg, node, pop, pn_ia32_Pop_stack);
1265                 if(entbits == 64) {
1266                         add_ia32_am_offs_int(pop, 4);
1267
1268                         // add another pop after the first one
1269                         pop = create_pop(cg, node, node, sp, outent);
1270                         sp = create_spproj(cg, node, pop, pn_ia32_Pop_stack);
1271                 }
1272
1273                 pops[i] = pop;
1274         }
1275
1276         in[0] = sp;
1277         keep = be_new_Keep(&ia32_reg_classes[CLASS_ia32_gp], irg, block, 1, in);
1278         sched_add_before(node, keep);
1279
1280         // exchange memprojs
1281         foreach_out_edge_safe(node, edge, next) {
1282                 ir_node *proj = get_edge_src_irn(edge);
1283                 int p = get_Proj_proj(proj);
1284
1285                 assert(p < arity);
1286
1287                 set_Proj_pred(proj, pops[p]);
1288                 set_Proj_proj(proj, pn_ia32_Pop_M);
1289         }
1290
1291         // remove memperm
1292         arity = get_irn_arity(node);
1293         for(i = 0; i < arity; ++i) {
1294                 set_irn_n(node, i, new_Bad());
1295         }
1296         sched_remove(node);
1297 }
1298
1299 /**
1300  * Block-Walker: Calls the transform functions Spill and Reload.
1301  */
1302 static void ia32_after_ra_walker(ir_node *block, void *env) {
1303         ir_node *node, *prev;
1304         ia32_code_gen_t *cg = env;
1305
1306         /* beware: the schedule is changed here */
1307         for (node = sched_last(block); !sched_is_begin(node); node = prev) {
1308                 prev = sched_prev(node);
1309
1310                 if (be_is_Reload(node)) {
1311                         transform_to_Load(cg, node);
1312                 } else if (be_is_Spill(node)) {
1313                         transform_to_Store(cg, node);
1314                 } else if(be_is_MemPerm(node)) {
1315                         transform_MemPerm(cg, node);
1316                 }
1317         }
1318 }
1319
1320 /**
1321  * Collects nodes that need frame entities assigned.
1322  */
1323 static void ia32_collect_frame_entity_nodes(ir_node *node, void *data)
1324 {
1325         be_fec_env_t *env = data;
1326
1327         if (be_is_Reload(node) && be_get_frame_entity(node) == NULL) {
1328                 const ir_mode *mode = get_spill_mode_mode(get_irn_mode(node));
1329                 int align = get_mode_size_bytes(mode);
1330                 be_node_needs_frame_entity(env, node, mode, align);
1331         } else if(is_ia32_irn(node) && get_ia32_frame_ent(node) == NULL
1332                   && is_ia32_use_frame(node)) {
1333                 if (is_ia32_need_stackent(node) || is_ia32_Load(node)) {
1334                         const ir_mode     *mode  = get_ia32_ls_mode(node);
1335                         const ia32_attr_t *attr  = get_ia32_attr_const(node);
1336                         int                align = get_mode_size_bytes(mode);
1337
1338                         if(attr->data.need_64bit_stackent) {
1339                                 mode = mode_Ls;
1340                         }
1341                         if(attr->data.need_32bit_stackent) {
1342                                 mode = mode_Is;
1343                         }
1344                         be_node_needs_frame_entity(env, node, mode, align);
1345                 } else if (is_ia32_vfild(node) || is_ia32_xLoad(node)
1346                            || is_ia32_vfld(node)) {
1347                         const ir_mode *mode = get_ia32_ls_mode(node);
1348                         int align = 4;
1349                         be_node_needs_frame_entity(env, node, mode, align);
1350                 } else if(is_ia32_FldCW(node)) {
1351                         const ir_mode *mode = ia32_reg_classes[CLASS_ia32_fp_cw].mode;
1352                         int align = 4;
1353                         be_node_needs_frame_entity(env, node, mode, align);
1354                 } else {
1355 #ifndef NDEBUG
1356                         assert(is_ia32_St(node) ||
1357                                    is_ia32_xStoreSimple(node) ||
1358                                    is_ia32_vfst(node) ||
1359                                    is_ia32_vfist(node) ||
1360                                is_ia32_FnstCW(node));
1361 #endif
1362                 }
1363         }
1364 }
1365
1366 /**
1367  * We transform Spill and Reload here. This needs to be done before
1368  * stack biasing otherwise we would miss the corrected offset for these nodes.
1369  */
1370 static void ia32_after_ra(void *self) {
1371         ia32_code_gen_t *cg = self;
1372         ir_graph *irg = cg->irg;
1373         be_fec_env_t *fec_env = be_new_frame_entity_coalescer(cg->birg);
1374
1375         /* create and coalesce frame entities */
1376         irg_walk_graph(irg, NULL, ia32_collect_frame_entity_nodes, fec_env);
1377         be_assign_entities(fec_env);
1378         be_free_frame_entity_coalescer(fec_env);
1379
1380         irg_block_walk_graph(irg, NULL, ia32_after_ra_walker, cg);
1381 }
1382
1383 /**
1384  * Last touchups for the graph before emit: x87 simulation to replace the
1385  * virtual with real x87 instructions, creating a block schedule and peephole
1386  * optimisations.
1387  */
1388 static void ia32_finish(void *self) {
1389         ia32_code_gen_t *cg = self;
1390         ir_graph        *irg = cg->irg;
1391
1392         ia32_finish_irg(irg, cg);
1393
1394         /* we might have to rewrite x87 virtual registers */
1395         if (cg->do_x87_sim) {
1396                 x87_simulate_graph(cg->arch_env, cg->birg);
1397         }
1398
1399         /* create block schedule, this also removes empty blocks which might
1400          * produce critical edges */
1401         cg->blk_sched = be_create_block_schedule(irg, cg->birg->exec_freq);
1402
1403         /* do peephole optimisations */
1404         ia32_peephole_optimization(irg, cg);
1405 }
1406
1407 /**
1408  * Emits the code, closes the output file and frees
1409  * the code generator interface.
1410  */
1411 static void ia32_codegen(void *self) {
1412         ia32_code_gen_t *cg = self;
1413         ir_graph        *irg = cg->irg;
1414
1415         ia32_gen_routine(cg, irg);
1416
1417         cur_reg_set = NULL;
1418
1419         /* remove it from the isa */
1420         cg->isa->cg = NULL;
1421
1422         assert(ia32_current_cg == cg);
1423         ia32_current_cg = NULL;
1424
1425         /* de-allocate code generator */
1426         del_set(cg->reg_set);
1427         free(cg);
1428 }
1429
1430 static void *ia32_cg_init(be_irg_t *birg);
1431
1432 static const arch_code_generator_if_t ia32_code_gen_if = {
1433         ia32_cg_init,
1434         NULL,                /* before abi introduce hook */
1435         ia32_prepare_graph,
1436         NULL,                /* spill */
1437         ia32_before_sched,   /* before scheduling hook */
1438         ia32_before_ra,      /* before register allocation hook */
1439         ia32_after_ra,       /* after register allocation hook */
1440         ia32_finish,         /* called before codegen */
1441         ia32_codegen         /* emit && done */
1442 };
1443
1444 /**
1445  * Initializes a IA32 code generator.
1446  */
1447 static void *ia32_cg_init(be_irg_t *birg) {
1448         ia32_isa_t      *isa = (ia32_isa_t *)birg->main_env->arch_env->isa;
1449         ia32_code_gen_t *cg  = xcalloc(1, sizeof(*cg));
1450
1451         cg->impl      = &ia32_code_gen_if;
1452         cg->irg       = birg->irg;
1453         cg->reg_set   = new_set(ia32_cmp_irn_reg_assoc, 1024);
1454         cg->arch_env  = birg->main_env->arch_env;
1455         cg->isa       = isa;
1456         cg->birg      = birg;
1457         cg->blk_sched = NULL;
1458         cg->fp_kind   = isa->fp_kind;
1459         cg->dump      = (birg->main_env->options->dump_flags & DUMP_BE) ? 1 : 0;
1460
1461         /* copy optimizations from isa for easier access */
1462         cg->opt      = isa->opt;
1463         cg->arch     = isa->arch;
1464         cg->opt_arch = isa->opt_arch;
1465
1466         /* enter it */
1467         isa->cg = cg;
1468
1469 #ifndef NDEBUG
1470         if (isa->name_obst) {
1471                 obstack_free(isa->name_obst, NULL);
1472                 obstack_init(isa->name_obst);
1473         }
1474 #endif /* NDEBUG */
1475
1476         cur_reg_set = cg->reg_set;
1477
1478         ia32_irn_ops.cg = cg;
1479
1480         assert(ia32_current_cg == NULL);
1481         ia32_current_cg = cg;
1482
1483         return (arch_code_generator_t *)cg;
1484 }
1485
1486
1487
1488 /*****************************************************************
1489  *  ____             _                  _   _____  _____
1490  * |  _ \           | |                | | |_   _|/ ____|  /\
1491  * | |_) | __ _  ___| | _____ _ __   __| |   | | | (___   /  \
1492  * |  _ < / _` |/ __| |/ / _ \ '_ \ / _` |   | |  \___ \ / /\ \
1493  * | |_) | (_| | (__|   <  __/ | | | (_| |  _| |_ ____) / ____ \
1494  * |____/ \__,_|\___|_|\_\___|_| |_|\__,_| |_____|_____/_/    \_\
1495  *
1496  *****************************************************************/
1497
1498 /**
1499  * Set output modes for GCC
1500  */
1501 static const tarval_mode_info mo_integer = {
1502         TVO_HEX,
1503         "0x",
1504         NULL,
1505 };
1506
1507 /*
1508  * set the tarval output mode of all integer modes to decimal
1509  */
1510 static void set_tarval_output_modes(void)
1511 {
1512         int i;
1513
1514         for (i = get_irp_n_modes() - 1; i >= 0; --i) {
1515                 ir_mode *mode = get_irp_mode(i);
1516
1517                 if (mode_is_int(mode))
1518                         set_tarval_mode_output_option(mode, &mo_integer);
1519         }
1520 }
1521
1522 const arch_isa_if_t ia32_isa_if;
1523
1524 /**
1525  * The template that generates a new ISA object.
1526  * Note that this template can be changed by command line
1527  * arguments.
1528  */
1529 static ia32_isa_t ia32_isa_template = {
1530         {
1531                 &ia32_isa_if,            /* isa interface implementation */
1532                 &ia32_gp_regs[REG_ESP],  /* stack pointer register */
1533                 &ia32_gp_regs[REG_EBP],  /* base pointer register */
1534                 -1,                      /* stack direction */
1535                 NULL,                    /* main environment */
1536                 7,                       /* costs for a spill instruction */
1537                 5,                       /* costs for a reload instruction */
1538         },
1539         NULL_EMITTER,                /* emitter environment */
1540         NULL,                    /* 16bit register names */
1541         NULL,                    /* 8bit register names */
1542         NULL,                    /* 8bit register names high */
1543         NULL,                    /* types */
1544         NULL,                    /* tv_ents */
1545         (0                 |
1546         IA32_OPT_INCDEC    |     /* optimize add 1, sub 1 into inc/dec               default: on */
1547         IA32_OPT_DOAM      |     /* optimize address mode                            default: on */
1548         IA32_OPT_LEA       |     /* optimize for LEAs                                default: on */
1549         IA32_OPT_PLACECNST |     /* place constants immediately before instructions, default: on */
1550         IA32_OPT_IMMOPS    |     /* operations can use immediates,                   default: on */
1551         IA32_OPT_PUSHARGS),      /* create pushs for function argument passing,      default: on */
1552         arch_pentium_4,          /* instruction architecture */
1553         arch_pentium_4,          /* optimize for architecture */
1554         fp_x87,                  /* floating point mode */
1555         NULL,                    /* current code generator */
1556 #ifndef NDEBUG
1557         NULL,                    /* name obstack */
1558         0                        /* name obst size */
1559 #endif
1560 };
1561
1562 static void set_arch_costs(enum cpu_support arch);
1563
1564 /**
1565  * Initializes the backend ISA.
1566  */
1567 static void *ia32_init(FILE *file_handle) {
1568         static int inited = 0;
1569         ia32_isa_t *isa;
1570
1571         if (inited)
1572                 return NULL;
1573         inited = 1;
1574
1575         set_tarval_output_modes();
1576
1577         isa = xmalloc(sizeof(*isa));
1578         memcpy(isa, &ia32_isa_template, sizeof(*isa));
1579
1580         if(mode_fpcw == NULL) {
1581                 mode_fpcw = new_ir_mode("Fpcw", irms_int_number, 16, 0, irma_none, 0);
1582         }
1583
1584         ia32_register_init();
1585         ia32_create_opcodes();
1586
1587         set_arch_costs(isa->opt_arch);
1588
1589         if ((ARCH_INTEL(isa->arch) && isa->arch < arch_pentium_4) ||
1590             (ARCH_AMD(isa->arch) && isa->arch < arch_athlon))
1591                 /* no SSE2 for these cpu's */
1592                 isa->fp_kind = fp_x87;
1593
1594         if (ARCH_INTEL(isa->opt_arch) && isa->opt_arch >= arch_pentium_4) {
1595                 /* Pentium 4 don't like inc and dec instructions */
1596                 isa->opt &= ~IA32_OPT_INCDEC;
1597         }
1598
1599         be_emit_init_env(&isa->emit, file_handle);
1600         isa->regs_16bit     = pmap_create();
1601         isa->regs_8bit      = pmap_create();
1602         isa->regs_8bit_high = pmap_create();
1603         isa->types          = pmap_create();
1604         isa->tv_ent         = pmap_create();
1605         isa->cpu            = ia32_init_machine_description();
1606
1607         ia32_build_16bit_reg_map(isa->regs_16bit);
1608         ia32_build_8bit_reg_map(isa->regs_8bit);
1609         ia32_build_8bit_reg_map_high(isa->regs_8bit_high);
1610
1611 #ifndef NDEBUG
1612         isa->name_obst = xmalloc(sizeof(*isa->name_obst));
1613         obstack_init(isa->name_obst);
1614 #endif /* NDEBUG */
1615
1616         ia32_handle_intrinsics();
1617
1618         /* needed for the debug support */
1619         be_gas_emit_switch_section(&isa->emit, GAS_SECTION_TEXT);
1620         be_emit_cstring(&isa->emit, ".Ltext0:\n");
1621         be_emit_write_line(&isa->emit);
1622
1623         /* we mark referenced global entities, so we can only emit those which
1624          * are actually referenced. (Note: you mustn't use the type visited flag
1625          * elsewhere in the backend)
1626          */
1627         inc_master_type_visited();
1628
1629         return isa;
1630 }
1631
1632
1633
1634 /**
1635  * Closes the output file and frees the ISA structure.
1636  */
1637 static void ia32_done(void *self) {
1638         ia32_isa_t *isa = self;
1639
1640         /* emit now all global declarations */
1641         be_gas_emit_decls(&isa->emit, isa->arch_isa.main_env, 1);
1642
1643         pmap_destroy(isa->regs_16bit);
1644         pmap_destroy(isa->regs_8bit);
1645         pmap_destroy(isa->regs_8bit_high);
1646         pmap_destroy(isa->tv_ent);
1647         pmap_destroy(isa->types);
1648
1649 #ifndef NDEBUG
1650         obstack_free(isa->name_obst, NULL);
1651 #endif /* NDEBUG */
1652
1653         be_emit_destroy_env(&isa->emit);
1654
1655         free(self);
1656 }
1657
1658
1659 /**
1660  * Return the number of register classes for this architecture.
1661  * We report always these:
1662  *  - the general purpose registers
1663  *  - the SSE floating point register set
1664  *  - the virtual floating point registers
1665  *  - the SSE vector register set
1666  */
1667 static int ia32_get_n_reg_class(const void *self) {
1668         (void) self;
1669         return N_CLASSES;
1670 }
1671
1672 /**
1673  * Return the register class for index i.
1674  */
1675 static const arch_register_class_t *ia32_get_reg_class(const void *self, int i)
1676 {
1677         (void) self;
1678         assert(i >= 0 && i < N_CLASSES);
1679         return &ia32_reg_classes[i];
1680 }
1681
1682 /**
1683  * Get the register class which shall be used to store a value of a given mode.
1684  * @param self The this pointer.
1685  * @param mode The mode in question.
1686  * @return A register class which can hold values of the given mode.
1687  */
1688 const arch_register_class_t *ia32_get_reg_class_for_mode(const void *self, const ir_mode *mode) {
1689         const ia32_isa_t *isa = self;
1690         if (mode_is_float(mode)) {
1691                 return USE_SSE2(isa) ? &ia32_reg_classes[CLASS_ia32_xmm] : &ia32_reg_classes[CLASS_ia32_vfp];
1692         }
1693         else
1694                 return &ia32_reg_classes[CLASS_ia32_gp];
1695 }
1696
1697 /**
1698  * Get the ABI restrictions for procedure calls.
1699  * @param self        The this pointer.
1700  * @param method_type The type of the method (procedure) in question.
1701  * @param abi         The abi object to be modified
1702  */
1703 static void ia32_get_call_abi(const void *self, ir_type *method_type, be_abi_call_t *abi) {
1704         const ia32_isa_t *isa = self;
1705         ir_type  *tp;
1706         ir_mode  *mode;
1707         unsigned  cc;
1708         int       n, i, regnum;
1709         be_abi_call_flags_t call_flags = be_abi_call_get_flags(abi);
1710
1711         unsigned use_push = !IS_P6_ARCH(isa->opt_arch);
1712
1713         /* set abi flags for calls */
1714         call_flags.bits.left_to_right         = 0;  /* always last arg first on stack */
1715         call_flags.bits.store_args_sequential = use_push;
1716         /* call_flags.bits.try_omit_fp                 not changed: can handle both settings */
1717         call_flags.bits.fp_free               = 0;  /* the frame pointer is fixed in IA32 */
1718         call_flags.bits.call_has_imm          = 1;  /* IA32 calls can have immediate address */
1719
1720         /* set parameter passing style */
1721         be_abi_call_set_flags(abi, call_flags, &ia32_abi_callbacks);
1722
1723         if (get_method_variadicity(method_type) == variadicity_variadic) {
1724                 /* pass all parameters of a variadic function on the stack */
1725                 cc = cc_cdecl_set;
1726         } else {
1727                 cc = get_method_calling_convention(method_type);
1728                 if (get_method_additional_properties(method_type) & mtp_property_private) {
1729                         /* set the calling conventions to register parameter */
1730                         cc = (cc & ~cc_bits) | cc_reg_param;
1731                 }
1732         }
1733         n = get_method_n_params(method_type);
1734         for (i = regnum = 0; i < n; i++) {
1735                 const ir_mode         *mode;
1736                 const arch_register_t *reg = NULL;
1737
1738                 tp   = get_method_param_type(method_type, i);
1739                 mode = get_type_mode(tp);
1740                 if (mode != NULL) {
1741                         reg  = ia32_get_RegParam_reg(isa->cg, cc, regnum, mode);
1742                 }
1743                 if (reg != NULL) {
1744                         be_abi_call_param_reg(abi, i, reg);
1745                         ++regnum;
1746                 } else {
1747                         be_abi_call_param_stack(abi, i, 4, 0, 0);
1748                 }
1749         }
1750
1751         /* set return registers */
1752         n = get_method_n_ress(method_type);
1753
1754         assert(n <= 2 && "more than two results not supported");
1755
1756         /* In case of 64bit returns, we will have two 32bit values */
1757         if (n == 2) {
1758                 tp   = get_method_res_type(method_type, 0);
1759                 mode = get_type_mode(tp);
1760
1761                 assert(!mode_is_float(mode) && "two FP results not supported");
1762
1763                 tp   = get_method_res_type(method_type, 1);
1764                 mode = get_type_mode(tp);
1765
1766                 assert(!mode_is_float(mode) && "mixed INT, FP results not supported");
1767
1768                 be_abi_call_res_reg(abi, 0, &ia32_gp_regs[REG_EAX]);
1769                 be_abi_call_res_reg(abi, 1, &ia32_gp_regs[REG_EDX]);
1770         }
1771         else if (n == 1) {
1772                 const arch_register_t *reg;
1773
1774                 tp   = get_method_res_type(method_type, 0);
1775                 assert(is_atomic_type(tp));
1776                 mode = get_type_mode(tp);
1777
1778                 reg = mode_is_float(mode) ? &ia32_vfp_regs[REG_VF0] : &ia32_gp_regs[REG_EAX];
1779
1780                 be_abi_call_res_reg(abi, 0, reg);
1781         }
1782 }
1783
1784
1785 static const void *ia32_get_irn_ops(const arch_irn_handler_t *self,
1786                                     const ir_node *irn)
1787 {
1788         (void) self;
1789         (void) irn;
1790         return &ia32_irn_ops;
1791 }
1792
1793 const arch_irn_handler_t ia32_irn_handler = {
1794         ia32_get_irn_ops
1795 };
1796
1797 const arch_irn_handler_t *ia32_get_irn_handler(const void *self)
1798 {
1799         (void) self;
1800         return &ia32_irn_handler;
1801 }
1802
1803 int ia32_to_appear_in_schedule(void *block_env, const ir_node *irn)
1804 {
1805         (void) block_env;
1806
1807         if(!is_ia32_irn(irn)) {
1808                 return -1;
1809         }
1810
1811         if(is_ia32_NoReg_GP(irn) || is_ia32_NoReg_VFP(irn) || is_ia32_NoReg_XMM(irn)
1812                 || is_ia32_Unknown_GP(irn) || is_ia32_Unknown_XMM(irn)
1813                 || is_ia32_Unknown_VFP(irn) || is_ia32_ChangeCW(irn)
1814                 || is_ia32_Immediate(irn))
1815                 return 0;
1816
1817         return 1;
1818 }
1819
1820 /**
1821  * Initializes the code generator interface.
1822  */
1823 static const arch_code_generator_if_t *ia32_get_code_generator_if(void *self)
1824 {
1825         (void) self;
1826         return &ia32_code_gen_if;
1827 }
1828
1829 /**
1830  * Returns the estimated execution time of an ia32 irn.
1831  */
1832 static sched_timestep_t ia32_sched_exectime(void *env, const ir_node *irn) {
1833         const arch_env_t *arch_env = env;
1834         return is_ia32_irn(irn) ? ia32_get_op_estimated_cost(arch_get_irn_ops(arch_env, irn), irn) : 1;
1835 }
1836
1837 list_sched_selector_t ia32_sched_selector;
1838
1839 /**
1840  * Returns the reg_pressure scheduler with to_appear_in_schedule() overloaded
1841  */
1842 static const list_sched_selector_t *ia32_get_list_sched_selector(
1843                 const void *self, list_sched_selector_t *selector)
1844 {
1845         (void) self;
1846         memcpy(&ia32_sched_selector, selector, sizeof(ia32_sched_selector));
1847         ia32_sched_selector.exectime              = ia32_sched_exectime;
1848         ia32_sched_selector.to_appear_in_schedule = ia32_to_appear_in_schedule;
1849         return &ia32_sched_selector;
1850 }
1851
1852 static const ilp_sched_selector_t *ia32_get_ilp_sched_selector(const void *self)
1853 {
1854         (void) self;
1855         return NULL;
1856 }
1857
1858 /**
1859  * Returns the necessary byte alignment for storing a register of given class.
1860  */
1861 static int ia32_get_reg_class_alignment(const void *self,
1862                                         const arch_register_class_t *cls)
1863 {
1864         ir_mode *mode = arch_register_class_mode(cls);
1865         int bytes     = get_mode_size_bytes(mode);
1866         (void) self;
1867
1868         if (mode_is_float(mode) && bytes > 8)
1869                 return 16;
1870         return bytes;
1871 }
1872
1873 static const be_execution_unit_t ***ia32_get_allowed_execution_units(
1874                 const void *self, const ir_node *irn)
1875 {
1876         static const be_execution_unit_t *_allowed_units_BRANCH[] = {
1877                 &ia32_execution_units_BRANCH[IA32_EXECUNIT_TP_BRANCH_BRANCH1],
1878                 &ia32_execution_units_BRANCH[IA32_EXECUNIT_TP_BRANCH_BRANCH2],
1879                 NULL,
1880         };
1881         static const be_execution_unit_t *_allowed_units_GP[] = {
1882                 &ia32_execution_units_GP[IA32_EXECUNIT_TP_GP_GP_EAX],
1883                 &ia32_execution_units_GP[IA32_EXECUNIT_TP_GP_GP_EBX],
1884                 &ia32_execution_units_GP[IA32_EXECUNIT_TP_GP_GP_ECX],
1885                 &ia32_execution_units_GP[IA32_EXECUNIT_TP_GP_GP_EDX],
1886                 &ia32_execution_units_GP[IA32_EXECUNIT_TP_GP_GP_ESI],
1887                 &ia32_execution_units_GP[IA32_EXECUNIT_TP_GP_GP_EDI],
1888                 &ia32_execution_units_GP[IA32_EXECUNIT_TP_GP_GP_EBP],
1889                 NULL,
1890         };
1891         static const be_execution_unit_t *_allowed_units_DUMMY[] = {
1892                 &be_machine_execution_units_DUMMY[0],
1893                 NULL,
1894         };
1895         static const be_execution_unit_t **_units_callret[] = {
1896                 _allowed_units_BRANCH,
1897                 NULL
1898         };
1899         static const be_execution_unit_t **_units_other[] = {
1900                 _allowed_units_GP,
1901                 NULL
1902         };
1903         static const be_execution_unit_t **_units_dummy[] = {
1904                 _allowed_units_DUMMY,
1905                 NULL
1906         };
1907         const be_execution_unit_t ***ret;
1908         (void) self;
1909
1910         if (is_ia32_irn(irn)) {
1911                 ret = get_ia32_exec_units(irn);
1912         }
1913         else if (is_be_node(irn)) {
1914                 if (be_is_Call(irn) || be_is_Return(irn)) {
1915                         ret = _units_callret;
1916                 }
1917                 else if (be_is_Barrier(irn)) {
1918                         ret = _units_dummy;
1919                 }
1920                 else {
1921                          ret = _units_other;
1922                 }
1923         }
1924         else {
1925                 ret = _units_dummy;
1926         }
1927
1928         return ret;
1929 }
1930
1931 /**
1932  * Return the abstract ia32 machine.
1933  */
1934 static const be_machine_t *ia32_get_machine(const void *self) {
1935         const ia32_isa_t *isa = self;
1936         return isa->cpu;
1937 }
1938
1939 /**
1940  * Return irp irgs in the desired order.
1941  */
1942 static ir_graph **ia32_get_irg_list(const void *self, ir_graph ***irg_list)
1943 {
1944         (void) self;
1945         (void) irg_list;
1946         return NULL;
1947 }
1948
1949 /**
1950  * Allows or disallows the creation of Psi nodes for the given Phi nodes.
1951  * @return 1 if allowed, 0 otherwise
1952  */
1953 static int ia32_is_psi_allowed(ir_node *sel, ir_node *phi_list, int i, int j)
1954 {
1955         ir_node *phi;
1956
1957         (void)sel;
1958         (void)i;
1959         (void)j;
1960
1961 #if 1
1962         if(is_Proj(sel)) {
1963                 ir_node *pred = get_Proj_pred(sel);
1964                 if(is_Cmp(pred)) {
1965                         ir_node *left     = get_Cmp_left(pred);
1966                         ir_mode *cmp_mode = get_irn_mode(left);
1967                         if(mode_is_float(cmp_mode))
1968                                 return 0;
1969                 }
1970         }
1971 #endif
1972
1973         /* check the Phi nodes */
1974         for (phi = phi_list; phi; phi = get_irn_link(phi)) {
1975                 ir_mode *mode = get_irn_mode(phi);
1976
1977                 if (mode_is_float(mode) || get_mode_size_bits(mode) > 32)
1978                         return 0;
1979         }
1980
1981         return 1;
1982 }
1983
1984 typedef struct insn_const {
1985         int add_cost;       /**< cost of an add instruction */
1986         int lea_cost;       /**< cost of a lea instruction */
1987         int const_shf_cost; /**< cost of a constant shift instruction */
1988         int cost_mul_start; /**< starting cost of a multiply instruction */
1989         int cost_mul_bit;   /**< cost of multiply for every set bit */
1990 } insn_const;
1991
1992 /* costs for the i386 */
1993 static const insn_const i386_cost = {
1994         1,   /* cost of an add instruction */
1995         1,   /* cost of a lea instruction */
1996         2,   /* cost of a constant shift instruction */
1997         6,   /* starting cost of a multiply instruction */
1998         1    /* cost of multiply for every set bit */
1999 };
2000
2001 /* costs for the i486 */
2002 static const insn_const i486_cost = {
2003         1,   /* cost of an add instruction */
2004         1,   /* cost of a lea instruction */
2005         2,   /* cost of a constant shift instruction */
2006         12,  /* starting cost of a multiply instruction */
2007         1    /* cost of multiply for every set bit */
2008 };
2009
2010 /* costs for the Pentium */
2011 static const insn_const pentium_cost = {
2012         1,   /* cost of an add instruction */
2013         1,   /* cost of a lea instruction */
2014         1,   /* cost of a constant shift instruction */
2015         11,  /* starting cost of a multiply instruction */
2016         0    /* cost of multiply for every set bit */
2017 };
2018
2019 /* costs for the Pentium Pro */
2020 static const insn_const pentiumpro_cost = {
2021         1,   /* cost of an add instruction */
2022         1,   /* cost of a lea instruction */
2023         1,   /* cost of a constant shift instruction */
2024         4,   /* starting cost of a multiply instruction */
2025         0    /* cost of multiply for every set bit */
2026 };
2027
2028 /* costs for the K6 */
2029 static const insn_const k6_cost = {
2030         1,   /* cost of an add instruction */
2031         2,   /* cost of a lea instruction */
2032         1,   /* cost of a constant shift instruction */
2033         3,   /* starting cost of a multiply instruction */
2034         0    /* cost of multiply for every set bit */
2035 };
2036
2037 /* costs for the Athlon */
2038 static const insn_const athlon_cost = {
2039         1,   /* cost of an add instruction */
2040         2,   /* cost of a lea instruction */
2041         1,   /* cost of a constant shift instruction */
2042         5,   /* starting cost of a multiply instruction */
2043         0    /* cost of multiply for every set bit */
2044 };
2045
2046 /* costs for the Pentium 4 */
2047 static const insn_const pentium4_cost = {
2048         1,   /* cost of an add instruction */
2049         3,   /* cost of a lea instruction */
2050         4,   /* cost of a constant shift instruction */
2051         15,  /* starting cost of a multiply instruction */
2052         0    /* cost of multiply for every set bit */
2053 };
2054
2055 /* costs for the Core */
2056 static const insn_const core_cost = {
2057         1,   /* cost of an add instruction */
2058         1,   /* cost of a lea instruction */
2059         1,   /* cost of a constant shift instruction */
2060         10,  /* starting cost of a multiply instruction */
2061         0    /* cost of multiply for every set bit */
2062 };
2063
2064 /* costs for the generic */
2065 static const insn_const generic_cost = {
2066         1,   /* cost of an add instruction */
2067         2,   /* cost of a lea instruction */
2068         1,   /* cost of a constant shift instruction */
2069         4,   /* starting cost of a multiply instruction */
2070         0    /* cost of multiply for every set bit */
2071 };
2072
2073 static const insn_const *arch_costs = &generic_cost;
2074
2075 static void set_arch_costs(enum cpu_support arch) {
2076         switch (arch) {
2077         case arch_i386:
2078                 arch_costs = &i386_cost;
2079                 break;
2080         case arch_i486:
2081                 arch_costs = &i486_cost;
2082                 break;
2083         case arch_pentium:
2084         case arch_pentium_mmx:
2085                 arch_costs = &pentium_cost;
2086                 break;
2087         case arch_pentium_pro:
2088         case arch_pentium_2:
2089         case arch_pentium_3:
2090                 arch_costs = &pentiumpro_cost;
2091                 break;
2092         case arch_pentium_4:
2093                 arch_costs = &pentium4_cost;
2094                 break;
2095         case arch_pentium_m:
2096                 arch_costs = &pentiumpro_cost;
2097                 break;
2098         case arch_core:
2099                 arch_costs = &core_cost;
2100                 break;
2101         case arch_k6:
2102                 arch_costs = &k6_cost;
2103                 break;
2104         case arch_athlon:
2105         case arch_athlon_64:
2106         case arch_opteron:
2107                 arch_costs = &athlon_cost;
2108                 break;
2109         case arch_generic:
2110         default:
2111                 arch_costs = &generic_cost;
2112         }
2113 }
2114
2115 /**
2116  * Evaluate a given simple instruction.
2117  */
2118 static int ia32_evaluate_insn(insn_kind kind, tarval *tv) {
2119         int cost;
2120
2121         switch (kind) {
2122         case MUL:
2123                 cost =  arch_costs->cost_mul_start;
2124                 if (arch_costs->cost_mul_bit > 0) {
2125                         char *bitstr = get_tarval_bitpattern(tv);
2126                         int i;
2127
2128                         for (i = 0; bitstr[i] != '\0'; ++i) {
2129                                 if (bitstr[i] == '1') {
2130                                         cost += arch_costs->cost_mul_bit;
2131                                 }
2132                         }
2133                         free(bitstr);
2134                 }
2135                 return cost;
2136         case LEA:
2137                 return arch_costs->lea_cost;
2138         case ADD:
2139         case SUB:
2140                 return arch_costs->add_cost;
2141         case SHIFT:
2142                 return arch_costs->const_shf_cost;
2143         case ZERO:
2144                 return arch_costs->add_cost;
2145         default:
2146                 return 1;
2147         }
2148 }
2149
2150 static ia32_intrinsic_env_t intrinsic_env = {
2151         NULL,    /**< the irg, these entities belong to */
2152         NULL,    /**< entity for first div operand (move into FPU) */
2153         NULL,    /**< entity for second div operand (move into FPU) */
2154         NULL,    /**< entity for converts ll -> d */
2155         NULL,    /**< entity for converts d -> ll */
2156         NULL,    /**< entity for __divdi3 library call */
2157         NULL,    /**< entity for __moddi3 library call */
2158         NULL,    /**< entity for __udivdi3 library call */
2159         NULL,    /**< entity for __umoddi3 library call */
2160 };
2161
2162 /**
2163  * Returns the libFirm configuration parameter for this backend.
2164  */
2165 static const backend_params *ia32_get_libfirm_params(void) {
2166         static const ir_settings_if_conv_t ifconv = {
2167                 4,                    /* maxdepth, doesn't matter for Psi-conversion */
2168                 ia32_is_psi_allowed   /* allows or disallows Psi creation for given selector */
2169         };
2170         static const ir_settings_arch_dep_t ad = {
2171                 1,                   /* also use subs */
2172                 4,                   /* maximum shifts */
2173                 31,                  /* maximum shift amount */
2174                 ia32_evaluate_insn,  /* evaluate the instruction sequence */
2175
2176                 1,  /* allow Mulhs */
2177                 1,  /* allow Mulus */
2178                 32  /* Mulh allowed up to 32 bit */
2179         };
2180         static backend_params p = {
2181                 1,     /* need dword lowering */
2182                 1,     /* support inline assembly */
2183                 NULL,  /* no additional opcodes */
2184                 NULL,  /* will be set later */
2185                 ia32_create_intrinsic_fkt,
2186                 &intrinsic_env,  /* context for ia32_create_intrinsic_fkt */
2187                 NULL,  /* will be set below */
2188         };
2189
2190         p.dep_param    = &ad;
2191         p.if_conv_info = &ifconv;
2192         return &p;
2193 }
2194
2195 /* instruction set architectures. */
2196 static const lc_opt_enum_int_items_t arch_items[] = {
2197         { "386",        arch_i386, },
2198         { "486",        arch_i486, },
2199         { "pentium",    arch_pentium, },
2200         { "586",        arch_pentium, },
2201         { "pentiumpro", arch_pentium_pro, },
2202         { "686",        arch_pentium_pro, },
2203         { "pentiummmx", arch_pentium_mmx, },
2204         { "pentium2",   arch_pentium_2, },
2205         { "p2",         arch_pentium_2, },
2206         { "pentium3",   arch_pentium_3, },
2207         { "p3",         arch_pentium_3, },
2208         { "pentium4",   arch_pentium_4, },
2209         { "p4",         arch_pentium_4, },
2210         { "pentiumm",   arch_pentium_m, },
2211         { "pm",         arch_pentium_m, },
2212         { "core",       arch_core, },
2213         { "k6",         arch_k6, },
2214         { "athlon",     arch_athlon, },
2215         { "athlon64",   arch_athlon_64, },
2216         { "opteron",    arch_opteron, },
2217         { "generic",    arch_generic, },
2218         { NULL,         0 }
2219 };
2220
2221 static lc_opt_enum_int_var_t arch_var = {
2222         &ia32_isa_template.arch, arch_items
2223 };
2224
2225 static lc_opt_enum_int_var_t opt_arch_var = {
2226         &ia32_isa_template.opt_arch, arch_items
2227 };
2228
2229 static const lc_opt_enum_int_items_t fp_unit_items[] = {
2230         { "x87" ,    fp_x87 },
2231         { "sse2",    fp_sse2 },
2232         { NULL,      0 }
2233 };
2234
2235 static lc_opt_enum_int_var_t fp_unit_var = {
2236         &ia32_isa_template.fp_kind, fp_unit_items
2237 };
2238
2239 static const lc_opt_enum_int_items_t gas_items[] = {
2240         { "normal",  GAS_FLAVOUR_NORMAL },
2241         { "mingw",   GAS_FLAVOUR_MINGW  },
2242         { NULL,      0 }
2243 };
2244
2245 static lc_opt_enum_int_var_t gas_var = {
2246         (int*) &be_gas_flavour, gas_items
2247 };
2248
2249 static const lc_opt_table_entry_t ia32_options[] = {
2250         LC_OPT_ENT_ENUM_INT("arch",      "select the instruction architecture", &arch_var),
2251         LC_OPT_ENT_ENUM_INT("opt",       "optimize for instruction architecture", &opt_arch_var),
2252         LC_OPT_ENT_ENUM_INT("fpunit",    "select the floating point unit", &fp_unit_var),
2253         LC_OPT_ENT_NEGBIT("noaddrmode",  "do not use address mode", &ia32_isa_template.opt, IA32_OPT_DOAM),
2254         LC_OPT_ENT_NEGBIT("nolea",       "do not optimize for LEAs", &ia32_isa_template.opt, IA32_OPT_LEA),
2255         LC_OPT_ENT_NEGBIT("noplacecnst", "do not place constants", &ia32_isa_template.opt, IA32_OPT_PLACECNST),
2256         LC_OPT_ENT_NEGBIT("noimmop",     "no operations with immediates", &ia32_isa_template.opt, IA32_OPT_IMMOPS),
2257         LC_OPT_ENT_NEGBIT("nopushargs",  "do not create pushs for function arguments", &ia32_isa_template.opt, IA32_OPT_PUSHARGS),
2258         LC_OPT_ENT_ENUM_INT("gasmode",   "set the GAS compatibility mode", &gas_var),
2259         LC_OPT_LAST
2260 };
2261
2262 const arch_isa_if_t ia32_isa_if = {
2263         ia32_init,
2264         ia32_done,
2265         ia32_get_n_reg_class,
2266         ia32_get_reg_class,
2267         ia32_get_reg_class_for_mode,
2268         ia32_get_call_abi,
2269         ia32_get_irn_handler,
2270         ia32_get_code_generator_if,
2271         ia32_get_list_sched_selector,
2272         ia32_get_ilp_sched_selector,
2273         ia32_get_reg_class_alignment,
2274         ia32_get_libfirm_params,
2275         ia32_get_allowed_execution_units,
2276         ia32_get_machine,
2277         ia32_get_irg_list,
2278 };
2279
2280 void ia32_init_emitter(void);
2281 void ia32_init_finish(void);
2282 void ia32_init_optimize(void);
2283 void ia32_init_transform(void);
2284 void ia32_init_x87(void);
2285
2286 void be_init_arch_ia32(void)
2287 {
2288         lc_opt_entry_t *be_grp = lc_opt_get_grp(firm_opt_get_root(), "be");
2289         lc_opt_entry_t *ia32_grp = lc_opt_get_grp(be_grp, "ia32");
2290
2291         lc_opt_add_table(ia32_grp, ia32_options);
2292         be_register_isa_if("ia32", &ia32_isa_if);
2293
2294         FIRM_DBG_REGISTER(dbg, "firm.be.ia32.cg");
2295
2296         ia32_init_emitter();
2297         ia32_init_finish();
2298         ia32_init_optimize();
2299         ia32_init_transform();
2300         ia32_init_x87();
2301 }
2302
2303 BE_REGISTER_MODULE_CONSTRUCTOR(be_init_arch_ia32);