nsz Git - libfirm/blob - ir/be/ia32/bearch_ia32.c

   1 /**
   2  * This is the main ia32 firm backend driver.
   3  *
   4  * $Id$
   5  */
   6
   7 #ifdef HAVE_CONFIG_H
   8 #include "config.h"
   9 #endif
  10
  11 #ifdef HAVE_MALLOC_H
  12 #include <malloc.h>
  13 #endif
  14
  15 #ifdef HAVE_ALLOCA_H
  16 #include <alloca.h>
  17 #endif
  18
  19 #ifdef WITH_LIBCORE
  20 #include <libcore/lc_opts.h>
  21 #include <libcore/lc_opts_enum.h>
  22 #endif /* WITH_LIBCORE */
  23
  24 #include "pseudo_irg.h"
  25 #include "irgwalk.h"
  26 #include "irprog.h"
  27 #include "irprintf.h"
  28 #include "iredges_t.h"
  29 #include "ircons.h"
  30 #include "irgmod.h"
  31 #include "irgopt.h"
  32
  33 #include "bitset.h"
  34 #include "debug.h"
  35
  36 #include "../beabi.h"                 /* the general register allocator interface */
  37 #include "../benode_t.h"
  38 #include "../belower.h"
  39 #include "../besched_t.h"
  40 #include "../be.h"
  41 #include "bearch_ia32_t.h"
  42
  43 #include "ia32_new_nodes.h"           /* ia32 nodes interface */
  44 #include "gen_ia32_regalloc_if.h"     /* the generated interface (register type and class defenitions) */
  45 #include "ia32_gen_decls.h"           /* interface declaration emitter */
  46 #include "ia32_transform.h"
  47 #include "ia32_emitter.h"
  48 #include "ia32_map_regs.h"
  49 #include "ia32_optimize.h"
  50 #include "ia32_x87.h"
  51
  52 #define DEBUG_MODULE "firm.be.ia32.isa"
  53
  54 /* TODO: ugly */
  55 static set *cur_reg_set = NULL;
  56
  57 #undef is_Start
  58 #define is_Start(irn) (get_irn_opcode(irn) == iro_Start)
  59
  60 /* Creates the unique per irg GP NoReg node. */
  61 ir_node *ia32_new_NoReg_gp(ia32_code_gen_t *cg) {
  62         return be_abi_get_callee_save_irn(cg->birg->abi, &ia32_gp_regs[REG_GP_NOREG]);
  63 }
  64
  65 /* Creates the unique per irg FP NoReg node. */
  66 ir_node *ia32_new_NoReg_fp(ia32_code_gen_t *cg) {
  67         return be_abi_get_callee_save_irn(cg->birg->abi,
  68                 USE_SSE2(cg) ? &ia32_xmm_regs[REG_XMM_NOREG] : &ia32_vfp_regs[REG_VFP_NOREG]);
  69 }
  70
  71 /**************************************************
  72  *                         _ _              _  __
  73  *                        | | |            (_)/ _|
  74  *  _ __ ___  __ _    __ _| | | ___   ___   _| |_
  75  * | '__/ _ \/ _` |  / _` | | |/ _ \ / __| | |  _|
  76  * | | |  __/ (_| | | (_| | | | (_) | (__  | | |
  77  * |_|  \___|\__, |  \__,_|_|_|\___/ \___| |_|_|
  78  *            __/ |
  79  *           |___/
  80  **************************************************/
  81
  82 static ir_node *my_skip_proj(const ir_node *n) {
  83         while (is_Proj(n))
  84                 n = get_Proj_pred(n);
  85         return (ir_node *)n;
  86 }
  87
  88
  89 /**
  90  * Return register requirements for an ia32 node.
  91  * If the node returns a tuple (mode_T) then the proj's
  92  * will be asked for this information.
  93  */
  94 static const arch_register_req_t *ia32_get_irn_reg_req(const void *self, arch_register_req_t *req, const ir_node *irn, int pos) {
  95         const ia32_irn_ops_t      *ops = self;
  96         const ia32_register_req_t *irn_req;
  97         long                       node_pos = pos == -1 ? 0 : pos;
  98         ir_mode                   *mode     = is_Block(irn) ? NULL : get_irn_mode(irn);
  99         FIRM_DBG_REGISTER(firm_dbg_module_t *mod, DEBUG_MODULE);
 100
 101         if (is_Block(irn) || mode == mode_M || mode == mode_X) {
 102                 DBG((mod, LEVEL_1, "ignoring Block, mode_M, mode_X node %+F\n", irn));
 103                 return NULL;
 104         }
 105
 106         if (mode == mode_T && pos < 0) {
 107                 DBG((mod, LEVEL_1, "ignoring request OUT requirements for node %+F\n", irn));
 108                 return NULL;
 109         }
 110
 111         DBG((mod, LEVEL_1, "get requirements at pos %d for %+F ... ", pos, irn));
 112
 113         if (is_Proj(irn)) {
 114                 if (pos == -1) {
 115                         node_pos = ia32_translate_proj_pos(irn);
 116                 }
 117                 else {
 118                         node_pos = pos;
 119                 }
 120
 121                 irn = my_skip_proj(irn);
 122
 123                 DB((mod, LEVEL_1, "skipping Proj, going to %+F at pos %d ... ", irn, node_pos));
 124         }
 125
 126         if (is_ia32_irn(irn)) {
 127                 if (pos >= 0) {
 128                         irn_req = get_ia32_in_req(irn, pos);
 129                 }
 130                 else {
 131                         irn_req = get_ia32_out_req(irn, node_pos);
 132                 }
 133
 134                 DB((mod, LEVEL_1, "returning reqs for %+F at pos %d\n", irn, pos));
 135
 136                 memcpy(req, &(irn_req->req), sizeof(*req));
 137
 138                 if (arch_register_req_is(&(irn_req->req), should_be_same)) {
 139                         assert(irn_req->same_pos >= 0 && "should be same constraint for in -> out NYI");
 140                         req->other_same = get_irn_n(irn, irn_req->same_pos);
 141                 }
 142
 143                 if (arch_register_req_is(&(irn_req->req), should_be_different)) {
 144                         assert(irn_req->different_pos >= 0 && "should be different constraint for in -> out NYI");
 145                         req->other_different = get_irn_n(irn, irn_req->different_pos);
 146                 }
 147         }
 148         else {
 149                 /* treat Phi like Const with default requirements */
 150                 if (is_Phi(irn)) {
 151                         DB((mod, LEVEL_1, "returning standard reqs for %+F\n", irn));
 152                         if (mode_is_float(mode)) {
 153                                 if (USE_SSE2(ops->cg))
 154                                         memcpy(req, &(ia32_default_req_ia32_xmm.req), sizeof(*req));
 155                                 else
 156                                         memcpy(req, &(ia32_default_req_ia32_vfp.req), sizeof(*req));
 157                         }
 158                         else if (mode_is_int(mode) || mode_is_reference(mode))
 159                                 memcpy(req, &(ia32_default_req_ia32_gp.req), sizeof(*req));
 160                         else if (mode == mode_T || mode == mode_M) {
 161                                 DBG((mod, LEVEL_1, "ignoring Phi node %+F\n", irn));
 162                                 return NULL;
 163                         }
 164                         else
 165                                 assert(0 && "unsupported Phi-Mode");
 166                 }
 167                 else {
 168                         DB((mod, LEVEL_1, "returning NULL for %+F (not ia32)\n", irn));
 169                         req = NULL;
 170                 }
 171         }
 172
 173         return req;
 174 }
 175
 176 static void ia32_set_irn_reg(const void *self, ir_node *irn, const arch_register_t *reg) {
 177         int                   pos = 0;
 178         const ia32_irn_ops_t *ops = self;
 179
 180         if (get_irn_mode(irn) == mode_X) {
 181                 return;
 182         }
 183
 184         DBG((ops->cg->mod, LEVEL_1, "ia32 assigned register %s to node %+F\n", reg->name, irn));
 185
 186         if (is_Proj(irn)) {
 187                 pos = ia32_translate_proj_pos(irn);
 188                 irn = my_skip_proj(irn);
 189         }
 190
 191         if (is_ia32_irn(irn)) {
 192                 const arch_register_t **slots;
 193
 194                 slots      = get_ia32_slots(irn);
 195                 slots[pos] = reg;
 196         }
 197         else {
 198                 ia32_set_firm_reg(irn, reg, cur_reg_set);
 199         }
 200 }
 201
 202 static const arch_register_t *ia32_get_irn_reg(const void *self, const ir_node *irn) {
 203         int pos = 0;
 204         const arch_register_t *reg = NULL;
 205
 206         if (is_Proj(irn)) {
 207
 208                 if (get_irn_mode(irn) == mode_X) {
 209                         return NULL;
 210                 }
 211
 212                 pos = ia32_translate_proj_pos(irn);
 213                 irn = my_skip_proj(irn);
 214         }
 215
 216         if (is_ia32_irn(irn)) {
 217                 const arch_register_t **slots;
 218                 slots = get_ia32_slots(irn);
 219                 reg   = slots[pos];
 220         }
 221         else {
 222                 reg = ia32_get_firm_reg(irn, cur_reg_set);
 223         }
 224
 225         return reg;
 226 }
 227
 228 static arch_irn_class_t ia32_classify(const void *self, const ir_node *irn) {
 229         irn = my_skip_proj(irn);
 230         if (is_cfop(irn))
 231                 return arch_irn_class_branch;
 232         else if (is_ia32_irn(irn))
 233                 return arch_irn_class_normal;
 234         else
 235                 return 0;
 236 }
 237
 238 static arch_irn_flags_t ia32_get_flags(const void *self, const ir_node *irn) {
 239         irn = my_skip_proj(irn);
 240         if (is_ia32_irn(irn))
 241                 return get_ia32_flags(irn);
 242         else {
 243                 return 0;
 244         }
 245 }
 246
 247 static entity *ia32_get_frame_entity(const void *self, const ir_node *irn) {
 248         return is_ia32_irn(irn) ? get_ia32_frame_ent(irn) : NULL;
 249 }
 250
 251 static void ia32_set_stack_bias(const void *self, ir_node *irn, int bias) {
 252         char buf[64];
 253         const ia32_irn_ops_t *ops = self;
 254
 255         if (get_ia32_frame_ent(irn)) {
 256                 ia32_am_flavour_t am_flav = get_ia32_am_flavour(irn);
 257
 258                 DBG((ops->cg->mod, LEVEL_1, "stack biased %+F with %d\n", irn, bias));
 259                 snprintf(buf, sizeof(buf), "%d", bias);
 260
 261                 if (get_ia32_op_type(irn) == ia32_Normal) {
 262                         set_ia32_cnst(irn, buf);
 263                 }
 264                 else {
 265                         add_ia32_am_offs(irn, buf);
 266                         am_flav |= ia32_O;
 267                         set_ia32_am_flavour(irn, am_flav);
 268                 }
 269         }
 270 }
 271
 272 typedef struct {
 273         be_abi_call_flags_bits_t flags;
 274         const arch_isa_t *isa;
 275         const arch_env_t *aenv;
 276         ir_graph *irg;
 277 } ia32_abi_env_t;
 278
 279 static void *ia32_abi_init(const be_abi_call_t *call, const arch_env_t *aenv, ir_graph *irg)
 280 {
 281         ia32_abi_env_t *env    = xmalloc(sizeof(env[0]));
 282         be_abi_call_flags_t fl = be_abi_call_get_flags(call);
 283         env->flags = fl.bits;
 284         env->irg   = irg;
 285         env->aenv  = aenv;
 286         env->isa   = aenv->isa;
 287         return env;
 288 }
 289
 290 static void ia32_abi_dont_save_regs(void *self, pset *s)
 291 {
 292         ia32_abi_env_t *env = self;
 293         if(env->flags.try_omit_fp)
 294                 pset_insert_ptr(s, env->isa->bp);
 295 }
 296
 297 /**
 298  * Generate the prologue.
 299  * @param self    The callback object.
 300  * @param mem     A pointer to the mem node. Update this if you define new memory.
 301  * @param reg_map A mapping mapping all callee_save/ignore/parameter registers to their defining nodes.
 302  * @return        The register which shall be used as a stack frame base.
 303  *
 304  * All nodes which define registers in @p reg_map must keep @p reg_map current.
 305  */
 306 static const arch_register_t *ia32_abi_prologue(void *self, ir_node **mem, pmap *reg_map)
 307 {
 308         ia32_abi_env_t *env              = self;
 309
 310         if (!env->flags.try_omit_fp) {
 311                 int reg_size         = get_mode_size_bytes(env->isa->bp->reg_class->mode);
 312                 ir_node *bl          = get_irg_start_block(env->irg);
 313                 ir_node *curr_sp     = be_abi_reg_map_get(reg_map, env->isa->sp);
 314                 ir_node *curr_bp     = be_abi_reg_map_get(reg_map, env->isa->bp);
 315                 ir_node *curr_no_reg = be_abi_reg_map_get(reg_map, &ia32_gp_regs[REG_GP_NOREG]);
 316                 ir_node *store_bp;
 317
 318                 /* push ebp */
 319                 curr_sp  = be_new_IncSP(env->isa->sp, env->irg, bl, curr_sp, *mem, reg_size, be_stack_dir_expand);
 320                 store_bp = new_rd_ia32_Store(NULL, env->irg, bl, curr_sp, curr_no_reg, curr_bp, *mem, mode_T);
 321                 set_ia32_am_support(store_bp, ia32_am_Dest);
 322                 set_ia32_am_flavour(store_bp, ia32_B);
 323                 set_ia32_op_type(store_bp, ia32_AddrModeD);
 324                 set_ia32_ls_mode(store_bp, env->isa->bp->reg_class->mode);
 325                 *mem     = new_r_Proj(env->irg, bl, store_bp, mode_M, 0);
 326
 327                 /* move esp to ebp */
 328                 curr_bp  = be_new_Copy(env->isa->bp->reg_class, env->irg, bl, curr_sp);
 329                 be_set_constr_single_reg(curr_bp, BE_OUT_POS(0), env->isa->bp);
 330                 arch_set_irn_register(env->aenv, curr_bp, env->isa->bp);
 331                 be_node_set_flags(curr_bp, BE_OUT_POS(0), arch_irn_flags_dont_spill);
 332
 333                 be_abi_reg_map_set(reg_map, env->isa->sp, curr_sp);
 334                 be_abi_reg_map_set(reg_map, env->isa->bp, curr_bp);
 335
 336                 return env->isa->bp;
 337         }
 338
 339         return env->isa->sp;
 340 }
 341
 342 static void ia32_abi_epilogue(void *self, ir_node *bl, ir_node **mem, pmap *reg_map)
 343 {
 344         ia32_abi_env_t *env  = self;
 345         ir_node *curr_sp     = be_abi_reg_map_get(reg_map, env->isa->sp);
 346         ir_node *curr_bp     = be_abi_reg_map_get(reg_map, env->isa->bp);
 347         ir_node *curr_no_reg = be_abi_reg_map_get(reg_map, &ia32_gp_regs[REG_GP_NOREG]);
 348
 349         if (env->flags.try_omit_fp) {
 350                 /* simply remove the stack frame here */
 351                 curr_sp = be_new_IncSP(env->isa->sp, env->irg, bl, curr_sp, *mem, BE_STACK_FRAME_SIZE, be_stack_dir_shrink);
 352         }
 353
 354         else {
 355                 ir_node *load_bp;
 356                 ir_mode *mode_bp = env->isa->bp->reg_class->mode;
 357                 int reg_size     = get_mode_size_bytes(env->isa->bp->reg_class->mode);
 358
 359                 /* copy ebp to esp */
 360                 curr_sp = be_new_SetSP(env->isa->sp, env->irg, bl, curr_sp, curr_bp, *mem);
 361
 362                 /* pop ebp */
 363                 load_bp = new_rd_ia32_Load(NULL, env->irg, bl, curr_sp, curr_no_reg, *mem, mode_T);
 364                 set_ia32_am_support(load_bp, ia32_am_Source);
 365                 set_ia32_am_flavour(load_bp, ia32_B);
 366                 set_ia32_op_type(load_bp, ia32_AddrModeS);
 367                 set_ia32_ls_mode(load_bp, mode_bp);
 368                 curr_bp = new_r_Proj(env->irg, bl, load_bp, mode_bp, 0);
 369                 *mem    = new_r_Proj(env->irg, bl, load_bp, mode_M, 1);
 370                 arch_set_irn_register(env->aenv, curr_bp, env->isa->bp);
 371
 372                 curr_sp  = be_new_IncSP(env->isa->sp, env->irg, bl, curr_sp, *mem, reg_size, be_stack_dir_shrink);
 373         }
 374
 375         be_abi_reg_map_set(reg_map, env->isa->sp, curr_sp);
 376         be_abi_reg_map_set(reg_map, env->isa->bp, curr_bp);
 377 }
 378
 379 /**
 380  * Produces the type which sits between the stack args and the locals on the stack.
 381  * it will contain the return address and space to store the old base pointer.
 382  * @return The Firm type modeling the ABI between type.
 383  */
 384 static ir_type *ia32_abi_get_between_type(void *self)
 385 {
 386         static ir_type *omit_fp_between_type = NULL;
 387         static ir_type *between_type         = NULL;
 388
 389         ia32_abi_env_t *env = self;
 390
 391         if(!between_type) {
 392                 entity *old_bp_ent;
 393                 entity *ret_addr_ent;
 394                 entity *omit_fp_ret_addr_ent;
 395
 396                 ir_type *old_bp_type   = new_type_primitive(new_id_from_str("bp"), mode_P);
 397                 ir_type *ret_addr_type = new_type_primitive(new_id_from_str("return_addr"), mode_P);
 398
 399                 between_type           = new_type_class(new_id_from_str("ia32_between_type"));
 400                 old_bp_ent             = new_entity(between_type, new_id_from_str("old_bp"), old_bp_type);
 401                 ret_addr_ent           = new_entity(between_type, new_id_from_str("ret_addr"), ret_addr_type);
 402
 403                 set_entity_offset_bytes(old_bp_ent, 0);
 404                 set_entity_offset_bytes(ret_addr_ent, get_type_size_bytes(old_bp_type));
 405                 set_type_size_bytes(between_type, get_type_size_bytes(old_bp_type) + get_type_size_bytes(ret_addr_type));
 406
 407                 omit_fp_between_type   = new_type_class(new_id_from_str("ia32_between_type_omit_fp"));
 408                 omit_fp_ret_addr_ent   = new_entity(omit_fp_between_type, new_id_from_str("ret_addr"), ret_addr_type);
 409
 410                 set_entity_offset_bytes(omit_fp_ret_addr_ent, 0);
 411                 set_type_size_bytes(omit_fp_between_type, get_type_size_bytes(ret_addr_type));
 412         }
 413
 414         return env->flags.try_omit_fp ? omit_fp_between_type : between_type;
 415 }
 416
 417 static const be_abi_callbacks_t ia32_abi_callbacks = {
 418         ia32_abi_init,
 419         free,
 420         ia32_abi_get_between_type,
 421         ia32_abi_dont_save_regs,
 422         ia32_abi_prologue,
 423         ia32_abi_epilogue,
 424 };
 425
 426 /* fill register allocator interface */
 427
 428 static const arch_irn_ops_if_t ia32_irn_ops_if = {
 429         ia32_get_irn_reg_req,
 430         ia32_set_irn_reg,
 431         ia32_get_irn_reg,
 432         ia32_classify,
 433         ia32_get_flags,
 434         ia32_get_frame_entity,
 435         ia32_set_stack_bias
 436 };
 437
 438 ia32_irn_ops_t ia32_irn_ops = {
 439         &ia32_irn_ops_if,
 440         NULL
 441 };
 442
 443
 444
 445 /**************************************************
 446  *                _                         _  __
 447  *               | |                       (_)/ _|
 448  *   ___ ___   __| | ___  __ _  ___ _ __    _| |_
 449  *  / __/ _ \ / _` |/ _ \/ _` |/ _ \ '_ \  | |  _|
 450  * | (_| (_) | (_| |  __/ (_| |  __/ | | | | | |
 451  *  \___\___/ \__,_|\___|\__, |\___|_| |_| |_|_|
 452  *                        __/ |
 453  *                       |___/
 454  **************************************************/
 455
 456 /**
 457  * Transforms the standard firm graph into
 458  * an ia32 firm graph
 459  */
 460 static void ia32_prepare_graph(void *self) {
 461         ia32_code_gen_t *cg = self;
 462         DEBUG_ONLY(firm_dbg_module_t *old_mod = cg->mod;)
 463
 464         FIRM_DBG_REGISTER(cg->mod, "firm.be.ia32.transform");
 465         ia32_register_transformers();
 466         irg_walk_blkwise_graph(cg->irg, ia32_place_consts_set_modes, ia32_transform_node, cg);
 467         be_dump(cg->irg, "-transformed", dump_ir_block_graph_sched);
 468
 469         if (cg->opt.doam) {
 470                 edges_deactivate(cg->irg);
 471                 //dead_node_elimination(cg->irg);
 472                 edges_activate(cg->irg);
 473
 474                 FIRM_DBG_REGISTER(cg->mod, "firm.be.ia32.am");
 475
 476                 irg_walk_blkwise_graph(cg->irg, NULL, ia32_optimize_am, cg);
 477                 be_dump(cg->irg, "-am", dump_ir_block_graph_sched);
 478         }
 479
 480         DEBUG_ONLY(cg->mod = old_mod;)
 481 }
 482
 483
 484 /**
 485  * Insert copies for all ia32 nodes where the should_be_same requirement
 486  * is not fulfilled.
 487  * Transform Sub into Neg -- Add if IN2 == OUT
 488  */
 489 static void ia32_finish_node(ir_node *irn, void *env) {
 490         ia32_code_gen_t            *cg = env;
 491         const ia32_register_req_t **reqs;
 492         const arch_register_t      *out_reg, *in_reg, *in2_reg;
 493         int                         n_res, i;
 494         ir_node                    *copy, *in_node, *block, *in2_node;
 495         ia32_op_type_t              op_tp;
 496
 497         if (is_ia32_irn(irn)) {
 498                 /* AM Dest nodes don't produce any values  */
 499                 op_tp = get_ia32_op_type(irn);
 500                 if (op_tp == ia32_AddrModeD)
 501                         goto end;
 502
 503                 reqs  = get_ia32_out_req_all(irn);
 504                 n_res = get_ia32_n_res(irn);
 505                 block = get_nodes_block(irn);
 506
 507                 /* check all OUT requirements, if there is a should_be_same */
 508                 if (op_tp == ia32_Normal) {
 509                         for (i = 0; i < n_res; i++) {
 510                                 if (arch_register_req_is(&(reqs[i]->req), should_be_same)) {
 511                                         /* get in and out register */
 512                                         out_reg  = get_ia32_out_reg(irn, i);
 513                                         in_node  = get_irn_n(irn, reqs[i]->same_pos);
 514                                         in_reg   = arch_get_irn_register(cg->arch_env, in_node);
 515                                         in2_node = get_irn_n(irn, reqs[i]->same_pos ^ 1);
 516                                         in2_reg  = arch_get_irn_register(cg->arch_env, in2_node);
 517
 518                                         /* don't copy ignore nodes */
 519                                         if (arch_irn_is(cg->arch_env, in_node, ignore) && is_Proj(in_node))
 520                                                 continue;
 521
 522                                         /* check if in and out register are equal */
 523                                         if (! REGS_ARE_EQUAL(out_reg, in_reg)) {
 524                                                 /* in case of a commutative op: just exchange the in's */
 525                                                 if (is_ia32_commutative(irn) && REGS_ARE_EQUAL(out_reg, in2_reg)) {
 526                                                         set_irn_n(irn, reqs[i]->same_pos, in2_node);
 527                                                         set_irn_n(irn, reqs[i]->same_pos ^ 1, in_node);
 528                                                 }
 529                                                 else {
 530                                                         DBG((cg->mod, LEVEL_1, "inserting copy for %+F in_pos %d\n", irn, reqs[i]->same_pos));
 531                                                         /* create copy from in register */
 532                                                         copy = be_new_Copy(arch_register_get_class(in_reg), cg->irg, block, in_node);
 533
 534                                                         /* destination is the out register */
 535                                                         arch_set_irn_register(cg->arch_env, copy, out_reg);
 536
 537                                                         /* insert copy before the node into the schedule */
 538                                                         sched_add_before(irn, copy);
 539
 540                                                         /* set copy as in */
 541                                                         set_irn_n(irn, reqs[i]->same_pos, copy);
 542                                                 }
 543                                         }
 544                                 }
 545                         }
 546                 }
 547
 548                 /* If we have a CondJmp with immediate, we need to    */
 549                 /* check if it's the right operand, otherwise we have */
 550                 /* to change it, as CMP doesn't support immediate as  */
 551                 /* left operands.                                     */
 552                 if (is_ia32_CondJmp(irn) && (is_ia32_ImmConst(irn) || is_ia32_ImmSymConst(irn)) && op_tp == ia32_AddrModeS) {
 553                         long pnc = get_negated_pnc(get_ia32_pncode(irn), get_ia32_res_mode(irn));
 554                         set_ia32_op_type(irn, ia32_AddrModeD);
 555                         set_ia32_pncode(irn, pnc);
 556                 }
 557
 558                 /* check if there is a sub which need to be transformed */
 559                 ia32_transform_sub_to_neg_add(irn, cg);
 560
 561                 /* transform a LEA into an Add if possible */
 562                 ia32_transform_lea_to_add(irn, cg);
 563         }
 564 end:
 565
 566         /* check for peephole optimization */
 567         ia32_peephole_optimization(irn, cg);
 568 }
 569
 570 static void ia32_finish_irg_walker(ir_node *block, void *env) {
 571         ir_node *irn, *next;
 572
 573         for (irn = sched_first(block); !sched_is_end(irn); irn = next) {
 574                 next = sched_next(irn);
 575                 ia32_finish_node(irn, env);
 576         }
 577 }
 578
 579 /**
 580  * Add Copy nodes for not fulfilled should_be_equal constraints
 581  */
 582 static void ia32_finish_irg(ir_graph *irg, ia32_code_gen_t *cg) {
 583         irg_block_walk_graph(irg, NULL, ia32_finish_irg_walker, cg);
 584 }
 585
 586
 587
 588 /**
 589  * Dummy functions for hooks we don't need but which must be filled.
 590  */
 591 static void ia32_before_sched(void *self) {
 592 }
 593
 594 /**
 595  * Called before the register allocator.
 596  * Calculate a block schedule here. We need it for the x87
 597  * simulator and the emitter.
 598  */
 599 static void ia32_before_ra(void *self) {
 600         ia32_code_gen_t *cg = self;
 601
 602         cg->blk_sched = sched_create_block_schedule(cg->irg);
 603 }
 604
 605
 606 /**
 607  * Transforms a be node into a Load.
 608  */
 609 static void transform_to_Load(ia32_transform_env_t *env) {
 610         ir_node *irn         = env->irn;
 611         entity  *ent         = be_get_frame_entity(irn);
 612         ir_mode *mode        = env->mode;
 613         ir_node *noreg       = ia32_new_NoReg_gp(env->cg);
 614         ir_node *nomem       = new_rd_NoMem(env->irg);
 615         ir_node *sched_point = NULL;
 616         ir_node *ptr         = get_irn_n(irn, 0);
 617         ir_node *mem         = be_is_Reload(irn) ? get_irn_n(irn, 1) : nomem;
 618         ir_node *new_op, *proj;
 619         const arch_register_t *reg;
 620
 621         if (sched_is_scheduled(irn)) {
 622                 sched_point = sched_prev(irn);
 623         }
 624
 625         if (mode_is_float(mode)) {
 626                 if (USE_SSE2(env->cg))
 627                         new_op = new_rd_ia32_fLoad(env->dbg, env->irg, env->block, ptr, noreg, mem, mode_T);
 628                 else
 629                         new_op = new_rd_ia32_vfld(env->dbg, env->irg, env->block, ptr, noreg, mem, mode_T);
 630         }
 631         else {
 632                 new_op = new_rd_ia32_Load(env->dbg, env->irg, env->block, ptr, noreg, mem, mode_T);
 633         }
 634
 635         set_ia32_am_support(new_op, ia32_am_Source);
 636         set_ia32_op_type(new_op, ia32_AddrModeS);
 637         set_ia32_am_flavour(new_op, ia32_B);
 638         set_ia32_ls_mode(new_op, mode);
 639         set_ia32_frame_ent(new_op, ent);
 640         set_ia32_use_frame(new_op);
 641
 642         proj = new_rd_Proj(env->dbg, env->irg, env->block, new_op, mode, pn_Load_res);
 643
 644         if (sched_point) {
 645                 sched_add_after(sched_point, new_op);
 646                 sched_add_after(new_op, proj);
 647
 648                 sched_remove(irn);
 649         }
 650
 651         /* copy the register from the old node to the new Load */
 652         reg = arch_get_irn_register(env->cg->arch_env, irn);
 653         arch_set_irn_register(env->cg->arch_env, new_op, reg);
 654
 655         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env->cg, new_op));
 656
 657         exchange(irn, proj);
 658 }
 659
 660 /**
 661  * Transforms a be node into a Store.
 662  */
 663 static void transform_to_Store(ia32_transform_env_t *env) {
 664         ir_node *irn   = env->irn;
 665         entity  *ent   = be_get_frame_entity(irn);
 666         ir_mode *mode  = env->mode;
 667         ir_node *noreg = ia32_new_NoReg_gp(env->cg);
 668         ir_node *nomem = new_rd_NoMem(env->irg);
 669         ir_node *ptr   = get_irn_n(irn, 0);
 670         ir_node *val   = get_irn_n(irn, 1);
 671         ir_node *new_op, *proj;
 672         ir_node *sched_point = NULL;
 673
 674         if (sched_is_scheduled(irn)) {
 675                 sched_point = sched_prev(irn);
 676         }
 677
 678         if (mode_is_float(mode)) {
 679                 if (USE_SSE2(env->cg))
 680                         new_op = new_rd_ia32_fStore(env->dbg, env->irg, env->block, ptr, noreg, val, nomem, mode_T);
 681                 else
 682                         new_op = new_rd_ia32_vfst(env->dbg, env->irg, env->block, ptr, noreg, val, nomem, mode_T);
 683         }
 684         else if (get_mode_size_bits(mode) == 8) {
 685                 new_op = new_rd_ia32_Store8Bit(env->dbg, env->irg, env->block, ptr, noreg, val, nomem, mode_T);
 686         }
 687         else {
 688                 new_op = new_rd_ia32_Store(env->dbg, env->irg, env->block, ptr, noreg, val, nomem, mode_T);
 689         }
 690
 691         set_ia32_am_support(new_op, ia32_am_Dest);
 692         set_ia32_op_type(new_op, ia32_AddrModeD);
 693         set_ia32_am_flavour(new_op, ia32_B);
 694         set_ia32_ls_mode(new_op, mode);
 695         set_ia32_frame_ent(new_op, ent);
 696         set_ia32_use_frame(new_op);
 697
 698         proj = new_rd_Proj(env->dbg, env->irg, env->block, new_op, mode_M, 0);
 699
 700         if (sched_point) {
 701                 sched_add_after(sched_point, new_op);
 702                 sched_add_after(new_op, proj);
 703
 704                 sched_remove(irn);
 705         }
 706
 707         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env->cg, new_op));
 708
 709         exchange(irn, proj);
 710 }
 711
 712 /**
 713  * Fix the mode of Spill/Reload
 714  */
 715 static ir_mode *fix_spill_mode(ia32_code_gen_t *cg, ir_mode *mode)
 716 {
 717         if (mode_is_float(mode)) {
 718                 if (USE_SSE2(cg))
 719                         mode = mode_D;
 720                 else
 721                         mode = mode_E;
 722         }
 723         else
 724                 mode = mode_Is;
 725         return mode;
 726 }
 727
 728 /**
 729  * Block-Walker: Calls the transform functions Spill and Reload.
 730  */
 731 static void ia32_after_ra_walker(ir_node *block, void *env) {
 732         ir_node *node, *prev;
 733         ia32_code_gen_t *cg = env;
 734         ia32_transform_env_t tenv;
 735
 736         tenv.block = block;
 737         tenv.irg   = current_ir_graph;
 738         tenv.cg    = cg;
 739         DEBUG_ONLY(tenv.mod = cg->mod;)
 740
 741         /* beware: the schedule is changed here */
 742         for (node = sched_last(block); !sched_is_begin(node); node = prev) {
 743                 prev = sched_prev(node);
 744                 if (be_is_Reload(node)) {
 745                         /* we always reload the whole register  */
 746                         tenv.dbg  = get_irn_dbg_info(node);
 747                         tenv.irn  = node;
 748                         tenv.mode = fix_spill_mode(cg, get_irn_mode(node));
 749                         transform_to_Load(&tenv);
 750                 }
 751                 else if (be_is_Spill(node)) {
 752                         /* we always spill the whole register  */
 753                         tenv.dbg  = get_irn_dbg_info(node);
 754                         tenv.irn  = node;
 755                         tenv.mode = fix_spill_mode(cg, get_irn_mode(be_get_Spill_context(node)));
 756                         transform_to_Store(&tenv);
 757                 }
 758         }
 759 }
 760
 761 /**
 762  * We transform Spill and Reload here. This needs to be done before
 763  * stack biasing otherwise we would miss the corrected offset for these nodes.
 764  *
 765  * If x87 instruction should be emitted, run the x87 simulator and patch
 766  * the virtual instructions. This must obviously be done after register allocation.
 767  */
 768 static void ia32_after_ra(void *self) {
 769         ia32_code_gen_t *cg = self;
 770         irg_block_walk_graph(cg->irg, NULL, ia32_after_ra_walker, self);
 771
 772         /* if we do x87 code generation, rewrite all the virtual instructions and registers */
 773         if (cg->used_fp == fp_x87) {
 774                 x87_simulate_graph(cg->arch_env, cg->irg, cg->blk_sched);
 775         }
 776 }
 777
 778
 779 /**
 780  * Emits the code, closes the output file and frees
 781  * the code generator interface.
 782  */
 783 static void ia32_codegen(void *self) {
 784         ia32_code_gen_t *cg = self;
 785         ir_graph        *irg = cg->irg;
 786
 787         ia32_finish_irg(irg, cg);
 788         be_dump(irg, "-finished", dump_ir_block_graph_sched);
 789         ia32_gen_routine(cg->isa->out, irg, cg);
 790
 791         cur_reg_set = NULL;
 792
 793         /* remove it from the isa */
 794         cg->isa->cg = NULL;
 795
 796         /* de-allocate code generator */
 797         del_set(cg->reg_set);
 798         free(self);
 799
 800 }
 801
 802 static void *ia32_cg_init(const be_irg_t *birg);
 803
 804 static const arch_code_generator_if_t ia32_code_gen_if = {
 805         ia32_cg_init,
 806         NULL,                /* before abi introduce hook */
 807         ia32_prepare_graph,
 808         ia32_before_sched,   /* before scheduling hook */
 809         ia32_before_ra,      /* before register allocation hook */
 810         ia32_after_ra,       /* after register allocation hook */
 811         ia32_codegen         /* emit && done */
 812 };
 813
 814 /**
 815  * Initializes a IA32 code generator.
 816  */
 817 static void *ia32_cg_init(const be_irg_t *birg) {
 818         ia32_isa_t      *isa = (ia32_isa_t *)birg->main_env->arch_env->isa;
 819         ia32_code_gen_t *cg  = xcalloc(1, sizeof(*cg));
 820
 821         cg->impl      = &ia32_code_gen_if;
 822         cg->irg       = birg->irg;
 823         cg->reg_set   = new_set(ia32_cmp_irn_reg_assoc, 1024);
 824         cg->arch_env  = birg->main_env->arch_env;
 825         cg->isa       = isa;
 826         cg->birg      = birg;
 827         cg->blk_sched = NULL;
 828         cg->fp_to_gp  = NULL;
 829         cg->gp_to_fp  = NULL;
 830         cg->fp_kind   = isa->fp_kind;
 831         cg->used_fp   = fp_none;
 832
 833         FIRM_DBG_REGISTER(cg->mod, "firm.be.ia32.cg");
 834
 835         /* set optimizations */
 836         cg->opt.incdec    = 0;
 837         cg->opt.doam      = 1;
 838         cg->opt.placecnst = 1;
 839         cg->opt.immops    = 1;
 840         cg->opt.extbb     = 1;
 841
 842         /* enter it */
 843         isa->cg = cg;
 844
 845 #ifndef NDEBUG
 846         if (isa->name_obst_size) {
 847                 //printf("freed %d bytes from name obst\n", isa->name_obst_size);
 848                 isa->name_obst_size = 0;
 849                 obstack_free(isa->name_obst, NULL);
 850                 obstack_init(isa->name_obst);
 851         }
 852 #endif /* NDEBUG */
 853
 854         isa->num_codegens++;
 855
 856         if (isa->num_codegens > 1)
 857                 cg->emit_decls = 0;
 858         else
 859                 cg->emit_decls = 1;
 860
 861         cur_reg_set = cg->reg_set;
 862
 863         ia32_irn_ops.cg = cg;
 864
 865         return (arch_code_generator_t *)cg;
 866 }
 867
 868
 869
 870 /*****************************************************************
 871  *  ____             _                  _   _____  _____
 872  * |  _ \           | |                | | |_   _|/ ____|  /\
 873  * | |_) | __ _  ___| | _____ _ __   __| |   | | | (___   /  \
 874  * |  _ < / _` |/ __| |/ / _ \ '_ \ / _` |   | |  \___ \ / /\ \
 875  * | |_) | (_| | (__|   <  __/ | | | (_| |  _| |_ ____) / ____ \
 876  * |____/ \__,_|\___|_|\_\___|_| |_|\__,_| |_____|_____/_/    \_\
 877  *
 878  *****************************************************************/
 879
 880 /**
 881  * The template that generates a new ISA object.
 882  * Note that this template can be changed by command line
 883  * arguments.
 884  */
 885 static ia32_isa_t ia32_isa_template = {
 886         &ia32_isa_if,            /* isa interface implementation */
 887         &ia32_gp_regs[REG_ESP],  /* stack pointer register */
 888         &ia32_gp_regs[REG_EBP],  /* base pointer register */
 889         -1,                      /* stack direction */
 890         0,                       /* number of code generator objects so far */
 891         NULL,                    /* 16bit register names */
 892         NULL,                    /* 8bit register names */
 893         NULL,                    /* types */
 894         NULL,                    /* tv_ents */
 895         arch_pentium_4,          /* instruction architecture */
 896         arch_pentium_4,          /* optimize for architecture */
 897         fp_sse2,                 /* use sse2 unit */
 898         NULL,                    /* current code generator */
 899 #ifndef NDEBUG
 900         NULL,                    /* name obstack */
 901         0                        /* name obst size */
 902 #endif
 903 };
 904
 905 /**
 906  * Initializes the backend ISA.
 907  */
 908 static void *ia32_init(FILE *file_handle) {
 909         static int inited = 0;
 910         ia32_isa_t *isa;
 911
 912         if (inited)
 913                 return NULL;
 914
 915         isa = xmalloc(sizeof(*isa));
 916         memcpy(isa, &ia32_isa_template, sizeof(*isa));
 917
 918         ia32_register_init(isa);
 919         ia32_create_opcodes();
 920         ia32_register_copy_attr_func();
 921
 922         isa->regs_16bit = pmap_create();
 923         isa->regs_8bit  = pmap_create();
 924         isa->types      = pmap_create();
 925         isa->tv_ent     = pmap_create();
 926         isa->out        = file_handle;
 927
 928         ia32_build_16bit_reg_map(isa->regs_16bit);
 929         ia32_build_8bit_reg_map(isa->regs_8bit);
 930
 931         /* patch register names of x87 registers */
 932         if (USE_x87(isa)) {
 933           ia32_st_regs[0].name = "st";
 934           ia32_st_regs[1].name = "st(1)";
 935           ia32_st_regs[2].name = "st(2)";
 936           ia32_st_regs[3].name = "st(3)";
 937           ia32_st_regs[4].name = "st(4)";
 938           ia32_st_regs[5].name = "st(5)";
 939           ia32_st_regs[6].name = "st(6)";
 940           ia32_st_regs[7].name = "st(7)";
 941         }
 942
 943 #ifndef NDEBUG
 944         isa->name_obst = xmalloc(sizeof(*isa->name_obst));
 945         obstack_init(isa->name_obst);
 946         isa->name_obst_size = 0;
 947 #endif /* NDEBUG */
 948
 949         fprintf(isa->out, "\t.intel_syntax\n");
 950
 951         inited = 1;
 952
 953         return isa;
 954 }
 955
 956
 957
 958 /**
 959  * Closes the output file and frees the ISA structure.
 960  */
 961 static void ia32_done(void *self) {
 962         ia32_isa_t *isa = self;
 963
 964         /* emit now all global declarations */
 965         ia32_gen_decls(isa->out);
 966
 967         pmap_destroy(isa->regs_16bit);
 968         pmap_destroy(isa->regs_8bit);
 969         pmap_destroy(isa->tv_ent);
 970         pmap_destroy(isa->types);
 971
 972 #ifndef NDEBUG
 973         //printf("name obst size = %d bytes\n", isa->name_obst_size);
 974         obstack_free(isa->name_obst, NULL);
 975 #endif /* NDEBUG */
 976
 977         free(self);
 978 }
 979
 980
 981 /**
 982  * Return the number of register classes for this architecture.
 983  * We report always these:
 984  *  - the general purpose registers
 985  *  - the floating point register set (depending on the unit used for FP)
 986  *  - MMX/SSE registers (currently not supported)
 987  */
 988 static int ia32_get_n_reg_class(const void *self) {
 989         return 2;
 990 }
 991
 992 /**
 993  * Return the register class for index i.
 994  */
 995 static const arch_register_class_t *ia32_get_reg_class(const void *self, int i) {
 996         const ia32_isa_t *isa = self;
 997         assert(i >= 0 && i < 2 && "Invalid ia32 register class requested.");
 998         if (i == 0)
 999                 return &ia32_reg_classes[CLASS_ia32_gp];
1000         return USE_SSE2(isa) ? &ia32_reg_classes[CLASS_ia32_xmm] : &ia32_reg_classes[CLASS_ia32_vfp];
1001 }
1002
1003 /**
1004  * Get the register class which shall be used to store a value of a given mode.
1005  * @param self The this pointer.
1006  * @param mode The mode in question.
1007  * @return A register class which can hold values of the given mode.
1008  */
1009 const arch_register_class_t *ia32_get_reg_class_for_mode(const void *self, const ir_mode *mode) {
1010         const ia32_isa_t *isa = self;
1011         if (mode_is_float(mode)) {
1012                 return USE_SSE2(isa) ? &ia32_reg_classes[CLASS_ia32_xmm] : &ia32_reg_classes[CLASS_ia32_vfp];
1013         }
1014         else
1015                 return &ia32_reg_classes[CLASS_ia32_gp];
1016 }
1017
1018 /**
1019  * Get the ABI restrictions for procedure calls.
1020  * @param self        The this pointer.
1021  * @param method_type The type of the method (procedure) in question.
1022  * @param abi         The abi object to be modified
1023  */
1024 static void ia32_get_call_abi(const void *self, ir_type *method_type, be_abi_call_t *abi) {
1025         const ia32_isa_t *isa = self;
1026         ir_type  *tp;
1027         ir_mode  *mode;
1028         unsigned  cc        = get_method_calling_convention(method_type);
1029         int       n         = get_method_n_params(method_type);
1030         int       biggest_n = -1;
1031         int       stack_idx = 0;
1032         int       i, ignore_1, ignore_2;
1033         ir_mode **modes;
1034         const arch_register_t *reg;
1035         be_abi_call_flags_t call_flags = be_abi_call_get_flags(abi);
1036
1037         /* set abi flags for calls */
1038         call_flags.bits.left_to_right         = 0;  /* always last arg first on stack */
1039         call_flags.bits.store_args_sequential = 0;  /* use stores instead of push */
1040         /* call_flags.bits.try_omit_fp                 not changed: can handle both settings */
1041         call_flags.bits.fp_free               = 0;  /* the frame pointer is fixed in IA32 */
1042         call_flags.bits.call_has_imm          = 1;  /* IA32 calls can have immediate address */
1043
1044         /* set stack parameter passing style */
1045         be_abi_call_set_flags(abi, call_flags, &ia32_abi_callbacks);
1046
1047         /* collect the mode for each type */
1048         modes = alloca(n * sizeof(modes[0]));
1049
1050         for (i = 0; i < n; i++) {
1051                 tp       = get_method_param_type(method_type, i);
1052                 modes[i] = get_type_mode(tp);
1053         }
1054
1055         /* set register parameters  */
1056         if (cc & cc_reg_param) {
1057                 /* determine the number of parameters passed via registers */
1058                 biggest_n = ia32_get_n_regparam_class(n, modes, &ignore_1, &ignore_2);
1059
1060                 /* loop over all parameters and set the register requirements */
1061                 for (i = 0; i <= biggest_n; i++) {
1062                         reg = ia32_get_RegParam_reg(n, modes, i, cc);
1063                         assert(reg && "kaputt");
1064                         be_abi_call_param_reg(abi, i, reg);
1065                 }
1066
1067                 stack_idx = i;
1068         }
1069
1070
1071         /* set stack parameters */
1072         for (i = stack_idx; i < n; i++) {
1073                 be_abi_call_param_stack(abi, i, 1, 0, 0);
1074         }
1075
1076
1077         /* set return registers */
1078         n = get_method_n_ress(method_type);
1079
1080         assert(n <= 2 && "more than two results not supported");
1081
1082         /* In case of 64bit returns, we will have two 32bit values */
1083         if (n == 2) {
1084                 tp   = get_method_res_type(method_type, 0);
1085                 mode = get_type_mode(tp);
1086
1087                 assert(!mode_is_float(mode) && "two FP results not supported");
1088
1089                 tp   = get_method_res_type(method_type, 1);
1090                 mode = get_type_mode(tp);
1091
1092                 assert(!mode_is_float(mode) && "two FP results not supported");
1093
1094                 be_abi_call_res_reg(abi, 0, &ia32_gp_regs[REG_EAX]);
1095                 be_abi_call_res_reg(abi, 1, &ia32_gp_regs[REG_EDX]);
1096         }
1097         else if (n == 1) {
1098                 const arch_register_t *reg;
1099
1100                 tp   = get_method_res_type(method_type, 0);
1101                 assert(is_atomic_type(tp));
1102                 mode = get_type_mode(tp);
1103
1104                 reg = mode_is_float(mode) ?
1105                         (USE_SSE2(isa) ? &ia32_xmm_regs[REG_XMM0] : &ia32_vfp_regs[REG_VF0]) :
1106                         &ia32_gp_regs[REG_EAX];
1107
1108                 be_abi_call_res_reg(abi, 0, reg);
1109         }
1110 }
1111
1112
1113 static const void *ia32_get_irn_ops(const arch_irn_handler_t *self, const ir_node *irn) {
1114         return &ia32_irn_ops;
1115 }
1116
1117 const arch_irn_handler_t ia32_irn_handler = {
1118         ia32_get_irn_ops
1119 };
1120
1121 const arch_irn_handler_t *ia32_get_irn_handler(const void *self) {
1122         return &ia32_irn_handler;
1123 }
1124
1125 int ia32_to_appear_in_schedule(void *block_env, const ir_node *irn) {
1126         return is_ia32_irn(irn);
1127 }
1128
1129 /**
1130  * Initializes the code generator interface.
1131  */
1132 static const arch_code_generator_if_t *ia32_get_code_generator_if(void *self) {
1133         return &ia32_code_gen_if;
1134 }
1135
1136 list_sched_selector_t ia32_sched_selector;
1137
1138 /**
1139  * Returns the reg_pressure scheduler with to_appear_in_schedule() overloaded
1140  */
1141 static const list_sched_selector_t *ia32_get_list_sched_selector(const void *self) {
1142 //      memcpy(&ia32_sched_selector, reg_pressure_selector, sizeof(list_sched_selector_t));
1143         memcpy(&ia32_sched_selector, trivial_selector, sizeof(list_sched_selector_t));
1144         ia32_sched_selector.to_appear_in_schedule = ia32_to_appear_in_schedule;
1145         return &ia32_sched_selector;
1146 }
1147
1148 /**
1149  * Returns the necessary byte alignment for storing a register of given class.
1150  */
1151 static int ia32_get_reg_class_alignment(const void *self, const arch_register_class_t *cls) {
1152         ir_mode *mode = arch_register_class_mode(cls);
1153         int bytes     = get_mode_size_bytes(mode);
1154
1155         if (mode_is_float(mode) && bytes > 8)
1156                 return 16;
1157         return bytes;
1158 }
1159
1160 #ifdef WITH_LIBCORE
1161
1162 /* instruction set architectures. */
1163 static const lc_opt_enum_int_items_t arch_items[] = {
1164         { "386",        arch_i386, },
1165         { "486",        arch_i486, },
1166         { "pentium",    arch_pentium, },
1167         { "586",        arch_pentium, },
1168         { "pentiumpro", arch_pentium_pro, },
1169         { "686",        arch_pentium_pro, },
1170         { "pentiummmx", arch_pentium_mmx, },
1171         { "pentium2",   arch_pentium_2, },
1172         { "p2",         arch_pentium_2, },
1173         { "pentium3",   arch_pentium_3, },
1174         { "p3",         arch_pentium_3, },
1175         { "pentium4",   arch_pentium_4, },
1176         { "p4",         arch_pentium_4, },
1177         { "pentiumm",   arch_pentium_m, },
1178         { "pm",         arch_pentium_m, },
1179         { "core",       arch_core, },
1180         { "k6",         arch_k6, },
1181         { "athlon",     arch_athlon, },
1182         { "athlon64",   arch_athlon_64, },
1183         { "opteron",    arch_opteron, },
1184         { NULL,         0 }
1185 };
1186
1187 static lc_opt_enum_int_var_t arch_var = {
1188         &ia32_isa_template.arch, arch_items
1189 };
1190
1191 static lc_opt_enum_int_var_t opt_arch_var = {
1192         &ia32_isa_template.opt_arch, arch_items
1193 };
1194
1195 static const lc_opt_enum_int_items_t fp_unit_items[] = {
1196         { "x87" ,    fp_x87 },
1197         { "sse2",    fp_sse2 },
1198         { NULL,      0 }
1199 };
1200
1201 static lc_opt_enum_int_var_t fp_unit_var = {
1202         &ia32_isa_template.fp_kind, fp_unit_items
1203 };
1204
1205 static const lc_opt_table_entry_t ia32_options[] = {
1206         LC_OPT_ENT_ENUM_INT("arch",   "select the instruction architecture", &arch_var),
1207         LC_OPT_ENT_ENUM_INT("opt",    "optimize for instruction architecture", &opt_arch_var),
1208         LC_OPT_ENT_ENUM_INT("fpunit", "select the floating point unit", &fp_unit_var),
1209         { NULL }
1210 };
1211
1212 /**
1213  * Register command line options for the ia32 backend.
1214  *
1215  * Options so far:
1216  *
1217  * ia32-arch=arch    create instruction for arch
1218  * ia32-opt=arch     optimize for run on arch
1219  * ia32-fpunit=unit  select floating point unit (x87 or SSE2)
1220  */
1221 static void ia32_register_options(lc_opt_entry_t *ent)
1222 {
1223         lc_opt_entry_t *be_grp_ia32 = lc_opt_get_grp(ent, "ia32");
1224         lc_opt_add_table(be_grp_ia32, ia32_options);
1225 }
1226 #endif /* WITH_LIBCORE */
1227
1228 const arch_isa_if_t ia32_isa_if = {
1229         ia32_init,
1230         ia32_done,
1231         ia32_get_n_reg_class,
1232         ia32_get_reg_class,
1233         ia32_get_reg_class_for_mode,
1234         ia32_get_call_abi,
1235         ia32_get_irn_handler,
1236         ia32_get_code_generator_if,
1237         ia32_get_list_sched_selector,
1238         ia32_get_reg_class_alignment,
1239 #ifdef WITH_LIBCORE
1240         ia32_register_options
1241 #endif
1242 };