nsz Git - libfirm/blob - ir/be/ia32/bearch_ia32.c

   1 /**
   2  * This is the main ia32 firm backend driver.
   3  * @author Christian Wuerdig
   4  * $Id$
   5  */
   6
   7 #ifdef HAVE_CONFIG_H
   8 #include "config.h"
   9 #endif
  10
  11 #ifdef HAVE_MALLOC_H
  12 #include <malloc.h>
  13 #endif
  14
  15 #ifdef HAVE_ALLOCA_H
  16 #include <alloca.h>
  17 #endif
  18
  19 #ifdef WITH_LIBCORE
  20 #include <libcore/lc_opts.h>
  21 #include <libcore/lc_opts_enum.h>
  22 #endif /* WITH_LIBCORE */
  23
  24 #include "pseudo_irg.h"
  25 #include "irgwalk.h"
  26 #include "irprog.h"
  27 #include "irprintf.h"
  28 #include "iredges_t.h"
  29 #include "ircons.h"
  30 #include "irgmod.h"
  31 #include "irgopt.h"
  32
  33 #include "bitset.h"
  34 #include "debug.h"
  35
  36 #include "../beabi.h"                 /* the general register allocator interface */
  37 #include "../benode_t.h"
  38 #include "../belower.h"
  39 #include "../besched_t.h"
  40 #include "../be.h"
  41 #include "bearch_ia32_t.h"
  42
  43 #include "ia32_new_nodes.h"           /* ia32 nodes interface */
  44 #include "gen_ia32_regalloc_if.h"     /* the generated interface (register type and class defenitions) */
  45 #include "ia32_gen_decls.h"           /* interface declaration emitter */
  46 #include "ia32_transform.h"
  47 #include "ia32_emitter.h"
  48 #include "ia32_map_regs.h"
  49 #include "ia32_optimize.h"
  50 #include "ia32_x87.h"
  51 #include "ia32_dbg_stat.h"
  52
  53 #define DEBUG_MODULE "firm.be.ia32.isa"
  54
  55 /* TODO: ugly */
  56 static set *cur_reg_set = NULL;
  57
  58 #undef is_Start
  59 #define is_Start(irn) (get_irn_opcode(irn) == iro_Start)
  60
  61 /* Creates the unique per irg GP NoReg node. */
  62 ir_node *ia32_new_NoReg_gp(ia32_code_gen_t *cg) {
  63         return be_abi_get_callee_save_irn(cg->birg->abi, &ia32_gp_regs[REG_GP_NOREG]);
  64 }
  65
  66 /* Creates the unique per irg FP NoReg node. */
  67 ir_node *ia32_new_NoReg_fp(ia32_code_gen_t *cg) {
  68         return be_abi_get_callee_save_irn(cg->birg->abi,
  69                 USE_SSE2(cg) ? &ia32_xmm_regs[REG_XMM_NOREG] : &ia32_vfp_regs[REG_VFP_NOREG]);
  70 }
  71
  72 /**************************************************
  73  *                         _ _              _  __
  74  *                        | | |            (_)/ _|
  75  *  _ __ ___  __ _    __ _| | | ___   ___   _| |_
  76  * | '__/ _ \/ _` |  / _` | | |/ _ \ / __| | |  _|
  77  * | | |  __/ (_| | | (_| | | | (_) | (__  | | |
  78  * |_|  \___|\__, |  \__,_|_|_|\___/ \___| |_|_|
  79  *            __/ |
  80  *           |___/
  81  **************************************************/
  82
  83 static ir_node *my_skip_proj(const ir_node *n) {
  84         while (is_Proj(n))
  85                 n = get_Proj_pred(n);
  86         return (ir_node *)n;
  87 }
  88
  89
  90 /**
  91  * Return register requirements for an ia32 node.
  92  * If the node returns a tuple (mode_T) then the proj's
  93  * will be asked for this information.
  94  */
  95 static const arch_register_req_t *ia32_get_irn_reg_req(const void *self, arch_register_req_t *req, const ir_node *irn, int pos) {
  96         const ia32_irn_ops_t      *ops = self;
  97         const ia32_register_req_t *irn_req;
  98         long                       node_pos = pos == -1 ? 0 : pos;
  99         ir_mode                   *mode     = is_Block(irn) ? NULL : get_irn_mode(irn);
 100         FIRM_DBG_REGISTER(firm_dbg_module_t *mod, DEBUG_MODULE);
 101
 102         if (is_Block(irn) || mode == mode_M || mode == mode_X) {
 103                 DBG((mod, LEVEL_1, "ignoring Block, mode_M, mode_X node %+F\n", irn));
 104                 return NULL;
 105         }
 106
 107         if (mode == mode_T && pos < 0) {
 108                 DBG((mod, LEVEL_1, "ignoring request OUT requirements for node %+F\n", irn));
 109                 return NULL;
 110         }
 111
 112         DBG((mod, LEVEL_1, "get requirements at pos %d for %+F ... ", pos, irn));
 113
 114         if (is_Proj(irn)) {
 115                 if (pos == -1) {
 116                         node_pos = ia32_translate_proj_pos(irn);
 117                 }
 118                 else {
 119                         node_pos = pos;
 120                 }
 121
 122                 irn = my_skip_proj(irn);
 123
 124                 DB((mod, LEVEL_1, "skipping Proj, going to %+F at pos %d ... ", irn, node_pos));
 125         }
 126
 127         if (is_ia32_irn(irn)) {
 128                 if (pos >= 0) {
 129                         irn_req = get_ia32_in_req(irn, pos);
 130                 }
 131                 else {
 132                         irn_req = get_ia32_out_req(irn, node_pos);
 133                 }
 134
 135                 DB((mod, LEVEL_1, "returning reqs for %+F at pos %d\n", irn, pos));
 136
 137                 memcpy(req, &(irn_req->req), sizeof(*req));
 138
 139                 if (arch_register_req_is(&(irn_req->req), should_be_same)) {
 140                         assert(irn_req->same_pos >= 0 && "should be same constraint for in -> out NYI");
 141                         req->other_same = get_irn_n(irn, irn_req->same_pos);
 142                 }
 143
 144                 if (arch_register_req_is(&(irn_req->req), should_be_different)) {
 145                         assert(irn_req->different_pos >= 0 && "should be different constraint for in -> out NYI");
 146                         req->other_different = get_irn_n(irn, irn_req->different_pos);
 147                 }
 148         }
 149         else {
 150                 /* treat Unknowns like Const with default requirements */
 151                 if (is_Unknown(irn)) {
 152                         DB((mod, LEVEL_1, "returning UKNWN reqs for %+F\n", irn));
 153                         if (mode_is_float(mode)) {
 154                                 if (USE_SSE2(ops->cg))
 155                                         memcpy(req, &(ia32_default_req_ia32_xmm_xmm_UKNWN), sizeof(*req));
 156                                 else
 157                                         memcpy(req, &(ia32_default_req_ia32_vfp_vfp_UKNWN), sizeof(*req));
 158                         }
 159                         else if (mode_is_int(mode) || mode_is_reference(mode))
 160                                 memcpy(req, &(ia32_default_req_ia32_gp_gp_UKNWN), sizeof(*req));
 161                         else if (mode == mode_T || mode == mode_M) {
 162                                 DBG((mod, LEVEL_1, "ignoring Unknown node %+F\n", irn));
 163                                 return NULL;
 164                         }
 165                         else
 166                                 assert(0 && "unsupported Unknown-Mode");
 167                 }
 168                 else {
 169                         DB((mod, LEVEL_1, "returning NULL for %+F (not ia32)\n", irn));
 170                         req = NULL;
 171                 }
 172         }
 173
 174         return req;
 175 }
 176
 177 static void ia32_set_irn_reg(const void *self, ir_node *irn, const arch_register_t *reg) {
 178         int                   pos = 0;
 179         const ia32_irn_ops_t *ops = self;
 180
 181         if (get_irn_mode(irn) == mode_X) {
 182                 return;
 183         }
 184
 185         DBG((ops->cg->mod, LEVEL_1, "ia32 assigned register %s to node %+F\n", reg->name, irn));
 186
 187         if (is_Proj(irn)) {
 188                 pos = ia32_translate_proj_pos(irn);
 189                 irn = my_skip_proj(irn);
 190         }
 191
 192         if (is_ia32_irn(irn)) {
 193                 const arch_register_t **slots;
 194
 195                 slots      = get_ia32_slots(irn);
 196                 slots[pos] = reg;
 197         }
 198         else {
 199                 ia32_set_firm_reg(irn, reg, cur_reg_set);
 200         }
 201 }
 202
 203 static const arch_register_t *ia32_get_irn_reg(const void *self, const ir_node *irn) {
 204         int pos = 0;
 205         const arch_register_t *reg = NULL;
 206
 207         if (is_Proj(irn)) {
 208
 209                 if (get_irn_mode(irn) == mode_X) {
 210                         return NULL;
 211                 }
 212
 213                 pos = ia32_translate_proj_pos(irn);
 214                 irn = my_skip_proj(irn);
 215         }
 216
 217         if (is_ia32_irn(irn)) {
 218                 const arch_register_t **slots;
 219                 slots = get_ia32_slots(irn);
 220                 reg   = slots[pos];
 221         }
 222         else {
 223                 reg = ia32_get_firm_reg(irn, cur_reg_set);
 224         }
 225
 226         return reg;
 227 }
 228
 229 static arch_irn_class_t ia32_classify(const void *self, const ir_node *irn) {
 230         irn = my_skip_proj(irn);
 231         if (is_cfop(irn))
 232                 return arch_irn_class_branch;
 233         else if (is_ia32_Cnst(irn))
 234                 return arch_irn_class_const;
 235         else if (is_ia32_Ld(irn))
 236                 return arch_irn_class_load;
 237         else if (is_ia32_St(irn) || is_ia32_Store8Bit(irn))
 238                 return arch_irn_class_store;
 239         else if (is_ia32_irn(irn))
 240                 return arch_irn_class_normal;
 241         else
 242                 return 0;
 243 }
 244
 245 static arch_irn_flags_t ia32_get_flags(const void *self, const ir_node *irn) {
 246         irn = my_skip_proj(irn);
 247         if (is_ia32_irn(irn))
 248                 return get_ia32_flags(irn);
 249         else {
 250                 if (is_Unknown(irn))
 251                         return arch_irn_flags_ignore;
 252                 return 0;
 253         }
 254 }
 255
 256 static entity *ia32_get_frame_entity(const void *self, const ir_node *irn) {
 257         return is_ia32_irn(irn) ? get_ia32_frame_ent(irn) : NULL;
 258 }
 259
 260 static void ia32_set_stack_bias(const void *self, ir_node *irn, int bias) {
 261         char buf[64];
 262         const ia32_irn_ops_t *ops = self;
 263
 264         if (get_ia32_frame_ent(irn)) {
 265                 ia32_am_flavour_t am_flav = get_ia32_am_flavour(irn);
 266
 267                 DBG((ops->cg->mod, LEVEL_1, "stack biased %+F with %d\n", irn, bias));
 268                 snprintf(buf, sizeof(buf), "%d", bias);
 269
 270                 if (get_ia32_op_type(irn) == ia32_Normal) {
 271                         set_ia32_cnst(irn, buf);
 272                 }
 273                 else {
 274                         add_ia32_am_offs(irn, buf);
 275                         am_flav |= ia32_O;
 276                         set_ia32_am_flavour(irn, am_flav);
 277                 }
 278         }
 279 }
 280
 281 typedef struct {
 282         be_abi_call_flags_bits_t flags;
 283         const arch_isa_t *isa;
 284         const arch_env_t *aenv;
 285         ir_graph *irg;
 286 } ia32_abi_env_t;
 287
 288 static void *ia32_abi_init(const be_abi_call_t *call, const arch_env_t *aenv, ir_graph *irg)
 289 {
 290         ia32_abi_env_t *env    = xmalloc(sizeof(env[0]));
 291         be_abi_call_flags_t fl = be_abi_call_get_flags(call);
 292         env->flags = fl.bits;
 293         env->irg   = irg;
 294         env->aenv  = aenv;
 295         env->isa   = aenv->isa;
 296         return env;
 297 }
 298
 299 /**
 300  * Put all registers which are saved by the prologue/epilogue in a set.
 301  *
 302  * @param self  The callback object.
 303  * @param s     The result set.
 304  */
 305 static void ia32_abi_dont_save_regs(void *self, pset *s)
 306 {
 307         ia32_abi_env_t *env = self;
 308         if(env->flags.try_omit_fp)
 309                 pset_insert_ptr(s, env->isa->bp);
 310 }
 311
 312 /**
 313  * Generate the routine prologue.
 314  *
 315  * @param self    The callback object.
 316  * @param mem     A pointer to the mem node. Update this if you define new memory.
 317  * @param reg_map A map mapping all callee_save/ignore/parameter registers to their defining nodes.
 318  *
 319  * @return        The register which shall be used as a stack frame base.
 320  *
 321  * All nodes which define registers in @p reg_map must keep @p reg_map current.
 322  */
 323 static const arch_register_t *ia32_abi_prologue(void *self, ir_node **mem, pmap *reg_map)
 324 {
 325         ia32_abi_env_t *env              = self;
 326
 327         if (!env->flags.try_omit_fp) {
 328                 int reg_size         = get_mode_size_bytes(env->isa->bp->reg_class->mode);
 329                 ir_node *bl          = get_irg_start_block(env->irg);
 330                 ir_node *curr_sp     = be_abi_reg_map_get(reg_map, env->isa->sp);
 331                 ir_node *curr_bp     = be_abi_reg_map_get(reg_map, env->isa->bp);
 332                 ir_node *push;
 333
 334                 /* push ebp */
 335                 push    = new_rd_ia32_Push(NULL, env->irg, bl, curr_sp, curr_bp, *mem);
 336                 curr_sp = new_r_Proj(env->irg, bl, push, get_irn_mode(curr_sp), pn_ia32_Push_stack);
 337                 *mem    = new_r_Proj(env->irg, bl, push, mode_M, pn_ia32_Push_M);
 338
 339                 /* the push must have SP out register */
 340                 arch_set_irn_register(env->aenv, curr_sp, env->isa->sp);
 341                 set_ia32_flags(push, arch_irn_flags_ignore);
 342
 343                 /* move esp to ebp */
 344                 curr_bp  = be_new_Copy(env->isa->bp->reg_class, env->irg, bl, curr_sp);
 345                 be_set_constr_single_reg(curr_bp, BE_OUT_POS(0), env->isa->bp);
 346                 arch_set_irn_register(env->aenv, curr_bp, env->isa->bp);
 347                 be_node_set_flags(curr_bp, BE_OUT_POS(0), arch_irn_flags_ignore);
 348
 349                 /* beware: the copy must be done before any other sp use */
 350                 curr_sp = be_new_CopyKeep_single(env->isa->sp->reg_class, env->irg, bl, curr_sp, curr_bp, get_irn_mode(curr_sp));
 351                 be_set_constr_single_reg(curr_sp, BE_OUT_POS(0), env->isa->sp);
 352                 arch_set_irn_register(env->aenv, curr_sp, env->isa->sp);
 353                 be_node_set_flags(curr_sp, BE_OUT_POS(0), arch_irn_flags_ignore);
 354
 355                 be_abi_reg_map_set(reg_map, env->isa->sp, curr_sp);
 356                 be_abi_reg_map_set(reg_map, env->isa->bp, curr_bp);
 357
 358                 return env->isa->bp;
 359         }
 360
 361         return env->isa->sp;
 362 }
 363
 364 /**
 365  * Generate the routine epilogue.
 366  * @param self    The callback object.
 367  * @param bl      The block for the epilog
 368  * @param mem     A pointer to the mem node. Update this if you define new memory.
 369  * @param reg_map A map mapping all callee_save/ignore/parameter registers to their defining nodes.
 370  * @return        The register which shall be used as a stack frame base.
 371  *
 372  * All nodes which define registers in @p reg_map must keep @p reg_map current.
 373  */
 374 static void ia32_abi_epilogue(void *self, ir_node *bl, ir_node **mem, pmap *reg_map)
 375 {
 376         ia32_abi_env_t *env  = self;
 377         ir_node *curr_sp     = be_abi_reg_map_get(reg_map, env->isa->sp);
 378         ir_node *curr_bp     = be_abi_reg_map_get(reg_map, env->isa->bp);
 379
 380         if (env->flags.try_omit_fp) {
 381                 /* simply remove the stack frame here */
 382                 curr_sp = be_new_IncSP(env->isa->sp, env->irg, bl, curr_sp, *mem, BE_STACK_FRAME_SIZE, be_stack_dir_shrink);
 383         }
 384         else {
 385                 const ia32_isa_t *isa = (ia32_isa_t *)env->isa;
 386                 ir_mode *mode_bp = env->isa->bp->reg_class->mode;
 387                 int reg_size     = get_mode_size_bytes(env->isa->bp->reg_class->mode);
 388
 389                 /* gcc always emits a leave at the end of a routine */
 390                 if (1 || ARCH_AMD(isa->opt_arch)) {
 391                         ir_node *leave;
 392
 393                         /* leave */
 394                         leave = new_rd_ia32_Leave(NULL, env->irg, bl, curr_sp, *mem);
 395                         set_ia32_flags(leave, arch_irn_flags_ignore);
 396                         curr_bp = new_r_Proj(current_ir_graph, bl, leave, mode_bp, pn_ia32_Leave_frame);
 397                         curr_sp = new_r_Proj(current_ir_graph, bl, leave, get_irn_mode(curr_sp), pn_ia32_Leave_stack);
 398                         *mem    = new_r_Proj(current_ir_graph, bl, leave, mode_M, pn_ia32_Leave_M);
 399                 }
 400                 else {
 401                         ir_node *pop;
 402
 403                         /* copy ebp to esp */
 404                         curr_sp = be_new_SetSP(env->isa->sp, env->irg, bl, curr_sp, curr_bp, *mem);
 405
 406                         /* pop ebp */
 407                         pop = new_rd_ia32_Pop(NULL, env->irg, bl, curr_sp, *mem);
 408                         set_ia32_flags(pop, arch_irn_flags_ignore);
 409                         curr_bp = new_r_Proj(current_ir_graph, bl, pop, mode_bp, pn_ia32_Pop_res);
 410                         curr_sp = new_r_Proj(current_ir_graph, bl, pop, get_irn_mode(curr_sp), pn_ia32_Pop_stack);
 411                         *mem    = new_r_Proj(current_ir_graph, bl, pop, mode_M, pn_ia32_Pop_M);
 412                 }
 413                 arch_set_irn_register(env->aenv, curr_sp, env->isa->sp);
 414                 arch_set_irn_register(env->aenv, curr_bp, env->isa->bp);
 415         }
 416
 417         be_abi_reg_map_set(reg_map, env->isa->sp, curr_sp);
 418         be_abi_reg_map_set(reg_map, env->isa->bp, curr_bp);
 419 }
 420
 421 /**
 422  * Produces the type which sits between the stack args and the locals on the stack.
 423  * it will contain the return address and space to store the old base pointer.
 424  * @return The Firm type modeling the ABI between type.
 425  */
 426 static ir_type *ia32_abi_get_between_type(void *self)
 427 {
 428         static ir_type *omit_fp_between_type = NULL;
 429         static ir_type *between_type         = NULL;
 430
 431         ia32_abi_env_t *env = self;
 432
 433         if(!between_type) {
 434                 entity *old_bp_ent;
 435                 entity *ret_addr_ent;
 436                 entity *omit_fp_ret_addr_ent;
 437
 438                 ir_type *old_bp_type   = new_type_primitive(new_id_from_str("bp"), mode_P);
 439                 ir_type *ret_addr_type = new_type_primitive(new_id_from_str("return_addr"), mode_P);
 440
 441                 between_type           = new_type_class(new_id_from_str("ia32_between_type"));
 442                 old_bp_ent             = new_entity(between_type, new_id_from_str("old_bp"), old_bp_type);
 443                 ret_addr_ent           = new_entity(between_type, new_id_from_str("ret_addr"), ret_addr_type);
 444
 445                 set_entity_offset_bytes(old_bp_ent, 0);
 446                 set_entity_offset_bytes(ret_addr_ent, get_type_size_bytes(old_bp_type));
 447                 set_type_size_bytes(between_type, get_type_size_bytes(old_bp_type) + get_type_size_bytes(ret_addr_type));
 448
 449                 omit_fp_between_type   = new_type_class(new_id_from_str("ia32_between_type_omit_fp"));
 450                 omit_fp_ret_addr_ent   = new_entity(omit_fp_between_type, new_id_from_str("ret_addr"), ret_addr_type);
 451
 452                 set_entity_offset_bytes(omit_fp_ret_addr_ent, 0);
 453                 set_type_size_bytes(omit_fp_between_type, get_type_size_bytes(ret_addr_type));
 454         }
 455
 456         return env->flags.try_omit_fp ? omit_fp_between_type : between_type;
 457 }
 458
 459 /**
 460  * Get the estimated cycle count for @p irn.
 461  *
 462  * @param self The this pointer.
 463  * @param irn  The node.
 464  *
 465  * @return     The estimated cycle count for this operation
 466  */
 467 static int ia32_get_op_estimated_cost(const void *self, const ir_node *irn)
 468 {
 469   int cost;
 470   switch (get_ia32_irn_opcode(irn)) {
 471     case iro_ia32_xDiv:
 472     case iro_ia32_DivMod:
 473       cost = 8;
 474       break;
 475
 476     case iro_ia32_xLoad:
 477     case iro_ia32_l_Load:
 478     case iro_ia32_Load:
 479     case iro_ia32_Push:
 480     case iro_ia32_Pop:
 481       cost = 10;
 482       break;
 483
 484     case iro_ia32_xStore:
 485     case iro_ia32_l_Store:
 486     case iro_ia32_Store:
 487     case iro_ia32_Store8Bit:
 488       cost = 50;
 489       break;
 490
 491     case iro_ia32_MulS:
 492     case iro_ia32_Mul:
 493     case iro_ia32_Mulh:
 494     case iro_ia32_xMul:
 495     case iro_ia32_l_MulS:
 496     case iro_ia32_l_Mul:
 497       cost = 2;
 498       break;
 499
 500     default:
 501       cost = 1;
 502   }
 503
 504   return cost;
 505 }
 506
 507 /**
 508  * Returns the inverse operation if @p irn, recalculating the argument at position @p i.
 509  *
 510  * @param irn       The original operation
 511  * @param i         Index of the argument we want the inverse operation to yield
 512  * @param inverse   struct to be filled with the resulting inverse op
 513  * @param obstack   The obstack to use for allocation of the returned nodes array
 514  * @return          The inverse operation or NULL if operation invertible
 515  */
 516 static arch_inverse_t *ia32_get_inverse(const void *self, const ir_node *irn, int i, arch_inverse_t *inverse, struct obstack *obst) {
 517         ir_graph *irg;
 518         ir_mode  *mode;
 519         ir_node  *block, *noreg, *nomem;
 520         int      pnc;
 521
 522         /* we cannot invert non-ia32 irns */
 523         if (! is_ia32_irn(irn))
 524                 return NULL;
 525
 526         /* operand must always be a real operand (not base, index or mem) */
 527         if (i != 2 && i != 3)
 528                 return NULL;
 529
 530         /* we don't invert address mode operations */
 531         if (get_ia32_op_type(irn) != ia32_Normal)
 532                 return NULL;
 533
 534         irg   = get_irn_irg(irn);
 535         block = get_nodes_block(irn);
 536         mode  = get_ia32_res_mode(irn);
 537         noreg = get_irn_n(irn, 0);
 538         nomem = new_r_NoMem(irg);
 539
 540         /* initialize structure */
 541         inverse->nodes = obstack_alloc(obst, 2 * sizeof(inverse->nodes[0]));
 542         inverse->costs = 0;
 543         inverse->n     = 2;
 544
 545         switch (get_ia32_irn_opcode(irn)) {
 546                 case iro_ia32_Add:
 547                         if (get_ia32_immop_type(irn) == ia32_ImmConst) {
 548                                 /* we have an add with a const here */
 549                                 /* invers == add with negated const */
 550                                 inverse->nodes[0] = new_rd_ia32_Add(NULL, irg, block, noreg, noreg, get_irn_n(irn, i), noreg, nomem);
 551                                 pnc               = pn_ia32_Add_res;
 552                                 inverse->costs   += 1;
 553                                 copy_ia32_Immop_attr(inverse->nodes[0], (ir_node *)irn);
 554                                 set_ia32_Immop_tarval(inverse->nodes[0], tarval_neg(get_ia32_Immop_tarval(irn)));
 555                                 set_ia32_commutative(inverse->nodes[0]);
 556                         }
 557                         else if (get_ia32_immop_type(irn) == ia32_ImmSymConst) {
 558                                 /* we have an add with a symconst here */
 559                                 /* invers == sub with const */
 560                                 inverse->nodes[0] = new_rd_ia32_Sub(NULL, irg, block, noreg, noreg, get_irn_n(irn, i), noreg, nomem);
 561                                 pnc               = pn_ia32_Sub_res;
 562                                 inverse->costs   += 5;
 563                                 copy_ia32_Immop_attr(inverse->nodes[0], (ir_node *)irn);
 564                         }
 565                         else {
 566                                 /* normal add: inverse == sub */
 567                                 inverse->nodes[0] = new_rd_ia32_Sub(NULL, irg, block, noreg, noreg, (ir_node *)irn, get_irn_n(irn, i ^ 1), nomem);
 568                                 pnc               = pn_ia32_Sub_res;
 569                                 inverse->costs   += 5;
 570                         }
 571                         break;
 572                 case iro_ia32_Sub:
 573                         if (get_ia32_immop_type(irn) != ia32_ImmNone) {
 574                                 /* we have a sub with a const/symconst here */
 575                                 /* invers == add with this const */
 576                                 inverse->nodes[0] = new_rd_ia32_Add(NULL, irg, block, noreg, noreg, get_irn_n(irn, i), noreg, nomem);
 577                                 pnc               = pn_ia32_Add_res;
 578                                 inverse->costs   += (get_ia32_immop_type(irn) == ia32_ImmSymConst) ? 5 : 1;
 579                                 copy_ia32_Immop_attr(inverse->nodes[0], (ir_node *)irn);
 580                         }
 581                         else {
 582                                 /* normal sub */
 583                                 if (i == 2) {
 584                                         inverse->nodes[0] = new_rd_ia32_Add(NULL, irg, block, noreg, noreg, (ir_node *)irn, get_irn_n(irn, 3), nomem);
 585                                 }
 586                                 else {
 587                                         inverse->nodes[0] = new_rd_ia32_Sub(NULL, irg, block, noreg, noreg, get_irn_n(irn, 2), (ir_node *)irn, nomem);
 588                                 }
 589                                 pnc             = pn_ia32_Sub_res;
 590                                 inverse->costs += 1;
 591                         }
 592                         break;
 593                 case iro_ia32_Eor:
 594                         if (get_ia32_immop_type(irn) != ia32_ImmNone) {
 595                                 /* xor with const: inverse = xor */
 596                                 inverse->nodes[0] = new_rd_ia32_Eor(NULL, irg, block, noreg, noreg, get_irn_n(irn, i), noreg, nomem);
 597                                 pnc               = pn_ia32_Eor_res;
 598                                 inverse->costs   += (get_ia32_immop_type(irn) == ia32_ImmSymConst) ? 5 : 1;
 599                                 copy_ia32_Immop_attr(inverse->nodes[0], (ir_node *)irn);
 600                         }
 601                         else {
 602                                 /* normal xor */
 603                                 inverse->nodes[0] = new_rd_ia32_Eor(NULL, irg, block, noreg, noreg, (ir_node *)irn, get_irn_n(irn, i), nomem);
 604                                 pnc               = pn_ia32_Eor_res;
 605                                 inverse->costs   += 1;
 606                         }
 607                         break;
 608                 case iro_ia32_Not:
 609                         inverse->nodes[0] = new_rd_ia32_Not(NULL, irg, block, noreg, noreg, get_irn_n(irn, i), nomem);
 610                         pnc = pn_ia32_Not_res;
 611                         inverse->costs   += 1;
 612                         break;
 613                 case iro_ia32_Minus:
 614                         inverse->nodes[0] = new_rd_ia32_Minus(NULL, irg, block, noreg, noreg, get_irn_n(irn, i), nomem);
 615                         pnc = pn_ia32_Minus_res;
 616                         inverse->costs   += 1;
 617                         break;
 618                 default:
 619                         /* inverse operation not supported */
 620                         return NULL;
 621         }
 622
 623         set_ia32_res_mode(inverse->nodes[0], mode);
 624         inverse->nodes[1] = new_r_Proj(irg, block, inverse->nodes[0], mode, pnc);
 625
 626         return inverse;
 627 }
 628
 629 static const be_abi_callbacks_t ia32_abi_callbacks = {
 630         ia32_abi_init,
 631         free,
 632         ia32_abi_get_between_type,
 633         ia32_abi_dont_save_regs,
 634         ia32_abi_prologue,
 635         ia32_abi_epilogue,
 636 };
 637
 638 /* fill register allocator interface */
 639
 640 static const arch_irn_ops_if_t ia32_irn_ops_if = {
 641         ia32_get_irn_reg_req,
 642         ia32_set_irn_reg,
 643         ia32_get_irn_reg,
 644         ia32_classify,
 645         ia32_get_flags,
 646         ia32_get_frame_entity,
 647         ia32_set_stack_bias,
 648         ia32_get_inverse,
 649         ia32_get_op_estimated_cost
 650 };
 651
 652 ia32_irn_ops_t ia32_irn_ops = {
 653         &ia32_irn_ops_if,
 654         NULL
 655 };
 656
 657
 658
 659 /**************************************************
 660  *                _                         _  __
 661  *               | |                       (_)/ _|
 662  *   ___ ___   __| | ___  __ _  ___ _ __    _| |_
 663  *  / __/ _ \ / _` |/ _ \/ _` |/ _ \ '_ \  | |  _|
 664  * | (_| (_) | (_| |  __/ (_| |  __/ | | | | | |
 665  *  \___\___/ \__,_|\___|\__, |\___|_| |_| |_|_|
 666  *                        __/ |
 667  *                       |___/
 668  **************************************************/
 669
 670 /**
 671  * Transforms the standard firm graph into
 672  * an ia32 firm graph
 673  */
 674 static void ia32_prepare_graph(void *self) {
 675         ia32_code_gen_t *cg = self;
 676         dom_front_info_t *dom;
 677         DEBUG_ONLY(firm_dbg_module_t *old_mod = cg->mod;)
 678
 679         FIRM_DBG_REGISTER(cg->mod, "firm.be.ia32.transform");
 680
 681         /* 1st: transform constants and psi condition trees */
 682         irg_walk_blkwise_graph(cg->irg, ia32_place_consts_set_modes, ia32_transform_psi_cond_tree, cg);
 683
 684         /* 2nd: transform all remaining nodes */
 685         ia32_register_transformers();
 686         dom = be_compute_dominance_frontiers(cg->irg);
 687         irg_walk_blkwise_graph(cg->irg, NULL, ia32_transform_node, cg);
 688         be_free_dominance_frontiers(dom);
 689         be_dump(cg->irg, "-transformed", dump_ir_block_graph_sched);
 690
 691         /* 3rd: optimize address mode */
 692         FIRM_DBG_REGISTER(cg->mod, "firm.be.ia32.am");
 693         ia32_optimize_addressmode(cg);
 694         be_dump(cg->irg, "-am", dump_ir_block_graph_sched);
 695         DEBUG_ONLY(cg->mod = old_mod;)
 696 }
 697
 698 static INLINE int need_constraint_copy(ir_node *irn) {
 699         return \
 700                 ! is_ia32_Lea(irn)          && \
 701                 ! is_ia32_Conv_I2I(irn)     && \
 702                 ! is_ia32_Conv_I2I8Bit(irn) && \
 703                 ! is_ia32_CmpCMov(irn)      && \
 704                 ! is_ia32_CmpSet(irn);
 705 }
 706
 707 /**
 708  * Insert copies for all ia32 nodes where the should_be_same requirement
 709  * is not fulfilled.
 710  * Transform Sub into Neg -- Add if IN2 == OUT
 711  */
 712 static void ia32_finish_node(ir_node *irn, void *env) {
 713         ia32_code_gen_t            *cg = env;
 714         const ia32_register_req_t **reqs;
 715         const arch_register_t      *out_reg, *in_reg, *in2_reg;
 716         int                         n_res, i;
 717         ir_node                    *copy, *in_node, *block, *in2_node;
 718         ia32_op_type_t              op_tp;
 719
 720         if (is_ia32_irn(irn)) {
 721                 /* AM Dest nodes don't produce any values  */
 722                 op_tp = get_ia32_op_type(irn);
 723                 if (op_tp == ia32_AddrModeD)
 724                         goto end;
 725
 726                 reqs  = get_ia32_out_req_all(irn);
 727                 n_res = get_ia32_n_res(irn);
 728                 block = get_nodes_block(irn);
 729
 730                 /* check all OUT requirements, if there is a should_be_same */
 731                 if ((op_tp == ia32_Normal || op_tp == ia32_AddrModeS) && need_constraint_copy(irn))
 732                 {
 733                         for (i = 0; i < n_res; i++) {
 734                                 if (arch_register_req_is(&(reqs[i]->req), should_be_same)) {
 735                                         /* get in and out register */
 736                                         out_reg  = get_ia32_out_reg(irn, i);
 737                                         in_node  = get_irn_n(irn, reqs[i]->same_pos);
 738                                         in_reg   = arch_get_irn_register(cg->arch_env, in_node);
 739
 740                                         /* don't copy ignore nodes */
 741                                         if (arch_irn_is(cg->arch_env, in_node, ignore) && is_Proj(in_node))
 742                                                 continue;
 743
 744                                         /* check if in and out register are equal */
 745                                         if (! REGS_ARE_EQUAL(out_reg, in_reg)) {
 746                                                 /* in case of a commutative op: just exchange the in's */
 747                                                 /* beware: the current op could be everything, so test for ia32 */
 748                                                 /*         commutativity first before getting the second in     */
 749                                                 if (is_ia32_commutative(irn)) {
 750                                                         in2_node = get_irn_n(irn, reqs[i]->same_pos ^ 1);
 751                                                         in2_reg  = arch_get_irn_register(cg->arch_env, in2_node);
 752
 753                                                         if (REGS_ARE_EQUAL(out_reg, in2_reg)) {
 754                                                                 set_irn_n(irn, reqs[i]->same_pos, in2_node);
 755                                                                 set_irn_n(irn, reqs[i]->same_pos ^ 1, in_node);
 756                                                         }
 757                                                         else
 758                                                                 goto insert_copy;
 759                                                 }
 760                                                 else {
 761 insert_copy:
 762                                                         DBG((cg->mod, LEVEL_1, "inserting copy for %+F in_pos %d\n", irn, reqs[i]->same_pos));
 763                                                         /* create copy from in register */
 764                                                         copy = be_new_Copy(arch_register_get_class(in_reg), cg->irg, block, in_node);
 765
 766                                                         DBG_OPT_2ADDRCPY(copy);
 767
 768                                                         /* destination is the out register */
 769                                                         arch_set_irn_register(cg->arch_env, copy, out_reg);
 770
 771                                                         /* insert copy before the node into the schedule */
 772                                                         sched_add_before(irn, copy);
 773
 774                                                         /* set copy as in */
 775                                                         set_irn_n(irn, reqs[i]->same_pos, copy);
 776                                                 }
 777                                         }
 778                                 }
 779                         }
 780                 }
 781
 782                 /* If we have a CondJmp/CmpSet/xCmpSet with immediate, we need to    */
 783                 /* check if it's the right operand, otherwise we have */
 784                 /* to change it, as CMP doesn't support immediate as  */
 785                 /* left operands.                                     */
 786                 if ((is_ia32_CondJmp(irn) || is_ia32_CmpSet(irn) || is_ia32_xCmpSet(irn)) &&
 787                         (is_ia32_ImmConst(irn) || is_ia32_ImmSymConst(irn))                   &&
 788                         op_tp == ia32_AddrModeS)
 789                 {
 790                         set_ia32_op_type(irn, ia32_AddrModeD);
 791                         set_ia32_pncode(irn, get_inversed_pnc(get_ia32_pncode(irn)));
 792                 }
 793
 794                 /* check if there is a sub which need to be transformed */
 795                 ia32_transform_sub_to_neg_add(irn, cg);
 796
 797                 /* transform a LEA into an Add if possible */
 798                 ia32_transform_lea_to_add(irn, cg);
 799         }
 800 end:
 801
 802         /* check for peephole optimization */
 803         ia32_peephole_optimization(irn, cg);
 804 }
 805
 806 static void ia32_finish_irg_walker(ir_node *block, void *env) {
 807         ir_node *irn, *next;
 808
 809         for (irn = sched_first(block); !sched_is_end(irn); irn = next) {
 810                 next = sched_next(irn);
 811                 ia32_finish_node(irn, env);
 812         }
 813 }
 814
 815 /**
 816  * Add Copy nodes for not fulfilled should_be_equal constraints
 817  */
 818 static void ia32_finish_irg(ir_graph *irg, ia32_code_gen_t *cg) {
 819         irg_block_walk_graph(irg, NULL, ia32_finish_irg_walker, cg);
 820 }
 821
 822
 823
 824 /**
 825  * Dummy functions for hooks we don't need but which must be filled.
 826  */
 827 static void ia32_before_sched(void *self) {
 828 }
 829
 830 /**
 831  * Called before the register allocator.
 832  * Calculate a block schedule here. We need it for the x87
 833  * simulator and the emitter.
 834  */
 835 static void ia32_before_ra(void *self) {
 836         ia32_code_gen_t *cg = self;
 837
 838         cg->blk_sched = sched_create_block_schedule(cg->irg);
 839 }
 840
 841
 842 /**
 843  * Transforms a be node into a Load.
 844  */
 845 static void transform_to_Load(ia32_transform_env_t *env) {
 846         ir_node *irn         = env->irn;
 847         entity  *ent         = be_get_frame_entity(irn);
 848         ir_mode *mode        = env->mode;
 849         ir_node *noreg       = ia32_new_NoReg_gp(env->cg);
 850         ir_node *nomem       = new_rd_NoMem(env->irg);
 851         ir_node *sched_point = NULL;
 852         ir_node *ptr         = get_irn_n(irn, 0);
 853         ir_node *mem         = be_is_Reload(irn) ? get_irn_n(irn, 1) : nomem;
 854         ir_node *new_op, *proj;
 855         const arch_register_t *reg;
 856
 857         if (sched_is_scheduled(irn)) {
 858                 sched_point = sched_prev(irn);
 859         }
 860
 861         if (mode_is_float(mode)) {
 862                 if (USE_SSE2(env->cg))
 863                         new_op = new_rd_ia32_xLoad(env->dbg, env->irg, env->block, ptr, noreg, mem);
 864                 else
 865                         new_op = new_rd_ia32_vfld(env->dbg, env->irg, env->block, ptr, noreg, mem);
 866         }
 867         else {
 868                 new_op = new_rd_ia32_Load(env->dbg, env->irg, env->block, ptr, noreg, mem);
 869         }
 870
 871         set_ia32_am_support(new_op, ia32_am_Source);
 872         set_ia32_op_type(new_op, ia32_AddrModeS);
 873         set_ia32_am_flavour(new_op, ia32_B);
 874         set_ia32_ls_mode(new_op, mode);
 875         set_ia32_frame_ent(new_op, ent);
 876         set_ia32_use_frame(new_op);
 877
 878         DBG_OPT_RELOAD2LD(irn, new_op);
 879
 880         proj = new_rd_Proj(env->dbg, env->irg, env->block, new_op, mode, pn_Load_res);
 881
 882         if (sched_point) {
 883                 sched_add_after(sched_point, new_op);
 884                 sched_add_after(new_op, proj);
 885
 886                 sched_remove(irn);
 887         }
 888
 889         /* copy the register from the old node to the new Load */
 890         reg = arch_get_irn_register(env->cg->arch_env, irn);
 891         arch_set_irn_register(env->cg->arch_env, new_op, reg);
 892
 893         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env->cg, irn));
 894
 895         exchange(irn, proj);
 896 }
 897
 898 /**
 899  * Transforms a be node into a Store.
 900  */
 901 static void transform_to_Store(ia32_transform_env_t *env) {
 902         ir_node *irn   = env->irn;
 903         entity  *ent   = be_get_frame_entity(irn);
 904         ir_mode *mode  = env->mode;
 905         ir_node *noreg = ia32_new_NoReg_gp(env->cg);
 906         ir_node *nomem = new_rd_NoMem(env->irg);
 907         ir_node *ptr   = get_irn_n(irn, 0);
 908         ir_node *val   = get_irn_n(irn, 1);
 909         ir_node *new_op, *proj;
 910         ir_node *sched_point = NULL;
 911
 912         if (sched_is_scheduled(irn)) {
 913                 sched_point = sched_prev(irn);
 914         }
 915
 916         if (mode_is_float(mode)) {
 917                 if (USE_SSE2(env->cg))
 918                         new_op = new_rd_ia32_xStore(env->dbg, env->irg, env->block, ptr, noreg, val, nomem);
 919                 else
 920                         new_op = new_rd_ia32_vfst(env->dbg, env->irg, env->block, ptr, noreg, val, nomem);
 921         }
 922         else if (get_mode_size_bits(mode) == 8) {
 923                 new_op = new_rd_ia32_Store8Bit(env->dbg, env->irg, env->block, ptr, noreg, val, nomem);
 924         }
 925         else {
 926                 new_op = new_rd_ia32_Store(env->dbg, env->irg, env->block, ptr, noreg, val, nomem);
 927         }
 928
 929         set_ia32_am_support(new_op, ia32_am_Dest);
 930         set_ia32_op_type(new_op, ia32_AddrModeD);
 931         set_ia32_am_flavour(new_op, ia32_B);
 932         set_ia32_ls_mode(new_op, mode);
 933         set_ia32_frame_ent(new_op, ent);
 934         set_ia32_use_frame(new_op);
 935
 936         DBG_OPT_SPILL2ST(irn, new_op);
 937
 938         proj = new_rd_Proj(env->dbg, env->irg, env->block, new_op, mode_M, pn_ia32_Store_M);
 939
 940         if (sched_point) {
 941                 sched_add_after(sched_point, new_op);
 942                 sched_add_after(new_op, proj);
 943
 944                 sched_remove(irn);
 945         }
 946
 947         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env->cg, irn));
 948
 949         exchange(irn, proj);
 950 }
 951
 952 /**
 953  * Fix the mode of Spill/Reload
 954  */
 955 static ir_mode *fix_spill_mode(ia32_code_gen_t *cg, ir_mode *mode)
 956 {
 957         if (mode_is_float(mode)) {
 958                 if (USE_SSE2(cg))
 959                         mode = mode_D;
 960                 else
 961                         mode = mode_E;
 962         }
 963         else
 964                 mode = mode_Is;
 965         return mode;
 966 }
 967
 968 /**
 969  * Block-Walker: Calls the transform functions Spill and Reload.
 970  */
 971 static void ia32_after_ra_walker(ir_node *block, void *env) {
 972         ir_node *node, *prev;
 973         ia32_code_gen_t *cg = env;
 974         ia32_transform_env_t tenv;
 975
 976         tenv.block = block;
 977         tenv.irg   = current_ir_graph;
 978         tenv.cg    = cg;
 979         DEBUG_ONLY(tenv.mod = cg->mod;)
 980
 981         /* beware: the schedule is changed here */
 982         for (node = sched_last(block); !sched_is_begin(node); node = prev) {
 983                 prev = sched_prev(node);
 984                 if (be_is_Reload(node)) {
 985                         /* we always reload the whole register  */
 986                         tenv.dbg  = get_irn_dbg_info(node);
 987                         tenv.irn  = node;
 988                         tenv.mode = fix_spill_mode(cg, get_irn_mode(node));
 989                         transform_to_Load(&tenv);
 990                 }
 991                 else if (be_is_Spill(node)) {
 992                         /* we always spill the whole register  */
 993                         tenv.dbg  = get_irn_dbg_info(node);
 994                         tenv.irn  = node;
 995                         tenv.mode = fix_spill_mode(cg, get_irn_mode(be_get_Spill_context(node)));
 996                         transform_to_Store(&tenv);
 997                 }
 998         }
 999 }
1000
1001 /**
1002  * We transform Spill and Reload here. This needs to be done before
1003  * stack biasing otherwise we would miss the corrected offset for these nodes.
1004  *
1005  * If x87 instruction should be emitted, run the x87 simulator and patch
1006  * the virtual instructions. This must obviously be done after register allocation.
1007  */
1008 static void ia32_after_ra(void *self) {
1009         ia32_code_gen_t *cg = self;
1010         irg_block_walk_graph(cg->irg, NULL, ia32_after_ra_walker, self);
1011
1012         /* if we do x87 code generation, rewrite all the virtual instructions and registers */
1013         if (cg->used_fp == fp_x87 || cg->force_sim) {
1014                 x87_simulate_graph(cg->arch_env, cg->irg, cg->blk_sched);
1015         }
1016 }
1017
1018
1019 /**
1020  * Emits the code, closes the output file and frees
1021  * the code generator interface.
1022  */
1023 static void ia32_codegen(void *self) {
1024         ia32_code_gen_t *cg = self;
1025         ir_graph        *irg = cg->irg;
1026
1027         ia32_finish_irg(irg, cg);
1028         be_dump(irg, "-finished", dump_ir_block_graph_sched);
1029         ia32_gen_routine(cg->isa->out, irg, cg);
1030
1031         cur_reg_set = NULL;
1032
1033         /* remove it from the isa */
1034         cg->isa->cg = NULL;
1035
1036         /* de-allocate code generator */
1037         del_set(cg->reg_set);
1038         free(self);
1039
1040 }
1041
1042 static void *ia32_cg_init(const be_irg_t *birg);
1043
1044 static const arch_code_generator_if_t ia32_code_gen_if = {
1045         ia32_cg_init,
1046         NULL,                /* before abi introduce hook */
1047         ia32_prepare_graph,
1048         ia32_before_sched,   /* before scheduling hook */
1049         ia32_before_ra,      /* before register allocation hook */
1050         ia32_after_ra,       /* after register allocation hook */
1051         ia32_codegen         /* emit && done */
1052 };
1053
1054 /**
1055  * Initializes a IA32 code generator.
1056  */
1057 static void *ia32_cg_init(const be_irg_t *birg) {
1058         ia32_isa_t      *isa = (ia32_isa_t *)birg->main_env->arch_env->isa;
1059         ia32_code_gen_t *cg  = xcalloc(1, sizeof(*cg));
1060
1061         cg->impl      = &ia32_code_gen_if;
1062         cg->irg       = birg->irg;
1063         cg->reg_set   = new_set(ia32_cmp_irn_reg_assoc, 1024);
1064         cg->arch_env  = birg->main_env->arch_env;
1065         cg->isa       = isa;
1066         cg->birg      = birg;
1067         cg->blk_sched = NULL;
1068         cg->fp_to_gp  = NULL;
1069         cg->gp_to_fp  = NULL;
1070         cg->fp_kind   = isa->fp_kind;
1071         cg->used_fp   = fp_none;
1072
1073         FIRM_DBG_REGISTER(cg->mod, "firm.be.ia32.cg");
1074
1075         /* copy optimizations from isa for easier access */
1076         cg->opt = isa->opt;
1077
1078         /* enter it */
1079         isa->cg = cg;
1080
1081 #ifndef NDEBUG
1082         if (isa->name_obst_size) {
1083                 //printf("freed %d bytes from name obst\n", isa->name_obst_size);
1084                 isa->name_obst_size = 0;
1085                 obstack_free(isa->name_obst, NULL);
1086                 obstack_init(isa->name_obst);
1087         }
1088 #endif /* NDEBUG */
1089
1090         cur_reg_set = cg->reg_set;
1091
1092         ia32_irn_ops.cg = cg;
1093
1094         return (arch_code_generator_t *)cg;
1095 }
1096
1097
1098
1099 /*****************************************************************
1100  *  ____             _                  _   _____  _____
1101  * |  _ \           | |                | | |_   _|/ ____|  /\
1102  * | |_) | __ _  ___| | _____ _ __   __| |   | | | (___   /  \
1103  * |  _ < / _` |/ __| |/ / _ \ '_ \ / _` |   | |  \___ \ / /\ \
1104  * | |_) | (_| | (__|   <  __/ | | | (_| |  _| |_ ____) / ____ \
1105  * |____/ \__,_|\___|_|\_\___|_| |_|\__,_| |_____|_____/_/    \_\
1106  *
1107  *****************************************************************/
1108
1109 /**
1110  * The template that generates a new ISA object.
1111  * Note that this template can be changed by command line
1112  * arguments.
1113  */
1114 static ia32_isa_t ia32_isa_template = {
1115         {
1116                 &ia32_isa_if,            /* isa interface implementation */
1117                 &ia32_gp_regs[REG_ESP],  /* stack pointer register */
1118                 &ia32_gp_regs[REG_EBP],  /* base pointer register */
1119                 -1,                      /* stack direction */
1120         },
1121         NULL,                    /* 16bit register names */
1122         NULL,                    /* 8bit register names */
1123         NULL,                    /* types */
1124         NULL,                    /* tv_ents */
1125         (0                 |
1126         IA32_OPT_INCDEC    |     /* optimize add 1, sub 1 into inc/dec               default: on  */
1127         IA32_OPT_DOAM      |     /* optimize address mode                            default: on  */
1128         IA32_OPT_LEA       |     /* optimize for LEAs                                default: on  */
1129         IA32_OPT_PLACECNST |     /* place constants immediately before instructions, default: on  */
1130         IA32_OPT_IMMOPS    |     /* operations can use immediates,                   default: on  */
1131         IA32_OPT_EXTBB),         /* use extended basic block scheduling,             default: on  */
1132         arch_pentium_4,          /* instruction architecture */
1133         arch_pentium_4,          /* optimize for architecture */
1134         fp_sse2,                 /* use sse2 unit */
1135         NULL,                    /* current code generator */
1136 #ifndef NDEBUG
1137         NULL,                    /* name obstack */
1138         0                        /* name obst size */
1139 #endif
1140 };
1141
1142 /**
1143  * Initializes the backend ISA.
1144  */
1145 static void *ia32_init(FILE *file_handle) {
1146         static int inited = 0;
1147         ia32_isa_t *isa;
1148
1149         if (inited)
1150                 return NULL;
1151
1152         isa = xmalloc(sizeof(*isa));
1153         memcpy(isa, &ia32_isa_template, sizeof(*isa));
1154
1155         ia32_register_init(isa);
1156         ia32_create_opcodes();
1157
1158         if ((ARCH_INTEL(isa->arch) && isa->arch < arch_pentium_4) ||
1159             (ARCH_AMD(isa->arch) && isa->arch < arch_athlon))
1160                 /* no SSE2 for these cpu's */
1161                 isa->fp_kind = fp_x87;
1162
1163         if (ARCH_INTEL(isa->opt_arch) && isa->opt_arch >= arch_pentium_4) {
1164                 /* Pentium 4 don't like inc and dec instructions */
1165                 isa->opt &= ~IA32_OPT_INCDEC;
1166         }
1167
1168         isa->regs_16bit = pmap_create();
1169         isa->regs_8bit  = pmap_create();
1170         isa->types      = pmap_create();
1171         isa->tv_ent     = pmap_create();
1172         isa->out        = file_handle;
1173
1174         ia32_build_16bit_reg_map(isa->regs_16bit);
1175         ia32_build_8bit_reg_map(isa->regs_8bit);
1176
1177         /* patch register names of x87 registers */
1178         if (USE_x87(isa)) {
1179           ia32_st_regs[0].name = "st";
1180           ia32_st_regs[1].name = "st(1)";
1181           ia32_st_regs[2].name = "st(2)";
1182           ia32_st_regs[3].name = "st(3)";
1183           ia32_st_regs[4].name = "st(4)";
1184           ia32_st_regs[5].name = "st(5)";
1185           ia32_st_regs[6].name = "st(6)";
1186           ia32_st_regs[7].name = "st(7)";
1187         }
1188
1189 #ifndef NDEBUG
1190         isa->name_obst = xmalloc(sizeof(*isa->name_obst));
1191         obstack_init(isa->name_obst);
1192         isa->name_obst_size = 0;
1193 #endif /* NDEBUG */
1194
1195         ia32_handle_intrinsics();
1196         ia32_switch_section(NULL, NO_SECTION);
1197         fprintf(isa->out, "\t.intel_syntax\n");
1198
1199         inited = 1;
1200
1201         return isa;
1202 }
1203
1204
1205
1206 /**
1207  * Closes the output file and frees the ISA structure.
1208  */
1209 static void ia32_done(void *self) {
1210         ia32_isa_t *isa = self;
1211
1212         /* emit now all global declarations */
1213         ia32_gen_decls(isa->out);
1214
1215         pmap_destroy(isa->regs_16bit);
1216         pmap_destroy(isa->regs_8bit);
1217         pmap_destroy(isa->tv_ent);
1218         pmap_destroy(isa->types);
1219
1220 #ifndef NDEBUG
1221         //printf("name obst size = %d bytes\n", isa->name_obst_size);
1222         obstack_free(isa->name_obst, NULL);
1223 #endif /* NDEBUG */
1224
1225         free(self);
1226 }
1227
1228
1229 /**
1230  * Return the number of register classes for this architecture.
1231  * We report always these:
1232  *  - the general purpose registers
1233  *  - the SSE floating point register set
1234  *  - the virtual floating point registers
1235  */
1236 static int ia32_get_n_reg_class(const void *self) {
1237         return 3;
1238 }
1239
1240 /**
1241  * Return the register class for index i.
1242  */
1243 static const arch_register_class_t *ia32_get_reg_class(const void *self, int i) {
1244         const ia32_isa_t *isa = self;
1245         assert(i >= 0 && i < 3 && "Invalid ia32 register class requested.");
1246         if (i == 0)
1247                 return &ia32_reg_classes[CLASS_ia32_gp];
1248         else if (i == 1)
1249                 return &ia32_reg_classes[CLASS_ia32_xmm];
1250         else
1251                 return &ia32_reg_classes[CLASS_ia32_vfp];
1252 }
1253
1254 /**
1255  * Get the register class which shall be used to store a value of a given mode.
1256  * @param self The this pointer.
1257  * @param mode The mode in question.
1258  * @return A register class which can hold values of the given mode.
1259  */
1260 const arch_register_class_t *ia32_get_reg_class_for_mode(const void *self, const ir_mode *mode) {
1261         const ia32_isa_t *isa = self;
1262         if (mode_is_float(mode)) {
1263                 return USE_SSE2(isa) ? &ia32_reg_classes[CLASS_ia32_xmm] : &ia32_reg_classes[CLASS_ia32_vfp];
1264         }
1265         else
1266                 return &ia32_reg_classes[CLASS_ia32_gp];
1267 }
1268
1269 /**
1270  * Get the ABI restrictions for procedure calls.
1271  * @param self        The this pointer.
1272  * @param method_type The type of the method (procedure) in question.
1273  * @param abi         The abi object to be modified
1274  */
1275 static void ia32_get_call_abi(const void *self, ir_type *method_type, be_abi_call_t *abi) {
1276         const ia32_isa_t *isa = self;
1277         ir_type  *tp;
1278         ir_mode  *mode;
1279         unsigned  cc        = get_method_calling_convention(method_type);
1280         int       n         = get_method_n_params(method_type);
1281         int       biggest_n = -1;
1282         int       stack_idx = 0;
1283         int       i, ignore_1, ignore_2;
1284         ir_mode **modes;
1285         const arch_register_t *reg;
1286         be_abi_call_flags_t call_flags = be_abi_call_get_flags(abi);
1287
1288         unsigned use_push = !IS_P6_ARCH(isa->opt_arch);
1289
1290         /* set abi flags for calls */
1291         call_flags.bits.left_to_right         = 0;  /* always last arg first on stack */
1292         call_flags.bits.store_args_sequential = use_push;
1293         /* call_flags.bits.try_omit_fp                 not changed: can handle both settings */
1294         call_flags.bits.fp_free               = 0;  /* the frame pointer is fixed in IA32 */
1295         call_flags.bits.call_has_imm          = 1;  /* IA32 calls can have immediate address */
1296
1297         /* set stack parameter passing style */
1298         be_abi_call_set_flags(abi, call_flags, &ia32_abi_callbacks);
1299
1300         /* collect the mode for each type */
1301         modes = alloca(n * sizeof(modes[0]));
1302
1303         for (i = 0; i < n; i++) {
1304                 tp       = get_method_param_type(method_type, i);
1305                 modes[i] = get_type_mode(tp);
1306         }
1307
1308         /* set register parameters  */
1309         if (cc & cc_reg_param) {
1310                 /* determine the number of parameters passed via registers */
1311                 biggest_n = ia32_get_n_regparam_class(n, modes, &ignore_1, &ignore_2);
1312
1313                 /* loop over all parameters and set the register requirements */
1314                 for (i = 0; i <= biggest_n; i++) {
1315                         reg = ia32_get_RegParam_reg(n, modes, i, cc);
1316                         assert(reg && "kaputt");
1317                         be_abi_call_param_reg(abi, i, reg);
1318                 }
1319
1320                 stack_idx = i;
1321         }
1322
1323
1324         /* set stack parameters */
1325         for (i = stack_idx; i < n; i++) {
1326                 be_abi_call_param_stack(abi, i, 1, 0, 0);
1327         }
1328
1329
1330         /* set return registers */
1331         n = get_method_n_ress(method_type);
1332
1333         assert(n <= 2 && "more than two results not supported");
1334
1335         /* In case of 64bit returns, we will have two 32bit values */
1336         if (n == 2) {
1337                 tp   = get_method_res_type(method_type, 0);
1338                 mode = get_type_mode(tp);
1339
1340                 assert(!mode_is_float(mode) && "two FP results not supported");
1341
1342                 tp   = get_method_res_type(method_type, 1);
1343                 mode = get_type_mode(tp);
1344
1345                 assert(!mode_is_float(mode) && "two FP results not supported");
1346
1347                 be_abi_call_res_reg(abi, 0, &ia32_gp_regs[REG_EAX]);
1348                 be_abi_call_res_reg(abi, 1, &ia32_gp_regs[REG_EDX]);
1349         }
1350         else if (n == 1) {
1351                 const arch_register_t *reg;
1352
1353                 tp   = get_method_res_type(method_type, 0);
1354                 assert(is_atomic_type(tp));
1355                 mode = get_type_mode(tp);
1356
1357                 reg = mode_is_float(mode) ?
1358                         (USE_SSE2(isa) ? &ia32_xmm_regs[REG_XMM0] : &ia32_vfp_regs[REG_VF0]) :
1359                         &ia32_gp_regs[REG_EAX];
1360
1361                 be_abi_call_res_reg(abi, 0, reg);
1362         }
1363 }
1364
1365
1366 static const void *ia32_get_irn_ops(const arch_irn_handler_t *self, const ir_node *irn) {
1367         return &ia32_irn_ops;
1368 }
1369
1370 const arch_irn_handler_t ia32_irn_handler = {
1371         ia32_get_irn_ops
1372 };
1373
1374 const arch_irn_handler_t *ia32_get_irn_handler(const void *self) {
1375         return &ia32_irn_handler;
1376 }
1377
1378 int ia32_to_appear_in_schedule(void *block_env, const ir_node *irn) {
1379         return is_ia32_irn(irn);
1380 }
1381
1382 /**
1383  * Initializes the code generator interface.
1384  */
1385 static const arch_code_generator_if_t *ia32_get_code_generator_if(void *self) {
1386         return &ia32_code_gen_if;
1387 }
1388
1389 list_sched_selector_t ia32_sched_selector;
1390
1391 /**
1392  * Returns the reg_pressure scheduler with to_appear_in_schedule() overloaded
1393  */
1394 static const list_sched_selector_t *ia32_get_list_sched_selector(const void *self) {
1395 //      memcpy(&ia32_sched_selector, reg_pressure_selector, sizeof(list_sched_selector_t));
1396         memcpy(&ia32_sched_selector, trivial_selector, sizeof(list_sched_selector_t));
1397         ia32_sched_selector.to_appear_in_schedule = ia32_to_appear_in_schedule;
1398         return &ia32_sched_selector;
1399 }
1400
1401 /**
1402  * Returns the necessary byte alignment for storing a register of given class.
1403  */
1404 static int ia32_get_reg_class_alignment(const void *self, const arch_register_class_t *cls) {
1405         ir_mode *mode = arch_register_class_mode(cls);
1406         int bytes     = get_mode_size_bytes(mode);
1407
1408         if (mode_is_float(mode) && bytes > 8)
1409                 return 16;
1410         return bytes;
1411 }
1412
1413 static ia32_intrinsic_env_t intrinsic_env = { NULL, NULL };
1414
1415 /**
1416  * Returns the libFirm configuration parameter for this backend.
1417  */
1418 static const backend_params *ia32_get_libfirm_params(void) {
1419         static const arch_dep_params_t ad = {
1420                 1, /* also use subs */
1421                 4, /* maximum shifts */
1422                 31, /* maximum shift amount */
1423
1424                 1, /* allow Mulhs */
1425                 1, /* allow Mulus */
1426                 32  /* Mulh allowed up to 32 bit */
1427         };
1428         static backend_params p = {
1429                 NULL,  /* no additional opcodes */
1430                 NULL,  /* will be set later */
1431                 1,     /* need dword lowering */
1432                 ia32_create_intrinsic_fkt,
1433                 &intrinsic_env,  /* context for ia32_create_intrinsic_fkt */
1434         };
1435
1436         p.dep_param = &ad;
1437         return &p;
1438 }
1439 #ifdef WITH_LIBCORE
1440
1441 /* instruction set architectures. */
1442 static const lc_opt_enum_int_items_t arch_items[] = {
1443         { "386",        arch_i386, },
1444         { "486",        arch_i486, },
1445         { "pentium",    arch_pentium, },
1446         { "586",        arch_pentium, },
1447         { "pentiumpro", arch_pentium_pro, },
1448         { "686",        arch_pentium_pro, },
1449         { "pentiummmx", arch_pentium_mmx, },
1450         { "pentium2",   arch_pentium_2, },
1451         { "p2",         arch_pentium_2, },
1452         { "pentium3",   arch_pentium_3, },
1453         { "p3",         arch_pentium_3, },
1454         { "pentium4",   arch_pentium_4, },
1455         { "p4",         arch_pentium_4, },
1456         { "pentiumm",   arch_pentium_m, },
1457         { "pm",         arch_pentium_m, },
1458         { "core",       arch_core, },
1459         { "k6",         arch_k6, },
1460         { "athlon",     arch_athlon, },
1461         { "athlon64",   arch_athlon_64, },
1462         { "opteron",    arch_opteron, },
1463         { NULL,         0 }
1464 };
1465
1466 static lc_opt_enum_int_var_t arch_var = {
1467         &ia32_isa_template.arch, arch_items
1468 };
1469
1470 static lc_opt_enum_int_var_t opt_arch_var = {
1471         &ia32_isa_template.opt_arch, arch_items
1472 };
1473
1474 static const lc_opt_enum_int_items_t fp_unit_items[] = {
1475         { "x87" ,    fp_x87 },
1476         { "sse2",    fp_sse2 },
1477         { NULL,      0 }
1478 };
1479
1480 static lc_opt_enum_int_var_t fp_unit_var = {
1481         &ia32_isa_template.fp_kind, fp_unit_items
1482 };
1483
1484 static const lc_opt_enum_int_items_t gas_items[] = {
1485         { "linux",   ASM_LINUX_GAS },
1486         { "mingw",   ASM_MINGW_GAS },
1487         { NULL,      0 }
1488 };
1489
1490 static lc_opt_enum_int_var_t gas_var = {
1491         (int *)&asm_flavour, gas_items
1492 };
1493
1494 static const lc_opt_table_entry_t ia32_options[] = {
1495         LC_OPT_ENT_ENUM_INT("arch",      "select the instruction architecture", &arch_var),
1496         LC_OPT_ENT_ENUM_INT("opt",       "optimize for instruction architecture", &opt_arch_var),
1497         LC_OPT_ENT_ENUM_INT("fpunit",    "select the floating point unit", &fp_unit_var),
1498         LC_OPT_ENT_NEGBIT("noaddrmode",  "do not use address mode", &ia32_isa_template.opt, IA32_OPT_DOAM),
1499         LC_OPT_ENT_NEGBIT("nolea",       "do not optimize for LEAs", &ia32_isa_template.opt, IA32_OPT_LEA),
1500         LC_OPT_ENT_NEGBIT("noplacecnst", "do not place constants", &ia32_isa_template.opt, IA32_OPT_PLACECNST),
1501         LC_OPT_ENT_NEGBIT("noimmop",     "no operations with immediates", &ia32_isa_template.opt, IA32_OPT_IMMOPS),
1502         LC_OPT_ENT_NEGBIT("noextbb",     "do not use extended basic block scheduling", &ia32_isa_template.opt, IA32_OPT_EXTBB),
1503         LC_OPT_ENT_ENUM_INT("gasmode",   "set the GAS compatibility mode", &gas_var),
1504         { NULL }
1505 };
1506
1507 /**
1508  * Register command line options for the ia32 backend.
1509  *
1510  * Options so far:
1511  *
1512  * ia32-arch=arch    create instruction for arch
1513  * ia32-opt=arch     optimize for run on arch
1514  * ia32-fpunit=unit  select floating point unit (x87 or SSE2)
1515  * ia32-incdec       optimize for inc/dec
1516  * ia32-noaddrmode   do not use address mode
1517  * ia32-nolea        do not optimize for LEAs
1518  * ia32-noplacecnst  do not place constants,
1519  * ia32-noimmop      no operations with immediates
1520  * ia32-noextbb      do not use extended basic block scheduling
1521  * ia32-gasmode      set the GAS compatibility mode
1522  */
1523 static void ia32_register_options(lc_opt_entry_t *ent)
1524 {
1525         lc_opt_entry_t *be_grp_ia32 = lc_opt_get_grp(ent, "ia32");
1526         lc_opt_add_table(be_grp_ia32, ia32_options);
1527 }
1528 #endif /* WITH_LIBCORE */
1529
1530 const arch_isa_if_t ia32_isa_if = {
1531         ia32_init,
1532         ia32_done,
1533         ia32_get_n_reg_class,
1534         ia32_get_reg_class,
1535         ia32_get_reg_class_for_mode,
1536         ia32_get_call_abi,
1537         ia32_get_irn_handler,
1538         ia32_get_code_generator_if,
1539         ia32_get_list_sched_selector,
1540         ia32_get_reg_class_alignment,
1541         ia32_get_libfirm_params,
1542 #ifdef WITH_LIBCORE
1543         ia32_register_options
1544 #endif
1545 };