nsz Git - libfirm/blob - ir/be/ia32/bearch_ia32.c

   1 /*
   2  * Copyright (C) 1995-2007 University of Karlsruhe.  All right reserved.
   3  *
   4  * This file is part of libFirm.
   5  *
   6  * This file may be distributed and/or modified under the terms of the
   7  * GNU General Public License version 2 as published by the Free Software
   8  * Foundation and appearing in the file LICENSE.GPL included in the
   9  * packaging of this file.
  10  *
  11  * Licensees holding valid libFirm Professional Edition licenses may use
  12  * this file in accordance with the libFirm Commercial License.
  13  * Agreement provided with the Software.
  14  *
  15  * This file is provided AS IS with NO WARRANTY OF ANY KIND, INCLUDING THE
  16  * WARRANTY OF DESIGN, MERCHANTABILITY AND FITNESS FOR A PARTICULAR
  17  * PURPOSE.
  18  */
  19
  20 /**
  21  * @file
  22  * @brief       This is the main ia32 firm backend driver.
  23  * @author      Christian Wuerdig
  24  * @version     $Id$
  25  */
  26 #ifdef HAVE_CONFIG_H
  27 #include "config.h"
  28 #endif
  29
  30 #include <libcore/lc_opts.h>
  31 #include <libcore/lc_opts_enum.h>
  32
  33 #include <math.h>
  34
  35 #include "pseudo_irg.h"
  36 #include "irarch.h"
  37 #include "irgwalk.h"
  38 #include "irprog.h"
  39 #include "irprintf.h"
  40 #include "iredges_t.h"
  41 #include "ircons.h"
  42 #include "irgmod.h"
  43 #include "irgopt.h"
  44 #include "irbitset.h"
  45 #include "irgopt.h"
  46 #include "pdeq.h"
  47 #include "pset.h"
  48 #include "debug.h"
  49 #include "error.h"
  50 #include "xmalloc.h"
  51 #include "irtools.h"
  52
  53 #include "../beabi.h"
  54 #include "../beirg_t.h"
  55 #include "../benode_t.h"
  56 #include "../belower.h"
  57 #include "../besched_t.h"
  58 #include "be.h"
  59 #include "../be_t.h"
  60 #include "../beirgmod.h"
  61 #include "../be_dbgout.h"
  62 #include "../beblocksched.h"
  63 #include "../bemachine.h"
  64 #include "../beilpsched.h"
  65 #include "../bespillslots.h"
  66 #include "../bemodule.h"
  67 #include "../begnuas.h"
  68 #include "../bestate.h"
  69 #include "../beflags.h"
  70
  71 #include "bearch_ia32_t.h"
  72
  73 #include "ia32_new_nodes.h"
  74 #include "gen_ia32_regalloc_if.h"
  75 #include "gen_ia32_machine.h"
  76 #include "ia32_transform.h"
  77 #include "ia32_emitter.h"
  78 #include "ia32_map_regs.h"
  79 #include "ia32_optimize.h"
  80 #include "ia32_x87.h"
  81 #include "ia32_dbg_stat.h"
  82 #include "ia32_finish.h"
  83 #include "ia32_util.h"
  84 #include "ia32_fpu.h"
  85
  86 DEBUG_ONLY(static firm_dbg_module_t *dbg = NULL;)
  87
  88 /* TODO: ugly */
  89 static set *cur_reg_set = NULL;
  90
  91 ir_mode         *mode_fpcw       = NULL;
  92 ia32_code_gen_t *ia32_current_cg = NULL;
  93
  94 /**
  95  * The environment for the intrinsic mapping.
  96  */
  97 static ia32_intrinsic_env_t intrinsic_env = {
  98         NULL,    /* the isa */
  99         NULL,    /* the irg, these entities belong to */
 100         NULL,    /* entity for first div operand (move into FPU) */
 101         NULL,    /* entity for second div operand (move into FPU) */
 102         NULL,    /* entity for converts ll -> d */
 103         NULL,    /* entity for converts d -> ll */
 104         NULL,    /* entity for __divdi3 library call */
 105         NULL,    /* entity for __moddi3 library call */
 106         NULL,    /* entity for __udivdi3 library call */
 107         NULL,    /* entity for __umoddi3 library call */
 108         NULL,    /* bias value for conversion from float to unsigned 64 */
 109 };
 110
 111
 112 typedef ir_node *(*create_const_node_func) (dbg_info *dbg, ir_graph *irg, ir_node *block);
 113
 114 static INLINE ir_node *create_const(ia32_code_gen_t *cg, ir_node **place,
 115                                     create_const_node_func func,
 116                                     const arch_register_t* reg)
 117 {
 118         ir_node *block, *res;
 119
 120         if(*place != NULL)
 121                 return *place;
 122
 123         block = get_irg_start_block(cg->irg);
 124         res = func(NULL, cg->irg, block);
 125         arch_set_irn_register(cg->arch_env, res, reg);
 126         *place = res;
 127
 128         add_irn_dep(get_irg_end(cg->irg), res);
 129         /* add_irn_dep(get_irg_start(cg->irg), res); */
 130
 131         return res;
 132 }
 133
 134 /* Creates the unique per irg GP NoReg node. */
 135 ir_node *ia32_new_NoReg_gp(ia32_code_gen_t *cg) {
 136         return create_const(cg, &cg->noreg_gp, new_rd_ia32_NoReg_GP,
 137                             &ia32_gp_regs[REG_GP_NOREG]);
 138 }
 139
 140 ir_node *ia32_new_NoReg_vfp(ia32_code_gen_t *cg) {
 141         return create_const(cg, &cg->noreg_vfp, new_rd_ia32_NoReg_VFP,
 142                             &ia32_vfp_regs[REG_VFP_NOREG]);
 143 }
 144
 145 ir_node *ia32_new_NoReg_xmm(ia32_code_gen_t *cg) {
 146         return create_const(cg, &cg->noreg_xmm, new_rd_ia32_NoReg_XMM,
 147                             &ia32_xmm_regs[REG_XMM_NOREG]);
 148 }
 149
 150 /* Creates the unique per irg FP NoReg node. */
 151 ir_node *ia32_new_NoReg_fp(ia32_code_gen_t *cg) {
 152         return USE_SSE2(cg) ? ia32_new_NoReg_xmm(cg) : ia32_new_NoReg_vfp(cg);
 153 }
 154
 155 ir_node *ia32_new_Unknown_gp(ia32_code_gen_t *cg) {
 156         return create_const(cg, &cg->unknown_gp, new_rd_ia32_Unknown_GP,
 157                             &ia32_gp_regs[REG_GP_UKNWN]);
 158 }
 159
 160 ir_node *ia32_new_Unknown_vfp(ia32_code_gen_t *cg) {
 161         return create_const(cg, &cg->unknown_vfp, new_rd_ia32_Unknown_VFP,
 162                             &ia32_vfp_regs[REG_VFP_UKNWN]);
 163 }
 164
 165 ir_node *ia32_new_Unknown_xmm(ia32_code_gen_t *cg) {
 166         return create_const(cg, &cg->unknown_xmm, new_rd_ia32_Unknown_XMM,
 167                             &ia32_xmm_regs[REG_XMM_UKNWN]);
 168 }
 169
 170 ir_node *ia32_new_Fpu_truncate(ia32_code_gen_t *cg) {
 171         return create_const(cg, &cg->fpu_trunc_mode, new_rd_ia32_ChangeCW,
 172                         &ia32_fp_cw_regs[REG_FPCW]);
 173 }
 174
 175
 176 /**
 177  * Returns gp_noreg or fp_noreg, depending in input requirements.
 178  */
 179 ir_node *ia32_get_admissible_noreg(ia32_code_gen_t *cg, ir_node *irn, int pos) {
 180         const arch_register_req_t *req;
 181
 182         req = arch_get_register_req(cg->arch_env, irn, pos);
 183         assert(req != NULL && "Missing register requirements");
 184         if (req->cls == &ia32_reg_classes[CLASS_ia32_gp])
 185                 return ia32_new_NoReg_gp(cg);
 186
 187         return ia32_new_NoReg_fp(cg);
 188 }
 189
 190 /**************************************************
 191  *                         _ _              _  __
 192  *                        | | |            (_)/ _|
 193  *  _ __ ___  __ _    __ _| | | ___   ___   _| |_
 194  * | '__/ _ \/ _` |  / _` | | |/ _ \ / __| | |  _|
 195  * | | |  __/ (_| | | (_| | | | (_) | (__  | | |
 196  * |_|  \___|\__, |  \__,_|_|_|\___/ \___| |_|_|
 197  *            __/ |
 198  *           |___/
 199  **************************************************/
 200
 201 /**
 202  * Return register requirements for an ia32 node.
 203  * If the node returns a tuple (mode_T) then the proj's
 204  * will be asked for this information.
 205  */
 206 static const arch_register_req_t *ia32_get_irn_reg_req(const void *self,
 207                                                        const ir_node *node,
 208                                                                                                            int pos)
 209 {
 210         long node_pos = pos == -1 ? 0 : pos;
 211         ir_mode *mode     = is_Block(node) ? NULL : get_irn_mode(node);
 212         (void) self;
 213
 214         if (is_Block(node) || mode == mode_X) {
 215                 return arch_no_register_req;
 216         }
 217
 218         if (mode == mode_T && pos < 0) {
 219                 return arch_no_register_req;
 220         }
 221
 222         if (is_Proj(node)) {
 223                 if(mode == mode_M)
 224                         return arch_no_register_req;
 225
 226                 if(pos >= 0) {
 227                         return arch_no_register_req;
 228                 }
 229
 230                 node_pos = (pos == -1) ? get_Proj_proj(node) : pos;
 231                 node     = skip_Proj_const(node);
 232         }
 233
 234         if (is_ia32_irn(node)) {
 235                 const arch_register_req_t *req;
 236                 if(pos >= 0)
 237                         req = get_ia32_in_req(node, pos);
 238                 else
 239                         req = get_ia32_out_req(node, node_pos);
 240
 241                 assert(req != NULL);
 242
 243                 return req;
 244         }
 245
 246         /* unknowns should be transformed already */
 247         assert(!is_Unknown(node));
 248
 249         return arch_no_register_req;
 250 }
 251
 252 static void ia32_set_irn_reg(const void *self, ir_node *irn,
 253                              const arch_register_t *reg)
 254 {
 255         int                   pos = 0;
 256         (void) self;
 257
 258         if (get_irn_mode(irn) == mode_X) {
 259                 return;
 260         }
 261
 262         if (is_Proj(irn)) {
 263                 pos = get_Proj_proj(irn);
 264                 irn = skip_Proj(irn);
 265         }
 266
 267         if (is_ia32_irn(irn)) {
 268                 const arch_register_t **slots;
 269
 270                 slots      = get_ia32_slots(irn);
 271                 slots[pos] = reg;
 272         } else {
 273                 ia32_set_firm_reg(irn, reg, cur_reg_set);
 274         }
 275 }
 276
 277 static const arch_register_t *ia32_get_irn_reg(const void *self,
 278                                                const ir_node *irn)
 279 {
 280         int pos = 0;
 281         const arch_register_t *reg = NULL;
 282         (void) self;
 283
 284         if (is_Proj(irn)) {
 285
 286                 if (get_irn_mode(irn) == mode_X) {
 287                         return NULL;
 288                 }
 289
 290                 pos = get_Proj_proj(irn);
 291                 irn = skip_Proj_const(irn);
 292         }
 293
 294         if (is_ia32_irn(irn)) {
 295                 const arch_register_t **slots;
 296                 slots = get_ia32_slots(irn);
 297                 reg   = slots[pos];
 298         } else {
 299                 reg = ia32_get_firm_reg(irn, cur_reg_set);
 300         }
 301
 302         return reg;
 303 }
 304
 305 static arch_irn_class_t ia32_classify(const void *self, const ir_node *irn) {
 306         arch_irn_class_t classification = arch_irn_class_normal;
 307         (void) self;
 308
 309         irn = skip_Proj_const(irn);
 310
 311         if (is_cfop(irn))
 312                 classification |= arch_irn_class_branch;
 313
 314         if (! is_ia32_irn(irn))
 315                 return classification & ~arch_irn_class_normal;
 316
 317         if (is_ia32_Ld(irn))
 318                 classification |= arch_irn_class_load;
 319
 320         if (is_ia32_St(irn))
 321                 classification |= arch_irn_class_store;
 322
 323         if (is_ia32_need_stackent(irn))
 324                 classification |= arch_irn_class_reload;
 325
 326         return classification;
 327 }
 328
 329 static arch_irn_flags_t ia32_get_flags(const void *self, const ir_node *irn) {
 330         arch_irn_flags_t flags = arch_irn_flags_none;
 331         (void) self;
 332
 333         if (is_Unknown(irn))
 334                 return arch_irn_flags_ignore;
 335
 336         if(is_Proj(irn) && mode_is_datab(get_irn_mode(irn))) {
 337                 ir_node *pred = get_Proj_pred(irn);
 338
 339                 if(is_ia32_irn(pred)) {
 340                         flags = get_ia32_out_flags(pred, get_Proj_proj(irn));
 341                 }
 342
 343                 irn = pred;
 344         }
 345
 346         if (is_ia32_irn(irn)) {
 347                 flags |= get_ia32_flags(irn);
 348         }
 349
 350         return flags;
 351 }
 352
 353 /**
 354  * The IA32 ABI callback object.
 355  */
 356 typedef struct {
 357         be_abi_call_flags_bits_t flags;  /**< The call flags. */
 358         const arch_isa_t *isa;           /**< The ISA handle. */
 359         const arch_env_t *aenv;          /**< The architecture environment. */
 360         ir_graph *irg;                   /**< The associated graph. */
 361 } ia32_abi_env_t;
 362
 363 static ir_entity *ia32_get_frame_entity(const void *self, const ir_node *irn) {
 364         (void) self;
 365         return is_ia32_irn(irn) ? get_ia32_frame_ent(irn) : NULL;
 366 }
 367
 368 static void ia32_set_frame_entity(const void *self, ir_node *irn, ir_entity *ent) {
 369         (void) self;
 370         set_ia32_frame_ent(irn, ent);
 371 }
 372
 373 static void ia32_set_frame_offset(const void *self, ir_node *irn, int bias) {
 374         const ia32_irn_ops_t *ops = self;
 375
 376         if (get_ia32_frame_ent(irn)) {
 377                 if (is_ia32_Pop(irn)) {
 378                         int omit_fp = be_abi_omit_fp(ops->cg->birg->abi);
 379                         if (omit_fp) {
 380                                 /* Pop nodes modify the stack pointer before calculating the destination
 381                                  * address, so fix this here
 382                                  */
 383                                 bias -= 4;
 384                         }
 385                 }
 386
 387                 add_ia32_am_offs_int(irn, bias);
 388         }
 389 }
 390
 391 static int ia32_get_sp_bias(const void *self, const ir_node *node)
 392 {
 393         (void) self;
 394
 395         if (is_ia32_Push(node))
 396                 return 4;
 397
 398         if (is_ia32_Pop(node))
 399                 return -4;
 400
 401         return 0;
 402 }
 403
 404 /**
 405  * Put all registers which are saved by the prologue/epilogue in a set.
 406  *
 407  * @param self  The callback object.
 408  * @param s     The result set.
 409  */
 410 static void ia32_abi_dont_save_regs(void *self, pset *s)
 411 {
 412         ia32_abi_env_t *env = self;
 413         if(env->flags.try_omit_fp)
 414                 pset_insert_ptr(s, env->isa->bp);
 415 }
 416
 417 /**
 418  * Generate the routine prologue.
 419  *
 420  * @param self    The callback object.
 421  * @param mem     A pointer to the mem node. Update this if you define new memory.
 422  * @param reg_map A map mapping all callee_save/ignore/parameter registers to their defining nodes.
 423  *
 424  * @return        The register which shall be used as a stack frame base.
 425  *
 426  * All nodes which define registers in @p reg_map must keep @p reg_map current.
 427  */
 428 static const arch_register_t *ia32_abi_prologue(void *self, ir_node **mem, pmap *reg_map)
 429 {
 430         ia32_abi_env_t *env = self;
 431         const ia32_isa_t *isa     = (ia32_isa_t *)env->isa;
 432         ia32_code_gen_t *cg = isa->cg;
 433
 434         if (! env->flags.try_omit_fp) {
 435                 ir_node *bl      = get_irg_start_block(env->irg);
 436                 ir_node *curr_sp = be_abi_reg_map_get(reg_map, env->isa->sp);
 437                 ir_node *curr_bp = be_abi_reg_map_get(reg_map, env->isa->bp);
 438                 ir_node *noreg = ia32_new_NoReg_gp(cg);
 439                 ir_node *push;
 440
 441                 /* ALL nodes representing bp must be set to ignore. */
 442                 be_node_set_flags(get_Proj_pred(curr_bp), BE_OUT_POS(get_Proj_proj(curr_bp)), arch_irn_flags_ignore);
 443
 444                 /* push ebp */
 445                 push    = new_rd_ia32_Push(NULL, env->irg, bl, noreg, noreg, *mem, curr_bp, curr_sp);
 446                 curr_sp = new_r_Proj(env->irg, bl, push, get_irn_mode(curr_sp), pn_ia32_Push_stack);
 447                 *mem    = new_r_Proj(env->irg, bl, push, mode_M, pn_ia32_Push_M);
 448
 449                 /* the push must have SP out register */
 450                 arch_set_irn_register(env->aenv, curr_sp, env->isa->sp);
 451                 set_ia32_flags(push, arch_irn_flags_ignore);
 452
 453                 /* move esp to ebp */
 454                 curr_bp  = be_new_Copy(env->isa->bp->reg_class, env->irg, bl, curr_sp);
 455                 be_set_constr_single_reg(curr_bp, BE_OUT_POS(0), env->isa->bp);
 456                 arch_set_irn_register(env->aenv, curr_bp, env->isa->bp);
 457                 be_node_set_flags(curr_bp, BE_OUT_POS(0), arch_irn_flags_ignore);
 458
 459                 /* beware: the copy must be done before any other sp use */
 460                 curr_sp = be_new_CopyKeep_single(env->isa->sp->reg_class, env->irg, bl, curr_sp, curr_bp, get_irn_mode(curr_sp));
 461                 be_set_constr_single_reg(curr_sp, BE_OUT_POS(0), env->isa->sp);
 462                 arch_set_irn_register(env->aenv, curr_sp, env->isa->sp);
 463                 be_node_set_flags(curr_sp, BE_OUT_POS(0), arch_irn_flags_ignore);
 464
 465                 be_abi_reg_map_set(reg_map, env->isa->sp, curr_sp);
 466                 be_abi_reg_map_set(reg_map, env->isa->bp, curr_bp);
 467
 468                 return env->isa->bp;
 469         }
 470
 471         return env->isa->sp;
 472 }
 473
 474 /**
 475  * Generate the routine epilogue.
 476  * @param self    The callback object.
 477  * @param bl      The block for the epilog
 478  * @param mem     A pointer to the mem node. Update this if you define new memory.
 479  * @param reg_map A map mapping all callee_save/ignore/parameter registers to their defining nodes.
 480  * @return        The register which shall be used as a stack frame base.
 481  *
 482  * All nodes which define registers in @p reg_map must keep @p reg_map current.
 483  */
 484 static void ia32_abi_epilogue(void *self, ir_node *bl, ir_node **mem, pmap *reg_map)
 485 {
 486         ia32_abi_env_t *env     = self;
 487         ir_node        *curr_sp = be_abi_reg_map_get(reg_map, env->isa->sp);
 488         ir_node        *curr_bp = be_abi_reg_map_get(reg_map, env->isa->bp);
 489
 490         if (env->flags.try_omit_fp) {
 491                 /* simply remove the stack frame here */
 492                 curr_sp = be_new_IncSP(env->isa->sp, env->irg, bl, curr_sp, BE_STACK_FRAME_SIZE_SHRINK);
 493                 add_irn_dep(curr_sp, *mem);
 494         } else {
 495                 const ia32_isa_t *isa     = (ia32_isa_t *)env->isa;
 496                 ia32_code_gen_t *cg = isa->cg;
 497                 ir_mode          *mode_bp = env->isa->bp->reg_class->mode;
 498
 499                 /* gcc always emits a leave at the end of a routine */
 500                 if (1 || ARCH_AMD(isa->opt_arch)) {
 501                         ir_node *leave;
 502
 503                         /* leave */
 504                         leave   = new_rd_ia32_Leave(NULL, env->irg, bl, curr_sp, curr_bp);
 505                         set_ia32_flags(leave, arch_irn_flags_ignore);
 506                         curr_bp = new_r_Proj(current_ir_graph, bl, leave, mode_bp, pn_ia32_Leave_frame);
 507                         curr_sp = new_r_Proj(current_ir_graph, bl, leave, get_irn_mode(curr_sp), pn_ia32_Leave_stack);
 508                 } else {
 509                         ir_node *noreg = ia32_new_NoReg_gp(cg);
 510                         ir_node *pop;
 511
 512                         /* copy ebp to esp */
 513                         curr_sp = be_new_SetSP(env->isa->sp, env->irg, bl, curr_sp, curr_bp, *mem);
 514
 515                         /* pop ebp */
 516                         pop     = new_rd_ia32_Pop(NULL, env->irg, bl, noreg, noreg, *mem, curr_sp);
 517                         set_ia32_flags(pop, arch_irn_flags_ignore);
 518                         curr_bp = new_r_Proj(current_ir_graph, bl, pop, mode_bp, pn_ia32_Pop_res);
 519                         curr_sp = new_r_Proj(current_ir_graph, bl, pop, get_irn_mode(curr_sp), pn_ia32_Pop_stack);
 520
 521                         *mem = new_r_Proj(current_ir_graph, bl, pop, mode_M, pn_ia32_Pop_M);
 522                 }
 523                 arch_set_irn_register(env->aenv, curr_sp, env->isa->sp);
 524                 arch_set_irn_register(env->aenv, curr_bp, env->isa->bp);
 525         }
 526
 527         be_abi_reg_map_set(reg_map, env->isa->sp, curr_sp);
 528         be_abi_reg_map_set(reg_map, env->isa->bp, curr_bp);
 529 }
 530
 531 /**
 532  * Initialize the callback object.
 533  * @param call The call object.
 534  * @param aenv The architecture environment.
 535  * @param irg  The graph with the method.
 536  * @return     Some pointer. This pointer is passed to all other callback functions as self object.
 537  */
 538 static void *ia32_abi_init(const be_abi_call_t *call, const arch_env_t *aenv, ir_graph *irg)
 539 {
 540         ia32_abi_env_t *env    = xmalloc(sizeof(env[0]));
 541         be_abi_call_flags_t fl = be_abi_call_get_flags(call);
 542         env->flags = fl.bits;
 543         env->irg   = irg;
 544         env->aenv  = aenv;
 545         env->isa   = aenv->isa;
 546         return env;
 547 }
 548
 549 /**
 550  * Destroy the callback object.
 551  * @param self The callback object.
 552  */
 553 static void ia32_abi_done(void *self) {
 554         free(self);
 555 }
 556
 557 /**
 558  * Produces the type which sits between the stack args and the locals on the stack.
 559  * it will contain the return address and space to store the old base pointer.
 560  * @return The Firm type modeling the ABI between type.
 561  */
 562 static ir_type *ia32_abi_get_between_type(void *self)
 563 {
 564 #define IDENT(s) new_id_from_chars(s, sizeof(s)-1)
 565         static ir_type *omit_fp_between_type = NULL;
 566         static ir_type *between_type         = NULL;
 567
 568         ia32_abi_env_t *env = self;
 569
 570         if (! between_type) {
 571                 ir_entity *old_bp_ent;
 572                 ir_entity *ret_addr_ent;
 573                 ir_entity *omit_fp_ret_addr_ent;
 574
 575                 ir_type *old_bp_type   = new_type_primitive(IDENT("bp"), mode_Iu);
 576                 ir_type *ret_addr_type = new_type_primitive(IDENT("return_addr"), mode_Iu);
 577
 578                 between_type           = new_type_struct(IDENT("ia32_between_type"));
 579                 old_bp_ent             = new_entity(between_type, IDENT("old_bp"), old_bp_type);
 580                 ret_addr_ent           = new_entity(between_type, IDENT("ret_addr"), ret_addr_type);
 581
 582                 set_entity_offset(old_bp_ent, 0);
 583                 set_entity_offset(ret_addr_ent, get_type_size_bytes(old_bp_type));
 584                 set_type_size_bytes(between_type, get_type_size_bytes(old_bp_type) + get_type_size_bytes(ret_addr_type));
 585                 set_type_state(between_type, layout_fixed);
 586
 587                 omit_fp_between_type = new_type_struct(IDENT("ia32_between_type_omit_fp"));
 588                 omit_fp_ret_addr_ent = new_entity(omit_fp_between_type, IDENT("ret_addr"), ret_addr_type);
 589
 590                 set_entity_offset(omit_fp_ret_addr_ent, 0);
 591                 set_type_size_bytes(omit_fp_between_type, get_type_size_bytes(ret_addr_type));
 592                 set_type_state(omit_fp_between_type, layout_fixed);
 593         }
 594
 595         return env->flags.try_omit_fp ? omit_fp_between_type : between_type;
 596 #undef IDENT
 597 }
 598
 599 /**
 600  * Get the estimated cycle count for @p irn.
 601  *
 602  * @param self The this pointer.
 603  * @param irn  The node.
 604  *
 605  * @return     The estimated cycle count for this operation
 606  */
 607 static int ia32_get_op_estimated_cost(const void *self, const ir_node *irn)
 608 {
 609         int cost;
 610         ia32_op_type_t op_tp;
 611         const ia32_irn_ops_t *ops = self;
 612
 613         if (is_Proj(irn))
 614                 return 0;
 615         if (!is_ia32_irn(irn))
 616                 return 0;
 617
 618         assert(is_ia32_irn(irn));
 619
 620         cost  = get_ia32_latency(irn);
 621         op_tp = get_ia32_op_type(irn);
 622
 623         if (is_ia32_CopyB(irn)) {
 624                 cost = 250;
 625                 if (ARCH_INTEL(ops->cg->arch))
 626                         cost += 150;
 627         }
 628         else if (is_ia32_CopyB_i(irn)) {
 629                 int size = get_ia32_pncode(irn);
 630                 cost     = 20 + (int)ceil((4/3) * size);
 631                 if (ARCH_INTEL(ops->cg->arch))
 632                         cost += 150;
 633         }
 634         /* in case of address mode operations add additional cycles */
 635         else if (op_tp == ia32_AddrModeD || op_tp == ia32_AddrModeS) {
 636                 /*
 637                         In case of stack access and access to fixed addresses add 5 cycles
 638                         (we assume they are in cache), other memory operations cost 20
 639                         cycles.
 640                 */
 641                 if(is_ia32_use_frame(irn) ||
 642                                 (is_ia32_NoReg_GP(get_irn_n(irn, 0)) &&
 643                          is_ia32_NoReg_GP(get_irn_n(irn, 1)))) {
 644                         cost += 5;
 645                 } else {
 646                         cost += 20;
 647                 }
 648         }
 649
 650         return cost;
 651 }
 652
 653 /**
 654  * Returns the inverse operation if @p irn, recalculating the argument at position @p i.
 655  *
 656  * @param irn       The original operation
 657  * @param i         Index of the argument we want the inverse operation to yield
 658  * @param inverse   struct to be filled with the resulting inverse op
 659  * @param obstack   The obstack to use for allocation of the returned nodes array
 660  * @return          The inverse operation or NULL if operation invertible
 661  */
 662 static arch_inverse_t *ia32_get_inverse(const void *self, const ir_node *irn, int i, arch_inverse_t *inverse, struct obstack *obst) {
 663         ir_graph *irg;
 664         ir_mode  *mode;
 665         ir_mode  *irn_mode;
 666         ir_node  *block, *noreg, *nomem;
 667         dbg_info *dbg;
 668         (void) self;
 669
 670         /* we cannot invert non-ia32 irns */
 671         if (! is_ia32_irn(irn))
 672                 return NULL;
 673
 674         /* operand must always be a real operand (not base, index or mem) */
 675         if (i != n_ia32_binary_left && i != n_ia32_binary_right)
 676                 return NULL;
 677
 678         /* we don't invert address mode operations */
 679         if (get_ia32_op_type(irn) != ia32_Normal)
 680                 return NULL;
 681
 682         /* TODO: adjust for new immediates... */
 683         ir_fprintf(stderr, "TODO: fix get_inverse for new immediates (%+F)\n",
 684                    irn);
 685         return NULL;
 686
 687         irg      = get_irn_irg(irn);
 688         block    = get_nodes_block(irn);
 689         mode     = get_irn_mode(irn);
 690         irn_mode = get_irn_mode(irn);
 691         noreg    = get_irn_n(irn, 0);
 692         nomem    = new_r_NoMem(irg);
 693         dbg      = get_irn_dbg_info(irn);
 694
 695         /* initialize structure */
 696         inverse->nodes = obstack_alloc(obst, 2 * sizeof(inverse->nodes[0]));
 697         inverse->costs = 0;
 698         inverse->n     = 1;
 699
 700         switch (get_ia32_irn_opcode(irn)) {
 701                 case iro_ia32_Add:
 702 #if 0
 703                         if (get_ia32_immop_type(irn) == ia32_ImmConst) {
 704                                 /* we have an add with a const here */
 705                                 /* invers == add with negated const */
 706                                 inverse->nodes[0] = new_rd_ia32_Add(dbg, irg, block, noreg, noreg, nomem, get_irn_n(irn, i), noreg);
 707                                 inverse->costs   += 1;
 708                                 copy_ia32_Immop_attr(inverse->nodes[0], (ir_node *)irn);
 709                                 set_ia32_Immop_tarval(inverse->nodes[0], tarval_neg(get_ia32_Immop_tarval(irn)));
 710                                 set_ia32_commutative(inverse->nodes[0]);
 711                         }
 712                         else if (get_ia32_immop_type(irn) == ia32_ImmSymConst) {
 713                                 /* we have an add with a symconst here */
 714                                 /* invers == sub with const */
 715                                 inverse->nodes[0] = new_rd_ia32_Sub(dbg, irg, block, noreg, noreg, nomem, get_irn_n(irn, i), noreg);
 716                                 inverse->costs   += 2;
 717                                 copy_ia32_Immop_attr(inverse->nodes[0], (ir_node *)irn);
 718                         }
 719                         else {
 720                                 /* normal add: inverse == sub */
 721                                 inverse->nodes[0] = new_rd_ia32_Sub(dbg, irg, block, noreg, noreg, nomem, (ir_node*) irn, get_irn_n(irn, i ^ 1));
 722                                 inverse->costs   += 2;
 723                         }
 724 #endif
 725                         break;
 726                 case iro_ia32_Sub:
 727 #if 0
 728                         if (get_ia32_immop_type(irn) != ia32_ImmNone) {
 729                                 /* we have a sub with a const/symconst here */
 730                                 /* invers == add with this const */
 731                                 inverse->nodes[0] = new_rd_ia32_Add(dbg, irg, block, noreg, noreg, nomem, get_irn_n(irn, i), noreg);
 732                                 inverse->costs   += (get_ia32_immop_type(irn) == ia32_ImmSymConst) ? 5 : 1;
 733                                 copy_ia32_Immop_attr(inverse->nodes[0], (ir_node *)irn);
 734                         }
 735                         else {
 736                                 /* normal sub */
 737                                 if (i == n_ia32_binary_left) {
 738                                         inverse->nodes[0] = new_rd_ia32_Add(dbg, irg, block, noreg, noreg, nomem, (ir_node*) irn, get_irn_n(irn, 3));
 739                                 }
 740                                 else {
 741                                         inverse->nodes[0] = new_rd_ia32_Sub(dbg, irg, block, noreg, noreg, nomem, get_irn_n(irn, n_ia32_binary_left), (ir_node*) irn);
 742                                 }
 743                                 inverse->costs += 1;
 744                         }
 745 #endif
 746                         break;
 747                 case iro_ia32_Xor:
 748 #if 0
 749                         if (get_ia32_immop_type(irn) != ia32_ImmNone) {
 750                                 /* xor with const: inverse = xor */
 751                                 inverse->nodes[0] = new_rd_ia32_Xor(dbg, irg, block, noreg, noreg, nomem, get_irn_n(irn, i), noreg);
 752                                 inverse->costs   += (get_ia32_immop_type(irn) == ia32_ImmSymConst) ? 5 : 1;
 753                                 copy_ia32_Immop_attr(inverse->nodes[0], (ir_node *)irn);
 754                         }
 755                         else {
 756                                 /* normal xor */
 757                                 inverse->nodes[0] = new_rd_ia32_Xor(dbg, irg, block, noreg, noreg, nomem, (ir_node *) irn, get_irn_n(irn, i));
 758                                 inverse->costs   += 1;
 759                         }
 760 #endif
 761                         break;
 762                 case iro_ia32_Not: {
 763                         inverse->nodes[0] = new_rd_ia32_Not(dbg, irg, block, (ir_node*) irn);
 764                         inverse->costs   += 1;
 765                         break;
 766                 }
 767                 case iro_ia32_Neg: {
 768                         inverse->nodes[0] = new_rd_ia32_Neg(dbg, irg, block, (ir_node*) irn);
 769                         inverse->costs   += 1;
 770                         break;
 771                 }
 772                 default:
 773                         /* inverse operation not supported */
 774                         return NULL;
 775         }
 776
 777         return inverse;
 778 }
 779
 780 static ir_mode *get_spill_mode_mode(const ir_mode *mode)
 781 {
 782         if(mode_is_float(mode))
 783                 return mode_D;
 784
 785         return mode_Iu;
 786 }
 787
 788 /**
 789  * Get the mode that should be used for spilling value node
 790  */
 791 static ir_mode *get_spill_mode(const ir_node *node)
 792 {
 793         ir_mode *mode = get_irn_mode(node);
 794         return get_spill_mode_mode(mode);
 795 }
 796
 797 /**
 798  * Checks whether an addressmode reload for a node with mode mode is compatible
 799  * with a spillslot of mode spill_mode
 800  */
 801 static int ia32_is_spillmode_compatible(const ir_mode *mode, const ir_mode *spillmode)
 802 {
 803         if(mode_is_float(mode)) {
 804                 return mode == spillmode;
 805         } else {
 806                 return 1;
 807         }
 808 }
 809
 810 /**
 811  * Check if irn can load it's operand at position i from memory (source addressmode).
 812  * @param self   Pointer to irn ops itself
 813  * @param irn    The irn to be checked
 814  * @param i      The operands position
 815  * @return Non-Zero if operand can be loaded
 816  */
 817 static int ia32_possible_memory_operand(const void *self, const ir_node *irn, unsigned int i) {
 818         ir_node *op = get_irn_n(irn, i);
 819         const ir_mode *mode = get_irn_mode(op);
 820         const ir_mode *spillmode = get_spill_mode(op);
 821         (void) self;
 822
 823         if (! is_ia32_irn(irn)                                  ||  /* must be an ia32 irn */
 824                 get_ia32_am_arity(irn) != 2                           ||  /* must be a binary operation TODO is this necessary? */
 825                 get_ia32_op_type(irn) != ia32_Normal                  ||  /* must not already be a addressmode irn */
 826                 ! (get_ia32_am_support(irn) & ia32_am_Source)         ||  /* must be capable of source addressmode */
 827                 ! ia32_is_spillmode_compatible(mode, spillmode)       ||
 828                 (i != n_ia32_binary_left && i != n_ia32_binary_right) || /* a "real" operand position must be requested */
 829                 is_ia32_use_frame(irn))                                  /* must not already use frame */
 830                 return 0;
 831
 832         if (i == n_ia32_binary_left) {
 833                 const arch_register_req_t *req;
 834                 if(!is_ia32_commutative(irn))
 835                         return 0;
 836                 /* we can't swap left/right for limited registers
 837                  * (As this (currently) breaks constraint handling copies)
 838                  */
 839                 req = get_ia32_in_req(irn, n_ia32_binary_left);
 840                 if(req->type & arch_register_req_type_limited) {
 841                         return 0;
 842                 }
 843         }
 844
 845         return 1;
 846 }
 847
 848 static void ia32_perform_memory_operand(const void *self, ir_node *irn,
 849                                         ir_node *spill, unsigned int i)
 850 {
 851         const ia32_irn_ops_t *ops = self;
 852         ia32_code_gen_t      *cg  = ops->cg;
 853
 854         assert(ia32_possible_memory_operand(self, irn, i) && "Cannot perform memory operand change");
 855
 856         if (i == n_ia32_binary_left) {
 857                 ia32_swap_left_right(irn);
 858         }
 859
 860         set_ia32_op_type(irn, ia32_AddrModeS);
 861         set_ia32_ls_mode(irn, get_irn_mode(get_irn_n(irn, i)));
 862         set_ia32_use_frame(irn);
 863         set_ia32_need_stackent(irn);
 864
 865         set_irn_n(irn, n_ia32_base, get_irg_frame(get_irn_irg(irn)));
 866         set_irn_n(irn, n_ia32_binary_right, ia32_get_admissible_noreg(cg, irn, n_ia32_binary_right));
 867         set_irn_n(irn, n_ia32_mem, spill);
 868
 869         /* immediates are only allowed on the right side */
 870         if (i == n_ia32_binary_left && is_ia32_Immediate(get_irn_n(irn, n_ia32_binary_left))) {
 871                 ia32_swap_left_right(irn);
 872         }
 873 }
 874
 875 static const be_abi_callbacks_t ia32_abi_callbacks = {
 876         ia32_abi_init,
 877         ia32_abi_done,
 878         ia32_abi_get_between_type,
 879         ia32_abi_dont_save_regs,
 880         ia32_abi_prologue,
 881         ia32_abi_epilogue
 882 };
 883
 884 /* fill register allocator interface */
 885
 886 static const arch_irn_ops_if_t ia32_irn_ops_if = {
 887         ia32_get_irn_reg_req,
 888         ia32_set_irn_reg,
 889         ia32_get_irn_reg,
 890         ia32_classify,
 891         ia32_get_flags,
 892         ia32_get_frame_entity,
 893         ia32_set_frame_entity,
 894         ia32_set_frame_offset,
 895         ia32_get_sp_bias,
 896         ia32_get_inverse,
 897         ia32_get_op_estimated_cost,
 898         ia32_possible_memory_operand,
 899         ia32_perform_memory_operand,
 900 };
 901
 902 ia32_irn_ops_t ia32_irn_ops = {
 903         &ia32_irn_ops_if,
 904         NULL
 905 };
 906
 907
 908
 909 /**************************************************
 910  *                _                         _  __
 911  *               | |                       (_)/ _|
 912  *   ___ ___   __| | ___  __ _  ___ _ __    _| |_
 913  *  / __/ _ \ / _` |/ _ \/ _` |/ _ \ '_ \  | |  _|
 914  * | (_| (_) | (_| |  __/ (_| |  __/ | | | | | |
 915  *  \___\___/ \__,_|\___|\__, |\___|_| |_| |_|_|
 916  *                        __/ |
 917  *                       |___/
 918  **************************************************/
 919
 920 /**
 921  * Transforms the standard firm graph into
 922  * an ia32 firm graph
 923  */
 924 static void ia32_prepare_graph(void *self) {
 925         ia32_code_gen_t *cg = self;
 926
 927         ir_lower_mode_b(cg->irg, mode_Iu, 0);
 928         /* do local optimisations */
 929         optimize_graph_df(cg->irg);
 930         if(cg->dump)
 931                 be_dump(cg->irg, "-lower_modeb", dump_ir_block_graph_sched);
 932
 933         /* transform nodes into assembler instructions */
 934         ia32_transform_graph(cg);
 935
 936         /* do local optimisations (mainly CSE) */
 937         optimize_graph_df(cg->irg);
 938
 939         if (cg->dump)
 940                 be_dump(cg->irg, "-transformed", dump_ir_block_graph_sched);
 941
 942         /* optimize address mode */
 943         ia32_optimize_graph(cg);
 944
 945         if (cg->dump)
 946                 be_dump(cg->irg, "-am", dump_ir_block_graph_sched);
 947
 948         /* do code placement, to optimize the position of constants */
 949         place_code(cg->irg);
 950
 951         if (cg->dump)
 952                 be_dump(cg->irg, "-place", dump_ir_block_graph_sched);
 953 }
 954
 955 /**
 956  * Dummy functions for hooks we don't need but which must be filled.
 957  */
 958 static void ia32_before_sched(void *self) {
 959         (void) self;
 960 }
 961
 962 static void turn_back_am(ir_node *node)
 963 {
 964         ir_graph *irg   = current_ir_graph;
 965         dbg_info *dbgi  = get_irn_dbg_info(node);
 966         ir_node  *block = get_nodes_block(node);
 967         ir_node  *base  = get_irn_n(node, n_ia32_base);
 968         ir_node  *index = get_irn_n(node, n_ia32_index);
 969         ir_node  *mem   = get_irn_n(node, n_ia32_mem);
 970         ir_node  *load;
 971         ir_node  *load_res;
 972         ir_node  *mem_proj;
 973         const ir_edge_t *edge;
 974
 975         ir_fprintf(stderr, "truning back AM in %+F\n", node);
 976
 977         load     = new_rd_ia32_Load(dbgi, irg, block, base, index, mem);
 978         load_res = new_rd_Proj(dbgi, irg, block, load, mode_Iu, pn_ia32_Load_res);
 979
 980         ia32_copy_am_attrs(load, node);
 981         set_irn_n(node, n_ia32_mem, new_NoMem());
 982
 983         if(get_ia32_am_arity(node) == ia32_am_unary) {
 984                 set_irn_n(node, n_ia32_unary_op, load_res);
 985         } else if(get_ia32_am_arity(node) == ia32_am_binary) {
 986                 set_irn_n(node, n_ia32_binary_right, load_res);
 987         } else if(get_ia32_am_arity(node) == ia32_am_ternary) {
 988                 set_irn_n(node, n_ia32_binary_right, load_res);
 989         }
 990
 991         /* rewire mem-proj */
 992         if(get_irn_mode(node) == mode_T) {
 993                 mem_proj = NULL;
 994                 foreach_out_edge(node, edge) {
 995                         ir_node *out = get_edge_src_irn(edge);
 996                         if(get_Proj_proj(out) == pn_ia32_mem) {
 997                                 mem_proj = out;
 998                                 break;
 999                         }
1000                 }
1001
1002                 if(mem_proj != NULL) {
1003                         set_Proj_pred(mem_proj, load);
1004                         set_Proj_proj(mem_proj, pn_ia32_Load_M);
1005                 }
1006         }
1007
1008         set_ia32_op_type(node, ia32_Normal);
1009         if(sched_is_scheduled(node))
1010                 sched_add_before(node, load);
1011 }
1012
1013 static ir_node *flags_remat(ir_node *node, ir_node *after)
1014 {
1015         /* we should turn back source address mode when rematerializing nodes */
1016         ia32_op_type_t type = get_ia32_op_type(node);
1017         ir_node        *copy;
1018
1019         if (type == ia32_AddrModeS) {
1020                 turn_back_am(node);
1021         } else if (type == ia32_AddrModeD) {
1022                 /* TODO implement this later... */
1023                 panic("found DestAM with flag user %+F this should not happen", node);
1024         } else {
1025                 assert(type == ia32_Normal);
1026         }
1027
1028         copy = exact_copy(node);
1029         sched_add_after(after, copy);
1030
1031         return copy;
1032 }
1033
1034 /**
1035  * Called before the register allocator.
1036  * Calculate a block schedule here. We need it for the x87
1037  * simulator and the emitter.
1038  */
1039 static void ia32_before_ra(void *self) {
1040         ia32_code_gen_t *cg = self;
1041
1042         /* setup fpu rounding modes */
1043         ia32_setup_fpu_mode(cg);
1044
1045         /* fixup flags */
1046         be_sched_fix_flags(cg->birg, &ia32_reg_classes[CLASS_ia32_flags],
1047                            &flags_remat);
1048
1049         ia32_add_missing_keeps(cg);
1050 }
1051
1052
1053 /**
1054  * Transforms a be_Reload into a ia32 Load.
1055  */
1056 static void transform_to_Load(ia32_code_gen_t *cg, ir_node *node) {
1057         ir_graph *irg        = get_irn_irg(node);
1058         dbg_info *dbg        = get_irn_dbg_info(node);
1059         ir_node *block       = get_nodes_block(node);
1060         ir_entity *ent       = be_get_frame_entity(node);
1061         ir_mode *mode        = get_irn_mode(node);
1062         ir_mode *spillmode   = get_spill_mode(node);
1063         ir_node *noreg       = ia32_new_NoReg_gp(cg);
1064         ir_node *sched_point = NULL;
1065         ir_node *ptr         = get_irg_frame(irg);
1066         ir_node *mem         = get_irn_n(node, be_pos_Reload_mem);
1067         ir_node *new_op, *proj;
1068         const arch_register_t *reg;
1069
1070         if (sched_is_scheduled(node)) {
1071                 sched_point = sched_prev(node);
1072         }
1073
1074         if (mode_is_float(spillmode)) {
1075                 if (USE_SSE2(cg))
1076                         new_op = new_rd_ia32_xLoad(dbg, irg, block, ptr, noreg, mem, spillmode);
1077                 else
1078                         new_op = new_rd_ia32_vfld(dbg, irg, block, ptr, noreg, mem, spillmode);
1079         }
1080         else if (get_mode_size_bits(spillmode) == 128) {
1081                 // Reload 128 bit sse registers
1082                 new_op = new_rd_ia32_xxLoad(dbg, irg, block, ptr, noreg, mem);
1083         }
1084         else
1085                 new_op = new_rd_ia32_Load(dbg, irg, block, ptr, noreg, mem);
1086
1087         set_ia32_op_type(new_op, ia32_AddrModeS);
1088         set_ia32_ls_mode(new_op, spillmode);
1089         set_ia32_frame_ent(new_op, ent);
1090         set_ia32_use_frame(new_op);
1091
1092         DBG_OPT_RELOAD2LD(node, new_op);
1093
1094         proj = new_rd_Proj(dbg, irg, block, new_op, mode, pn_ia32_Load_res);
1095
1096         if (sched_point) {
1097                 sched_add_after(sched_point, new_op);
1098                 sched_remove(node);
1099         }
1100
1101         /* copy the register from the old node to the new Load */
1102         reg = arch_get_irn_register(cg->arch_env, node);
1103         arch_set_irn_register(cg->arch_env, new_op, reg);
1104
1105         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(cg, node));
1106
1107         exchange(node, proj);
1108 }
1109
1110 /**
1111  * Transforms a be_Spill node into a ia32 Store.
1112  */
1113 static void transform_to_Store(ia32_code_gen_t *cg, ir_node *node) {
1114         ir_graph *irg  = get_irn_irg(node);
1115         dbg_info *dbg  = get_irn_dbg_info(node);
1116         ir_node *block = get_nodes_block(node);
1117         ir_entity *ent = be_get_frame_entity(node);
1118         const ir_node *spillval = get_irn_n(node, be_pos_Spill_val);
1119         ir_mode *mode  = get_spill_mode(spillval);
1120         ir_node *noreg = ia32_new_NoReg_gp(cg);
1121         ir_node *nomem = new_rd_NoMem(irg);
1122         ir_node *ptr   = get_irg_frame(irg);
1123         ir_node *val   = get_irn_n(node, be_pos_Spill_val);
1124         ir_node *store;
1125         ir_node *sched_point = NULL;
1126
1127         if (sched_is_scheduled(node)) {
1128                 sched_point = sched_prev(node);
1129         }
1130
1131         /* No need to spill unknown values... */
1132         if(is_ia32_Unknown_GP(val) ||
1133                 is_ia32_Unknown_VFP(val) ||
1134                 is_ia32_Unknown_XMM(val)) {
1135                 store = nomem;
1136                 if(sched_point)
1137                         sched_remove(node);
1138
1139                 exchange(node, store);
1140                 return;
1141         }
1142
1143         if (mode_is_float(mode)) {
1144                 if (USE_SSE2(cg))
1145                         store = new_rd_ia32_xStore(dbg, irg, block, ptr, noreg, nomem, val);
1146                 else
1147                         store = new_rd_ia32_vfst(dbg, irg, block, ptr, noreg, nomem, val, mode);
1148         } else if (get_mode_size_bits(mode) == 128) {
1149                 // Spill 128 bit SSE registers
1150                 store = new_rd_ia32_xxStore(dbg, irg, block, ptr, noreg, nomem, val);
1151         } else if (get_mode_size_bits(mode) == 8) {
1152                 store = new_rd_ia32_Store8Bit(dbg, irg, block, ptr, noreg, nomem, val);
1153         } else {
1154                 store = new_rd_ia32_Store(dbg, irg, block, ptr, noreg, nomem, val);
1155         }
1156
1157         set_ia32_op_type(store, ia32_AddrModeD);
1158         set_ia32_ls_mode(store, mode);
1159         set_ia32_frame_ent(store, ent);
1160         set_ia32_use_frame(store);
1161         SET_IA32_ORIG_NODE(store, ia32_get_old_node_name(cg, node));
1162         DBG_OPT_SPILL2ST(node, store);
1163
1164         if (sched_point) {
1165                 sched_add_after(sched_point, store);
1166                 sched_remove(node);
1167         }
1168
1169         exchange(node, store);
1170 }
1171
1172 static ir_node *create_push(ia32_code_gen_t *cg, ir_node *node, ir_node *schedpoint, ir_node *sp, ir_node *mem, ir_entity *ent) {
1173         ir_graph *irg = get_irn_irg(node);
1174         dbg_info *dbg = get_irn_dbg_info(node);
1175         ir_node *block = get_nodes_block(node);
1176         ir_node *noreg = ia32_new_NoReg_gp(cg);
1177         ir_node *frame = get_irg_frame(irg);
1178
1179         ir_node *push = new_rd_ia32_Push(dbg, irg, block, frame, noreg, mem, noreg, sp);
1180
1181         set_ia32_frame_ent(push, ent);
1182         set_ia32_use_frame(push);
1183         set_ia32_op_type(push, ia32_AddrModeS);
1184         set_ia32_ls_mode(push, mode_Is);
1185
1186         sched_add_before(schedpoint, push);
1187         return push;
1188 }
1189
1190 static ir_node *create_pop(ia32_code_gen_t *cg, ir_node *node, ir_node *schedpoint, ir_node *sp, ir_entity *ent) {
1191         ir_graph *irg = get_irn_irg(node);
1192         dbg_info *dbg = get_irn_dbg_info(node);
1193         ir_node *block = get_nodes_block(node);
1194         ir_node *noreg = ia32_new_NoReg_gp(cg);
1195         ir_node *frame = get_irg_frame(irg);
1196
1197         ir_node *pop = new_rd_ia32_Pop(dbg, irg, block, frame, noreg, new_NoMem(), sp);
1198
1199         set_ia32_frame_ent(pop, ent);
1200         set_ia32_use_frame(pop);
1201         set_ia32_op_type(pop, ia32_AddrModeD);
1202         set_ia32_ls_mode(pop, mode_Is);
1203
1204         sched_add_before(schedpoint, pop);
1205
1206         return pop;
1207 }
1208
1209 static ir_node* create_spproj(ia32_code_gen_t *cg, ir_node *node, ir_node *pred, int pos) {
1210         ir_graph *irg = get_irn_irg(node);
1211         dbg_info *dbg = get_irn_dbg_info(node);
1212         ir_node *block = get_nodes_block(node);
1213         ir_mode *spmode = mode_Iu;
1214         const arch_register_t *spreg = &ia32_gp_regs[REG_ESP];
1215         ir_node *sp;
1216
1217         sp = new_rd_Proj(dbg, irg, block, pred, spmode, pos);
1218         arch_set_irn_register(cg->arch_env, sp, spreg);
1219
1220         return sp;
1221 }
1222
1223 /**
1224  * Transform memperm, currently we do this the ugly way and produce
1225  * push/pop into/from memory cascades. This is possible without using
1226  * any registers.
1227  */
1228 static void transform_MemPerm(ia32_code_gen_t *cg, ir_node *node) {
1229         ir_graph *irg = get_irn_irg(node);
1230         ir_node *block = get_nodes_block(node);
1231         ir_node *in[1];
1232         ir_node *keep;
1233         int i, arity;
1234         ir_node *sp = be_abi_get_ignore_irn(cg->birg->abi, &ia32_gp_regs[REG_ESP]);
1235         const ir_edge_t *edge;
1236         const ir_edge_t *next;
1237         ir_node **pops;
1238
1239         arity = be_get_MemPerm_entity_arity(node);
1240         pops = alloca(arity * sizeof(pops[0]));
1241
1242         // create pushs
1243         for(i = 0; i < arity; ++i) {
1244                 ir_entity *inent = be_get_MemPerm_in_entity(node, i);
1245                 ir_entity *outent = be_get_MemPerm_out_entity(node, i);
1246                 ir_type *enttype = get_entity_type(inent);
1247                 int entbits = get_type_size_bits(enttype);
1248                 int entbits2 = get_type_size_bits(get_entity_type(outent));
1249                 ir_node *mem = get_irn_n(node, i + 1);
1250                 ir_node *push;
1251
1252                 /* work around cases where entities have different sizes */
1253                 if(entbits2 < entbits)
1254                         entbits = entbits2;
1255                 assert( (entbits == 32 || entbits == 64) && "spillslot on x86 should be 32 or 64 bit");
1256
1257                 push = create_push(cg, node, node, sp, mem, inent);
1258                 sp = create_spproj(cg, node, push, pn_ia32_Push_stack);
1259                 if(entbits == 64) {
1260                         // add another push after the first one
1261                         push = create_push(cg, node, node, sp, mem, inent);
1262                         add_ia32_am_offs_int(push, 4);
1263                         sp = create_spproj(cg, node, push, pn_ia32_Push_stack);
1264                 }
1265
1266                 set_irn_n(node, i, new_Bad());
1267         }
1268
1269         // create pops
1270         for(i = arity - 1; i >= 0; --i) {
1271                 ir_entity *inent = be_get_MemPerm_in_entity(node, i);
1272                 ir_entity *outent = be_get_MemPerm_out_entity(node, i);
1273                 ir_type *enttype = get_entity_type(outent);
1274                 int entbits = get_type_size_bits(enttype);
1275                 int entbits2 = get_type_size_bits(get_entity_type(inent));
1276                 ir_node *pop;
1277
1278                 /* work around cases where entities have different sizes */
1279                 if(entbits2 < entbits)
1280                         entbits = entbits2;
1281                 assert( (entbits == 32 || entbits == 64) && "spillslot on x86 should be 32 or 64 bit");
1282
1283                 pop = create_pop(cg, node, node, sp, outent);
1284                 sp = create_spproj(cg, node, pop, pn_ia32_Pop_stack);
1285                 if(entbits == 64) {
1286                         add_ia32_am_offs_int(pop, 4);
1287
1288                         // add another pop after the first one
1289                         pop = create_pop(cg, node, node, sp, outent);
1290                         sp = create_spproj(cg, node, pop, pn_ia32_Pop_stack);
1291                 }
1292
1293                 pops[i] = pop;
1294         }
1295
1296         in[0] = sp;
1297         keep = be_new_Keep(&ia32_reg_classes[CLASS_ia32_gp], irg, block, 1, in);
1298         sched_add_before(node, keep);
1299
1300         // exchange memprojs
1301         foreach_out_edge_safe(node, edge, next) {
1302                 ir_node *proj = get_edge_src_irn(edge);
1303                 int p = get_Proj_proj(proj);
1304
1305                 assert(p < arity);
1306
1307                 set_Proj_pred(proj, pops[p]);
1308                 set_Proj_proj(proj, pn_ia32_Pop_M);
1309         }
1310
1311         // remove memperm
1312         arity = get_irn_arity(node);
1313         for(i = 0; i < arity; ++i) {
1314                 set_irn_n(node, i, new_Bad());
1315         }
1316         sched_remove(node);
1317 }
1318
1319 /**
1320  * Block-Walker: Calls the transform functions Spill and Reload.
1321  */
1322 static void ia32_after_ra_walker(ir_node *block, void *env) {
1323         ir_node *node, *prev;
1324         ia32_code_gen_t *cg = env;
1325
1326         /* beware: the schedule is changed here */
1327         for (node = sched_last(block); !sched_is_begin(node); node = prev) {
1328                 prev = sched_prev(node);
1329
1330                 if (be_is_Reload(node)) {
1331                         transform_to_Load(cg, node);
1332                 } else if (be_is_Spill(node)) {
1333                         transform_to_Store(cg, node);
1334                 } else if(be_is_MemPerm(node)) {
1335                         transform_MemPerm(cg, node);
1336                 }
1337         }
1338 }
1339
1340 /**
1341  * Collects nodes that need frame entities assigned.
1342  */
1343 static void ia32_collect_frame_entity_nodes(ir_node *node, void *data)
1344 {
1345         be_fec_env_t *env = data;
1346
1347         if (be_is_Reload(node) && be_get_frame_entity(node) == NULL) {
1348                 const ir_mode *mode = get_spill_mode_mode(get_irn_mode(node));
1349                 int align = get_mode_size_bytes(mode);
1350                 be_node_needs_frame_entity(env, node, mode, align);
1351         } else if(is_ia32_irn(node) && get_ia32_frame_ent(node) == NULL
1352                   && is_ia32_use_frame(node)) {
1353                 if (is_ia32_need_stackent(node) || is_ia32_Load(node)) {
1354                         const ir_mode     *mode  = get_ia32_ls_mode(node);
1355                         const ia32_attr_t *attr  = get_ia32_attr_const(node);
1356                         int                align = get_mode_size_bytes(mode);
1357
1358                         if(attr->data.need_64bit_stackent) {
1359                                 mode = mode_Ls;
1360                         }
1361                         if(attr->data.need_32bit_stackent) {
1362                                 mode = mode_Is;
1363                         }
1364                         be_node_needs_frame_entity(env, node, mode, align);
1365                 } else if (is_ia32_vfild(node) || is_ia32_xLoad(node)
1366                            || is_ia32_vfld(node)) {
1367                         const ir_mode *mode = get_ia32_ls_mode(node);
1368                         int align = 4;
1369                         be_node_needs_frame_entity(env, node, mode, align);
1370                 } else if(is_ia32_FldCW(node)) {
1371                         const ir_mode *mode = ia32_reg_classes[CLASS_ia32_fp_cw].mode;
1372                         int align = 4;
1373                         be_node_needs_frame_entity(env, node, mode, align);
1374                 } else {
1375 #ifndef NDEBUG
1376                         assert(is_ia32_St(node) ||
1377                                    is_ia32_xStoreSimple(node) ||
1378                                    is_ia32_vfst(node) ||
1379                                    is_ia32_vfist(node) ||
1380                                is_ia32_FnstCW(node));
1381 #endif
1382                 }
1383         }
1384 }
1385
1386 /**
1387  * We transform Spill and Reload here. This needs to be done before
1388  * stack biasing otherwise we would miss the corrected offset for these nodes.
1389  */
1390 static void ia32_after_ra(void *self) {
1391         ia32_code_gen_t *cg = self;
1392         ir_graph *irg = cg->irg;
1393         be_fec_env_t *fec_env = be_new_frame_entity_coalescer(cg->birg);
1394
1395         /* create and coalesce frame entities */
1396         irg_walk_graph(irg, NULL, ia32_collect_frame_entity_nodes, fec_env);
1397         be_assign_entities(fec_env);
1398         be_free_frame_entity_coalescer(fec_env);
1399
1400         irg_block_walk_graph(irg, NULL, ia32_after_ra_walker, cg);
1401 }
1402
1403 /**
1404  * Last touchups for the graph before emit: x87 simulation to replace the
1405  * virtual with real x87 instructions, creating a block schedule and peephole
1406  * optimisations.
1407  */
1408 static void ia32_finish(void *self) {
1409         ia32_code_gen_t *cg = self;
1410         ir_graph        *irg = cg->irg;
1411
1412         ia32_finish_irg(irg, cg);
1413
1414         /* we might have to rewrite x87 virtual registers */
1415         if (cg->do_x87_sim) {
1416                 x87_simulate_graph(cg->arch_env, cg->birg);
1417         }
1418
1419         /* create block schedule, this also removes empty blocks which might
1420          * produce critical edges */
1421         cg->blk_sched = be_create_block_schedule(irg, cg->birg->exec_freq);
1422
1423         /* do peephole optimisations */
1424         ia32_peephole_optimization(irg, cg);
1425 }
1426
1427 /**
1428  * Emits the code, closes the output file and frees
1429  * the code generator interface.
1430  */
1431 static void ia32_codegen(void *self) {
1432         ia32_code_gen_t *cg = self;
1433         ir_graph        *irg = cg->irg;
1434
1435         ia32_gen_routine(cg, irg);
1436
1437         cur_reg_set = NULL;
1438
1439         /* remove it from the isa */
1440         cg->isa->cg = NULL;
1441
1442         assert(ia32_current_cg == cg);
1443         ia32_current_cg = NULL;
1444
1445         /* de-allocate code generator */
1446         del_set(cg->reg_set);
1447         free(cg);
1448 }
1449
1450 static void *ia32_cg_init(be_irg_t *birg);
1451
1452 static const arch_code_generator_if_t ia32_code_gen_if = {
1453         ia32_cg_init,
1454         NULL,                /* before abi introduce hook */
1455         ia32_prepare_graph,
1456         NULL,                /* spill */
1457         ia32_before_sched,   /* before scheduling hook */
1458         ia32_before_ra,      /* before register allocation hook */
1459         ia32_after_ra,       /* after register allocation hook */
1460         ia32_finish,         /* called before codegen */
1461         ia32_codegen         /* emit && done */
1462 };
1463
1464 /**
1465  * Initializes a IA32 code generator.
1466  */
1467 static void *ia32_cg_init(be_irg_t *birg) {
1468         ia32_isa_t      *isa = (ia32_isa_t *)birg->main_env->arch_env->isa;
1469         ia32_code_gen_t *cg  = xcalloc(1, sizeof(*cg));
1470
1471         cg->impl      = &ia32_code_gen_if;
1472         cg->irg       = birg->irg;
1473         cg->reg_set   = new_set(ia32_cmp_irn_reg_assoc, 1024);
1474         cg->arch_env  = birg->main_env->arch_env;
1475         cg->isa       = isa;
1476         cg->birg      = birg;
1477         cg->blk_sched = NULL;
1478         cg->fp_kind   = isa->fp_kind;
1479         cg->dump      = (birg->main_env->options->dump_flags & DUMP_BE) ? 1 : 0;
1480
1481         /* copy optimizations from isa for easier access */
1482         cg->opt      = isa->opt;
1483         cg->arch     = isa->arch;
1484         cg->opt_arch = isa->opt_arch;
1485
1486         /* enter it */
1487         isa->cg = cg;
1488
1489 #ifndef NDEBUG
1490         if (isa->name_obst) {
1491                 obstack_free(isa->name_obst, NULL);
1492                 obstack_init(isa->name_obst);
1493         }
1494 #endif /* NDEBUG */
1495
1496         cur_reg_set = cg->reg_set;
1497
1498         ia32_irn_ops.cg = cg;
1499
1500         assert(ia32_current_cg == NULL);
1501         ia32_current_cg = cg;
1502
1503         return (arch_code_generator_t *)cg;
1504 }
1505
1506
1507
1508 /*****************************************************************
1509  *  ____             _                  _   _____  _____
1510  * |  _ \           | |                | | |_   _|/ ____|  /\
1511  * | |_) | __ _  ___| | _____ _ __   __| |   | | | (___   /  \
1512  * |  _ < / _` |/ __| |/ / _ \ '_ \ / _` |   | |  \___ \ / /\ \
1513  * | |_) | (_| | (__|   <  __/ | | | (_| |  _| |_ ____) / ____ \
1514  * |____/ \__,_|\___|_|\_\___|_| |_|\__,_| |_____|_____/_/    \_\
1515  *
1516  *****************************************************************/
1517
1518 /**
1519  * Set output modes for GCC
1520  */
1521 static const tarval_mode_info mo_integer = {
1522         TVO_HEX,
1523         "0x",
1524         NULL,
1525 };
1526
1527 /*
1528  * set the tarval output mode of all integer modes to decimal
1529  */
1530 static void set_tarval_output_modes(void)
1531 {
1532         int i;
1533
1534         for (i = get_irp_n_modes() - 1; i >= 0; --i) {
1535                 ir_mode *mode = get_irp_mode(i);
1536
1537                 if (mode_is_int(mode))
1538                         set_tarval_mode_output_option(mode, &mo_integer);
1539         }
1540 }
1541
1542 const arch_isa_if_t ia32_isa_if;
1543
1544 /**
1545  * The template that generates a new ISA object.
1546  * Note that this template can be changed by command line
1547  * arguments.
1548  */
1549 static ia32_isa_t ia32_isa_template = {
1550         {
1551                 &ia32_isa_if,            /* isa interface implementation */
1552                 &ia32_gp_regs[REG_ESP],  /* stack pointer register */
1553                 &ia32_gp_regs[REG_EBP],  /* base pointer register */
1554                 -1,                      /* stack direction */
1555                 NULL,                    /* main environment */
1556                 7,                       /* costs for a spill instruction */
1557                 5,                       /* costs for a reload instruction */
1558         },
1559         NULL_EMITTER,                /* emitter environment */
1560         NULL,                    /* 16bit register names */
1561         NULL,                    /* 8bit register names */
1562         NULL,                    /* 8bit register names high */
1563         NULL,                    /* types */
1564         NULL,                    /* tv_ents */
1565         (0                 |
1566         IA32_OPT_INCDEC    |     /* optimize add 1, sub 1 into inc/dec               default: on */
1567         IA32_OPT_DOAM      |     /* optimize address mode                            default: on */
1568         IA32_OPT_LEA       |     /* optimize for LEAs                                default: on */
1569         IA32_OPT_PLACECNST |     /* place constants immediately before instructions, default: on */
1570         IA32_OPT_IMMOPS    |     /* operations can use immediates,                   default: on */
1571         IA32_OPT_PUSHARGS),      /* create pushs for function argument passing,      default: on */
1572         arch_pentium_4,          /* instruction architecture */
1573         arch_pentium_4,          /* optimize for architecture */
1574         fp_x87,                  /* floating point mode */
1575         NULL,                    /* current code generator */
1576 #ifndef NDEBUG
1577         NULL,                    /* name obstack */
1578         0                        /* name obst size */
1579 #endif
1580 };
1581
1582 static void set_arch_costs(enum cpu_support arch);
1583
1584 /**
1585  * Initializes the backend ISA.
1586  */
1587 static void *ia32_init(FILE *file_handle) {
1588         static int inited = 0;
1589         ia32_isa_t *isa;
1590
1591         if (inited)
1592                 return NULL;
1593         inited = 1;
1594
1595         set_tarval_output_modes();
1596
1597         isa = xmalloc(sizeof(*isa));
1598         memcpy(isa, &ia32_isa_template, sizeof(*isa));
1599
1600         if(mode_fpcw == NULL) {
1601                 mode_fpcw = new_ir_mode("Fpcw", irms_int_number, 16, 0, irma_none, 0);
1602         }
1603
1604         ia32_register_init();
1605         ia32_create_opcodes();
1606
1607         set_arch_costs(isa->opt_arch);
1608
1609         if ((ARCH_INTEL(isa->arch) && isa->arch < arch_pentium_4) ||
1610             (ARCH_AMD(isa->arch) && isa->arch < arch_athlon))
1611                 /* no SSE2 for these cpu's */
1612                 isa->fp_kind = fp_x87;
1613
1614         if (ARCH_INTEL(isa->opt_arch) && isa->opt_arch >= arch_pentium_4) {
1615                 /* Pentium 4 don't like inc and dec instructions */
1616                 isa->opt &= ~IA32_OPT_INCDEC;
1617         }
1618
1619         be_emit_init_env(&isa->emit, file_handle);
1620         isa->regs_16bit     = pmap_create();
1621         isa->regs_8bit      = pmap_create();
1622         isa->regs_8bit_high = pmap_create();
1623         isa->types          = pmap_create();
1624         isa->tv_ent         = pmap_create();
1625         isa->cpu            = ia32_init_machine_description();
1626
1627         ia32_build_16bit_reg_map(isa->regs_16bit);
1628         ia32_build_8bit_reg_map(isa->regs_8bit);
1629         ia32_build_8bit_reg_map_high(isa->regs_8bit_high);
1630
1631 #ifndef NDEBUG
1632         isa->name_obst = xmalloc(sizeof(*isa->name_obst));
1633         obstack_init(isa->name_obst);
1634 #endif /* NDEBUG */
1635
1636         /* enter the ISA object into the intrinsic environment */
1637         intrinsic_env.isa = isa;
1638         ia32_handle_intrinsics();
1639
1640         /* needed for the debug support */
1641         be_gas_emit_switch_section(&isa->emit, GAS_SECTION_TEXT);
1642         be_emit_cstring(&isa->emit, ".Ltext0:\n");
1643         be_emit_write_line(&isa->emit);
1644
1645         /* we mark referenced global entities, so we can only emit those which
1646          * are actually referenced. (Note: you mustn't use the type visited flag
1647          * elsewhere in the backend)
1648          */
1649         inc_master_type_visited();
1650
1651         return isa;
1652 }
1653
1654
1655
1656 /**
1657  * Closes the output file and frees the ISA structure.
1658  */
1659 static void ia32_done(void *self) {
1660         ia32_isa_t *isa = self;
1661
1662         /* emit now all global declarations */
1663         be_gas_emit_decls(&isa->emit, isa->arch_isa.main_env, 1);
1664
1665         pmap_destroy(isa->regs_16bit);
1666         pmap_destroy(isa->regs_8bit);
1667         pmap_destroy(isa->regs_8bit_high);
1668         pmap_destroy(isa->tv_ent);
1669         pmap_destroy(isa->types);
1670
1671 #ifndef NDEBUG
1672         obstack_free(isa->name_obst, NULL);
1673 #endif /* NDEBUG */
1674
1675         be_emit_destroy_env(&isa->emit);
1676
1677         free(self);
1678 }
1679
1680
1681 /**
1682  * Return the number of register classes for this architecture.
1683  * We report always these:
1684  *  - the general purpose registers
1685  *  - the SSE floating point register set
1686  *  - the virtual floating point registers
1687  *  - the SSE vector register set
1688  */
1689 static int ia32_get_n_reg_class(const void *self) {
1690         (void) self;
1691         return N_CLASSES;
1692 }
1693
1694 /**
1695  * Return the register class for index i.
1696  */
1697 static const arch_register_class_t *ia32_get_reg_class(const void *self, int i)
1698 {
1699         (void) self;
1700         assert(i >= 0 && i < N_CLASSES);
1701         return &ia32_reg_classes[i];
1702 }
1703
1704 /**
1705  * Get the register class which shall be used to store a value of a given mode.
1706  * @param self The this pointer.
1707  * @param mode The mode in question.
1708  * @return A register class which can hold values of the given mode.
1709  */
1710 const arch_register_class_t *ia32_get_reg_class_for_mode(const void *self, const ir_mode *mode) {
1711         const ia32_isa_t *isa = self;
1712         if (mode_is_float(mode)) {
1713                 return USE_SSE2(isa) ? &ia32_reg_classes[CLASS_ia32_xmm] : &ia32_reg_classes[CLASS_ia32_vfp];
1714         }
1715         else
1716                 return &ia32_reg_classes[CLASS_ia32_gp];
1717 }
1718
1719 /**
1720  * Get the ABI restrictions for procedure calls.
1721  * @param self        The this pointer.
1722  * @param method_type The type of the method (procedure) in question.
1723  * @param abi         The abi object to be modified
1724  */
1725 static void ia32_get_call_abi(const void *self, ir_type *method_type, be_abi_call_t *abi) {
1726         const ia32_isa_t *isa = self;
1727         ir_type  *tp;
1728         ir_mode  *mode;
1729         unsigned  cc;
1730         int       n, i, regnum;
1731         be_abi_call_flags_t call_flags = be_abi_call_get_flags(abi);
1732
1733         unsigned use_push = !IS_P6_ARCH(isa->opt_arch);
1734
1735         /* set abi flags for calls */
1736         call_flags.bits.left_to_right         = 0;  /* always last arg first on stack */
1737         call_flags.bits.store_args_sequential = use_push;
1738         /* call_flags.bits.try_omit_fp                 not changed: can handle both settings */
1739         call_flags.bits.fp_free               = 0;  /* the frame pointer is fixed in IA32 */
1740         call_flags.bits.call_has_imm          = 1;  /* IA32 calls can have immediate address */
1741
1742         /* set parameter passing style */
1743         be_abi_call_set_flags(abi, call_flags, &ia32_abi_callbacks);
1744
1745         if (get_method_variadicity(method_type) == variadicity_variadic) {
1746                 /* pass all parameters of a variadic function on the stack */
1747                 cc = cc_cdecl_set;
1748         } else {
1749                 cc = get_method_calling_convention(method_type);
1750                 if (get_method_additional_properties(method_type) & mtp_property_private) {
1751                         /* set the calling conventions to register parameter */
1752                         cc = (cc & ~cc_bits) | cc_reg_param;
1753                 }
1754         }
1755         n = get_method_n_params(method_type);
1756         for (i = regnum = 0; i < n; i++) {
1757                 const ir_mode         *mode;
1758                 const arch_register_t *reg = NULL;
1759
1760                 tp   = get_method_param_type(method_type, i);
1761                 mode = get_type_mode(tp);
1762                 if (mode != NULL) {
1763                         reg  = ia32_get_RegParam_reg(isa->cg, cc, regnum, mode);
1764                 }
1765                 if (reg != NULL) {
1766                         be_abi_call_param_reg(abi, i, reg);
1767                         ++regnum;
1768                 } else {
1769                         be_abi_call_param_stack(abi, i, 4, 0, 0);
1770                 }
1771         }
1772
1773         /* set return registers */
1774         n = get_method_n_ress(method_type);
1775
1776         assert(n <= 2 && "more than two results not supported");
1777
1778         /* In case of 64bit returns, we will have two 32bit values */
1779         if (n == 2) {
1780                 tp   = get_method_res_type(method_type, 0);
1781                 mode = get_type_mode(tp);
1782
1783                 assert(!mode_is_float(mode) && "two FP results not supported");
1784
1785                 tp   = get_method_res_type(method_type, 1);
1786                 mode = get_type_mode(tp);
1787
1788                 assert(!mode_is_float(mode) && "mixed INT, FP results not supported");
1789
1790                 be_abi_call_res_reg(abi, 0, &ia32_gp_regs[REG_EAX]);
1791                 be_abi_call_res_reg(abi, 1, &ia32_gp_regs[REG_EDX]);
1792         }
1793         else if (n == 1) {
1794                 const arch_register_t *reg;
1795
1796                 tp   = get_method_res_type(method_type, 0);
1797                 assert(is_atomic_type(tp));
1798                 mode = get_type_mode(tp);
1799
1800                 reg = mode_is_float(mode) ? &ia32_vfp_regs[REG_VF0] : &ia32_gp_regs[REG_EAX];
1801
1802                 be_abi_call_res_reg(abi, 0, reg);
1803         }
1804 }
1805
1806
1807 static const void *ia32_get_irn_ops(const arch_irn_handler_t *self,
1808                                     const ir_node *irn)
1809 {
1810         (void) self;
1811         (void) irn;
1812         return &ia32_irn_ops;
1813 }
1814
1815 const arch_irn_handler_t ia32_irn_handler = {
1816         ia32_get_irn_ops
1817 };
1818
1819 const arch_irn_handler_t *ia32_get_irn_handler(const void *self)
1820 {
1821         (void) self;
1822         return &ia32_irn_handler;
1823 }
1824
1825 int ia32_to_appear_in_schedule(void *block_env, const ir_node *irn)
1826 {
1827         (void) block_env;
1828
1829         if(!is_ia32_irn(irn)) {
1830                 return -1;
1831         }
1832
1833         if(is_ia32_NoReg_GP(irn) || is_ia32_NoReg_VFP(irn) || is_ia32_NoReg_XMM(irn)
1834                 || is_ia32_Unknown_GP(irn) || is_ia32_Unknown_XMM(irn)
1835                 || is_ia32_Unknown_VFP(irn) || is_ia32_ChangeCW(irn)
1836                 || is_ia32_Immediate(irn))
1837                 return 0;
1838
1839         return 1;
1840 }
1841
1842 /**
1843  * Initializes the code generator interface.
1844  */
1845 static const arch_code_generator_if_t *ia32_get_code_generator_if(void *self)
1846 {
1847         (void) self;
1848         return &ia32_code_gen_if;
1849 }
1850
1851 /**
1852  * Returns the estimated execution time of an ia32 irn.
1853  */
1854 static sched_timestep_t ia32_sched_exectime(void *env, const ir_node *irn) {
1855         const arch_env_t *arch_env = env;
1856         return is_ia32_irn(irn) ? ia32_get_op_estimated_cost(arch_get_irn_ops(arch_env, irn), irn) : 1;
1857 }
1858
1859 list_sched_selector_t ia32_sched_selector;
1860
1861 /**
1862  * Returns the reg_pressure scheduler with to_appear_in_schedule() overloaded
1863  */
1864 static const list_sched_selector_t *ia32_get_list_sched_selector(
1865                 const void *self, list_sched_selector_t *selector)
1866 {
1867         (void) self;
1868         memcpy(&ia32_sched_selector, selector, sizeof(ia32_sched_selector));
1869         ia32_sched_selector.exectime              = ia32_sched_exectime;
1870         ia32_sched_selector.to_appear_in_schedule = ia32_to_appear_in_schedule;
1871         return &ia32_sched_selector;
1872 }
1873
1874 static const ilp_sched_selector_t *ia32_get_ilp_sched_selector(const void *self)
1875 {
1876         (void) self;
1877         return NULL;
1878 }
1879
1880 /**
1881  * Returns the necessary byte alignment for storing a register of given class.
1882  */
1883 static int ia32_get_reg_class_alignment(const void *self,
1884                                         const arch_register_class_t *cls)
1885 {
1886         ir_mode *mode = arch_register_class_mode(cls);
1887         int bytes     = get_mode_size_bytes(mode);
1888         (void) self;
1889
1890         if (mode_is_float(mode) && bytes > 8)
1891                 return 16;
1892         return bytes;
1893 }
1894
1895 static const be_execution_unit_t ***ia32_get_allowed_execution_units(
1896                 const void *self, const ir_node *irn)
1897 {
1898         static const be_execution_unit_t *_allowed_units_BRANCH[] = {
1899                 &ia32_execution_units_BRANCH[IA32_EXECUNIT_TP_BRANCH_BRANCH1],
1900                 &ia32_execution_units_BRANCH[IA32_EXECUNIT_TP_BRANCH_BRANCH2],
1901                 NULL,
1902         };
1903         static const be_execution_unit_t *_allowed_units_GP[] = {
1904                 &ia32_execution_units_GP[IA32_EXECUNIT_TP_GP_GP_EAX],
1905                 &ia32_execution_units_GP[IA32_EXECUNIT_TP_GP_GP_EBX],
1906                 &ia32_execution_units_GP[IA32_EXECUNIT_TP_GP_GP_ECX],
1907                 &ia32_execution_units_GP[IA32_EXECUNIT_TP_GP_GP_EDX],
1908                 &ia32_execution_units_GP[IA32_EXECUNIT_TP_GP_GP_ESI],
1909                 &ia32_execution_units_GP[IA32_EXECUNIT_TP_GP_GP_EDI],
1910                 &ia32_execution_units_GP[IA32_EXECUNIT_TP_GP_GP_EBP],
1911                 NULL,
1912         };
1913         static const be_execution_unit_t *_allowed_units_DUMMY[] = {
1914                 &be_machine_execution_units_DUMMY[0],
1915                 NULL,
1916         };
1917         static const be_execution_unit_t **_units_callret[] = {
1918                 _allowed_units_BRANCH,
1919                 NULL
1920         };
1921         static const be_execution_unit_t **_units_other[] = {
1922                 _allowed_units_GP,
1923                 NULL
1924         };
1925         static const be_execution_unit_t **_units_dummy[] = {
1926                 _allowed_units_DUMMY,
1927                 NULL
1928         };
1929         const be_execution_unit_t ***ret;
1930         (void) self;
1931
1932         if (is_ia32_irn(irn)) {
1933                 ret = get_ia32_exec_units(irn);
1934         }
1935         else if (is_be_node(irn)) {
1936                 if (be_is_Call(irn) || be_is_Return(irn)) {
1937                         ret = _units_callret;
1938                 }
1939                 else if (be_is_Barrier(irn)) {
1940                         ret = _units_dummy;
1941                 }
1942                 else {
1943                          ret = _units_other;
1944                 }
1945         }
1946         else {
1947                 ret = _units_dummy;
1948         }
1949
1950         return ret;
1951 }
1952
1953 /**
1954  * Return the abstract ia32 machine.
1955  */
1956 static const be_machine_t *ia32_get_machine(const void *self) {
1957         const ia32_isa_t *isa = self;
1958         return isa->cpu;
1959 }
1960
1961 /**
1962  * Return irp irgs in the desired order.
1963  */
1964 static ir_graph **ia32_get_irg_list(const void *self, ir_graph ***irg_list)
1965 {
1966         (void) self;
1967         (void) irg_list;
1968         return NULL;
1969 }
1970
1971 /**
1972  * Allows or disallows the creation of Psi nodes for the given Phi nodes.
1973  * @return 1 if allowed, 0 otherwise
1974  */
1975 static int ia32_is_psi_allowed(ir_node *sel, ir_node *phi_list, int i, int j)
1976 {
1977         ir_node *phi;
1978
1979         (void)sel;
1980         (void)i;
1981         (void)j;
1982
1983 #if 1
1984         if(is_Proj(sel)) {
1985                 ir_node *pred = get_Proj_pred(sel);
1986                 if(is_Cmp(pred)) {
1987                         ir_node *left     = get_Cmp_left(pred);
1988                         ir_mode *cmp_mode = get_irn_mode(left);
1989                         if(mode_is_float(cmp_mode))
1990                                 return 0;
1991                 }
1992         }
1993 #endif
1994
1995         /* check the Phi nodes */
1996         for (phi = phi_list; phi; phi = get_irn_link(phi)) {
1997                 ir_mode *mode = get_irn_mode(phi);
1998
1999                 if (mode_is_float(mode) || get_mode_size_bits(mode) > 32)
2000                         return 0;
2001         }
2002
2003         return 1;
2004 }
2005
2006 typedef struct insn_const {
2007         int add_cost;       /**< cost of an add instruction */
2008         int lea_cost;       /**< cost of a lea instruction */
2009         int const_shf_cost; /**< cost of a constant shift instruction */
2010         int cost_mul_start; /**< starting cost of a multiply instruction */
2011         int cost_mul_bit;   /**< cost of multiply for every set bit */
2012 } insn_const;
2013
2014 /* costs for the i386 */
2015 static const insn_const i386_cost = {
2016         1,   /* cost of an add instruction */
2017         1,   /* cost of a lea instruction */
2018         2,   /* cost of a constant shift instruction */
2019         6,   /* starting cost of a multiply instruction */
2020         1    /* cost of multiply for every set bit */
2021 };
2022
2023 /* costs for the i486 */
2024 static const insn_const i486_cost = {
2025         1,   /* cost of an add instruction */
2026         1,   /* cost of a lea instruction */
2027         2,   /* cost of a constant shift instruction */
2028         12,  /* starting cost of a multiply instruction */
2029         1    /* cost of multiply for every set bit */
2030 };
2031
2032 /* costs for the Pentium */
2033 static const insn_const pentium_cost = {
2034         1,   /* cost of an add instruction */
2035         1,   /* cost of a lea instruction */
2036         1,   /* cost of a constant shift instruction */
2037         11,  /* starting cost of a multiply instruction */
2038         0    /* cost of multiply for every set bit */
2039 };
2040
2041 /* costs for the Pentium Pro */
2042 static const insn_const pentiumpro_cost = {
2043         1,   /* cost of an add instruction */
2044         1,   /* cost of a lea instruction */
2045         1,   /* cost of a constant shift instruction */
2046         4,   /* starting cost of a multiply instruction */
2047         0    /* cost of multiply for every set bit */
2048 };
2049
2050 /* costs for the K6 */
2051 static const insn_const k6_cost = {
2052         1,   /* cost of an add instruction */
2053         2,   /* cost of a lea instruction */
2054         1,   /* cost of a constant shift instruction */
2055         3,   /* starting cost of a multiply instruction */
2056         0    /* cost of multiply for every set bit */
2057 };
2058
2059 /* costs for the Athlon */
2060 static const insn_const athlon_cost = {
2061         1,   /* cost of an add instruction */
2062         2,   /* cost of a lea instruction */
2063         1,   /* cost of a constant shift instruction */
2064         5,   /* starting cost of a multiply instruction */
2065         0    /* cost of multiply for every set bit */
2066 };
2067
2068 /* costs for the Pentium 4 */
2069 static const insn_const pentium4_cost = {
2070         1,   /* cost of an add instruction */
2071         3,   /* cost of a lea instruction */
2072         4,   /* cost of a constant shift instruction */
2073         15,  /* starting cost of a multiply instruction */
2074         0    /* cost of multiply for every set bit */
2075 };
2076
2077 /* costs for the Core */
2078 static const insn_const core_cost = {
2079         1,   /* cost of an add instruction */
2080         1,   /* cost of a lea instruction */
2081         1,   /* cost of a constant shift instruction */
2082         10,  /* starting cost of a multiply instruction */
2083         0    /* cost of multiply for every set bit */
2084 };
2085
2086 /* costs for the generic */
2087 static const insn_const generic_cost = {
2088         1,   /* cost of an add instruction */
2089         2,   /* cost of a lea instruction */
2090         1,   /* cost of a constant shift instruction */
2091         4,   /* starting cost of a multiply instruction */
2092         0    /* cost of multiply for every set bit */
2093 };
2094
2095 static const insn_const *arch_costs = &generic_cost;
2096
2097 static void set_arch_costs(enum cpu_support arch) {
2098         switch (arch) {
2099         case arch_i386:
2100                 arch_costs = &i386_cost;
2101                 break;
2102         case arch_i486:
2103                 arch_costs = &i486_cost;
2104                 break;
2105         case arch_pentium:
2106         case arch_pentium_mmx:
2107                 arch_costs = &pentium_cost;
2108                 break;
2109         case arch_pentium_pro:
2110         case arch_pentium_2:
2111         case arch_pentium_3:
2112                 arch_costs = &pentiumpro_cost;
2113                 break;
2114         case arch_pentium_4:
2115                 arch_costs = &pentium4_cost;
2116                 break;
2117         case arch_pentium_m:
2118                 arch_costs = &pentiumpro_cost;
2119                 break;
2120         case arch_core:
2121                 arch_costs = &core_cost;
2122                 break;
2123         case arch_k6:
2124                 arch_costs = &k6_cost;
2125                 break;
2126         case arch_athlon:
2127         case arch_athlon_64:
2128         case arch_opteron:
2129                 arch_costs = &athlon_cost;
2130                 break;
2131         case arch_generic:
2132         default:
2133                 arch_costs = &generic_cost;
2134         }
2135 }
2136
2137 /**
2138  * Evaluate a given simple instruction.
2139  */
2140 static int ia32_evaluate_insn(insn_kind kind, tarval *tv) {
2141         int cost;
2142
2143         switch (kind) {
2144         case MUL:
2145                 cost =  arch_costs->cost_mul_start;
2146                 if (arch_costs->cost_mul_bit > 0) {
2147                         char *bitstr = get_tarval_bitpattern(tv);
2148                         int i;
2149
2150                         for (i = 0; bitstr[i] != '\0'; ++i) {
2151                                 if (bitstr[i] == '1') {
2152                                         cost += arch_costs->cost_mul_bit;
2153                                 }
2154                         }
2155                         free(bitstr);
2156                 }
2157                 return cost;
2158         case LEA:
2159                 return arch_costs->lea_cost;
2160         case ADD:
2161         case SUB:
2162                 return arch_costs->add_cost;
2163         case SHIFT:
2164                 return arch_costs->const_shf_cost;
2165         case ZERO:
2166                 return arch_costs->add_cost;
2167         default:
2168                 return 1;
2169         }
2170 }
2171
2172 /**
2173  * Returns the libFirm configuration parameter for this backend.
2174  */
2175 static const backend_params *ia32_get_libfirm_params(void) {
2176         static const ir_settings_if_conv_t ifconv = {
2177                 4,                    /* maxdepth, doesn't matter for Psi-conversion */
2178                 ia32_is_psi_allowed   /* allows or disallows Psi creation for given selector */
2179         };
2180         static const ir_settings_arch_dep_t ad = {
2181                 1,                   /* also use subs */
2182                 4,                   /* maximum shifts */
2183                 31,                  /* maximum shift amount */
2184                 ia32_evaluate_insn,  /* evaluate the instruction sequence */
2185
2186                 1,  /* allow Mulhs */
2187                 1,  /* allow Mulus */
2188                 32  /* Mulh allowed up to 32 bit */
2189         };
2190         static backend_params p = {
2191                 1,     /* need dword lowering */
2192                 1,     /* support inline assembly */
2193                 NULL,  /* no additional opcodes */
2194                 NULL,  /* will be set later */
2195                 ia32_create_intrinsic_fkt,
2196                 &intrinsic_env,  /* context for ia32_create_intrinsic_fkt */
2197                 NULL,  /* will be set below */
2198         };
2199
2200         p.dep_param    = &ad;
2201         p.if_conv_info = &ifconv;
2202         return &p;
2203 }
2204
2205 /* instruction set architectures. */
2206 static const lc_opt_enum_int_items_t arch_items[] = {
2207         { "386",        arch_i386, },
2208         { "486",        arch_i486, },
2209         { "pentium",    arch_pentium, },
2210         { "586",        arch_pentium, },
2211         { "pentiumpro", arch_pentium_pro, },
2212         { "686",        arch_pentium_pro, },
2213         { "pentiummmx", arch_pentium_mmx, },
2214         { "pentium2",   arch_pentium_2, },
2215         { "p2",         arch_pentium_2, },
2216         { "pentium3",   arch_pentium_3, },
2217         { "p3",         arch_pentium_3, },
2218         { "pentium4",   arch_pentium_4, },
2219         { "p4",         arch_pentium_4, },
2220         { "pentiumm",   arch_pentium_m, },
2221         { "pm",         arch_pentium_m, },
2222         { "core",       arch_core, },
2223         { "k6",         arch_k6, },
2224         { "athlon",     arch_athlon, },
2225         { "athlon64",   arch_athlon_64, },
2226         { "opteron",    arch_opteron, },
2227         { "generic",    arch_generic, },
2228         { NULL,         0 }
2229 };
2230
2231 static lc_opt_enum_int_var_t arch_var = {
2232         &ia32_isa_template.arch, arch_items
2233 };
2234
2235 static lc_opt_enum_int_var_t opt_arch_var = {
2236         &ia32_isa_template.opt_arch, arch_items
2237 };
2238
2239 static const lc_opt_enum_int_items_t fp_unit_items[] = {
2240         { "x87" ,    fp_x87 },
2241         { "sse2",    fp_sse2 },
2242         { NULL,      0 }
2243 };
2244
2245 static lc_opt_enum_int_var_t fp_unit_var = {
2246         &ia32_isa_template.fp_kind, fp_unit_items
2247 };
2248
2249 static const lc_opt_enum_int_items_t gas_items[] = {
2250         { "normal",  GAS_FLAVOUR_NORMAL },
2251         { "mingw",   GAS_FLAVOUR_MINGW  },
2252         { NULL,      0 }
2253 };
2254
2255 static lc_opt_enum_int_var_t gas_var = {
2256         (int*) &be_gas_flavour, gas_items
2257 };
2258
2259 static const lc_opt_table_entry_t ia32_options[] = {
2260         LC_OPT_ENT_ENUM_INT("arch",      "select the instruction architecture", &arch_var),
2261         LC_OPT_ENT_ENUM_INT("opt",       "optimize for instruction architecture", &opt_arch_var),
2262         LC_OPT_ENT_ENUM_INT("fpunit",    "select the floating point unit", &fp_unit_var),
2263         LC_OPT_ENT_NEGBIT("noaddrmode",  "do not use address mode", &ia32_isa_template.opt, IA32_OPT_DOAM),
2264         LC_OPT_ENT_NEGBIT("nolea",       "do not optimize for LEAs", &ia32_isa_template.opt, IA32_OPT_LEA),
2265         LC_OPT_ENT_NEGBIT("noplacecnst", "do not place constants", &ia32_isa_template.opt, IA32_OPT_PLACECNST),
2266         LC_OPT_ENT_NEGBIT("noimmop",     "no operations with immediates", &ia32_isa_template.opt, IA32_OPT_IMMOPS),
2267         LC_OPT_ENT_NEGBIT("nopushargs",  "do not create pushs for function arguments", &ia32_isa_template.opt, IA32_OPT_PUSHARGS),
2268         LC_OPT_ENT_ENUM_INT("gasmode",   "set the GAS compatibility mode", &gas_var),
2269         LC_OPT_LAST
2270 };
2271
2272 const arch_isa_if_t ia32_isa_if = {
2273         ia32_init,
2274         ia32_done,
2275         ia32_get_n_reg_class,
2276         ia32_get_reg_class,
2277         ia32_get_reg_class_for_mode,
2278         ia32_get_call_abi,
2279         ia32_get_irn_handler,
2280         ia32_get_code_generator_if,
2281         ia32_get_list_sched_selector,
2282         ia32_get_ilp_sched_selector,
2283         ia32_get_reg_class_alignment,
2284         ia32_get_libfirm_params,
2285         ia32_get_allowed_execution_units,
2286         ia32_get_machine,
2287         ia32_get_irg_list,
2288 };
2289
2290 void ia32_init_emitter(void);
2291 void ia32_init_finish(void);
2292 void ia32_init_optimize(void);
2293 void ia32_init_transform(void);
2294 void ia32_init_x87(void);
2295
2296 void be_init_arch_ia32(void)
2297 {
2298         lc_opt_entry_t *be_grp = lc_opt_get_grp(firm_opt_get_root(), "be");
2299         lc_opt_entry_t *ia32_grp = lc_opt_get_grp(be_grp, "ia32");
2300
2301         lc_opt_add_table(ia32_grp, ia32_options);
2302         be_register_isa_if("ia32", &ia32_isa_if);
2303
2304         FIRM_DBG_REGISTER(dbg, "firm.be.ia32.cg");
2305
2306         ia32_init_emitter();
2307         ia32_init_finish();
2308         ia32_init_optimize();
2309         ia32_init_transform();
2310         ia32_init_x87();
2311 }
2312
2313 BE_REGISTER_MODULE_CONSTRUCTOR(be_init_arch_ia32);