nsz Git - libfirm/blob - ir/be/ia32/bearch_ia32.c

   1 /*
   2  * Copyright (C) 1995-2008 University of Karlsruhe.  All right reserved.
   3  *
   4  * This file is part of libFirm.
   5  *
   6  * This file may be distributed and/or modified under the terms of the
   7  * GNU General Public License version 2 as published by the Free Software
   8  * Foundation and appearing in the file LICENSE.GPL included in the
   9  * packaging of this file.
  10  *
  11  * Licensees holding valid libFirm Professional Edition licenses may use
  12  * this file in accordance with the libFirm Commercial License.
  13  * Agreement provided with the Software.
  14  *
  15  * This file is provided AS IS with NO WARRANTY OF ANY KIND, INCLUDING THE
  16  * WARRANTY OF DESIGN, MERCHANTABILITY AND FITNESS FOR A PARTICULAR
  17  * PURPOSE.
  18  */
  19
  20 /**
  21  * @file
  22  * @brief       This is the main ia32 firm backend driver.
  23  * @author      Christian Wuerdig
  24  * @version     $Id$
  25  */
  26 #ifdef HAVE_CONFIG_H
  27 #include "config.h"
  28 #endif
  29
  30 #include "lc_opts.h"
  31 #include "lc_opts_enum.h"
  32
  33 #include <math.h>
  34
  35 #include "pseudo_irg.h"
  36 #include "irarch.h"
  37 #include "irgwalk.h"
  38 #include "irprog.h"
  39 #include "irprintf.h"
  40 #include "iredges_t.h"
  41 #include "ircons.h"
  42 #include "irflag.h"
  43 #include "irgmod.h"
  44 #include "irgopt.h"
  45 #include "irbitset.h"
  46 #include "irgopt.h"
  47 #include "pdeq.h"
  48 #include "pset.h"
  49 #include "debug.h"
  50 #include "error.h"
  51 #include "xmalloc.h"
  52 #include "irtools.h"
  53 #include "iroptimize.h"
  54 #include "instrument.h"
  55
  56 #include "../beabi.h"
  57 #include "../beirg_t.h"
  58 #include "../benode_t.h"
  59 #include "../belower.h"
  60 #include "../besched_t.h"
  61 #include "be.h"
  62 #include "../be_t.h"
  63 #include "../beirgmod.h"
  64 #include "../be_dbgout.h"
  65 #include "../beblocksched.h"
  66 #include "../bemachine.h"
  67 #include "../beilpsched.h"
  68 #include "../bespillslots.h"
  69 #include "../bemodule.h"
  70 #include "../begnuas.h"
  71 #include "../bestate.h"
  72 #include "../beflags.h"
  73 #include "../betranshlp.h"
  74
  75 #include "bearch_ia32_t.h"
  76
  77 #include "ia32_new_nodes.h"
  78 #include "gen_ia32_regalloc_if.h"
  79 #include "gen_ia32_machine.h"
  80 #include "ia32_common_transform.h"
  81 #include "ia32_transform.h"
  82 #include "ia32_emitter.h"
  83 #include "ia32_map_regs.h"
  84 #include "ia32_optimize.h"
  85 #include "ia32_x87.h"
  86 #include "ia32_dbg_stat.h"
  87 #include "ia32_finish.h"
  88 #include "ia32_util.h"
  89 #include "ia32_fpu.h"
  90 #include "ia32_architecture.h"
  91
  92 #ifdef FIRM_GRGEN_BE
  93 #include "ia32_pbqp_transform.h"
  94 #endif
  95
  96 DEBUG_ONLY(static firm_dbg_module_t *dbg = NULL;)
  97
  98 /* TODO: ugly */
  99 static set *cur_reg_set = NULL;
 100
 101 ir_mode         *mode_fpcw       = NULL;
 102 ia32_code_gen_t *ia32_current_cg = NULL;
 103
 104 /**
 105  * The environment for the intrinsic mapping.
 106  */
 107 static ia32_intrinsic_env_t intrinsic_env = {
 108         NULL,    /* the isa */
 109         NULL,    /* the irg, these entities belong to */
 110         NULL,    /* entity for first div operand (move into FPU) */
 111         NULL,    /* entity for second div operand (move into FPU) */
 112         NULL,    /* entity for converts ll -> d */
 113         NULL,    /* entity for converts d -> ll */
 114         NULL,    /* entity for __divdi3 library call */
 115         NULL,    /* entity for __moddi3 library call */
 116         NULL,    /* entity for __udivdi3 library call */
 117         NULL,    /* entity for __umoddi3 library call */
 118         NULL,    /* bias value for conversion from float to unsigned 64 */
 119 };
 120
 121
 122 typedef ir_node *(*create_const_node_func) (dbg_info *dbg, ir_graph *irg, ir_node *block);
 123
 124 static INLINE ir_node *create_const(ia32_code_gen_t *cg, ir_node **place,
 125                                     create_const_node_func func,
 126                                     const arch_register_t* reg)
 127 {
 128         ir_node *block, *res;
 129
 130         if(*place != NULL)
 131                 return *place;
 132
 133         block = get_irg_start_block(cg->irg);
 134         res = func(NULL, cg->irg, block);
 135         arch_set_irn_register(cg->arch_env, res, reg);
 136         *place = res;
 137
 138         add_irn_dep(get_irg_end(cg->irg), res);
 139         /* add_irn_dep(get_irg_start(cg->irg), res); */
 140
 141         return res;
 142 }
 143
 144 /* Creates the unique per irg GP NoReg node. */
 145 ir_node *ia32_new_NoReg_gp(ia32_code_gen_t *cg) {
 146         return create_const(cg, &cg->noreg_gp, new_rd_ia32_NoReg_GP,
 147                             &ia32_gp_regs[REG_GP_NOREG]);
 148 }
 149
 150 ir_node *ia32_new_NoReg_vfp(ia32_code_gen_t *cg) {
 151         return create_const(cg, &cg->noreg_vfp, new_rd_ia32_NoReg_VFP,
 152                             &ia32_vfp_regs[REG_VFP_NOREG]);
 153 }
 154
 155 ir_node *ia32_new_NoReg_xmm(ia32_code_gen_t *cg) {
 156         return create_const(cg, &cg->noreg_xmm, new_rd_ia32_NoReg_XMM,
 157                             &ia32_xmm_regs[REG_XMM_NOREG]);
 158 }
 159
 160 ir_node *ia32_new_Unknown_gp(ia32_code_gen_t *cg) {
 161         return create_const(cg, &cg->unknown_gp, new_rd_ia32_Unknown_GP,
 162                             &ia32_gp_regs[REG_GP_UKNWN]);
 163 }
 164
 165 ir_node *ia32_new_Unknown_vfp(ia32_code_gen_t *cg) {
 166         return create_const(cg, &cg->unknown_vfp, new_rd_ia32_Unknown_VFP,
 167                             &ia32_vfp_regs[REG_VFP_UKNWN]);
 168 }
 169
 170 ir_node *ia32_new_Unknown_xmm(ia32_code_gen_t *cg) {
 171         return create_const(cg, &cg->unknown_xmm, new_rd_ia32_Unknown_XMM,
 172                             &ia32_xmm_regs[REG_XMM_UKNWN]);
 173 }
 174
 175 ir_node *ia32_new_Fpu_truncate(ia32_code_gen_t *cg) {
 176         return create_const(cg, &cg->fpu_trunc_mode, new_rd_ia32_ChangeCW,
 177                         &ia32_fp_cw_regs[REG_FPCW]);
 178 }
 179
 180
 181 /**
 182  * Returns the admissible noreg register node for input register pos of node irn.
 183  */
 184 static ir_node *ia32_get_admissible_noreg(ia32_code_gen_t *cg, ir_node *irn, int pos)
 185 {
 186         const arch_register_req_t *req;
 187
 188         req = arch_get_register_req(cg->arch_env, irn, pos);
 189         assert(req != NULL && "Missing register requirements");
 190         if (req->cls == &ia32_reg_classes[CLASS_ia32_gp])
 191                 return ia32_new_NoReg_gp(cg);
 192
 193         if (ia32_cg_config.use_sse2) {
 194                 return ia32_new_NoReg_xmm(cg);
 195         } else {
 196                 return ia32_new_NoReg_vfp(cg);
 197         }
 198 }
 199
 200 /**************************************************
 201  *                         _ _              _  __
 202  *                        | | |            (_)/ _|
 203  *  _ __ ___  __ _    __ _| | | ___   ___   _| |_
 204  * | '__/ _ \/ _` |  / _` | | |/ _ \ / __| | |  _|
 205  * | | |  __/ (_| | | (_| | | | (_) | (__  | | |
 206  * |_|  \___|\__, |  \__,_|_|_|\___/ \___| |_|_|
 207  *            __/ |
 208  *           |___/
 209  **************************************************/
 210
 211 /**
 212  * Return register requirements for an ia32 node.
 213  * If the node returns a tuple (mode_T) then the proj's
 214  * will be asked for this information.
 215  */
 216 static const arch_register_req_t *ia32_get_irn_reg_req(const ir_node *node,
 217                                                                                                            int pos)
 218 {
 219         ir_mode *mode = get_irn_mode(node);
 220         long    node_pos;
 221
 222         if (mode == mode_X || is_Block(node)) {
 223                 return arch_no_register_req;
 224         }
 225
 226         if (mode == mode_T && pos < 0) {
 227                 return arch_no_register_req;
 228         }
 229
 230         node_pos = pos == -1 ? 0 : pos;
 231         if (is_Proj(node)) {
 232                 if (mode == mode_M || pos >= 0) {
 233                         return arch_no_register_req;
 234                 }
 235
 236                 node_pos = (pos == -1) ? get_Proj_proj(node) : pos;
 237                 node     = skip_Proj_const(node);
 238         }
 239
 240         if (is_ia32_irn(node)) {
 241                 const arch_register_req_t *req;
 242                 if (pos >= 0)
 243                         req = get_ia32_in_req(node, pos);
 244                 else
 245                         req = get_ia32_out_req(node, node_pos);
 246
 247                 assert(req != NULL);
 248
 249                 return req;
 250         }
 251
 252         /* unknowns should be transformed already */
 253         assert(!is_Unknown(node));
 254         return arch_no_register_req;
 255 }
 256
 257 static void ia32_set_irn_reg(ir_node *irn, const arch_register_t *reg)
 258 {
 259         int    pos = 0;
 260
 261         if (get_irn_mode(irn) == mode_X) {
 262                 return;
 263         }
 264
 265         if (is_Proj(irn)) {
 266                 pos = get_Proj_proj(irn);
 267                 irn = skip_Proj(irn);
 268         }
 269
 270         if (is_ia32_irn(irn)) {
 271                 const arch_register_t **slots;
 272
 273                 slots      = get_ia32_slots(irn);
 274                 slots[pos] = reg;
 275         } else {
 276                 ia32_set_firm_reg(irn, reg, cur_reg_set);
 277         }
 278 }
 279
 280 static const arch_register_t *ia32_get_irn_reg(const ir_node *irn)
 281 {
 282         int pos = 0;
 283         const arch_register_t *reg = NULL;
 284
 285         if (is_Proj(irn)) {
 286
 287                 if (get_irn_mode(irn) == mode_X) {
 288                         return NULL;
 289                 }
 290
 291                 pos = get_Proj_proj(irn);
 292                 irn = skip_Proj_const(irn);
 293         }
 294
 295         if (is_ia32_irn(irn)) {
 296                 const arch_register_t **slots;
 297                 slots = get_ia32_slots(irn);
 298                 assert(pos < get_ia32_n_res(irn));
 299                 reg   = slots[pos];
 300         } else {
 301                 reg = ia32_get_firm_reg(irn, cur_reg_set);
 302         }
 303
 304         return reg;
 305 }
 306
 307 static arch_irn_class_t ia32_classify(const ir_node *irn) {
 308         arch_irn_class_t classification = arch_irn_class_normal;
 309
 310         irn = skip_Proj_const(irn);
 311
 312         if (is_cfop(irn))
 313                 classification |= arch_irn_class_branch;
 314
 315         if (! is_ia32_irn(irn))
 316                 return classification & ~arch_irn_class_normal;
 317
 318         if (is_ia32_Ld(irn))
 319                 classification |= arch_irn_class_load;
 320
 321         if (is_ia32_St(irn))
 322                 classification |= arch_irn_class_store;
 323
 324         if (is_ia32_is_reload(irn))
 325                 classification |= arch_irn_class_reload;
 326
 327         if (is_ia32_is_spill(irn))
 328                 classification |= arch_irn_class_spill;
 329
 330         if (is_ia32_is_remat(irn))
 331                 classification |= arch_irn_class_remat;
 332
 333         return classification;
 334 }
 335
 336 static arch_irn_flags_t ia32_get_flags(const ir_node *irn) {
 337         arch_irn_flags_t flags = arch_irn_flags_none;
 338
 339         if (is_Unknown(irn))
 340                 return arch_irn_flags_ignore;
 341
 342         if(is_Proj(irn) && mode_is_datab(get_irn_mode(irn))) {
 343                 ir_node *pred = get_Proj_pred(irn);
 344
 345                 if(is_ia32_irn(pred)) {
 346                         flags = get_ia32_out_flags(pred, get_Proj_proj(irn));
 347                 }
 348
 349                 irn = pred;
 350         }
 351
 352         if (is_ia32_irn(irn)) {
 353                 flags |= get_ia32_flags(irn);
 354         }
 355
 356         return flags;
 357 }
 358
 359 /**
 360  * The IA32 ABI callback object.
 361  */
 362 typedef struct {
 363         be_abi_call_flags_bits_t flags;  /**< The call flags. */
 364         const arch_env_t *aenv;          /**< The architecture environment. */
 365         ir_graph *irg;                   /**< The associated graph. */
 366 } ia32_abi_env_t;
 367
 368 static ir_entity *ia32_get_frame_entity(const ir_node *irn) {
 369         return is_ia32_irn(irn) ? get_ia32_frame_ent(irn) : NULL;
 370 }
 371
 372 static void ia32_set_frame_entity(ir_node *irn, ir_entity *ent) {
 373         set_ia32_frame_ent(irn, ent);
 374 }
 375
 376 static void ia32_set_frame_offset(ir_node *irn, int bias)
 377 {
 378         if (get_ia32_frame_ent(irn) == NULL)
 379                 return;
 380
 381         if (is_ia32_Pop(irn) || is_ia32_PopMem(irn)) {
 382                 ia32_code_gen_t *cg = ia32_current_cg;
 383                 int omit_fp = be_abi_omit_fp(cg->birg->abi);
 384                 if (omit_fp) {
 385                         /* Pop nodes modify the stack pointer before calculating the
 386                          * destination address, so fix this here
 387                          */
 388                         bias -= 4;
 389                 }
 390         }
 391         add_ia32_am_offs_int(irn, bias);
 392 }
 393
 394 static int ia32_get_sp_bias(const ir_node *node)
 395 {
 396         if (is_ia32_Call(node))
 397                 return -(int)get_ia32_call_attr_const(node)->pop;
 398
 399         if (is_ia32_Push(node))
 400                 return 4;
 401
 402         if (is_ia32_Pop(node) || is_ia32_PopMem(node))
 403                 return -4;
 404
 405         return 0;
 406 }
 407
 408 /**
 409  * Put all registers which are saved by the prologue/epilogue in a set.
 410  *
 411  * @param self  The callback object.
 412  * @param s     The result set.
 413  */
 414 static void ia32_abi_dont_save_regs(void *self, pset *s)
 415 {
 416         ia32_abi_env_t *env = self;
 417         if(env->flags.try_omit_fp)
 418                 pset_insert_ptr(s, env->aenv->bp);
 419 }
 420
 421 /**
 422  * Generate the routine prologue.
 423  *
 424  * @param self       The callback object.
 425  * @param mem        A pointer to the mem node. Update this if you define new memory.
 426  * @param reg_map    A map mapping all callee_save/ignore/parameter registers to their defining nodes.
 427  * @param stack_bias Points to the current stack bias, can be modified if needed.
 428  *
 429  * @return           The register which shall be used as a stack frame base.
 430  *
 431  * All nodes which define registers in @p reg_map must keep @p reg_map current.
 432  */
 433 static const arch_register_t *ia32_abi_prologue(void *self, ir_node **mem, pmap *reg_map, int *stack_bias)
 434 {
 435         ia32_abi_env_t   *env      = self;
 436         ia32_code_gen_t  *cg       = ia32_current_cg;
 437         const arch_env_t *arch_env = env->aenv;
 438
 439         if (! env->flags.try_omit_fp) {
 440                 ir_graph *irg     =env->irg;
 441                 ir_node  *bl      = get_irg_start_block(irg);
 442                 ir_node  *curr_sp = be_abi_reg_map_get(reg_map, arch_env->sp);
 443                 ir_node  *curr_bp = be_abi_reg_map_get(reg_map, arch_env->bp);
 444                 ir_node  *noreg = ia32_new_NoReg_gp(cg);
 445                 ir_node  *push;
 446
 447                 /* ALL nodes representing bp must be set to ignore. */
 448                 be_node_set_flags(get_Proj_pred(curr_bp), BE_OUT_POS(get_Proj_proj(curr_bp)), arch_irn_flags_ignore);
 449
 450                 /* push ebp */
 451                 push    = new_rd_ia32_Push(NULL, irg, bl, noreg, noreg, *mem, curr_bp, curr_sp);
 452                 curr_sp = new_r_Proj(irg, bl, push, get_irn_mode(curr_sp), pn_ia32_Push_stack);
 453                 *mem    = new_r_Proj(irg, bl, push, mode_M, pn_ia32_Push_M);
 454
 455                 /* the push must have SP out register */
 456                 arch_set_irn_register(arch_env, curr_sp, arch_env->sp);
 457                 set_ia32_flags(push, arch_irn_flags_ignore);
 458
 459                 /* this modifies the stack bias, because we pushed 32bit */
 460                 *stack_bias -= 4;
 461
 462                 /* move esp to ebp */
 463                 curr_bp  = be_new_Copy(arch_env->bp->reg_class, irg, bl, curr_sp);
 464                 be_set_constr_single_reg(curr_bp, BE_OUT_POS(0), arch_env->bp);
 465                 arch_set_irn_register(arch_env, curr_bp, arch_env->bp);
 466                 be_node_set_flags(curr_bp, BE_OUT_POS(0), arch_irn_flags_ignore);
 467
 468                 /* beware: the copy must be done before any other sp use */
 469                 curr_sp = be_new_CopyKeep_single(arch_env->sp->reg_class, irg, bl, curr_sp, curr_bp, get_irn_mode(curr_sp));
 470                 be_set_constr_single_reg(curr_sp, BE_OUT_POS(0), arch_env->sp);
 471                 arch_set_irn_register(arch_env, curr_sp, arch_env->sp);
 472                 be_node_set_flags(curr_sp, BE_OUT_POS(0), arch_irn_flags_ignore);
 473
 474                 be_abi_reg_map_set(reg_map, arch_env->sp, curr_sp);
 475                 be_abi_reg_map_set(reg_map, arch_env->bp, curr_bp);
 476
 477                 return arch_env->bp;
 478         }
 479
 480         return arch_env->sp;
 481 }
 482
 483 /**
 484  * Generate the routine epilogue.
 485  * @param self    The callback object.
 486  * @param bl      The block for the epilog
 487  * @param mem     A pointer to the mem node. Update this if you define new memory.
 488  * @param reg_map A map mapping all callee_save/ignore/parameter registers to their defining nodes.
 489  * @return        The register which shall be used as a stack frame base.
 490  *
 491  * All nodes which define registers in @p reg_map must keep @p reg_map current.
 492  */
 493 static void ia32_abi_epilogue(void *self, ir_node *bl, ir_node **mem, pmap *reg_map)
 494 {
 495         ia32_abi_env_t   *env      = self;
 496         const arch_env_t *arch_env = env->aenv;
 497         ir_node          *curr_sp  = be_abi_reg_map_get(reg_map, arch_env->sp);
 498         ir_node          *curr_bp  = be_abi_reg_map_get(reg_map, arch_env->bp);
 499         ir_graph         *irg      = env->irg;
 500
 501         if (env->flags.try_omit_fp) {
 502                 /* simply remove the stack frame here */
 503                 curr_sp = be_new_IncSP(arch_env->sp, irg, bl, curr_sp, BE_STACK_FRAME_SIZE_SHRINK, 0);
 504         } else {
 505                 ir_mode *mode_bp = arch_env->bp->reg_class->mode;
 506
 507                 if (ia32_cg_config.use_leave) {
 508                         ir_node *leave;
 509
 510                         /* leave */
 511                         leave   = new_rd_ia32_Leave(NULL, irg, bl, curr_bp);
 512                         set_ia32_flags(leave, arch_irn_flags_ignore);
 513                         curr_bp = new_r_Proj(irg, bl, leave, mode_bp, pn_ia32_Leave_frame);
 514                         curr_sp = new_r_Proj(irg, bl, leave, get_irn_mode(curr_sp), pn_ia32_Leave_stack);
 515                 } else {
 516                         ir_node *pop;
 517
 518                         /* the old SP is not needed anymore (kill the proj) */
 519                         assert(is_Proj(curr_sp));
 520                         kill_node(curr_sp);
 521
 522                         /* copy ebp to esp */
 523                         curr_sp = be_new_Copy(&ia32_reg_classes[CLASS_ia32_gp], irg, bl, curr_bp);
 524                         arch_set_irn_register(arch_env, curr_sp, arch_env->sp);
 525                         be_node_set_flags(curr_sp, BE_OUT_POS(0), arch_irn_flags_ignore);
 526
 527                         /* pop ebp */
 528                         pop     = new_rd_ia32_Pop(NULL, env->irg, bl, *mem, curr_sp);
 529                         set_ia32_flags(pop, arch_irn_flags_ignore);
 530                         curr_bp = new_r_Proj(irg, bl, pop, mode_bp, pn_ia32_Pop_res);
 531                         curr_sp = new_r_Proj(irg, bl, pop, get_irn_mode(curr_sp), pn_ia32_Pop_stack);
 532
 533                         *mem = new_r_Proj(irg, bl, pop, mode_M, pn_ia32_Pop_M);
 534                 }
 535                 arch_set_irn_register(arch_env, curr_sp, arch_env->sp);
 536                 arch_set_irn_register(arch_env, curr_bp, arch_env->bp);
 537         }
 538
 539         be_abi_reg_map_set(reg_map, arch_env->sp, curr_sp);
 540         be_abi_reg_map_set(reg_map, arch_env->bp, curr_bp);
 541 }
 542
 543 /**
 544  * Initialize the callback object.
 545  * @param call The call object.
 546  * @param aenv The architecture environment.
 547  * @param irg  The graph with the method.
 548  * @return     Some pointer. This pointer is passed to all other callback functions as self object.
 549  */
 550 static void *ia32_abi_init(const be_abi_call_t *call, const arch_env_t *aenv, ir_graph *irg)
 551 {
 552         ia32_abi_env_t      *env = XMALLOC(ia32_abi_env_t);
 553         be_abi_call_flags_t  fl  = be_abi_call_get_flags(call);
 554         env->flags = fl.bits;
 555         env->irg   = irg;
 556         env->aenv  = aenv;
 557         return env;
 558 }
 559
 560 /**
 561  * Destroy the callback object.
 562  * @param self The callback object.
 563  */
 564 static void ia32_abi_done(void *self) {
 565         free(self);
 566 }
 567
 568 /**
 569  * Produces the type which sits between the stack args and the locals on the stack.
 570  * it will contain the return address and space to store the old base pointer.
 571  * @return The Firm type modeling the ABI between type.
 572  */
 573 static ir_type *ia32_abi_get_between_type(void *self)
 574 {
 575 #define IDENT(s) new_id_from_chars(s, sizeof(s)-1)
 576         static ir_type *omit_fp_between_type = NULL;
 577         static ir_type *between_type         = NULL;
 578
 579         ia32_abi_env_t *env = self;
 580
 581         if (! between_type) {
 582                 ir_entity *old_bp_ent;
 583                 ir_entity *ret_addr_ent;
 584                 ir_entity *omit_fp_ret_addr_ent;
 585
 586                 ir_type *old_bp_type   = new_type_primitive(IDENT("bp"), mode_Iu);
 587                 ir_type *ret_addr_type = new_type_primitive(IDENT("return_addr"), mode_Iu);
 588
 589                 between_type           = new_type_struct(IDENT("ia32_between_type"));
 590                 old_bp_ent             = new_entity(between_type, IDENT("old_bp"), old_bp_type);
 591                 ret_addr_ent           = new_entity(between_type, IDENT("ret_addr"), ret_addr_type);
 592
 593                 set_entity_offset(old_bp_ent, 0);
 594                 set_entity_offset(ret_addr_ent, get_type_size_bytes(old_bp_type));
 595                 set_type_size_bytes(between_type, get_type_size_bytes(old_bp_type) + get_type_size_bytes(ret_addr_type));
 596                 set_type_state(between_type, layout_fixed);
 597
 598                 omit_fp_between_type = new_type_struct(IDENT("ia32_between_type_omit_fp"));
 599                 omit_fp_ret_addr_ent = new_entity(omit_fp_between_type, IDENT("ret_addr"), ret_addr_type);
 600
 601                 set_entity_offset(omit_fp_ret_addr_ent, 0);
 602                 set_type_size_bytes(omit_fp_between_type, get_type_size_bytes(ret_addr_type));
 603                 set_type_state(omit_fp_between_type, layout_fixed);
 604         }
 605
 606         return env->flags.try_omit_fp ? omit_fp_between_type : between_type;
 607 #undef IDENT
 608 }
 609
 610 /**
 611  * Get the estimated cycle count for @p irn.
 612  *
 613  * @param self The this pointer.
 614  * @param irn  The node.
 615  *
 616  * @return     The estimated cycle count for this operation
 617  */
 618 static int ia32_get_op_estimated_cost(const ir_node *irn)
 619 {
 620         int            cost;
 621         ia32_op_type_t op_tp;
 622
 623         if (is_Proj(irn))
 624                 return 0;
 625         if (!is_ia32_irn(irn))
 626                 return 0;
 627
 628         assert(is_ia32_irn(irn));
 629
 630         cost  = get_ia32_latency(irn);
 631         op_tp = get_ia32_op_type(irn);
 632
 633         if (is_ia32_CopyB(irn)) {
 634                 cost = 250;
 635         }
 636         else if (is_ia32_CopyB_i(irn)) {
 637                 int size = get_ia32_copyb_size(irn);
 638                 cost     = 20 + (int)ceil((4/3) * size);
 639         }
 640         /* in case of address mode operations add additional cycles */
 641         else if (op_tp == ia32_AddrModeD || op_tp == ia32_AddrModeS) {
 642                 /*
 643                         In case of stack access and access to fixed addresses add 5 cycles
 644                         (we assume they are in cache), other memory operations cost 20
 645                         cycles.
 646                 */
 647                 if (is_ia32_use_frame(irn) || (
 648                         is_ia32_NoReg_GP(get_irn_n(irn, n_ia32_base)) &&
 649                         is_ia32_NoReg_GP(get_irn_n(irn, n_ia32_index))
 650                     )) {
 651                         cost += 5;
 652                 } else {
 653                         cost += 20;
 654                 }
 655         }
 656
 657         return cost;
 658 }
 659
 660 /**
 661  * Returns the inverse operation if @p irn, recalculating the argument at position @p i.
 662  *
 663  * @param irn       The original operation
 664  * @param i         Index of the argument we want the inverse operation to yield
 665  * @param inverse   struct to be filled with the resulting inverse op
 666  * @param obstack   The obstack to use for allocation of the returned nodes array
 667  * @return          The inverse operation or NULL if operation invertible
 668  */
 669 static arch_inverse_t *ia32_get_inverse(const ir_node *irn, int i, arch_inverse_t *inverse, struct obstack *obst) {
 670         ir_graph *irg;
 671         ir_mode  *mode;
 672         ir_mode  *irn_mode;
 673         ir_node  *block, *noreg, *nomem;
 674         dbg_info *dbg;
 675
 676         /* we cannot invert non-ia32 irns */
 677         if (! is_ia32_irn(irn))
 678                 return NULL;
 679
 680         /* operand must always be a real operand (not base, index or mem) */
 681         if (i != n_ia32_binary_left && i != n_ia32_binary_right)
 682                 return NULL;
 683
 684         /* we don't invert address mode operations */
 685         if (get_ia32_op_type(irn) != ia32_Normal)
 686                 return NULL;
 687
 688         /* TODO: adjust for new immediates... */
 689         ir_fprintf(stderr, "TODO: fix get_inverse for new immediates (%+F)\n",
 690                    irn);
 691         return NULL;
 692
 693         irg      = get_irn_irg(irn);
 694         block    = get_nodes_block(irn);
 695         mode     = get_irn_mode(irn);
 696         irn_mode = get_irn_mode(irn);
 697         noreg    = get_irn_n(irn, 0);
 698         nomem    = new_r_NoMem(irg);
 699         dbg      = get_irn_dbg_info(irn);
 700
 701         /* initialize structure */
 702         inverse->nodes = obstack_alloc(obst, 2 * sizeof(inverse->nodes[0]));
 703         inverse->costs = 0;
 704         inverse->n     = 1;
 705
 706         switch (get_ia32_irn_opcode(irn)) {
 707                 case iro_ia32_Add:
 708 #if 0
 709                         if (get_ia32_immop_type(irn) == ia32_ImmConst) {
 710                                 /* we have an add with a const here */
 711                                 /* invers == add with negated const */
 712                                 inverse->nodes[0] = new_rd_ia32_Add(dbg, irg, block, noreg, noreg, nomem, get_irn_n(irn, i), noreg);
 713                                 inverse->costs   += 1;
 714                                 copy_ia32_Immop_attr(inverse->nodes[0], (ir_node *)irn);
 715                                 set_ia32_Immop_tarval(inverse->nodes[0], tarval_neg(get_ia32_Immop_tarval(irn)));
 716                                 set_ia32_commutative(inverse->nodes[0]);
 717                         }
 718                         else if (get_ia32_immop_type(irn) == ia32_ImmSymConst) {
 719                                 /* we have an add with a symconst here */
 720                                 /* invers == sub with const */
 721                                 inverse->nodes[0] = new_rd_ia32_Sub(dbg, irg, block, noreg, noreg, nomem, get_irn_n(irn, i), noreg);
 722                                 inverse->costs   += 2;
 723                                 copy_ia32_Immop_attr(inverse->nodes[0], (ir_node *)irn);
 724                         }
 725                         else {
 726                                 /* normal add: inverse == sub */
 727                                 inverse->nodes[0] = new_rd_ia32_Sub(dbg, irg, block, noreg, noreg, nomem, (ir_node*) irn, get_irn_n(irn, i ^ 1));
 728                                 inverse->costs   += 2;
 729                         }
 730 #endif
 731                         break;
 732                 case iro_ia32_Sub:
 733 #if 0
 734                         if (get_ia32_immop_type(irn) != ia32_ImmNone) {
 735                                 /* we have a sub with a const/symconst here */
 736                                 /* invers == add with this const */
 737                                 inverse->nodes[0] = new_rd_ia32_Add(dbg, irg, block, noreg, noreg, nomem, get_irn_n(irn, i), noreg);
 738                                 inverse->costs   += (get_ia32_immop_type(irn) == ia32_ImmSymConst) ? 5 : 1;
 739                                 copy_ia32_Immop_attr(inverse->nodes[0], (ir_node *)irn);
 740                         }
 741                         else {
 742                                 /* normal sub */
 743                                 if (i == n_ia32_binary_left) {
 744                                         inverse->nodes[0] = new_rd_ia32_Add(dbg, irg, block, noreg, noreg, nomem, (ir_node*) irn, get_irn_n(irn, 3));
 745                                 }
 746                                 else {
 747                                         inverse->nodes[0] = new_rd_ia32_Sub(dbg, irg, block, noreg, noreg, nomem, get_irn_n(irn, n_ia32_binary_left), (ir_node*) irn);
 748                                 }
 749                                 inverse->costs += 1;
 750                         }
 751 #endif
 752                         break;
 753                 case iro_ia32_Xor:
 754 #if 0
 755                         if (get_ia32_immop_type(irn) != ia32_ImmNone) {
 756                                 /* xor with const: inverse = xor */
 757                                 inverse->nodes[0] = new_rd_ia32_Xor(dbg, irg, block, noreg, noreg, nomem, get_irn_n(irn, i), noreg);
 758                                 inverse->costs   += (get_ia32_immop_type(irn) == ia32_ImmSymConst) ? 5 : 1;
 759                                 copy_ia32_Immop_attr(inverse->nodes[0], (ir_node *)irn);
 760                         }
 761                         else {
 762                                 /* normal xor */
 763                                 inverse->nodes[0] = new_rd_ia32_Xor(dbg, irg, block, noreg, noreg, nomem, (ir_node *) irn, get_irn_n(irn, i));
 764                                 inverse->costs   += 1;
 765                         }
 766 #endif
 767                         break;
 768                 case iro_ia32_Not: {
 769                         inverse->nodes[0] = new_rd_ia32_Not(dbg, irg, block, (ir_node*) irn);
 770                         inverse->costs   += 1;
 771                         break;
 772                 }
 773                 case iro_ia32_Neg: {
 774                         inverse->nodes[0] = new_rd_ia32_Neg(dbg, irg, block, (ir_node*) irn);
 775                         inverse->costs   += 1;
 776                         break;
 777                 }
 778                 default:
 779                         /* inverse operation not supported */
 780                         return NULL;
 781         }
 782
 783         return inverse;
 784 }
 785
 786 static ir_mode *get_spill_mode_mode(const ir_mode *mode)
 787 {
 788         if(mode_is_float(mode))
 789                 return mode_D;
 790
 791         return mode_Iu;
 792 }
 793
 794 /**
 795  * Get the mode that should be used for spilling value node
 796  */
 797 static ir_mode *get_spill_mode(const ir_node *node)
 798 {
 799         ir_mode *mode = get_irn_mode(node);
 800         return get_spill_mode_mode(mode);
 801 }
 802
 803 /**
 804  * Checks whether an addressmode reload for a node with mode mode is compatible
 805  * with a spillslot of mode spill_mode
 806  */
 807 static int ia32_is_spillmode_compatible(const ir_mode *mode, const ir_mode *spillmode)
 808 {
 809         return !mode_is_float(mode) || mode == spillmode;
 810 }
 811
 812 /**
 813  * Check if irn can load its operand at position i from memory (source addressmode).
 814  * @param irn    The irn to be checked
 815  * @param i      The operands position
 816  * @return Non-Zero if operand can be loaded
 817  */
 818 static int ia32_possible_memory_operand(const ir_node *irn, unsigned int i)
 819 {
 820         ir_node       *op        = get_irn_n(irn, i);
 821         const ir_mode *mode      = get_irn_mode(op);
 822         const ir_mode *spillmode = get_spill_mode(op);
 823
 824         if (!is_ia32_irn(irn)                              ||  /* must be an ia32 irn */
 825             get_ia32_op_type(irn) != ia32_Normal           ||  /* must not already be a addressmode irn */
 826             !ia32_is_spillmode_compatible(mode, spillmode) ||
 827             is_ia32_use_frame(irn))                            /* must not already use frame */
 828                 return 0;
 829
 830         switch (get_ia32_am_support(irn)) {
 831                 case ia32_am_none:
 832                         return 0;
 833
 834                 case ia32_am_unary:
 835                         return i == n_ia32_unary_op;
 836
 837                 case ia32_am_binary:
 838                         switch (i) {
 839                                 case n_ia32_binary_left: {
 840                                         const arch_register_req_t *req;
 841                                         if (!is_ia32_commutative(irn))
 842                                                 return 0;
 843
 844                                         /* we can't swap left/right for limited registers
 845                                          * (As this (currently) breaks constraint handling copies)
 846                                          */
 847                                         req = get_ia32_in_req(irn, n_ia32_binary_left);
 848                                         if (req->type & arch_register_req_type_limited)
 849                                                 return 0;
 850
 851                                         return 1;
 852                                 }
 853
 854                                 case n_ia32_binary_right:
 855                                         return 1;
 856
 857                                 default:
 858                                         return 0;
 859                         }
 860
 861                 default:
 862                         panic("Unknown AM type");
 863         }
 864 }
 865
 866 static void ia32_perform_memory_operand(ir_node *irn, ir_node *spill,
 867                                         unsigned int i)
 868 {
 869         ir_mode *load_mode;
 870         ir_mode *dest_op_mode;
 871
 872         assert(ia32_possible_memory_operand(irn, i) && "Cannot perform memory operand change");
 873
 874         set_ia32_op_type(irn, ia32_AddrModeS);
 875
 876         load_mode    = get_irn_mode(get_irn_n(irn, i));
 877         dest_op_mode = get_ia32_ls_mode(irn);
 878         if (get_mode_size_bits(load_mode) <= get_mode_size_bits(dest_op_mode)) {
 879                 set_ia32_ls_mode(irn, load_mode);
 880         }
 881         set_ia32_use_frame(irn);
 882         set_ia32_need_stackent(irn);
 883
 884         if (i == n_ia32_binary_left                    &&
 885             get_ia32_am_support(irn) == ia32_am_binary &&
 886             /* immediates are only allowed on the right side */
 887             !is_ia32_Immediate(get_irn_n(irn, n_ia32_binary_right))) {
 888                 ia32_swap_left_right(irn);
 889                 i = n_ia32_binary_right;
 890         }
 891
 892         assert(is_NoMem(get_irn_n(irn, n_ia32_mem)));
 893
 894         set_irn_n(irn, n_ia32_base, get_irg_frame(get_irn_irg(irn)));
 895         set_irn_n(irn, n_ia32_mem,  spill);
 896         set_irn_n(irn, i,           ia32_get_admissible_noreg(ia32_current_cg, irn, i));
 897         set_ia32_is_reload(irn);
 898 }
 899
 900 static const be_abi_callbacks_t ia32_abi_callbacks = {
 901         ia32_abi_init,
 902         ia32_abi_done,
 903         ia32_abi_get_between_type,
 904         ia32_abi_dont_save_regs,
 905         ia32_abi_prologue,
 906         ia32_abi_epilogue
 907 };
 908
 909 /* fill register allocator interface */
 910
 911 static const arch_irn_ops_t ia32_irn_ops = {
 912         ia32_get_irn_reg_req,
 913         ia32_set_irn_reg,
 914         ia32_get_irn_reg,
 915         ia32_classify,
 916         ia32_get_flags,
 917         ia32_get_frame_entity,
 918         ia32_set_frame_entity,
 919         ia32_set_frame_offset,
 920         ia32_get_sp_bias,
 921         ia32_get_inverse,
 922         ia32_get_op_estimated_cost,
 923         ia32_possible_memory_operand,
 924         ia32_perform_memory_operand,
 925 };
 926
 927 /**************************************************
 928  *                _                         _  __
 929  *               | |                       (_)/ _|
 930  *   ___ ___   __| | ___  __ _  ___ _ __    _| |_
 931  *  / __/ _ \ / _` |/ _ \/ _` |/ _ \ '_ \  | |  _|
 932  * | (_| (_) | (_| |  __/ (_| |  __/ | | | | | |
 933  *  \___\___/ \__,_|\___|\__, |\___|_| |_| |_|_|
 934  *                        __/ |
 935  *                       |___/
 936  **************************************************/
 937
 938 static ir_entity *mcount = NULL;
 939
 940 #define ID(s) new_id_from_chars(s, sizeof(s) - 1)
 941
 942 static void ia32_before_abi(void *self) {
 943         lower_mode_b_config_t lower_mode_b_config = {
 944                 mode_Iu,  /* lowered mode */
 945                 mode_Bu,  /* preferred mode for set */
 946                 0,        /* don't lower direct compares */
 947         };
 948         ia32_code_gen_t *cg = self;
 949
 950         ir_lower_mode_b(cg->irg, &lower_mode_b_config);
 951         if (cg->dump)
 952                 be_dump(cg->irg, "-lower_modeb", dump_ir_block_graph_sched);
 953         if (cg->gprof) {
 954                 if (mcount == NULL) {
 955                         ir_type *tp = new_type_method(ID("FKT.mcount"), 0, 0);
 956                         mcount = new_entity(get_glob_type(), ID("mcount"), tp);
 957                         /* FIXME: enter the right ld_ident here */
 958                         set_entity_ld_ident(mcount, get_entity_ident(mcount));
 959                         set_entity_visibility(mcount, visibility_external_allocated);
 960                 }
 961                 instrument_initcall(cg->irg, mcount);
 962         }
 963 }
 964
 965 transformer_t be_transformer = TRANSFORMER_DEFAULT;
 966
 967 /**
 968  * Transforms the standard firm graph into
 969  * an ia32 firm graph
 970  */
 971 static void ia32_prepare_graph(void *self) {
 972         ia32_code_gen_t *cg = self;
 973
 974         /* do local optimizations */
 975         optimize_graph_df(cg->irg);
 976
 977         /* TODO: we often have dead code reachable through out-edges here. So for
 978          * now we rebuild edges (as we need correct user count for code selection)
 979          */
 980 #if 1
 981         edges_deactivate(cg->irg);
 982         edges_activate(cg->irg);
 983 #endif
 984
 985         if (cg->dump)
 986                 be_dump(cg->irg, "-pre_transform", dump_ir_block_graph_sched);
 987
 988         switch (be_transformer) {
 989                 case TRANSFORMER_DEFAULT:
 990                         /* transform remaining nodes into assembler instructions */
 991                         ia32_transform_graph(cg);
 992                         break;
 993
 994 #ifdef FIRM_GRGEN_BE
 995                 case TRANSFORMER_PBQP:
 996                 case TRANSFORMER_RAND:
 997                         /* transform nodes into assembler instructions by PBQP magic */
 998                         ia32_transform_graph_by_pbqp(cg);
 999                         break;
1000 #endif
1001
1002                 default: panic("invalid transformer");
1003         }
1004
1005         /* do local optimizations (mainly CSE) */
1006         optimize_graph_df(cg->irg);
1007
1008         if (cg->dump)
1009                 be_dump(cg->irg, "-transformed", dump_ir_block_graph_sched);
1010
1011         /* optimize address mode */
1012         ia32_optimize_graph(cg);
1013
1014         if (cg->dump)
1015                 be_dump(cg->irg, "-am", dump_ir_block_graph_sched);
1016
1017         /* do code placement, to optimize the position of constants */
1018         place_code(cg->irg);
1019
1020         if (cg->dump)
1021                 be_dump(cg->irg, "-place", dump_ir_block_graph_sched);
1022 }
1023
1024 /**
1025  * Dummy functions for hooks we don't need but which must be filled.
1026  */
1027 static void ia32_before_sched(void *self) {
1028         (void) self;
1029 }
1030
1031 ir_node *turn_back_am(ir_node *node)
1032 {
1033         ir_graph *irg   = current_ir_graph;
1034         dbg_info *dbgi  = get_irn_dbg_info(node);
1035         ir_node  *block = get_nodes_block(node);
1036         ir_node  *base  = get_irn_n(node, n_ia32_base);
1037         ir_node  *index = get_irn_n(node, n_ia32_index);
1038         ir_node  *mem   = get_irn_n(node, n_ia32_mem);
1039         ir_node  *noreg;
1040
1041         ir_node  *load     = new_rd_ia32_Load(dbgi, irg, block, base, index, mem);
1042         ir_node  *load_res = new_rd_Proj(dbgi, irg, block, load, mode_Iu, pn_ia32_Load_res);
1043
1044         ia32_copy_am_attrs(load, node);
1045         if (is_ia32_is_reload(node))
1046                 set_ia32_is_reload(load);
1047         set_irn_n(node, n_ia32_mem, new_NoMem());
1048
1049         switch (get_ia32_am_support(node)) {
1050                 case ia32_am_unary:
1051                         set_irn_n(node, n_ia32_unary_op, load_res);
1052                         break;
1053
1054                 case ia32_am_binary:
1055                         if (is_ia32_Immediate(get_irn_n(node, n_ia32_binary_right))) {
1056                                 set_irn_n(node, n_ia32_binary_left, load_res);
1057                         } else {
1058                                 set_irn_n(node, n_ia32_binary_right, load_res);
1059                         }
1060                         break;
1061
1062                 default:
1063                         panic("Unknown AM type");
1064         }
1065         noreg = ia32_new_NoReg_gp(ia32_current_cg);
1066         set_irn_n(node, n_ia32_base,  noreg);
1067         set_irn_n(node, n_ia32_index, noreg);
1068         set_ia32_am_offs_int(node, 0);
1069         set_ia32_am_sc(node, NULL);
1070         set_ia32_am_scale(node, 0);
1071         clear_ia32_am_sc_sign(node);
1072
1073         /* rewire mem-proj */
1074         if (get_irn_mode(node) == mode_T) {
1075                 const ir_edge_t *edge;
1076                 foreach_out_edge(node, edge) {
1077                         ir_node *out = get_edge_src_irn(edge);
1078                         if (get_irn_mode(out) == mode_M) {
1079                                 set_Proj_pred(out, load);
1080                                 set_Proj_proj(out, pn_ia32_Load_M);
1081                                 break;
1082                         }
1083                 }
1084         }
1085
1086         set_ia32_op_type(node, ia32_Normal);
1087         if (sched_is_scheduled(node))
1088                 sched_add_before(node, load);
1089
1090         return load_res;
1091 }
1092
1093 static ir_node *flags_remat(ir_node *node, ir_node *after)
1094 {
1095         /* we should turn back source address mode when rematerializing nodes */
1096         ia32_op_type_t type;
1097         ir_node        *block;
1098         ir_node        *copy;
1099
1100         if (is_Block(after)) {
1101                 block = after;
1102         } else {
1103                 block = get_nodes_block(after);
1104         }
1105
1106         type = get_ia32_op_type(node);
1107         switch (type) {
1108                 case ia32_AddrModeS:
1109                         turn_back_am(node);
1110                         break;
1111
1112                 case ia32_AddrModeD:
1113                         /* TODO implement this later... */
1114                         panic("found DestAM with flag user %+F this should not happen", node);
1115                         break;
1116
1117                 default: assert(type == ia32_Normal); break;
1118         }
1119
1120         copy = exact_copy(node);
1121         set_nodes_block(copy, block);
1122         sched_add_after(after, copy);
1123
1124         return copy;
1125 }
1126
1127 /**
1128  * Called before the register allocator.
1129  */
1130 static void ia32_before_ra(void *self) {
1131         ia32_code_gen_t *cg = self;
1132
1133         /* setup fpu rounding modes */
1134         ia32_setup_fpu_mode(cg);
1135
1136         /* fixup flags */
1137         be_sched_fix_flags(cg->birg, &ia32_reg_classes[CLASS_ia32_flags],
1138                            &flags_remat);
1139
1140         ia32_add_missing_keeps(cg);
1141 }
1142
1143
1144 /**
1145  * Transforms a be_Reload into a ia32 Load.
1146  */
1147 static void transform_to_Load(ia32_code_gen_t *cg, ir_node *node) {
1148         ir_graph *irg        = get_irn_irg(node);
1149         dbg_info *dbg        = get_irn_dbg_info(node);
1150         ir_node *block       = get_nodes_block(node);
1151         ir_entity *ent       = be_get_frame_entity(node);
1152         ir_mode *mode        = get_irn_mode(node);
1153         ir_mode *spillmode   = get_spill_mode(node);
1154         ir_node *noreg       = ia32_new_NoReg_gp(cg);
1155         ir_node *sched_point = NULL;
1156         ir_node *ptr         = get_irg_frame(irg);
1157         ir_node *mem         = get_irn_n(node, be_pos_Reload_mem);
1158         ir_node *new_op, *proj;
1159         const arch_register_t *reg;
1160
1161         if (sched_is_scheduled(node)) {
1162                 sched_point = sched_prev(node);
1163         }
1164
1165         if (mode_is_float(spillmode)) {
1166                 if (ia32_cg_config.use_sse2)
1167                         new_op = new_rd_ia32_xLoad(dbg, irg, block, ptr, noreg, mem, spillmode);
1168                 else
1169                         new_op = new_rd_ia32_vfld(dbg, irg, block, ptr, noreg, mem, spillmode);
1170         }
1171         else if (get_mode_size_bits(spillmode) == 128) {
1172                 /* Reload 128 bit SSE registers */
1173                 new_op = new_rd_ia32_xxLoad(dbg, irg, block, ptr, noreg, mem);
1174         }
1175         else
1176                 new_op = new_rd_ia32_Load(dbg, irg, block, ptr, noreg, mem);
1177
1178         set_ia32_op_type(new_op, ia32_AddrModeS);
1179         set_ia32_ls_mode(new_op, spillmode);
1180         set_ia32_frame_ent(new_op, ent);
1181         set_ia32_use_frame(new_op);
1182         set_ia32_is_reload(new_op);
1183
1184         DBG_OPT_RELOAD2LD(node, new_op);
1185
1186         proj = new_rd_Proj(dbg, irg, block, new_op, mode, pn_ia32_Load_res);
1187
1188         if (sched_point) {
1189                 sched_add_after(sched_point, new_op);
1190                 sched_remove(node);
1191         }
1192
1193         /* copy the register from the old node to the new Load */
1194         reg = arch_get_irn_register(cg->arch_env, node);
1195         arch_set_irn_register(cg->arch_env, new_op, reg);
1196
1197         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(cg, node));
1198
1199         exchange(node, proj);
1200 }
1201
1202 /**
1203  * Transforms a be_Spill node into a ia32 Store.
1204  */
1205 static void transform_to_Store(ia32_code_gen_t *cg, ir_node *node) {
1206         ir_graph *irg  = get_irn_irg(node);
1207         dbg_info *dbg  = get_irn_dbg_info(node);
1208         ir_node *block = get_nodes_block(node);
1209         ir_entity *ent = be_get_frame_entity(node);
1210         const ir_node *spillval = get_irn_n(node, be_pos_Spill_val);
1211         ir_mode *mode  = get_spill_mode(spillval);
1212         ir_node *noreg = ia32_new_NoReg_gp(cg);
1213         ir_node *nomem = new_rd_NoMem(irg);
1214         ir_node *ptr   = get_irg_frame(irg);
1215         ir_node *val   = get_irn_n(node, be_pos_Spill_val);
1216         ir_node *store;
1217         ir_node *sched_point = NULL;
1218
1219         if (sched_is_scheduled(node)) {
1220                 sched_point = sched_prev(node);
1221         }
1222
1223         /* No need to spill unknown values... */
1224         if(is_ia32_Unknown_GP(val) ||
1225                 is_ia32_Unknown_VFP(val) ||
1226                 is_ia32_Unknown_XMM(val)) {
1227                 store = nomem;
1228                 if(sched_point)
1229                         sched_remove(node);
1230
1231                 exchange(node, store);
1232                 return;
1233         }
1234
1235         if (mode_is_float(mode)) {
1236                 if (ia32_cg_config.use_sse2)
1237                         store = new_rd_ia32_xStore(dbg, irg, block, ptr, noreg, nomem, val);
1238                 else
1239                         store = new_rd_ia32_vfst(dbg, irg, block, ptr, noreg, nomem, val, mode);
1240         } else if (get_mode_size_bits(mode) == 128) {
1241                 /* Spill 128 bit SSE registers */
1242                 store = new_rd_ia32_xxStore(dbg, irg, block, ptr, noreg, nomem, val);
1243         } else if (get_mode_size_bits(mode) == 8) {
1244                 store = new_rd_ia32_Store8Bit(dbg, irg, block, ptr, noreg, nomem, val);
1245         } else {
1246                 store = new_rd_ia32_Store(dbg, irg, block, ptr, noreg, nomem, val);
1247         }
1248
1249         set_ia32_op_type(store, ia32_AddrModeD);
1250         set_ia32_ls_mode(store, mode);
1251         set_ia32_frame_ent(store, ent);
1252         set_ia32_use_frame(store);
1253         set_ia32_is_spill(store);
1254         SET_IA32_ORIG_NODE(store, ia32_get_old_node_name(cg, node));
1255         DBG_OPT_SPILL2ST(node, store);
1256
1257         if (sched_point) {
1258                 sched_add_after(sched_point, store);
1259                 sched_remove(node);
1260         }
1261
1262         exchange(node, store);
1263 }
1264
1265 static ir_node *create_push(ia32_code_gen_t *cg, ir_node *node, ir_node *schedpoint, ir_node *sp, ir_node *mem, ir_entity *ent) {
1266         ir_graph *irg = get_irn_irg(node);
1267         dbg_info *dbg = get_irn_dbg_info(node);
1268         ir_node *block = get_nodes_block(node);
1269         ir_node *noreg = ia32_new_NoReg_gp(cg);
1270         ir_node *frame = get_irg_frame(irg);
1271
1272         ir_node *push = new_rd_ia32_Push(dbg, irg, block, frame, noreg, mem, noreg, sp);
1273
1274         set_ia32_frame_ent(push, ent);
1275         set_ia32_use_frame(push);
1276         set_ia32_op_type(push, ia32_AddrModeS);
1277         set_ia32_ls_mode(push, mode_Is);
1278         set_ia32_is_spill(push);
1279
1280         sched_add_before(schedpoint, push);
1281         return push;
1282 }
1283
1284 static ir_node *create_pop(ia32_code_gen_t *cg, ir_node *node, ir_node *schedpoint, ir_node *sp, ir_entity *ent) {
1285         ir_graph *irg = get_irn_irg(node);
1286         dbg_info *dbg = get_irn_dbg_info(node);
1287         ir_node *block = get_nodes_block(node);
1288         ir_node *noreg = ia32_new_NoReg_gp(cg);
1289         ir_node *frame = get_irg_frame(irg);
1290
1291         ir_node *pop = new_rd_ia32_PopMem(dbg, irg, block, frame, noreg, new_NoMem(), sp);
1292
1293         set_ia32_frame_ent(pop, ent);
1294         set_ia32_use_frame(pop);
1295         set_ia32_op_type(pop, ia32_AddrModeD);
1296         set_ia32_ls_mode(pop, mode_Is);
1297         set_ia32_is_reload(pop);
1298
1299         sched_add_before(schedpoint, pop);
1300
1301         return pop;
1302 }
1303
1304 static ir_node* create_spproj(ia32_code_gen_t *cg, ir_node *node, ir_node *pred, int pos) {
1305         ir_graph *irg = get_irn_irg(node);
1306         dbg_info *dbg = get_irn_dbg_info(node);
1307         ir_node *block = get_nodes_block(node);
1308         ir_mode *spmode = mode_Iu;
1309         const arch_register_t *spreg = &ia32_gp_regs[REG_ESP];
1310         ir_node *sp;
1311
1312         sp = new_rd_Proj(dbg, irg, block, pred, spmode, pos);
1313         arch_set_irn_register(cg->arch_env, sp, spreg);
1314
1315         return sp;
1316 }
1317
1318 /**
1319  * Transform MemPerm, currently we do this the ugly way and produce
1320  * push/pop into/from memory cascades. This is possible without using
1321  * any registers.
1322  */
1323 static void transform_MemPerm(ia32_code_gen_t *cg, ir_node *node) {
1324         ir_graph *irg = get_irn_irg(node);
1325         ir_node *block = get_nodes_block(node);
1326         ir_node *in[1];
1327         ir_node *keep;
1328         int i, arity;
1329         ir_node *sp = be_abi_get_ignore_irn(cg->birg->abi, &ia32_gp_regs[REG_ESP]);
1330         const ir_edge_t *edge;
1331         const ir_edge_t *next;
1332         ir_node **pops;
1333
1334         arity = be_get_MemPerm_entity_arity(node);
1335         pops = alloca(arity * sizeof(pops[0]));
1336
1337         /* create Pushs */
1338         for(i = 0; i < arity; ++i) {
1339                 ir_entity *inent = be_get_MemPerm_in_entity(node, i);
1340                 ir_entity *outent = be_get_MemPerm_out_entity(node, i);
1341                 ir_type *enttype = get_entity_type(inent);
1342                 unsigned entsize = get_type_size_bytes(enttype);
1343                 unsigned entsize2 = get_type_size_bytes(get_entity_type(outent));
1344                 ir_node *mem = get_irn_n(node, i + 1);
1345                 ir_node *push;
1346
1347                 /* work around cases where entities have different sizes */
1348                 if(entsize2 < entsize)
1349                         entsize = entsize2;
1350                 assert( (entsize == 4 || entsize == 8) && "spillslot on x86 should be 32 or 64 bit");
1351
1352                 push = create_push(cg, node, node, sp, mem, inent);
1353                 sp = create_spproj(cg, node, push, pn_ia32_Push_stack);
1354                 if(entsize == 8) {
1355                         /* add another push after the first one */
1356                         push = create_push(cg, node, node, sp, mem, inent);
1357                         add_ia32_am_offs_int(push, 4);
1358                         sp = create_spproj(cg, node, push, pn_ia32_Push_stack);
1359                 }
1360
1361                 set_irn_n(node, i, new_Bad());
1362         }
1363
1364         /* create pops */
1365         for(i = arity - 1; i >= 0; --i) {
1366                 ir_entity *inent = be_get_MemPerm_in_entity(node, i);
1367                 ir_entity *outent = be_get_MemPerm_out_entity(node, i);
1368                 ir_type *enttype = get_entity_type(outent);
1369                 unsigned entsize = get_type_size_bytes(enttype);
1370                 unsigned entsize2 = get_type_size_bytes(get_entity_type(inent));
1371                 ir_node *pop;
1372
1373                 /* work around cases where entities have different sizes */
1374                 if(entsize2 < entsize)
1375                         entsize = entsize2;
1376                 assert( (entsize == 4 || entsize == 8) && "spillslot on x86 should be 32 or 64 bit");
1377
1378                 pop = create_pop(cg, node, node, sp, outent);
1379                 sp = create_spproj(cg, node, pop, pn_ia32_Pop_stack);
1380                 if(entsize == 8) {
1381                         add_ia32_am_offs_int(pop, 4);
1382
1383                         /* add another pop after the first one */
1384                         pop = create_pop(cg, node, node, sp, outent);
1385                         sp = create_spproj(cg, node, pop, pn_ia32_Pop_stack);
1386                 }
1387
1388                 pops[i] = pop;
1389         }
1390
1391         in[0] = sp;
1392         keep  = be_new_Keep(&ia32_reg_classes[CLASS_ia32_gp], irg, block, 1, in);
1393         sched_add_before(node, keep);
1394
1395         /* exchange memprojs */
1396         foreach_out_edge_safe(node, edge, next) {
1397                 ir_node *proj = get_edge_src_irn(edge);
1398                 int p = get_Proj_proj(proj);
1399
1400                 assert(p < arity);
1401
1402                 set_Proj_pred(proj, pops[p]);
1403                 set_Proj_proj(proj, pn_ia32_Pop_M);
1404         }
1405
1406         /* remove memperm */
1407         arity = get_irn_arity(node);
1408         for(i = 0; i < arity; ++i) {
1409                 set_irn_n(node, i, new_Bad());
1410         }
1411         sched_remove(node);
1412 }
1413
1414 /**
1415  * Block-Walker: Calls the transform functions Spill and Reload.
1416  */
1417 static void ia32_after_ra_walker(ir_node *block, void *env) {
1418         ir_node *node, *prev;
1419         ia32_code_gen_t *cg = env;
1420
1421         /* beware: the schedule is changed here */
1422         for (node = sched_last(block); !sched_is_begin(node); node = prev) {
1423                 prev = sched_prev(node);
1424
1425                 if (be_is_Reload(node)) {
1426                         transform_to_Load(cg, node);
1427                 } else if (be_is_Spill(node)) {
1428                         transform_to_Store(cg, node);
1429                 } else if (be_is_MemPerm(node)) {
1430                         transform_MemPerm(cg, node);
1431                 }
1432         }
1433 }
1434
1435 /**
1436  * Collects nodes that need frame entities assigned.
1437  */
1438 static void ia32_collect_frame_entity_nodes(ir_node *node, void *data)
1439 {
1440         be_fec_env_t *env = data;
1441
1442         if (be_is_Reload(node) && be_get_frame_entity(node) == NULL) {
1443                 const ir_mode *mode = get_spill_mode_mode(get_irn_mode(node));
1444                 int align = get_mode_size_bytes(mode);
1445                 be_node_needs_frame_entity(env, node, mode, align);
1446         } else if(is_ia32_irn(node) && get_ia32_frame_ent(node) == NULL
1447                   && is_ia32_use_frame(node)) {
1448                 if (is_ia32_need_stackent(node) || is_ia32_Load(node)) {
1449                         const ir_mode     *mode  = get_ia32_ls_mode(node);
1450                         const ia32_attr_t *attr  = get_ia32_attr_const(node);
1451                         int                align;
1452
1453                         if (is_ia32_is_reload(node)) {
1454                                 mode = get_spill_mode_mode(mode);
1455                         }
1456
1457                         if(attr->data.need_64bit_stackent) {
1458                                 mode = mode_Ls;
1459                         }
1460                         if(attr->data.need_32bit_stackent) {
1461                                 mode = mode_Is;
1462                         }
1463                         align = get_mode_size_bytes(mode);
1464                         be_node_needs_frame_entity(env, node, mode, align);
1465                 } else if (is_ia32_vfild(node) || is_ia32_xLoad(node)
1466                            || is_ia32_vfld(node)) {
1467                         const ir_mode *mode  = get_ia32_ls_mode(node);
1468                         int            align = 4;
1469                         be_node_needs_frame_entity(env, node, mode, align);
1470                 } else if(is_ia32_FldCW(node)) {
1471                         /* although 2 byte would be enough 4 byte performs best */
1472                         const ir_mode *mode  = mode_Iu;
1473                         int            align = 4;
1474                         be_node_needs_frame_entity(env, node, mode, align);
1475                 } else {
1476 #ifndef NDEBUG
1477                         assert(is_ia32_St(node) ||
1478                                    is_ia32_xStoreSimple(node) ||
1479                                    is_ia32_vfst(node) ||
1480                                    is_ia32_vfist(node) ||
1481                                    is_ia32_vfisttp(node) ||
1482                                is_ia32_FnstCW(node));
1483 #endif
1484                 }
1485         }
1486 }
1487
1488 /**
1489  * We transform Spill and Reload here. This needs to be done before
1490  * stack biasing otherwise we would miss the corrected offset for these nodes.
1491  */
1492 static void ia32_after_ra(void *self) {
1493         ia32_code_gen_t *cg = self;
1494         ir_graph *irg = cg->irg;
1495         be_fec_env_t *fec_env = be_new_frame_entity_coalescer(cg->birg);
1496
1497         /* create and coalesce frame entities */
1498         irg_walk_graph(irg, NULL, ia32_collect_frame_entity_nodes, fec_env);
1499         be_assign_entities(fec_env);
1500         be_free_frame_entity_coalescer(fec_env);
1501
1502         irg_block_walk_graph(irg, NULL, ia32_after_ra_walker, cg);
1503 }
1504
1505 /**
1506  * Last touchups for the graph before emit: x87 simulation to replace the
1507  * virtual with real x87 instructions, creating a block schedule and peephole
1508  * optimisations.
1509  */
1510 static void ia32_finish(void *self) {
1511         ia32_code_gen_t *cg = self;
1512         ir_graph        *irg = cg->irg;
1513
1514         ia32_finish_irg(irg, cg);
1515
1516         /* we might have to rewrite x87 virtual registers */
1517         if (cg->do_x87_sim) {
1518                 x87_simulate_graph(cg->arch_env, cg->birg);
1519         }
1520
1521         /* do peephole optimisations */
1522         ia32_peephole_optimization(cg);
1523
1524         /* create block schedule, this also removes empty blocks which might
1525          * produce critical edges */
1526         cg->blk_sched = be_create_block_schedule(irg, cg->birg->exec_freq);
1527 }
1528
1529 /**
1530  * Emits the code, closes the output file and frees
1531  * the code generator interface.
1532  */
1533 static void ia32_codegen(void *self) {
1534         ia32_code_gen_t *cg = self;
1535         ir_graph        *irg = cg->irg;
1536
1537         ia32_gen_routine(cg, irg);
1538
1539         cur_reg_set = NULL;
1540
1541         /* remove it from the isa */
1542         cg->isa->cg = NULL;
1543
1544         assert(ia32_current_cg == cg);
1545         ia32_current_cg = NULL;
1546
1547         /* de-allocate code generator */
1548         del_set(cg->reg_set);
1549         free(cg);
1550 }
1551
1552 /**
1553  * Returns the node representing the PIC base.
1554  */
1555 static ir_node *ia32_get_pic_base(void *self) {
1556         ir_node         *block;
1557         ia32_code_gen_t *cg      = self;
1558         ir_node         *get_eip = cg->get_eip;
1559         if (get_eip != NULL)
1560                 return get_eip;
1561
1562         block       = get_irg_start_block(cg->irg);
1563         get_eip     = new_rd_ia32_GetEIP(NULL, cg->irg, block);
1564         cg->get_eip = get_eip;
1565
1566         be_dep_on_frame(get_eip);
1567         return get_eip;
1568 }
1569
1570 static void *ia32_cg_init(be_irg_t *birg);
1571
1572 static const arch_code_generator_if_t ia32_code_gen_if = {
1573         ia32_cg_init,
1574         ia32_get_pic_base,   /* return node used as base in pic code addresses */
1575         ia32_before_abi,     /* before abi introduce hook */
1576         ia32_prepare_graph,
1577         NULL,                /* spill */
1578         ia32_before_sched,   /* before scheduling hook */
1579         ia32_before_ra,      /* before register allocation hook */
1580         ia32_after_ra,       /* after register allocation hook */
1581         ia32_finish,         /* called before codegen */
1582         ia32_codegen         /* emit && done */
1583 };
1584
1585 /**
1586  * Initializes a IA32 code generator.
1587  */
1588 static void *ia32_cg_init(be_irg_t *birg) {
1589         ia32_isa_t      *isa = (ia32_isa_t *)birg->main_env->arch_env;
1590         ia32_code_gen_t *cg  = XMALLOCZ(ia32_code_gen_t);
1591
1592         cg->impl      = &ia32_code_gen_if;
1593         cg->irg       = birg->irg;
1594         cg->reg_set   = new_set(ia32_cmp_irn_reg_assoc, 1024);
1595         cg->isa       = isa;
1596         cg->arch_env  = birg->main_env->arch_env;
1597         cg->birg      = birg;
1598         cg->blk_sched = NULL;
1599         cg->dump      = (birg->main_env->options->dump_flags & DUMP_BE) ? 1 : 0;
1600         cg->gprof     = (birg->main_env->options->gprof) ? 1 : 0;
1601
1602         if (cg->gprof) {
1603                 /* Linux gprof implementation needs base pointer */
1604                 birg->main_env->options->omit_fp = 0;
1605         }
1606
1607         /* enter it */
1608         isa->cg = cg;
1609
1610 #ifndef NDEBUG
1611         if (isa->name_obst) {
1612                 obstack_free(isa->name_obst, NULL);
1613                 obstack_init(isa->name_obst);
1614         }
1615 #endif /* NDEBUG */
1616
1617         cur_reg_set = cg->reg_set;
1618
1619         assert(ia32_current_cg == NULL);
1620         ia32_current_cg = cg;
1621
1622         return (arch_code_generator_t *)cg;
1623 }
1624
1625
1626
1627 /*****************************************************************
1628  *  ____             _                  _   _____  _____
1629  * |  _ \           | |                | | |_   _|/ ____|  /\
1630  * | |_) | __ _  ___| | _____ _ __   __| |   | | | (___   /  \
1631  * |  _ < / _` |/ __| |/ / _ \ '_ \ / _` |   | |  \___ \ / /\ \
1632  * | |_) | (_| | (__|   <  __/ | | | (_| |  _| |_ ____) / ____ \
1633  * |____/ \__,_|\___|_|\_\___|_| |_|\__,_| |_____|_____/_/    \_\
1634  *
1635  *****************************************************************/
1636
1637 /**
1638  * Set output modes for GCC
1639  */
1640 static const tarval_mode_info mo_integer = {
1641         TVO_HEX,
1642         "0x",
1643         NULL,
1644 };
1645
1646 /*
1647  * set the tarval output mode of all integer modes to decimal
1648  */
1649 static void set_tarval_output_modes(void)
1650 {
1651         int i;
1652
1653         for (i = get_irp_n_modes() - 1; i >= 0; --i) {
1654                 ir_mode *mode = get_irp_mode(i);
1655
1656                 if (mode_is_int(mode))
1657                         set_tarval_mode_output_option(mode, &mo_integer);
1658         }
1659 }
1660
1661 const arch_isa_if_t ia32_isa_if;
1662
1663 /**
1664  * The template that generates a new ISA object.
1665  * Note that this template can be changed by command line
1666  * arguments.
1667  */
1668 static ia32_isa_t ia32_isa_template = {
1669         {
1670                 &ia32_isa_if,            /* isa interface implementation */
1671                 &ia32_gp_regs[REG_ESP],  /* stack pointer register */
1672                 &ia32_gp_regs[REG_EBP],  /* base pointer register */
1673                 -1,                      /* stack direction */
1674                 2,                       /* power of two stack alignment, 2^2 == 4 */
1675                 NULL,                    /* main environment */
1676                 7,                       /* costs for a spill instruction */
1677                 5,                       /* costs for a reload instruction */
1678         },
1679         NULL,                    /* 16bit register names */
1680         NULL,                    /* 8bit register names */
1681         NULL,                    /* 8bit register names high */
1682         NULL,                    /* types */
1683         NULL,                    /* tv_ents */
1684         NULL,                    /* current code generator */
1685         NULL,                    /* abstract machine */
1686 #ifndef NDEBUG
1687         NULL,                    /* name obstack */
1688 #endif
1689 };
1690
1691 static void init_asm_constraints(void)
1692 {
1693         be_init_default_asm_constraint_flags();
1694
1695         asm_constraint_flags['a'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1696         asm_constraint_flags['b'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1697         asm_constraint_flags['c'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1698         asm_constraint_flags['d'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1699         asm_constraint_flags['D'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1700         asm_constraint_flags['S'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1701         asm_constraint_flags['Q'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1702         asm_constraint_flags['q'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1703         asm_constraint_flags['A'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1704         asm_constraint_flags['l'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1705         asm_constraint_flags['R'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1706         asm_constraint_flags['r'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1707         asm_constraint_flags['p'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1708         asm_constraint_flags['f'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1709         asm_constraint_flags['t'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1710         asm_constraint_flags['u'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1711         asm_constraint_flags['Y'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1712         asm_constraint_flags['X'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1713         asm_constraint_flags['n'] = ASM_CONSTRAINT_FLAG_SUPPORTS_IMMEDIATE;
1714         asm_constraint_flags['g'] = ASM_CONSTRAINT_FLAG_SUPPORTS_IMMEDIATE;
1715
1716         /* no support for autodecrement/autoincrement */
1717         asm_constraint_flags['<'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1718         asm_constraint_flags['>'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1719         /* no float consts */
1720         asm_constraint_flags['E'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1721         asm_constraint_flags['F'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1722         /* makes no sense on x86 */
1723         asm_constraint_flags['s'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1724         /* no support for sse consts yet */
1725         asm_constraint_flags['C'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1726         /* no support for x87 consts yet */
1727         asm_constraint_flags['G'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1728         /* no support for mmx registers yet */
1729         asm_constraint_flags['y'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1730         /* not available in 32bit mode */
1731         asm_constraint_flags['Z'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1732         asm_constraint_flags['e'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1733
1734         /* no code yet to determine register class needed... */
1735         asm_constraint_flags['X'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1736 }
1737
1738 /**
1739  * Initializes the backend ISA.
1740  */
1741 static arch_env_t *ia32_init(FILE *file_handle) {
1742         static int inited = 0;
1743         ia32_isa_t *isa;
1744         int        i, n;
1745
1746         if (inited)
1747                 return NULL;
1748         inited = 1;
1749
1750         set_tarval_output_modes();
1751
1752         isa = XMALLOC(ia32_isa_t);
1753         memcpy(isa, &ia32_isa_template, sizeof(*isa));
1754
1755         if(mode_fpcw == NULL) {
1756                 mode_fpcw = new_ir_mode("Fpcw", irms_int_number, 16, 0, irma_none, 0);
1757         }
1758
1759         ia32_register_init();
1760         ia32_create_opcodes(&ia32_irn_ops);
1761
1762         be_emit_init(file_handle);
1763         isa->regs_16bit     = pmap_create();
1764         isa->regs_8bit      = pmap_create();
1765         isa->regs_8bit_high = pmap_create();
1766         isa->types          = pmap_create();
1767         isa->tv_ent         = pmap_create();
1768         isa->cpu            = ia32_init_machine_description();
1769
1770         ia32_build_16bit_reg_map(isa->regs_16bit);
1771         ia32_build_8bit_reg_map(isa->regs_8bit);
1772         ia32_build_8bit_reg_map_high(isa->regs_8bit_high);
1773
1774 #ifndef NDEBUG
1775         isa->name_obst = XMALLOC(struct obstack);
1776         obstack_init(isa->name_obst);
1777 #endif /* NDEBUG */
1778
1779         /* enter the ISA object into the intrinsic environment */
1780         intrinsic_env.isa = isa;
1781         ia32_handle_intrinsics();
1782
1783         /* emit asm includes */
1784         n = get_irp_n_asms();
1785         for (i = 0; i < n; ++i) {
1786                 be_emit_cstring("#APP\n");
1787                 be_emit_ident(get_irp_asm(i));
1788                 be_emit_cstring("\n#NO_APP\n");
1789         }
1790
1791         /* needed for the debug support */
1792         be_gas_emit_switch_section(GAS_SECTION_TEXT);
1793         be_emit_cstring(".Ltext0:\n");
1794         be_emit_write_line();
1795
1796         /* we mark referenced global entities, so we can only emit those which
1797          * are actually referenced. (Note: you mustn't use the type visited flag
1798          * elsewhere in the backend)
1799          */
1800         inc_master_type_visited();
1801
1802         return &isa->arch_env;
1803 }
1804
1805
1806
1807 /**
1808  * Closes the output file and frees the ISA structure.
1809  */
1810 static void ia32_done(void *self) {
1811         ia32_isa_t *isa = self;
1812
1813         /* emit now all global declarations */
1814         be_gas_emit_decls(isa->arch_env.main_env, 1);
1815
1816         pmap_destroy(isa->regs_16bit);
1817         pmap_destroy(isa->regs_8bit);
1818         pmap_destroy(isa->regs_8bit_high);
1819         pmap_destroy(isa->tv_ent);
1820         pmap_destroy(isa->types);
1821
1822 #ifndef NDEBUG
1823         obstack_free(isa->name_obst, NULL);
1824 #endif /* NDEBUG */
1825
1826         be_emit_exit();
1827
1828         free(self);
1829 }
1830
1831
1832 /**
1833  * Return the number of register classes for this architecture.
1834  * We report always these:
1835  *  - the general purpose registers
1836  *  - the SSE floating point register set
1837  *  - the virtual floating point registers
1838  *  - the SSE vector register set
1839  */
1840 static unsigned ia32_get_n_reg_class(const void *self) {
1841         (void) self;
1842         return N_CLASSES;
1843 }
1844
1845 /**
1846  * Return the register class for index i.
1847  */
1848 static const arch_register_class_t *ia32_get_reg_class(const void *self,
1849                                                        unsigned i)
1850 {
1851         (void) self;
1852         assert(i < N_CLASSES);
1853         return &ia32_reg_classes[i];
1854 }
1855
1856 /**
1857  * Get the register class which shall be used to store a value of a given mode.
1858  * @param self The this pointer.
1859  * @param mode The mode in question.
1860  * @return A register class which can hold values of the given mode.
1861  */
1862 const arch_register_class_t *ia32_get_reg_class_for_mode(const void *self,
1863                 const ir_mode *mode)
1864 {
1865         (void) self;
1866
1867         if (mode_is_float(mode)) {
1868                 return ia32_cg_config.use_sse2 ? &ia32_reg_classes[CLASS_ia32_xmm] : &ia32_reg_classes[CLASS_ia32_vfp];
1869         }
1870         else
1871                 return &ia32_reg_classes[CLASS_ia32_gp];
1872 }
1873
1874 /**
1875  * Get the ABI restrictions for procedure calls.
1876  * @param self        The this pointer.
1877  * @param method_type The type of the method (procedure) in question.
1878  * @param abi         The abi object to be modified
1879  */
1880 static void ia32_get_call_abi(const void *self, ir_type *method_type,
1881                               be_abi_call_t *abi)
1882 {
1883         ir_type  *tp;
1884         ir_mode  *mode;
1885         unsigned  cc;
1886         int       n, i, regnum;
1887         int                 pop_amount = 0;
1888         be_abi_call_flags_t call_flags = be_abi_call_get_flags(abi);
1889
1890         (void) self;
1891
1892         /* set abi flags for calls */
1893         call_flags.bits.left_to_right         = 0;  /* always last arg first on stack */
1894         call_flags.bits.store_args_sequential = 0;
1895         /* call_flags.bits.try_omit_fp                 not changed: can handle both settings */
1896         call_flags.bits.fp_free               = 0;  /* the frame pointer is fixed in IA32 */
1897         call_flags.bits.call_has_imm          = 0;  /* No call immediates, we handle this by ourselves */
1898
1899         /* set parameter passing style */
1900         be_abi_call_set_flags(abi, call_flags, &ia32_abi_callbacks);
1901
1902         if (get_method_variadicity(method_type) == variadicity_variadic) {
1903                 /* pass all parameters of a variadic function on the stack */
1904                 cc = cc_cdecl_set;
1905         } else {
1906                 cc = get_method_calling_convention(method_type);
1907                 if (get_method_additional_properties(method_type) & mtp_property_private &&
1908                     ia32_cg_config.optimize_cc) {
1909                         /* set the calling conventions to register parameter */
1910                         cc = (cc & ~cc_bits) | cc_reg_param;
1911                 }
1912         }
1913
1914         /* we have to pop the shadow parameter ourself for compound calls */
1915         if( (get_method_calling_convention(method_type) & cc_compound_ret)
1916                         && !(cc & cc_reg_param)) {
1917                 pop_amount += get_mode_size_bytes(mode_P_data);
1918         }
1919
1920         n = get_method_n_params(method_type);
1921         for (i = regnum = 0; i < n; i++) {
1922                 ir_mode               *mode;
1923                 const arch_register_t *reg = NULL;
1924
1925                 tp   = get_method_param_type(method_type, i);
1926                 mode = get_type_mode(tp);
1927                 if (mode != NULL) {
1928                         reg  = ia32_get_RegParam_reg(cc, regnum, mode);
1929                 }
1930                 if (reg != NULL) {
1931                         be_abi_call_param_reg(abi, i, reg);
1932                         ++regnum;
1933                 } else {
1934                         /* Micro optimisation: if the mode is shorter than 4 bytes, load 4 bytes.
1935                          * movl has a shorter opcode than mov[sz][bw]l */
1936                         ir_mode *load_mode = mode;
1937
1938                         if (mode != NULL) {
1939                                 unsigned size = get_mode_size_bytes(mode);
1940
1941                                 if (cc & cc_callee_clear_stk) {
1942                                         pop_amount += (size + 3U) & ~3U;
1943                                 }
1944
1945                                 if (size < 4) load_mode = mode_Iu;
1946                         }
1947
1948                         be_abi_call_param_stack(abi, i, load_mode, 4, 0, 0);
1949                 }
1950         }
1951
1952         be_abi_call_set_pop(abi, pop_amount);
1953
1954         /* set return registers */
1955         n = get_method_n_ress(method_type);
1956
1957         assert(n <= 2 && "more than two results not supported");
1958
1959         /* In case of 64bit returns, we will have two 32bit values */
1960         if (n == 2) {
1961                 tp   = get_method_res_type(method_type, 0);
1962                 mode = get_type_mode(tp);
1963
1964                 assert(!mode_is_float(mode) && "two FP results not supported");
1965
1966                 tp   = get_method_res_type(method_type, 1);
1967                 mode = get_type_mode(tp);
1968
1969                 assert(!mode_is_float(mode) && "mixed INT, FP results not supported");
1970
1971                 be_abi_call_res_reg(abi, 0, &ia32_gp_regs[REG_EAX]);
1972                 be_abi_call_res_reg(abi, 1, &ia32_gp_regs[REG_EDX]);
1973         }
1974         else if (n == 1) {
1975                 const arch_register_t *reg;
1976
1977                 tp   = get_method_res_type(method_type, 0);
1978                 assert(is_atomic_type(tp));
1979                 mode = get_type_mode(tp);
1980
1981                 reg = mode_is_float(mode) ? &ia32_vfp_regs[REG_VF0] : &ia32_gp_regs[REG_EAX];
1982
1983                 be_abi_call_res_reg(abi, 0, reg);
1984         }
1985 }
1986
1987 int ia32_to_appear_in_schedule(void *block_env, const ir_node *irn)
1988 {
1989         (void) block_env;
1990
1991         if(!is_ia32_irn(irn)) {
1992                 return -1;
1993         }
1994
1995         if(is_ia32_NoReg_GP(irn) || is_ia32_NoReg_VFP(irn) || is_ia32_NoReg_XMM(irn)
1996                 || is_ia32_Unknown_GP(irn) || is_ia32_Unknown_XMM(irn)
1997                 || is_ia32_Unknown_VFP(irn) || is_ia32_ChangeCW(irn)
1998                 || is_ia32_Immediate(irn))
1999                 return 0;
2000
2001         return 1;
2002 }
2003
2004 /**
2005  * Initializes the code generator interface.
2006  */
2007 static const arch_code_generator_if_t *ia32_get_code_generator_if(void *self)
2008 {
2009         (void) self;
2010         return &ia32_code_gen_if;
2011 }
2012
2013 /**
2014  * Returns the estimated execution time of an ia32 irn.
2015  */
2016 static sched_timestep_t ia32_sched_exectime(void *env, const ir_node *irn) {
2017         (void) env;
2018         return is_ia32_irn(irn) ? ia32_get_op_estimated_cost(irn) : 1;
2019 }
2020
2021 list_sched_selector_t ia32_sched_selector;
2022
2023 /**
2024  * Returns the reg_pressure scheduler with to_appear_in_schedule() overloaded
2025  */
2026 static const list_sched_selector_t *ia32_get_list_sched_selector(
2027                 const void *self, list_sched_selector_t *selector)
2028 {
2029         (void) self;
2030         memcpy(&ia32_sched_selector, selector, sizeof(ia32_sched_selector));
2031         ia32_sched_selector.exectime              = ia32_sched_exectime;
2032         ia32_sched_selector.to_appear_in_schedule = ia32_to_appear_in_schedule;
2033         return &ia32_sched_selector;
2034 }
2035
2036 static const ilp_sched_selector_t *ia32_get_ilp_sched_selector(const void *self)
2037 {
2038         (void) self;
2039         return NULL;
2040 }
2041
2042 /**
2043  * Returns the necessary byte alignment for storing a register of given class.
2044  */
2045 static int ia32_get_reg_class_alignment(const void *self,
2046                                         const arch_register_class_t *cls)
2047 {
2048         ir_mode *mode = arch_register_class_mode(cls);
2049         int bytes     = get_mode_size_bytes(mode);
2050         (void) self;
2051
2052         if (mode_is_float(mode) && bytes > 8)
2053                 return 16;
2054         return bytes;
2055 }
2056
2057 static const be_execution_unit_t ***ia32_get_allowed_execution_units(
2058                 const void *self, const ir_node *irn)
2059 {
2060         static const be_execution_unit_t *_allowed_units_BRANCH[] = {
2061                 &ia32_execution_units_BRANCH[IA32_EXECUNIT_TP_BRANCH_BRANCH1],
2062                 &ia32_execution_units_BRANCH[IA32_EXECUNIT_TP_BRANCH_BRANCH2],
2063                 NULL,
2064         };
2065         static const be_execution_unit_t *_allowed_units_GP[] = {
2066                 &ia32_execution_units_GP[IA32_EXECUNIT_TP_GP_GP_EAX],
2067                 &ia32_execution_units_GP[IA32_EXECUNIT_TP_GP_GP_EBX],
2068                 &ia32_execution_units_GP[IA32_EXECUNIT_TP_GP_GP_ECX],
2069                 &ia32_execution_units_GP[IA32_EXECUNIT_TP_GP_GP_EDX],
2070                 &ia32_execution_units_GP[IA32_EXECUNIT_TP_GP_GP_ESI],
2071                 &ia32_execution_units_GP[IA32_EXECUNIT_TP_GP_GP_EDI],
2072                 &ia32_execution_units_GP[IA32_EXECUNIT_TP_GP_GP_EBP],
2073                 NULL,
2074         };
2075         static const be_execution_unit_t *_allowed_units_DUMMY[] = {
2076                 &be_machine_execution_units_DUMMY[0],
2077                 NULL,
2078         };
2079         static const be_execution_unit_t **_units_callret[] = {
2080                 _allowed_units_BRANCH,
2081                 NULL
2082         };
2083         static const be_execution_unit_t **_units_other[] = {
2084                 _allowed_units_GP,
2085                 NULL
2086         };
2087         static const be_execution_unit_t **_units_dummy[] = {
2088                 _allowed_units_DUMMY,
2089                 NULL
2090         };
2091         const be_execution_unit_t ***ret;
2092         (void) self;
2093
2094         if (is_ia32_irn(irn)) {
2095                 ret = get_ia32_exec_units(irn);
2096         } else if (is_be_node(irn)) {
2097                 if (be_is_Return(irn)) {
2098                         ret = _units_callret;
2099                 } else if (be_is_Barrier(irn)) {
2100                         ret = _units_dummy;
2101                 } else {
2102                         ret = _units_other;
2103                 }
2104         }
2105         else {
2106                 ret = _units_dummy;
2107         }
2108
2109         return ret;
2110 }
2111
2112 /**
2113  * Return the abstract ia32 machine.
2114  */
2115 static const be_machine_t *ia32_get_machine(const void *self) {
2116         const ia32_isa_t *isa = self;
2117         return isa->cpu;
2118 }
2119
2120 /**
2121  * Return irp irgs in the desired order.
2122  */
2123 static ir_graph **ia32_get_irg_list(const void *self, ir_graph ***irg_list)
2124 {
2125         (void) self;
2126         (void) irg_list;
2127         return NULL;
2128 }
2129
2130 static void ia32_mark_remat(const void *self, ir_node *node) {
2131         (void) self;
2132         if (is_ia32_irn(node)) {
2133                 set_ia32_is_remat(node);
2134         }
2135 }
2136
2137 /**
2138  * Allows or disallows the creation of Psi nodes for the given Phi nodes.
2139  * @return 1 if allowed, 0 otherwise
2140  */
2141 static int ia32_is_psi_allowed(ir_node *sel, ir_node *phi_list, int i, int j)
2142 {
2143         ir_node *phi;
2144         ir_node *cmp = NULL;
2145
2146         /* we can't handle psis with 64bit compares yet */
2147         if (is_Proj(sel)) {
2148                 cmp = get_Proj_pred(sel);
2149                 if (is_Cmp(cmp)) {
2150                         ir_node *left     = get_Cmp_left(cmp);
2151                         ir_mode *cmp_mode = get_irn_mode(left);
2152                         if (!mode_is_float(cmp_mode) && get_mode_size_bits(cmp_mode) > 32)
2153                                 return 0;
2154                 } else {
2155                         cmp = NULL;
2156                 }
2157         }
2158
2159         if (ia32_cg_config.use_cmov) {
2160                 if (ia32_cg_config.use_sse2 && cmp != NULL) {
2161                         pn_Cmp pn   = get_Proj_proj(sel);
2162                         ir_node *cl = get_Cmp_left(cmp);
2163                         ir_node *cr = get_Cmp_right(cmp);
2164
2165                         /* check the Phi nodes: no 64bit and no floating point cmov */
2166                         for (phi = phi_list; phi; phi = get_Phi_next(phi)) {
2167                                 ir_mode *mode = get_irn_mode(phi);
2168
2169                                 if (mode_is_float(mode)) {
2170                                         /* check for Min, Max */
2171                                         ir_node *t = get_Phi_pred(phi, i);
2172                                         ir_node *f = get_Phi_pred(phi, j);
2173                                         int res    = 0;
2174
2175                                         /* SSE2 supports Min & Max */
2176                                         if (pn == pn_Cmp_Lt || pn == pn_Cmp_Le || pn == pn_Cmp_Ge || pn == pn_Cmp_Gt) {
2177                                                 if (cl == t && cr == f) {
2178                                                         /* Psi(a <=/>= b, a, b) => MIN, MAX */
2179                                                         res = 1;
2180                                                 } else if (cl == f && cr == t) {
2181                                                         /* Psi(a <=/>= b, b, a) => MAX, MIN */
2182                                                         res = 1;
2183                                                 }
2184                                         }
2185                                         if (! res)
2186                                                 return 0;
2187
2188                                 } else if (get_mode_size_bits(mode) > 32)
2189                                         return 0;
2190                         }
2191                 } else {
2192                         /* check the Phi nodes: no 64bit and no floating point cmov */
2193                         for (phi = phi_list; phi; phi = get_Phi_next(phi)) {
2194                                 ir_mode *mode = get_irn_mode(phi);
2195
2196                                 if (mode_is_float(mode) || get_mode_size_bits(mode) > 32)
2197                                         return 0;
2198                         }
2199                 }
2200
2201                 return 1;
2202         } else {
2203                 ir_node *cl, *cr;
2204                 pn_Cmp  pn;
2205
2206                 /* No cmov, only some special cases */
2207                 if (cmp == NULL)
2208                         return 0;
2209
2210                 /* Now some supported cases here */
2211                 pn = get_Proj_proj(sel);
2212                 cl = get_Cmp_left(cmp);
2213                 cr = get_Cmp_right(cmp);
2214
2215                 for (phi = phi_list; phi; phi = get_Phi_next(phi)) {
2216                         ir_mode *mode = get_irn_mode(phi);
2217                         int res = 0;
2218                         ir_node *t, *f;
2219
2220                         t = get_Phi_pred(phi, i);
2221                         f = get_Phi_pred(phi, j);
2222
2223                         /* no floating point and no 64bit yet */
2224                         if (mode_is_float(mode) || get_mode_size_bits(mode) > 32)
2225                                 return 0;
2226
2227                         if (is_Const(t) && is_Const(f)) {
2228                                 if ((is_Const_null(t) && is_Const_one(f)) || (is_Const_one(t) && is_Const_null(f))) {
2229                                         /* always support Psi(x, C1, C2) */
2230                                         res = 1;
2231                                 }
2232                         } else if (pn == pn_Cmp_Lt || pn == pn_Cmp_Le || pn == pn_Cmp_Ge || pn == pn_Cmp_Gt) {
2233                                 if (0) {
2234 #if 0
2235                                 } else if (cl == t && cr == f) {
2236                                         /* Psi(a <=/>= b, a, b) => Min, Max */
2237                                         res = 1;
2238                                 } else if (cl == f && cr == t) {
2239                                         /* Psi(a <=/>= b, b, a) => Max, Min */
2240                                         res = 1;
2241 #endif
2242                                 } else if ((pn & pn_Cmp_Gt) && !mode_is_signed(mode) &&
2243                                            is_Const(f) && is_Const_null(f) && is_Sub(t) &&
2244                                            get_Sub_left(t) == cl && get_Sub_right(t) == cr) {
2245                                         /* Psi(a >=u b, a - b, 0) unsigned Doz */
2246                                         res = 1;
2247                                 } else if ((pn & pn_Cmp_Lt) && !mode_is_signed(mode) &&
2248                                            is_Const(t) && is_Const_null(t) && is_Sub(f) &&
2249                                            get_Sub_left(f) == cl && get_Sub_right(f) == cr) {
2250                                         /* Psi(a <=u b, 0, a - b) unsigned Doz */
2251                                         res = 1;
2252                                 } else if (is_Const(cr) && is_Const_null(cr)) {
2253                                         if (cl == t && is_Minus(f) && get_Minus_op(f) == cl) {
2254                                                 /* Psi(a <=/>= 0 ? a : -a) Nabs/Abs */
2255                                                 res = 1;
2256                                         } else if (cl == f && is_Minus(t) && get_Minus_op(t) == cl) {
2257                                                 /* Psi(a <=/>= 0 ? -a : a) Abs/Nabs */
2258                                                 res = 1;
2259                                         }
2260                                 }
2261                         }
2262                         if (! res)
2263                                 return 0;
2264                 }
2265                 /* all checks passed */
2266                 return 1;
2267         }
2268         return 0;
2269 }
2270
2271 static asm_constraint_flags_t ia32_parse_asm_constraint(const void *self, const char **c)
2272 {
2273         (void) self;
2274         (void) c;
2275
2276         /* we already added all our simple flags to the flags modifier list in
2277          * init, so this flag we don't know. */
2278         return ASM_CONSTRAINT_FLAG_INVALID;
2279 }
2280
2281 static int ia32_is_valid_clobber(const void *self, const char *clobber)
2282 {
2283         (void) self;
2284
2285         return ia32_get_clobber_register(clobber) != NULL;
2286 }
2287
2288 /**
2289  * Returns the libFirm configuration parameter for this backend.
2290  */
2291 static const backend_params *ia32_get_libfirm_params(void) {
2292         static const ir_settings_if_conv_t ifconv = {
2293                 4,                    /* maxdepth, doesn't matter for Psi-conversion */
2294                 ia32_is_psi_allowed   /* allows or disallows Psi creation for given selector */
2295         };
2296         static const ir_settings_arch_dep_t ad = {
2297                 1,                   /* also use subs */
2298                 4,                   /* maximum shifts */
2299                 31,                  /* maximum shift amount */
2300                 ia32_evaluate_insn,  /* evaluate the instruction sequence */
2301
2302                 1,  /* allow Mulhs */
2303                 1,  /* allow Mulus */
2304                 32  /* Mulh allowed up to 32 bit */
2305         };
2306         static backend_params p = {
2307                 1,     /* need dword lowering */
2308                 1,     /* support inline assembly */
2309                 0,     /* no immediate floating point mode. */
2310                 NULL,  /* no additional opcodes */
2311                 NULL,  /* will be set later */
2312                 ia32_create_intrinsic_fkt,
2313                 &intrinsic_env,  /* context for ia32_create_intrinsic_fkt */
2314                 NULL,  /* will be set below */
2315                 NULL   /* will be set below */
2316         };
2317
2318         ia32_setup_cg_config();
2319
2320         /* doesn't really belong here, but this is the earliest place the backend
2321          * is called... */
2322         init_asm_constraints();
2323
2324         p.dep_param    = &ad;
2325         p.if_conv_info = &ifconv;
2326         return &p;
2327 }
2328
2329 static const lc_opt_enum_int_items_t gas_items[] = {
2330         { "elf",     GAS_FLAVOUR_ELF },
2331         { "mingw",   GAS_FLAVOUR_MINGW  },
2332         { "yasm",    GAS_FLAVOUR_YASM   },
2333         { "macho",   GAS_FLAVOUR_MACH_O },
2334         { NULL,      0 }
2335 };
2336
2337 static lc_opt_enum_int_var_t gas_var = {
2338         (int*) &be_gas_flavour, gas_items
2339 };
2340
2341 static const lc_opt_enum_int_items_t transformer_items[] = {
2342         { "default", TRANSFORMER_DEFAULT },
2343 #ifdef FIRM_GRGEN_BE
2344         { "pbqp",    TRANSFORMER_PBQP    },
2345         { "random",  TRANSFORMER_RAND    },
2346 #endif
2347         { NULL,      0                   }
2348 };
2349
2350 static lc_opt_enum_int_var_t transformer_var = {
2351         (int*)&be_transformer, transformer_items
2352 };
2353
2354 static const lc_opt_table_entry_t ia32_options[] = {
2355         LC_OPT_ENT_ENUM_INT("gasmode", "set the GAS compatibility mode", &gas_var),
2356         LC_OPT_ENT_ENUM_INT("transformer", "the transformer used for code selection", &transformer_var),
2357         LC_OPT_ENT_INT("stackalign", "set power of two stack alignment for calls",
2358                        &ia32_isa_template.arch_env.stack_alignment),
2359         LC_OPT_LAST
2360 };
2361
2362 const arch_isa_if_t ia32_isa_if = {
2363         ia32_init,
2364         ia32_done,
2365         ia32_get_n_reg_class,
2366         ia32_get_reg_class,
2367         ia32_get_reg_class_for_mode,
2368         ia32_get_call_abi,
2369         ia32_get_code_generator_if,
2370         ia32_get_list_sched_selector,
2371         ia32_get_ilp_sched_selector,
2372         ia32_get_reg_class_alignment,
2373         ia32_get_libfirm_params,
2374         ia32_get_allowed_execution_units,
2375         ia32_get_machine,
2376         ia32_get_irg_list,
2377         ia32_mark_remat,
2378         ia32_parse_asm_constraint,
2379         ia32_is_valid_clobber
2380 };
2381
2382 void ia32_init_emitter(void);
2383 void ia32_init_finish(void);
2384 void ia32_init_optimize(void);
2385 void ia32_init_transform(void);
2386 void ia32_init_x87(void);
2387
2388 void be_init_arch_ia32(void)
2389 {
2390         lc_opt_entry_t *be_grp   = lc_opt_get_grp(firm_opt_get_root(), "be");
2391         lc_opt_entry_t *ia32_grp = lc_opt_get_grp(be_grp, "ia32");
2392
2393         lc_opt_add_table(ia32_grp, ia32_options);
2394         be_register_isa_if("ia32", &ia32_isa_if);
2395
2396         FIRM_DBG_REGISTER(dbg, "firm.be.ia32.cg");
2397
2398         ia32_init_emitter();
2399         ia32_init_finish();
2400         ia32_init_optimize();
2401         ia32_init_transform();
2402         ia32_init_x87();
2403         ia32_init_architecture();
2404 }
2405
2406 BE_REGISTER_MODULE_CONSTRUCTOR(be_init_arch_ia32);