nsz Git - libfirm/blob - ir/be/ia32/bearch_ia32.c

   1 /*
   2  * Copyright (C) 1995-2008 University of Karlsruhe.  All right reserved.
   3  *
   4  * This file is part of libFirm.
   5  *
   6  * This file may be distributed and/or modified under the terms of the
   7  * GNU General Public License version 2 as published by the Free Software
   8  * Foundation and appearing in the file LICENSE.GPL included in the
   9  * packaging of this file.
  10  *
  11  * Licensees holding valid libFirm Professional Edition licenses may use
  12  * this file in accordance with the libFirm Commercial License.
  13  * Agreement provided with the Software.
  14  *
  15  * This file is provided AS IS with NO WARRANTY OF ANY KIND, INCLUDING THE
  16  * WARRANTY OF DESIGN, MERCHANTABILITY AND FITNESS FOR A PARTICULAR
  17  * PURPOSE.
  18  */
  19
  20 /**
  21  * @file
  22  * @brief       This is the main ia32 firm backend driver.
  23  * @author      Christian Wuerdig
  24  */
  25 #include "config.h"
  26
  27 #include "lc_opts.h"
  28 #include "lc_opts_enum.h"
  29
  30 #include <math.h>
  31
  32 #include "irarch.h"
  33 #include "irgwalk.h"
  34 #include "irprog.h"
  35 #include "irprintf.h"
  36 #include "iredges_t.h"
  37 #include "ircons.h"
  38 #include "irflag.h"
  39 #include "irgmod.h"
  40 #include "irgopt.h"
  41 #include "irgopt.h"
  42 #include "irdump.h"
  43 #include "pdeq.h"
  44 #include "pset.h"
  45 #include "debug.h"
  46 #include "error.h"
  47 #include "xmalloc.h"
  48 #include "irtools.h"
  49 #include "iroptimize.h"
  50 #include "instrument.h"
  51 #include "iropt_t.h"
  52 #include "lower_dw.h"
  53 #include "lower_calls.h"
  54 #include "lower_mode_b.h"
  55 #include "lower_softfloat.h"
  56 #include "firmstat_t.h"
  57
  58 #include "beabi.h"
  59 #include "benode.h"
  60 #include "belower.h"
  61 #include "besched.h"
  62 #include "be.h"
  63 #include "be_t.h"
  64 #include "beirgmod.h"
  65 #include "beblocksched.h"
  66 #include "bespillutil.h"
  67 #include "bespillslots.h"
  68 #include "bemodule.h"
  69 #include "begnuas.h"
  70 #include "bestate.h"
  71 #include "beflags.h"
  72 #include "betranshlp.h"
  73 #include "belistsched.h"
  74 #include "beabihelper.h"
  75 #include "bestack.h"
  76
  77 #include "bearch_ia32_t.h"
  78
  79 #include "ia32_new_nodes.h"
  80 #include "gen_ia32_regalloc_if.h"
  81 #include "ia32_common_transform.h"
  82 #include "ia32_transform.h"
  83 #include "ia32_emitter.h"
  84 #include "ia32_optimize.h"
  85 #include "ia32_x87.h"
  86 #include "ia32_dbg_stat.h"
  87 #include "ia32_finish.h"
  88 #include "ia32_fpu.h"
  89 #include "ia32_architecture.h"
  90
  91 #ifdef FIRM_GRGEN_BE
  92 #include "ia32_pbqp_transform.h"
  93
  94 transformer_t be_transformer = TRANSFORMER_DEFAULT;
  95 #endif
  96
  97 ir_mode *ia32_mode_fpcw;
  98 ir_mode *ia32_mode_E;
  99 ir_type *ia32_type_E;
 100
 101 /** The current omit-fp state */
 102 static ir_type *omit_fp_between_type   = NULL;
 103 static ir_type *between_type           = NULL;
 104 static ir_entity *old_bp_ent           = NULL;
 105 static ir_entity *ret_addr_ent         = NULL;
 106 static ir_entity *omit_fp_ret_addr_ent = NULL;
 107
 108 /**
 109  * The environment for the intrinsic mapping.
 110  */
 111 static ia32_intrinsic_env_t intrinsic_env = {
 112         NULL,    /* entity for __divdi3 library call */
 113         NULL,    /* entity for __moddi3 library call */
 114         NULL,    /* entity for __udivdi3 library call */
 115         NULL,    /* entity for __umoddi3 library call */
 116 };
 117
 118
 119 typedef ir_node *(*create_const_node_func) (dbg_info *dbgi, ir_node *block);
 120
 121 /**
 122  * Used to create per-graph unique pseudo nodes.
 123  */
 124 static inline ir_node *create_const(ir_graph *irg, ir_node **place,
 125                                     create_const_node_func func,
 126                                     const arch_register_t* reg)
 127 {
 128         ir_node *block, *res;
 129
 130         if (*place != NULL)
 131                 return *place;
 132
 133         block = get_irg_start_block(irg);
 134         res = func(NULL, block);
 135         arch_set_irn_register(res, reg);
 136         *place = res;
 137
 138         return res;
 139 }
 140
 141 /* Creates the unique per irg GP NoReg node. */
 142 ir_node *ia32_new_NoReg_gp(ir_graph *irg)
 143 {
 144         ia32_irg_data_t *irg_data = ia32_get_irg_data(irg);
 145         return create_const(irg, &irg_data->noreg_gp, new_bd_ia32_NoReg_GP,
 146                             &ia32_registers[REG_GP_NOREG]);
 147 }
 148
 149 ir_node *ia32_new_NoReg_fp(ir_graph *irg)
 150 {
 151         ia32_irg_data_t *irg_data = ia32_get_irg_data(irg);
 152         return create_const(irg, &irg_data->noreg_fp, new_bd_ia32_NoReg_FP,
 153                             &ia32_registers[REG_FP_NOREG]);
 154 }
 155
 156 ir_node *ia32_new_NoReg_xmm(ir_graph *irg)
 157 {
 158         ia32_irg_data_t *irg_data = ia32_get_irg_data(irg);
 159         return create_const(irg, &irg_data->noreg_xmm, new_bd_ia32_NoReg_XMM,
 160                             &ia32_registers[REG_XMM_NOREG]);
 161 }
 162
 163 ir_node *ia32_new_Fpu_truncate(ir_graph *irg)
 164 {
 165         ia32_irg_data_t *irg_data = ia32_get_irg_data(irg);
 166         return create_const(irg, &irg_data->fpu_trunc_mode, new_bd_ia32_ChangeCW,
 167                         &ia32_registers[REG_FPCW]);
 168 }
 169
 170
 171 /**
 172  * Returns the admissible noreg register node for input register pos of node irn.
 173  */
 174 static ir_node *ia32_get_admissible_noreg(ir_node *irn, int pos)
 175 {
 176         ir_graph                  *irg = get_irn_irg(irn);
 177         const arch_register_req_t *req = arch_get_irn_register_req_in(irn, pos);
 178
 179         assert(req != NULL && "Missing register requirements");
 180         if (req->cls == &ia32_reg_classes[CLASS_ia32_gp])
 181                 return ia32_new_NoReg_gp(irg);
 182
 183         if (ia32_cg_config.use_sse2) {
 184                 return ia32_new_NoReg_xmm(irg);
 185         } else {
 186                 return ia32_new_NoReg_fp(irg);
 187         }
 188 }
 189
 190 static ir_entity *ia32_get_frame_entity(const ir_node *irn)
 191 {
 192         return is_ia32_irn(irn) ? get_ia32_frame_ent(irn) : NULL;
 193 }
 194
 195 static void ia32_set_frame_entity(ir_node *node, ir_entity *entity)
 196 {
 197         if (is_be_node(node))
 198                 be_node_set_frame_entity(node, entity);
 199         else
 200                 set_ia32_frame_ent(node, entity);
 201 }
 202
 203 static void ia32_set_frame_offset(ir_node *irn, int bias)
 204 {
 205         if (get_ia32_frame_ent(irn) == NULL)
 206                 return;
 207
 208         if (is_ia32_Pop(irn) || is_ia32_PopMem(irn)) {
 209                 ir_graph          *irg     = get_irn_irg(irn);
 210                 be_stack_layout_t *layout  = be_get_irg_stack_layout(irg);
 211                 if (layout->sp_relative) {
 212                         /* Pop nodes modify the stack pointer before calculating the
 213                          * destination address, so fix this here
 214                          */
 215                         bias -= 4;
 216                 }
 217         }
 218         add_ia32_am_offs_int(irn, bias);
 219 }
 220
 221 static int ia32_get_sp_bias(const ir_node *node)
 222 {
 223         if (is_ia32_Call(node))
 224                 return -(int)get_ia32_call_attr_const(node)->pop;
 225
 226         if (is_ia32_Push(node))
 227                 return 4;
 228
 229         if (is_ia32_Pop(node) || is_ia32_PopMem(node))
 230                 return -4;
 231
 232         if (is_ia32_Leave(node) || is_ia32_CopyEbpEsp(node)) {
 233                 return SP_BIAS_RESET;
 234         }
 235
 236         return 0;
 237 }
 238
 239 /**
 240  * Build the between type and entities if not already build.
 241  */
 242 static void ia32_build_between_type(void)
 243 {
 244 #define IDENT(s) new_id_from_chars(s, sizeof(s)-1)
 245         if (between_type == NULL) {
 246                 ir_type *old_bp_type   = new_type_primitive(mode_Iu);
 247                 ir_type *ret_addr_type = new_type_primitive(mode_Iu);
 248
 249                 between_type           = new_type_struct(IDENT("ia32_between_type"));
 250                 old_bp_ent             = new_entity(between_type, IDENT("old_bp"), old_bp_type);
 251                 ret_addr_ent           = new_entity(between_type, IDENT("ret_addr"), ret_addr_type);
 252
 253                 set_entity_offset(old_bp_ent, 0);
 254                 set_entity_offset(ret_addr_ent, get_type_size_bytes(old_bp_type));
 255                 set_type_size_bytes(between_type, get_type_size_bytes(old_bp_type) + get_type_size_bytes(ret_addr_type));
 256                 set_type_state(between_type, layout_fixed);
 257
 258                 omit_fp_between_type = new_type_struct(IDENT("ia32_between_type_omit_fp"));
 259                 omit_fp_ret_addr_ent = new_entity(omit_fp_between_type, IDENT("ret_addr"), ret_addr_type);
 260
 261                 set_entity_offset(omit_fp_ret_addr_ent, 0);
 262                 set_type_size_bytes(omit_fp_between_type, get_type_size_bytes(ret_addr_type));
 263                 set_type_state(omit_fp_between_type, layout_fixed);
 264         }
 265 #undef IDENT
 266 }
 267
 268 /**
 269  * Produces the type which sits between the stack args and the locals on the stack.
 270  * it will contain the return address and space to store the old base pointer.
 271  * @return The Firm type modeling the ABI between type.
 272  */
 273 static ir_type *ia32_abi_get_between_type(ir_graph *irg)
 274 {
 275         const be_stack_layout_t *layout = be_get_irg_stack_layout(irg);
 276         ia32_build_between_type();
 277         return layout->sp_relative ? omit_fp_between_type : between_type;
 278 }
 279
 280 /**
 281  * Return the stack entity that contains the return address.
 282  */
 283 ir_entity *ia32_get_return_address_entity(ir_graph *irg)
 284 {
 285         const be_stack_layout_t *layout = be_get_irg_stack_layout(irg);
 286         ia32_build_between_type();
 287         return layout->sp_relative ? omit_fp_ret_addr_ent : ret_addr_ent;
 288 }
 289
 290 /**
 291  * Return the stack entity that contains the frame address.
 292  */
 293 ir_entity *ia32_get_frame_address_entity(ir_graph *irg)
 294 {
 295         const be_stack_layout_t *layout = be_get_irg_stack_layout(irg);
 296         ia32_build_between_type();
 297         return layout->sp_relative ? NULL : old_bp_ent;
 298 }
 299
 300 /**
 301  * Get the estimated cycle count for @p irn.
 302  *
 303  * @param self The this pointer.
 304  * @param irn  The node.
 305  *
 306  * @return     The estimated cycle count for this operation
 307  */
 308 static int ia32_get_op_estimated_cost(const ir_node *irn)
 309 {
 310         int            cost;
 311         ia32_op_type_t op_tp;
 312
 313         if (is_Proj(irn))
 314                 return 0;
 315         if (!is_ia32_irn(irn))
 316                 return 0;
 317
 318         assert(is_ia32_irn(irn));
 319
 320         cost  = get_ia32_latency(irn);
 321         op_tp = get_ia32_op_type(irn);
 322
 323         if (is_ia32_CopyB(irn)) {
 324                 cost = 250;
 325         }
 326         else if (is_ia32_CopyB_i(irn)) {
 327                 int size = get_ia32_copyb_size(irn);
 328                 cost     = 20 + (int)ceil((4/3) * size);
 329         }
 330         /* in case of address mode operations add additional cycles */
 331         else if (op_tp == ia32_AddrModeD || op_tp == ia32_AddrModeS) {
 332                 /*
 333                         In case of stack access and access to fixed addresses add 5 cycles
 334                         (we assume they are in cache), other memory operations cost 20
 335                         cycles.
 336                 */
 337                 if (is_ia32_use_frame(irn) || (
 338                     is_ia32_NoReg_GP(get_irn_n(irn, n_ia32_base)) &&
 339                     is_ia32_NoReg_GP(get_irn_n(irn, n_ia32_index))
 340                     )) {
 341                         cost += 5;
 342                 } else {
 343                         cost += 20;
 344                 }
 345         }
 346
 347         return cost;
 348 }
 349
 350 static ir_mode *get_spill_mode_mode(const ir_mode *mode)
 351 {
 352         if (mode_is_float(mode))
 353                 return mode_D;
 354
 355         return mode_Iu;
 356 }
 357
 358 /**
 359  * Get the mode that should be used for spilling value node
 360  */
 361 static ir_mode *get_spill_mode(const ir_node *node)
 362 {
 363         ir_mode *mode = get_irn_mode(node);
 364         return get_spill_mode_mode(mode);
 365 }
 366
 367 /**
 368  * Checks whether an addressmode reload for a node with mode mode is compatible
 369  * with a spillslot of mode spill_mode
 370  */
 371 static int ia32_is_spillmode_compatible(const ir_mode *mode, const ir_mode *spillmode)
 372 {
 373         return !mode_is_float(mode) || mode == spillmode;
 374 }
 375
 376 /**
 377  * Check if irn can load its operand at position i from memory (source addressmode).
 378  * @param irn    The irn to be checked
 379  * @param i      The operands position
 380  * @return Non-Zero if operand can be loaded
 381  */
 382 static int ia32_possible_memory_operand(const ir_node *irn, unsigned int i)
 383 {
 384         ir_node       *op        = get_irn_n(irn, i);
 385         const ir_mode *mode      = get_irn_mode(op);
 386         const ir_mode *spillmode = get_spill_mode(op);
 387
 388         if (!is_ia32_irn(irn)                              ||  /* must be an ia32 irn */
 389             get_ia32_op_type(irn) != ia32_Normal           ||  /* must not already be a addressmode irn */
 390             !ia32_is_spillmode_compatible(mode, spillmode) ||
 391             is_ia32_use_frame(irn))                            /* must not already use frame */
 392                 return 0;
 393
 394         switch (get_ia32_am_support(irn)) {
 395                 case ia32_am_none:
 396                         return 0;
 397
 398                 case ia32_am_unary:
 399                         if (i != n_ia32_unary_op)
 400                                 return 0;
 401                         break;
 402
 403                 case ia32_am_binary:
 404                         switch (i) {
 405                                 case n_ia32_binary_left: {
 406                                         if (!is_ia32_commutative(irn))
 407                                                 return 0;
 408
 409                                         /* we can't swap left/right for limited registers
 410                                          * (As this (currently) breaks constraint handling copies) */
 411                                         arch_register_req_t const *const req = arch_get_irn_register_req_in(irn, n_ia32_binary_left);
 412                                         if (arch_register_req_is(req, limited))
 413                                                 return 0;
 414                                         break;
 415                                 }
 416
 417                                 case n_ia32_binary_right:
 418                                         break;
 419
 420                                 default:
 421                                         return 0;
 422                         }
 423                         break;
 424
 425                 default:
 426                         panic("Unknown AM type");
 427         }
 428
 429         /* HACK: must not already use "real" memory.
 430          * This can happen for Call and Div */
 431         if (!is_NoMem(get_irn_n(irn, n_ia32_mem)))
 432                 return 0;
 433
 434         return 1;
 435 }
 436
 437 static void ia32_perform_memory_operand(ir_node *irn, ir_node *spill,
 438                                         unsigned int i)
 439 {
 440         ir_mode *load_mode;
 441         ir_mode *dest_op_mode;
 442
 443         assert(ia32_possible_memory_operand(irn, i) && "Cannot perform memory operand change");
 444
 445         set_ia32_op_type(irn, ia32_AddrModeS);
 446
 447         load_mode    = get_irn_mode(get_irn_n(irn, i));
 448         dest_op_mode = get_ia32_ls_mode(irn);
 449         if (get_mode_size_bits(load_mode) <= get_mode_size_bits(dest_op_mode)) {
 450                 set_ia32_ls_mode(irn, load_mode);
 451         }
 452         set_ia32_use_frame(irn);
 453         set_ia32_need_stackent(irn);
 454
 455         if (i == n_ia32_binary_left                    &&
 456             get_ia32_am_support(irn) == ia32_am_binary &&
 457             /* immediates are only allowed on the right side */
 458             !is_ia32_Immediate(get_irn_n(irn, n_ia32_binary_right))) {
 459                 ia32_swap_left_right(irn);
 460                 i = n_ia32_binary_right;
 461         }
 462
 463         assert(is_NoMem(get_irn_n(irn, n_ia32_mem)));
 464
 465         set_irn_n(irn, n_ia32_base, get_irg_frame(get_irn_irg(irn)));
 466         set_irn_n(irn, n_ia32_mem,  spill);
 467         set_irn_n(irn, i,           ia32_get_admissible_noreg(irn, i));
 468         set_ia32_is_reload(irn);
 469 }
 470
 471 static const be_abi_callbacks_t ia32_abi_callbacks = {
 472         ia32_abi_get_between_type,
 473 };
 474
 475 /* register allocator interface */
 476 static const arch_irn_ops_t ia32_irn_ops = {
 477         ia32_get_frame_entity,
 478         ia32_set_frame_offset,
 479         ia32_get_sp_bias,
 480         ia32_get_op_estimated_cost,
 481         ia32_possible_memory_operand,
 482         ia32_perform_memory_operand,
 483 };
 484
 485 static int gprof = 0;
 486
 487 static void ia32_before_abi(ir_graph *irg)
 488 {
 489         if (gprof) {
 490                 static ir_entity *mcount = NULL;
 491                 if (mcount == NULL) {
 492                         ir_type *tp = new_type_method(0, 0);
 493                         ident   *id = new_id_from_str("mcount");
 494                         mcount = new_entity(get_glob_type(), id, tp);
 495                         /* FIXME: enter the right ld_ident here */
 496                         set_entity_ld_ident(mcount, get_entity_ident(mcount));
 497                         set_entity_visibility(mcount, ir_visibility_external);
 498                 }
 499                 instrument_initcall(irg, mcount);
 500         }
 501 }
 502
 503 /**
 504  * Transforms the standard firm graph into
 505  * an ia32 firm graph
 506  */
 507 static void ia32_prepare_graph(ir_graph *irg)
 508 {
 509         ia32_irg_data_t *irg_data = ia32_get_irg_data(irg);
 510
 511 #ifdef FIRM_GRGEN_BE
 512         switch (be_transformer) {
 513         case TRANSFORMER_DEFAULT:
 514                 /* transform remaining nodes into assembler instructions */
 515                 ia32_transform_graph(irg);
 516                 break;
 517
 518         case TRANSFORMER_PBQP:
 519         case TRANSFORMER_RAND:
 520                 /* transform nodes into assembler instructions by PBQP magic */
 521                 ia32_transform_graph_by_pbqp(irg);
 522                 break;
 523
 524         default:
 525                 panic("invalid transformer");
 526         }
 527 #else
 528         ia32_transform_graph(irg);
 529 #endif
 530
 531         /* do local optimizations (mainly CSE) */
 532         optimize_graph_df(irg);
 533         /* backend code expects that outedges are always enabled */
 534         assure_edges(irg);
 535
 536         if (irg_data->dump)
 537                 dump_ir_graph(irg, "transformed");
 538
 539         /* optimize address mode */
 540         ia32_optimize_graph(irg);
 541
 542         /* do code placement, to optimize the position of constants */
 543         place_code(irg);
 544         /* backend code expects that outedges are always enabled */
 545         assure_edges(irg);
 546
 547         if (irg_data->dump)
 548                 dump_ir_graph(irg, "place");
 549 }
 550
 551 ir_node *ia32_turn_back_am(ir_node *node)
 552 {
 553         dbg_info *dbgi  = get_irn_dbg_info(node);
 554         ir_graph *irg   = get_irn_irg(node);
 555         ir_node  *block = get_nodes_block(node);
 556         ir_node  *base  = get_irn_n(node, n_ia32_base);
 557         ir_node  *idx   = get_irn_n(node, n_ia32_index);
 558         ir_node  *mem   = get_irn_n(node, n_ia32_mem);
 559         ir_node  *noreg;
 560
 561         ir_node  *load     = new_bd_ia32_Load(dbgi, block, base, idx, mem);
 562         ir_node  *load_res = new_rd_Proj(dbgi, load, mode_Iu, pn_ia32_Load_res);
 563
 564         ia32_copy_am_attrs(load, node);
 565         if (is_ia32_is_reload(node))
 566                 set_ia32_is_reload(load);
 567         set_irn_n(node, n_ia32_mem, get_irg_no_mem(irg));
 568
 569         switch (get_ia32_am_support(node)) {
 570                 case ia32_am_unary:
 571                         set_irn_n(node, n_ia32_unary_op, load_res);
 572                         break;
 573
 574                 case ia32_am_binary:
 575                         if (is_ia32_Immediate(get_irn_n(node, n_ia32_binary_right))) {
 576                                 set_irn_n(node, n_ia32_binary_left, load_res);
 577                         } else {
 578                                 set_irn_n(node, n_ia32_binary_right, load_res);
 579                         }
 580                         break;
 581
 582                 default:
 583                         panic("Unknown AM type");
 584         }
 585         noreg = ia32_new_NoReg_gp(irg);
 586         set_irn_n(node, n_ia32_base,  noreg);
 587         set_irn_n(node, n_ia32_index, noreg);
 588         set_ia32_am_offs_int(node, 0);
 589         set_ia32_am_sc(node, NULL);
 590         set_ia32_am_scale(node, 0);
 591         clear_ia32_am_sc_sign(node);
 592
 593         /* rewire mem-proj */
 594         if (get_irn_mode(node) == mode_T) {
 595                 foreach_out_edge(node, edge) {
 596                         ir_node *out = get_edge_src_irn(edge);
 597                         if (get_irn_mode(out) == mode_M) {
 598                                 set_Proj_pred(out, load);
 599                                 set_Proj_proj(out, pn_ia32_Load_M);
 600                                 break;
 601                         }
 602                 }
 603         }
 604
 605         set_ia32_op_type(node, ia32_Normal);
 606         if (sched_is_scheduled(node))
 607                 sched_add_before(node, load);
 608
 609         return load_res;
 610 }
 611
 612 static ir_node *flags_remat(ir_node *node, ir_node *after)
 613 {
 614         /* we should turn back source address mode when rematerializing nodes */
 615         ia32_op_type_t type;
 616         ir_node        *block;
 617         ir_node        *copy;
 618
 619         if (is_Block(after)) {
 620                 block = after;
 621         } else {
 622                 block = get_nodes_block(after);
 623         }
 624
 625         type = get_ia32_op_type(node);
 626         switch (type) {
 627                 case ia32_AddrModeS:
 628                         ia32_turn_back_am(node);
 629                         break;
 630
 631                 case ia32_AddrModeD:
 632                         /* TODO implement this later... */
 633                         panic("found DestAM with flag user %+F this should not happen", node);
 634
 635                 default: assert(type == ia32_Normal); break;
 636         }
 637
 638         copy = exact_copy(node);
 639         set_nodes_block(copy, block);
 640         sched_add_after(after, copy);
 641
 642         return copy;
 643 }
 644
 645 /**
 646  * Called before the register allocator.
 647  */
 648 static void ia32_before_ra(ir_graph *irg)
 649 {
 650         /* setup fpu rounding modes */
 651         ia32_setup_fpu_mode(irg);
 652
 653         /* fixup flags */
 654         be_sched_fix_flags(irg, &ia32_reg_classes[CLASS_ia32_flags],
 655                            &flags_remat, NULL);
 656
 657         be_add_missing_keeps(irg);
 658 }
 659
 660
 661 /**
 662  * Transforms a be_Reload into a ia32 Load.
 663  */
 664 static void transform_to_Load(ir_node *node)
 665 {
 666         ir_graph *irg        = get_irn_irg(node);
 667         dbg_info *dbgi       = get_irn_dbg_info(node);
 668         ir_node *block       = get_nodes_block(node);
 669         ir_entity *ent       = be_get_frame_entity(node);
 670         ir_mode *mode        = get_irn_mode(node);
 671         ir_mode *spillmode   = get_spill_mode(node);
 672         ir_node *noreg       = ia32_new_NoReg_gp(irg);
 673         ir_node *ptr         = get_irg_frame(irg);
 674         ir_node *mem         = get_irn_n(node, n_be_Reload_mem);
 675         ir_node *new_op, *proj;
 676         const arch_register_t *reg;
 677
 678         if (mode_is_float(spillmode)) {
 679                 if (ia32_cg_config.use_sse2)
 680                         new_op = new_bd_ia32_xLoad(dbgi, block, ptr, noreg, mem, spillmode);
 681                 else
 682                         new_op = new_bd_ia32_fld(dbgi, block, ptr, noreg, mem, spillmode);
 683         }
 684         else if (get_mode_size_bits(spillmode) == 128) {
 685                 /* Reload 128 bit SSE registers */
 686                 new_op = new_bd_ia32_xxLoad(dbgi, block, ptr, noreg, mem);
 687         }
 688         else
 689                 new_op = new_bd_ia32_Load(dbgi, block, ptr, noreg, mem);
 690
 691         set_ia32_op_type(new_op, ia32_AddrModeS);
 692         set_ia32_ls_mode(new_op, spillmode);
 693         set_ia32_frame_ent(new_op, ent);
 694         set_ia32_use_frame(new_op);
 695         set_ia32_is_reload(new_op);
 696
 697         DBG_OPT_RELOAD2LD(node, new_op);
 698
 699         proj = new_rd_Proj(dbgi, new_op, mode, pn_ia32_Load_res);
 700
 701         sched_replace(node, new_op);
 702
 703         /* copy the register from the old node to the new Load */
 704         reg = arch_get_irn_register(node);
 705         arch_set_irn_register(proj, reg);
 706
 707         SET_IA32_ORIG_NODE(new_op, node);
 708
 709         exchange(node, proj);
 710 }
 711
 712 /**
 713  * Transforms a be_Spill node into a ia32 Store.
 714  */
 715 static void transform_to_Store(ir_node *node)
 716 {
 717         ir_graph *irg  = get_irn_irg(node);
 718         dbg_info *dbgi = get_irn_dbg_info(node);
 719         ir_node *block = get_nodes_block(node);
 720         ir_entity *ent = be_get_frame_entity(node);
 721         const ir_node *spillval = get_irn_n(node, n_be_Spill_val);
 722         ir_mode *mode  = get_spill_mode(spillval);
 723         ir_node *noreg = ia32_new_NoReg_gp(irg);
 724         ir_node *nomem = get_irg_no_mem(irg);
 725         ir_node *ptr   = get_irg_frame(irg);
 726         ir_node *val   = get_irn_n(node, n_be_Spill_val);
 727         ir_node *res;
 728         ir_node *store;
 729
 730         if (mode_is_float(mode)) {
 731                 if (ia32_cg_config.use_sse2) {
 732                         store = new_bd_ia32_xStore(dbgi, block, ptr, noreg, nomem, val);
 733                         res   = new_r_Proj(store, mode_M, pn_ia32_xStore_M);
 734                 } else {
 735                         store = new_bd_ia32_fst(dbgi, block, ptr, noreg, nomem, val, mode);
 736                         res   = new_r_Proj(store, mode_M, pn_ia32_fst_M);
 737                 }
 738         } else if (get_mode_size_bits(mode) == 128) {
 739                 /* Spill 128 bit SSE registers */
 740                 store = new_bd_ia32_xxStore(dbgi, block, ptr, noreg, nomem, val);
 741                 res   = new_r_Proj(store, mode_M, pn_ia32_xxStore_M);
 742         } else {
 743                 store = get_mode_size_bits(mode) == 8
 744                         ? new_bd_ia32_Store_8bit(dbgi, block, ptr, noreg, nomem, val)
 745                         : new_bd_ia32_Store     (dbgi, block, ptr, noreg, nomem, val);
 746                 res   = new_r_Proj(store, mode_M, pn_ia32_Store_M);
 747         }
 748
 749         set_ia32_op_type(store, ia32_AddrModeD);
 750         set_ia32_ls_mode(store, mode);
 751         set_ia32_frame_ent(store, ent);
 752         set_ia32_use_frame(store);
 753         set_ia32_is_spill(store);
 754         SET_IA32_ORIG_NODE(store, node);
 755         DBG_OPT_SPILL2ST(node, store);
 756
 757         sched_replace(node, store);
 758         exchange(node, res);
 759 }
 760
 761 static ir_node *create_push(ir_node *node, ir_node *schedpoint, ir_node *sp, ir_node *mem, ir_entity *ent)
 762 {
 763         dbg_info *dbgi  = get_irn_dbg_info(node);
 764         ir_node  *block = get_nodes_block(node);
 765         ir_graph *irg   = get_irn_irg(node);
 766         ir_node  *noreg = ia32_new_NoReg_gp(irg);
 767         ir_node  *frame = get_irg_frame(irg);
 768
 769         ir_node *push = new_bd_ia32_Push(dbgi, block, frame, noreg, mem, noreg, sp);
 770
 771         set_ia32_frame_ent(push, ent);
 772         set_ia32_use_frame(push);
 773         set_ia32_op_type(push, ia32_AddrModeS);
 774         set_ia32_ls_mode(push, mode_Is);
 775         set_ia32_is_spill(push);
 776
 777         sched_add_before(schedpoint, push);
 778         return push;
 779 }
 780
 781 static ir_node *create_pop(ir_node *node, ir_node *schedpoint, ir_node *sp, ir_entity *ent)
 782 {
 783         dbg_info *dbgi  = get_irn_dbg_info(node);
 784         ir_node  *block = get_nodes_block(node);
 785         ir_graph *irg   = get_irn_irg(node);
 786         ir_node  *noreg = ia32_new_NoReg_gp(irg);
 787         ir_node  *frame = get_irg_frame(irg);
 788
 789         ir_node *pop = new_bd_ia32_PopMem(dbgi, block, frame, noreg,
 790                                           get_irg_no_mem(irg), sp);
 791
 792         set_ia32_frame_ent(pop, ent);
 793         set_ia32_use_frame(pop);
 794         set_ia32_op_type(pop, ia32_AddrModeD);
 795         set_ia32_ls_mode(pop, mode_Is);
 796         set_ia32_is_reload(pop);
 797
 798         sched_add_before(schedpoint, pop);
 799
 800         return pop;
 801 }
 802
 803 static ir_node* create_spproj(ir_node *node, ir_node *pred, int pos)
 804 {
 805         dbg_info *dbgi   = get_irn_dbg_info(node);
 806         ir_mode  *spmode = mode_Iu;
 807         const arch_register_t *spreg = &ia32_registers[REG_ESP];
 808         ir_node *sp;
 809
 810         sp = new_rd_Proj(dbgi, pred, spmode, pos);
 811         arch_set_irn_register(sp, spreg);
 812
 813         return sp;
 814 }
 815
 816 /**
 817  * Transform MemPerm, currently we do this the ugly way and produce
 818  * push/pop into/from memory cascades. This is possible without using
 819  * any registers.
 820  */
 821 static void transform_MemPerm(ir_node *node)
 822 {
 823         ir_node  *block = get_nodes_block(node);
 824         ir_graph *irg   = get_irn_irg(node);
 825         ir_node  *sp    = be_get_initial_reg_value(irg, &ia32_registers[REG_ESP]);
 826         int       arity = be_get_MemPerm_entity_arity(node);
 827         ir_node **pops  = ALLOCAN(ir_node*, arity);
 828         ir_node  *in[1];
 829         ir_node  *keep;
 830         int       i;
 831
 832         /* create Pushs */
 833         for (i = 0; i < arity; ++i) {
 834                 ir_entity *inent = be_get_MemPerm_in_entity(node, i);
 835                 ir_entity *outent = be_get_MemPerm_out_entity(node, i);
 836                 ir_type *enttype = get_entity_type(inent);
 837                 unsigned entsize = get_type_size_bytes(enttype);
 838                 unsigned entsize2 = get_type_size_bytes(get_entity_type(outent));
 839                 ir_node *mem = get_irn_n(node, i + 1);
 840                 ir_node *push;
 841
 842                 /* work around cases where entities have different sizes */
 843                 if (entsize2 < entsize)
 844                         entsize = entsize2;
 845                 assert( (entsize == 4 || entsize == 8) && "spillslot on x86 should be 32 or 64 bit");
 846
 847                 push = create_push(node, node, sp, mem, inent);
 848                 sp = create_spproj(node, push, pn_ia32_Push_stack);
 849                 if (entsize == 8) {
 850                         /* add another push after the first one */
 851                         push = create_push(node, node, sp, mem, inent);
 852                         add_ia32_am_offs_int(push, 4);
 853                         sp = create_spproj(node, push, pn_ia32_Push_stack);
 854                 }
 855
 856                 set_irn_n(node, i, new_r_Bad(irg, mode_X));
 857         }
 858
 859         /* create pops */
 860         for (i = arity - 1; i >= 0; --i) {
 861                 ir_entity *inent = be_get_MemPerm_in_entity(node, i);
 862                 ir_entity *outent = be_get_MemPerm_out_entity(node, i);
 863                 ir_type *enttype = get_entity_type(outent);
 864                 unsigned entsize = get_type_size_bytes(enttype);
 865                 unsigned entsize2 = get_type_size_bytes(get_entity_type(inent));
 866                 ir_node *pop;
 867
 868                 /* work around cases where entities have different sizes */
 869                 if (entsize2 < entsize)
 870                         entsize = entsize2;
 871                 assert( (entsize == 4 || entsize == 8) && "spillslot on x86 should be 32 or 64 bit");
 872
 873                 pop = create_pop(node, node, sp, outent);
 874                 sp = create_spproj(node, pop, pn_ia32_Pop_stack);
 875                 if (entsize == 8) {
 876                         add_ia32_am_offs_int(pop, 4);
 877
 878                         /* add another pop after the first one */
 879                         pop = create_pop(node, node, sp, outent);
 880                         sp = create_spproj(node, pop, pn_ia32_Pop_stack);
 881                 }
 882
 883                 pops[i] = pop;
 884         }
 885
 886         in[0] = sp;
 887         keep  = be_new_Keep(block, 1, in);
 888         sched_replace(node, keep);
 889
 890         /* exchange memprojs */
 891         foreach_out_edge_safe(node, edge) {
 892                 ir_node *proj = get_edge_src_irn(edge);
 893                 int p = get_Proj_proj(proj);
 894
 895                 assert(p < arity);
 896
 897                 set_Proj_pred(proj, pops[p]);
 898                 set_Proj_proj(proj, pn_ia32_Pop_M);
 899         }
 900
 901         /* remove memperm */
 902         kill_node(node);
 903 }
 904
 905 /**
 906  * Block-Walker: Calls the transform functions Spill and Reload.
 907  */
 908 static void ia32_after_ra_walker(ir_node *block, void *env)
 909 {
 910         ir_node *node, *prev;
 911         (void) env;
 912
 913         /* beware: the schedule is changed here */
 914         for (node = sched_last(block); !sched_is_begin(node); node = prev) {
 915                 prev = sched_prev(node);
 916
 917                 if (be_is_Reload(node)) {
 918                         transform_to_Load(node);
 919                 } else if (be_is_Spill(node)) {
 920                         transform_to_Store(node);
 921                 } else if (be_is_MemPerm(node)) {
 922                         transform_MemPerm(node);
 923                 }
 924         }
 925 }
 926
 927 /**
 928  * Collects nodes that need frame entities assigned.
 929  */
 930 static void ia32_collect_frame_entity_nodes(ir_node *node, void *data)
 931 {
 932         be_fec_env_t  *env = (be_fec_env_t*)data;
 933         const ir_mode *mode;
 934         int            align;
 935
 936         if (be_is_Reload(node) && be_get_frame_entity(node) == NULL) {
 937                 mode  = get_spill_mode_mode(get_irn_mode(node));
 938                 align = get_mode_size_bytes(mode);
 939         } else if (is_ia32_irn(node)         &&
 940                         get_ia32_frame_ent(node) == NULL &&
 941                         is_ia32_use_frame(node)) {
 942                 if (is_ia32_need_stackent(node))
 943                         goto need_stackent;
 944
 945                 switch (get_ia32_irn_opcode(node)) {
 946 need_stackent:
 947                         case iro_ia32_Load: {
 948                                 const ia32_attr_t *attr = get_ia32_attr_const(node);
 949
 950                                 if (attr->data.need_32bit_stackent) {
 951                                         mode = mode_Is;
 952                                 } else if (attr->data.need_64bit_stackent) {
 953                                         mode = mode_Ls;
 954                                 } else {
 955                                         mode = get_ia32_ls_mode(node);
 956                                         if (is_ia32_is_reload(node))
 957                                                 mode = get_spill_mode_mode(mode);
 958                                 }
 959                                 align = get_mode_size_bytes(mode);
 960                                 break;
 961                         }
 962
 963                         case iro_ia32_fild:
 964                         case iro_ia32_fld:
 965                         case iro_ia32_xLoad: {
 966                                 mode  = get_ia32_ls_mode(node);
 967                                 align = 4;
 968                                 break;
 969                         }
 970
 971                         case iro_ia32_FldCW: {
 972                                 /* although 2 byte would be enough 4 byte performs best */
 973                                 mode  = mode_Iu;
 974                                 align = 4;
 975                                 break;
 976                         }
 977
 978                         default:
 979 #ifndef NDEBUG
 980                                 panic("unexpected frame user while collection frame entity nodes");
 981
 982                         case iro_ia32_FnstCW:
 983                         case iro_ia32_Store:
 984                         case iro_ia32_fst:
 985                         case iro_ia32_fist:
 986                         case iro_ia32_fisttp:
 987                         case iro_ia32_xStore:
 988                         case iro_ia32_xStoreSimple:
 989 #endif
 990                                 return;
 991                 }
 992         } else {
 993                 return;
 994         }
 995         be_node_needs_frame_entity(env, node, mode, align);
 996 }
 997
 998 static int determine_ebp_input(ir_node *ret)
 999 {
1000         const arch_register_t *bp = &ia32_registers[REG_EBP];
1001         int   arity               = get_irn_arity(ret);
1002         int   i;
1003
1004         for (i = 0; i < arity; ++i) {
1005                 ir_node *input = get_irn_n(ret, i);
1006                 if (arch_get_irn_register(input) == bp)
1007                         return i;
1008         }
1009         panic("no ebp input found at %+F", ret);
1010 }
1011
1012 static void introduce_epilog(ir_node *ret)
1013 {
1014         const arch_register_t *sp         = &ia32_registers[REG_ESP];
1015         const arch_register_t *bp         = &ia32_registers[REG_EBP];
1016         ir_graph              *irg        = get_irn_irg(ret);
1017         ir_type               *frame_type = get_irg_frame_type(irg);
1018         unsigned               frame_size = get_type_size_bytes(frame_type);
1019         be_stack_layout_t     *layout     = be_get_irg_stack_layout(irg);
1020         ir_node               *block      = get_nodes_block(ret);
1021         ir_node               *first_sp   = get_irn_n(ret, n_be_Return_sp);
1022         ir_node               *curr_sp    = first_sp;
1023         ir_mode               *mode_gp    = ia32_reg_classes[CLASS_ia32_gp].mode;
1024
1025         if (!layout->sp_relative) {
1026                 int      n_ebp   = determine_ebp_input(ret);
1027                 ir_node *curr_bp = get_irn_n(ret, n_ebp);
1028                 if (ia32_cg_config.use_leave) {
1029                         ir_node *leave = new_bd_ia32_Leave(NULL, block, curr_bp);
1030                         curr_bp        = new_r_Proj(leave, mode_gp, pn_ia32_Leave_frame);
1031                         curr_sp        = new_r_Proj(leave, mode_gp, pn_ia32_Leave_stack);
1032                         arch_set_irn_register(curr_bp, bp);
1033                         arch_set_irn_register(curr_sp, sp);
1034                         sched_add_before(ret, leave);
1035                 } else {
1036                         ir_node *pop;
1037                         ir_node *curr_mem = get_irn_n(ret, n_be_Return_mem);
1038                         /* copy ebp to esp */
1039                         curr_sp = new_bd_ia32_CopyEbpEsp(NULL, block, curr_bp);
1040                         arch_set_irn_register(curr_sp, sp);
1041                         sched_add_before(ret, curr_sp);
1042
1043                         /* pop ebp */
1044                         pop      = new_bd_ia32_PopEbp(NULL, block, curr_mem, curr_sp);
1045                         curr_bp  = new_r_Proj(pop, mode_gp, pn_ia32_PopEbp_res);
1046                         curr_sp  = new_r_Proj(pop, mode_gp, pn_ia32_PopEbp_stack);
1047                         curr_mem = new_r_Proj(pop, mode_M, pn_ia32_Pop_M);
1048                         arch_set_irn_register(curr_bp, bp);
1049                         arch_set_irn_register(curr_sp, sp);
1050                         sched_add_before(ret, pop);
1051
1052                         set_irn_n(ret, n_be_Return_mem, curr_mem);
1053                 }
1054                 set_irn_n(ret, n_ebp, curr_bp);
1055         } else {
1056                 ir_node *incsp = be_new_IncSP(sp, block, curr_sp, -(int)frame_size, 0);
1057                 sched_add_before(ret, incsp);
1058                 curr_sp = incsp;
1059         }
1060         set_irn_n(ret, n_be_Return_sp, curr_sp);
1061
1062         /* keep verifier happy... */
1063         if (get_irn_n_edges(first_sp) == 0 && is_Proj(first_sp)) {
1064                 kill_node(first_sp);
1065         }
1066 }
1067
1068 /**
1069  * put the Prolog code at the beginning, epilog code before each return
1070  */
1071 static void introduce_prolog_epilog(ir_graph *irg)
1072 {
1073         const arch_register_t *sp         = &ia32_registers[REG_ESP];
1074         const arch_register_t *bp         = &ia32_registers[REG_EBP];
1075         ir_node               *start      = get_irg_start(irg);
1076         ir_node               *block      = get_nodes_block(start);
1077         ir_type               *frame_type = get_irg_frame_type(irg);
1078         unsigned               frame_size = get_type_size_bytes(frame_type);
1079         be_stack_layout_t     *layout     = be_get_irg_stack_layout(irg);
1080         ir_node               *initial_sp = be_get_initial_reg_value(irg, sp);
1081         ir_node               *curr_sp    = initial_sp;
1082         ir_mode               *mode_gp    = mode_Iu;
1083
1084         if (!layout->sp_relative) {
1085                 /* push ebp */
1086                 ir_node *mem        = get_irg_initial_mem(irg);
1087                 ir_node *noreg      = ia32_new_NoReg_gp(irg);
1088                 ir_node *initial_bp = be_get_initial_reg_value(irg, bp);
1089                 ir_node *push       = new_bd_ia32_Push(NULL, block, noreg, noreg, mem, initial_bp, initial_sp);
1090                 ir_node *incsp;
1091
1092                 curr_sp = new_r_Proj(push, mode_gp, pn_ia32_Push_stack);
1093                 arch_set_irn_register(curr_sp, sp);
1094                 sched_add_after(start, push);
1095
1096                 /* move esp to ebp */
1097                 ir_node *const curr_bp = be_new_Copy(block, curr_sp);
1098                 sched_add_after(push, curr_bp);
1099                 be_set_constr_single_reg_out(curr_bp, 0, bp, arch_register_req_type_ignore);
1100                 curr_sp = be_new_CopyKeep_single(block, curr_sp, curr_bp);
1101                 sched_add_after(curr_bp, curr_sp);
1102                 be_set_constr_single_reg_out(curr_sp, 0, sp, arch_register_req_type_produces_sp);
1103                 edges_reroute_except(initial_bp, curr_bp, push);
1104
1105                 incsp = be_new_IncSP(sp, block, curr_sp, frame_size, 0);
1106                 edges_reroute_except(initial_sp, incsp, push);
1107                 sched_add_after(curr_sp, incsp);
1108
1109                 /* make sure the initial IncSP is really used by someone */
1110                 if (get_irn_n_edges(incsp) <= 1) {
1111                         ir_node *in[] = { incsp };
1112                         ir_node *keep = be_new_Keep(block, 1, in);
1113                         sched_add_after(incsp, keep);
1114                 }
1115
1116                 layout->initial_bias = -4;
1117         } else {
1118                 ir_node *const incsp = be_new_IncSP(sp, block, initial_sp, frame_size, 0);
1119                 edges_reroute_except(initial_sp, incsp, incsp);
1120                 sched_add_after(start, incsp);
1121         }
1122
1123         /* introduce epilog for every return node */
1124         {
1125                 ir_node *end_block = get_irg_end_block(irg);
1126                 int      arity     = get_irn_arity(end_block);
1127                 int      i;
1128
1129                 for (i = 0; i < arity; ++i) {
1130                         ir_node *ret = get_irn_n(end_block, i);
1131                         assert(be_is_Return(ret));
1132                         introduce_epilog(ret);
1133                 }
1134         }
1135 }
1136
1137 /**
1138  * Last touchups for the graph before emit: x87 simulation to replace the
1139  * virtual with real x87 instructions, creating a block schedule and peephole
1140  * optimisations.
1141  */
1142 static void ia32_finish_graph(ir_graph *irg)
1143 {
1144         ia32_irg_data_t   *irg_data     = ia32_get_irg_data(irg);
1145         be_stack_layout_t *stack_layout = be_get_irg_stack_layout(irg);
1146         bool               at_begin     = stack_layout->sp_relative ? true : false;
1147         be_fec_env_t      *fec_env      = be_new_frame_entity_coalescer(irg);
1148
1149         /* create and coalesce frame entities */
1150         irg_walk_graph(irg, NULL, ia32_collect_frame_entity_nodes, fec_env);
1151         be_assign_entities(fec_env, ia32_set_frame_entity, at_begin);
1152         be_free_frame_entity_coalescer(fec_env);
1153
1154         irg_block_walk_graph(irg, NULL, ia32_after_ra_walker, NULL);
1155
1156         introduce_prolog_epilog(irg);
1157
1158         /* fix stack entity offsets */
1159         be_abi_fix_stack_nodes(irg);
1160         be_abi_fix_stack_bias(irg);
1161
1162         /* fix 2-address code constraints */
1163         ia32_finish_irg(irg);
1164
1165         /* we might have to rewrite x87 virtual registers */
1166         if (irg_data->do_x87_sim) {
1167                 ia32_x87_simulate_graph(irg);
1168         }
1169
1170         /* do peephole optimisations */
1171         ia32_peephole_optimization(irg);
1172
1173         be_remove_dead_nodes_from_schedule(irg);
1174
1175         /* create block schedule, this also removes empty blocks which might
1176          * produce critical edges */
1177         irg_data->blk_sched = be_create_block_schedule(irg);
1178 }
1179
1180 /**
1181  * Emits the code, closes the output file and frees
1182  * the code generator interface.
1183  */
1184 static void ia32_emit(ir_graph *irg)
1185 {
1186         if (ia32_cg_config.emit_machcode) {
1187                 ia32_gen_binary_routine(irg);
1188         } else {
1189                 ia32_gen_routine(irg);
1190         }
1191 }
1192
1193 /**
1194  * Returns the node representing the PIC base.
1195  */
1196 static ir_node *ia32_get_pic_base(ir_graph *irg)
1197 {
1198         ia32_irg_data_t *irg_data = ia32_get_irg_data(irg);
1199         ir_node         *block;
1200         ir_node         *get_eip = irg_data->get_eip;
1201         if (get_eip != NULL)
1202                 return get_eip;
1203
1204         block             = get_irg_start_block(irg);
1205         get_eip           = new_bd_ia32_GetEIP(NULL, block);
1206         irg_data->get_eip = get_eip;
1207
1208         return get_eip;
1209 }
1210
1211 /**
1212  * Initializes a IA32 code generator.
1213  */
1214 static void ia32_init_graph(ir_graph *irg)
1215 {
1216         struct obstack  *obst     = be_get_be_obst(irg);
1217         ia32_irg_data_t *irg_data = OALLOCZ(obst, ia32_irg_data_t);
1218
1219         irg_data->dump = (be_options.dump_flags & DUMP_BE) ? 1 : 0;
1220
1221         if (gprof) {
1222                 /* Linux gprof implementation needs base pointer */
1223                 be_options.omit_fp = 0;
1224         }
1225
1226         be_birg_from_irg(irg)->isa_link = irg_data;
1227 }
1228
1229 static const tarval_mode_info mo_integer = {
1230         TVO_HEX,
1231         "0x",
1232         NULL,
1233 };
1234
1235 /*
1236  * set the tarval output mode of all integer modes to decimal
1237  */
1238 static void set_tarval_output_modes(void)
1239 {
1240         size_t i;
1241
1242         for (i = ir_get_n_modes(); i > 0;) {
1243                 ir_mode *mode = ir_get_mode(--i);
1244
1245                 if (mode_is_int(mode))
1246                         set_tarval_mode_output_option(mode, &mo_integer);
1247         }
1248 }
1249
1250 extern const arch_isa_if_t ia32_isa_if;
1251
1252 static void init_asm_constraints(void)
1253 {
1254         be_init_default_asm_constraint_flags();
1255
1256         asm_constraint_flags['a'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1257         asm_constraint_flags['b'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1258         asm_constraint_flags['c'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1259         asm_constraint_flags['d'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1260         asm_constraint_flags['D'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1261         asm_constraint_flags['S'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1262         asm_constraint_flags['Q'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1263         asm_constraint_flags['q'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1264         asm_constraint_flags['A'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1265         asm_constraint_flags['l'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1266         asm_constraint_flags['R'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1267         asm_constraint_flags['r'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1268         asm_constraint_flags['p'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1269         asm_constraint_flags['f'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1270         asm_constraint_flags['t'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1271         asm_constraint_flags['u'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1272         asm_constraint_flags['Y'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1273         asm_constraint_flags['X'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1274         asm_constraint_flags['n'] = ASM_CONSTRAINT_FLAG_SUPPORTS_IMMEDIATE;
1275         asm_constraint_flags['g'] = ASM_CONSTRAINT_FLAG_SUPPORTS_IMMEDIATE;
1276
1277         /* no support for autodecrement/autoincrement */
1278         asm_constraint_flags['<'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1279         asm_constraint_flags['>'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1280         /* no float consts */
1281         asm_constraint_flags['E'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1282         asm_constraint_flags['F'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1283         /* makes no sense on x86 */
1284         asm_constraint_flags['s'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1285         /* no support for sse consts yet */
1286         asm_constraint_flags['C'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1287         /* no support for x87 consts yet */
1288         asm_constraint_flags['G'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1289         /* no support for mmx registers yet */
1290         asm_constraint_flags['y'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1291         /* not available in 32bit mode */
1292         asm_constraint_flags['Z'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1293         asm_constraint_flags['e'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1294
1295         /* no code yet to determine register class needed... */
1296         asm_constraint_flags['X'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1297 }
1298
1299 /**
1300  * Check if Mux(sel, mux_true, mux_false) would represent a Max or Min operation
1301  */
1302 static bool mux_is_float_min_max(ir_node *sel, ir_node *mux_true,
1303                                  ir_node *mux_false)
1304 {
1305         ir_node    *cmp_l;
1306         ir_node    *cmp_r;
1307         ir_relation relation;
1308
1309         if (!is_Cmp(sel))
1310                 return false;
1311
1312         cmp_l = get_Cmp_left(sel);
1313         cmp_r = get_Cmp_right(sel);
1314         if (!mode_is_float(get_irn_mode(cmp_l)))
1315                 return false;
1316
1317         /* check for min/max. They're defined as (C-Semantik):
1318          *  min(a, b) = a < b ? a : b
1319          *  or min(a, b) = a <= b ? a : b
1320          *  max(a, b) = a > b ? a : b
1321          *  or max(a, b) = a >= b ? a : b
1322          * (Note we only handle float min/max here)
1323          */
1324         relation = get_Cmp_relation(sel);
1325         switch (relation) {
1326         case ir_relation_greater_equal:
1327         case ir_relation_greater:
1328                 /* this is a max */
1329                 if (cmp_l == mux_true && cmp_r == mux_false)
1330                         return true;
1331                 break;
1332         case ir_relation_less_equal:
1333         case ir_relation_less:
1334                 /* this is a min */
1335                 if (cmp_l == mux_true && cmp_r == mux_false)
1336                         return true;
1337                 break;
1338         case ir_relation_unordered_greater_equal:
1339         case ir_relation_unordered_greater:
1340                 /* this is a min */
1341                 if (cmp_l == mux_false && cmp_r == mux_true)
1342                         return true;
1343                 break;
1344         case ir_relation_unordered_less_equal:
1345         case ir_relation_unordered_less:
1346                 /* this is a max */
1347                 if (cmp_l == mux_false && cmp_r == mux_true)
1348                         return true;
1349                 break;
1350
1351         default:
1352                 break;
1353         }
1354
1355         return false;
1356 }
1357
1358 static bool mux_is_set(ir_node *sel, ir_node *mux_true, ir_node *mux_false)
1359 {
1360         ir_mode *mode = get_irn_mode(mux_true);
1361         (void) sel;
1362
1363         if (!mode_is_int(mode) && !mode_is_reference(mode)
1364                         && mode != mode_b)
1365                 return false;
1366
1367         if (is_Const(mux_true) && is_Const(mux_false)) {
1368                 /* we can create a set plus up two 3 instructions for any combination
1369                  * of constants */
1370                 return true;
1371         }
1372
1373         return false;
1374 }
1375
1376 static bool mux_is_float_const_const(ir_node *sel, ir_node *mux_true,
1377                                      ir_node *mux_false)
1378 {
1379         (void) sel;
1380
1381         if (!mode_is_float(get_irn_mode(mux_true)))
1382                 return false;
1383
1384         return is_Const(mux_true) && is_Const(mux_false);
1385 }
1386
1387 static bool mux_is_doz(ir_node *sel, ir_node *mux_true, ir_node *mux_false)
1388 {
1389         ir_node    *cmp_left;
1390         ir_node    *cmp_right;
1391         ir_node    *sub_left;
1392         ir_node    *sub_right;
1393         ir_mode    *mode;
1394         ir_relation relation;
1395
1396         if (!is_Cmp(sel))
1397                 return false;
1398
1399         mode = get_irn_mode(mux_true);
1400         if (mode_is_signed(mode) || mode_is_float(mode))
1401                 return false;
1402
1403         relation  = get_Cmp_relation(sel);
1404         cmp_left  = get_Cmp_left(sel);
1405         cmp_right = get_Cmp_right(sel);
1406
1407         /* "move" zero constant to false input */
1408         if (is_Const(mux_true) && is_Const_null(mux_true)) {
1409                 ir_node *tmp = mux_false;
1410                 mux_false = mux_true;
1411                 mux_true  = tmp;
1412                 relation = get_negated_relation(relation);
1413         }
1414         if (!is_Const(mux_false) || !is_Const_null(mux_false))
1415                 return false;
1416         if (!is_Sub(mux_true))
1417                 return false;
1418         sub_left  = get_Sub_left(mux_true);
1419         sub_right = get_Sub_right(mux_true);
1420
1421         /* Mux(a >=u b, 0, a-b) */
1422         if ((relation & ir_relation_greater)
1423                         && sub_left == cmp_left && sub_right == cmp_right)
1424                 return true;
1425         /* Mux(a <=u b, 0, b-a) */
1426         if ((relation & ir_relation_less)
1427                         && sub_left == cmp_right && sub_right == cmp_left)
1428                 return true;
1429
1430         return false;
1431 }
1432
1433 static int ia32_is_mux_allowed(ir_node *sel, ir_node *mux_false,
1434                                ir_node *mux_true)
1435 {
1436         ir_mode *mode;
1437
1438         /* middleend can handle some things */
1439         if (ir_is_optimizable_mux(sel, mux_false, mux_true))
1440                 return true;
1441         /* we can handle Set for all modes and compares */
1442         if (mux_is_set(sel, mux_true, mux_false))
1443                 return true;
1444         /* SSE has own min/max operations */
1445         if (ia32_cg_config.use_sse2
1446                         && mux_is_float_min_max(sel, mux_true, mux_false))
1447                 return true;
1448         /* we can handle Mux(?, Const[f], Const[f]) */
1449         if (mux_is_float_const_const(sel, mux_true, mux_false)) {
1450 #ifdef FIRM_GRGEN_BE
1451                 /* well, some code selectors can't handle it */
1452                 if (be_transformer != TRANSFORMER_PBQP
1453                                 || be_transformer != TRANSFORMER_RAND)
1454                         return true;
1455 #else
1456                 return true;
1457 #endif
1458         }
1459
1460         /* no support for 64bit inputs to cmov */
1461         mode = get_irn_mode(mux_true);
1462         if (get_mode_size_bits(mode) > 32)
1463                 return false;
1464         /* we can handle Abs for all modes and compares (except 64bit) */
1465         if (ir_mux_is_abs(sel, mux_false, mux_true) != 0)
1466                 return true;
1467         /* we can't handle MuxF yet */
1468         if (mode_is_float(mode))
1469                 return false;
1470
1471         if (mux_is_doz(sel, mux_true, mux_false))
1472                 return true;
1473
1474         /* Check Cmp before the node */
1475         if (is_Cmp(sel)) {
1476                 ir_mode *cmp_mode = get_irn_mode(get_Cmp_left(sel));
1477
1478                 /* we can't handle 64bit compares */
1479                 if (get_mode_size_bits(cmp_mode) > 32)
1480                         return false;
1481
1482                 /* we can't handle float compares */
1483                 if (mode_is_float(cmp_mode))
1484                         return false;
1485         }
1486
1487         /* did we disable cmov generation? */
1488         if (!ia32_cg_config.use_cmov)
1489                 return false;
1490
1491         /* we can use a cmov */
1492         return true;
1493 }
1494
1495 /**
1496  * Create the trampoline code.
1497  */
1498 static ir_node *ia32_create_trampoline_fkt(ir_node *block, ir_node *mem, ir_node *trampoline, ir_node *env, ir_node *callee)
1499 {
1500         ir_graph *const irg  = get_irn_irg(block);
1501         ir_node  *      p    = trampoline;
1502         ir_mode  *const mode = get_irn_mode(p);
1503         ir_node  *const one  = new_r_Const(irg, get_mode_one(mode_Iu));
1504         ir_node  *const four = new_r_Const_long(irg, mode_Iu, 4);
1505         ir_node  *      st;
1506
1507         /* mov  ecx,<env> */
1508         st  = new_r_Store(block, mem, p, new_r_Const_long(irg, mode_Bu, 0xb9), cons_none);
1509         mem = new_r_Proj(st, mode_M, pn_Store_M);
1510         p   = new_r_Add(block, p, one, mode);
1511         st  = new_r_Store(block, mem, p, env, cons_none);
1512         mem = new_r_Proj(st, mode_M, pn_Store_M);
1513         p   = new_r_Add(block, p, four, mode);
1514         /* jmp  <callee> */
1515         st  = new_r_Store(block, mem, p, new_r_Const_long(irg, mode_Bu, 0xe9), cons_none);
1516         mem = new_r_Proj(st, mode_M, pn_Store_M);
1517         p   = new_r_Add(block, p, one, mode);
1518         st  = new_r_Store(block, mem, p, callee, cons_none);
1519         mem = new_r_Proj(st, mode_M, pn_Store_M);
1520
1521         return mem;
1522 }
1523
1524 static const ir_settings_arch_dep_t ia32_arch_dep = {
1525         1,                   /* also use subs */
1526         4,                   /* maximum shifts */
1527         63,                  /* maximum shift amount */
1528         ia32_evaluate_insn,  /* evaluate the instruction sequence */
1529
1530         1,  /* allow Mulhs */
1531         1,  /* allow Mulus */
1532         32, /* Mulh allowed up to 32 bit */
1533 };
1534 static backend_params ia32_backend_params = {
1535         1,     /* support inline assembly */
1536         1,     /* support Rotl nodes */
1537         0,     /* little endian */
1538         1,     /* modulo shift efficient */
1539         0,     /* non-modulo shift not efficient */
1540         &ia32_arch_dep, /* will be set later */
1541         ia32_is_mux_allowed,
1542         32,    /* machine_size */
1543         NULL,  /* float arithmetic mode, will be set below */
1544         NULL,  /* long long type */
1545         NULL,  /* unsigned long long type */
1546         NULL,  /* long double type */
1547         12,    /* size of trampoline code */
1548         4,     /* alignment of trampoline code */
1549         ia32_create_trampoline_fkt,
1550         4      /* alignment of stack parameter */
1551 };
1552
1553 /**
1554  * Initializes the backend ISA.
1555  */
1556 static void ia32_init(void)
1557 {
1558         ir_mode *mode_long_long;
1559         ir_mode *mode_unsigned_long_long;
1560         ir_type *type_long_long;
1561         ir_type *type_unsigned_long_long;
1562
1563         ia32_setup_cg_config();
1564
1565         init_asm_constraints();
1566
1567         ia32_mode_fpcw = new_int_mode("Fpcw", irma_twos_complement, 16, 0, 0);
1568
1569         /* note mantissa is 64bit but with explicitely encoded 1 so the really
1570          * usable part as counted by firm is only 63 bits */
1571         ia32_mode_E = new_float_mode("E", irma_x86_extended_float, 15, 63);
1572         ia32_type_E = new_type_primitive(ia32_mode_E);
1573         set_type_size_bytes(ia32_type_E, 12);
1574         set_type_alignment_bytes(ia32_type_E, 4);
1575
1576         mode_long_long = new_int_mode("long long", irma_twos_complement, 64, 1, 64);
1577         type_long_long = new_type_primitive(mode_long_long);
1578         mode_unsigned_long_long
1579                 = new_int_mode("unsigned long long", irma_twos_complement, 64, 0, 64);
1580         type_unsigned_long_long = new_type_primitive(mode_unsigned_long_long);
1581
1582         ia32_backend_params.type_long_long          = type_long_long;
1583         ia32_backend_params.type_unsigned_long_long = type_unsigned_long_long;
1584
1585         if (ia32_cg_config.use_sse2 || ia32_cg_config.use_softfloat) {
1586                 ia32_backend_params.mode_float_arithmetic = NULL;
1587                 ia32_backend_params.type_long_double = NULL;
1588         } else {
1589                 ia32_backend_params.mode_float_arithmetic = ia32_mode_E;
1590                 ia32_backend_params.type_long_double      = ia32_type_E;
1591         }
1592
1593         ia32_register_init();
1594         obstack_init(&opcodes_obst);
1595         ia32_create_opcodes(&ia32_irn_ops);
1596 }
1597
1598 static void ia32_finish(void)
1599 {
1600         if (between_type != NULL) {
1601                 free_type(between_type);
1602                 between_type = NULL;
1603         }
1604         ia32_free_opcodes();
1605         obstack_free(&opcodes_obst, NULL);
1606 }
1607
1608 /**
1609  * The template that generates a new ISA object.
1610  * Note that this template can be changed by command line
1611  * arguments.
1612  */
1613 static ia32_isa_t ia32_isa_template = {
1614         {
1615                 &ia32_isa_if,             /* isa interface implementation */
1616                 N_IA32_REGISTERS,
1617                 ia32_registers,
1618                 N_IA32_CLASSES,
1619                 ia32_reg_classes,
1620                 &ia32_registers[REG_ESP], /* stack pointer register */
1621                 &ia32_registers[REG_EBP], /* base pointer register */
1622                 2,                        /* power of two stack alignment, 2^2 == 4 */
1623                 7,                        /* costs for a spill instruction */
1624                 5,                        /* costs for a reload instruction */
1625                 false,                    /* no custom abi handling */
1626         },
1627         NULL,                       /* tv_ents */
1628         IA32_FPU_ARCH_X87,          /* FPU architecture */
1629 };
1630
1631 static arch_env_t *ia32_begin_codegeneration(void)
1632 {
1633         ia32_isa_t *isa = XMALLOC(ia32_isa_t);
1634
1635         set_tarval_output_modes();
1636
1637         *isa        = ia32_isa_template;
1638         isa->tv_ent = pmap_create();
1639
1640         return &isa->base;
1641 }
1642
1643 /**
1644  * Closes the output file and frees the ISA structure.
1645  */
1646 static void ia32_end_codegeneration(void *self)
1647 {
1648         ia32_isa_t *isa = (ia32_isa_t*)self;
1649         pmap_destroy(isa->tv_ent);
1650         free(self);
1651 }
1652
1653 /**
1654  * Returns the register for parameter nr.
1655  */
1656 static const arch_register_t *ia32_get_RegParam_reg(unsigned cc, unsigned nr,
1657                                                     const ir_mode *mode)
1658 {
1659         static const arch_register_t *gpreg_param_reg_fastcall[] = {
1660                 &ia32_registers[REG_ECX],
1661                 &ia32_registers[REG_EDX],
1662                 NULL
1663         };
1664         static const unsigned MAXNUM_GPREG_ARGS = 3;
1665
1666         static const arch_register_t *gpreg_param_reg_regparam[] = {
1667                 &ia32_registers[REG_EAX],
1668                 &ia32_registers[REG_EDX],
1669                 &ia32_registers[REG_ECX]
1670         };
1671
1672         static const arch_register_t *gpreg_param_reg_this[] = {
1673                 &ia32_registers[REG_ECX],
1674                 NULL,
1675                 NULL
1676         };
1677
1678         static const arch_register_t *fpreg_sse_param_reg_std[] = {
1679                 &ia32_registers[REG_XMM0],
1680                 &ia32_registers[REG_XMM1],
1681                 &ia32_registers[REG_XMM2],
1682                 &ia32_registers[REG_XMM3],
1683                 &ia32_registers[REG_XMM4],
1684                 &ia32_registers[REG_XMM5],
1685                 &ia32_registers[REG_XMM6],
1686                 &ia32_registers[REG_XMM7]
1687         };
1688
1689         static const arch_register_t *fpreg_sse_param_reg_this[] = {
1690                 NULL,  /* in case of a "this" pointer, the first parameter must not be a float */
1691         };
1692         static const unsigned MAXNUM_SSE_ARGS = 8;
1693
1694         if ((cc & cc_this_call) && nr == 0)
1695                 return gpreg_param_reg_this[0];
1696
1697         if (! (cc & cc_reg_param))
1698                 return NULL;
1699
1700         if (mode_is_float(mode)) {
1701                 if (!ia32_cg_config.use_sse2 || (cc & cc_fpreg_param) == 0)
1702                         return NULL;
1703                 if (nr >= MAXNUM_SSE_ARGS)
1704                         return NULL;
1705
1706                 if (cc & cc_this_call) {
1707                         return fpreg_sse_param_reg_this[nr];
1708                 }
1709                 return fpreg_sse_param_reg_std[nr];
1710         } else if (mode_is_int(mode) || mode_is_reference(mode)) {
1711                 unsigned num_regparam;
1712
1713                 if (get_mode_size_bits(mode) > 32)
1714                         return NULL;
1715
1716                 if (nr >= MAXNUM_GPREG_ARGS)
1717                         return NULL;
1718
1719                 if (cc & cc_this_call) {
1720                         return gpreg_param_reg_this[nr];
1721                 }
1722                 num_regparam = cc & ~cc_bits;
1723                 if (num_regparam == 0) {
1724                         /* default fastcall */
1725                         return gpreg_param_reg_fastcall[nr];
1726                 }
1727                 if (nr < num_regparam)
1728                         return gpreg_param_reg_regparam[nr];
1729                 return NULL;
1730         }
1731
1732         panic("unknown argument mode");
1733 }
1734
1735 /**
1736  * Get the ABI restrictions for procedure calls.
1737  */
1738 static void ia32_get_call_abi(ir_type *method_type, be_abi_call_t *abi)
1739 {
1740         unsigned  cc;
1741         int       n, i, regnum;
1742         int                 pop_amount = 0;
1743         be_abi_call_flags_t call_flags = be_abi_call_get_flags(abi);
1744
1745         /* set abi flags for calls */
1746         /* call_flags.try_omit_fp                 not changed: can handle both settings */
1747         call_flags.call_has_imm = false;  /* No call immediate, we handle this by ourselves */
1748
1749         /* set parameter passing style */
1750         be_abi_call_set_flags(abi, call_flags, &ia32_abi_callbacks);
1751
1752         cc = get_method_calling_convention(method_type);
1753         if (get_method_variadicity(method_type) == variadicity_variadic) {
1754                 /* pass all parameters of a variadic function on the stack */
1755                 cc = cc_cdecl_set | (cc & cc_this_call);
1756         } else {
1757                 if (get_method_additional_properties(method_type) & mtp_property_private &&
1758                     ia32_cg_config.optimize_cc) {
1759                         /* set the fast calling conventions (allowing up to 3) */
1760                         cc = SET_FASTCALL(cc) | 3;
1761                 }
1762         }
1763
1764         /* we have to pop the shadow parameter ourself for compound calls */
1765         if ( (get_method_calling_convention(method_type) & cc_compound_ret)
1766                         && !(cc & cc_reg_param)) {
1767                 pop_amount += get_mode_size_bytes(mode_P_data);
1768         }
1769
1770         n = get_method_n_params(method_type);
1771         for (i = regnum = 0; i < n; i++) {
1772                 const arch_register_t *reg  = NULL;
1773                 ir_type               *tp   = get_method_param_type(method_type, i);
1774                 ir_mode               *mode = get_type_mode(tp);
1775
1776                 if (mode != NULL) {
1777                         reg  = ia32_get_RegParam_reg(cc, regnum, mode);
1778                 }
1779                 if (reg != NULL) {
1780                         be_abi_call_param_reg(abi, i, reg, ABI_CONTEXT_BOTH);
1781                         ++regnum;
1782                 } else {
1783                         /* Micro optimisation: if the mode is shorter than 4 bytes, load 4 bytes.
1784                          * movl has a shorter opcode than mov[sz][bw]l */
1785                         ir_mode *load_mode = mode;
1786
1787                         if (mode != NULL) {
1788                                 unsigned size = get_mode_size_bytes(mode);
1789
1790                                 if (cc & cc_callee_clear_stk) {
1791                                         pop_amount += (size + 3U) & ~3U;
1792                                 }
1793
1794                                 if (size < 4) load_mode = mode_Iu;
1795                         }
1796
1797                         be_abi_call_param_stack(abi, i, load_mode, 4, 0, 0, ABI_CONTEXT_BOTH);
1798                 }
1799         }
1800
1801         be_abi_call_set_pop(abi, pop_amount);
1802
1803         /* set return registers */
1804         n = get_method_n_ress(method_type);
1805
1806         assert(n <= 2 && "more than two results not supported");
1807
1808         /* In case of 64bit returns, we will have two 32bit values */
1809         if (n == 2) {
1810                 ir_type *tp   = get_method_res_type(method_type, 0);
1811                 ir_mode *mode = get_type_mode(tp);
1812
1813                 assert(!mode_is_float(mode) && "two FP results not supported");
1814
1815                 tp   = get_method_res_type(method_type, 1);
1816                 mode = get_type_mode(tp);
1817
1818                 assert(!mode_is_float(mode) && "mixed INT, FP results not supported");
1819
1820                 be_abi_call_res_reg(abi, 0, &ia32_registers[REG_EAX], ABI_CONTEXT_BOTH);
1821                 be_abi_call_res_reg(abi, 1, &ia32_registers[REG_EDX], ABI_CONTEXT_BOTH);
1822         }
1823         else if (n == 1) {
1824                 ir_type *tp   = get_method_res_type(method_type, 0);
1825                 ir_mode *mode = get_type_mode(tp);
1826                 const arch_register_t *reg;
1827                 assert(is_atomic_type(tp));
1828
1829                 reg = mode_is_float(mode) ? &ia32_registers[REG_ST0] : &ia32_registers[REG_EAX];
1830
1831                 be_abi_call_res_reg(abi, 0, reg, ABI_CONTEXT_BOTH);
1832         }
1833 }
1834
1835 static void ia32_mark_remat(ir_node *node)
1836 {
1837         if (is_ia32_irn(node)) {
1838                 set_ia32_is_remat(node);
1839         }
1840 }
1841
1842 static asm_constraint_flags_t ia32_parse_asm_constraint(const char **c)
1843 {
1844         (void) c;
1845
1846         /* we already added all our simple flags to the flags modifier list in
1847          * init, so this flag we don't know. */
1848         return ASM_CONSTRAINT_FLAG_INVALID;
1849 }
1850
1851 static int ia32_is_valid_clobber(const char *clobber)
1852 {
1853         return ia32_get_clobber_register(clobber) != NULL;
1854 }
1855
1856 static void ia32_lower_for_target(void)
1857 {
1858         ir_mode *mode_gp = ia32_reg_classes[CLASS_ia32_gp].mode;
1859         size_t i, n_irgs = get_irp_n_irgs();
1860
1861         /* perform doubleword lowering */
1862         lwrdw_param_t lower_dw_params = {
1863                 1,  /* little endian */
1864                 64, /* doubleword size */
1865                 ia32_create_intrinsic_fkt,
1866                 &intrinsic_env,
1867         };
1868
1869         /* lower compound param handling
1870          * Note: we lower compound arguments ourself, since on ia32 we don't
1871          * have hidden parameters but know where to find the structs on the stack.
1872          * (This also forces us to always allocate space for the compound arguments
1873          *  on the callframe and we can't just use an arbitrary position on the
1874          *  stackframe)
1875          */
1876         lower_calls_with_compounds(LF_RETURN_HIDDEN | LF_DONT_LOWER_ARGUMENTS);
1877
1878         /* replace floating point operations by function calls */
1879         if (ia32_cg_config.use_softfloat) {
1880                 lower_floating_point();
1881         }
1882
1883         for (i = 0; i < n_irgs; ++i) {
1884                 ir_graph *irg = get_irp_irg(i);
1885                 /* break up switches with wide ranges */
1886                 lower_switch(irg, 4, 256, mode_gp);
1887         }
1888
1889         ir_prepare_dw_lowering(&lower_dw_params);
1890         ir_lower_dw_ops();
1891
1892         for (i = 0; i < n_irgs; ++i) {
1893                 ir_graph *irg = get_irp_irg(i);
1894                 /* lower for mode_b stuff */
1895                 ir_lower_mode_b(irg, mode_Iu);
1896         }
1897
1898         for (i = 0; i < n_irgs; ++i) {
1899                 ir_graph *irg = get_irp_irg(i);
1900                 /* Turn all small CopyBs into loads/stores, keep medium-sized CopyBs,
1901                  * so we can generate rep movs later, and turn all big CopyBs into
1902                  * memcpy calls. */
1903                 lower_CopyB(irg, 64, 8193, true);
1904         }
1905 }
1906
1907 /**
1908  * Returns the libFirm configuration parameter for this backend.
1909  */
1910 static const backend_params *ia32_get_libfirm_params(void)
1911 {
1912         return &ia32_backend_params;
1913 }
1914
1915 /**
1916  * Check if the given register is callee or caller save.
1917  */
1918 static int ia32_register_saved_by(const arch_register_t *reg, int callee)
1919 {
1920         switch (reg->global_index) {
1921         case REG_EBX:
1922         case REG_EBP:
1923         case REG_ESI:
1924         case REG_EDI:
1925         case REG_FPCW:
1926                 return callee;
1927
1928         case REG_EAX:
1929         case REG_ECX:
1930         case REG_EDX:
1931         case REG_ST0:
1932         case REG_ST1:
1933         case REG_ST2:
1934         case REG_ST3:
1935         case REG_ST4:
1936         case REG_ST5:
1937         case REG_ST6:
1938         case REG_ST7:
1939         case REG_XMM0:
1940         case REG_XMM1:
1941         case REG_XMM2:
1942         case REG_XMM3:
1943         case REG_XMM4:
1944         case REG_XMM5:
1945         case REG_XMM6:
1946         case REG_XMM7:
1947                 return !callee;
1948
1949         default:
1950                 return 0;
1951         }
1952 }
1953
1954 static const lc_opt_enum_int_items_t gas_items[] = {
1955         { "elf",   OBJECT_FILE_FORMAT_ELF    },
1956         { "mingw", OBJECT_FILE_FORMAT_COFF   },
1957         { "macho", OBJECT_FILE_FORMAT_MACH_O },
1958         { NULL,    0 }
1959 };
1960
1961 static lc_opt_enum_int_var_t gas_var = {
1962         (int*) &be_gas_object_file_format, gas_items
1963 };
1964
1965 #ifdef FIRM_GRGEN_BE
1966 static const lc_opt_enum_int_items_t transformer_items[] = {
1967         { "default", TRANSFORMER_DEFAULT },
1968         { "pbqp",    TRANSFORMER_PBQP    },
1969         { "random",  TRANSFORMER_RAND    },
1970         { NULL,      0                   }
1971 };
1972
1973 static lc_opt_enum_int_var_t transformer_var = {
1974         (int*)&be_transformer, transformer_items
1975 };
1976 #endif
1977
1978 static const lc_opt_table_entry_t ia32_options[] = {
1979         LC_OPT_ENT_ENUM_INT("gasmode", "set the GAS compatibility mode", &gas_var),
1980 #ifdef FIRM_GRGEN_BE
1981         LC_OPT_ENT_ENUM_INT("transformer", "the transformer used for code selection", &transformer_var),
1982 #endif
1983         LC_OPT_ENT_INT ("stackalign", "set power of two stack alignment for calls",
1984                         &ia32_isa_template.base.stack_alignment),
1985         LC_OPT_ENT_BOOL("gprof",      "create gprof profiling code",                                    &gprof),
1986         LC_OPT_LAST
1987 };
1988
1989 const arch_isa_if_t ia32_isa_if = {
1990         ia32_init,
1991         ia32_finish,
1992         ia32_get_libfirm_params,
1993         ia32_lower_for_target,
1994         ia32_parse_asm_constraint,
1995         ia32_is_valid_clobber,
1996
1997         ia32_begin_codegeneration,
1998         ia32_end_codegeneration,
1999         ia32_init_graph,
2000         ia32_get_call_abi,
2001         ia32_mark_remat,
2002         ia32_get_pic_base,   /* return node used as base in pic code addresses */
2003         be_new_spill,
2004         be_new_reload,
2005         ia32_register_saved_by,
2006
2007         ia32_handle_intrinsics,
2008         ia32_before_abi,     /* before abi introduce hook */
2009         ia32_prepare_graph,
2010         ia32_before_ra,      /* before register allocation hook */
2011         ia32_finish_graph,   /* called before codegen */
2012         ia32_emit,           /* emit && done */
2013 };
2014
2015 BE_REGISTER_MODULE_CONSTRUCTOR(be_init_arch_ia32)
2016 void be_init_arch_ia32(void)
2017 {
2018         lc_opt_entry_t *be_grp   = lc_opt_get_grp(firm_opt_get_root(), "be");
2019         lc_opt_entry_t *ia32_grp = lc_opt_get_grp(be_grp, "ia32");
2020
2021         lc_opt_add_table(ia32_grp, ia32_options);
2022         be_register_isa_if("ia32", &ia32_isa_if);
2023
2024         ia32_init_emitter();
2025         ia32_init_finish();
2026         ia32_init_optimize();
2027         ia32_init_transform();
2028         ia32_init_x87();
2029         ia32_init_architecture();
2030 }