nsz Git - libfirm/blob - ir/be/ia32/bearch_ia32.c

   1 /**
   2  * This is the main ia32 firm backend driver.
   3  * @author Christian Wuerdig
   4  * $Id$
   5  */
   6
   7 #ifdef HAVE_CONFIG_H
   8 #include "config.h"
   9 #endif
  10
  11 #ifdef HAVE_MALLOC_H
  12 #include <malloc.h>
  13 #endif
  14
  15 #ifdef HAVE_ALLOCA_H
  16 #include <alloca.h>
  17 #endif
  18
  19 #ifdef WITH_LIBCORE
  20 #include <libcore/lc_opts.h>
  21 #include <libcore/lc_opts_enum.h>
  22 #endif /* WITH_LIBCORE */
  23
  24 #include <math.h>
  25
  26 #include "pseudo_irg.h"
  27 #include "irgwalk.h"
  28 #include "irprog.h"
  29 #include "irprintf.h"
  30 #include "iredges_t.h"
  31 #include "ircons.h"
  32 #include "irgmod.h"
  33 #include "irgopt.h"
  34 #include "irbitset.h"
  35 #include "pdeq.h"
  36 #include "pset.h"
  37 #include "debug.h"
  38
  39 #include "../beabi.h"                 /* the general register allocator interface */
  40 #include "../benode_t.h"
  41 #include "../belower.h"
  42 #include "../besched_t.h"
  43 #include "../be.h"
  44 #include "../be_t.h"
  45 #include "../beirgmod.h"
  46 #include "../be_dbgout.h"
  47 #include "../beblocksched.h"
  48 #include "../bemachine.h"
  49 #include "../beilpsched.h"
  50 #include "../bespillslots.h"
  51 #include "../bemodule.h"
  52
  53 #include "bearch_ia32_t.h"
  54
  55 #include "ia32_new_nodes.h"           /* ia32 nodes interface */
  56 #include "gen_ia32_regalloc_if.h"     /* the generated interface (register type and class defenitions) */
  57 #include "gen_ia32_machine.h"
  58 #include "ia32_gen_decls.h"           /* interface declaration emitter */
  59 #include "ia32_transform.h"
  60 #include "ia32_emitter.h"
  61 #include "ia32_map_regs.h"
  62 #include "ia32_optimize.h"
  63 #include "ia32_x87.h"
  64 #include "ia32_dbg_stat.h"
  65 #include "ia32_finish.h"
  66 #include "ia32_util.h"
  67
  68 #define DEBUG_MODULE "firm.be.ia32.isa"
  69
  70 /* TODO: ugly */
  71 static set *cur_reg_set = NULL;
  72
  73 /* Creates the unique per irg GP NoReg node. */
  74 ir_node *ia32_new_NoReg_gp(ia32_code_gen_t *cg) {
  75         return be_abi_get_callee_save_irn(cg->birg->abi, &ia32_gp_regs[REG_GP_NOREG]);
  76 }
  77
  78 /* Creates the unique per irg FP NoReg node. */
  79 ir_node *ia32_new_NoReg_fp(ia32_code_gen_t *cg) {
  80         return be_abi_get_callee_save_irn(cg->birg->abi,
  81                 USE_SSE2(cg) ? &ia32_xmm_regs[REG_XMM_NOREG] : &ia32_vfp_regs[REG_VFP_NOREG]);
  82 }
  83
  84 /**
  85  * Returns gp_noreg or fp_noreg, depending in input requirements.
  86  */
  87 ir_node *ia32_get_admissible_noreg(ia32_code_gen_t *cg, ir_node *irn, int pos) {
  88         arch_register_req_t       req;
  89         const arch_register_req_t *p_req;
  90
  91         p_req = arch_get_register_req(cg->arch_env, &req, irn, pos);
  92         assert(p_req && "Missing register requirements");
  93         if (p_req->cls == &ia32_reg_classes[CLASS_ia32_gp])
  94                 return ia32_new_NoReg_gp(cg);
  95         else
  96                 return ia32_new_NoReg_fp(cg);
  97 }
  98
  99 /**************************************************
 100  *                         _ _              _  __
 101  *                        | | |            (_)/ _|
 102  *  _ __ ___  __ _    __ _| | | ___   ___   _| |_
 103  * | '__/ _ \/ _` |  / _` | | |/ _ \ / __| | |  _|
 104  * | | |  __/ (_| | | (_| | | | (_) | (__  | | |
 105  * |_|  \___|\__, |  \__,_|_|_|\___/ \___| |_|_|
 106  *            __/ |
 107  *           |___/
 108  **************************************************/
 109
 110 /**
 111  * Return register requirements for an ia32 node.
 112  * If the node returns a tuple (mode_T) then the proj's
 113  * will be asked for this information.
 114  */
 115 static const arch_register_req_t *ia32_get_irn_reg_req(const void *self, arch_register_req_t *req, const ir_node *irn, int pos) {
 116         const ia32_irn_ops_t      *ops = self;
 117         const ia32_register_req_t *irn_req;
 118         long                       node_pos = pos == -1 ? 0 : pos;
 119         ir_mode                   *mode     = is_Block(irn) ? NULL : get_irn_mode(irn);
 120         FIRM_DBG_REGISTER(firm_dbg_module_t *mod, DEBUG_MODULE);
 121
 122         if (is_Block(irn) || mode == mode_X) {
 123                 DBG((mod, LEVEL_1, "ignoring Block, mode_M, mode_X node %+F\n", irn));
 124                 return NULL;
 125         }
 126
 127         if (mode == mode_T && pos < 0) {
 128                 DBG((mod, LEVEL_1, "ignoring request OUT requirements for node %+F\n", irn));
 129                 return NULL;
 130         }
 131
 132         DBG((mod, LEVEL_1, "get requirements at pos %d for %+F ... ", pos, irn));
 133
 134         if (is_Proj(irn)) {
 135                 if(mode == mode_M)
 136                         return NULL;
 137
 138                 if(pos >= 0) {
 139                         DBG((mod, LEVEL_1, "ignoring request IN requirements for node %+F\n", irn));
 140                         return NULL;
 141                 }
 142
 143                 node_pos = (pos == -1) ? get_Proj_proj(irn) : pos;
 144                 irn      = skip_Proj_const(irn);
 145
 146                 DB((mod, LEVEL_1, "skipping Proj, going to %+F at pos %d ... ", irn, node_pos));
 147         }
 148
 149         if (is_ia32_irn(irn)) {
 150                 irn_req = (pos >= 0) ? get_ia32_in_req(irn, pos) : get_ia32_out_req(irn, node_pos);
 151                 if (irn_req == NULL) {
 152                         /* no requirements */
 153                         return NULL;
 154                 }
 155
 156                 DB((mod, LEVEL_1, "returning reqs for %+F at pos %d\n", irn, pos));
 157
 158                 memcpy(req, &(irn_req->req), sizeof(*req));
 159
 160                 if (arch_register_req_is(&(irn_req->req), should_be_same)) {
 161                         assert(irn_req->same_pos >= 0 && "should be same constraint for in -> out NYI");
 162                         req->other_same = get_irn_n(irn, irn_req->same_pos);
 163                 }
 164
 165                 if (arch_register_req_is(&(irn_req->req), should_be_different)) {
 166                         assert(irn_req->different_pos >= 0 && "should be different constraint for in -> out NYI");
 167                         req->other_different = get_irn_n(irn, irn_req->different_pos);
 168                 }
 169         }
 170         else {
 171                 /* treat Unknowns like Const with default requirements */
 172                 if (is_Unknown(irn)) {
 173                         DB((mod, LEVEL_1, "returning UKNWN reqs for %+F\n", irn));
 174                         if (mode_is_float(mode)) {
 175                                 if (USE_SSE2(ops->cg))
 176                                         memcpy(req, &(ia32_default_req_ia32_xmm_xmm_UKNWN), sizeof(*req));
 177                                 else
 178                                         memcpy(req, &(ia32_default_req_ia32_vfp_vfp_UKNWN), sizeof(*req));
 179                         }
 180                         else if (mode_is_int(mode) || mode_is_reference(mode))
 181                                 memcpy(req, &(ia32_default_req_ia32_gp_gp_UKNWN), sizeof(*req));
 182                         else if (mode == mode_T || mode == mode_M) {
 183                                 DBG((mod, LEVEL_1, "ignoring Unknown node %+F\n", irn));
 184                                 return NULL;
 185                         }
 186                         else
 187                                 assert(0 && "unsupported Unknown-Mode");
 188                 }
 189                 else {
 190                         DB((mod, LEVEL_1, "returning NULL for %+F (not ia32)\n", irn));
 191                         req = NULL;
 192                 }
 193         }
 194
 195         return req;
 196 }
 197
 198 static void ia32_set_irn_reg(const void *self, ir_node *irn, const arch_register_t *reg) {
 199         int                   pos = 0;
 200         const ia32_irn_ops_t *ops = self;
 201
 202         if (get_irn_mode(irn) == mode_X) {
 203                 return;
 204         }
 205
 206         DBG((ops->cg->mod, LEVEL_1, "ia32 assigned register %s to node %+F\n", reg->name, irn));
 207
 208         if (is_Proj(irn)) {
 209                 pos = get_Proj_proj(irn);
 210                 irn = skip_Proj(irn);
 211         }
 212
 213         if (is_ia32_irn(irn)) {
 214                 const arch_register_t **slots;
 215
 216                 slots      = get_ia32_slots(irn);
 217                 slots[pos] = reg;
 218         }
 219         else {
 220                 ia32_set_firm_reg(irn, reg, cur_reg_set);
 221         }
 222 }
 223
 224 static const arch_register_t *ia32_get_irn_reg(const void *self, const ir_node *irn) {
 225         int pos = 0;
 226         const arch_register_t *reg = NULL;
 227
 228         if (is_Proj(irn)) {
 229
 230                 if (get_irn_mode(irn) == mode_X) {
 231                         return NULL;
 232                 }
 233
 234                 pos = get_Proj_proj(irn);
 235                 irn = skip_Proj_const(irn);
 236         }
 237
 238         if (is_ia32_irn(irn)) {
 239                 const arch_register_t **slots;
 240                 slots = get_ia32_slots(irn);
 241                 reg   = slots[pos];
 242         }
 243         else {
 244                 reg = ia32_get_firm_reg(irn, cur_reg_set);
 245         }
 246
 247         return reg;
 248 }
 249
 250 static arch_irn_class_t ia32_classify(const void *self, const ir_node *irn) {
 251         arch_irn_class_t classification = arch_irn_class_normal;
 252
 253         irn = skip_Proj_const(irn);
 254
 255         if (is_cfop(irn))
 256                 classification |= arch_irn_class_branch;
 257
 258         if (! is_ia32_irn(irn))
 259                 return classification & ~arch_irn_class_normal;
 260
 261         if (is_ia32_Cnst(irn))
 262                 classification |= arch_irn_class_const;
 263
 264         if (is_ia32_Ld(irn))
 265                 classification |= arch_irn_class_load;
 266
 267         if (is_ia32_St(irn) || is_ia32_Store8Bit(irn))
 268                 classification |= arch_irn_class_store;
 269
 270         if (is_ia32_got_reload(irn))
 271                 classification |= arch_irn_class_reload;
 272
 273         return classification;
 274 }
 275
 276 static arch_irn_flags_t ia32_get_flags(const void *self, const ir_node *irn) {
 277         arch_irn_flags_t flags;
 278         ir_node          *pred = is_Proj(irn) && mode_is_datab(get_irn_mode(irn)) ? get_Proj_pred(irn) : NULL;
 279
 280         if (is_Unknown(irn))
 281                 flags = arch_irn_flags_ignore;
 282         else {
 283             /* pred is only set, if we have a Proj */
 284                 flags = pred && is_ia32_irn(pred) ? get_ia32_out_flags(pred, get_Proj_proj(irn)) : arch_irn_flags_none;
 285
 286                 irn = skip_Proj_const(irn);
 287                 if (is_ia32_irn(irn))
 288                         flags |= get_ia32_flags(irn);
 289         }
 290
 291         return flags;
 292 }
 293
 294 /**
 295  * The IA32 ABI callback object.
 296  */
 297 typedef struct {
 298         be_abi_call_flags_bits_t flags;  /**< The call flags. */
 299         const arch_isa_t *isa;           /**< The ISA handle. */
 300         const arch_env_t *aenv;          /**< The architecture environment. */
 301         ir_graph *irg;                   /**< The associated graph. */
 302 } ia32_abi_env_t;
 303
 304 static ir_entity *ia32_get_frame_entity(const void *self, const ir_node *irn) {
 305         return is_ia32_irn(irn) ? get_ia32_frame_ent(irn) : NULL;
 306 }
 307
 308 static void ia32_set_frame_entity(const void *self, ir_node *irn, ir_entity *ent) {
 309         set_ia32_frame_ent(irn, ent);
 310 }
 311
 312 static void ia32_set_frame_offset(const void *self, ir_node *irn, int bias) {
 313         const ia32_irn_ops_t *ops = self;
 314
 315         if (get_ia32_frame_ent(irn)) {
 316                 if(is_ia32_Pop(irn)) {
 317                         int omit_fp = be_abi_omit_fp(ops->cg->birg->abi);
 318                         if (omit_fp) {
 319                                 /* Pop nodes modify the stack pointer before calculating the destination
 320                                  * address, so fix this here
 321                                  */
 322                                 bias -= 4;
 323                         }
 324                 }
 325
 326                 DBG((ops->cg->mod, LEVEL_1, "stack biased %+F with %d\n", irn, bias));
 327
 328                 if (get_ia32_op_type(irn) == ia32_Normal) {
 329                         // Matze: When does this case happen?
 330                         char buf[64];
 331                         snprintf(buf, sizeof(buf), "%d", bias);
 332                         set_ia32_cnst(irn, buf);
 333                 } else {
 334                         ia32_am_flavour_t am_flav = get_ia32_am_flavour(irn);
 335                         am_flav |= ia32_O;
 336                         set_ia32_am_flavour(irn, am_flav);
 337
 338                         add_ia32_am_offs_int(irn, bias);
 339                 }
 340         }
 341 }
 342
 343 static int ia32_get_sp_bias(const void *self, const ir_node *irn) {
 344         if(is_Proj(irn)) {
 345                 long proj = get_Proj_proj(irn);
 346                 ir_node *pred = get_Proj_pred(irn);
 347
 348                 if (is_ia32_Push(pred) && proj == pn_ia32_Push_stack)
 349                         return 4;
 350                 if (is_ia32_Pop(pred) && proj == pn_ia32_Pop_stack)
 351                         return -4;
 352         }
 353
 354         return 0;
 355 }
 356
 357 /**
 358  * Put all registers which are saved by the prologue/epilogue in a set.
 359  *
 360  * @param self  The callback object.
 361  * @param s     The result set.
 362  */
 363 static void ia32_abi_dont_save_regs(void *self, pset *s)
 364 {
 365         ia32_abi_env_t *env = self;
 366         if(env->flags.try_omit_fp)
 367                 pset_insert_ptr(s, env->isa->bp);
 368 }
 369
 370 /**
 371  * Generate the routine prologue.
 372  *
 373  * @param self    The callback object.
 374  * @param mem     A pointer to the mem node. Update this if you define new memory.
 375  * @param reg_map A map mapping all callee_save/ignore/parameter registers to their defining nodes.
 376  *
 377  * @return        The register which shall be used as a stack frame base.
 378  *
 379  * All nodes which define registers in @p reg_map must keep @p reg_map current.
 380  */
 381 static const arch_register_t *ia32_abi_prologue(void *self, ir_node **mem, pmap *reg_map)
 382 {
 383         ia32_abi_env_t *env = self;
 384
 385         if (! env->flags.try_omit_fp) {
 386                 ir_node *bl      = get_irg_start_block(env->irg);
 387                 ir_node *curr_sp = be_abi_reg_map_get(reg_map, env->isa->sp);
 388                 ir_node *curr_bp = be_abi_reg_map_get(reg_map, env->isa->bp);
 389                 ir_node *noreg = be_abi_reg_map_get(reg_map, &ia32_gp_regs[REG_GP_NOREG]);
 390                 ir_node *push;
 391
 392                 /* push ebp */
 393                 push    = new_rd_ia32_Push(NULL, env->irg, bl, noreg, noreg, curr_bp, curr_sp, *mem);
 394                 curr_sp = new_r_Proj(env->irg, bl, push, get_irn_mode(curr_sp), pn_ia32_Push_stack);
 395                 *mem    = new_r_Proj(env->irg, bl, push, mode_M, pn_ia32_Push_M);
 396
 397                 /* the push must have SP out register */
 398                 arch_set_irn_register(env->aenv, curr_sp, env->isa->sp);
 399                 set_ia32_flags(push, arch_irn_flags_ignore);
 400
 401                 /* move esp to ebp */
 402                 curr_bp  = be_new_Copy(env->isa->bp->reg_class, env->irg, bl, curr_sp);
 403                 be_set_constr_single_reg(curr_bp, BE_OUT_POS(0), env->isa->bp);
 404                 arch_set_irn_register(env->aenv, curr_bp, env->isa->bp);
 405                 be_node_set_flags(curr_bp, BE_OUT_POS(0), arch_irn_flags_ignore);
 406
 407                 /* beware: the copy must be done before any other sp use */
 408                 curr_sp = be_new_CopyKeep_single(env->isa->sp->reg_class, env->irg, bl, curr_sp, curr_bp, get_irn_mode(curr_sp));
 409                 be_set_constr_single_reg(curr_sp, BE_OUT_POS(0), env->isa->sp);
 410                 arch_set_irn_register(env->aenv, curr_sp, env->isa->sp);
 411                 be_node_set_flags(curr_sp, BE_OUT_POS(0), arch_irn_flags_ignore);
 412
 413                 be_abi_reg_map_set(reg_map, env->isa->sp, curr_sp);
 414                 be_abi_reg_map_set(reg_map, env->isa->bp, curr_bp);
 415
 416                 return env->isa->bp;
 417         }
 418
 419         return env->isa->sp;
 420 }
 421
 422 /**
 423  * Generate the routine epilogue.
 424  * @param self    The callback object.
 425  * @param bl      The block for the epilog
 426  * @param mem     A pointer to the mem node. Update this if you define new memory.
 427  * @param reg_map A map mapping all callee_save/ignore/parameter registers to their defining nodes.
 428  * @return        The register which shall be used as a stack frame base.
 429  *
 430  * All nodes which define registers in @p reg_map must keep @p reg_map current.
 431  */
 432 static void ia32_abi_epilogue(void *self, ir_node *bl, ir_node **mem, pmap *reg_map)
 433 {
 434         ia32_abi_env_t *env     = self;
 435         ir_node        *curr_sp = be_abi_reg_map_get(reg_map, env->isa->sp);
 436         ir_node        *curr_bp = be_abi_reg_map_get(reg_map, env->isa->bp);
 437
 438         if (env->flags.try_omit_fp) {
 439                 /* simply remove the stack frame here */
 440                 curr_sp = be_new_IncSP(env->isa->sp, env->irg, bl, curr_sp, BE_STACK_FRAME_SIZE_SHRINK);
 441                 add_irn_dep(curr_sp, *mem);
 442         }
 443         else {
 444                 const ia32_isa_t *isa     = (ia32_isa_t *)env->isa;
 445                 ir_mode          *mode_bp = env->isa->bp->reg_class->mode;
 446
 447                 /* gcc always emits a leave at the end of a routine */
 448                 if (1 || ARCH_AMD(isa->opt_arch)) {
 449                         ir_node *leave;
 450
 451                         /* leave */
 452                         leave   = new_rd_ia32_Leave(NULL, env->irg, bl, curr_sp, curr_bp);
 453                         set_ia32_flags(leave, arch_irn_flags_ignore);
 454                         curr_bp = new_r_Proj(current_ir_graph, bl, leave, mode_bp, pn_ia32_Leave_frame);
 455                         curr_sp = new_r_Proj(current_ir_graph, bl, leave, get_irn_mode(curr_sp), pn_ia32_Leave_stack);
 456                         *mem    = new_r_Proj(current_ir_graph, bl, leave, mode_M, pn_ia32_Leave_M);
 457                 }
 458                 else {
 459                         ir_node *noreg = be_abi_reg_map_get(reg_map, &ia32_gp_regs[REG_GP_NOREG]);
 460                         ir_node *pop;
 461
 462                         /* copy ebp to esp */
 463                         curr_sp = be_new_SetSP(env->isa->sp, env->irg, bl, curr_sp, curr_bp, *mem);
 464
 465                         /* pop ebp */
 466                         pop     = new_rd_ia32_Pop(NULL, env->irg, bl, noreg, noreg, curr_sp, *mem);
 467                         set_ia32_flags(pop, arch_irn_flags_ignore);
 468                         curr_bp = new_r_Proj(current_ir_graph, bl, pop, mode_bp, pn_ia32_Pop_res);
 469                         curr_sp = new_r_Proj(current_ir_graph, bl, pop, get_irn_mode(curr_sp), pn_ia32_Pop_stack);
 470                         *mem    = new_r_Proj(current_ir_graph, bl, pop, mode_M, pn_ia32_Pop_M);
 471                 }
 472                 arch_set_irn_register(env->aenv, curr_sp, env->isa->sp);
 473                 arch_set_irn_register(env->aenv, curr_bp, env->isa->bp);
 474         }
 475
 476         be_abi_reg_map_set(reg_map, env->isa->sp, curr_sp);
 477         be_abi_reg_map_set(reg_map, env->isa->bp, curr_bp);
 478 }
 479
 480 /**
 481  * Initialize the callback object.
 482  * @param call The call object.
 483  * @param aenv The architecture environment.
 484  * @param irg  The graph with the method.
 485  * @return     Some pointer. This pointer is passed to all other callback functions as self object.
 486  */
 487 static void *ia32_abi_init(const be_abi_call_t *call, const arch_env_t *aenv, ir_graph *irg)
 488 {
 489         ia32_abi_env_t *env    = xmalloc(sizeof(env[0]));
 490         be_abi_call_flags_t fl = be_abi_call_get_flags(call);
 491         env->flags = fl.bits;
 492         env->irg   = irg;
 493         env->aenv  = aenv;
 494         env->isa   = aenv->isa;
 495         return env;
 496 }
 497
 498 /**
 499  * Destroy the callback object.
 500  * @param self The callback object.
 501  */
 502 static void ia32_abi_done(void *self) {
 503         free(self);
 504 }
 505
 506 /**
 507  * Produces the type which sits between the stack args and the locals on the stack.
 508  * it will contain the return address and space to store the old base pointer.
 509  * @return The Firm type modeling the ABI between type.
 510  */
 511 static ir_type *ia32_abi_get_between_type(void *self)
 512 {
 513 #define IDENT(s) new_id_from_chars(s, sizeof(s)-1)
 514         static ir_type *omit_fp_between_type = NULL;
 515         static ir_type *between_type         = NULL;
 516
 517         ia32_abi_env_t *env = self;
 518
 519         if (! between_type) {
 520                 ir_entity *old_bp_ent;
 521                 ir_entity *ret_addr_ent;
 522                 ir_entity *omit_fp_ret_addr_ent;
 523
 524                 ir_type *old_bp_type   = new_type_primitive(IDENT("bp"), mode_P);
 525                 ir_type *ret_addr_type = new_type_primitive(IDENT("return_addr"), mode_P);
 526
 527                 between_type           = new_type_struct(IDENT("ia32_between_type"));
 528                 old_bp_ent             = new_entity(between_type, IDENT("old_bp"), old_bp_type);
 529                 ret_addr_ent           = new_entity(between_type, IDENT("ret_addr"), ret_addr_type);
 530
 531                 set_entity_offset(old_bp_ent, 0);
 532                 set_entity_offset(ret_addr_ent, get_type_size_bytes(old_bp_type));
 533                 set_type_size_bytes(between_type, get_type_size_bytes(old_bp_type) + get_type_size_bytes(ret_addr_type));
 534                 set_type_state(between_type, layout_fixed);
 535
 536                 omit_fp_between_type = new_type_struct(IDENT("ia32_between_type_omit_fp"));
 537                 omit_fp_ret_addr_ent = new_entity(omit_fp_between_type, IDENT("ret_addr"), ret_addr_type);
 538
 539                 set_entity_offset(omit_fp_ret_addr_ent, 0);
 540                 set_type_size_bytes(omit_fp_between_type, get_type_size_bytes(ret_addr_type));
 541                 set_type_state(omit_fp_between_type, layout_fixed);
 542         }
 543
 544         return env->flags.try_omit_fp ? omit_fp_between_type : between_type;
 545 #undef IDENT
 546 }
 547
 548 /**
 549  * Get the estimated cycle count for @p irn.
 550  *
 551  * @param self The this pointer.
 552  * @param irn  The node.
 553  *
 554  * @return     The estimated cycle count for this operation
 555  */
 556 static int ia32_get_op_estimated_cost(const void *self, const ir_node *irn)
 557 {
 558         int cost;
 559         ia32_op_type_t op_tp;
 560         const ia32_irn_ops_t *ops = self;
 561
 562         if (is_Proj(irn))
 563                 return 0;
 564         if (!is_ia32_irn(irn))
 565                 return 0;
 566
 567         assert(is_ia32_irn(irn));
 568
 569         cost  = get_ia32_latency(irn);
 570         op_tp = get_ia32_op_type(irn);
 571
 572         if (is_ia32_CopyB(irn)) {
 573                 cost = 250;
 574                 if (ARCH_INTEL(ops->cg->arch))
 575                         cost += 150;
 576         }
 577         else if (is_ia32_CopyB_i(irn)) {
 578                 int size = get_tarval_long(get_ia32_Immop_tarval(irn));
 579                 cost     = 20 + (int)ceil((4/3) * size);
 580                 if (ARCH_INTEL(ops->cg->arch))
 581                         cost += 150;
 582         }
 583         /* in case of address mode operations add additional cycles */
 584         else if (op_tp == ia32_AddrModeD || op_tp == ia32_AddrModeS) {
 585                 /*
 586                         In case of stack access add 5 cycles (we assume stack is in cache),
 587                         other memory operations cost 20 cycles.
 588                 */
 589                 cost += is_ia32_use_frame(irn) ? 5 : 20;
 590         }
 591
 592         return cost;
 593 }
 594
 595 /**
 596  * Returns the inverse operation if @p irn, recalculating the argument at position @p i.
 597  *
 598  * @param irn       The original operation
 599  * @param i         Index of the argument we want the inverse operation to yield
 600  * @param inverse   struct to be filled with the resulting inverse op
 601  * @param obstack   The obstack to use for allocation of the returned nodes array
 602  * @return          The inverse operation or NULL if operation invertible
 603  */
 604 static arch_inverse_t *ia32_get_inverse(const void *self, const ir_node *irn, int i, arch_inverse_t *inverse, struct obstack *obst) {
 605         ir_graph *irg;
 606         ir_mode  *mode;
 607         ir_mode  *irn_mode;
 608         ir_node  *block, *noreg, *nomem;
 609         dbg_info *dbg;
 610
 611         /* we cannot invert non-ia32 irns */
 612         if (! is_ia32_irn(irn))
 613                 return NULL;
 614
 615         /* operand must always be a real operand (not base, index or mem) */
 616         if (i != 2 && i != 3)
 617                 return NULL;
 618
 619         /* we don't invert address mode operations */
 620         if (get_ia32_op_type(irn) != ia32_Normal)
 621                 return NULL;
 622
 623         irg      = get_irn_irg(irn);
 624         block    = get_nodes_block(irn);
 625         mode     = get_ia32_res_mode(irn);
 626         irn_mode = get_irn_mode(irn);
 627         noreg    = get_irn_n(irn, 0);
 628         nomem    = new_r_NoMem(irg);
 629         dbg      = get_irn_dbg_info(irn);
 630
 631         /* initialize structure */
 632         inverse->nodes = obstack_alloc(obst, 2 * sizeof(inverse->nodes[0]));
 633         inverse->costs = 0;
 634         inverse->n     = 1;
 635
 636         switch (get_ia32_irn_opcode(irn)) {
 637                 case iro_ia32_Add:
 638                         if (get_ia32_immop_type(irn) == ia32_ImmConst) {
 639                                 /* we have an add with a const here */
 640                                 /* invers == add with negated const */
 641                                 inverse->nodes[0] = new_rd_ia32_Add(dbg, irg, block, noreg, noreg, get_irn_n(irn, i), noreg, nomem, irn_mode);
 642                                 inverse->costs   += 1;
 643                                 copy_ia32_Immop_attr(inverse->nodes[0], (ir_node *)irn);
 644                                 set_ia32_Immop_tarval(inverse->nodes[0], tarval_neg(get_ia32_Immop_tarval(irn)));
 645                                 set_ia32_commutative(inverse->nodes[0]);
 646                         }
 647                         else if (get_ia32_immop_type(irn) == ia32_ImmSymConst) {
 648                                 /* we have an add with a symconst here */
 649                                 /* invers == sub with const */
 650                                 inverse->nodes[0] = new_rd_ia32_Sub(dbg, irg, block, noreg, noreg, get_irn_n(irn, i), noreg, nomem, irn_mode);
 651                                 inverse->costs   += 2;
 652                                 copy_ia32_Immop_attr(inverse->nodes[0], (ir_node *)irn);
 653                         }
 654                         else {
 655                                 /* normal add: inverse == sub */
 656                                 inverse->nodes[0] = new_rd_ia32_Sub(dbg, irg, block, noreg, noreg, (ir_node*) irn, get_irn_n(irn, i ^ 1), nomem, irn_mode);
 657                                 inverse->costs   += 2;
 658                         }
 659                         break;
 660                 case iro_ia32_Sub:
 661                         if (get_ia32_immop_type(irn) != ia32_ImmNone) {
 662                                 /* we have a sub with a const/symconst here */
 663                                 /* invers == add with this const */
 664                                 inverse->nodes[0] = new_rd_ia32_Add(dbg, irg, block, noreg, noreg, get_irn_n(irn, i), noreg, nomem, irn_mode);
 665                                 inverse->costs   += (get_ia32_immop_type(irn) == ia32_ImmSymConst) ? 5 : 1;
 666                                 copy_ia32_Immop_attr(inverse->nodes[0], (ir_node *)irn);
 667                         }
 668                         else {
 669                                 /* normal sub */
 670                                 if (i == 2) {
 671                                         inverse->nodes[0] = new_rd_ia32_Add(dbg, irg, block, noreg, noreg, (ir_node*) irn, get_irn_n(irn, 3), nomem, irn_mode);
 672                                 }
 673                                 else {
 674                                         inverse->nodes[0] = new_rd_ia32_Sub(dbg, irg, block, noreg, noreg, get_irn_n(irn, 2), (ir_node*) irn, nomem, irn_mode);
 675                                 }
 676                                 inverse->costs += 1;
 677                         }
 678                         break;
 679                 case iro_ia32_Eor:
 680                         if (get_ia32_immop_type(irn) != ia32_ImmNone) {
 681                                 /* xor with const: inverse = xor */
 682                                 inverse->nodes[0] = new_rd_ia32_Eor(dbg, irg, block, noreg, noreg, get_irn_n(irn, i), noreg, nomem, irn_mode);
 683                                 inverse->costs   += (get_ia32_immop_type(irn) == ia32_ImmSymConst) ? 5 : 1;
 684                                 copy_ia32_Immop_attr(inverse->nodes[0], (ir_node *)irn);
 685                         }
 686                         else {
 687                                 /* normal xor */
 688                                 inverse->nodes[0] = new_rd_ia32_Eor(dbg, irg, block, noreg, noreg, (ir_node *) irn, get_irn_n(irn, i), nomem, irn_mode);
 689                                 inverse->costs   += 1;
 690                         }
 691                         break;
 692                 case iro_ia32_Not: {
 693                         inverse->nodes[0] = new_rd_ia32_Not(dbg, irg, block, noreg, noreg, (ir_node*) irn, nomem, irn_mode);
 694                         inverse->costs   += 1;
 695                         break;
 696                 }
 697                 case iro_ia32_Minus: {
 698                         inverse->nodes[0] = new_rd_ia32_Minus(dbg, irg, block, noreg, noreg, (ir_node*) irn, nomem, irn_mode);
 699                         inverse->costs   += 1;
 700                         break;
 701                 }
 702                 default:
 703                         /* inverse operation not supported */
 704                         return NULL;
 705         }
 706
 707         set_ia32_res_mode(inverse->nodes[0], mode);
 708
 709         return inverse;
 710 }
 711
 712 /**
 713  * Get the mode that should be used for spilling value node
 714  */
 715 static ir_mode *get_spill_mode(ia32_code_gen_t *cg, const ir_node *node)
 716 {
 717         ir_mode *mode = get_irn_mode(node);
 718         if (mode_is_float(mode)) {
 719 #if 0
 720                 // super exact spilling...
 721                 if (USE_SSE2(cg))
 722                         return mode_D;
 723                 else
 724                         return mode_E;
 725 #else
 726                 return mode;
 727 #endif
 728         }
 729         else
 730                 return mode_Is;
 731
 732         assert(0);
 733         return mode;
 734 }
 735
 736 /**
 737  * Checks wether an addressmode reload for a node with mode mode is compatible
 738  * with a spillslot of mode spill_mode
 739  */
 740 static int ia32_is_spillmode_compatible(const ir_mode *mode, const ir_mode *spillmode)
 741 {
 742         if(mode_is_float(mode)) {
 743                 return mode == spillmode;
 744         } else {
 745                 return 1;
 746         }
 747 }
 748
 749 /**
 750  * Check if irn can load it's operand at position i from memory (source addressmode).
 751  * @param self   Pointer to irn ops itself
 752  * @param irn    The irn to be checked
 753  * @param i      The operands position
 754  * @return Non-Zero if operand can be loaded
 755  */
 756 static int ia32_possible_memory_operand(const void *self, const ir_node *irn, unsigned int i) {
 757         const ia32_irn_ops_t *ops = self;
 758         ia32_code_gen_t      *cg  = ops->cg;
 759         ir_node *op = get_irn_n(irn, i);
 760         const ir_mode *mode = get_irn_mode(op);
 761         const ir_mode *spillmode = get_spill_mode(cg, op);
 762
 763         if (! is_ia32_irn(irn)                            ||  /* must be an ia32 irn */
 764                 get_irn_arity(irn) != 5                       ||  /* must be a binary operation */
 765                 get_ia32_op_type(irn) != ia32_Normal          ||  /* must not already be a addressmode irn */
 766                 ! (get_ia32_am_support(irn) & ia32_am_Source) ||  /* must be capable of source addressmode */
 767                 ! ia32_is_spillmode_compatible(mode, spillmode) ||
 768                 (i != 2 && i != 3)                            ||  /* a "real" operand position must be requested */
 769                 (i == 2 && ! is_ia32_commutative(irn))        ||  /* if first operand requested irn must be commutative */
 770                 is_ia32_use_frame(irn))                           /* must not already use frame */
 771                 return 0;
 772
 773         return 1;
 774 }
 775
 776 static void ia32_perform_memory_operand(const void *self, ir_node *irn, ir_node *spill, unsigned int i) {
 777         const ia32_irn_ops_t *ops = self;
 778         ia32_code_gen_t      *cg  = ops->cg;
 779
 780         assert(ia32_possible_memory_operand(self, irn, i) && "Cannot perform memory operand change");
 781
 782         if (i == 2) {
 783                 ir_node *tmp = get_irn_n(irn, 3);
 784                 set_irn_n(irn, 3, get_irn_n(irn, 2));
 785                 set_irn_n(irn, 2, tmp);
 786         }
 787
 788         set_ia32_am_support(irn, ia32_am_Source);
 789         set_ia32_op_type(irn, ia32_AddrModeS);
 790         set_ia32_am_flavour(irn, ia32_B);
 791         set_ia32_ls_mode(irn, get_irn_mode(get_irn_n(irn, i)));
 792         set_ia32_use_frame(irn);
 793         set_ia32_got_reload(irn);
 794
 795         set_irn_n(irn, 0, get_irg_frame(get_irn_irg(irn)));
 796         set_irn_n(irn, 3, ia32_get_admissible_noreg(cg, irn, 3));
 797         set_irn_n(irn, 4, spill);
 798
 799         //FIXME DBG_OPT_AM_S(reload, irn);
 800 }
 801
 802 static const be_abi_callbacks_t ia32_abi_callbacks = {
 803         ia32_abi_init,
 804         ia32_abi_done,
 805         ia32_abi_get_between_type,
 806         ia32_abi_dont_save_regs,
 807         ia32_abi_prologue,
 808         ia32_abi_epilogue,
 809 };
 810
 811 /* fill register allocator interface */
 812
 813 static const arch_irn_ops_if_t ia32_irn_ops_if = {
 814         ia32_get_irn_reg_req,
 815         ia32_set_irn_reg,
 816         ia32_get_irn_reg,
 817         ia32_classify,
 818         ia32_get_flags,
 819         ia32_get_frame_entity,
 820         ia32_set_frame_entity,
 821         ia32_set_frame_offset,
 822         ia32_get_sp_bias,
 823         ia32_get_inverse,
 824         ia32_get_op_estimated_cost,
 825         ia32_possible_memory_operand,
 826         ia32_perform_memory_operand,
 827 };
 828
 829 ia32_irn_ops_t ia32_irn_ops = {
 830         &ia32_irn_ops_if,
 831         NULL
 832 };
 833
 834
 835
 836 /**************************************************
 837  *                _                         _  __
 838  *               | |                       (_)/ _|
 839  *   ___ ___   __| | ___  __ _  ___ _ __    _| |_
 840  *  / __/ _ \ / _` |/ _ \/ _` |/ _ \ '_ \  | |  _|
 841  * | (_| (_) | (_| |  __/ (_| |  __/ | | | | | |
 842  *  \___\___/ \__,_|\___|\__, |\___|_| |_| |_|_|
 843  *                        __/ |
 844  *                       |___/
 845  **************************************************/
 846
 847 static void ia32_kill_convs(ia32_code_gen_t *cg) {
 848         ir_node *irn;
 849
 850         foreach_nodeset(cg->kill_conv, irn) {
 851                 ir_node *in = get_irn_n(irn, 2);
 852                 edges_reroute(irn, in, cg->birg->irg);
 853         }
 854 }
 855
 856 /**
 857  * Transform the Thread Local Store base.
 858  */
 859 static void transform_tls(ir_graph *irg) {
 860         ir_node *irn = get_irg_tls(irg);
 861
 862         if (irn) {
 863                 dbg_info *dbg = get_irn_dbg_info(irn);
 864                 ir_node  *blk = get_nodes_block(irn);
 865                 ir_node  *newn;
 866                 newn = new_rd_ia32_LdTls(dbg, irg, blk, get_irn_mode(irn));
 867
 868                 exchange(irn, newn);
 869         }
 870 }
 871
 872 /**
 873  * Transforms the standard firm graph into
 874  * an ia32 firm graph
 875  */
 876 static void ia32_prepare_graph(void *self) {
 877         ia32_code_gen_t *cg = self;
 878         DEBUG_ONLY(firm_dbg_module_t *old_mod = cg->mod;)
 879
 880         FIRM_DBG_REGISTER(cg->mod, "firm.be.ia32.transform");
 881
 882         /* 1st: transform constants and psi condition trees */
 883         ia32_pre_transform_phase(cg);
 884
 885         /* 2nd: transform all remaining nodes */
 886         ia32_register_transformers();
 887
 888         cg->kill_conv = new_nodeset(5);
 889         transform_tls(cg->irg);
 890         edges_deactivate(cg->irg);
 891         edges_activate(cg->irg);
 892         irg_walk_blkwise_graph(cg->irg, NULL, ia32_transform_node, cg);
 893         ia32_kill_convs(cg);
 894         del_nodeset(cg->kill_conv);
 895
 896         if (cg->dump)
 897                 be_dump(cg->irg, "-transformed", dump_ir_block_graph_sched);
 898
 899         /* 3rd: optimize address mode */
 900         FIRM_DBG_REGISTER(cg->mod, "firm.be.ia32.am");
 901         ia32_optimize_addressmode(cg);
 902
 903         if (cg->dump)
 904                 be_dump(cg->irg, "-am", dump_ir_block_graph_sched);
 905
 906         DEBUG_ONLY(cg->mod = old_mod;)
 907 }
 908
 909 /**
 910  * Dummy functions for hooks we don't need but which must be filled.
 911  */
 912 static void ia32_before_sched(void *self) {
 913 }
 914
 915 static void remove_unused_nodes(ir_node *irn, bitset_t *already_visited) {
 916         int i, arity;
 917         ir_mode *mode;
 918         ir_node *mem_proj = NULL;
 919
 920         if (is_Block(irn))
 921                 return;
 922
 923         mode = get_irn_mode(irn);
 924
 925         /* check if we already saw this node or the node has more than one user */
 926         if (bitset_contains_irn(already_visited, irn) || get_irn_n_edges(irn) > 1) {
 927                 return;
 928         };
 929
 930         /* mark irn visited */
 931         bitset_add_irn(already_visited, irn);
 932
 933         /* non-Tuple nodes with one user: ok, return */
 934         if (get_irn_n_edges(irn) >= 1 && mode != mode_T) {
 935                 return;
 936         }
 937
 938         /* tuple node has one user which is not the mem proj-> ok */
 939         if (mode == mode_T && get_irn_n_edges(irn) == 1) {
 940                 mem_proj = ia32_get_proj_for_mode(irn, mode_M);
 941                 if (mem_proj == NULL) {
 942                         return;
 943                 }
 944         }
 945
 946         arity = get_irn_arity(irn);
 947         for (i = 0; i < arity; ++i) {
 948                 ir_node *pred = get_irn_n(irn, i);
 949
 950                 /* do not follow memory edges or we will accidentally remove stores */
 951                 if (get_irn_mode(pred) == mode_M) {
 952                         if(mem_proj != NULL) {
 953                                 edges_reroute(mem_proj, pred, get_irn_irg(mem_proj));
 954                                 mem_proj = NULL;
 955                         }
 956                         continue;
 957                 }
 958
 959                 set_irn_n(irn, i, new_Bad());
 960
 961                 /*
 962                         The current node is about to be removed: if the predecessor
 963                         has only this node as user, it need to be removed as well.
 964                 */
 965                 if (get_irn_n_edges(pred) <= 1)
 966                         remove_unused_nodes(pred, already_visited);
 967         }
 968
 969         // we need to set the presd to Bad again to also get the memory edges
 970         arity = get_irn_arity(irn);
 971         for (i = 0; i < arity; ++i) {
 972                 set_irn_n(irn, i, new_Bad());
 973         }
 974
 975         if (sched_is_scheduled(irn)) {
 976                 sched_remove(irn);
 977         }
 978 }
 979
 980 static void remove_unused_loads_walker(ir_node *irn, void *env) {
 981         bitset_t *already_visited = env;
 982         if (is_ia32_Ld(irn) && ! bitset_contains_irn(already_visited, irn))
 983                 remove_unused_nodes(irn, env);
 984 }
 985
 986 /**
 987  * Called before the register allocator.
 988  * Calculate a block schedule here. We need it for the x87
 989  * simulator and the emitter.
 990  */
 991 static void ia32_before_ra(void *self) {
 992         ia32_code_gen_t *cg              = self;
 993         bitset_t        *already_visited = bitset_irg_alloca(cg->irg);
 994
 995         /*
 996                 Handle special case:
 997                 There are sometimes unused loads, only pinned by memory.
 998                 We need to remove those Loads and all other nodes which won't be used
 999                 after removing the Load from schedule.
1000         */
1001         irg_walk_graph(cg->irg, NULL, remove_unused_loads_walker, already_visited);
1002 }
1003
1004
1005 /**
1006  * Transforms a be_Reload into a ia32 Load.
1007  */
1008 static void transform_to_Load(ia32_transform_env_t *env) {
1009         ir_node *irn         = env->irn;
1010         ir_entity *ent       = be_get_frame_entity(irn);
1011         ir_mode *mode        = get_irn_mode(irn);
1012         ir_mode *spillmode   = get_spill_mode(env->cg, irn);
1013         ir_node *noreg       = ia32_new_NoReg_gp(env->cg);
1014         ir_node *sched_point = NULL;
1015         ir_node *ptr         = get_irg_frame(env->irg);
1016         ir_node *mem         = get_irn_n(irn, be_pos_Reload_mem);
1017         ir_node *new_op, *proj;
1018         const arch_register_t *reg;
1019
1020         if (sched_is_scheduled(irn)) {
1021                 sched_point = sched_prev(irn);
1022         }
1023
1024         if (mode_is_float(spillmode)) {
1025                 if (USE_SSE2(env->cg))
1026                         new_op = new_rd_ia32_xLoad(env->dbg, env->irg, env->block, ptr, noreg, mem);
1027                 else
1028                         new_op = new_rd_ia32_vfld(env->dbg, env->irg, env->block, ptr, noreg, mem);
1029         }
1030         else
1031                 new_op = new_rd_ia32_Load(env->dbg, env->irg, env->block, ptr, noreg, mem);
1032
1033         set_ia32_am_support(new_op, ia32_am_Source);
1034         set_ia32_op_type(new_op, ia32_AddrModeS);
1035         set_ia32_am_flavour(new_op, ia32_B);
1036         set_ia32_ls_mode(new_op, spillmode);
1037         set_ia32_frame_ent(new_op, ent);
1038         set_ia32_use_frame(new_op);
1039
1040         DBG_OPT_RELOAD2LD(irn, new_op);
1041
1042         proj = new_rd_Proj(env->dbg, env->irg, env->block, new_op, mode, pn_ia32_Load_res);
1043
1044         if (sched_point) {
1045                 sched_add_after(sched_point, new_op);
1046                 sched_add_after(new_op, proj);
1047
1048                 sched_remove(irn);
1049         }
1050
1051         /* copy the register from the old node to the new Load */
1052         reg = arch_get_irn_register(env->cg->arch_env, irn);
1053         arch_set_irn_register(env->cg->arch_env, new_op, reg);
1054
1055         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env->cg, irn));
1056
1057         exchange(irn, proj);
1058 }
1059
1060 /**
1061  * Transforms a be_Spill node into a ia32 Store.
1062  */
1063 static void transform_to_Store(ia32_transform_env_t *env) {
1064         ir_node *irn   = env->irn;
1065         ir_entity *ent = be_get_frame_entity(irn);
1066         const ir_node *spillval = get_irn_n(irn, be_pos_Spill_val);
1067         ir_mode *mode  = get_spill_mode(env->cg, spillval);
1068         ir_node *noreg = ia32_new_NoReg_gp(env->cg);
1069         ir_node *nomem = new_rd_NoMem(env->irg);
1070         ir_node *ptr   = get_irg_frame(env->irg);
1071         ir_node *val   = get_irn_n(irn, be_pos_Spill_val);
1072         ir_node *store;
1073         ir_node *sched_point = NULL;
1074
1075         if (sched_is_scheduled(irn)) {
1076                 sched_point = sched_prev(irn);
1077         }
1078
1079         if (mode_is_float(mode)) {
1080                 if (USE_SSE2(env->cg))
1081                         store = new_rd_ia32_xStore(env->dbg, env->irg, env->block, ptr, noreg, val, nomem);
1082                 else
1083                         store = new_rd_ia32_vfst(env->dbg, env->irg, env->block, ptr, noreg, val, nomem);
1084         }
1085         else if (get_mode_size_bits(mode) == 8) {
1086                 store = new_rd_ia32_Store8Bit(env->dbg, env->irg, env->block, ptr, noreg, val, nomem);
1087         }
1088         else {
1089                 store = new_rd_ia32_Store(env->dbg, env->irg, env->block, ptr, noreg, val, nomem);
1090         }
1091
1092         set_ia32_am_support(store, ia32_am_Dest);
1093         set_ia32_op_type(store, ia32_AddrModeD);
1094         set_ia32_am_flavour(store, ia32_B);
1095         set_ia32_ls_mode(store, mode);
1096         set_ia32_frame_ent(store, ent);
1097         set_ia32_use_frame(store);
1098
1099         DBG_OPT_SPILL2ST(irn, store);
1100         SET_IA32_ORIG_NODE(store, ia32_get_old_node_name(env->cg, irn));
1101
1102         if (sched_point) {
1103                 sched_add_after(sched_point, store);
1104                 sched_remove(irn);
1105         }
1106
1107         exchange(irn, store);
1108 }
1109
1110 static ir_node *create_push(ia32_transform_env_t *env, ir_node *schedpoint, ir_node *sp, ir_node *mem, ir_entity *ent) {
1111         ir_node *noreg = ia32_new_NoReg_gp(env->cg);
1112         ir_node *frame = get_irg_frame(env->irg);
1113
1114         ir_node *push = new_rd_ia32_Push(env->dbg, env->irg, env->block, frame, noreg, noreg, sp, mem);
1115
1116         set_ia32_frame_ent(push, ent);
1117         set_ia32_use_frame(push);
1118         set_ia32_op_type(push, ia32_AddrModeS);
1119         set_ia32_am_flavour(push, ia32_B);
1120         set_ia32_ls_mode(push, mode_Is);
1121
1122         sched_add_before(schedpoint, push);
1123         return push;
1124 }
1125
1126 static ir_node *create_pop(ia32_transform_env_t *env, ir_node *schedpoint, ir_node *sp, ir_entity *ent) {
1127         ir_node *noreg = ia32_new_NoReg_gp(env->cg);
1128         ir_node *frame = get_irg_frame(env->irg);
1129
1130         ir_node *pop = new_rd_ia32_Pop(env->dbg, env->irg, env->block, frame, noreg, sp, new_NoMem());
1131
1132         set_ia32_frame_ent(pop, ent);
1133         set_ia32_use_frame(pop);
1134         set_ia32_op_type(pop, ia32_AddrModeD);
1135         set_ia32_am_flavour(pop, ia32_am_OB);
1136         set_ia32_ls_mode(pop, mode_Is);
1137
1138         sched_add_before(schedpoint, pop);
1139
1140         return pop;
1141 }
1142
1143 static ir_node* create_spproj(ia32_transform_env_t *env, ir_node *pred, int pos, ir_node *schedpoint) {
1144         ir_mode *spmode = mode_Iu;
1145         const arch_register_t *spreg = &ia32_gp_regs[REG_ESP];
1146         ir_node *sp;
1147
1148         sp = new_rd_Proj(env->dbg, env->irg, env->block, pred, spmode, pos);
1149         arch_set_irn_register(env->cg->arch_env, sp, spreg);
1150         sched_add_before(schedpoint, sp);
1151
1152         return sp;
1153 }
1154
1155 /**
1156  * Transform memperm, currently we do this the ugly way and produce
1157  * push/pop into/from memory cascades. This is possible without using
1158  * any registers.
1159  */
1160 static void transform_MemPerm(ia32_transform_env_t *env) {
1161         ir_node *node = env->irn;
1162         int i, arity;
1163         ir_node *sp = be_abi_get_ignore_irn(env->cg->birg->abi, &ia32_gp_regs[REG_ESP]);
1164         const ir_edge_t *edge;
1165         const ir_edge_t *next;
1166         ir_node **pops;
1167
1168         arity = be_get_MemPerm_entity_arity(node);
1169         pops = alloca(arity * sizeof(pops[0]));
1170
1171         // create pushs
1172         for(i = 0; i < arity; ++i) {
1173                 ir_entity *ent = be_get_MemPerm_in_entity(node, i);
1174                 ir_type *enttype = get_entity_type(ent);
1175                 int entbits = get_type_size_bits(enttype);
1176                 ir_node *mem = get_irn_n(node, i + 1);
1177                 ir_node *push;
1178
1179                 assert( (entbits == 32 || entbits == 64) && "spillslot on x86 should be 32 or 64 bit");
1180
1181                 push = create_push(env, node, sp, mem, ent);
1182                 sp = create_spproj(env, push, 0, node);
1183                 if(entbits == 64) {
1184                         // add another push after the first one
1185                         push = create_push(env, node, sp, mem, ent);
1186                         add_ia32_am_offs_int(push, 4);
1187                         sp = create_spproj(env, push, 0, node);
1188                 }
1189
1190                 set_irn_n(node, i, new_Bad());
1191         }
1192
1193         // create pops
1194         for(i = arity - 1; i >= 0; --i) {
1195                 ir_entity *ent = be_get_MemPerm_out_entity(node, i);
1196                 ir_type *enttype = get_entity_type(ent);
1197                 int entbits = get_type_size_bits(enttype);
1198
1199                 ir_node *pop;
1200
1201                 assert( (entbits == 32 || entbits == 64) && "spillslot on x86 should be 32 or 64 bit");
1202
1203                 pop = create_pop(env, node, sp, ent);
1204                 if(entbits == 64) {
1205                         // add another pop after the first one
1206                         sp = create_spproj(env, pop, 1, node);
1207                         pop = create_pop(env, node, sp, ent);
1208                         add_ia32_am_offs_int(pop, 4);
1209                 }
1210                 sp = create_spproj(env, pop, 1, node);
1211
1212                 pops[i] = pop;
1213         }
1214
1215         // exchange memprojs
1216         foreach_out_edge_safe(node, edge, next) {
1217                 ir_node *proj = get_edge_src_irn(edge);
1218                 int p = get_Proj_proj(proj);
1219
1220                 assert(p < arity);
1221
1222                 set_Proj_pred(proj, pops[p]);
1223                 set_Proj_proj(proj, 3);
1224         }
1225
1226         // remove memperm
1227         arity = get_irn_arity(node);
1228         for(i = 0; i < arity; ++i) {
1229                 set_irn_n(node, i, new_Bad());
1230         }
1231         sched_remove(node);
1232 }
1233
1234 /**
1235  * Block-Walker: Calls the transform functions Spill and Reload.
1236  */
1237 static void ia32_after_ra_walker(ir_node *block, void *env) {
1238         ir_node *node, *prev;
1239         ia32_code_gen_t *cg = env;
1240         ia32_transform_env_t tenv;
1241
1242         tenv.block = block;
1243         tenv.irg   = current_ir_graph;
1244         tenv.cg    = cg;
1245         DEBUG_ONLY(tenv.mod = cg->mod;)
1246
1247         /* beware: the schedule is changed here */
1248         for (node = sched_last(block); !sched_is_begin(node); node = prev) {
1249                 prev = sched_prev(node);
1250                 tenv.dbg  = get_irn_dbg_info(node);
1251                 tenv.irn  = node;
1252                 tenv.mode = get_irn_mode(node);
1253
1254                 if (be_is_Reload(node)) {
1255                         transform_to_Load(&tenv);
1256                 } else if (be_is_Spill(node)) {
1257                         transform_to_Store(&tenv);
1258                 } else if(be_is_MemPerm(node)) {
1259                         transform_MemPerm(&tenv);
1260                 }
1261         }
1262 }
1263
1264 /**
1265  * Collects nodes that need frame entities assigned.
1266  */
1267 static void ia32_collect_frame_entity_nodes(ir_node *node, void *data)
1268 {
1269         be_fec_env_t *env = data;
1270
1271         if (be_is_Reload(node) && be_get_frame_entity(node) == NULL) {
1272                 const ir_mode *mode = get_irn_mode(node);
1273                 int align = get_mode_size_bytes(mode);
1274                 be_node_needs_frame_entity(env, node, mode, align);
1275         } else if(is_ia32_irn(node) && get_ia32_frame_ent(node) == NULL
1276                   && is_ia32_use_frame(node)) {
1277                 if (is_ia32_Load(node)) {
1278                         const ir_mode *mode = get_ia32_ls_mode(node);
1279                         int align = get_mode_size_bytes(mode);
1280                         be_node_needs_frame_entity(env, node, mode, align);
1281                 } else if (is_ia32_vfild(node)) {
1282                         const ir_mode *mode = get_ia32_ls_mode(node);
1283                         int align = 4;
1284                         be_node_needs_frame_entity(env, node, mode, align);
1285                 }
1286         }
1287 }
1288
1289 /**
1290  * We transform Spill and Reload here. This needs to be done before
1291  * stack biasing otherwise we would miss the corrected offset for these nodes.
1292  */
1293 static void ia32_after_ra(void *self) {
1294         ia32_code_gen_t *cg = self;
1295         ir_graph *irg = cg->irg;
1296         be_fec_env_t *fec_env = be_new_frame_entity_coalescer(cg->birg);
1297
1298         /* create and coalesce frame entities */
1299         irg_walk_graph(irg, NULL, ia32_collect_frame_entity_nodes, fec_env);
1300         be_assign_entities(fec_env);
1301         be_free_frame_entity_coalescer(fec_env);
1302
1303         irg_block_walk_graph(irg, NULL, ia32_after_ra_walker, cg);
1304
1305         ia32_finish_irg(irg, cg);
1306 }
1307
1308 /**
1309  * Last touchups for the graph before emit: x87 simulation to replace the
1310  * virtual with real x87 instructions, creating a block schedule and peephole
1311  * optimisations.
1312  */
1313 static void ia32_finish(void *self) {
1314         ia32_code_gen_t *cg = self;
1315         ir_graph        *irg = cg->irg;
1316
1317         /* if we do x87 code generation, rewrite all the virtual instructions and registers */
1318         if (cg->used_fp == fp_x87 || cg->force_sim) {
1319                 x87_simulate_graph(cg->arch_env, cg->birg);
1320         }
1321
1322         /* create block schedule, this also removes empty blocks which might
1323          * produce critical edges */
1324         cg->blk_sched = be_create_block_schedule(irg, cg->birg->exec_freq);
1325
1326         /* do peephole optimisations */
1327         ia32_peephole_optimization(irg, cg);
1328 }
1329
1330 /**
1331  * Emits the code, closes the output file and frees
1332  * the code generator interface.
1333  */
1334 static void ia32_codegen(void *self) {
1335         ia32_code_gen_t *cg = self;
1336         ir_graph        *irg = cg->irg;
1337
1338         ia32_gen_routine(cg->isa->out, irg, cg);
1339
1340         cur_reg_set = NULL;
1341
1342         /* remove it from the isa */
1343         cg->isa->cg = NULL;
1344
1345         /* de-allocate code generator */
1346         del_set(cg->reg_set);
1347         free(cg);
1348 }
1349
1350 static void *ia32_cg_init(be_irg_t *birg);
1351
1352 static const arch_code_generator_if_t ia32_code_gen_if = {
1353         ia32_cg_init,
1354         NULL,                /* before abi introduce hook */
1355         ia32_prepare_graph,
1356         NULL,                /* spill */
1357         ia32_before_sched,   /* before scheduling hook */
1358         ia32_before_ra,      /* before register allocation hook */
1359         ia32_after_ra,       /* after register allocation hook */
1360         ia32_finish,         /* called before codegen */
1361         ia32_codegen         /* emit && done */
1362 };
1363
1364 /**
1365  * Initializes a IA32 code generator.
1366  */
1367 static void *ia32_cg_init(be_irg_t *birg) {
1368         ia32_isa_t      *isa = (ia32_isa_t *)birg->main_env->arch_env->isa;
1369         ia32_code_gen_t *cg  = xcalloc(1, sizeof(*cg));
1370
1371         cg->impl      = &ia32_code_gen_if;
1372         cg->irg       = birg->irg;
1373         cg->reg_set   = new_set(ia32_cmp_irn_reg_assoc, 1024);
1374         cg->arch_env  = birg->main_env->arch_env;
1375         cg->isa       = isa;
1376         cg->birg      = birg;
1377         cg->blk_sched = NULL;
1378         cg->fp_kind   = isa->fp_kind;
1379         cg->used_fp   = fp_none;
1380         cg->dump      = (birg->main_env->options->dump_flags & DUMP_BE) ? 1 : 0;
1381
1382         FIRM_DBG_REGISTER(cg->mod, "firm.be.ia32.cg");
1383
1384         /* copy optimizations from isa for easier access */
1385         cg->opt      = isa->opt;
1386         cg->arch     = isa->arch;
1387         cg->opt_arch = isa->opt_arch;
1388
1389         /* enter it */
1390         isa->cg = cg;
1391
1392 #ifndef NDEBUG
1393         if (isa->name_obst) {
1394                 obstack_free(isa->name_obst, NULL);
1395                 obstack_init(isa->name_obst);
1396         }
1397 #endif /* NDEBUG */
1398
1399         cur_reg_set = cg->reg_set;
1400
1401         ia32_irn_ops.cg = cg;
1402
1403         return (arch_code_generator_t *)cg;
1404 }
1405
1406
1407
1408 /*****************************************************************
1409  *  ____             _                  _   _____  _____
1410  * |  _ \           | |                | | |_   _|/ ____|  /\
1411  * | |_) | __ _  ___| | _____ _ __   __| |   | | | (___   /  \
1412  * |  _ < / _` |/ __| |/ / _ \ '_ \ / _` |   | |  \___ \ / /\ \
1413  * | |_) | (_| | (__|   <  __/ | | | (_| |  _| |_ ____) / ____ \
1414  * |____/ \__,_|\___|_|\_\___|_| |_|\__,_| |_____|_____/_/    \_\
1415  *
1416  *****************************************************************/
1417
1418 /**
1419  * Set output modes for GCC
1420  */
1421 static const tarval_mode_info mo_integer = {
1422         TVO_DECIMAL,
1423         NULL,
1424         NULL,
1425 };
1426
1427 /*
1428  * set the tarval output mode of all integer modes to decimal
1429  */
1430 static void set_tarval_output_modes(void)
1431 {
1432         int i;
1433
1434         for (i = get_irp_n_modes() - 1; i >= 0; --i) {
1435                 ir_mode *mode = get_irp_mode(i);
1436
1437                 if (mode_is_int(mode))
1438                         set_tarval_mode_output_option(mode, &mo_integer);
1439         }
1440 }
1441
1442 const arch_isa_if_t ia32_isa_if;
1443
1444 /**
1445  * The template that generates a new ISA object.
1446  * Note that this template can be changed by command line
1447  * arguments.
1448  */
1449 static ia32_isa_t ia32_isa_template = {
1450         {
1451                 &ia32_isa_if,            /* isa interface implementation */
1452                 &ia32_gp_regs[REG_ESP],  /* stack pointer register */
1453                 &ia32_gp_regs[REG_EBP],  /* base pointer register */
1454                 -1,                      /* stack direction */
1455                 NULL,                    /* main environment */
1456         },
1457         NULL,                    /* 16bit register names */
1458         NULL,                    /* 8bit register names */
1459         NULL,                    /* types */
1460         NULL,                    /* tv_ents */
1461         (0                 |
1462         IA32_OPT_INCDEC    |     /* optimize add 1, sub 1 into inc/dec               default: on */
1463         IA32_OPT_DOAM      |     /* optimize address mode                            default: on */
1464         IA32_OPT_LEA       |     /* optimize for LEAs                                default: on */
1465         IA32_OPT_PLACECNST |     /* place constants immediately before instructions, default: on */
1466         IA32_OPT_IMMOPS    |     /* operations can use immediates,                   default: on */
1467         IA32_OPT_EXTBB     |     /* use extended basic block scheduling,             default: on */
1468         IA32_OPT_PUSHARGS),      /* create pushs for function argument passing,      default: on */
1469         arch_pentium_4,          /* instruction architecture */
1470         arch_pentium_4,          /* optimize for architecture */
1471         fp_sse2,                 /* use sse2 unit */
1472         NULL,                    /* current code generator */
1473         NULL,                    /* output file */
1474 #ifndef NDEBUG
1475         NULL,                    /* name obstack */
1476         0                        /* name obst size */
1477 #endif
1478 };
1479
1480 /**
1481  * Initializes the backend ISA.
1482  */
1483 static void *ia32_init(FILE *file_handle) {
1484         static int inited = 0;
1485         ia32_isa_t *isa;
1486
1487         if (inited)
1488                 return NULL;
1489
1490         set_tarval_output_modes();
1491
1492         isa = xmalloc(sizeof(*isa));
1493         memcpy(isa, &ia32_isa_template, sizeof(*isa));
1494
1495         ia32_register_init(isa);
1496         ia32_create_opcodes();
1497         ia32_register_copy_attr_func();
1498
1499         if ((ARCH_INTEL(isa->arch) && isa->arch < arch_pentium_4) ||
1500             (ARCH_AMD(isa->arch) && isa->arch < arch_athlon))
1501                 /* no SSE2 for these cpu's */
1502                 isa->fp_kind = fp_x87;
1503
1504         if (ARCH_INTEL(isa->opt_arch) && isa->opt_arch >= arch_pentium_4) {
1505                 /* Pentium 4 don't like inc and dec instructions */
1506                 isa->opt &= ~IA32_OPT_INCDEC;
1507         }
1508
1509         isa->regs_16bit = pmap_create();
1510         isa->regs_8bit  = pmap_create();
1511         isa->types      = pmap_create();
1512         isa->tv_ent     = pmap_create();
1513         isa->out        = file_handle;
1514         isa->cpu        = ia32_init_machine_description();
1515
1516         ia32_build_16bit_reg_map(isa->regs_16bit);
1517         ia32_build_8bit_reg_map(isa->regs_8bit);
1518
1519         /* patch register names of x87 registers */
1520         ia32_st_regs[0].name = "st";
1521         ia32_st_regs[1].name = "st(1)";
1522         ia32_st_regs[2].name = "st(2)";
1523         ia32_st_regs[3].name = "st(3)";
1524         ia32_st_regs[4].name = "st(4)";
1525         ia32_st_regs[5].name = "st(5)";
1526         ia32_st_regs[6].name = "st(6)";
1527         ia32_st_regs[7].name = "st(7)";
1528
1529 #ifndef NDEBUG
1530         isa->name_obst = xmalloc(sizeof(*isa->name_obst));
1531         obstack_init(isa->name_obst);
1532 #endif /* NDEBUG */
1533
1534         ia32_handle_intrinsics();
1535         ia32_switch_section(isa->out, NO_SECTION);
1536         fprintf(isa->out, "\t.intel_syntax\n");
1537
1538         /* needed for the debug support */
1539         ia32_switch_section(isa->out, SECTION_TEXT);
1540         fprintf(isa->out, ".Ltext0:\n");
1541
1542         inited = 1;
1543
1544         return isa;
1545 }
1546
1547
1548
1549 /**
1550  * Closes the output file and frees the ISA structure.
1551  */
1552 static void ia32_done(void *self) {
1553         ia32_isa_t *isa = self;
1554
1555         /* emit now all global declarations */
1556         ia32_gen_decls(isa->out, isa->arch_isa.main_env);
1557
1558         pmap_destroy(isa->regs_16bit);
1559         pmap_destroy(isa->regs_8bit);
1560         pmap_destroy(isa->tv_ent);
1561         pmap_destroy(isa->types);
1562
1563 #ifndef NDEBUG
1564         obstack_free(isa->name_obst, NULL);
1565 #endif /* NDEBUG */
1566
1567         free(self);
1568 }
1569
1570
1571 /**
1572  * Return the number of register classes for this architecture.
1573  * We report always these:
1574  *  - the general purpose registers
1575  *  - the SSE floating point register set
1576  *  - the virtual floating point registers
1577  */
1578 static int ia32_get_n_reg_class(const void *self) {
1579         return 3;
1580 }
1581
1582 /**
1583  * Return the register class for index i.
1584  */
1585 static const arch_register_class_t *ia32_get_reg_class(const void *self, int i) {
1586         assert(i >= 0 && i < 3 && "Invalid ia32 register class requested.");
1587         if (i == 0)
1588                 return &ia32_reg_classes[CLASS_ia32_gp];
1589         else if (i == 1)
1590                 return &ia32_reg_classes[CLASS_ia32_xmm];
1591         else
1592                 return &ia32_reg_classes[CLASS_ia32_vfp];
1593 }
1594
1595 /**
1596  * Get the register class which shall be used to store a value of a given mode.
1597  * @param self The this pointer.
1598  * @param mode The mode in question.
1599  * @return A register class which can hold values of the given mode.
1600  */
1601 const arch_register_class_t *ia32_get_reg_class_for_mode(const void *self, const ir_mode *mode) {
1602         const ia32_isa_t *isa = self;
1603         if (mode_is_float(mode)) {
1604                 return USE_SSE2(isa) ? &ia32_reg_classes[CLASS_ia32_xmm] : &ia32_reg_classes[CLASS_ia32_vfp];
1605         }
1606         else
1607                 return &ia32_reg_classes[CLASS_ia32_gp];
1608 }
1609
1610 /**
1611  * Get the ABI restrictions for procedure calls.
1612  * @param self        The this pointer.
1613  * @param method_type The type of the method (procedure) in question.
1614  * @param abi         The abi object to be modified
1615  */
1616 static void ia32_get_call_abi(const void *self, ir_type *method_type, be_abi_call_t *abi) {
1617         const ia32_isa_t *isa = self;
1618         ir_type  *tp;
1619         ir_mode  *mode;
1620         unsigned  cc        = get_method_calling_convention(method_type);
1621         int       n         = get_method_n_params(method_type);
1622         int       biggest_n = -1;
1623         int       stack_idx = 0;
1624         int       i, ignore_1, ignore_2;
1625         ir_mode **modes;
1626         const arch_register_t *reg;
1627         be_abi_call_flags_t call_flags = be_abi_call_get_flags(abi);
1628
1629         unsigned use_push = !IS_P6_ARCH(isa->opt_arch);
1630
1631         /* set abi flags for calls */
1632         call_flags.bits.left_to_right         = 0;  /* always last arg first on stack */
1633         call_flags.bits.store_args_sequential = use_push;
1634         /* call_flags.bits.try_omit_fp                 not changed: can handle both settings */
1635         call_flags.bits.fp_free               = 0;  /* the frame pointer is fixed in IA32 */
1636         call_flags.bits.call_has_imm          = 1;  /* IA32 calls can have immediate address */
1637
1638         /* set stack parameter passing style */
1639         be_abi_call_set_flags(abi, call_flags, &ia32_abi_callbacks);
1640
1641         /* collect the mode for each type */
1642         modes = alloca(n * sizeof(modes[0]));
1643
1644         for (i = 0; i < n; i++) {
1645                 tp       = get_method_param_type(method_type, i);
1646                 modes[i] = get_type_mode(tp);
1647         }
1648
1649         /* set register parameters  */
1650         if (cc & cc_reg_param) {
1651                 /* determine the number of parameters passed via registers */
1652                 biggest_n = ia32_get_n_regparam_class(n, modes, &ignore_1, &ignore_2);
1653
1654                 /* loop over all parameters and set the register requirements */
1655                 for (i = 0; i <= biggest_n; i++) {
1656                         reg = ia32_get_RegParam_reg(n, modes, i, cc);
1657                         assert(reg && "kaputt");
1658                         be_abi_call_param_reg(abi, i, reg);
1659                 }
1660
1661                 stack_idx = i;
1662         }
1663
1664
1665         /* set stack parameters */
1666         for (i = stack_idx; i < n; i++) {
1667                 /* parameters on the stack are 32 bit aligned */
1668                 be_abi_call_param_stack(abi, i, 4, 0, 0);
1669         }
1670
1671
1672         /* set return registers */
1673         n = get_method_n_ress(method_type);
1674
1675         assert(n <= 2 && "more than two results not supported");
1676
1677         /* In case of 64bit returns, we will have two 32bit values */
1678         if (n == 2) {
1679                 tp   = get_method_res_type(method_type, 0);
1680                 mode = get_type_mode(tp);
1681
1682                 assert(!mode_is_float(mode) && "two FP results not supported");
1683
1684                 tp   = get_method_res_type(method_type, 1);
1685                 mode = get_type_mode(tp);
1686
1687                 assert(!mode_is_float(mode) && "mixed INT, FP results not supported");
1688
1689                 be_abi_call_res_reg(abi, 0, &ia32_gp_regs[REG_EAX]);
1690                 be_abi_call_res_reg(abi, 1, &ia32_gp_regs[REG_EDX]);
1691         }
1692         else if (n == 1) {
1693                 const arch_register_t *reg;
1694
1695                 tp   = get_method_res_type(method_type, 0);
1696                 assert(is_atomic_type(tp));
1697                 mode = get_type_mode(tp);
1698
1699                 reg = mode_is_float(mode) ? &ia32_vfp_regs[REG_VF0] : &ia32_gp_regs[REG_EAX];
1700
1701                 be_abi_call_res_reg(abi, 0, reg);
1702         }
1703 }
1704
1705
1706 static const void *ia32_get_irn_ops(const arch_irn_handler_t *self, const ir_node *irn) {
1707         return &ia32_irn_ops;
1708 }
1709
1710 const arch_irn_handler_t ia32_irn_handler = {
1711         ia32_get_irn_ops
1712 };
1713
1714 const arch_irn_handler_t *ia32_get_irn_handler(const void *self) {
1715         return &ia32_irn_handler;
1716 }
1717
1718 int ia32_to_appear_in_schedule(void *block_env, const ir_node *irn) {
1719         return is_ia32_irn(irn) ? 1 : -1;
1720 }
1721
1722 /**
1723  * Initializes the code generator interface.
1724  */
1725 static const arch_code_generator_if_t *ia32_get_code_generator_if(void *self) {
1726         return &ia32_code_gen_if;
1727 }
1728
1729 /**
1730  * Returns the estimated execution time of an ia32 irn.
1731  */
1732 static sched_timestep_t ia32_sched_exectime(void *env, const ir_node *irn) {
1733         const arch_env_t *arch_env = env;
1734         return is_ia32_irn(irn) ? ia32_get_op_estimated_cost(arch_get_irn_ops(arch_env, irn), irn) : 1;
1735 }
1736
1737 list_sched_selector_t ia32_sched_selector;
1738
1739 /**
1740  * Returns the reg_pressure scheduler with to_appear_in_schedule() overloaded
1741  */
1742 static const list_sched_selector_t *ia32_get_list_sched_selector(const void *self, list_sched_selector_t *selector) {
1743         memcpy(&ia32_sched_selector, selector, sizeof(ia32_sched_selector));
1744         ia32_sched_selector.exectime              = ia32_sched_exectime;
1745         ia32_sched_selector.to_appear_in_schedule = ia32_to_appear_in_schedule;
1746         return &ia32_sched_selector;
1747 }
1748
1749 static const ilp_sched_selector_t *ia32_get_ilp_sched_selector(const void *self) {
1750         return NULL;
1751 }
1752
1753 /**
1754  * Returns the necessary byte alignment for storing a register of given class.
1755  */
1756 static int ia32_get_reg_class_alignment(const void *self, const arch_register_class_t *cls) {
1757         ir_mode *mode = arch_register_class_mode(cls);
1758         int bytes     = get_mode_size_bytes(mode);
1759
1760         if (mode_is_float(mode) && bytes > 8)
1761                 return 16;
1762         return bytes;
1763 }
1764
1765 static const be_execution_unit_t ***ia32_get_allowed_execution_units(const void *self, const ir_node *irn) {
1766         static const be_execution_unit_t *_allowed_units_BRANCH[] = {
1767                 &ia32_execution_units_BRANCH[IA32_EXECUNIT_TP_BRANCH_BRANCH1],
1768                 &ia32_execution_units_BRANCH[IA32_EXECUNIT_TP_BRANCH_BRANCH2],
1769                 NULL,
1770         };
1771         static const be_execution_unit_t *_allowed_units_ALU[] = {
1772                 &ia32_execution_units_ALU[IA32_EXECUNIT_TP_ALU_ALU1],
1773                 &ia32_execution_units_ALU[IA32_EXECUNIT_TP_ALU_ALU2],
1774                 &ia32_execution_units_ALU[IA32_EXECUNIT_TP_ALU_ALU3],
1775                 &ia32_execution_units_ALU[IA32_EXECUNIT_TP_ALU_ALU4],
1776                 NULL,
1777         };
1778         static const be_execution_unit_t *_allowed_units_DUMMY[] = {
1779                 &ia32_execution_units_DUMMY[IA32_EXECUNIT_TP_DUMMY_DUMMY1],
1780                 &ia32_execution_units_DUMMY[IA32_EXECUNIT_TP_DUMMY_DUMMY2],
1781                 &ia32_execution_units_DUMMY[IA32_EXECUNIT_TP_DUMMY_DUMMY3],
1782                 &ia32_execution_units_DUMMY[IA32_EXECUNIT_TP_DUMMY_DUMMY4],
1783                 NULL,
1784         };
1785         static const be_execution_unit_t **_units_callret[] = {
1786                 _allowed_units_BRANCH,
1787                 NULL
1788         };
1789         static const be_execution_unit_t **_units_other[] = {
1790                 _allowed_units_ALU,
1791                 NULL
1792         };
1793         static const be_execution_unit_t **_units_dummy[] = {
1794                 _allowed_units_DUMMY,
1795                 NULL
1796         };
1797         const be_execution_unit_t ***ret;
1798
1799         if (is_ia32_irn(irn)) {
1800                 ret = get_ia32_exec_units(irn);
1801         }
1802         else if (is_be_node(irn)) {
1803                 if (be_is_Call(irn) || be_is_Return(irn)) {
1804                         ret = _units_callret;
1805                 }
1806                 else if (be_is_Barrier(irn)) {
1807                         ret = _units_dummy;
1808                 }
1809                 else {
1810                          ret = _units_other;
1811                 }
1812         }
1813         else {
1814                 ret = _units_dummy;
1815         }
1816
1817         return ret;
1818 }
1819
1820 /**
1821  * Return the abstract ia32 machine.
1822  */
1823 static const be_machine_t *ia32_get_machine(const void *self) {
1824         const ia32_isa_t *isa = self;
1825         return isa->cpu;
1826 }
1827
1828 /**
1829  * Allows or disallows the creation of Psi nodes for the given Phi nodes.
1830  * @return 1 if allowed, 0 otherwise
1831  */
1832 static int ia32_is_psi_allowed(ir_node *sel, ir_node *phi_list, int i, int j)
1833 {
1834         ir_node *cmp, *cmp_a, *phi;
1835         ir_mode *mode;
1836
1837 /* we don't want long long an floating point Psi */
1838 #define IS_BAD_PSI_MODE(mode) (mode_is_float(mode) || get_mode_size_bits(mode) > 32)
1839
1840         if (get_irn_mode(sel) != mode_b)
1841                 return 0;
1842
1843         cmp   = get_Proj_pred(sel);
1844         cmp_a = get_Cmp_left(cmp);
1845         mode  = get_irn_mode(cmp_a);
1846
1847         if (IS_BAD_PSI_MODE(mode))
1848                 return 0;
1849
1850         /* check the Phi nodes */
1851         for (phi = phi_list; phi; phi = get_irn_link(phi)) {
1852                 ir_node *pred_i = get_irn_n(phi, i);
1853                 ir_node *pred_j = get_irn_n(phi, j);
1854                 ir_mode *mode_i = get_irn_mode(pred_i);
1855                 ir_mode *mode_j = get_irn_mode(pred_j);
1856
1857                 if (IS_BAD_PSI_MODE(mode_i) || IS_BAD_PSI_MODE(mode_j))
1858                         return 0;
1859         }
1860
1861 #undef IS_BAD_PSI_MODE
1862
1863         return 1;
1864 }
1865
1866 static ia32_intrinsic_env_t intrinsic_env = {
1867         NULL,    /**< the irg, these entities belong to */
1868         NULL,    /**< entity for first div operand (move into FPU) */
1869         NULL,    /**< entity for second div operand (move into FPU) */
1870         NULL,    /**< entity for converts ll -> d */
1871         NULL,    /**< entity for converts d -> ll */
1872 };
1873
1874 /**
1875  * Returns the libFirm configuration parameter for this backend.
1876  */
1877 static const backend_params *ia32_get_libfirm_params(void) {
1878         static const opt_if_conv_info_t ifconv = {
1879                 4,                    /* maxdepth, doesn't matter for Psi-conversion */
1880                 ia32_is_psi_allowed   /* allows or disallows Psi creation for given selector */
1881         };
1882         static const arch_dep_params_t ad = {
1883                 1,  /* also use subs */
1884                 4,  /* maximum shifts */
1885                 31, /* maximum shift amount */
1886
1887                 1,  /* allow Mulhs */
1888                 1,  /* allow Mulus */
1889                 32  /* Mulh allowed up to 32 bit */
1890         };
1891         static backend_params p = {
1892                 NULL,  /* no additional opcodes */
1893                 NULL,  /* will be set later */
1894                 1,     /* need dword lowering */
1895                 ia32_create_intrinsic_fkt,
1896                 &intrinsic_env,  /* context for ia32_create_intrinsic_fkt */
1897                 NULL,  /* will be set later */
1898         };
1899
1900         p.dep_param    = &ad;
1901         p.if_conv_info = &ifconv;
1902         return &p;
1903 }
1904 #ifdef WITH_LIBCORE
1905
1906 /* instruction set architectures. */
1907 static const lc_opt_enum_int_items_t arch_items[] = {
1908         { "386",        arch_i386, },
1909         { "486",        arch_i486, },
1910         { "pentium",    arch_pentium, },
1911         { "586",        arch_pentium, },
1912         { "pentiumpro", arch_pentium_pro, },
1913         { "686",        arch_pentium_pro, },
1914         { "pentiummmx", arch_pentium_mmx, },
1915         { "pentium2",   arch_pentium_2, },
1916         { "p2",         arch_pentium_2, },
1917         { "pentium3",   arch_pentium_3, },
1918         { "p3",         arch_pentium_3, },
1919         { "pentium4",   arch_pentium_4, },
1920         { "p4",         arch_pentium_4, },
1921         { "pentiumm",   arch_pentium_m, },
1922         { "pm",         arch_pentium_m, },
1923         { "core",       arch_core, },
1924         { "k6",         arch_k6, },
1925         { "athlon",     arch_athlon, },
1926         { "athlon64",   arch_athlon_64, },
1927         { "opteron",    arch_opteron, },
1928         { NULL,         0 }
1929 };
1930
1931 static lc_opt_enum_int_var_t arch_var = {
1932         &ia32_isa_template.arch, arch_items
1933 };
1934
1935 static lc_opt_enum_int_var_t opt_arch_var = {
1936         &ia32_isa_template.opt_arch, arch_items
1937 };
1938
1939 static const lc_opt_enum_int_items_t fp_unit_items[] = {
1940         { "x87" ,    fp_x87 },
1941         { "sse2",    fp_sse2 },
1942         { NULL,      0 }
1943 };
1944
1945 static lc_opt_enum_int_var_t fp_unit_var = {
1946         &ia32_isa_template.fp_kind, fp_unit_items
1947 };
1948
1949 static const lc_opt_enum_int_items_t gas_items[] = {
1950         { "linux",   ASM_LINUX_GAS },
1951         { "mingw",   ASM_MINGW_GAS },
1952         { NULL,      0 }
1953 };
1954
1955 static lc_opt_enum_int_var_t gas_var = {
1956         (int *)&asm_flavour, gas_items
1957 };
1958
1959 static const lc_opt_table_entry_t ia32_options[] = {
1960         LC_OPT_ENT_ENUM_INT("arch",      "select the instruction architecture", &arch_var),
1961         LC_OPT_ENT_ENUM_INT("opt",       "optimize for instruction architecture", &opt_arch_var),
1962         LC_OPT_ENT_ENUM_INT("fpunit",    "select the floating point unit", &fp_unit_var),
1963         LC_OPT_ENT_NEGBIT("noaddrmode",  "do not use address mode", &ia32_isa_template.opt, IA32_OPT_DOAM),
1964         LC_OPT_ENT_NEGBIT("nolea",       "do not optimize for LEAs", &ia32_isa_template.opt, IA32_OPT_LEA),
1965         LC_OPT_ENT_NEGBIT("noplacecnst", "do not place constants", &ia32_isa_template.opt, IA32_OPT_PLACECNST),
1966         LC_OPT_ENT_NEGBIT("noimmop",     "no operations with immediates", &ia32_isa_template.opt, IA32_OPT_IMMOPS),
1967         LC_OPT_ENT_NEGBIT("noextbb",     "do not use extended basic block scheduling", &ia32_isa_template.opt, IA32_OPT_EXTBB),
1968         LC_OPT_ENT_NEGBIT("nopushargs",  "do not create pushs for function arguments", &ia32_isa_template.opt, IA32_OPT_PUSHARGS),
1969         LC_OPT_ENT_ENUM_INT("gasmode",   "set the GAS compatibility mode", &gas_var),
1970         { NULL }
1971 };
1972 #endif /* WITH_LIBCORE */
1973
1974 const arch_isa_if_t ia32_isa_if = {
1975         ia32_init,
1976         ia32_done,
1977         ia32_get_n_reg_class,
1978         ia32_get_reg_class,
1979         ia32_get_reg_class_for_mode,
1980         ia32_get_call_abi,
1981         ia32_get_irn_handler,
1982         ia32_get_code_generator_if,
1983         ia32_get_list_sched_selector,
1984         ia32_get_ilp_sched_selector,
1985         ia32_get_reg_class_alignment,
1986         ia32_get_libfirm_params,
1987         ia32_get_allowed_execution_units,
1988         ia32_get_machine,
1989 };
1990
1991 void be_init_arch_ia32(void)
1992 {
1993         lc_opt_entry_t *be_grp = lc_opt_get_grp(firm_opt_get_root(), "be");
1994         lc_opt_entry_t *ia32_grp = lc_opt_get_grp(be_grp, "ia32");
1995
1996         lc_opt_add_table(ia32_grp, ia32_options);
1997         be_register_isa_if("ia32", &ia32_isa_if);
1998 }
1999
2000 BE_REGISTER_MODULE_CONSTRUCTOR(be_init_arch_ia32);