nsz Git - libfirm/blob - ir/be/ia32/bearch_ia32.c

   1 /**
   2  * This is the main ia32 firm backend driver.
   3  *
   4  * $Id$
   5  */
   6
   7 #ifdef HAVE_CONFIG_H
   8 #include "config.h"
   9 #endif
  10
  11 #ifdef HAVE_MALLOC_H
  12 #include <malloc.h>
  13 #endif
  14
  15 #ifdef HAVE_ALLOCA_H
  16 #include <alloca.h>
  17 #endif
  18
  19 #ifdef WITH_LIBCORE
  20 #include <libcore/lc_opts.h>
  21 #include <libcore/lc_opts_enum.h>
  22 #endif /* WITH_LIBCORE */
  23
  24 #include "pseudo_irg.h"
  25 #include "irgwalk.h"
  26 #include "irprog.h"
  27 #include "irprintf.h"
  28 #include "iredges_t.h"
  29 #include "ircons.h"
  30 #include "irgmod.h"
  31 #include "irgopt.h"
  32
  33 #include "bitset.h"
  34 #include "debug.h"
  35
  36 #include "../beabi.h"                 /* the general register allocator interface */
  37 #include "../benode_t.h"
  38 #include "../belower.h"
  39 #include "../besched_t.h"
  40 #include "../be.h"
  41 #include "bearch_ia32_t.h"
  42
  43 #include "ia32_new_nodes.h"           /* ia32 nodes interface */
  44 #include "gen_ia32_regalloc_if.h"     /* the generated interface (register type and class defenitions) */
  45 #include "ia32_gen_decls.h"           /* interface declaration emitter */
  46 #include "ia32_transform.h"
  47 #include "ia32_emitter.h"
  48 #include "ia32_map_regs.h"
  49 #include "ia32_optimize.h"
  50 #include "ia32_x87.h"
  51 #include "ia32_dbg_stat.h"
  52
  53 #define DEBUG_MODULE "firm.be.ia32.isa"
  54
  55 /* TODO: ugly */
  56 static set *cur_reg_set = NULL;
  57
  58 #undef is_Start
  59 #define is_Start(irn) (get_irn_opcode(irn) == iro_Start)
  60
  61 /* Creates the unique per irg GP NoReg node. */
  62 ir_node *ia32_new_NoReg_gp(ia32_code_gen_t *cg) {
  63         return be_abi_get_callee_save_irn(cg->birg->abi, &ia32_gp_regs[REG_GP_NOREG]);
  64 }
  65
  66 /* Creates the unique per irg FP NoReg node. */
  67 ir_node *ia32_new_NoReg_fp(ia32_code_gen_t *cg) {
  68         return be_abi_get_callee_save_irn(cg->birg->abi,
  69                 USE_SSE2(cg) ? &ia32_xmm_regs[REG_XMM_NOREG] : &ia32_vfp_regs[REG_VFP_NOREG]);
  70 }
  71
  72 /**************************************************
  73  *                         _ _              _  __
  74  *                        | | |            (_)/ _|
  75  *  _ __ ___  __ _    __ _| | | ___   ___   _| |_
  76  * | '__/ _ \/ _` |  / _` | | |/ _ \ / __| | |  _|
  77  * | | |  __/ (_| | | (_| | | | (_) | (__  | | |
  78  * |_|  \___|\__, |  \__,_|_|_|\___/ \___| |_|_|
  79  *            __/ |
  80  *           |___/
  81  **************************************************/
  82
  83 static ir_node *my_skip_proj(const ir_node *n) {
  84         while (is_Proj(n))
  85                 n = get_Proj_pred(n);
  86         return (ir_node *)n;
  87 }
  88
  89
  90 /**
  91  * Return register requirements for an ia32 node.
  92  * If the node returns a tuple (mode_T) then the proj's
  93  * will be asked for this information.
  94  */
  95 static const arch_register_req_t *ia32_get_irn_reg_req(const void *self, arch_register_req_t *req, const ir_node *irn, int pos) {
  96         const ia32_irn_ops_t      *ops = self;
  97         const ia32_register_req_t *irn_req;
  98         long                       node_pos = pos == -1 ? 0 : pos;
  99         ir_mode                   *mode     = is_Block(irn) ? NULL : get_irn_mode(irn);
 100         FIRM_DBG_REGISTER(firm_dbg_module_t *mod, DEBUG_MODULE);
 101
 102         if (is_Block(irn) || mode == mode_M || mode == mode_X) {
 103                 DBG((mod, LEVEL_1, "ignoring Block, mode_M, mode_X node %+F\n", irn));
 104                 return NULL;
 105         }
 106
 107         if (mode == mode_T && pos < 0) {
 108                 DBG((mod, LEVEL_1, "ignoring request OUT requirements for node %+F\n", irn));
 109                 return NULL;
 110         }
 111
 112         DBG((mod, LEVEL_1, "get requirements at pos %d for %+F ... ", pos, irn));
 113
 114         if (is_Proj(irn)) {
 115                 if (pos == -1) {
 116                         node_pos = ia32_translate_proj_pos(irn);
 117                 }
 118                 else {
 119                         node_pos = pos;
 120                 }
 121
 122                 irn = my_skip_proj(irn);
 123
 124                 DB((mod, LEVEL_1, "skipping Proj, going to %+F at pos %d ... ", irn, node_pos));
 125         }
 126
 127         if (is_ia32_irn(irn)) {
 128                 if (pos >= 0) {
 129                         irn_req = get_ia32_in_req(irn, pos);
 130                 }
 131                 else {
 132                         irn_req = get_ia32_out_req(irn, node_pos);
 133                 }
 134
 135                 DB((mod, LEVEL_1, "returning reqs for %+F at pos %d\n", irn, pos));
 136
 137                 memcpy(req, &(irn_req->req), sizeof(*req));
 138
 139                 if (arch_register_req_is(&(irn_req->req), should_be_same)) {
 140                         assert(irn_req->same_pos >= 0 && "should be same constraint for in -> out NYI");
 141                         req->other_same = get_irn_n(irn, irn_req->same_pos);
 142                 }
 143
 144                 if (arch_register_req_is(&(irn_req->req), should_be_different)) {
 145                         assert(irn_req->different_pos >= 0 && "should be different constraint for in -> out NYI");
 146                         req->other_different = get_irn_n(irn, irn_req->different_pos);
 147                 }
 148         }
 149         else {
 150                 /* treat Unknowns like Const with default requirements */
 151                 if (is_Unknown(irn)) {
 152                         DB((mod, LEVEL_1, "returning UKNWN reqs for %+F\n", irn));
 153                         if (mode_is_float(mode)) {
 154                                 if (USE_SSE2(ops->cg))
 155                                         memcpy(req, &(ia32_default_req_ia32_xmm_xmm_UKNWN), sizeof(*req));
 156                                 else
 157                                         memcpy(req, &(ia32_default_req_ia32_vfp_vfp_UKNWN), sizeof(*req));
 158                         }
 159                         else if (mode_is_int(mode) || mode_is_reference(mode))
 160                                 memcpy(req, &(ia32_default_req_ia32_gp_gp_UKNWN), sizeof(*req));
 161                         else if (mode == mode_T || mode == mode_M) {
 162                                 DBG((mod, LEVEL_1, "ignoring Unknown node %+F\n", irn));
 163                                 return NULL;
 164                         }
 165                         else
 166                                 assert(0 && "unsupported Unknown-Mode");
 167                 }
 168                 else {
 169                         DB((mod, LEVEL_1, "returning NULL for %+F (not ia32)\n", irn));
 170                         req = NULL;
 171                 }
 172         }
 173
 174         return req;
 175 }
 176
 177 static void ia32_set_irn_reg(const void *self, ir_node *irn, const arch_register_t *reg) {
 178         int                   pos = 0;
 179         const ia32_irn_ops_t *ops = self;
 180
 181         if (get_irn_mode(irn) == mode_X) {
 182                 return;
 183         }
 184
 185         DBG((ops->cg->mod, LEVEL_1, "ia32 assigned register %s to node %+F\n", reg->name, irn));
 186
 187         if (is_Proj(irn)) {
 188                 pos = ia32_translate_proj_pos(irn);
 189                 irn = my_skip_proj(irn);
 190         }
 191
 192         if (is_ia32_irn(irn)) {
 193                 const arch_register_t **slots;
 194
 195                 slots      = get_ia32_slots(irn);
 196                 slots[pos] = reg;
 197         }
 198         else {
 199                 ia32_set_firm_reg(irn, reg, cur_reg_set);
 200         }
 201 }
 202
 203 static const arch_register_t *ia32_get_irn_reg(const void *self, const ir_node *irn) {
 204         int pos = 0;
 205         const arch_register_t *reg = NULL;
 206
 207         if (is_Proj(irn)) {
 208
 209                 if (get_irn_mode(irn) == mode_X) {
 210                         return NULL;
 211                 }
 212
 213                 pos = ia32_translate_proj_pos(irn);
 214                 irn = my_skip_proj(irn);
 215         }
 216
 217         if (is_ia32_irn(irn)) {
 218                 const arch_register_t **slots;
 219                 slots = get_ia32_slots(irn);
 220                 reg   = slots[pos];
 221         }
 222         else {
 223                 reg = ia32_get_firm_reg(irn, cur_reg_set);
 224         }
 225
 226         return reg;
 227 }
 228
 229 static arch_irn_class_t ia32_classify(const void *self, const ir_node *irn) {
 230         irn = my_skip_proj(irn);
 231         if (is_cfop(irn))
 232                 return arch_irn_class_branch;
 233         else if (is_ia32_Cnst(irn))
 234                 return arch_irn_class_const;
 235         else if (is_ia32_irn(irn))
 236                 return arch_irn_class_normal;
 237         else
 238                 return 0;
 239 }
 240
 241 static arch_irn_flags_t ia32_get_flags(const void *self, const ir_node *irn) {
 242         irn = my_skip_proj(irn);
 243         if (is_ia32_irn(irn))
 244                 return get_ia32_flags(irn);
 245         else {
 246                 if (is_Unknown(irn))
 247                         return arch_irn_flags_ignore;
 248                 return 0;
 249         }
 250 }
 251
 252 static entity *ia32_get_frame_entity(const void *self, const ir_node *irn) {
 253         return is_ia32_irn(irn) ? get_ia32_frame_ent(irn) : NULL;
 254 }
 255
 256 static void ia32_set_stack_bias(const void *self, ir_node *irn, int bias) {
 257         char buf[64];
 258         const ia32_irn_ops_t *ops = self;
 259
 260         if (get_ia32_frame_ent(irn)) {
 261                 ia32_am_flavour_t am_flav = get_ia32_am_flavour(irn);
 262
 263                 DBG((ops->cg->mod, LEVEL_1, "stack biased %+F with %d\n", irn, bias));
 264                 snprintf(buf, sizeof(buf), "%d", bias);
 265
 266                 if (get_ia32_op_type(irn) == ia32_Normal) {
 267                         set_ia32_cnst(irn, buf);
 268                 }
 269                 else {
 270                         add_ia32_am_offs(irn, buf);
 271                         am_flav |= ia32_O;
 272                         set_ia32_am_flavour(irn, am_flav);
 273                 }
 274         }
 275 }
 276
 277 typedef struct {
 278         be_abi_call_flags_bits_t flags;
 279         const arch_isa_t *isa;
 280         const arch_env_t *aenv;
 281         ir_graph *irg;
 282 } ia32_abi_env_t;
 283
 284 static void *ia32_abi_init(const be_abi_call_t *call, const arch_env_t *aenv, ir_graph *irg)
 285 {
 286         ia32_abi_env_t *env    = xmalloc(sizeof(env[0]));
 287         be_abi_call_flags_t fl = be_abi_call_get_flags(call);
 288         env->flags = fl.bits;
 289         env->irg   = irg;
 290         env->aenv  = aenv;
 291         env->isa   = aenv->isa;
 292         return env;
 293 }
 294
 295 /**
 296  * Put all registers which are saved by the prologue/epilogue in a set.
 297  *
 298  * @param self  The callback object.
 299  * @param s     The result set.
 300  */
 301 static void ia32_abi_dont_save_regs(void *self, pset *s)
 302 {
 303         ia32_abi_env_t *env = self;
 304         if(env->flags.try_omit_fp)
 305                 pset_insert_ptr(s, env->isa->bp);
 306 }
 307
 308 /**
 309  * Generate the routine prologue.
 310  *
 311  * @param self    The callback object.
 312  * @param mem     A pointer to the mem node. Update this if you define new memory.
 313  * @param reg_map A map mapping all callee_save/ignore/parameter registers to their defining nodes.
 314  *
 315  * @return        The register which shall be used as a stack frame base.
 316  *
 317  * All nodes which define registers in @p reg_map must keep @p reg_map current.
 318  */
 319 static const arch_register_t *ia32_abi_prologue(void *self, ir_node **mem, pmap *reg_map)
 320 {
 321         ia32_abi_env_t *env              = self;
 322
 323         if (!env->flags.try_omit_fp) {
 324                 int reg_size         = get_mode_size_bytes(env->isa->bp->reg_class->mode);
 325                 ir_node *bl          = get_irg_start_block(env->irg);
 326                 ir_node *curr_sp     = be_abi_reg_map_get(reg_map, env->isa->sp);
 327                 ir_node *curr_bp     = be_abi_reg_map_get(reg_map, env->isa->bp);
 328                 ir_node *push;
 329
 330                 /* push ebp */
 331                 push    = new_rd_ia32_Push(NULL, env->irg, bl, curr_sp, curr_bp, *mem);
 332                 curr_sp = new_r_Proj(env->irg, bl, push, get_irn_mode(curr_sp), pn_ia32_Push_stack);
 333                 *mem    = new_r_Proj(env->irg, bl, push, mode_M, pn_ia32_Push_M);
 334
 335                 /* the push must have SP out register */
 336                 arch_set_irn_register(env->aenv, curr_sp, env->isa->sp);
 337                 set_ia32_flags(push, arch_irn_flags_ignore);
 338
 339                 /* move esp to ebp */
 340                 curr_bp  = be_new_Copy(env->isa->bp->reg_class, env->irg, bl, curr_sp);
 341                 be_set_constr_single_reg(curr_bp, BE_OUT_POS(0), env->isa->bp);
 342                 arch_set_irn_register(env->aenv, curr_bp, env->isa->bp);
 343                 be_node_set_flags(curr_bp, BE_OUT_POS(0), arch_irn_flags_ignore);
 344
 345                 /* beware: the copy must be done before any other sp use */
 346                 curr_sp = be_new_CopyKeep_single(env->isa->sp->reg_class, env->irg, bl, curr_sp, curr_bp, get_irn_mode(curr_sp));
 347                 be_set_constr_single_reg(curr_sp, BE_OUT_POS(0), env->isa->sp);
 348                 arch_set_irn_register(env->aenv, curr_sp, env->isa->sp);
 349                 be_node_set_flags(curr_sp, BE_OUT_POS(0), arch_irn_flags_ignore);
 350
 351                 be_abi_reg_map_set(reg_map, env->isa->sp, curr_sp);
 352                 be_abi_reg_map_set(reg_map, env->isa->bp, curr_bp);
 353
 354                 return env->isa->bp;
 355         }
 356
 357         return env->isa->sp;
 358 }
 359
 360 /**
 361  * Generate the routine epilogue.
 362  * @param self    The callback object.
 363  * @param bl      The block for the epilog
 364  * @param mem     A pointer to the mem node. Update this if you define new memory.
 365  * @param reg_map A map mapping all callee_save/ignore/parameter registers to their defining nodes.
 366  * @return        The register which shall be used as a stack frame base.
 367  *
 368  * All nodes which define registers in @p reg_map must keep @p reg_map current.
 369  */
 370 static void ia32_abi_epilogue(void *self, ir_node *bl, ir_node **mem, pmap *reg_map)
 371 {
 372         ia32_abi_env_t *env  = self;
 373         ir_node *curr_sp     = be_abi_reg_map_get(reg_map, env->isa->sp);
 374         ir_node *curr_bp     = be_abi_reg_map_get(reg_map, env->isa->bp);
 375
 376         if (env->flags.try_omit_fp) {
 377                 /* simply remove the stack frame here */
 378                 curr_sp = be_new_IncSP(env->isa->sp, env->irg, bl, curr_sp, *mem, BE_STACK_FRAME_SIZE, be_stack_dir_shrink);
 379         }
 380         else {
 381                 const ia32_isa_t *isa = (ia32_isa_t *)env->isa;
 382                 ir_mode *mode_bp = env->isa->bp->reg_class->mode;
 383                 int reg_size     = get_mode_size_bytes(env->isa->bp->reg_class->mode);
 384
 385                 /* gcc always emits a leave at the end of a routine */
 386                 if (1 || ARCH_AMD(isa->opt_arch)) {
 387                         ir_node *leave;
 388
 389                         /* leave */
 390                         leave = new_rd_ia32_Leave(NULL, env->irg, bl, curr_sp, *mem);
 391                         set_ia32_flags(leave, arch_irn_flags_ignore);
 392                         curr_bp = new_r_Proj(current_ir_graph, bl, leave, mode_bp, pn_ia32_Leave_frame);
 393                         curr_sp = new_r_Proj(current_ir_graph, bl, leave, get_irn_mode(curr_sp), pn_ia32_Leave_stack);
 394                         *mem    = new_r_Proj(current_ir_graph, bl, leave, mode_M, pn_ia32_Leave_M);
 395                 }
 396                 else {
 397                         ir_node *pop;
 398
 399                         /* copy ebp to esp */
 400                         curr_sp = be_new_SetSP(env->isa->sp, env->irg, bl, curr_sp, curr_bp, *mem);
 401
 402                         /* pop ebp */
 403                         pop = new_rd_ia32_Pop(NULL, env->irg, bl, curr_sp, *mem);
 404                         set_ia32_flags(pop, arch_irn_flags_ignore);
 405                         curr_bp = new_r_Proj(current_ir_graph, bl, pop, mode_bp, pn_ia32_Pop_res);
 406                         curr_sp = new_r_Proj(current_ir_graph, bl, pop, get_irn_mode(curr_sp), pn_ia32_Pop_stack);
 407                         *mem    = new_r_Proj(current_ir_graph, bl, pop, mode_M, pn_ia32_Pop_M);
 408                 }
 409                 arch_set_irn_register(env->aenv, curr_sp, env->isa->sp);
 410                 arch_set_irn_register(env->aenv, curr_bp, env->isa->bp);
 411         }
 412
 413         be_abi_reg_map_set(reg_map, env->isa->sp, curr_sp);
 414         be_abi_reg_map_set(reg_map, env->isa->bp, curr_bp);
 415 }
 416
 417 /**
 418  * Produces the type which sits between the stack args and the locals on the stack.
 419  * it will contain the return address and space to store the old base pointer.
 420  * @return The Firm type modeling the ABI between type.
 421  */
 422 static ir_type *ia32_abi_get_between_type(void *self)
 423 {
 424         static ir_type *omit_fp_between_type = NULL;
 425         static ir_type *between_type         = NULL;
 426
 427         ia32_abi_env_t *env = self;
 428
 429         if(!between_type) {
 430                 entity *old_bp_ent;
 431                 entity *ret_addr_ent;
 432                 entity *omit_fp_ret_addr_ent;
 433
 434                 ir_type *old_bp_type   = new_type_primitive(new_id_from_str("bp"), mode_P);
 435                 ir_type *ret_addr_type = new_type_primitive(new_id_from_str("return_addr"), mode_P);
 436
 437                 between_type           = new_type_class(new_id_from_str("ia32_between_type"));
 438                 old_bp_ent             = new_entity(between_type, new_id_from_str("old_bp"), old_bp_type);
 439                 ret_addr_ent           = new_entity(between_type, new_id_from_str("ret_addr"), ret_addr_type);
 440
 441                 set_entity_offset_bytes(old_bp_ent, 0);
 442                 set_entity_offset_bytes(ret_addr_ent, get_type_size_bytes(old_bp_type));
 443                 set_type_size_bytes(between_type, get_type_size_bytes(old_bp_type) + get_type_size_bytes(ret_addr_type));
 444
 445                 omit_fp_between_type   = new_type_class(new_id_from_str("ia32_between_type_omit_fp"));
 446                 omit_fp_ret_addr_ent   = new_entity(omit_fp_between_type, new_id_from_str("ret_addr"), ret_addr_type);
 447
 448                 set_entity_offset_bytes(omit_fp_ret_addr_ent, 0);
 449                 set_type_size_bytes(omit_fp_between_type, get_type_size_bytes(ret_addr_type));
 450         }
 451
 452         return env->flags.try_omit_fp ? omit_fp_between_type : between_type;
 453 }
 454
 455 static const be_abi_callbacks_t ia32_abi_callbacks = {
 456         ia32_abi_init,
 457         free,
 458         ia32_abi_get_between_type,
 459         ia32_abi_dont_save_regs,
 460         ia32_abi_prologue,
 461         ia32_abi_epilogue,
 462 };
 463
 464 /* fill register allocator interface */
 465
 466 static const arch_irn_ops_if_t ia32_irn_ops_if = {
 467         ia32_get_irn_reg_req,
 468         ia32_set_irn_reg,
 469         ia32_get_irn_reg,
 470         ia32_classify,
 471         ia32_get_flags,
 472         ia32_get_frame_entity,
 473         ia32_set_stack_bias
 474 };
 475
 476 ia32_irn_ops_t ia32_irn_ops = {
 477         &ia32_irn_ops_if,
 478         NULL
 479 };
 480
 481
 482
 483 /**************************************************
 484  *                _                         _  __
 485  *               | |                       (_)/ _|
 486  *   ___ ___   __| | ___  __ _  ___ _ __    _| |_
 487  *  / __/ _ \ / _` |/ _ \/ _` |/ _ \ '_ \  | |  _|
 488  * | (_| (_) | (_| |  __/ (_| |  __/ | | | | | |
 489  *  \___\___/ \__,_|\___|\__, |\___|_| |_| |_|_|
 490  *                        __/ |
 491  *                       |___/
 492  **************************************************/
 493
 494 /**
 495  * Transforms the standard firm graph into
 496  * an ia32 firm graph
 497  */
 498 static void ia32_prepare_graph(void *self) {
 499         ia32_code_gen_t *cg = self;
 500         DEBUG_ONLY(firm_dbg_module_t *old_mod = cg->mod;)
 501
 502         FIRM_DBG_REGISTER(cg->mod, "firm.be.ia32.transform");
 503         ia32_register_transformers();
 504         irg_walk_blkwise_graph(cg->irg, ia32_place_consts_set_modes, ia32_transform_node, cg);
 505         be_dump(cg->irg, "-transformed", dump_ir_block_graph_sched);
 506
 507         FIRM_DBG_REGISTER(cg->mod, "firm.be.ia32.am");
 508         ia32_optimize_addressmode(cg);
 509         be_dump(cg->irg, "-am", dump_ir_block_graph_sched);
 510         DEBUG_ONLY(cg->mod = old_mod;)
 511 }
 512
 513
 514 /**
 515  * Insert copies for all ia32 nodes where the should_be_same requirement
 516  * is not fulfilled.
 517  * Transform Sub into Neg -- Add if IN2 == OUT
 518  */
 519 static void ia32_finish_node(ir_node *irn, void *env) {
 520         ia32_code_gen_t            *cg = env;
 521         const ia32_register_req_t **reqs;
 522         const arch_register_t      *out_reg, *in_reg, *in2_reg;
 523         int                         n_res, i;
 524         ir_node                    *copy, *in_node, *block, *in2_node;
 525         ia32_op_type_t              op_tp;
 526
 527         if (is_ia32_irn(irn)) {
 528                 /* AM Dest nodes don't produce any values  */
 529                 op_tp = get_ia32_op_type(irn);
 530                 if (op_tp == ia32_AddrModeD)
 531                         goto end;
 532
 533                 reqs  = get_ia32_out_req_all(irn);
 534                 n_res = get_ia32_n_res(irn);
 535                 block = get_nodes_block(irn);
 536
 537                 /* check all OUT requirements, if there is a should_be_same */
 538                 if ((op_tp == ia32_Normal || op_tp == ia32_AddrModeS) &&
 539                         ! is_ia32_Lea(irn) && ! is_ia32_Conv_I2I(irn) && ! is_ia32_Conv_I2I8Bit(irn) &&
 540                         ! is_ia32_CMov(irn))
 541                 {
 542                         for (i = 0; i < n_res; i++) {
 543                                 if (arch_register_req_is(&(reqs[i]->req), should_be_same)) {
 544                                         /* get in and out register */
 545                                         out_reg  = get_ia32_out_reg(irn, i);
 546                                         in_node  = get_irn_n(irn, reqs[i]->same_pos);
 547                                         in_reg   = arch_get_irn_register(cg->arch_env, in_node);
 548
 549                                         /* don't copy ignore nodes */
 550                                         if (arch_irn_is(cg->arch_env, in_node, ignore) && is_Proj(in_node))
 551                                                 continue;
 552
 553                                         /* check if in and out register are equal */
 554                                         if (! REGS_ARE_EQUAL(out_reg, in_reg)) {
 555                                                 /* in case of a commutative op: just exchange the in's */
 556                                                 /* beware: the current op could be everything, so test for ia32 */
 557                                                 /*         commutativity first before getting the second in     */
 558                                                 if (is_ia32_commutative(irn)) {
 559                                                         in2_node = get_irn_n(irn, reqs[i]->same_pos ^ 1);
 560                                                         in2_reg  = arch_get_irn_register(cg->arch_env, in2_node);
 561
 562                                                         if (REGS_ARE_EQUAL(out_reg, in2_reg)) {
 563                                                                 set_irn_n(irn, reqs[i]->same_pos, in2_node);
 564                                                                 set_irn_n(irn, reqs[i]->same_pos ^ 1, in_node);
 565                                                         }
 566                                                         else
 567                                                                 goto insert_copy;
 568                                                 }
 569                                                 else {
 570 insert_copy:
 571                                                         DBG((cg->mod, LEVEL_1, "inserting copy for %+F in_pos %d\n", irn, reqs[i]->same_pos));
 572                                                         /* create copy from in register */
 573                                                         copy = be_new_Copy(arch_register_get_class(in_reg), cg->irg, block, in_node);
 574
 575                                                         DBG_OPT_2ADDRCPY(copy);
 576
 577                                                         /* destination is the out register */
 578                                                         arch_set_irn_register(cg->arch_env, copy, out_reg);
 579
 580                                                         /* insert copy before the node into the schedule */
 581                                                         sched_add_before(irn, copy);
 582
 583                                                         /* set copy as in */
 584                                                         set_irn_n(irn, reqs[i]->same_pos, copy);
 585                                                 }
 586                                         }
 587                                 }
 588                         }
 589                 }
 590
 591                 /* If we have a CondJmp with immediate, we need to    */
 592                 /* check if it's the right operand, otherwise we have */
 593                 /* to change it, as CMP doesn't support immediate as  */
 594                 /* left operands.                                     */
 595                 if (is_ia32_CondJmp(irn) && (is_ia32_ImmConst(irn) || is_ia32_ImmSymConst(irn)) && op_tp == ia32_AddrModeS) {
 596                         set_ia32_op_type(irn, ia32_AddrModeD);
 597                         set_ia32_pncode(irn, get_inversed_pnc(get_ia32_pncode(irn)));
 598                 }
 599
 600                 /* check if there is a sub which need to be transformed */
 601                 ia32_transform_sub_to_neg_add(irn, cg);
 602
 603                 /* transform a LEA into an Add if possible */
 604                 //ia32_transform_lea_to_add(irn, cg);
 605         }
 606 end:
 607
 608         /* check for peephole optimization */
 609         ia32_peephole_optimization(irn, cg);
 610 }
 611
 612 static void ia32_finish_irg_walker(ir_node *block, void *env) {
 613         ir_node *irn, *next;
 614
 615         for (irn = sched_first(block); !sched_is_end(irn); irn = next) {
 616                 next = sched_next(irn);
 617                 ia32_finish_node(irn, env);
 618         }
 619 }
 620
 621 /**
 622  * Add Copy nodes for not fulfilled should_be_equal constraints
 623  */
 624 static void ia32_finish_irg(ir_graph *irg, ia32_code_gen_t *cg) {
 625         irg_block_walk_graph(irg, NULL, ia32_finish_irg_walker, cg);
 626 }
 627
 628
 629
 630 /**
 631  * Dummy functions for hooks we don't need but which must be filled.
 632  */
 633 static void ia32_before_sched(void *self) {
 634 }
 635
 636 /**
 637  * Called before the register allocator.
 638  * Calculate a block schedule here. We need it for the x87
 639  * simulator and the emitter.
 640  */
 641 static void ia32_before_ra(void *self) {
 642         ia32_code_gen_t *cg = self;
 643
 644         cg->blk_sched = sched_create_block_schedule(cg->irg);
 645 }
 646
 647
 648 /**
 649  * Transforms a be node into a Load.
 650  */
 651 static void transform_to_Load(ia32_transform_env_t *env) {
 652         ir_node *irn         = env->irn;
 653         entity  *ent         = be_get_frame_entity(irn);
 654         ir_mode *mode        = env->mode;
 655         ir_node *noreg       = ia32_new_NoReg_gp(env->cg);
 656         ir_node *nomem       = new_rd_NoMem(env->irg);
 657         ir_node *sched_point = NULL;
 658         ir_node *ptr         = get_irn_n(irn, 0);
 659         ir_node *mem         = be_is_Reload(irn) ? get_irn_n(irn, 1) : nomem;
 660         ir_node *new_op, *proj;
 661         const arch_register_t *reg;
 662
 663         if (sched_is_scheduled(irn)) {
 664                 sched_point = sched_prev(irn);
 665         }
 666
 667         if (mode_is_float(mode)) {
 668                 if (USE_SSE2(env->cg))
 669                         new_op = new_rd_ia32_xLoad(env->dbg, env->irg, env->block, ptr, noreg, mem);
 670                 else
 671                         new_op = new_rd_ia32_vfld(env->dbg, env->irg, env->block, ptr, noreg, mem);
 672         }
 673         else {
 674                 new_op = new_rd_ia32_Load(env->dbg, env->irg, env->block, ptr, noreg, mem);
 675         }
 676
 677         set_ia32_am_support(new_op, ia32_am_Source);
 678         set_ia32_op_type(new_op, ia32_AddrModeS);
 679         set_ia32_am_flavour(new_op, ia32_B);
 680         set_ia32_ls_mode(new_op, mode);
 681         set_ia32_frame_ent(new_op, ent);
 682         set_ia32_use_frame(new_op);
 683
 684         DBG_OPT_RELOAD2LD(irn, new_op);
 685
 686         proj = new_rd_Proj(env->dbg, env->irg, env->block, new_op, mode, pn_Load_res);
 687
 688         if (sched_point) {
 689                 sched_add_after(sched_point, new_op);
 690                 sched_add_after(new_op, proj);
 691
 692                 sched_remove(irn);
 693         }
 694
 695         /* copy the register from the old node to the new Load */
 696         reg = arch_get_irn_register(env->cg->arch_env, irn);
 697         arch_set_irn_register(env->cg->arch_env, new_op, reg);
 698
 699         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env->cg, new_op));
 700
 701         exchange(irn, proj);
 702 }
 703
 704 /**
 705  * Transforms a be node into a Store.
 706  */
 707 static void transform_to_Store(ia32_transform_env_t *env) {
 708         ir_node *irn   = env->irn;
 709         entity  *ent   = be_get_frame_entity(irn);
 710         ir_mode *mode  = env->mode;
 711         ir_node *noreg = ia32_new_NoReg_gp(env->cg);
 712         ir_node *nomem = new_rd_NoMem(env->irg);
 713         ir_node *ptr   = get_irn_n(irn, 0);
 714         ir_node *val   = get_irn_n(irn, 1);
 715         ir_node *new_op, *proj;
 716         ir_node *sched_point = NULL;
 717
 718         if (sched_is_scheduled(irn)) {
 719                 sched_point = sched_prev(irn);
 720         }
 721
 722         if (mode_is_float(mode)) {
 723                 if (USE_SSE2(env->cg))
 724                         new_op = new_rd_ia32_xStore(env->dbg, env->irg, env->block, ptr, noreg, val, nomem);
 725                 else
 726                         new_op = new_rd_ia32_vfst(env->dbg, env->irg, env->block, ptr, noreg, val, nomem);
 727         }
 728         else if (get_mode_size_bits(mode) == 8) {
 729                 new_op = new_rd_ia32_Store8Bit(env->dbg, env->irg, env->block, ptr, noreg, val, nomem);
 730         }
 731         else {
 732                 new_op = new_rd_ia32_Store(env->dbg, env->irg, env->block, ptr, noreg, val, nomem);
 733         }
 734
 735         set_ia32_am_support(new_op, ia32_am_Dest);
 736         set_ia32_op_type(new_op, ia32_AddrModeD);
 737         set_ia32_am_flavour(new_op, ia32_B);
 738         set_ia32_ls_mode(new_op, mode);
 739         set_ia32_frame_ent(new_op, ent);
 740         set_ia32_use_frame(new_op);
 741
 742         DBG_OPT_SPILL2ST(irn, new_op);
 743
 744         proj = new_rd_Proj(env->dbg, env->irg, env->block, new_op, mode_M, pn_ia32_Store_M);
 745
 746         if (sched_point) {
 747                 sched_add_after(sched_point, new_op);
 748                 sched_add_after(new_op, proj);
 749
 750                 sched_remove(irn);
 751         }
 752
 753         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env->cg, new_op));
 754
 755         exchange(irn, proj);
 756 }
 757
 758 /**
 759  * Fix the mode of Spill/Reload
 760  */
 761 static ir_mode *fix_spill_mode(ia32_code_gen_t *cg, ir_mode *mode)
 762 {
 763         if (mode_is_float(mode)) {
 764                 if (USE_SSE2(cg))
 765                         mode = mode_D;
 766                 else
 767                         mode = mode_E;
 768         }
 769         else
 770                 mode = mode_Is;
 771         return mode;
 772 }
 773
 774 /**
 775  * Block-Walker: Calls the transform functions Spill and Reload.
 776  */
 777 static void ia32_after_ra_walker(ir_node *block, void *env) {
 778         ir_node *node, *prev;
 779         ia32_code_gen_t *cg = env;
 780         ia32_transform_env_t tenv;
 781
 782         tenv.block = block;
 783         tenv.irg   = current_ir_graph;
 784         tenv.cg    = cg;
 785         DEBUG_ONLY(tenv.mod = cg->mod;)
 786
 787         /* beware: the schedule is changed here */
 788         for (node = sched_last(block); !sched_is_begin(node); node = prev) {
 789                 prev = sched_prev(node);
 790                 if (be_is_Reload(node)) {
 791                         /* we always reload the whole register  */
 792                         tenv.dbg  = get_irn_dbg_info(node);
 793                         tenv.irn  = node;
 794                         tenv.mode = fix_spill_mode(cg, get_irn_mode(node));
 795                         transform_to_Load(&tenv);
 796                 }
 797                 else if (be_is_Spill(node)) {
 798                         /* we always spill the whole register  */
 799                         tenv.dbg  = get_irn_dbg_info(node);
 800                         tenv.irn  = node;
 801                         tenv.mode = fix_spill_mode(cg, get_irn_mode(be_get_Spill_context(node)));
 802                         transform_to_Store(&tenv);
 803                 }
 804         }
 805 }
 806
 807 /**
 808  * We transform Spill and Reload here. This needs to be done before
 809  * stack biasing otherwise we would miss the corrected offset for these nodes.
 810  *
 811  * If x87 instruction should be emitted, run the x87 simulator and patch
 812  * the virtual instructions. This must obviously be done after register allocation.
 813  */
 814 static void ia32_after_ra(void *self) {
 815         ia32_code_gen_t *cg = self;
 816         irg_block_walk_graph(cg->irg, NULL, ia32_after_ra_walker, self);
 817
 818         /* if we do x87 code generation, rewrite all the virtual instructions and registers */
 819         if (cg->used_fp == fp_x87) {
 820                 x87_simulate_graph(cg->arch_env, cg->irg, cg->blk_sched);
 821         }
 822 }
 823
 824
 825 /**
 826  * Emits the code, closes the output file and frees
 827  * the code generator interface.
 828  */
 829 static void ia32_codegen(void *self) {
 830         ia32_code_gen_t *cg = self;
 831         ir_graph        *irg = cg->irg;
 832
 833         ia32_finish_irg(irg, cg);
 834         be_dump(irg, "-finished", dump_ir_block_graph_sched);
 835         ia32_gen_routine(cg->isa->out, irg, cg);
 836
 837         cur_reg_set = NULL;
 838
 839         /* remove it from the isa */
 840         cg->isa->cg = NULL;
 841
 842         /* de-allocate code generator */
 843         del_set(cg->reg_set);
 844         free(self);
 845
 846 }
 847
 848 static void *ia32_cg_init(const be_irg_t *birg);
 849
 850 static const arch_code_generator_if_t ia32_code_gen_if = {
 851         ia32_cg_init,
 852         NULL,                /* before abi introduce hook */
 853         ia32_prepare_graph,
 854         ia32_before_sched,   /* before scheduling hook */
 855         ia32_before_ra,      /* before register allocation hook */
 856         ia32_after_ra,       /* after register allocation hook */
 857         ia32_codegen         /* emit && done */
 858 };
 859
 860 /**
 861  * Initializes a IA32 code generator.
 862  */
 863 static void *ia32_cg_init(const be_irg_t *birg) {
 864         ia32_isa_t      *isa = (ia32_isa_t *)birg->main_env->arch_env->isa;
 865         ia32_code_gen_t *cg  = xcalloc(1, sizeof(*cg));
 866
 867         cg->impl      = &ia32_code_gen_if;
 868         cg->irg       = birg->irg;
 869         cg->reg_set   = new_set(ia32_cmp_irn_reg_assoc, 1024);
 870         cg->arch_env  = birg->main_env->arch_env;
 871         cg->isa       = isa;
 872         cg->birg      = birg;
 873         cg->blk_sched = NULL;
 874         cg->fp_to_gp  = NULL;
 875         cg->gp_to_fp  = NULL;
 876         cg->fp_kind   = isa->fp_kind;
 877         cg->used_fp   = fp_none;
 878
 879         FIRM_DBG_REGISTER(cg->mod, "firm.be.ia32.cg");
 880
 881         /* copy optimizations from isa for easier access */
 882         cg->opt = isa->opt;
 883
 884         /* enter it */
 885         isa->cg = cg;
 886
 887 #ifndef NDEBUG
 888         if (isa->name_obst_size) {
 889                 //printf("freed %d bytes from name obst\n", isa->name_obst_size);
 890                 isa->name_obst_size = 0;
 891                 obstack_free(isa->name_obst, NULL);
 892                 obstack_init(isa->name_obst);
 893         }
 894 #endif /* NDEBUG */
 895
 896         cur_reg_set = cg->reg_set;
 897
 898         ia32_irn_ops.cg = cg;
 899
 900         return (arch_code_generator_t *)cg;
 901 }
 902
 903
 904
 905 /*****************************************************************
 906  *  ____             _                  _   _____  _____
 907  * |  _ \           | |                | | |_   _|/ ____|  /\
 908  * | |_) | __ _  ___| | _____ _ __   __| |   | | | (___   /  \
 909  * |  _ < / _` |/ __| |/ / _ \ '_ \ / _` |   | |  \___ \ / /\ \
 910  * | |_) | (_| | (__|   <  __/ | | | (_| |  _| |_ ____) / ____ \
 911  * |____/ \__,_|\___|_|\_\___|_| |_|\__,_| |_____|_____/_/    \_\
 912  *
 913  *****************************************************************/
 914
 915 /**
 916  * The template that generates a new ISA object.
 917  * Note that this template can be changed by command line
 918  * arguments.
 919  */
 920 static ia32_isa_t ia32_isa_template = {
 921         {
 922                 &ia32_isa_if,            /* isa interface implementation */
 923                 &ia32_gp_regs[REG_ESP],  /* stack pointer register */
 924                 &ia32_gp_regs[REG_EBP],  /* base pointer register */
 925                 -1,                      /* stack direction */
 926         },
 927         NULL,                    /* 16bit register names */
 928         NULL,                    /* 8bit register names */
 929         NULL,                    /* types */
 930         NULL,                    /* tv_ents */
 931         (0                 |
 932         IA32_OPT_INCDEC    |     /* optimize add 1, sub 1 into inc/dec               default: on  */
 933         IA32_OPT_DOAM      |     /* optimize address mode                            default: on  */
 934         IA32_OPT_LEA       |     /* optimize for LEAs                                default: on  */
 935         IA32_OPT_PLACECNST |     /* place constants immediately before instructions, default: on  */
 936         IA32_OPT_IMMOPS    |     /* operations can use immediates,                   default: on  */
 937         IA32_OPT_EXTBB),         /* use extended basic block scheduling,             default: on  */
 938         arch_pentium_4,          /* instruction architecture */
 939         arch_pentium_4,          /* optimize for architecture */
 940         fp_sse2,                 /* use sse2 unit */
 941         NULL,                    /* current code generator */
 942 #ifndef NDEBUG
 943         NULL,                    /* name obstack */
 944         0                        /* name obst size */
 945 #endif
 946 };
 947
 948 /**
 949  * Initializes the backend ISA.
 950  */
 951 static void *ia32_init(FILE *file_handle) {
 952         static int inited = 0;
 953         ia32_isa_t *isa;
 954
 955         if (inited)
 956                 return NULL;
 957
 958         isa = xmalloc(sizeof(*isa));
 959         memcpy(isa, &ia32_isa_template, sizeof(*isa));
 960
 961         ia32_register_init(isa);
 962         ia32_create_opcodes();
 963
 964         if ((ARCH_INTEL(isa->arch) && isa->arch < arch_pentium_4) ||
 965             (ARCH_AMD(isa->arch) && isa->arch < arch_athlon))
 966                 /* no SSE2 for these cpu's */
 967                 isa->fp_kind = fp_x87;
 968
 969         if (ARCH_INTEL(isa->opt_arch) && isa->opt_arch >= arch_pentium_4) {
 970                 /* Pentium 4 don't like inc and dec instructions */
 971                 isa->opt &= ~IA32_OPT_INCDEC;
 972         }
 973
 974         isa->regs_16bit = pmap_create();
 975         isa->regs_8bit  = pmap_create();
 976         isa->types      = pmap_create();
 977         isa->tv_ent     = pmap_create();
 978         isa->out        = file_handle;
 979
 980         ia32_build_16bit_reg_map(isa->regs_16bit);
 981         ia32_build_8bit_reg_map(isa->regs_8bit);
 982
 983         /* patch register names of x87 registers */
 984         if (USE_x87(isa)) {
 985           ia32_st_regs[0].name = "st";
 986           ia32_st_regs[1].name = "st(1)";
 987           ia32_st_regs[2].name = "st(2)";
 988           ia32_st_regs[3].name = "st(3)";
 989           ia32_st_regs[4].name = "st(4)";
 990           ia32_st_regs[5].name = "st(5)";
 991           ia32_st_regs[6].name = "st(6)";
 992           ia32_st_regs[7].name = "st(7)";
 993         }
 994
 995 #ifndef NDEBUG
 996         isa->name_obst = xmalloc(sizeof(*isa->name_obst));
 997         obstack_init(isa->name_obst);
 998         isa->name_obst_size = 0;
 999 #endif /* NDEBUG */
1000
1001         fprintf(isa->out, "\t.intel_syntax\n");
1002
1003         inited = 1;
1004
1005         return isa;
1006 }
1007
1008
1009
1010 /**
1011  * Closes the output file and frees the ISA structure.
1012  */
1013 static void ia32_done(void *self) {
1014         ia32_isa_t *isa = self;
1015
1016         /* emit now all global declarations */
1017         ia32_gen_decls(isa->out);
1018
1019         pmap_destroy(isa->regs_16bit);
1020         pmap_destroy(isa->regs_8bit);
1021         pmap_destroy(isa->tv_ent);
1022         pmap_destroy(isa->types);
1023
1024 #ifndef NDEBUG
1025         //printf("name obst size = %d bytes\n", isa->name_obst_size);
1026         obstack_free(isa->name_obst, NULL);
1027 #endif /* NDEBUG */
1028
1029         free(self);
1030 }
1031
1032
1033 /**
1034  * Return the number of register classes for this architecture.
1035  * We report always these:
1036  *  - the general purpose registers
1037  *  - the floating point register set (depending on the unit used for FP)
1038  *  - MMX/SSE registers (currently not supported)
1039  */
1040 static int ia32_get_n_reg_class(const void *self) {
1041         return 2;
1042 }
1043
1044 /**
1045  * Return the register class for index i.
1046  */
1047 static const arch_register_class_t *ia32_get_reg_class(const void *self, int i) {
1048         const ia32_isa_t *isa = self;
1049         assert(i >= 0 && i < 2 && "Invalid ia32 register class requested.");
1050         if (i == 0)
1051                 return &ia32_reg_classes[CLASS_ia32_gp];
1052         return USE_SSE2(isa) ? &ia32_reg_classes[CLASS_ia32_xmm] : &ia32_reg_classes[CLASS_ia32_vfp];
1053 }
1054
1055 /**
1056  * Get the register class which shall be used to store a value of a given mode.
1057  * @param self The this pointer.
1058  * @param mode The mode in question.
1059  * @return A register class which can hold values of the given mode.
1060  */
1061 const arch_register_class_t *ia32_get_reg_class_for_mode(const void *self, const ir_mode *mode) {
1062         const ia32_isa_t *isa = self;
1063         if (mode_is_float(mode)) {
1064                 return USE_SSE2(isa) ? &ia32_reg_classes[CLASS_ia32_xmm] : &ia32_reg_classes[CLASS_ia32_vfp];
1065         }
1066         else
1067                 return &ia32_reg_classes[CLASS_ia32_gp];
1068 }
1069
1070 /**
1071  * Get the ABI restrictions for procedure calls.
1072  * @param self        The this pointer.
1073  * @param method_type The type of the method (procedure) in question.
1074  * @param abi         The abi object to be modified
1075  */
1076 static void ia32_get_call_abi(const void *self, ir_type *method_type, be_abi_call_t *abi) {
1077         const ia32_isa_t *isa = self;
1078         ir_type  *tp;
1079         ir_mode  *mode;
1080         unsigned  cc        = get_method_calling_convention(method_type);
1081         int       n         = get_method_n_params(method_type);
1082         int       biggest_n = -1;
1083         int       stack_idx = 0;
1084         int       i, ignore_1, ignore_2;
1085         ir_mode **modes;
1086         const arch_register_t *reg;
1087         be_abi_call_flags_t call_flags = be_abi_call_get_flags(abi);
1088
1089         unsigned use_push = !IS_P6_ARCH(isa->opt_arch);
1090
1091         /* set abi flags for calls */
1092         call_flags.bits.left_to_right         = 0;  /* always last arg first on stack */
1093         call_flags.bits.store_args_sequential = use_push;
1094         /* call_flags.bits.try_omit_fp                 not changed: can handle both settings */
1095         call_flags.bits.fp_free               = 0;  /* the frame pointer is fixed in IA32 */
1096         call_flags.bits.call_has_imm          = 1;  /* IA32 calls can have immediate address */
1097
1098         /* set stack parameter passing style */
1099         be_abi_call_set_flags(abi, call_flags, &ia32_abi_callbacks);
1100
1101         /* collect the mode for each type */
1102         modes = alloca(n * sizeof(modes[0]));
1103
1104         for (i = 0; i < n; i++) {
1105                 tp       = get_method_param_type(method_type, i);
1106                 modes[i] = get_type_mode(tp);
1107         }
1108
1109         /* set register parameters  */
1110         if (cc & cc_reg_param) {
1111                 /* determine the number of parameters passed via registers */
1112                 biggest_n = ia32_get_n_regparam_class(n, modes, &ignore_1, &ignore_2);
1113
1114                 /* loop over all parameters and set the register requirements */
1115                 for (i = 0; i <= biggest_n; i++) {
1116                         reg = ia32_get_RegParam_reg(n, modes, i, cc);
1117                         assert(reg && "kaputt");
1118                         be_abi_call_param_reg(abi, i, reg);
1119                 }
1120
1121                 stack_idx = i;
1122         }
1123
1124
1125         /* set stack parameters */
1126         for (i = stack_idx; i < n; i++) {
1127                 be_abi_call_param_stack(abi, i, 1, 0, 0);
1128         }
1129
1130
1131         /* set return registers */
1132         n = get_method_n_ress(method_type);
1133
1134         assert(n <= 2 && "more than two results not supported");
1135
1136         /* In case of 64bit returns, we will have two 32bit values */
1137         if (n == 2) {
1138                 tp   = get_method_res_type(method_type, 0);
1139                 mode = get_type_mode(tp);
1140
1141                 assert(!mode_is_float(mode) && "two FP results not supported");
1142
1143                 tp   = get_method_res_type(method_type, 1);
1144                 mode = get_type_mode(tp);
1145
1146                 assert(!mode_is_float(mode) && "two FP results not supported");
1147
1148                 be_abi_call_res_reg(abi, 0, &ia32_gp_regs[REG_EAX]);
1149                 be_abi_call_res_reg(abi, 1, &ia32_gp_regs[REG_EDX]);
1150         }
1151         else if (n == 1) {
1152                 const arch_register_t *reg;
1153
1154                 tp   = get_method_res_type(method_type, 0);
1155                 assert(is_atomic_type(tp));
1156                 mode = get_type_mode(tp);
1157
1158                 reg = mode_is_float(mode) ?
1159                         (USE_SSE2(isa) ? &ia32_xmm_regs[REG_XMM0] : &ia32_vfp_regs[REG_VF0]) :
1160                         &ia32_gp_regs[REG_EAX];
1161
1162                 be_abi_call_res_reg(abi, 0, reg);
1163         }
1164 }
1165
1166
1167 static const void *ia32_get_irn_ops(const arch_irn_handler_t *self, const ir_node *irn) {
1168         return &ia32_irn_ops;
1169 }
1170
1171 const arch_irn_handler_t ia32_irn_handler = {
1172         ia32_get_irn_ops
1173 };
1174
1175 const arch_irn_handler_t *ia32_get_irn_handler(const void *self) {
1176         return &ia32_irn_handler;
1177 }
1178
1179 int ia32_to_appear_in_schedule(void *block_env, const ir_node *irn) {
1180         return is_ia32_irn(irn);
1181 }
1182
1183 /**
1184  * Initializes the code generator interface.
1185  */
1186 static const arch_code_generator_if_t *ia32_get_code_generator_if(void *self) {
1187         return &ia32_code_gen_if;
1188 }
1189
1190 list_sched_selector_t ia32_sched_selector;
1191
1192 /**
1193  * Returns the reg_pressure scheduler with to_appear_in_schedule() overloaded
1194  */
1195 static const list_sched_selector_t *ia32_get_list_sched_selector(const void *self) {
1196 //      memcpy(&ia32_sched_selector, reg_pressure_selector, sizeof(list_sched_selector_t));
1197         memcpy(&ia32_sched_selector, trivial_selector, sizeof(list_sched_selector_t));
1198         ia32_sched_selector.to_appear_in_schedule = ia32_to_appear_in_schedule;
1199         return &ia32_sched_selector;
1200 }
1201
1202 /**
1203  * Returns the necessary byte alignment for storing a register of given class.
1204  */
1205 static int ia32_get_reg_class_alignment(const void *self, const arch_register_class_t *cls) {
1206         ir_mode *mode = arch_register_class_mode(cls);
1207         int bytes     = get_mode_size_bytes(mode);
1208
1209         if (mode_is_float(mode) && bytes > 8)
1210                 return 16;
1211         return bytes;
1212 }
1213
1214 #ifdef WITH_LIBCORE
1215
1216 /* instruction set architectures. */
1217 static const lc_opt_enum_int_items_t arch_items[] = {
1218         { "386",        arch_i386, },
1219         { "486",        arch_i486, },
1220         { "pentium",    arch_pentium, },
1221         { "586",        arch_pentium, },
1222         { "pentiumpro", arch_pentium_pro, },
1223         { "686",        arch_pentium_pro, },
1224         { "pentiummmx", arch_pentium_mmx, },
1225         { "pentium2",   arch_pentium_2, },
1226         { "p2",         arch_pentium_2, },
1227         { "pentium3",   arch_pentium_3, },
1228         { "p3",         arch_pentium_3, },
1229         { "pentium4",   arch_pentium_4, },
1230         { "p4",         arch_pentium_4, },
1231         { "pentiumm",   arch_pentium_m, },
1232         { "pm",         arch_pentium_m, },
1233         { "core",       arch_core, },
1234         { "k6",         arch_k6, },
1235         { "athlon",     arch_athlon, },
1236         { "athlon64",   arch_athlon_64, },
1237         { "opteron",    arch_opteron, },
1238         { NULL,         0 }
1239 };
1240
1241 static lc_opt_enum_int_var_t arch_var = {
1242         &ia32_isa_template.arch, arch_items
1243 };
1244
1245 static lc_opt_enum_int_var_t opt_arch_var = {
1246         &ia32_isa_template.opt_arch, arch_items
1247 };
1248
1249 static const lc_opt_enum_int_items_t fp_unit_items[] = {
1250         { "x87" ,    fp_x87 },
1251         { "sse2",    fp_sse2 },
1252         { NULL,      0 }
1253 };
1254
1255 static lc_opt_enum_int_var_t fp_unit_var = {
1256         &ia32_isa_template.fp_kind, fp_unit_items
1257 };
1258
1259 static const lc_opt_enum_int_items_t gas_items[] = {
1260         { "linux",   ASM_LINUX_GAS },
1261         { "mingw",   ASM_MINGW_GAS },
1262         { NULL,      0 }
1263 };
1264
1265 static lc_opt_enum_int_var_t gas_var = {
1266         &asm_flavour, gas_items
1267 };
1268
1269 static const lc_opt_table_entry_t ia32_options[] = {
1270         LC_OPT_ENT_ENUM_INT("arch",      "select the instruction architecture", &arch_var),
1271         LC_OPT_ENT_ENUM_INT("opt",       "optimize for instruction architecture", &opt_arch_var),
1272         LC_OPT_ENT_ENUM_INT("fpunit",    "select the floating point unit", &fp_unit_var),
1273         LC_OPT_ENT_NEGBIT("noaddrmode",  "do not use address mode", &ia32_isa_template.opt, IA32_OPT_DOAM),
1274         LC_OPT_ENT_NEGBIT("nolea",       "do not optimize for LEAs", &ia32_isa_template.opt, IA32_OPT_LEA),
1275         LC_OPT_ENT_NEGBIT("noplacecnst", "do not place constants", &ia32_isa_template.opt, IA32_OPT_PLACECNST),
1276         LC_OPT_ENT_NEGBIT("noimmop",     "no operations with immediates", &ia32_isa_template.opt, IA32_OPT_IMMOPS),
1277         LC_OPT_ENT_NEGBIT("noextbb",     "do not use extended basic block scheduling", &ia32_isa_template.opt, IA32_OPT_EXTBB),
1278         LC_OPT_ENT_ENUM_INT("gasmode",   "set the GAS compatibility mode", &gas_var),
1279         { NULL }
1280 };
1281
1282 /**
1283  * Register command line options for the ia32 backend.
1284  *
1285  * Options so far:
1286  *
1287  * ia32-arch=arch    create instruction for arch
1288  * ia32-opt=arch     optimize for run on arch
1289  * ia32-fpunit=unit  select floating point unit (x87 or SSE2)
1290  * ia32-incdec       optimize for inc/dec
1291  * ia32-noaddrmode   do not use address mode
1292  * ia32-nolea        do not optimize for LEAs
1293  * ia32-noplacecnst  do not place constants,
1294  * ia32-noimmop      no operations with immediates
1295  * ia32-noextbb      do not use extended basic block scheduling
1296  * ia32-gasmode      set the GAS compatibility mode
1297  */
1298 static void ia32_register_options(lc_opt_entry_t *ent)
1299 {
1300         lc_opt_entry_t *be_grp_ia32 = lc_opt_get_grp(ent, "ia32");
1301         lc_opt_add_table(be_grp_ia32, ia32_options);
1302 }
1303 #endif /* WITH_LIBCORE */
1304
1305 const arch_isa_if_t ia32_isa_if = {
1306         ia32_init,
1307         ia32_done,
1308         ia32_get_n_reg_class,
1309         ia32_get_reg_class,
1310         ia32_get_reg_class_for_mode,
1311         ia32_get_call_abi,
1312         ia32_get_irn_handler,
1313         ia32_get_code_generator_if,
1314         ia32_get_list_sched_selector,
1315         ia32_get_reg_class_alignment,
1316 #ifdef WITH_LIBCORE
1317         ia32_register_options
1318 #endif
1319 };