nsz Git - libfirm/blob - ir/be/ia32/bearch_ia32.c

   1 /*
   2  * Copyright (C) 1995-2007 University of Karlsruhe.  All right reserved.
   3  *
   4  * This file is part of libFirm.
   5  *
   6  * This file may be distributed and/or modified under the terms of the
   7  * GNU General Public License version 2 as published by the Free Software
   8  * Foundation and appearing in the file LICENSE.GPL included in the
   9  * packaging of this file.
  10  *
  11  * Licensees holding valid libFirm Professional Edition licenses may use
  12  * this file in accordance with the libFirm Commercial License.
  13  * Agreement provided with the Software.
  14  *
  15  * This file is provided AS IS with NO WARRANTY OF ANY KIND, INCLUDING THE
  16  * WARRANTY OF DESIGN, MERCHANTABILITY AND FITNESS FOR A PARTICULAR
  17  * PURPOSE.
  18  */
  19
  20 /**
  21  * @file
  22  * @brief       This is the main ia32 firm backend driver.
  23  * @author      Christian Wuerdig
  24  * @version     $Id$
  25  */
  26 #ifdef HAVE_CONFIG_H
  27 #include "config.h"
  28 #endif
  29
  30 #include <libcore/lc_opts.h>
  31 #include <libcore/lc_opts_enum.h>
  32
  33 #include <math.h>
  34
  35 #include "pseudo_irg.h"
  36 #include "irarch.h"
  37 #include "irgwalk.h"
  38 #include "irprog.h"
  39 #include "irprintf.h"
  40 #include "iredges_t.h"
  41 #include "ircons.h"
  42 #include "irgmod.h"
  43 #include "irgopt.h"
  44 #include "irbitset.h"
  45 #include "irgopt.h"
  46 #include "pdeq.h"
  47 #include "pset.h"
  48 #include "debug.h"
  49 #include "error.h"
  50 #include "xmalloc.h"
  51 #include "irtools.h"
  52
  53 #include "../beabi.h"
  54 #include "../beirg_t.h"
  55 #include "../benode_t.h"
  56 #include "../belower.h"
  57 #include "../besched_t.h"
  58 #include "be.h"
  59 #include "../be_t.h"
  60 #include "../beirgmod.h"
  61 #include "../be_dbgout.h"
  62 #include "../beblocksched.h"
  63 #include "../bemachine.h"
  64 #include "../beilpsched.h"
  65 #include "../bespillslots.h"
  66 #include "../bemodule.h"
  67 #include "../begnuas.h"
  68 #include "../bestate.h"
  69 #include "../beflags.h"
  70
  71 #include "bearch_ia32_t.h"
  72
  73 #include "ia32_new_nodes.h"
  74 #include "gen_ia32_regalloc_if.h"
  75 #include "gen_ia32_machine.h"
  76 #include "ia32_transform.h"
  77 #include "ia32_emitter.h"
  78 #include "ia32_map_regs.h"
  79 #include "ia32_optimize.h"
  80 #include "ia32_x87.h"
  81 #include "ia32_dbg_stat.h"
  82 #include "ia32_finish.h"
  83 #include "ia32_util.h"
  84 #include "ia32_fpu.h"
  85
  86 DEBUG_ONLY(static firm_dbg_module_t *dbg = NULL;)
  87
  88 /* TODO: ugly */
  89 static set *cur_reg_set = NULL;
  90
  91 ir_mode         *mode_fpcw       = NULL;
  92 ia32_code_gen_t *ia32_current_cg = NULL;
  93
  94 /**
  95  * The environment for the intrinsic mapping.
  96  */
  97 static ia32_intrinsic_env_t intrinsic_env = {
  98         NULL,    /* the isa */
  99         NULL,    /* the irg, these entities belong to */
 100         NULL,    /* entity for first div operand (move into FPU) */
 101         NULL,    /* entity for second div operand (move into FPU) */
 102         NULL,    /* entity for converts ll -> d */
 103         NULL,    /* entity for converts d -> ll */
 104         NULL,    /* entity for __divdi3 library call */
 105         NULL,    /* entity for __moddi3 library call */
 106         NULL,    /* entity for __udivdi3 library call */
 107         NULL,    /* entity for __umoddi3 library call */
 108         NULL,    /* bias value for conversion from float to unsigned 64 */
 109 };
 110
 111
 112 typedef ir_node *(*create_const_node_func) (dbg_info *dbg, ir_graph *irg, ir_node *block);
 113
 114 static INLINE ir_node *create_const(ia32_code_gen_t *cg, ir_node **place,
 115                                     create_const_node_func func,
 116                                     const arch_register_t* reg)
 117 {
 118         ir_node *block, *res;
 119
 120         if(*place != NULL)
 121                 return *place;
 122
 123         block = get_irg_start_block(cg->irg);
 124         res = func(NULL, cg->irg, block);
 125         arch_set_irn_register(cg->arch_env, res, reg);
 126         *place = res;
 127
 128         add_irn_dep(get_irg_end(cg->irg), res);
 129         /* add_irn_dep(get_irg_start(cg->irg), res); */
 130
 131         return res;
 132 }
 133
 134 /* Creates the unique per irg GP NoReg node. */
 135 ir_node *ia32_new_NoReg_gp(ia32_code_gen_t *cg) {
 136         return create_const(cg, &cg->noreg_gp, new_rd_ia32_NoReg_GP,
 137                             &ia32_gp_regs[REG_GP_NOREG]);
 138 }
 139
 140 ir_node *ia32_new_NoReg_vfp(ia32_code_gen_t *cg) {
 141         return create_const(cg, &cg->noreg_vfp, new_rd_ia32_NoReg_VFP,
 142                             &ia32_vfp_regs[REG_VFP_NOREG]);
 143 }
 144
 145 ir_node *ia32_new_NoReg_xmm(ia32_code_gen_t *cg) {
 146         return create_const(cg, &cg->noreg_xmm, new_rd_ia32_NoReg_XMM,
 147                             &ia32_xmm_regs[REG_XMM_NOREG]);
 148 }
 149
 150 /* Creates the unique per irg FP NoReg node. */
 151 ir_node *ia32_new_NoReg_fp(ia32_code_gen_t *cg) {
 152         return USE_SSE2(cg) ? ia32_new_NoReg_xmm(cg) : ia32_new_NoReg_vfp(cg);
 153 }
 154
 155 ir_node *ia32_new_Unknown_gp(ia32_code_gen_t *cg) {
 156         return create_const(cg, &cg->unknown_gp, new_rd_ia32_Unknown_GP,
 157                             &ia32_gp_regs[REG_GP_UKNWN]);
 158 }
 159
 160 ir_node *ia32_new_Unknown_vfp(ia32_code_gen_t *cg) {
 161         return create_const(cg, &cg->unknown_vfp, new_rd_ia32_Unknown_VFP,
 162                             &ia32_vfp_regs[REG_VFP_UKNWN]);
 163 }
 164
 165 ir_node *ia32_new_Unknown_xmm(ia32_code_gen_t *cg) {
 166         return create_const(cg, &cg->unknown_xmm, new_rd_ia32_Unknown_XMM,
 167                             &ia32_xmm_regs[REG_XMM_UKNWN]);
 168 }
 169
 170 ir_node *ia32_new_Fpu_truncate(ia32_code_gen_t *cg) {
 171         return create_const(cg, &cg->fpu_trunc_mode, new_rd_ia32_ChangeCW,
 172                         &ia32_fp_cw_regs[REG_FPCW]);
 173 }
 174
 175
 176 /**
 177  * Returns gp_noreg or fp_noreg, depending in input requirements.
 178  */
 179 ir_node *ia32_get_admissible_noreg(ia32_code_gen_t *cg, ir_node *irn, int pos) {
 180         const arch_register_req_t *req;
 181
 182         req = arch_get_register_req(cg->arch_env, irn, pos);
 183         assert(req != NULL && "Missing register requirements");
 184         if (req->cls == &ia32_reg_classes[CLASS_ia32_gp])
 185                 return ia32_new_NoReg_gp(cg);
 186
 187         return ia32_new_NoReg_fp(cg);
 188 }
 189
 190 /**************************************************
 191  *                         _ _              _  __
 192  *                        | | |            (_)/ _|
 193  *  _ __ ___  __ _    __ _| | | ___   ___   _| |_
 194  * | '__/ _ \/ _` |  / _` | | |/ _ \ / __| | |  _|
 195  * | | |  __/ (_| | | (_| | | | (_) | (__  | | |
 196  * |_|  \___|\__, |  \__,_|_|_|\___/ \___| |_|_|
 197  *            __/ |
 198  *           |___/
 199  **************************************************/
 200
 201 /**
 202  * Return register requirements for an ia32 node.
 203  * If the node returns a tuple (mode_T) then the proj's
 204  * will be asked for this information.
 205  */
 206 static const arch_register_req_t *ia32_get_irn_reg_req(const void *self,
 207                                                        const ir_node *node,
 208                                                                                                            int pos)
 209 {
 210         long node_pos = pos == -1 ? 0 : pos;
 211         ir_mode *mode     = is_Block(node) ? NULL : get_irn_mode(node);
 212         (void) self;
 213
 214         if (is_Block(node) || mode == mode_X) {
 215                 return arch_no_register_req;
 216         }
 217
 218         if (mode == mode_T && pos < 0) {
 219                 return arch_no_register_req;
 220         }
 221
 222         if (is_Proj(node)) {
 223                 if(mode == mode_M)
 224                         return arch_no_register_req;
 225
 226                 if(pos >= 0) {
 227                         return arch_no_register_req;
 228                 }
 229
 230                 node_pos = (pos == -1) ? get_Proj_proj(node) : pos;
 231                 node     = skip_Proj_const(node);
 232         }
 233
 234         if (is_ia32_irn(node)) {
 235                 const arch_register_req_t *req;
 236                 if(pos >= 0)
 237                         req = get_ia32_in_req(node, pos);
 238                 else
 239                         req = get_ia32_out_req(node, node_pos);
 240
 241                 assert(req != NULL);
 242
 243                 return req;
 244         }
 245
 246         /* unknowns should be transformed already */
 247         assert(!is_Unknown(node));
 248
 249         return arch_no_register_req;
 250 }
 251
 252 static void ia32_set_irn_reg(const void *self, ir_node *irn,
 253                              const arch_register_t *reg)
 254 {
 255         int                   pos = 0;
 256         (void) self;
 257
 258         if (get_irn_mode(irn) == mode_X) {
 259                 return;
 260         }
 261
 262         if (is_Proj(irn)) {
 263                 pos = get_Proj_proj(irn);
 264                 irn = skip_Proj(irn);
 265         }
 266
 267         if (is_ia32_irn(irn)) {
 268                 const arch_register_t **slots;
 269
 270                 slots      = get_ia32_slots(irn);
 271                 slots[pos] = reg;
 272         } else {
 273                 ia32_set_firm_reg(irn, reg, cur_reg_set);
 274         }
 275 }
 276
 277 static const arch_register_t *ia32_get_irn_reg(const void *self,
 278                                                const ir_node *irn)
 279 {
 280         int pos = 0;
 281         const arch_register_t *reg = NULL;
 282         (void) self;
 283
 284         if (is_Proj(irn)) {
 285
 286                 if (get_irn_mode(irn) == mode_X) {
 287                         return NULL;
 288                 }
 289
 290                 pos = get_Proj_proj(irn);
 291                 irn = skip_Proj_const(irn);
 292         }
 293
 294         if (is_ia32_irn(irn)) {
 295                 const arch_register_t **slots;
 296                 slots = get_ia32_slots(irn);
 297                 assert(pos < get_ia32_n_res(irn));
 298                 reg   = slots[pos];
 299         } else {
 300                 reg = ia32_get_firm_reg(irn, cur_reg_set);
 301         }
 302
 303         return reg;
 304 }
 305
 306 static arch_irn_class_t ia32_classify(const void *self, const ir_node *irn) {
 307         arch_irn_class_t classification = arch_irn_class_normal;
 308         (void) self;
 309
 310         irn = skip_Proj_const(irn);
 311
 312         if (is_cfop(irn))
 313                 classification |= arch_irn_class_branch;
 314
 315         if (! is_ia32_irn(irn))
 316                 return classification & ~arch_irn_class_normal;
 317
 318         if (is_ia32_Ld(irn))
 319                 classification |= arch_irn_class_load;
 320
 321         if (is_ia32_St(irn))
 322                 classification |= arch_irn_class_store;
 323
 324         if (is_ia32_need_stackent(irn))
 325                 classification |= arch_irn_class_reload;
 326
 327         return classification;
 328 }
 329
 330 static arch_irn_flags_t ia32_get_flags(const void *self, const ir_node *irn) {
 331         arch_irn_flags_t flags = arch_irn_flags_none;
 332         (void) self;
 333
 334         if (is_Unknown(irn))
 335                 return arch_irn_flags_ignore;
 336
 337         if(is_Proj(irn) && mode_is_datab(get_irn_mode(irn))) {
 338                 ir_node *pred = get_Proj_pred(irn);
 339
 340                 if(is_ia32_irn(pred)) {
 341                         flags = get_ia32_out_flags(pred, get_Proj_proj(irn));
 342                 }
 343
 344                 irn = pred;
 345         }
 346
 347         if (is_ia32_irn(irn)) {
 348                 flags |= get_ia32_flags(irn);
 349         }
 350
 351         return flags;
 352 }
 353
 354 /**
 355  * The IA32 ABI callback object.
 356  */
 357 typedef struct {
 358         be_abi_call_flags_bits_t flags;  /**< The call flags. */
 359         const arch_isa_t *isa;           /**< The ISA handle. */
 360         const arch_env_t *aenv;          /**< The architecture environment. */
 361         ir_graph *irg;                   /**< The associated graph. */
 362 } ia32_abi_env_t;
 363
 364 static ir_entity *ia32_get_frame_entity(const void *self, const ir_node *irn) {
 365         (void) self;
 366         return is_ia32_irn(irn) ? get_ia32_frame_ent(irn) : NULL;
 367 }
 368
 369 static void ia32_set_frame_entity(const void *self, ir_node *irn, ir_entity *ent) {
 370         (void) self;
 371         set_ia32_frame_ent(irn, ent);
 372 }
 373
 374 static void ia32_set_frame_offset(const void *self, ir_node *irn, int bias) {
 375         const ia32_irn_ops_t *ops = self;
 376
 377         if (get_ia32_frame_ent(irn)) {
 378                 if (is_ia32_Pop(irn)) {
 379                         int omit_fp = be_abi_omit_fp(ops->cg->birg->abi);
 380                         if (omit_fp) {
 381                                 /* Pop nodes modify the stack pointer before calculating the destination
 382                                  * address, so fix this here
 383                                  */
 384                                 bias -= 4;
 385                         }
 386                 }
 387
 388                 add_ia32_am_offs_int(irn, bias);
 389         }
 390 }
 391
 392 static int ia32_get_sp_bias(const void *self, const ir_node *node)
 393 {
 394         (void) self;
 395
 396         if (is_ia32_Push(node))
 397                 return 4;
 398
 399         if (is_ia32_Pop(node))
 400                 return -4;
 401
 402         return 0;
 403 }
 404
 405 /**
 406  * Put all registers which are saved by the prologue/epilogue in a set.
 407  *
 408  * @param self  The callback object.
 409  * @param s     The result set.
 410  */
 411 static void ia32_abi_dont_save_regs(void *self, pset *s)
 412 {
 413         ia32_abi_env_t *env = self;
 414         if(env->flags.try_omit_fp)
 415                 pset_insert_ptr(s, env->isa->bp);
 416 }
 417
 418 /**
 419  * Generate the routine prologue.
 420  *
 421  * @param self    The callback object.
 422  * @param mem     A pointer to the mem node. Update this if you define new memory.
 423  * @param reg_map A map mapping all callee_save/ignore/parameter registers to their defining nodes.
 424  *
 425  * @return        The register which shall be used as a stack frame base.
 426  *
 427  * All nodes which define registers in @p reg_map must keep @p reg_map current.
 428  */
 429 static const arch_register_t *ia32_abi_prologue(void *self, ir_node **mem, pmap *reg_map)
 430 {
 431         ia32_abi_env_t *env = self;
 432         const ia32_isa_t *isa     = (ia32_isa_t *)env->isa;
 433         ia32_code_gen_t *cg = isa->cg;
 434
 435         if (! env->flags.try_omit_fp) {
 436                 ir_node *bl      = get_irg_start_block(env->irg);
 437                 ir_node *curr_sp = be_abi_reg_map_get(reg_map, env->isa->sp);
 438                 ir_node *curr_bp = be_abi_reg_map_get(reg_map, env->isa->bp);
 439                 ir_node *noreg = ia32_new_NoReg_gp(cg);
 440                 ir_node *push;
 441
 442                 /* ALL nodes representing bp must be set to ignore. */
 443                 be_node_set_flags(get_Proj_pred(curr_bp), BE_OUT_POS(get_Proj_proj(curr_bp)), arch_irn_flags_ignore);
 444
 445                 /* push ebp */
 446                 push    = new_rd_ia32_Push(NULL, env->irg, bl, noreg, noreg, *mem, curr_sp, curr_bp);
 447                 curr_sp = new_r_Proj(env->irg, bl, push, get_irn_mode(curr_sp), pn_ia32_Push_stack);
 448                 *mem    = new_r_Proj(env->irg, bl, push, mode_M, pn_ia32_Push_M);
 449
 450                 /* the push must have SP out register */
 451                 arch_set_irn_register(env->aenv, curr_sp, env->isa->sp);
 452                 set_ia32_flags(push, arch_irn_flags_ignore);
 453
 454                 /* move esp to ebp */
 455                 curr_bp  = be_new_Copy(env->isa->bp->reg_class, env->irg, bl, curr_sp);
 456                 be_set_constr_single_reg(curr_bp, BE_OUT_POS(0), env->isa->bp);
 457                 arch_set_irn_register(env->aenv, curr_bp, env->isa->bp);
 458                 be_node_set_flags(curr_bp, BE_OUT_POS(0), arch_irn_flags_ignore);
 459
 460                 /* beware: the copy must be done before any other sp use */
 461                 curr_sp = be_new_CopyKeep_single(env->isa->sp->reg_class, env->irg, bl, curr_sp, curr_bp, get_irn_mode(curr_sp));
 462                 be_set_constr_single_reg(curr_sp, BE_OUT_POS(0), env->isa->sp);
 463                 arch_set_irn_register(env->aenv, curr_sp, env->isa->sp);
 464                 be_node_set_flags(curr_sp, BE_OUT_POS(0), arch_irn_flags_ignore);
 465
 466                 be_abi_reg_map_set(reg_map, env->isa->sp, curr_sp);
 467                 be_abi_reg_map_set(reg_map, env->isa->bp, curr_bp);
 468
 469                 return env->isa->bp;
 470         }
 471
 472         return env->isa->sp;
 473 }
 474
 475 /**
 476  * Generate the routine epilogue.
 477  * @param self    The callback object.
 478  * @param bl      The block for the epilog
 479  * @param mem     A pointer to the mem node. Update this if you define new memory.
 480  * @param reg_map A map mapping all callee_save/ignore/parameter registers to their defining nodes.
 481  * @return        The register which shall be used as a stack frame base.
 482  *
 483  * All nodes which define registers in @p reg_map must keep @p reg_map current.
 484  */
 485 static void ia32_abi_epilogue(void *self, ir_node *bl, ir_node **mem, pmap *reg_map)
 486 {
 487         ia32_abi_env_t *env     = self;
 488         ir_node        *curr_sp = be_abi_reg_map_get(reg_map, env->isa->sp);
 489         ir_node        *curr_bp = be_abi_reg_map_get(reg_map, env->isa->bp);
 490
 491         if (env->flags.try_omit_fp) {
 492                 /* simply remove the stack frame here */
 493                 curr_sp = be_new_IncSP(env->isa->sp, env->irg, bl, curr_sp, BE_STACK_FRAME_SIZE_SHRINK);
 494                 add_irn_dep(curr_sp, *mem);
 495         } else {
 496                 const ia32_isa_t *isa     = (ia32_isa_t *)env->isa;
 497                 ia32_code_gen_t *cg = isa->cg;
 498                 ir_mode         *mode_bp = env->isa->bp->reg_class->mode;
 499                 ir_graph        *irg     = current_ir_graph;
 500
 501                 if (ARCH_AMD(isa->opt_arch)) {
 502                         ir_node *leave;
 503
 504                         /* leave */
 505                         leave   = new_rd_ia32_Leave(NULL, irg, bl, curr_sp, curr_bp);
 506                         set_ia32_flags(leave, arch_irn_flags_ignore);
 507                         curr_bp = new_r_Proj(irg, bl, leave, mode_bp, pn_ia32_Leave_frame);
 508                         curr_sp = new_r_Proj(irg, bl, leave, get_irn_mode(curr_sp), pn_ia32_Leave_stack);
 509                 } else {
 510                         ir_node *noreg = ia32_new_NoReg_gp(cg);
 511                         ir_node *pop;
 512
 513                         /* the old SP is not needed anymore (kill the proj) */
 514                         assert(is_Proj(curr_sp));
 515                         be_kill_node(curr_sp);
 516
 517                         /* copy ebp to esp */
 518                         curr_sp = be_new_Copy(&ia32_reg_classes[CLASS_ia32_gp], irg, bl, curr_bp);
 519                         arch_set_irn_register(env->aenv, curr_sp, env->isa->sp);
 520                         be_node_set_flags(curr_sp, BE_OUT_POS(0), arch_irn_flags_ignore);
 521
 522                         /* pop ebp */
 523                         pop     = new_rd_ia32_Pop(NULL, env->irg, bl, noreg, noreg, *mem, curr_sp);
 524                         set_ia32_flags(pop, arch_irn_flags_ignore);
 525                         curr_bp = new_r_Proj(irg, bl, pop, mode_bp, pn_ia32_Pop_res);
 526                         curr_sp = new_r_Proj(irg, bl, pop, get_irn_mode(curr_sp), pn_ia32_Pop_stack);
 527
 528                         *mem = new_r_Proj(irg, bl, pop, mode_M, pn_ia32_Pop_M);
 529                 }
 530                 arch_set_irn_register(env->aenv, curr_sp, env->isa->sp);
 531                 arch_set_irn_register(env->aenv, curr_bp, env->isa->bp);
 532         }
 533
 534         be_abi_reg_map_set(reg_map, env->isa->sp, curr_sp);
 535         be_abi_reg_map_set(reg_map, env->isa->bp, curr_bp);
 536 }
 537
 538 /**
 539  * Initialize the callback object.
 540  * @param call The call object.
 541  * @param aenv The architecture environment.
 542  * @param irg  The graph with the method.
 543  * @return     Some pointer. This pointer is passed to all other callback functions as self object.
 544  */
 545 static void *ia32_abi_init(const be_abi_call_t *call, const arch_env_t *aenv, ir_graph *irg)
 546 {
 547         ia32_abi_env_t *env    = xmalloc(sizeof(env[0]));
 548         be_abi_call_flags_t fl = be_abi_call_get_flags(call);
 549         env->flags = fl.bits;
 550         env->irg   = irg;
 551         env->aenv  = aenv;
 552         env->isa   = aenv->isa;
 553         return env;
 554 }
 555
 556 /**
 557  * Destroy the callback object.
 558  * @param self The callback object.
 559  */
 560 static void ia32_abi_done(void *self) {
 561         free(self);
 562 }
 563
 564 /**
 565  * Produces the type which sits between the stack args and the locals on the stack.
 566  * it will contain the return address and space to store the old base pointer.
 567  * @return The Firm type modeling the ABI between type.
 568  */
 569 static ir_type *ia32_abi_get_between_type(void *self)
 570 {
 571 #define IDENT(s) new_id_from_chars(s, sizeof(s)-1)
 572         static ir_type *omit_fp_between_type = NULL;
 573         static ir_type *between_type         = NULL;
 574
 575         ia32_abi_env_t *env = self;
 576
 577         if (! between_type) {
 578                 ir_entity *old_bp_ent;
 579                 ir_entity *ret_addr_ent;
 580                 ir_entity *omit_fp_ret_addr_ent;
 581
 582                 ir_type *old_bp_type   = new_type_primitive(IDENT("bp"), mode_Iu);
 583                 ir_type *ret_addr_type = new_type_primitive(IDENT("return_addr"), mode_Iu);
 584
 585                 between_type           = new_type_struct(IDENT("ia32_between_type"));
 586                 old_bp_ent             = new_entity(between_type, IDENT("old_bp"), old_bp_type);
 587                 ret_addr_ent           = new_entity(between_type, IDENT("ret_addr"), ret_addr_type);
 588
 589                 set_entity_offset(old_bp_ent, 0);
 590                 set_entity_offset(ret_addr_ent, get_type_size_bytes(old_bp_type));
 591                 set_type_size_bytes(between_type, get_type_size_bytes(old_bp_type) + get_type_size_bytes(ret_addr_type));
 592                 set_type_state(between_type, layout_fixed);
 593
 594                 omit_fp_between_type = new_type_struct(IDENT("ia32_between_type_omit_fp"));
 595                 omit_fp_ret_addr_ent = new_entity(omit_fp_between_type, IDENT("ret_addr"), ret_addr_type);
 596
 597                 set_entity_offset(omit_fp_ret_addr_ent, 0);
 598                 set_type_size_bytes(omit_fp_between_type, get_type_size_bytes(ret_addr_type));
 599                 set_type_state(omit_fp_between_type, layout_fixed);
 600         }
 601
 602         return env->flags.try_omit_fp ? omit_fp_between_type : between_type;
 603 #undef IDENT
 604 }
 605
 606 /**
 607  * Get the estimated cycle count for @p irn.
 608  *
 609  * @param self The this pointer.
 610  * @param irn  The node.
 611  *
 612  * @return     The estimated cycle count for this operation
 613  */
 614 static int ia32_get_op_estimated_cost(const void *self, const ir_node *irn)
 615 {
 616         int cost;
 617         ia32_op_type_t op_tp;
 618         const ia32_irn_ops_t *ops = self;
 619
 620         if (is_Proj(irn))
 621                 return 0;
 622         if (!is_ia32_irn(irn))
 623                 return 0;
 624
 625         assert(is_ia32_irn(irn));
 626
 627         cost  = get_ia32_latency(irn);
 628         op_tp = get_ia32_op_type(irn);
 629
 630         if (is_ia32_CopyB(irn)) {
 631                 cost = 250;
 632                 if (ARCH_INTEL(ops->cg->arch))
 633                         cost += 150;
 634         }
 635         else if (is_ia32_CopyB_i(irn)) {
 636                 int size = get_ia32_pncode(irn);
 637                 cost     = 20 + (int)ceil((4/3) * size);
 638                 if (ARCH_INTEL(ops->cg->arch))
 639                         cost += 150;
 640         }
 641         /* in case of address mode operations add additional cycles */
 642         else if (op_tp == ia32_AddrModeD || op_tp == ia32_AddrModeS) {
 643                 /*
 644                         In case of stack access and access to fixed addresses add 5 cycles
 645                         (we assume they are in cache), other memory operations cost 20
 646                         cycles.
 647                 */
 648                 if(is_ia32_use_frame(irn) ||
 649                                 (is_ia32_NoReg_GP(get_irn_n(irn, 0)) &&
 650                          is_ia32_NoReg_GP(get_irn_n(irn, 1)))) {
 651                         cost += 5;
 652                 } else {
 653                         cost += 20;
 654                 }
 655         }
 656
 657         return cost;
 658 }
 659
 660 /**
 661  * Returns the inverse operation if @p irn, recalculating the argument at position @p i.
 662  *
 663  * @param irn       The original operation
 664  * @param i         Index of the argument we want the inverse operation to yield
 665  * @param inverse   struct to be filled with the resulting inverse op
 666  * @param obstack   The obstack to use for allocation of the returned nodes array
 667  * @return          The inverse operation or NULL if operation invertible
 668  */
 669 static arch_inverse_t *ia32_get_inverse(const void *self, const ir_node *irn, int i, arch_inverse_t *inverse, struct obstack *obst) {
 670         ir_graph *irg;
 671         ir_mode  *mode;
 672         ir_mode  *irn_mode;
 673         ir_node  *block, *noreg, *nomem;
 674         dbg_info *dbg;
 675         (void) self;
 676
 677         /* we cannot invert non-ia32 irns */
 678         if (! is_ia32_irn(irn))
 679                 return NULL;
 680
 681         /* operand must always be a real operand (not base, index or mem) */
 682         if (i != n_ia32_binary_left && i != n_ia32_binary_right)
 683                 return NULL;
 684
 685         /* we don't invert address mode operations */
 686         if (get_ia32_op_type(irn) != ia32_Normal)
 687                 return NULL;
 688
 689         /* TODO: adjust for new immediates... */
 690         ir_fprintf(stderr, "TODO: fix get_inverse for new immediates (%+F)\n",
 691                    irn);
 692         return NULL;
 693
 694         irg      = get_irn_irg(irn);
 695         block    = get_nodes_block(irn);
 696         mode     = get_irn_mode(irn);
 697         irn_mode = get_irn_mode(irn);
 698         noreg    = get_irn_n(irn, 0);
 699         nomem    = new_r_NoMem(irg);
 700         dbg      = get_irn_dbg_info(irn);
 701
 702         /* initialize structure */
 703         inverse->nodes = obstack_alloc(obst, 2 * sizeof(inverse->nodes[0]));
 704         inverse->costs = 0;
 705         inverse->n     = 1;
 706
 707         switch (get_ia32_irn_opcode(irn)) {
 708                 case iro_ia32_Add:
 709 #if 0
 710                         if (get_ia32_immop_type(irn) == ia32_ImmConst) {
 711                                 /* we have an add with a const here */
 712                                 /* invers == add with negated const */
 713                                 inverse->nodes[0] = new_rd_ia32_Add(dbg, irg, block, noreg, noreg, nomem, get_irn_n(irn, i), noreg);
 714                                 inverse->costs   += 1;
 715                                 copy_ia32_Immop_attr(inverse->nodes[0], (ir_node *)irn);
 716                                 set_ia32_Immop_tarval(inverse->nodes[0], tarval_neg(get_ia32_Immop_tarval(irn)));
 717                                 set_ia32_commutative(inverse->nodes[0]);
 718                         }
 719                         else if (get_ia32_immop_type(irn) == ia32_ImmSymConst) {
 720                                 /* we have an add with a symconst here */
 721                                 /* invers == sub with const */
 722                                 inverse->nodes[0] = new_rd_ia32_Sub(dbg, irg, block, noreg, noreg, nomem, get_irn_n(irn, i), noreg);
 723                                 inverse->costs   += 2;
 724                                 copy_ia32_Immop_attr(inverse->nodes[0], (ir_node *)irn);
 725                         }
 726                         else {
 727                                 /* normal add: inverse == sub */
 728                                 inverse->nodes[0] = new_rd_ia32_Sub(dbg, irg, block, noreg, noreg, nomem, (ir_node*) irn, get_irn_n(irn, i ^ 1));
 729                                 inverse->costs   += 2;
 730                         }
 731 #endif
 732                         break;
 733                 case iro_ia32_Sub:
 734 #if 0
 735                         if (get_ia32_immop_type(irn) != ia32_ImmNone) {
 736                                 /* we have a sub with a const/symconst here */
 737                                 /* invers == add with this const */
 738                                 inverse->nodes[0] = new_rd_ia32_Add(dbg, irg, block, noreg, noreg, nomem, get_irn_n(irn, i), noreg);
 739                                 inverse->costs   += (get_ia32_immop_type(irn) == ia32_ImmSymConst) ? 5 : 1;
 740                                 copy_ia32_Immop_attr(inverse->nodes[0], (ir_node *)irn);
 741                         }
 742                         else {
 743                                 /* normal sub */
 744                                 if (i == n_ia32_binary_left) {
 745                                         inverse->nodes[0] = new_rd_ia32_Add(dbg, irg, block, noreg, noreg, nomem, (ir_node*) irn, get_irn_n(irn, 3));
 746                                 }
 747                                 else {
 748                                         inverse->nodes[0] = new_rd_ia32_Sub(dbg, irg, block, noreg, noreg, nomem, get_irn_n(irn, n_ia32_binary_left), (ir_node*) irn);
 749                                 }
 750                                 inverse->costs += 1;
 751                         }
 752 #endif
 753                         break;
 754                 case iro_ia32_Xor:
 755 #if 0
 756                         if (get_ia32_immop_type(irn) != ia32_ImmNone) {
 757                                 /* xor with const: inverse = xor */
 758                                 inverse->nodes[0] = new_rd_ia32_Xor(dbg, irg, block, noreg, noreg, nomem, get_irn_n(irn, i), noreg);
 759                                 inverse->costs   += (get_ia32_immop_type(irn) == ia32_ImmSymConst) ? 5 : 1;
 760                                 copy_ia32_Immop_attr(inverse->nodes[0], (ir_node *)irn);
 761                         }
 762                         else {
 763                                 /* normal xor */
 764                                 inverse->nodes[0] = new_rd_ia32_Xor(dbg, irg, block, noreg, noreg, nomem, (ir_node *) irn, get_irn_n(irn, i));
 765                                 inverse->costs   += 1;
 766                         }
 767 #endif
 768                         break;
 769                 case iro_ia32_Not: {
 770                         inverse->nodes[0] = new_rd_ia32_Not(dbg, irg, block, (ir_node*) irn);
 771                         inverse->costs   += 1;
 772                         break;
 773                 }
 774                 case iro_ia32_Neg: {
 775                         inverse->nodes[0] = new_rd_ia32_Neg(dbg, irg, block, (ir_node*) irn);
 776                         inverse->costs   += 1;
 777                         break;
 778                 }
 779                 default:
 780                         /* inverse operation not supported */
 781                         return NULL;
 782         }
 783
 784         return inverse;
 785 }
 786
 787 static ir_mode *get_spill_mode_mode(const ir_mode *mode)
 788 {
 789         if(mode_is_float(mode))
 790                 return mode_D;
 791
 792         return mode_Iu;
 793 }
 794
 795 /**
 796  * Get the mode that should be used for spilling value node
 797  */
 798 static ir_mode *get_spill_mode(const ir_node *node)
 799 {
 800         ir_mode *mode = get_irn_mode(node);
 801         return get_spill_mode_mode(mode);
 802 }
 803
 804 /**
 805  * Checks whether an addressmode reload for a node with mode mode is compatible
 806  * with a spillslot of mode spill_mode
 807  */
 808 static int ia32_is_spillmode_compatible(const ir_mode *mode, const ir_mode *spillmode)
 809 {
 810         if(mode_is_float(mode)) {
 811                 return mode == spillmode;
 812         } else {
 813                 return 1;
 814         }
 815 }
 816
 817 /**
 818  * Check if irn can load it's operand at position i from memory (source addressmode).
 819  * @param self   Pointer to irn ops itself
 820  * @param irn    The irn to be checked
 821  * @param i      The operands position
 822  * @return Non-Zero if operand can be loaded
 823  */
 824 static int ia32_possible_memory_operand(const void *self, const ir_node *irn, unsigned int i) {
 825         ir_node *op = get_irn_n(irn, i);
 826         const ir_mode *mode = get_irn_mode(op);
 827         const ir_mode *spillmode = get_spill_mode(op);
 828         (void) self;
 829
 830         if (! is_ia32_irn(irn)                                  ||  /* must be an ia32 irn */
 831                 get_ia32_am_arity(irn) != ia32_am_binary              ||  /* must be a binary operation TODO is this necessary? */
 832                 get_ia32_op_type(irn) != ia32_Normal                  ||  /* must not already be a addressmode irn */
 833                 ! (get_ia32_am_support(irn) & ia32_am_Source)         ||  /* must be capable of source addressmode */
 834                 ! ia32_is_spillmode_compatible(mode, spillmode)       ||
 835                 (i != n_ia32_binary_left && i != n_ia32_binary_right) || /* a "real" operand position must be requested */
 836                 is_ia32_use_frame(irn))                                  /* must not already use frame */
 837                 return 0;
 838
 839         if (i == n_ia32_binary_left) {
 840                 const arch_register_req_t *req;
 841                 if(!is_ia32_commutative(irn))
 842                         return 0;
 843                 /* we can't swap left/right for limited registers
 844                  * (As this (currently) breaks constraint handling copies)
 845                  */
 846                 req = get_ia32_in_req(irn, n_ia32_binary_left);
 847                 if(req->type & arch_register_req_type_limited) {
 848                         return 0;
 849                 }
 850         }
 851
 852         return 1;
 853 }
 854
 855 static void ia32_perform_memory_operand(const void *self, ir_node *irn,
 856                                         ir_node *spill, unsigned int i)
 857 {
 858         const ia32_irn_ops_t *ops = self;
 859         ia32_code_gen_t      *cg  = ops->cg;
 860
 861         assert(ia32_possible_memory_operand(self, irn, i) && "Cannot perform memory operand change");
 862
 863         if (i == n_ia32_binary_left) {
 864                 ia32_swap_left_right(irn);
 865         }
 866
 867         set_ia32_op_type(irn, ia32_AddrModeS);
 868         set_ia32_ls_mode(irn, get_irn_mode(get_irn_n(irn, i)));
 869         set_ia32_use_frame(irn);
 870         set_ia32_need_stackent(irn);
 871
 872         set_irn_n(irn, n_ia32_base, get_irg_frame(get_irn_irg(irn)));
 873         set_irn_n(irn, n_ia32_binary_right, ia32_get_admissible_noreg(cg, irn, n_ia32_binary_right));
 874         set_irn_n(irn, n_ia32_mem, spill);
 875
 876         /* immediates are only allowed on the right side */
 877         if (i == n_ia32_binary_left && is_ia32_Immediate(get_irn_n(irn, n_ia32_binary_left))) {
 878                 ia32_swap_left_right(irn);
 879         }
 880 }
 881
 882 static const be_abi_callbacks_t ia32_abi_callbacks = {
 883         ia32_abi_init,
 884         ia32_abi_done,
 885         ia32_abi_get_between_type,
 886         ia32_abi_dont_save_regs,
 887         ia32_abi_prologue,
 888         ia32_abi_epilogue
 889 };
 890
 891 /* fill register allocator interface */
 892
 893 static const arch_irn_ops_if_t ia32_irn_ops_if = {
 894         ia32_get_irn_reg_req,
 895         ia32_set_irn_reg,
 896         ia32_get_irn_reg,
 897         ia32_classify,
 898         ia32_get_flags,
 899         ia32_get_frame_entity,
 900         ia32_set_frame_entity,
 901         ia32_set_frame_offset,
 902         ia32_get_sp_bias,
 903         ia32_get_inverse,
 904         ia32_get_op_estimated_cost,
 905         ia32_possible_memory_operand,
 906         ia32_perform_memory_operand,
 907 };
 908
 909 ia32_irn_ops_t ia32_irn_ops = {
 910         &ia32_irn_ops_if,
 911         NULL
 912 };
 913
 914
 915
 916 /**************************************************
 917  *                _                         _  __
 918  *               | |                       (_)/ _|
 919  *   ___ ___   __| | ___  __ _  ___ _ __    _| |_
 920  *  / __/ _ \ / _` |/ _ \/ _` |/ _ \ '_ \  | |  _|
 921  * | (_| (_) | (_| |  __/ (_| |  __/ | | | | | |
 922  *  \___\___/ \__,_|\___|\__, |\___|_| |_| |_|_|
 923  *                        __/ |
 924  *                       |___/
 925  **************************************************/
 926
 927 static void ia32_before_abi(void *self) {
 928         ia32_code_gen_t *cg = self;
 929
 930         ir_lower_mode_b(cg->irg, mode_Iu, 0);
 931         if(cg->dump)
 932                 be_dump(cg->irg, "-lower_modeb", dump_ir_block_graph_sched);
 933 }
 934
 935 /**
 936  * Transforms the standard firm graph into
 937  * an ia32 firm graph
 938  */
 939 static void ia32_prepare_graph(void *self) {
 940         ia32_code_gen_t *cg = self;
 941
 942         /* do local optimisations */
 943         optimize_graph_df(cg->irg);
 944
 945         /* TODO: we often have dead code reachable through out-edges here. So for
 946          * now we rebuild edges (as we need correct user count for code selection)
 947          */
 948 #if 1
 949         edges_deactivate(cg->irg);
 950         edges_activate(cg->irg);
 951 #endif
 952
 953         if(cg->dump)
 954                 be_dump(cg->irg, "-pre_transform", dump_ir_block_graph_sched);
 955
 956         /* transform nodes into assembler instructions */
 957         ia32_transform_graph(cg);
 958
 959         /* do local optimisations (mainly CSE) */
 960         optimize_graph_df(cg->irg);
 961
 962         if (cg->dump)
 963                 be_dump(cg->irg, "-transformed", dump_ir_block_graph_sched);
 964
 965         /* optimize address mode */
 966         ia32_optimize_graph(cg);
 967
 968         if (cg->dump)
 969                 be_dump(cg->irg, "-am", dump_ir_block_graph_sched);
 970
 971         /* do code placement, to optimize the position of constants */
 972         place_code(cg->irg);
 973
 974         if (cg->dump)
 975                 be_dump(cg->irg, "-place", dump_ir_block_graph_sched);
 976 }
 977
 978 /**
 979  * Dummy functions for hooks we don't need but which must be filled.
 980  */
 981 static void ia32_before_sched(void *self) {
 982         (void) self;
 983 }
 984
 985 static void turn_back_am(ir_node *node)
 986 {
 987         ir_graph *irg   = current_ir_graph;
 988         dbg_info *dbgi  = get_irn_dbg_info(node);
 989         ir_node  *block = get_nodes_block(node);
 990         ir_node  *base  = get_irn_n(node, n_ia32_base);
 991         ir_node  *index = get_irn_n(node, n_ia32_index);
 992         ir_node  *mem   = get_irn_n(node, n_ia32_mem);
 993         ir_node  *noreg = ia32_new_NoReg_gp(ia32_current_cg);
 994         ir_node  *load;
 995         ir_node  *load_res;
 996         ir_node  *mem_proj;
 997         const ir_edge_t *edge;
 998
 999         load     = new_rd_ia32_Load(dbgi, irg, block, base, index, mem);
1000         load_res = new_rd_Proj(dbgi, irg, block, load, mode_Iu, pn_ia32_Load_res);
1001
1002         ia32_copy_am_attrs(load, node);
1003         set_irn_n(node, n_ia32_mem, new_NoMem());
1004
1005         switch (get_ia32_am_arity(node)) {
1006                 case ia32_am_unary:
1007                         set_irn_n(node, n_ia32_unary_op, load_res);
1008                         break;
1009
1010                 case ia32_am_binary:
1011                         if (is_ia32_Immediate(get_irn_n(node, n_ia32_Cmp_right))) {
1012                                 assert(is_ia32_Cmp(node)  || is_ia32_Cmp8Bit(node) ||
1013                                        is_ia32_Test(node) || is_ia32_Test8Bit(node));
1014                                 set_irn_n(node, n_ia32_binary_left, load_res);
1015                         } else {
1016                                 set_irn_n(node, n_ia32_binary_right, load_res);
1017                         }
1018                         break;
1019
1020                 case ia32_am_ternary:
1021                         set_irn_n(node, n_ia32_binary_right, load_res);
1022                         break;
1023
1024                 default: break;
1025         }
1026         set_irn_n(node, n_ia32_base, noreg);
1027         set_irn_n(node, n_ia32_index, noreg);
1028         set_ia32_am_offs_int(node, 0);
1029         set_ia32_am_sc(node, NULL);
1030         set_ia32_am_scale(node, 0);
1031         clear_ia32_am_sc_sign(node);
1032
1033         /* rewire mem-proj */
1034         if(get_irn_mode(node) == mode_T) {
1035                 mem_proj = NULL;
1036                 foreach_out_edge(node, edge) {
1037                         ir_node *out = get_edge_src_irn(edge);
1038                         if(get_Proj_proj(out) == pn_ia32_mem) {
1039                                 mem_proj = out;
1040                                 break;
1041                         }
1042                 }
1043
1044                 if(mem_proj != NULL) {
1045                         set_Proj_pred(mem_proj, load);
1046                         set_Proj_proj(mem_proj, pn_ia32_Load_M);
1047                 }
1048         }
1049
1050         set_ia32_op_type(node, ia32_Normal);
1051         if(sched_is_scheduled(node))
1052                 sched_add_before(node, load);
1053 }
1054
1055 static ir_node *flags_remat(ir_node *node, ir_node *after)
1056 {
1057         /* we should turn back source address mode when rematerializing nodes */
1058         ia32_op_type_t  type = get_ia32_op_type(node);
1059         ir_node        *block;
1060         ir_node        *copy;
1061
1062         if(is_Block(after)) {
1063                 block = after;
1064         } else {
1065                 block = get_nodes_block(after);
1066         }
1067
1068         switch (type) {
1069                 case ia32_AddrModeS: turn_back_am(node); break;
1070
1071                 case ia32_AddrModeD:
1072                         /* TODO implement this later... */
1073                         panic("found DestAM with flag user %+F this should not happen", node);
1074                         break;
1075
1076                 default: assert(type == ia32_Normal); break;
1077         }
1078
1079         copy = exact_copy(node);
1080         set_nodes_block(copy, block);
1081         sched_add_after(after, copy);
1082
1083         return copy;
1084 }
1085
1086 /**
1087  * Called before the register allocator.
1088  * Calculate a block schedule here. We need it for the x87
1089  * simulator and the emitter.
1090  */
1091 static void ia32_before_ra(void *self) {
1092         ia32_code_gen_t *cg = self;
1093
1094         /* setup fpu rounding modes */
1095         ia32_setup_fpu_mode(cg);
1096
1097         /* fixup flags */
1098         be_sched_fix_flags(cg->birg, &ia32_reg_classes[CLASS_ia32_flags],
1099                            &flags_remat);
1100
1101         ia32_add_missing_keeps(cg);
1102 }
1103
1104
1105 /**
1106  * Transforms a be_Reload into a ia32 Load.
1107  */
1108 static void transform_to_Load(ia32_code_gen_t *cg, ir_node *node) {
1109         ir_graph *irg        = get_irn_irg(node);
1110         dbg_info *dbg        = get_irn_dbg_info(node);
1111         ir_node *block       = get_nodes_block(node);
1112         ir_entity *ent       = be_get_frame_entity(node);
1113         ir_mode *mode        = get_irn_mode(node);
1114         ir_mode *spillmode   = get_spill_mode(node);
1115         ir_node *noreg       = ia32_new_NoReg_gp(cg);
1116         ir_node *sched_point = NULL;
1117         ir_node *ptr         = get_irg_frame(irg);
1118         ir_node *mem         = get_irn_n(node, be_pos_Reload_mem);
1119         ir_node *new_op, *proj;
1120         const arch_register_t *reg;
1121
1122         if (sched_is_scheduled(node)) {
1123                 sched_point = sched_prev(node);
1124         }
1125
1126         if (mode_is_float(spillmode)) {
1127                 if (USE_SSE2(cg))
1128                         new_op = new_rd_ia32_xLoad(dbg, irg, block, ptr, noreg, mem, spillmode);
1129                 else
1130                         new_op = new_rd_ia32_vfld(dbg, irg, block, ptr, noreg, mem, spillmode);
1131         }
1132         else if (get_mode_size_bits(spillmode) == 128) {
1133                 // Reload 128 bit sse registers
1134                 new_op = new_rd_ia32_xxLoad(dbg, irg, block, ptr, noreg, mem);
1135         }
1136         else
1137                 new_op = new_rd_ia32_Load(dbg, irg, block, ptr, noreg, mem);
1138
1139         set_ia32_op_type(new_op, ia32_AddrModeS);
1140         set_ia32_ls_mode(new_op, spillmode);
1141         set_ia32_frame_ent(new_op, ent);
1142         set_ia32_use_frame(new_op);
1143
1144         DBG_OPT_RELOAD2LD(node, new_op);
1145
1146         proj = new_rd_Proj(dbg, irg, block, new_op, mode, pn_ia32_Load_res);
1147
1148         if (sched_point) {
1149                 sched_add_after(sched_point, new_op);
1150                 sched_remove(node);
1151         }
1152
1153         /* copy the register from the old node to the new Load */
1154         reg = arch_get_irn_register(cg->arch_env, node);
1155         arch_set_irn_register(cg->arch_env, new_op, reg);
1156
1157         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(cg, node));
1158
1159         exchange(node, proj);
1160 }
1161
1162 /**
1163  * Transforms a be_Spill node into a ia32 Store.
1164  */
1165 static void transform_to_Store(ia32_code_gen_t *cg, ir_node *node) {
1166         ir_graph *irg  = get_irn_irg(node);
1167         dbg_info *dbg  = get_irn_dbg_info(node);
1168         ir_node *block = get_nodes_block(node);
1169         ir_entity *ent = be_get_frame_entity(node);
1170         const ir_node *spillval = get_irn_n(node, be_pos_Spill_val);
1171         ir_mode *mode  = get_spill_mode(spillval);
1172         ir_node *noreg = ia32_new_NoReg_gp(cg);
1173         ir_node *nomem = new_rd_NoMem(irg);
1174         ir_node *ptr   = get_irg_frame(irg);
1175         ir_node *val   = get_irn_n(node, be_pos_Spill_val);
1176         ir_node *store;
1177         ir_node *sched_point = NULL;
1178
1179         if (sched_is_scheduled(node)) {
1180                 sched_point = sched_prev(node);
1181         }
1182
1183         /* No need to spill unknown values... */
1184         if(is_ia32_Unknown_GP(val) ||
1185                 is_ia32_Unknown_VFP(val) ||
1186                 is_ia32_Unknown_XMM(val)) {
1187                 store = nomem;
1188                 if(sched_point)
1189                         sched_remove(node);
1190
1191                 exchange(node, store);
1192                 return;
1193         }
1194
1195         if (mode_is_float(mode)) {
1196                 if (USE_SSE2(cg))
1197                         store = new_rd_ia32_xStore(dbg, irg, block, ptr, noreg, nomem, val);
1198                 else
1199                         store = new_rd_ia32_vfst(dbg, irg, block, ptr, noreg, nomem, val, mode);
1200         } else if (get_mode_size_bits(mode) == 128) {
1201                 // Spill 128 bit SSE registers
1202                 store = new_rd_ia32_xxStore(dbg, irg, block, ptr, noreg, nomem, val);
1203         } else if (get_mode_size_bits(mode) == 8) {
1204                 store = new_rd_ia32_Store8Bit(dbg, irg, block, ptr, noreg, nomem, val);
1205         } else {
1206                 store = new_rd_ia32_Store(dbg, irg, block, ptr, noreg, nomem, val);
1207         }
1208
1209         set_ia32_op_type(store, ia32_AddrModeD);
1210         set_ia32_ls_mode(store, mode);
1211         set_ia32_frame_ent(store, ent);
1212         set_ia32_use_frame(store);
1213         SET_IA32_ORIG_NODE(store, ia32_get_old_node_name(cg, node));
1214         DBG_OPT_SPILL2ST(node, store);
1215
1216         if (sched_point) {
1217                 sched_add_after(sched_point, store);
1218                 sched_remove(node);
1219         }
1220
1221         exchange(node, store);
1222 }
1223
1224 static ir_node *create_push(ia32_code_gen_t *cg, ir_node *node, ir_node *schedpoint, ir_node *sp, ir_node *mem, ir_entity *ent) {
1225         ir_graph *irg = get_irn_irg(node);
1226         dbg_info *dbg = get_irn_dbg_info(node);
1227         ir_node *block = get_nodes_block(node);
1228         ir_node *noreg = ia32_new_NoReg_gp(cg);
1229         ir_node *frame = get_irg_frame(irg);
1230
1231         ir_node *push = new_rd_ia32_Push(dbg, irg, block, frame, noreg, mem, sp, noreg);
1232
1233         set_ia32_frame_ent(push, ent);
1234         set_ia32_use_frame(push);
1235         set_ia32_op_type(push, ia32_AddrModeS);
1236         set_ia32_ls_mode(push, mode_Is);
1237
1238         sched_add_before(schedpoint, push);
1239         return push;
1240 }
1241
1242 static ir_node *create_pop(ia32_code_gen_t *cg, ir_node *node, ir_node *schedpoint, ir_node *sp, ir_entity *ent) {
1243         ir_graph *irg = get_irn_irg(node);
1244         dbg_info *dbg = get_irn_dbg_info(node);
1245         ir_node *block = get_nodes_block(node);
1246         ir_node *noreg = ia32_new_NoReg_gp(cg);
1247         ir_node *frame = get_irg_frame(irg);
1248
1249         ir_node *pop = new_rd_ia32_Pop(dbg, irg, block, frame, noreg, new_NoMem(), sp);
1250
1251         set_ia32_frame_ent(pop, ent);
1252         set_ia32_use_frame(pop);
1253         set_ia32_op_type(pop, ia32_AddrModeD);
1254         set_ia32_ls_mode(pop, mode_Is);
1255
1256         sched_add_before(schedpoint, pop);
1257
1258         return pop;
1259 }
1260
1261 static ir_node* create_spproj(ia32_code_gen_t *cg, ir_node *node, ir_node *pred, int pos) {
1262         ir_graph *irg = get_irn_irg(node);
1263         dbg_info *dbg = get_irn_dbg_info(node);
1264         ir_node *block = get_nodes_block(node);
1265         ir_mode *spmode = mode_Iu;
1266         const arch_register_t *spreg = &ia32_gp_regs[REG_ESP];
1267         ir_node *sp;
1268
1269         sp = new_rd_Proj(dbg, irg, block, pred, spmode, pos);
1270         arch_set_irn_register(cg->arch_env, sp, spreg);
1271
1272         return sp;
1273 }
1274
1275 /**
1276  * Transform memperm, currently we do this the ugly way and produce
1277  * push/pop into/from memory cascades. This is possible without using
1278  * any registers.
1279  */
1280 static void transform_MemPerm(ia32_code_gen_t *cg, ir_node *node) {
1281         ir_graph *irg = get_irn_irg(node);
1282         ir_node *block = get_nodes_block(node);
1283         ir_node *in[1];
1284         ir_node *keep;
1285         int i, arity;
1286         ir_node *sp = be_abi_get_ignore_irn(cg->birg->abi, &ia32_gp_regs[REG_ESP]);
1287         const ir_edge_t *edge;
1288         const ir_edge_t *next;
1289         ir_node **pops;
1290
1291         arity = be_get_MemPerm_entity_arity(node);
1292         pops = alloca(arity * sizeof(pops[0]));
1293
1294         // create pushs
1295         for(i = 0; i < arity; ++i) {
1296                 ir_entity *inent = be_get_MemPerm_in_entity(node, i);
1297                 ir_entity *outent = be_get_MemPerm_out_entity(node, i);
1298                 ir_type *enttype = get_entity_type(inent);
1299                 int entbits = get_type_size_bits(enttype);
1300                 int entbits2 = get_type_size_bits(get_entity_type(outent));
1301                 ir_node *mem = get_irn_n(node, i + 1);
1302                 ir_node *push;
1303
1304                 /* work around cases where entities have different sizes */
1305                 if(entbits2 < entbits)
1306                         entbits = entbits2;
1307                 assert( (entbits == 32 || entbits == 64) && "spillslot on x86 should be 32 or 64 bit");
1308
1309                 push = create_push(cg, node, node, sp, mem, inent);
1310                 sp = create_spproj(cg, node, push, pn_ia32_Push_stack);
1311                 if(entbits == 64) {
1312                         // add another push after the first one
1313                         push = create_push(cg, node, node, sp, mem, inent);
1314                         add_ia32_am_offs_int(push, 4);
1315                         sp = create_spproj(cg, node, push, pn_ia32_Push_stack);
1316                 }
1317
1318                 set_irn_n(node, i, new_Bad());
1319         }
1320
1321         // create pops
1322         for(i = arity - 1; i >= 0; --i) {
1323                 ir_entity *inent = be_get_MemPerm_in_entity(node, i);
1324                 ir_entity *outent = be_get_MemPerm_out_entity(node, i);
1325                 ir_type *enttype = get_entity_type(outent);
1326                 int entbits = get_type_size_bits(enttype);
1327                 int entbits2 = get_type_size_bits(get_entity_type(inent));
1328                 ir_node *pop;
1329
1330                 /* work around cases where entities have different sizes */
1331                 if(entbits2 < entbits)
1332                         entbits = entbits2;
1333                 assert( (entbits == 32 || entbits == 64) && "spillslot on x86 should be 32 or 64 bit");
1334
1335                 pop = create_pop(cg, node, node, sp, outent);
1336                 sp = create_spproj(cg, node, pop, pn_ia32_Pop_stack);
1337                 if(entbits == 64) {
1338                         add_ia32_am_offs_int(pop, 4);
1339
1340                         // add another pop after the first one
1341                         pop = create_pop(cg, node, node, sp, outent);
1342                         sp = create_spproj(cg, node, pop, pn_ia32_Pop_stack);
1343                 }
1344
1345                 pops[i] = pop;
1346         }
1347
1348         in[0] = sp;
1349         keep = be_new_Keep(&ia32_reg_classes[CLASS_ia32_gp], irg, block, 1, in);
1350         sched_add_before(node, keep);
1351
1352         // exchange memprojs
1353         foreach_out_edge_safe(node, edge, next) {
1354                 ir_node *proj = get_edge_src_irn(edge);
1355                 int p = get_Proj_proj(proj);
1356
1357                 assert(p < arity);
1358
1359                 set_Proj_pred(proj, pops[p]);
1360                 set_Proj_proj(proj, pn_ia32_Pop_M);
1361         }
1362
1363         // remove memperm
1364         arity = get_irn_arity(node);
1365         for(i = 0; i < arity; ++i) {
1366                 set_irn_n(node, i, new_Bad());
1367         }
1368         sched_remove(node);
1369 }
1370
1371 /**
1372  * Block-Walker: Calls the transform functions Spill and Reload.
1373  */
1374 static void ia32_after_ra_walker(ir_node *block, void *env) {
1375         ir_node *node, *prev;
1376         ia32_code_gen_t *cg = env;
1377
1378         /* beware: the schedule is changed here */
1379         for (node = sched_last(block); !sched_is_begin(node); node = prev) {
1380                 prev = sched_prev(node);
1381
1382                 if (be_is_Reload(node)) {
1383                         transform_to_Load(cg, node);
1384                 } else if (be_is_Spill(node)) {
1385                         transform_to_Store(cg, node);
1386                 } else if(be_is_MemPerm(node)) {
1387                         transform_MemPerm(cg, node);
1388                 }
1389         }
1390 }
1391
1392 /**
1393  * Collects nodes that need frame entities assigned.
1394  */
1395 static void ia32_collect_frame_entity_nodes(ir_node *node, void *data)
1396 {
1397         be_fec_env_t *env = data;
1398
1399         if (be_is_Reload(node) && be_get_frame_entity(node) == NULL) {
1400                 const ir_mode *mode = get_spill_mode_mode(get_irn_mode(node));
1401                 int align = get_mode_size_bytes(mode);
1402                 be_node_needs_frame_entity(env, node, mode, align);
1403         } else if(is_ia32_irn(node) && get_ia32_frame_ent(node) == NULL
1404                   && is_ia32_use_frame(node)) {
1405                 if (is_ia32_need_stackent(node) || is_ia32_Load(node)) {
1406                         const ir_mode     *mode  = get_ia32_ls_mode(node);
1407                         const ia32_attr_t *attr  = get_ia32_attr_const(node);
1408                         int                align = get_mode_size_bytes(mode);
1409
1410                         if(attr->data.need_64bit_stackent) {
1411                                 mode = mode_Ls;
1412                         }
1413                         if(attr->data.need_32bit_stackent) {
1414                                 mode = mode_Is;
1415                         }
1416                         be_node_needs_frame_entity(env, node, mode, align);
1417                 } else if (is_ia32_vfild(node) || is_ia32_xLoad(node)
1418                            || is_ia32_vfld(node)) {
1419                         const ir_mode *mode = get_ia32_ls_mode(node);
1420                         int align = 4;
1421                         be_node_needs_frame_entity(env, node, mode, align);
1422                 } else if(is_ia32_FldCW(node)) {
1423                         const ir_mode *mode = ia32_reg_classes[CLASS_ia32_fp_cw].mode;
1424                         int align = 4;
1425                         be_node_needs_frame_entity(env, node, mode, align);
1426                 } else {
1427 #ifndef NDEBUG
1428                         assert(is_ia32_St(node) ||
1429                                    is_ia32_xStoreSimple(node) ||
1430                                    is_ia32_vfst(node) ||
1431                                    is_ia32_vfist(node) ||
1432                                is_ia32_FnstCW(node));
1433 #endif
1434                 }
1435         }
1436 }
1437
1438 /**
1439  * We transform Spill and Reload here. This needs to be done before
1440  * stack biasing otherwise we would miss the corrected offset for these nodes.
1441  */
1442 static void ia32_after_ra(void *self) {
1443         ia32_code_gen_t *cg = self;
1444         ir_graph *irg = cg->irg;
1445         be_fec_env_t *fec_env = be_new_frame_entity_coalescer(cg->birg);
1446
1447         /* create and coalesce frame entities */
1448         irg_walk_graph(irg, NULL, ia32_collect_frame_entity_nodes, fec_env);
1449         be_assign_entities(fec_env);
1450         be_free_frame_entity_coalescer(fec_env);
1451
1452         irg_block_walk_graph(irg, NULL, ia32_after_ra_walker, cg);
1453 }
1454
1455 /**
1456  * Last touchups for the graph before emit: x87 simulation to replace the
1457  * virtual with real x87 instructions, creating a block schedule and peephole
1458  * optimisations.
1459  */
1460 static void ia32_finish(void *self) {
1461         ia32_code_gen_t *cg = self;
1462         ir_graph        *irg = cg->irg;
1463
1464         ia32_finish_irg(irg, cg);
1465
1466         /* we might have to rewrite x87 virtual registers */
1467         if (cg->do_x87_sim) {
1468                 x87_simulate_graph(cg->arch_env, cg->birg);
1469         }
1470
1471         /* create block schedule, this also removes empty blocks which might
1472          * produce critical edges */
1473         cg->blk_sched = be_create_block_schedule(irg, cg->birg->exec_freq);
1474
1475         /* do peephole optimisations */
1476         ia32_peephole_optimization(irg, cg);
1477 }
1478
1479 /**
1480  * Emits the code, closes the output file and frees
1481  * the code generator interface.
1482  */
1483 static void ia32_codegen(void *self) {
1484         ia32_code_gen_t *cg = self;
1485         ir_graph        *irg = cg->irg;
1486
1487         ia32_gen_routine(cg, irg);
1488
1489         cur_reg_set = NULL;
1490
1491         /* remove it from the isa */
1492         cg->isa->cg = NULL;
1493
1494         assert(ia32_current_cg == cg);
1495         ia32_current_cg = NULL;
1496
1497         /* de-allocate code generator */
1498         del_set(cg->reg_set);
1499         free(cg);
1500 }
1501
1502 static void *ia32_cg_init(be_irg_t *birg);
1503
1504 static const arch_code_generator_if_t ia32_code_gen_if = {
1505         ia32_cg_init,
1506         ia32_before_abi,     /* before abi introduce hook */
1507         ia32_prepare_graph,
1508         NULL,                /* spill */
1509         ia32_before_sched,   /* before scheduling hook */
1510         ia32_before_ra,      /* before register allocation hook */
1511         ia32_after_ra,       /* after register allocation hook */
1512         ia32_finish,         /* called before codegen */
1513         ia32_codegen         /* emit && done */
1514 };
1515
1516 /**
1517  * Initializes a IA32 code generator.
1518  */
1519 static void *ia32_cg_init(be_irg_t *birg) {
1520         ia32_isa_t      *isa = (ia32_isa_t *)birg->main_env->arch_env->isa;
1521         ia32_code_gen_t *cg  = xcalloc(1, sizeof(*cg));
1522
1523         cg->impl      = &ia32_code_gen_if;
1524         cg->irg       = birg->irg;
1525         cg->reg_set   = new_set(ia32_cmp_irn_reg_assoc, 1024);
1526         cg->arch_env  = birg->main_env->arch_env;
1527         cg->isa       = isa;
1528         cg->birg      = birg;
1529         cg->blk_sched = NULL;
1530         cg->fp_kind   = isa->fp_kind;
1531         cg->dump      = (birg->main_env->options->dump_flags & DUMP_BE) ? 1 : 0;
1532
1533         /* copy optimizations from isa for easier access */
1534         cg->opt      = isa->opt;
1535         cg->arch     = isa->arch;
1536         cg->opt_arch = isa->opt_arch;
1537
1538         /* enter it */
1539         isa->cg = cg;
1540
1541 #ifndef NDEBUG
1542         if (isa->name_obst) {
1543                 obstack_free(isa->name_obst, NULL);
1544                 obstack_init(isa->name_obst);
1545         }
1546 #endif /* NDEBUG */
1547
1548         cur_reg_set = cg->reg_set;
1549
1550         ia32_irn_ops.cg = cg;
1551
1552         assert(ia32_current_cg == NULL);
1553         ia32_current_cg = cg;
1554
1555         return (arch_code_generator_t *)cg;
1556 }
1557
1558
1559
1560 /*****************************************************************
1561  *  ____             _                  _   _____  _____
1562  * |  _ \           | |                | | |_   _|/ ____|  /\
1563  * | |_) | __ _  ___| | _____ _ __   __| |   | | | (___   /  \
1564  * |  _ < / _` |/ __| |/ / _ \ '_ \ / _` |   | |  \___ \ / /\ \
1565  * | |_) | (_| | (__|   <  __/ | | | (_| |  _| |_ ____) / ____ \
1566  * |____/ \__,_|\___|_|\_\___|_| |_|\__,_| |_____|_____/_/    \_\
1567  *
1568  *****************************************************************/
1569
1570 /**
1571  * Set output modes for GCC
1572  */
1573 static const tarval_mode_info mo_integer = {
1574         TVO_HEX,
1575         "0x",
1576         NULL,
1577 };
1578
1579 /*
1580  * set the tarval output mode of all integer modes to decimal
1581  */
1582 static void set_tarval_output_modes(void)
1583 {
1584         int i;
1585
1586         for (i = get_irp_n_modes() - 1; i >= 0; --i) {
1587                 ir_mode *mode = get_irp_mode(i);
1588
1589                 if (mode_is_int(mode))
1590                         set_tarval_mode_output_option(mode, &mo_integer);
1591         }
1592 }
1593
1594 const arch_isa_if_t ia32_isa_if;
1595
1596 /**
1597  * The template that generates a new ISA object.
1598  * Note that this template can be changed by command line
1599  * arguments.
1600  */
1601 static ia32_isa_t ia32_isa_template = {
1602         {
1603                 &ia32_isa_if,            /* isa interface implementation */
1604                 &ia32_gp_regs[REG_ESP],  /* stack pointer register */
1605                 &ia32_gp_regs[REG_EBP],  /* base pointer register */
1606                 -1,                      /* stack direction */
1607                 NULL,                    /* main environment */
1608                 7,                       /* costs for a spill instruction */
1609                 5,                       /* costs for a reload instruction */
1610         },
1611         NULL,                    /* 16bit register names */
1612         NULL,                    /* 8bit register names */
1613         NULL,                    /* 8bit register names high */
1614         NULL,                    /* types */
1615         NULL,                    /* tv_ents */
1616         (0                 |
1617         IA32_OPT_INCDEC    |     /* optimize add 1, sub 1 into inc/dec               default: on */
1618         IA32_OPT_CC),
1619         arch_pentium_4,          /* instruction architecture */
1620         arch_pentium_4,          /* optimize for architecture */
1621         fp_x87,                  /* floating point mode */
1622         NULL,                    /* current code generator */
1623 #ifndef NDEBUG
1624         NULL,                    /* name obstack */
1625         0                        /* name obst size */
1626 #endif
1627 };
1628
1629 static void set_arch_costs(enum cpu_support arch);
1630
1631 /**
1632  * Initializes the backend ISA.
1633  */
1634 static void *ia32_init(FILE *file_handle) {
1635         static int inited = 0;
1636         ia32_isa_t *isa;
1637
1638         if (inited)
1639                 return NULL;
1640         inited = 1;
1641
1642         set_tarval_output_modes();
1643
1644         isa = xmalloc(sizeof(*isa));
1645         memcpy(isa, &ia32_isa_template, sizeof(*isa));
1646
1647         if(mode_fpcw == NULL) {
1648                 mode_fpcw = new_ir_mode("Fpcw", irms_int_number, 16, 0, irma_none, 0);
1649         }
1650
1651         ia32_register_init();
1652         ia32_create_opcodes();
1653
1654         set_arch_costs(isa->opt_arch);
1655
1656         if ((ARCH_INTEL(isa->arch) && isa->arch < arch_pentium_4) ||
1657             (ARCH_AMD(isa->arch) && isa->arch < arch_athlon))
1658                 /* no SSE2 for these cpu's */
1659                 isa->fp_kind = fp_x87;
1660
1661         if (ARCH_INTEL(isa->opt_arch) && isa->opt_arch >= arch_pentium_4) {
1662                 /* Pentium 4 don't like inc and dec instructions */
1663                 isa->opt &= ~IA32_OPT_INCDEC;
1664         }
1665
1666         be_emit_init(file_handle);
1667         isa->regs_16bit     = pmap_create();
1668         isa->regs_8bit      = pmap_create();
1669         isa->regs_8bit_high = pmap_create();
1670         isa->types          = pmap_create();
1671         isa->tv_ent         = pmap_create();
1672         isa->cpu            = ia32_init_machine_description();
1673
1674         ia32_build_16bit_reg_map(isa->regs_16bit);
1675         ia32_build_8bit_reg_map(isa->regs_8bit);
1676         ia32_build_8bit_reg_map_high(isa->regs_8bit_high);
1677
1678 #ifndef NDEBUG
1679         isa->name_obst = xmalloc(sizeof(*isa->name_obst));
1680         obstack_init(isa->name_obst);
1681 #endif /* NDEBUG */
1682
1683         /* enter the ISA object into the intrinsic environment */
1684         intrinsic_env.isa = isa;
1685         ia32_handle_intrinsics();
1686
1687         /* needed for the debug support */
1688         be_gas_emit_switch_section(GAS_SECTION_TEXT);
1689         be_emit_cstring(".Ltext0:\n");
1690         be_emit_write_line();
1691
1692         /* we mark referenced global entities, so we can only emit those which
1693          * are actually referenced. (Note: you mustn't use the type visited flag
1694          * elsewhere in the backend)
1695          */
1696         inc_master_type_visited();
1697
1698         return isa;
1699 }
1700
1701
1702
1703 /**
1704  * Closes the output file and frees the ISA structure.
1705  */
1706 static void ia32_done(void *self) {
1707         ia32_isa_t *isa = self;
1708
1709         /* emit now all global declarations */
1710         be_gas_emit_decls(isa->arch_isa.main_env, 1);
1711
1712         pmap_destroy(isa->regs_16bit);
1713         pmap_destroy(isa->regs_8bit);
1714         pmap_destroy(isa->regs_8bit_high);
1715         pmap_destroy(isa->tv_ent);
1716         pmap_destroy(isa->types);
1717
1718 #ifndef NDEBUG
1719         obstack_free(isa->name_obst, NULL);
1720 #endif /* NDEBUG */
1721
1722         be_emit_exit();
1723
1724         free(self);
1725 }
1726
1727
1728 /**
1729  * Return the number of register classes for this architecture.
1730  * We report always these:
1731  *  - the general purpose registers
1732  *  - the SSE floating point register set
1733  *  - the virtual floating point registers
1734  *  - the SSE vector register set
1735  */
1736 static unsigned ia32_get_n_reg_class(const void *self) {
1737         (void) self;
1738         return N_CLASSES;
1739 }
1740
1741 /**
1742  * Return the register class for index i.
1743  */
1744 static const arch_register_class_t *ia32_get_reg_class(const void *self,
1745                                                        unsigned i)
1746 {
1747         (void) self;
1748         assert(i < N_CLASSES);
1749         return &ia32_reg_classes[i];
1750 }
1751
1752 /**
1753  * Get the register class which shall be used to store a value of a given mode.
1754  * @param self The this pointer.
1755  * @param mode The mode in question.
1756  * @return A register class which can hold values of the given mode.
1757  */
1758 const arch_register_class_t *ia32_get_reg_class_for_mode(const void *self, const ir_mode *mode) {
1759         const ia32_isa_t *isa = self;
1760         if (mode_is_float(mode)) {
1761                 return USE_SSE2(isa) ? &ia32_reg_classes[CLASS_ia32_xmm] : &ia32_reg_classes[CLASS_ia32_vfp];
1762         }
1763         else
1764                 return &ia32_reg_classes[CLASS_ia32_gp];
1765 }
1766
1767 /**
1768  * Get the ABI restrictions for procedure calls.
1769  * @param self        The this pointer.
1770  * @param method_type The type of the method (procedure) in question.
1771  * @param abi         The abi object to be modified
1772  */
1773 static void ia32_get_call_abi(const void *self, ir_type *method_type, be_abi_call_t *abi) {
1774         const ia32_isa_t *isa = self;
1775         ir_type  *tp;
1776         ir_mode  *mode;
1777         unsigned  cc;
1778         int       n, i, regnum;
1779         be_abi_call_flags_t call_flags = be_abi_call_get_flags(abi);
1780
1781         /* set abi flags for calls */
1782         call_flags.bits.left_to_right         = 0;  /* always last arg first on stack */
1783         call_flags.bits.store_args_sequential = 0;
1784         /* call_flags.bits.try_omit_fp                 not changed: can handle both settings */
1785         call_flags.bits.fp_free               = 0;  /* the frame pointer is fixed in IA32 */
1786         call_flags.bits.call_has_imm          = 1;  /* IA32 calls can have immediate address */
1787
1788         /* set parameter passing style */
1789         be_abi_call_set_flags(abi, call_flags, &ia32_abi_callbacks);
1790
1791         if (get_method_variadicity(method_type) == variadicity_variadic) {
1792                 /* pass all parameters of a variadic function on the stack */
1793                 cc = cc_cdecl_set;
1794         } else {
1795                 cc = get_method_calling_convention(method_type);
1796                 if (get_method_additional_properties(method_type) & mtp_property_private
1797                                 && (ia32_isa_template.opt & IA32_OPT_CC)) {
1798                         /* set the calling conventions to register parameter */
1799                         cc = (cc & ~cc_bits) | cc_reg_param;
1800                 }
1801         }
1802         n = get_method_n_params(method_type);
1803         for (i = regnum = 0; i < n; i++) {
1804                 const ir_mode         *mode;
1805                 const arch_register_t *reg = NULL;
1806
1807                 tp   = get_method_param_type(method_type, i);
1808                 mode = get_type_mode(tp);
1809                 if (mode != NULL) {
1810                         reg  = ia32_get_RegParam_reg(isa->cg, cc, regnum, mode);
1811                 }
1812                 if (reg != NULL) {
1813                         be_abi_call_param_reg(abi, i, reg);
1814                         ++regnum;
1815                 } else {
1816                         be_abi_call_param_stack(abi, i, 4, 0, 0);
1817                 }
1818         }
1819
1820         /* set return registers */
1821         n = get_method_n_ress(method_type);
1822
1823         assert(n <= 2 && "more than two results not supported");
1824
1825         /* In case of 64bit returns, we will have two 32bit values */
1826         if (n == 2) {
1827                 tp   = get_method_res_type(method_type, 0);
1828                 mode = get_type_mode(tp);
1829
1830                 assert(!mode_is_float(mode) && "two FP results not supported");
1831
1832                 tp   = get_method_res_type(method_type, 1);
1833                 mode = get_type_mode(tp);
1834
1835                 assert(!mode_is_float(mode) && "mixed INT, FP results not supported");
1836
1837                 be_abi_call_res_reg(abi, 0, &ia32_gp_regs[REG_EAX]);
1838                 be_abi_call_res_reg(abi, 1, &ia32_gp_regs[REG_EDX]);
1839         }
1840         else if (n == 1) {
1841                 const arch_register_t *reg;
1842
1843                 tp   = get_method_res_type(method_type, 0);
1844                 assert(is_atomic_type(tp));
1845                 mode = get_type_mode(tp);
1846
1847                 reg = mode_is_float(mode) ? &ia32_vfp_regs[REG_VF0] : &ia32_gp_regs[REG_EAX];
1848
1849                 be_abi_call_res_reg(abi, 0, reg);
1850         }
1851 }
1852
1853
1854 static const void *ia32_get_irn_ops(const arch_irn_handler_t *self,
1855                                     const ir_node *irn)
1856 {
1857         (void) self;
1858         (void) irn;
1859         return &ia32_irn_ops;
1860 }
1861
1862 const arch_irn_handler_t ia32_irn_handler = {
1863         ia32_get_irn_ops
1864 };
1865
1866 const arch_irn_handler_t *ia32_get_irn_handler(const void *self)
1867 {
1868         (void) self;
1869         return &ia32_irn_handler;
1870 }
1871
1872 int ia32_to_appear_in_schedule(void *block_env, const ir_node *irn)
1873 {
1874         (void) block_env;
1875
1876         if(!is_ia32_irn(irn)) {
1877                 return -1;
1878         }
1879
1880         if(is_ia32_NoReg_GP(irn) || is_ia32_NoReg_VFP(irn) || is_ia32_NoReg_XMM(irn)
1881                 || is_ia32_Unknown_GP(irn) || is_ia32_Unknown_XMM(irn)
1882                 || is_ia32_Unknown_VFP(irn) || is_ia32_ChangeCW(irn)
1883                 || is_ia32_Immediate(irn))
1884                 return 0;
1885
1886         return 1;
1887 }
1888
1889 /**
1890  * Initializes the code generator interface.
1891  */
1892 static const arch_code_generator_if_t *ia32_get_code_generator_if(void *self)
1893 {
1894         (void) self;
1895         return &ia32_code_gen_if;
1896 }
1897
1898 /**
1899  * Returns the estimated execution time of an ia32 irn.
1900  */
1901 static sched_timestep_t ia32_sched_exectime(void *env, const ir_node *irn) {
1902         const arch_env_t *arch_env = env;
1903         return is_ia32_irn(irn) ? ia32_get_op_estimated_cost(arch_get_irn_ops(arch_env, irn), irn) : 1;
1904 }
1905
1906 list_sched_selector_t ia32_sched_selector;
1907
1908 /**
1909  * Returns the reg_pressure scheduler with to_appear_in_schedule() overloaded
1910  */
1911 static const list_sched_selector_t *ia32_get_list_sched_selector(
1912                 const void *self, list_sched_selector_t *selector)
1913 {
1914         (void) self;
1915         memcpy(&ia32_sched_selector, selector, sizeof(ia32_sched_selector));
1916         ia32_sched_selector.exectime              = ia32_sched_exectime;
1917         ia32_sched_selector.to_appear_in_schedule = ia32_to_appear_in_schedule;
1918         return &ia32_sched_selector;
1919 }
1920
1921 static const ilp_sched_selector_t *ia32_get_ilp_sched_selector(const void *self)
1922 {
1923         (void) self;
1924         return NULL;
1925 }
1926
1927 /**
1928  * Returns the necessary byte alignment for storing a register of given class.
1929  */
1930 static int ia32_get_reg_class_alignment(const void *self,
1931                                         const arch_register_class_t *cls)
1932 {
1933         ir_mode *mode = arch_register_class_mode(cls);
1934         int bytes     = get_mode_size_bytes(mode);
1935         (void) self;
1936
1937         if (mode_is_float(mode) && bytes > 8)
1938                 return 16;
1939         return bytes;
1940 }
1941
1942 static const be_execution_unit_t ***ia32_get_allowed_execution_units(
1943                 const void *self, const ir_node *irn)
1944 {
1945         static const be_execution_unit_t *_allowed_units_BRANCH[] = {
1946                 &ia32_execution_units_BRANCH[IA32_EXECUNIT_TP_BRANCH_BRANCH1],
1947                 &ia32_execution_units_BRANCH[IA32_EXECUNIT_TP_BRANCH_BRANCH2],
1948                 NULL,
1949         };
1950         static const be_execution_unit_t *_allowed_units_GP[] = {
1951                 &ia32_execution_units_GP[IA32_EXECUNIT_TP_GP_GP_EAX],
1952                 &ia32_execution_units_GP[IA32_EXECUNIT_TP_GP_GP_EBX],
1953                 &ia32_execution_units_GP[IA32_EXECUNIT_TP_GP_GP_ECX],
1954                 &ia32_execution_units_GP[IA32_EXECUNIT_TP_GP_GP_EDX],
1955                 &ia32_execution_units_GP[IA32_EXECUNIT_TP_GP_GP_ESI],
1956                 &ia32_execution_units_GP[IA32_EXECUNIT_TP_GP_GP_EDI],
1957                 &ia32_execution_units_GP[IA32_EXECUNIT_TP_GP_GP_EBP],
1958                 NULL,
1959         };
1960         static const be_execution_unit_t *_allowed_units_DUMMY[] = {
1961                 &be_machine_execution_units_DUMMY[0],
1962                 NULL,
1963         };
1964         static const be_execution_unit_t **_units_callret[] = {
1965                 _allowed_units_BRANCH,
1966                 NULL
1967         };
1968         static const be_execution_unit_t **_units_other[] = {
1969                 _allowed_units_GP,
1970                 NULL
1971         };
1972         static const be_execution_unit_t **_units_dummy[] = {
1973                 _allowed_units_DUMMY,
1974                 NULL
1975         };
1976         const be_execution_unit_t ***ret;
1977         (void) self;
1978
1979         if (is_ia32_irn(irn)) {
1980                 ret = get_ia32_exec_units(irn);
1981         }
1982         else if (is_be_node(irn)) {
1983                 if (be_is_Call(irn) || be_is_Return(irn)) {
1984                         ret = _units_callret;
1985                 }
1986                 else if (be_is_Barrier(irn)) {
1987                         ret = _units_dummy;
1988                 }
1989                 else {
1990                          ret = _units_other;
1991                 }
1992         }
1993         else {
1994                 ret = _units_dummy;
1995         }
1996
1997         return ret;
1998 }
1999
2000 /**
2001  * Return the abstract ia32 machine.
2002  */
2003 static const be_machine_t *ia32_get_machine(const void *self) {
2004         const ia32_isa_t *isa = self;
2005         return isa->cpu;
2006 }
2007
2008 /**
2009  * Return irp irgs in the desired order.
2010  */
2011 static ir_graph **ia32_get_irg_list(const void *self, ir_graph ***irg_list)
2012 {
2013         (void) self;
2014         (void) irg_list;
2015         return NULL;
2016 }
2017
2018 /**
2019  * Allows or disallows the creation of Psi nodes for the given Phi nodes.
2020  * @return 1 if allowed, 0 otherwise
2021  */
2022 static int ia32_is_psi_allowed(ir_node *sel, ir_node *phi_list, int i, int j)
2023 {
2024         ir_node *phi;
2025
2026         (void)sel;
2027         (void)i;
2028         (void)j;
2029
2030         /* we can't handle psis with 64bit compares yet */
2031         if(is_Proj(sel)) {
2032                 ir_node *pred = get_Proj_pred(sel);
2033                 if(is_Cmp(pred)) {
2034                         ir_node *left     = get_Cmp_left(pred);
2035                         ir_mode *cmp_mode = get_irn_mode(left);
2036                         if(!mode_is_float(cmp_mode) && get_mode_size_bits(cmp_mode) > 32)
2037                                 return 0;
2038                 }
2039         }
2040
2041         /* check the Phi nodes */
2042         for (phi = phi_list; phi; phi = get_irn_link(phi)) {
2043                 ir_mode *mode = get_irn_mode(phi);
2044
2045                 if (mode_is_float(mode) || get_mode_size_bits(mode) > 32)
2046                         return 0;
2047         }
2048
2049         return 1;
2050 }
2051
2052 typedef struct insn_const {
2053         int add_cost;       /**< cost of an add instruction */
2054         int lea_cost;       /**< cost of a lea instruction */
2055         int const_shf_cost; /**< cost of a constant shift instruction */
2056         int cost_mul_start; /**< starting cost of a multiply instruction */
2057         int cost_mul_bit;   /**< cost of multiply for every set bit */
2058 } insn_const;
2059
2060 /* costs for the i386 */
2061 static const insn_const i386_cost = {
2062         1,   /* cost of an add instruction */
2063         1,   /* cost of a lea instruction */
2064         2,   /* cost of a constant shift instruction */
2065         6,   /* starting cost of a multiply instruction */
2066         1    /* cost of multiply for every set bit */
2067 };
2068
2069 /* costs for the i486 */
2070 static const insn_const i486_cost = {
2071         1,   /* cost of an add instruction */
2072         1,   /* cost of a lea instruction */
2073         2,   /* cost of a constant shift instruction */
2074         12,  /* starting cost of a multiply instruction */
2075         1    /* cost of multiply for every set bit */
2076 };
2077
2078 /* costs for the Pentium */
2079 static const insn_const pentium_cost = {
2080         1,   /* cost of an add instruction */
2081         1,   /* cost of a lea instruction */
2082         1,   /* cost of a constant shift instruction */
2083         11,  /* starting cost of a multiply instruction */
2084         0    /* cost of multiply for every set bit */
2085 };
2086
2087 /* costs for the Pentium Pro */
2088 static const insn_const pentiumpro_cost = {
2089         1,   /* cost of an add instruction */
2090         1,   /* cost of a lea instruction */
2091         1,   /* cost of a constant shift instruction */
2092         4,   /* starting cost of a multiply instruction */
2093         0    /* cost of multiply for every set bit */
2094 };
2095
2096 /* costs for the K6 */
2097 static const insn_const k6_cost = {
2098         1,   /* cost of an add instruction */
2099         2,   /* cost of a lea instruction */
2100         1,   /* cost of a constant shift instruction */
2101         3,   /* starting cost of a multiply instruction */
2102         0    /* cost of multiply for every set bit */
2103 };
2104
2105 /* costs for the Athlon */
2106 static const insn_const athlon_cost = {
2107         1,   /* cost of an add instruction */
2108         2,   /* cost of a lea instruction */
2109         1,   /* cost of a constant shift instruction */
2110         5,   /* starting cost of a multiply instruction */
2111         0    /* cost of multiply for every set bit */
2112 };
2113
2114 /* costs for the Pentium 4 */
2115 static const insn_const pentium4_cost = {
2116         1,   /* cost of an add instruction */
2117         3,   /* cost of a lea instruction */
2118         4,   /* cost of a constant shift instruction */
2119         15,  /* starting cost of a multiply instruction */
2120         0    /* cost of multiply for every set bit */
2121 };
2122
2123 /* costs for the Core */
2124 static const insn_const core_cost = {
2125         1,   /* cost of an add instruction */
2126         1,   /* cost of a lea instruction */
2127         1,   /* cost of a constant shift instruction */
2128         10,  /* starting cost of a multiply instruction */
2129         0    /* cost of multiply for every set bit */
2130 };
2131
2132 /* costs for the generic */
2133 static const insn_const generic_cost = {
2134         1,   /* cost of an add instruction */
2135         2,   /* cost of a lea instruction */
2136         1,   /* cost of a constant shift instruction */
2137         4,   /* starting cost of a multiply instruction */
2138         0    /* cost of multiply for every set bit */
2139 };
2140
2141 static const insn_const *arch_costs = &generic_cost;
2142
2143 static void set_arch_costs(enum cpu_support arch) {
2144         switch (arch) {
2145         case arch_i386:
2146                 arch_costs = &i386_cost;
2147                 break;
2148         case arch_i486:
2149                 arch_costs = &i486_cost;
2150                 break;
2151         case arch_pentium:
2152         case arch_pentium_mmx:
2153                 arch_costs = &pentium_cost;
2154                 break;
2155         case arch_pentium_pro:
2156         case arch_pentium_2:
2157         case arch_pentium_3:
2158                 arch_costs = &pentiumpro_cost;
2159                 break;
2160         case arch_pentium_4:
2161                 arch_costs = &pentium4_cost;
2162                 break;
2163         case arch_pentium_m:
2164                 arch_costs = &pentiumpro_cost;
2165                 break;
2166         case arch_core:
2167                 arch_costs = &core_cost;
2168                 break;
2169         case arch_k6:
2170                 arch_costs = &k6_cost;
2171                 break;
2172         case arch_athlon:
2173         case arch_athlon_xp:
2174         case arch_athlon_64:
2175         case arch_opteron:
2176                 arch_costs = &athlon_cost;
2177                 break;
2178         case arch_generic:
2179         default:
2180                 arch_costs = &generic_cost;
2181         }
2182 }
2183
2184 /**
2185  * Evaluate a given simple instruction.
2186  */
2187 static int ia32_evaluate_insn(insn_kind kind, tarval *tv) {
2188         int cost;
2189
2190         switch (kind) {
2191         case MUL:
2192                 cost =  arch_costs->cost_mul_start;
2193                 if (arch_costs->cost_mul_bit > 0) {
2194                         char *bitstr = get_tarval_bitpattern(tv);
2195                         int i;
2196
2197                         for (i = 0; bitstr[i] != '\0'; ++i) {
2198                                 if (bitstr[i] == '1') {
2199                                         cost += arch_costs->cost_mul_bit;
2200                                 }
2201                         }
2202                         free(bitstr);
2203                 }
2204                 return cost;
2205         case LEA:
2206                 return arch_costs->lea_cost;
2207         case ADD:
2208         case SUB:
2209                 return arch_costs->add_cost;
2210         case SHIFT:
2211                 return arch_costs->const_shf_cost;
2212         case ZERO:
2213                 return arch_costs->add_cost;
2214         default:
2215                 return 1;
2216         }
2217 }
2218
2219 /**
2220  * Returns the libFirm configuration parameter for this backend.
2221  */
2222 static const backend_params *ia32_get_libfirm_params(void) {
2223         static const ir_settings_if_conv_t ifconv = {
2224                 4,                    /* maxdepth, doesn't matter for Psi-conversion */
2225                 ia32_is_psi_allowed   /* allows or disallows Psi creation for given selector */
2226         };
2227         static const ir_settings_arch_dep_t ad = {
2228                 1,                   /* also use subs */
2229                 4,                   /* maximum shifts */
2230                 31,                  /* maximum shift amount */
2231                 ia32_evaluate_insn,  /* evaluate the instruction sequence */
2232
2233                 1,  /* allow Mulhs */
2234                 1,  /* allow Mulus */
2235                 32  /* Mulh allowed up to 32 bit */
2236         };
2237         static backend_params p = {
2238                 1,     /* need dword lowering */
2239                 1,     /* support inline assembly */
2240                 NULL,  /* no additional opcodes */
2241                 NULL,  /* will be set later */
2242                 ia32_create_intrinsic_fkt,
2243                 &intrinsic_env,  /* context for ia32_create_intrinsic_fkt */
2244                 NULL,  /* will be set below */
2245         };
2246
2247         p.dep_param    = &ad;
2248         p.if_conv_info = &ifconv;
2249         return &p;
2250 }
2251
2252 /* instruction set architectures. */
2253 static const lc_opt_enum_int_items_t arch_items[] = {
2254         { "386",        arch_i386, },
2255         { "486",        arch_i486, },
2256         { "pentium",    arch_pentium, },
2257         { "586",        arch_pentium, },
2258         { "pentiumpro", arch_pentium_pro, },
2259         { "686",        arch_pentium_pro, },
2260         { "pentiummmx", arch_pentium_mmx, },
2261         { "pentium2",   arch_pentium_2, },
2262         { "p2",         arch_pentium_2, },
2263         { "pentium3",   arch_pentium_3, },
2264         { "p3",         arch_pentium_3, },
2265         { "pentium4",   arch_pentium_4, },
2266         { "p4",         arch_pentium_4, },
2267         { "pentiumm",   arch_pentium_m, },
2268         { "pm",         arch_pentium_m, },
2269         { "core",       arch_core, },
2270         { "k6",         arch_k6, },
2271         { "athlon",     arch_athlon, },
2272         { "athlon-xp",  arch_athlon_xp, },
2273         { "athlon64",   arch_athlon_64, },
2274         { "opteron",    arch_opteron, },
2275         { "generic",    arch_generic, },
2276         { NULL,         0 }
2277 };
2278
2279 static lc_opt_enum_int_var_t arch_var = {
2280         &ia32_isa_template.arch, arch_items
2281 };
2282
2283 static lc_opt_enum_int_var_t opt_arch_var = {
2284         &ia32_isa_template.opt_arch, arch_items
2285 };
2286
2287 static const lc_opt_enum_int_items_t fp_unit_items[] = {
2288         { "x87" ,    fp_x87 },
2289         { "sse2",    fp_sse2 },
2290         { NULL,      0 }
2291 };
2292
2293 static lc_opt_enum_int_var_t fp_unit_var = {
2294         &ia32_isa_template.fp_kind, fp_unit_items
2295 };
2296
2297 static const lc_opt_enum_int_items_t gas_items[] = {
2298         { "normal",  GAS_FLAVOUR_NORMAL },
2299         { "mingw",   GAS_FLAVOUR_MINGW  },
2300         { NULL,      0 }
2301 };
2302
2303 static lc_opt_enum_int_var_t gas_var = {
2304         (int*) &be_gas_flavour, gas_items
2305 };
2306
2307 static const lc_opt_table_entry_t ia32_options[] = {
2308         LC_OPT_ENT_ENUM_INT("arch",      "select the instruction architecture", &arch_var),
2309         LC_OPT_ENT_ENUM_INT("opt",       "optimize for instruction architecture", &opt_arch_var),
2310         LC_OPT_ENT_ENUM_INT("fpunit",    "select the floating point unit", &fp_unit_var),
2311         LC_OPT_ENT_NEGBIT("nooptcc",  "do not optimize calling convention", &ia32_isa_template.opt, IA32_OPT_CC),
2312         LC_OPT_ENT_ENUM_INT("gasmode",   "set the GAS compatibility mode", &gas_var),
2313         LC_OPT_LAST
2314 };
2315
2316 const arch_isa_if_t ia32_isa_if = {
2317         ia32_init,
2318         ia32_done,
2319         ia32_get_n_reg_class,
2320         ia32_get_reg_class,
2321         ia32_get_reg_class_for_mode,
2322         ia32_get_call_abi,
2323         ia32_get_irn_handler,
2324         ia32_get_code_generator_if,
2325         ia32_get_list_sched_selector,
2326         ia32_get_ilp_sched_selector,
2327         ia32_get_reg_class_alignment,
2328         ia32_get_libfirm_params,
2329         ia32_get_allowed_execution_units,
2330         ia32_get_machine,
2331         ia32_get_irg_list,
2332 };
2333
2334 void ia32_init_emitter(void);
2335 void ia32_init_finish(void);
2336 void ia32_init_optimize(void);
2337 void ia32_init_transform(void);
2338 void ia32_init_x87(void);
2339
2340 void be_init_arch_ia32(void)
2341 {
2342         lc_opt_entry_t *be_grp = lc_opt_get_grp(firm_opt_get_root(), "be");
2343         lc_opt_entry_t *ia32_grp = lc_opt_get_grp(be_grp, "ia32");
2344
2345         lc_opt_add_table(ia32_grp, ia32_options);
2346         be_register_isa_if("ia32", &ia32_isa_if);
2347
2348         FIRM_DBG_REGISTER(dbg, "firm.be.ia32.cg");
2349
2350         ia32_init_emitter();
2351         ia32_init_finish();
2352         ia32_init_optimize();
2353         ia32_init_transform();
2354         ia32_init_x87();
2355 }
2356
2357 BE_REGISTER_MODULE_CONSTRUCTOR(be_init_arch_ia32);