nsz Git - libfirm/blob - ir/be/ia32/bearch_ia32.c

   1 /*
   2  * Copyright (C) 1995-2008 University of Karlsruhe.  All right reserved.
   3  *
   4  * This file is part of libFirm.
   5  *
   6  * This file may be distributed and/or modified under the terms of the
   7  * GNU General Public License version 2 as published by the Free Software
   8  * Foundation and appearing in the file LICENSE.GPL included in the
   9  * packaging of this file.
  10  *
  11  * Licensees holding valid libFirm Professional Edition licenses may use
  12  * this file in accordance with the libFirm Commercial License.
  13  * Agreement provided with the Software.
  14  *
  15  * This file is provided AS IS with NO WARRANTY OF ANY KIND, INCLUDING THE
  16  * WARRANTY OF DESIGN, MERCHANTABILITY AND FITNESS FOR A PARTICULAR
  17  * PURPOSE.
  18  */
  19
  20 /**
  21  * @file
  22  * @brief       This is the main ia32 firm backend driver.
  23  * @author      Christian Wuerdig
  24  * @version     $Id$
  25  */
  26 #include "config.h"
  27
  28 #include "lc_opts.h"
  29 #include "lc_opts_enum.h"
  30
  31 #include <math.h>
  32
  33 #include "irarch.h"
  34 #include "irgwalk.h"
  35 #include "irprog.h"
  36 #include "irprintf.h"
  37 #include "iredges_t.h"
  38 #include "ircons.h"
  39 #include "irflag.h"
  40 #include "irgmod.h"
  41 #include "irgopt.h"
  42 #include "irbitset.h"
  43 #include "irgopt.h"
  44 #include "irdump.h"
  45 #include "pdeq.h"
  46 #include "pset.h"
  47 #include "debug.h"
  48 #include "error.h"
  49 #include "xmalloc.h"
  50 #include "irtools.h"
  51 #include "iroptimize.h"
  52 #include "instrument.h"
  53 #include "iropt_t.h"
  54
  55 #include "../beabi.h"
  56 #include "../beirg.h"
  57 #include "../benode.h"
  58 #include "../belower.h"
  59 #include "../besched.h"
  60 #include "be.h"
  61 #include "../be_t.h"
  62 #include "../beirgmod.h"
  63 #include "../be_dbgout.h"
  64 #include "../beblocksched.h"
  65 #include "../bemachine.h"
  66 #include "../beilpsched.h"
  67 #include "../bespillslots.h"
  68 #include "../bemodule.h"
  69 #include "../begnuas.h"
  70 #include "../bestate.h"
  71 #include "../beflags.h"
  72 #include "../betranshlp.h"
  73 #include "../belistsched.h"
  74
  75 #include "bearch_ia32_t.h"
  76
  77 #include "ia32_new_nodes.h"
  78 #include "gen_ia32_regalloc_if.h"
  79 #include "gen_ia32_machine.h"
  80 #include "ia32_common_transform.h"
  81 #include "ia32_transform.h"
  82 #include "ia32_emitter.h"
  83 #include "ia32_map_regs.h"
  84 #include "ia32_optimize.h"
  85 #include "ia32_x87.h"
  86 #include "ia32_dbg_stat.h"
  87 #include "ia32_finish.h"
  88 #include "ia32_util.h"
  89 #include "ia32_fpu.h"
  90 #include "ia32_architecture.h"
  91
  92 #ifdef FIRM_GRGEN_BE
  93 #include "ia32_pbqp_transform.h"
  94
  95 transformer_t be_transformer = TRANSFORMER_DEFAULT;
  96 #endif
  97
  98 DEBUG_ONLY(static firm_dbg_module_t *dbg = NULL;)
  99
 100 ir_mode         *mode_fpcw       = NULL;
 101 ia32_code_gen_t *ia32_current_cg = NULL;
 102
 103 /** The current omit-fp state */
 104 static unsigned ia32_curr_fp_ommitted  = 0;
 105 static ir_type *omit_fp_between_type   = NULL;
 106 static ir_type *between_type           = NULL;
 107 static ir_entity *old_bp_ent           = NULL;
 108 static ir_entity *ret_addr_ent         = NULL;
 109 static ir_entity *omit_fp_ret_addr_ent = NULL;
 110
 111 /**
 112  * The environment for the intrinsic mapping.
 113  */
 114 static ia32_intrinsic_env_t intrinsic_env = {
 115         NULL,    /* the isa */
 116         NULL,    /* the irg, these entities belong to */
 117         NULL,    /* entity for __divdi3 library call */
 118         NULL,    /* entity for __moddi3 library call */
 119         NULL,    /* entity for __udivdi3 library call */
 120         NULL,    /* entity for __umoddi3 library call */
 121 };
 122
 123
 124 typedef ir_node *(*create_const_node_func) (dbg_info *dbg, ir_node *block);
 125
 126 /**
 127  * Used to create per-graph unique pseudo nodes.
 128  */
 129 static inline ir_node *create_const(ia32_code_gen_t *cg, ir_node **place,
 130                                     create_const_node_func func,
 131                                     const arch_register_t* reg)
 132 {
 133         ir_node *block, *res;
 134
 135         if (*place != NULL)
 136                 return *place;
 137
 138         block = get_irg_start_block(cg->irg);
 139         res = func(NULL, block);
 140         arch_set_irn_register(res, reg);
 141         *place = res;
 142
 143         return res;
 144 }
 145
 146 /* Creates the unique per irg GP NoReg node. */
 147 ir_node *ia32_new_NoReg_gp(ia32_code_gen_t *cg)
 148 {
 149         return create_const(cg, &cg->noreg_gp, new_bd_ia32_NoReg_GP,
 150                             &ia32_gp_regs[REG_GP_NOREG]);
 151 }
 152
 153 ir_node *ia32_new_NoReg_vfp(ia32_code_gen_t *cg)
 154 {
 155         return create_const(cg, &cg->noreg_vfp, new_bd_ia32_NoReg_VFP,
 156                             &ia32_vfp_regs[REG_VFP_NOREG]);
 157 }
 158
 159 ir_node *ia32_new_NoReg_xmm(ia32_code_gen_t *cg)
 160 {
 161         return create_const(cg, &cg->noreg_xmm, new_bd_ia32_NoReg_XMM,
 162                             &ia32_xmm_regs[REG_XMM_NOREG]);
 163 }
 164
 165 ir_node *ia32_new_Fpu_truncate(ia32_code_gen_t *cg)
 166 {
 167         return create_const(cg, &cg->fpu_trunc_mode, new_bd_ia32_ChangeCW,
 168                         &ia32_fp_cw_regs[REG_FPCW]);
 169 }
 170
 171
 172 /**
 173  * Returns the admissible noreg register node for input register pos of node irn.
 174  */
 175 static ir_node *ia32_get_admissible_noreg(ia32_code_gen_t *cg, ir_node *irn, int pos)
 176 {
 177         const arch_register_req_t *req = arch_get_register_req(irn, pos);
 178
 179         assert(req != NULL && "Missing register requirements");
 180         if (req->cls == &ia32_reg_classes[CLASS_ia32_gp])
 181                 return ia32_new_NoReg_gp(cg);
 182
 183         if (ia32_cg_config.use_sse2) {
 184                 return ia32_new_NoReg_xmm(cg);
 185         } else {
 186                 return ia32_new_NoReg_vfp(cg);
 187         }
 188 }
 189
 190
 191 static const arch_register_req_t *get_ia32_SwitchJmp_out_req(
 192                 const ir_node *node, int pos)
 193 {
 194         (void) node;
 195         (void) pos;
 196         return arch_no_register_req;
 197 }
 198
 199 static arch_irn_class_t ia32_classify(const ir_node *irn)
 200 {
 201         arch_irn_class_t classification = 0;
 202
 203         assert(is_ia32_irn(irn));
 204
 205         if (is_ia32_is_reload(irn))
 206                 classification |= arch_irn_class_reload;
 207
 208         if (is_ia32_is_spill(irn))
 209                 classification |= arch_irn_class_spill;
 210
 211         if (is_ia32_is_remat(irn))
 212                 classification |= arch_irn_class_remat;
 213
 214         return classification;
 215 }
 216
 217 /**
 218  * The IA32 ABI callback object.
 219  */
 220 typedef struct {
 221         be_abi_call_flags_bits_t flags;  /**< The call flags. */
 222         ir_graph *irg;                   /**< The associated graph. */
 223 } ia32_abi_env_t;
 224
 225 static ir_entity *ia32_get_frame_entity(const ir_node *irn)
 226 {
 227         return is_ia32_irn(irn) ? get_ia32_frame_ent(irn) : NULL;
 228 }
 229
 230 static void ia32_set_frame_entity(ir_node *node, ir_entity *entity)
 231 {
 232         if (is_be_node(node))
 233                 be_node_set_frame_entity(node, entity);
 234         else
 235                 set_ia32_frame_ent(node, entity);
 236 }
 237
 238 static void ia32_set_frame_offset(ir_node *irn, int bias)
 239 {
 240         if (get_ia32_frame_ent(irn) == NULL)
 241                 return;
 242
 243         if (is_ia32_Pop(irn) || is_ia32_PopMem(irn)) {
 244                 ir_graph          *irg     = get_irn_irg(irn);
 245                 be_stack_layout_t *layout  = be_get_irg_stack_layout(irg);
 246                 if (layout->sp_relative) {
 247                         /* Pop nodes modify the stack pointer before calculating the
 248                          * destination address, so fix this here
 249                          */
 250                         bias -= 4;
 251                 }
 252         }
 253         add_ia32_am_offs_int(irn, bias);
 254 }
 255
 256 static int ia32_get_sp_bias(const ir_node *node)
 257 {
 258         if (is_ia32_Call(node))
 259                 return -(int)get_ia32_call_attr_const(node)->pop;
 260
 261         if (is_ia32_Push(node))
 262                 return 4;
 263
 264         if (is_ia32_Pop(node) || is_ia32_PopMem(node))
 265                 return -4;
 266
 267         return 0;
 268 }
 269
 270 /**
 271  * Generate the routine prologue.
 272  *
 273  * @param self       The callback object.
 274  * @param mem        A pointer to the mem node. Update this if you define new memory.
 275  * @param reg_map    A map mapping all callee_save/ignore/parameter registers to their defining nodes.
 276  * @param stack_bias Points to the current stack bias, can be modified if needed.
 277  *
 278  * @return           The register which shall be used as a stack frame base.
 279  *
 280  * All nodes which define registers in @p reg_map must keep @p reg_map current.
 281  */
 282 static const arch_register_t *ia32_abi_prologue(void *self, ir_node **mem, pmap *reg_map, int *stack_bias)
 283 {
 284         ia32_abi_env_t   *env      = self;
 285         ia32_code_gen_t  *cg       = ia32_current_cg;
 286         const arch_env_t *arch_env = be_get_irg_arch_env(env->irg);
 287
 288         ia32_curr_fp_ommitted = env->flags.try_omit_fp;
 289         if (! env->flags.try_omit_fp) {
 290                 ir_node  *bl      = get_irg_start_block(env->irg);
 291                 ir_node  *curr_sp = be_abi_reg_map_get(reg_map, arch_env->sp);
 292                 ir_node  *curr_bp = be_abi_reg_map_get(reg_map, arch_env->bp);
 293                 ir_node  *noreg   = ia32_new_NoReg_gp(cg);
 294                 ir_node  *push;
 295
 296                 /* mark bp register as ignore */
 297                 be_set_constr_single_reg_out(get_Proj_pred(curr_bp),
 298                                 get_Proj_proj(curr_bp), arch_env->bp, arch_register_req_type_ignore);
 299
 300                 /* push ebp */
 301                 push    = new_bd_ia32_Push(NULL, bl, noreg, noreg, *mem, curr_bp, curr_sp);
 302                 curr_sp = new_r_Proj(push, get_irn_mode(curr_sp), pn_ia32_Push_stack);
 303                 *mem    = new_r_Proj(push, mode_M, pn_ia32_Push_M);
 304
 305                 /* the push must have SP out register */
 306                 arch_set_irn_register(curr_sp, arch_env->sp);
 307
 308                 /* this modifies the stack bias, because we pushed 32bit */
 309                 *stack_bias -= 4;
 310
 311                 /* move esp to ebp */
 312                 curr_bp = be_new_Copy(arch_env->bp->reg_class, bl, curr_sp);
 313                 be_set_constr_single_reg_out(curr_bp, 0, arch_env->bp,
 314                                              arch_register_req_type_ignore);
 315
 316                 /* beware: the copy must be done before any other sp use */
 317                 curr_sp = be_new_CopyKeep_single(arch_env->sp->reg_class, bl, curr_sp, curr_bp, get_irn_mode(curr_sp));
 318                 be_set_constr_single_reg_out(curr_sp, 0, arch_env->sp,
 319                                                      arch_register_req_type_produces_sp);
 320
 321                 be_abi_reg_map_set(reg_map, arch_env->sp, curr_sp);
 322                 be_abi_reg_map_set(reg_map, arch_env->bp, curr_bp);
 323
 324                 return arch_env->bp;
 325         }
 326
 327         return arch_env->sp;
 328 }
 329
 330 /**
 331  * Generate the routine epilogue.
 332  * @param self    The callback object.
 333  * @param bl      The block for the epilog
 334  * @param mem     A pointer to the mem node. Update this if you define new memory.
 335  * @param reg_map A map mapping all callee_save/ignore/parameter registers to their defining nodes.
 336  * @return        The register which shall be used as a stack frame base.
 337  *
 338  * All nodes which define registers in @p reg_map must keep @p reg_map current.
 339  */
 340 static void ia32_abi_epilogue(void *self, ir_node *bl, ir_node **mem, pmap *reg_map)
 341 {
 342         ia32_abi_env_t   *env      = self;
 343         const arch_env_t *arch_env = be_get_irg_arch_env(env->irg);
 344         ir_node          *curr_sp  = be_abi_reg_map_get(reg_map, arch_env->sp);
 345         ir_node          *curr_bp  = be_abi_reg_map_get(reg_map, arch_env->bp);
 346
 347         if (env->flags.try_omit_fp) {
 348                 /* simply remove the stack frame here */
 349                 curr_sp = be_new_IncSP(arch_env->sp, bl, curr_sp, BE_STACK_FRAME_SIZE_SHRINK, 0);
 350         } else {
 351                 ir_mode *mode_bp = arch_env->bp->reg_class->mode;
 352
 353                 if (ia32_cg_config.use_leave) {
 354                         ir_node *leave;
 355
 356                         /* leave */
 357                         leave   = new_bd_ia32_Leave(NULL, bl, curr_bp);
 358                         curr_bp = new_r_Proj(leave, mode_bp, pn_ia32_Leave_frame);
 359                         curr_sp = new_r_Proj(leave, get_irn_mode(curr_sp), pn_ia32_Leave_stack);
 360                 } else {
 361                         ir_node *pop;
 362
 363                         /* the old SP is not needed anymore (kill the proj) */
 364                         assert(is_Proj(curr_sp));
 365                         kill_node(curr_sp);
 366
 367                         /* copy ebp to esp */
 368                         curr_sp = be_new_Copy(&ia32_reg_classes[CLASS_ia32_gp], bl, curr_bp);
 369                         arch_set_irn_register(curr_sp, arch_env->sp);
 370                         be_set_constr_single_reg_out(curr_sp, 0, arch_env->sp,
 371                                                          arch_register_req_type_ignore);
 372
 373                         /* pop ebp */
 374                         pop     = new_bd_ia32_PopEbp(NULL, bl, *mem, curr_sp);
 375                         curr_bp = new_r_Proj(pop, mode_bp, pn_ia32_Pop_res);
 376                         curr_sp = new_r_Proj(pop, get_irn_mode(curr_sp), pn_ia32_Pop_stack);
 377
 378                         *mem = new_r_Proj(pop, mode_M, pn_ia32_Pop_M);
 379                 }
 380                 arch_set_irn_register(curr_sp, arch_env->sp);
 381                 arch_set_irn_register(curr_bp, arch_env->bp);
 382         }
 383
 384         be_abi_reg_map_set(reg_map, arch_env->sp, curr_sp);
 385         be_abi_reg_map_set(reg_map, arch_env->bp, curr_bp);
 386 }
 387
 388 /**
 389  * Initialize the callback object.
 390  * @param call The call object.
 391  * @param irg  The graph with the method.
 392  * @return     Some pointer. This pointer is passed to all other callback functions as self object.
 393  */
 394 static void *ia32_abi_init(const be_abi_call_t *call, ir_graph *irg)
 395 {
 396         ia32_abi_env_t      *env = XMALLOC(ia32_abi_env_t);
 397         be_abi_call_flags_t  fl  = be_abi_call_get_flags(call);
 398         env->flags = fl.bits;
 399         env->irg   = irg;
 400         return env;
 401 }
 402
 403 /**
 404  * Destroy the callback object.
 405  * @param self The callback object.
 406  */
 407 static void ia32_abi_done(void *self)
 408 {
 409         free(self);
 410 }
 411
 412 /**
 413  * Build the between type and entities if not already build.
 414  */
 415 static void ia32_build_between_type(void)
 416 {
 417 #define IDENT(s) new_id_from_chars(s, sizeof(s)-1)
 418         if (! between_type) {
 419                 ir_type *old_bp_type   = new_type_primitive(mode_Iu);
 420                 ir_type *ret_addr_type = new_type_primitive(mode_Iu);
 421
 422                 between_type           = new_type_struct(IDENT("ia32_between_type"));
 423                 old_bp_ent             = new_entity(between_type, IDENT("old_bp"), old_bp_type);
 424                 ret_addr_ent           = new_entity(between_type, IDENT("ret_addr"), ret_addr_type);
 425
 426                 set_entity_offset(old_bp_ent, 0);
 427                 set_entity_offset(ret_addr_ent, get_type_size_bytes(old_bp_type));
 428                 set_type_size_bytes(between_type, get_type_size_bytes(old_bp_type) + get_type_size_bytes(ret_addr_type));
 429                 set_type_state(between_type, layout_fixed);
 430
 431                 omit_fp_between_type = new_type_struct(IDENT("ia32_between_type_omit_fp"));
 432                 omit_fp_ret_addr_ent = new_entity(omit_fp_between_type, IDENT("ret_addr"), ret_addr_type);
 433
 434                 set_entity_offset(omit_fp_ret_addr_ent, 0);
 435                 set_type_size_bytes(omit_fp_between_type, get_type_size_bytes(ret_addr_type));
 436                 set_type_state(omit_fp_between_type, layout_fixed);
 437         }
 438 #undef IDENT
 439 }
 440
 441 /**
 442  * Produces the type which sits between the stack args and the locals on the stack.
 443  * it will contain the return address and space to store the old base pointer.
 444  * @return The Firm type modeling the ABI between type.
 445  */
 446 static ir_type *ia32_abi_get_between_type(void *self)
 447 {
 448         ia32_abi_env_t *env = self;
 449
 450         ia32_build_between_type();
 451         return env->flags.try_omit_fp ? omit_fp_between_type : between_type;
 452 }
 453
 454 /**
 455  * Return the stack entity that contains the return address.
 456  */
 457 ir_entity *ia32_get_return_address_entity(void)
 458 {
 459         ia32_build_between_type();
 460         return ia32_curr_fp_ommitted ? omit_fp_ret_addr_ent : ret_addr_ent;
 461 }
 462
 463 /**
 464  * Return the stack entity that contains the frame address.
 465  */
 466 ir_entity *ia32_get_frame_address_entity(void)
 467 {
 468         ia32_build_between_type();
 469         return ia32_curr_fp_ommitted ? NULL : old_bp_ent;
 470 }
 471
 472 /**
 473  * Get the estimated cycle count for @p irn.
 474  *
 475  * @param self The this pointer.
 476  * @param irn  The node.
 477  *
 478  * @return     The estimated cycle count for this operation
 479  */
 480 static int ia32_get_op_estimated_cost(const ir_node *irn)
 481 {
 482         int            cost;
 483         ia32_op_type_t op_tp;
 484
 485         if (is_Proj(irn))
 486                 return 0;
 487         if (!is_ia32_irn(irn))
 488                 return 0;
 489
 490         assert(is_ia32_irn(irn));
 491
 492         cost  = get_ia32_latency(irn);
 493         op_tp = get_ia32_op_type(irn);
 494
 495         if (is_ia32_CopyB(irn)) {
 496                 cost = 250;
 497         }
 498         else if (is_ia32_CopyB_i(irn)) {
 499                 int size = get_ia32_copyb_size(irn);
 500                 cost     = 20 + (int)ceil((4/3) * size);
 501         }
 502         /* in case of address mode operations add additional cycles */
 503         else if (op_tp == ia32_AddrModeD || op_tp == ia32_AddrModeS) {
 504                 /*
 505                         In case of stack access and access to fixed addresses add 5 cycles
 506                         (we assume they are in cache), other memory operations cost 20
 507                         cycles.
 508                 */
 509                 if (is_ia32_use_frame(irn) || (
 510                         is_ia32_NoReg_GP(get_irn_n(irn, n_ia32_base)) &&
 511                         is_ia32_NoReg_GP(get_irn_n(irn, n_ia32_index))
 512                     )) {
 513                         cost += 5;
 514                 } else {
 515                         cost += 20;
 516                 }
 517         }
 518
 519         return cost;
 520 }
 521
 522 /**
 523  * Returns the inverse operation if @p irn, recalculating the argument at position @p i.
 524  *
 525  * @param irn       The original operation
 526  * @param i         Index of the argument we want the inverse operation to yield
 527  * @param inverse   struct to be filled with the resulting inverse op
 528  * @param obstack   The obstack to use for allocation of the returned nodes array
 529  * @return          The inverse operation or NULL if operation invertible
 530  */
 531 static arch_inverse_t *ia32_get_inverse(const ir_node *irn, int i, arch_inverse_t *inverse, struct obstack *obst)
 532 {
 533         (void) irn;
 534         (void) i;
 535         (void) inverse;
 536         (void) obst;
 537         return NULL;
 538
 539 #if 0
 540         ir_mode  *mode;
 541         ir_mode  *irn_mode;
 542         ir_node  *block, *noreg, *nomem;
 543         dbg_info *dbg;
 544
 545         /* we cannot invert non-ia32 irns */
 546         if (! is_ia32_irn(irn))
 547                 return NULL;
 548
 549         /* operand must always be a real operand (not base, index or mem) */
 550         if (i != n_ia32_binary_left && i != n_ia32_binary_right)
 551                 return NULL;
 552
 553         /* we don't invert address mode operations */
 554         if (get_ia32_op_type(irn) != ia32_Normal)
 555                 return NULL;
 556
 557         /* TODO: adjust for new immediates... */
 558         ir_fprintf(stderr, "TODO: fix get_inverse for new immediates (%+F)\n",
 559                    irn);
 560         return NULL;
 561
 562         block    = get_nodes_block(irn);
 563         mode     = get_irn_mode(irn);
 564         irn_mode = get_irn_mode(irn);
 565         noreg    = get_irn_n(irn, 0);
 566         nomem    = new_NoMem();
 567         dbg      = get_irn_dbg_info(irn);
 568
 569         /* initialize structure */
 570         inverse->nodes = obstack_alloc(obst, 2 * sizeof(inverse->nodes[0]));
 571         inverse->costs = 0;
 572         inverse->n     = 1;
 573
 574         switch (get_ia32_irn_opcode(irn)) {
 575                 case iro_ia32_Add:
 576 #if 0
 577                         if (get_ia32_immop_type(irn) == ia32_ImmConst) {
 578                                 /* we have an add with a const here */
 579                                 /* invers == add with negated const */
 580                                 inverse->nodes[0] = new_bd_ia32_Add(dbg, block, noreg, noreg, nomem, get_irn_n(irn, i), noreg);
 581                                 inverse->costs   += 1;
 582                                 copy_ia32_Immop_attr(inverse->nodes[0], (ir_node *)irn);
 583                                 set_ia32_Immop_tarval(inverse->nodes[0], tarval_neg(get_ia32_Immop_tarval(irn)));
 584                                 set_ia32_commutative(inverse->nodes[0]);
 585                         }
 586                         else if (get_ia32_immop_type(irn) == ia32_ImmSymConst) {
 587                                 /* we have an add with a symconst here */
 588                                 /* invers == sub with const */
 589                                 inverse->nodes[0] = new_bd_ia32_Sub(dbg, block, noreg, noreg, nomem, get_irn_n(irn, i), noreg);
 590                                 inverse->costs   += 2;
 591                                 copy_ia32_Immop_attr(inverse->nodes[0], (ir_node *)irn);
 592                         }
 593                         else {
 594                                 /* normal add: inverse == sub */
 595                                 inverse->nodes[0] = new_bd_ia32_Sub(dbg, block, noreg, noreg, nomem, (ir_node*) irn, get_irn_n(irn, i ^ 1));
 596                                 inverse->costs   += 2;
 597                         }
 598 #endif
 599                         break;
 600                 case iro_ia32_Sub:
 601 #if 0
 602                         if (get_ia32_immop_type(irn) != ia32_ImmNone) {
 603                                 /* we have a sub with a const/symconst here */
 604                                 /* invers == add with this const */
 605                                 inverse->nodes[0] = new_bd_ia32_Add(dbg, block, noreg, noreg, nomem, get_irn_n(irn, i), noreg);
 606                                 inverse->costs   += (get_ia32_immop_type(irn) == ia32_ImmSymConst) ? 5 : 1;
 607                                 copy_ia32_Immop_attr(inverse->nodes[0], (ir_node *)irn);
 608                         }
 609                         else {
 610                                 /* normal sub */
 611                                 if (i == n_ia32_binary_left) {
 612                                         inverse->nodes[0] = new_bd_ia32_Add(dbg, block, noreg, noreg, nomem, (ir_node*) irn, get_irn_n(irn, 3));
 613                                 }
 614                                 else {
 615                                         inverse->nodes[0] = new_bd_ia32_Sub(dbg, block, noreg, noreg, nomem, get_irn_n(irn, n_ia32_binary_left), (ir_node*) irn);
 616                                 }
 617                                 inverse->costs += 1;
 618                         }
 619 #endif
 620                         break;
 621                 case iro_ia32_Xor:
 622 #if 0
 623                         if (get_ia32_immop_type(irn) != ia32_ImmNone) {
 624                                 /* xor with const: inverse = xor */
 625                                 inverse->nodes[0] = new_bd_ia32_Xor(dbg, block, noreg, noreg, nomem, get_irn_n(irn, i), noreg);
 626                                 inverse->costs   += (get_ia32_immop_type(irn) == ia32_ImmSymConst) ? 5 : 1;
 627                                 copy_ia32_Immop_attr(inverse->nodes[0], (ir_node *)irn);
 628                         }
 629                         else {
 630                                 /* normal xor */
 631                                 inverse->nodes[0] = new_bd_ia32_Xor(dbg, block, noreg, noreg, nomem, (ir_node *) irn, get_irn_n(irn, i));
 632                                 inverse->costs   += 1;
 633                         }
 634 #endif
 635                         break;
 636                 case iro_ia32_Not: {
 637                         inverse->nodes[0] = new_bd_ia32_Not(dbg, block, (ir_node*) irn);
 638                         inverse->costs   += 1;
 639                         break;
 640                 }
 641                 case iro_ia32_Neg: {
 642                         inverse->nodes[0] = new_bd_ia32_Neg(dbg, block, (ir_node*) irn);
 643                         inverse->costs   += 1;
 644                         break;
 645                 }
 646                 default:
 647                         /* inverse operation not supported */
 648                         return NULL;
 649         }
 650
 651         return inverse;
 652 #endif
 653 }
 654
 655 static ir_mode *get_spill_mode_mode(const ir_mode *mode)
 656 {
 657         if (mode_is_float(mode))
 658                 return mode_D;
 659
 660         return mode_Iu;
 661 }
 662
 663 /**
 664  * Get the mode that should be used for spilling value node
 665  */
 666 static ir_mode *get_spill_mode(const ir_node *node)
 667 {
 668         ir_mode *mode = get_irn_mode(node);
 669         return get_spill_mode_mode(mode);
 670 }
 671
 672 /**
 673  * Checks whether an addressmode reload for a node with mode mode is compatible
 674  * with a spillslot of mode spill_mode
 675  */
 676 static int ia32_is_spillmode_compatible(const ir_mode *mode, const ir_mode *spillmode)
 677 {
 678         return !mode_is_float(mode) || mode == spillmode;
 679 }
 680
 681 /**
 682  * Check if irn can load its operand at position i from memory (source addressmode).
 683  * @param irn    The irn to be checked
 684  * @param i      The operands position
 685  * @return Non-Zero if operand can be loaded
 686  */
 687 static int ia32_possible_memory_operand(const ir_node *irn, unsigned int i)
 688 {
 689         ir_node       *op        = get_irn_n(irn, i);
 690         const ir_mode *mode      = get_irn_mode(op);
 691         const ir_mode *spillmode = get_spill_mode(op);
 692
 693         if (!is_ia32_irn(irn)                              ||  /* must be an ia32 irn */
 694             get_ia32_op_type(irn) != ia32_Normal           ||  /* must not already be a addressmode irn */
 695             !ia32_is_spillmode_compatible(mode, spillmode) ||
 696             is_ia32_use_frame(irn))                            /* must not already use frame */
 697                 return 0;
 698
 699         switch (get_ia32_am_support(irn)) {
 700                 case ia32_am_none:
 701                         return 0;
 702
 703                 case ia32_am_unary:
 704                         if (i != n_ia32_unary_op)
 705                                 return 0;
 706                         break;
 707
 708                 case ia32_am_binary:
 709                         switch (i) {
 710                                 case n_ia32_binary_left: {
 711                                         const arch_register_req_t *req;
 712                                         if (!is_ia32_commutative(irn))
 713                                                 return 0;
 714
 715                                         /* we can't swap left/right for limited registers
 716                                          * (As this (currently) breaks constraint handling copies)
 717                                          */
 718                                         req = get_ia32_in_req(irn, n_ia32_binary_left);
 719                                         if (req->type & arch_register_req_type_limited)
 720                                                 return 0;
 721                                         break;
 722                                 }
 723
 724                                 case n_ia32_binary_right:
 725                                         break;
 726
 727                                 default:
 728                                         return 0;
 729                         }
 730                         break;
 731
 732                 default:
 733                         panic("Unknown AM type");
 734         }
 735
 736         /* HACK: must not already use "real" memory.
 737          * This can happen for Call and Div */
 738         if (!is_NoMem(get_irn_n(irn, n_ia32_mem)))
 739                 return 0;
 740
 741         return 1;
 742 }
 743
 744 static void ia32_perform_memory_operand(ir_node *irn, ir_node *spill,
 745                                         unsigned int i)
 746 {
 747         ir_mode *load_mode;
 748         ir_mode *dest_op_mode;
 749
 750         assert(ia32_possible_memory_operand(irn, i) && "Cannot perform memory operand change");
 751
 752         set_ia32_op_type(irn, ia32_AddrModeS);
 753
 754         load_mode    = get_irn_mode(get_irn_n(irn, i));
 755         dest_op_mode = get_ia32_ls_mode(irn);
 756         if (get_mode_size_bits(load_mode) <= get_mode_size_bits(dest_op_mode)) {
 757                 set_ia32_ls_mode(irn, load_mode);
 758         }
 759         set_ia32_use_frame(irn);
 760         set_ia32_need_stackent(irn);
 761
 762         if (i == n_ia32_binary_left                    &&
 763             get_ia32_am_support(irn) == ia32_am_binary &&
 764             /* immediates are only allowed on the right side */
 765             !is_ia32_Immediate(get_irn_n(irn, n_ia32_binary_right))) {
 766                 ia32_swap_left_right(irn);
 767                 i = n_ia32_binary_right;
 768         }
 769
 770         assert(is_NoMem(get_irn_n(irn, n_ia32_mem)));
 771
 772         set_irn_n(irn, n_ia32_base, get_irg_frame(get_irn_irg(irn)));
 773         set_irn_n(irn, n_ia32_mem,  spill);
 774         set_irn_n(irn, i,           ia32_get_admissible_noreg(ia32_current_cg, irn, i));
 775         set_ia32_is_reload(irn);
 776 }
 777
 778 static const be_abi_callbacks_t ia32_abi_callbacks = {
 779         ia32_abi_init,
 780         ia32_abi_done,
 781         ia32_abi_get_between_type,
 782         ia32_abi_prologue,
 783         ia32_abi_epilogue
 784 };
 785
 786 /* register allocator interface */
 787 static const arch_irn_ops_t ia32_irn_ops = {
 788         get_ia32_in_req,
 789         ia32_classify,
 790         ia32_get_frame_entity,
 791         ia32_set_frame_offset,
 792         ia32_get_sp_bias,
 793         ia32_get_inverse,
 794         ia32_get_op_estimated_cost,
 795         ia32_possible_memory_operand,
 796         ia32_perform_memory_operand,
 797 };
 798
 799 /* special register allocator interface for SwitchJmp
 800    as it possibly has a WIDE range of Proj numbers.
 801    We don't want to allocate output for register constraints for
 802    all these. */
 803 static const arch_irn_ops_t ia32_SwitchJmp_irn_ops = {
 804         /* Note: we also use SwitchJmp_out_req for the inputs too:
 805            This is because the bearch API has a conceptual problem at the moment.
 806            Querying for negative proj numbers which can happen for switchs
 807            isn't possible and will result in inputs getting queried */
 808         get_ia32_SwitchJmp_out_req,
 809         ia32_classify,
 810         ia32_get_frame_entity,
 811         ia32_set_frame_offset,
 812         ia32_get_sp_bias,
 813         ia32_get_inverse,
 814         ia32_get_op_estimated_cost,
 815         ia32_possible_memory_operand,
 816         ia32_perform_memory_operand,
 817 };
 818
 819
 820 static ir_entity *mcount = NULL;
 821
 822 #define ID(s) new_id_from_chars(s, sizeof(s) - 1)
 823
 824 static void ia32_before_abi(void *self)
 825 {
 826         lower_mode_b_config_t lower_mode_b_config = {
 827                 mode_Iu,  /* lowered mode */
 828                 mode_Bu,  /* preferred mode for set */
 829                 0,        /* don't lower direct compares */
 830         };
 831         ia32_code_gen_t *cg = self;
 832
 833         ir_lower_mode_b(cg->irg, &lower_mode_b_config);
 834         if (cg->dump)
 835                 dump_ir_graph(cg->irg, "lower_modeb");
 836
 837         if (cg->gprof) {
 838                 if (mcount == NULL) {
 839                         ir_type *tp = new_type_method(0, 0);
 840                         mcount = new_entity(get_glob_type(), ID("mcount"), tp);
 841                         /* FIXME: enter the right ld_ident here */
 842                         set_entity_ld_ident(mcount, get_entity_ident(mcount));
 843                         set_entity_visibility(mcount, ir_visibility_external);
 844                 }
 845                 instrument_initcall(cg->irg, mcount);
 846         }
 847 }
 848
 849 /**
 850  * Transforms the standard firm graph into
 851  * an ia32 firm graph
 852  */
 853 static void ia32_prepare_graph(void *self)
 854 {
 855         ia32_code_gen_t *cg = self;
 856
 857 #ifdef FIRM_GRGEN_BE
 858         switch (be_transformer) {
 859         case TRANSFORMER_DEFAULT:
 860                 /* transform remaining nodes into assembler instructions */
 861                 ia32_transform_graph(cg);
 862                 break;
 863
 864         case TRANSFORMER_PBQP:
 865         case TRANSFORMER_RAND:
 866                 /* transform nodes into assembler instructions by PBQP magic */
 867                 ia32_transform_graph_by_pbqp(cg);
 868                 break;
 869
 870         default:
 871                 panic("invalid transformer");
 872         }
 873 #else
 874         ia32_transform_graph(cg);
 875 #endif
 876
 877         /* do local optimizations (mainly CSE) */
 878         optimize_graph_df(cg->irg);
 879
 880         if (cg->dump)
 881                 dump_ir_graph(cg->irg, "transformed");
 882
 883         /* optimize address mode */
 884         ia32_optimize_graph(cg);
 885
 886         /* do code placement, to optimize the position of constants */
 887         place_code(cg->irg);
 888
 889         if (cg->dump)
 890                 dump_ir_graph(cg->irg, "place");
 891 }
 892
 893 ir_node *turn_back_am(ir_node *node)
 894 {
 895         dbg_info *dbgi  = get_irn_dbg_info(node);
 896         ir_node  *block = get_nodes_block(node);
 897         ir_node  *base  = get_irn_n(node, n_ia32_base);
 898         ir_node  *index = get_irn_n(node, n_ia32_index);
 899         ir_node  *mem   = get_irn_n(node, n_ia32_mem);
 900         ir_node  *noreg;
 901
 902         ir_node  *load     = new_bd_ia32_Load(dbgi, block, base, index, mem);
 903         ir_node  *load_res = new_rd_Proj(dbgi, load, mode_Iu, pn_ia32_Load_res);
 904
 905         ia32_copy_am_attrs(load, node);
 906         if (is_ia32_is_reload(node))
 907                 set_ia32_is_reload(load);
 908         set_irn_n(node, n_ia32_mem, new_NoMem());
 909
 910         switch (get_ia32_am_support(node)) {
 911                 case ia32_am_unary:
 912                         set_irn_n(node, n_ia32_unary_op, load_res);
 913                         break;
 914
 915                 case ia32_am_binary:
 916                         if (is_ia32_Immediate(get_irn_n(node, n_ia32_binary_right))) {
 917                                 set_irn_n(node, n_ia32_binary_left, load_res);
 918                         } else {
 919                                 set_irn_n(node, n_ia32_binary_right, load_res);
 920                         }
 921                         break;
 922
 923                 default:
 924                         panic("Unknown AM type");
 925         }
 926         noreg = ia32_new_NoReg_gp(ia32_current_cg);
 927         set_irn_n(node, n_ia32_base,  noreg);
 928         set_irn_n(node, n_ia32_index, noreg);
 929         set_ia32_am_offs_int(node, 0);
 930         set_ia32_am_sc(node, NULL);
 931         set_ia32_am_scale(node, 0);
 932         clear_ia32_am_sc_sign(node);
 933
 934         /* rewire mem-proj */
 935         if (get_irn_mode(node) == mode_T) {
 936                 const ir_edge_t *edge;
 937                 foreach_out_edge(node, edge) {
 938                         ir_node *out = get_edge_src_irn(edge);
 939                         if (get_irn_mode(out) == mode_M) {
 940                                 set_Proj_pred(out, load);
 941                                 set_Proj_proj(out, pn_ia32_Load_M);
 942                                 break;
 943                         }
 944                 }
 945         }
 946
 947         set_ia32_op_type(node, ia32_Normal);
 948         if (sched_is_scheduled(node))
 949                 sched_add_before(node, load);
 950
 951         return load_res;
 952 }
 953
 954 static ir_node *flags_remat(ir_node *node, ir_node *after)
 955 {
 956         /* we should turn back source address mode when rematerializing nodes */
 957         ia32_op_type_t type;
 958         ir_node        *block;
 959         ir_node        *copy;
 960
 961         if (is_Block(after)) {
 962                 block = after;
 963         } else {
 964                 block = get_nodes_block(after);
 965         }
 966
 967         type = get_ia32_op_type(node);
 968         switch (type) {
 969                 case ia32_AddrModeS:
 970                         turn_back_am(node);
 971                         break;
 972
 973                 case ia32_AddrModeD:
 974                         /* TODO implement this later... */
 975                         panic("found DestAM with flag user %+F this should not happen", node);
 976                         break;
 977
 978                 default: assert(type == ia32_Normal); break;
 979         }
 980
 981         copy = exact_copy(node);
 982         set_nodes_block(copy, block);
 983         sched_add_after(after, copy);
 984
 985         return copy;
 986 }
 987
 988 /**
 989  * Called before the register allocator.
 990  */
 991 static void ia32_before_ra(void *self)
 992 {
 993         ia32_code_gen_t *cg = self;
 994
 995         /* setup fpu rounding modes */
 996         ia32_setup_fpu_mode(cg);
 997
 998         /* fixup flags */
 999         be_sched_fix_flags(cg->irg, &ia32_reg_classes[CLASS_ia32_flags],
1000                            &flags_remat);
1001
1002         ia32_add_missing_keeps(cg);
1003 }
1004
1005
1006 /**
1007  * Transforms a be_Reload into a ia32 Load.
1008  */
1009 static void transform_to_Load(ia32_code_gen_t *cg, ir_node *node)
1010 {
1011         ir_graph *irg        = get_irn_irg(node);
1012         dbg_info *dbg        = get_irn_dbg_info(node);
1013         ir_node *block       = get_nodes_block(node);
1014         ir_entity *ent       = be_get_frame_entity(node);
1015         ir_mode *mode        = get_irn_mode(node);
1016         ir_mode *spillmode   = get_spill_mode(node);
1017         ir_node *noreg       = ia32_new_NoReg_gp(cg);
1018         ir_node *sched_point = NULL;
1019         ir_node *ptr         = get_irg_frame(irg);
1020         ir_node *mem         = get_irn_n(node, be_pos_Reload_mem);
1021         ir_node *new_op, *proj;
1022         const arch_register_t *reg;
1023
1024         if (sched_is_scheduled(node)) {
1025                 sched_point = sched_prev(node);
1026         }
1027
1028         if (mode_is_float(spillmode)) {
1029                 if (ia32_cg_config.use_sse2)
1030                         new_op = new_bd_ia32_xLoad(dbg, block, ptr, noreg, mem, spillmode);
1031                 else
1032                         new_op = new_bd_ia32_vfld(dbg, block, ptr, noreg, mem, spillmode);
1033         }
1034         else if (get_mode_size_bits(spillmode) == 128) {
1035                 /* Reload 128 bit SSE registers */
1036                 new_op = new_bd_ia32_xxLoad(dbg, block, ptr, noreg, mem);
1037         }
1038         else
1039                 new_op = new_bd_ia32_Load(dbg, block, ptr, noreg, mem);
1040
1041         set_ia32_op_type(new_op, ia32_AddrModeS);
1042         set_ia32_ls_mode(new_op, spillmode);
1043         set_ia32_frame_ent(new_op, ent);
1044         set_ia32_use_frame(new_op);
1045         set_ia32_is_reload(new_op);
1046
1047         DBG_OPT_RELOAD2LD(node, new_op);
1048
1049         proj = new_rd_Proj(dbg, new_op, mode, pn_ia32_Load_res);
1050
1051         if (sched_point) {
1052                 sched_add_after(sched_point, new_op);
1053                 sched_remove(node);
1054         }
1055
1056         /* copy the register from the old node to the new Load */
1057         reg = arch_get_irn_register(node);
1058         arch_set_irn_register(proj, reg);
1059
1060         SET_IA32_ORIG_NODE(new_op, node);
1061
1062         exchange(node, proj);
1063 }
1064
1065 /**
1066  * Transforms a be_Spill node into a ia32 Store.
1067  */
1068 static void transform_to_Store(ia32_code_gen_t *cg, ir_node *node)
1069 {
1070         ir_graph *irg  = get_irn_irg(node);
1071         dbg_info *dbg  = get_irn_dbg_info(node);
1072         ir_node *block = get_nodes_block(node);
1073         ir_entity *ent = be_get_frame_entity(node);
1074         const ir_node *spillval = get_irn_n(node, be_pos_Spill_val);
1075         ir_mode *mode  = get_spill_mode(spillval);
1076         ir_node *noreg = ia32_new_NoReg_gp(cg);
1077         ir_node *nomem = new_NoMem();
1078         ir_node *ptr   = get_irg_frame(irg);
1079         ir_node *val   = get_irn_n(node, be_pos_Spill_val);
1080         ir_node *store;
1081         ir_node *sched_point = NULL;
1082
1083         if (sched_is_scheduled(node)) {
1084                 sched_point = sched_prev(node);
1085         }
1086
1087         if (mode_is_float(mode)) {
1088                 if (ia32_cg_config.use_sse2)
1089                         store = new_bd_ia32_xStore(dbg, block, ptr, noreg, nomem, val);
1090                 else
1091                         store = new_bd_ia32_vfst(dbg, block, ptr, noreg, nomem, val, mode);
1092         } else if (get_mode_size_bits(mode) == 128) {
1093                 /* Spill 128 bit SSE registers */
1094                 store = new_bd_ia32_xxStore(dbg, block, ptr, noreg, nomem, val);
1095         } else if (get_mode_size_bits(mode) == 8) {
1096                 store = new_bd_ia32_Store8Bit(dbg, block, ptr, noreg, nomem, val);
1097         } else {
1098                 store = new_bd_ia32_Store(dbg, block, ptr, noreg, nomem, val);
1099         }
1100
1101         set_ia32_op_type(store, ia32_AddrModeD);
1102         set_ia32_ls_mode(store, mode);
1103         set_ia32_frame_ent(store, ent);
1104         set_ia32_use_frame(store);
1105         set_ia32_is_spill(store);
1106         SET_IA32_ORIG_NODE(store, node);
1107         DBG_OPT_SPILL2ST(node, store);
1108
1109         if (sched_point) {
1110                 sched_add_after(sched_point, store);
1111                 sched_remove(node);
1112         }
1113
1114         exchange(node, store);
1115 }
1116
1117 static ir_node *create_push(ia32_code_gen_t *cg, ir_node *node, ir_node *schedpoint, ir_node *sp, ir_node *mem, ir_entity *ent)
1118 {
1119         dbg_info *dbg = get_irn_dbg_info(node);
1120         ir_node *block = get_nodes_block(node);
1121         ir_node *noreg = ia32_new_NoReg_gp(cg);
1122         ir_graph *irg = get_irn_irg(node);
1123         ir_node *frame = get_irg_frame(irg);
1124
1125         ir_node *push = new_bd_ia32_Push(dbg, block, frame, noreg, mem, noreg, sp);
1126
1127         set_ia32_frame_ent(push, ent);
1128         set_ia32_use_frame(push);
1129         set_ia32_op_type(push, ia32_AddrModeS);
1130         set_ia32_ls_mode(push, mode_Is);
1131         set_ia32_is_spill(push);
1132
1133         sched_add_before(schedpoint, push);
1134         return push;
1135 }
1136
1137 static ir_node *create_pop(ia32_code_gen_t *cg, ir_node *node, ir_node *schedpoint, ir_node *sp, ir_entity *ent)
1138 {
1139         dbg_info *dbg = get_irn_dbg_info(node);
1140         ir_node *block = get_nodes_block(node);
1141         ir_node *noreg = ia32_new_NoReg_gp(cg);
1142         ir_graph *irg  = get_irn_irg(node);
1143         ir_node *frame = get_irg_frame(irg);
1144
1145         ir_node *pop = new_bd_ia32_PopMem(dbg, block, frame, noreg, new_NoMem(), sp);
1146
1147         set_ia32_frame_ent(pop, ent);
1148         set_ia32_use_frame(pop);
1149         set_ia32_op_type(pop, ia32_AddrModeD);
1150         set_ia32_ls_mode(pop, mode_Is);
1151         set_ia32_is_reload(pop);
1152
1153         sched_add_before(schedpoint, pop);
1154
1155         return pop;
1156 }
1157
1158 static ir_node* create_spproj(ir_node *node, ir_node *pred, int pos)
1159 {
1160         dbg_info *dbg = get_irn_dbg_info(node);
1161         ir_mode *spmode = mode_Iu;
1162         const arch_register_t *spreg = &ia32_gp_regs[REG_ESP];
1163         ir_node *sp;
1164
1165         sp = new_rd_Proj(dbg, pred, spmode, pos);
1166         arch_set_irn_register(sp, spreg);
1167
1168         return sp;
1169 }
1170
1171 /**
1172  * Transform MemPerm, currently we do this the ugly way and produce
1173  * push/pop into/from memory cascades. This is possible without using
1174  * any registers.
1175  */
1176 static void transform_MemPerm(ia32_code_gen_t *cg, ir_node *node)
1177 {
1178         ir_node         *block = get_nodes_block(node);
1179         ir_node         *sp    = be_abi_get_ignore_irn(be_get_irg_abi(cg->irg), &ia32_gp_regs[REG_ESP]);
1180         int              arity = be_get_MemPerm_entity_arity(node);
1181         ir_node        **pops  = ALLOCAN(ir_node*, arity);
1182         ir_node         *in[1];
1183         ir_node         *keep;
1184         int              i;
1185         const ir_edge_t *edge;
1186         const ir_edge_t *next;
1187
1188         /* create Pushs */
1189         for (i = 0; i < arity; ++i) {
1190                 ir_entity *inent = be_get_MemPerm_in_entity(node, i);
1191                 ir_entity *outent = be_get_MemPerm_out_entity(node, i);
1192                 ir_type *enttype = get_entity_type(inent);
1193                 unsigned entsize = get_type_size_bytes(enttype);
1194                 unsigned entsize2 = get_type_size_bytes(get_entity_type(outent));
1195                 ir_node *mem = get_irn_n(node, i + 1);
1196                 ir_node *push;
1197
1198                 /* work around cases where entities have different sizes */
1199                 if (entsize2 < entsize)
1200                         entsize = entsize2;
1201                 assert( (entsize == 4 || entsize == 8) && "spillslot on x86 should be 32 or 64 bit");
1202
1203                 push = create_push(cg, node, node, sp, mem, inent);
1204                 sp = create_spproj(node, push, pn_ia32_Push_stack);
1205                 if (entsize == 8) {
1206                         /* add another push after the first one */
1207                         push = create_push(cg, node, node, sp, mem, inent);
1208                         add_ia32_am_offs_int(push, 4);
1209                         sp = create_spproj(node, push, pn_ia32_Push_stack);
1210                 }
1211
1212                 set_irn_n(node, i, new_Bad());
1213         }
1214
1215         /* create pops */
1216         for (i = arity - 1; i >= 0; --i) {
1217                 ir_entity *inent = be_get_MemPerm_in_entity(node, i);
1218                 ir_entity *outent = be_get_MemPerm_out_entity(node, i);
1219                 ir_type *enttype = get_entity_type(outent);
1220                 unsigned entsize = get_type_size_bytes(enttype);
1221                 unsigned entsize2 = get_type_size_bytes(get_entity_type(inent));
1222                 ir_node *pop;
1223
1224                 /* work around cases where entities have different sizes */
1225                 if (entsize2 < entsize)
1226                         entsize = entsize2;
1227                 assert( (entsize == 4 || entsize == 8) && "spillslot on x86 should be 32 or 64 bit");
1228
1229                 pop = create_pop(cg, node, node, sp, outent);
1230                 sp = create_spproj(node, pop, pn_ia32_Pop_stack);
1231                 if (entsize == 8) {
1232                         add_ia32_am_offs_int(pop, 4);
1233
1234                         /* add another pop after the first one */
1235                         pop = create_pop(cg, node, node, sp, outent);
1236                         sp = create_spproj(node, pop, pn_ia32_Pop_stack);
1237                 }
1238
1239                 pops[i] = pop;
1240         }
1241
1242         in[0] = sp;
1243         keep  = be_new_Keep(block, 1, in);
1244         sched_add_before(node, keep);
1245
1246         /* exchange memprojs */
1247         foreach_out_edge_safe(node, edge, next) {
1248                 ir_node *proj = get_edge_src_irn(edge);
1249                 int p = get_Proj_proj(proj);
1250
1251                 assert(p < arity);
1252
1253                 set_Proj_pred(proj, pops[p]);
1254                 set_Proj_proj(proj, pn_ia32_Pop_M);
1255         }
1256
1257         /* remove memperm */
1258         arity = get_irn_arity(node);
1259         for (i = 0; i < arity; ++i) {
1260                 set_irn_n(node, i, new_Bad());
1261         }
1262         sched_remove(node);
1263 }
1264
1265 /**
1266  * Block-Walker: Calls the transform functions Spill and Reload.
1267  */
1268 static void ia32_after_ra_walker(ir_node *block, void *env)
1269 {
1270         ir_node *node, *prev;
1271         ia32_code_gen_t *cg = env;
1272
1273         /* beware: the schedule is changed here */
1274         for (node = sched_last(block); !sched_is_begin(node); node = prev) {
1275                 prev = sched_prev(node);
1276
1277                 if (be_is_Reload(node)) {
1278                         transform_to_Load(cg, node);
1279                 } else if (be_is_Spill(node)) {
1280                         transform_to_Store(cg, node);
1281                 } else if (be_is_MemPerm(node)) {
1282                         transform_MemPerm(cg, node);
1283                 }
1284         }
1285 }
1286
1287 /**
1288  * Collects nodes that need frame entities assigned.
1289  */
1290 static void ia32_collect_frame_entity_nodes(ir_node *node, void *data)
1291 {
1292         be_fec_env_t  *env = data;
1293         const ir_mode *mode;
1294         int            align;
1295
1296         if (be_is_Reload(node) && be_get_frame_entity(node) == NULL) {
1297                 mode  = get_spill_mode_mode(get_irn_mode(node));
1298                 align = get_mode_size_bytes(mode);
1299         } else if (is_ia32_irn(node)         &&
1300                         get_ia32_frame_ent(node) == NULL &&
1301                         is_ia32_use_frame(node)) {
1302                 if (is_ia32_need_stackent(node))
1303                         goto need_stackent;
1304
1305                 switch (get_ia32_irn_opcode(node)) {
1306 need_stackent:
1307                         case iro_ia32_Load: {
1308                                 const ia32_attr_t *attr = get_ia32_attr_const(node);
1309
1310                                 if (attr->data.need_32bit_stackent) {
1311                                         mode = mode_Is;
1312                                 } else if (attr->data.need_64bit_stackent) {
1313                                         mode = mode_Ls;
1314                                 } else {
1315                                         mode = get_ia32_ls_mode(node);
1316                                         if (is_ia32_is_reload(node))
1317                                                 mode = get_spill_mode_mode(mode);
1318                                 }
1319                                 align = get_mode_size_bytes(mode);
1320                                 break;
1321                         }
1322
1323                         case iro_ia32_vfild:
1324                         case iro_ia32_vfld:
1325                         case iro_ia32_xLoad: {
1326                                 mode  = get_ia32_ls_mode(node);
1327                                 align = 4;
1328                                 break;
1329                         }
1330
1331                         case iro_ia32_FldCW: {
1332                                 /* although 2 byte would be enough 4 byte performs best */
1333                                 mode  = mode_Iu;
1334                                 align = 4;
1335                                 break;
1336                         }
1337
1338                         default:
1339 #ifndef NDEBUG
1340                                 panic("unexpected frame user while collection frame entity nodes");
1341
1342                         case iro_ia32_FnstCW:
1343                         case iro_ia32_Store8Bit:
1344                         case iro_ia32_Store:
1345                         case iro_ia32_fst:
1346                         case iro_ia32_fstp:
1347                         case iro_ia32_vfist:
1348                         case iro_ia32_vfisttp:
1349                         case iro_ia32_vfst:
1350                         case iro_ia32_xStore:
1351                         case iro_ia32_xStoreSimple:
1352 #endif
1353                                 return;
1354                 }
1355         } else {
1356                 return;
1357         }
1358         be_node_needs_frame_entity(env, node, mode, align);
1359 }
1360
1361 /**
1362  * We transform Spill and Reload here. This needs to be done before
1363  * stack biasing otherwise we would miss the corrected offset for these nodes.
1364  */
1365 static void ia32_after_ra(void *self)
1366 {
1367         ia32_code_gen_t *cg = self;
1368         ir_graph *irg = cg->irg;
1369         be_fec_env_t *fec_env = be_new_frame_entity_coalescer(cg->irg);
1370
1371         /* create and coalesce frame entities */
1372         irg_walk_graph(irg, NULL, ia32_collect_frame_entity_nodes, fec_env);
1373         be_assign_entities(fec_env, ia32_set_frame_entity);
1374         be_free_frame_entity_coalescer(fec_env);
1375
1376         irg_block_walk_graph(irg, NULL, ia32_after_ra_walker, cg);
1377 }
1378
1379 /**
1380  * Last touchups for the graph before emit: x87 simulation to replace the
1381  * virtual with real x87 instructions, creating a block schedule and peephole
1382  * optimisations.
1383  */
1384 static void ia32_finish(void *self)
1385 {
1386         ia32_code_gen_t *cg = self;
1387         ir_graph        *irg = cg->irg;
1388
1389         ia32_finish_irg(irg, cg);
1390
1391         /* we might have to rewrite x87 virtual registers */
1392         if (cg->do_x87_sim) {
1393                 x87_simulate_graph(cg->irg);
1394         }
1395
1396         /* do peephole optimisations */
1397         ia32_peephole_optimization(cg);
1398
1399         /* create block schedule, this also removes empty blocks which might
1400          * produce critical edges */
1401         cg->blk_sched = be_create_block_schedule(irg);
1402 }
1403
1404 /**
1405  * Emits the code, closes the output file and frees
1406  * the code generator interface.
1407  */
1408 static void ia32_codegen(void *self)
1409 {
1410         ia32_code_gen_t *cg = self;
1411         ir_graph        *irg = cg->irg;
1412
1413         if (ia32_cg_config.emit_machcode) {
1414                 ia32_gen_binary_routine(cg, irg);
1415         } else {
1416                 ia32_gen_routine(cg, irg);
1417         }
1418
1419         /* remove it from the isa */
1420         cg->isa->cg = NULL;
1421
1422         assert(ia32_current_cg == cg);
1423         ia32_current_cg = NULL;
1424
1425         /* de-allocate code generator */
1426         free(cg);
1427 }
1428
1429 /**
1430  * Returns the node representing the PIC base.
1431  */
1432 static ir_node *ia32_get_pic_base(void *self)
1433 {
1434         ir_node         *block;
1435         ia32_code_gen_t *cg      = self;
1436         ir_node         *get_eip = cg->get_eip;
1437         if (get_eip != NULL)
1438                 return get_eip;
1439
1440         block       = get_irg_start_block(cg->irg);
1441         get_eip     = new_bd_ia32_GetEIP(NULL, block);
1442         cg->get_eip = get_eip;
1443
1444         be_dep_on_frame(get_eip);
1445         return get_eip;
1446 }
1447
1448 static void *ia32_cg_init(ir_graph *irg);
1449
1450 static const arch_code_generator_if_t ia32_code_gen_if = {
1451         ia32_cg_init,
1452         ia32_get_pic_base,   /* return node used as base in pic code addresses */
1453         ia32_before_abi,     /* before abi introduce hook */
1454         ia32_prepare_graph,
1455         NULL,                /* spill */
1456         ia32_before_ra,      /* before register allocation hook */
1457         ia32_after_ra,       /* after register allocation hook */
1458         ia32_finish,         /* called before codegen */
1459         ia32_codegen         /* emit && done */
1460 };
1461
1462 /**
1463  * Initializes a IA32 code generator.
1464  */
1465 static void *ia32_cg_init(ir_graph *irg)
1466 {
1467         ia32_isa_t      *isa = (ia32_isa_t *)be_get_irg_arch_env(irg);
1468         ia32_code_gen_t *cg  = XMALLOCZ(ia32_code_gen_t);
1469
1470         cg->impl      = &ia32_code_gen_if;
1471         cg->irg       = irg;
1472         cg->isa       = isa;
1473         cg->blk_sched = NULL;
1474         cg->dump      = (be_get_irg_options(irg)->dump_flags & DUMP_BE) ? 1 : 0;
1475         cg->gprof     = (be_get_irg_options(irg)->gprof) ? 1 : 0;
1476
1477         if (cg->gprof) {
1478                 /* Linux gprof implementation needs base pointer */
1479                 be_get_irg_options(irg)->omit_fp = 0;
1480         }
1481
1482         /* enter it */
1483         isa->cg = cg;
1484
1485 #ifndef NDEBUG
1486         if (isa->name_obst) {
1487                 obstack_free(isa->name_obst, NULL);
1488                 obstack_init(isa->name_obst);
1489         }
1490 #endif /* NDEBUG */
1491
1492         assert(ia32_current_cg == NULL);
1493         ia32_current_cg = cg;
1494
1495         return (arch_code_generator_t *)cg;
1496 }
1497
1498
1499 /**
1500  * Set output modes for GCC
1501  */
1502 static const tarval_mode_info mo_integer = {
1503         TVO_HEX,
1504         "0x",
1505         NULL,
1506 };
1507
1508 /*
1509  * set the tarval output mode of all integer modes to decimal
1510  */
1511 static void set_tarval_output_modes(void)
1512 {
1513         int i;
1514
1515         for (i = get_irp_n_modes() - 1; i >= 0; --i) {
1516                 ir_mode *mode = get_irp_mode(i);
1517
1518                 if (mode_is_int(mode))
1519                         set_tarval_mode_output_option(mode, &mo_integer);
1520         }
1521 }
1522
1523 const arch_isa_if_t ia32_isa_if;
1524
1525 /**
1526  * The template that generates a new ISA object.
1527  * Note that this template can be changed by command line
1528  * arguments.
1529  */
1530 static ia32_isa_t ia32_isa_template = {
1531         {
1532                 &ia32_isa_if,            /* isa interface implementation */
1533                 &ia32_gp_regs[REG_ESP],  /* stack pointer register */
1534                 &ia32_gp_regs[REG_EBP],  /* base pointer register */
1535                 &ia32_reg_classes[CLASS_ia32_gp],  /* static link pointer register class */
1536                 -1,                      /* stack direction */
1537                 2,                       /* power of two stack alignment, 2^2 == 4 */
1538                 NULL,                    /* main environment */
1539                 7,                       /* costs for a spill instruction */
1540                 5,                       /* costs for a reload instruction */
1541                 false,                   /* no custom abi handling */
1542         },
1543         NULL,                    /* 16bit register names */
1544         NULL,                    /* 8bit register names */
1545         NULL,                    /* 8bit register names high */
1546         NULL,                    /* types */
1547         NULL,                    /* tv_ents */
1548         NULL,                    /* current code generator */
1549         NULL,                    /* abstract machine */
1550 #ifndef NDEBUG
1551         NULL,                    /* name obstack */
1552 #endif
1553 };
1554
1555 static void init_asm_constraints(void)
1556 {
1557         be_init_default_asm_constraint_flags();
1558
1559         asm_constraint_flags['a'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1560         asm_constraint_flags['b'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1561         asm_constraint_flags['c'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1562         asm_constraint_flags['d'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1563         asm_constraint_flags['D'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1564         asm_constraint_flags['S'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1565         asm_constraint_flags['Q'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1566         asm_constraint_flags['q'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1567         asm_constraint_flags['A'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1568         asm_constraint_flags['l'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1569         asm_constraint_flags['R'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1570         asm_constraint_flags['r'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1571         asm_constraint_flags['p'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1572         asm_constraint_flags['f'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1573         asm_constraint_flags['t'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1574         asm_constraint_flags['u'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1575         asm_constraint_flags['Y'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1576         asm_constraint_flags['X'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1577         asm_constraint_flags['n'] = ASM_CONSTRAINT_FLAG_SUPPORTS_IMMEDIATE;
1578         asm_constraint_flags['g'] = ASM_CONSTRAINT_FLAG_SUPPORTS_IMMEDIATE;
1579
1580         /* no support for autodecrement/autoincrement */
1581         asm_constraint_flags['<'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1582         asm_constraint_flags['>'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1583         /* no float consts */
1584         asm_constraint_flags['E'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1585         asm_constraint_flags['F'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1586         /* makes no sense on x86 */
1587         asm_constraint_flags['s'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1588         /* no support for sse consts yet */
1589         asm_constraint_flags['C'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1590         /* no support for x87 consts yet */
1591         asm_constraint_flags['G'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1592         /* no support for mmx registers yet */
1593         asm_constraint_flags['y'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1594         /* not available in 32bit mode */
1595         asm_constraint_flags['Z'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1596         asm_constraint_flags['e'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1597
1598         /* no code yet to determine register class needed... */
1599         asm_constraint_flags['X'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1600 }
1601
1602 /**
1603  * Initializes the backend ISA.
1604  */
1605 static arch_env_t *ia32_init(FILE *file_handle)
1606 {
1607         static int inited = 0;
1608         ia32_isa_t *isa;
1609         int        i, n;
1610
1611         if (inited)
1612                 return NULL;
1613         inited = 1;
1614
1615         set_tarval_output_modes();
1616
1617         isa = XMALLOC(ia32_isa_t);
1618         memcpy(isa, &ia32_isa_template, sizeof(*isa));
1619
1620         if (mode_fpcw == NULL) {
1621                 mode_fpcw = new_ir_mode("Fpcw", irms_int_number, 16, 0, irma_none, 0);
1622         }
1623
1624         ia32_register_init();
1625         ia32_create_opcodes(&ia32_irn_ops);
1626         /* special handling for SwitchJmp */
1627         op_ia32_SwitchJmp->ops.be_ops = &ia32_SwitchJmp_irn_ops;
1628
1629         be_emit_init(file_handle);
1630         isa->regs_16bit     = pmap_create();
1631         isa->regs_8bit      = pmap_create();
1632         isa->regs_8bit_high = pmap_create();
1633         isa->types          = pmap_create();
1634         isa->tv_ent         = pmap_create();
1635         isa->cpu            = ia32_init_machine_description();
1636
1637         ia32_build_16bit_reg_map(isa->regs_16bit);
1638         ia32_build_8bit_reg_map(isa->regs_8bit);
1639         ia32_build_8bit_reg_map_high(isa->regs_8bit_high);
1640
1641 #ifndef NDEBUG
1642         isa->name_obst = XMALLOC(struct obstack);
1643         obstack_init(isa->name_obst);
1644 #endif /* NDEBUG */
1645
1646         /* enter the ISA object into the intrinsic environment */
1647         intrinsic_env.isa = isa;
1648
1649         /* emit asm includes */
1650         n = get_irp_n_asms();
1651         for (i = 0; i < n; ++i) {
1652                 be_emit_cstring("#APP\n");
1653                 be_emit_ident(get_irp_asm(i));
1654                 be_emit_cstring("\n#NO_APP\n");
1655         }
1656
1657         /* needed for the debug support */
1658         be_gas_emit_switch_section(GAS_SECTION_TEXT);
1659         be_emit_irprintf("%stext0:\n", be_gas_get_private_prefix());
1660         be_emit_write_line();
1661
1662         return &isa->base;
1663 }
1664
1665
1666
1667 /**
1668  * Closes the output file and frees the ISA structure.
1669  */
1670 static void ia32_done(void *self)
1671 {
1672         ia32_isa_t *isa = self;
1673
1674         /* emit now all global declarations */
1675         be_gas_emit_decls(isa->base.main_env);
1676
1677         pmap_destroy(isa->regs_16bit);
1678         pmap_destroy(isa->regs_8bit);
1679         pmap_destroy(isa->regs_8bit_high);
1680         pmap_destroy(isa->tv_ent);
1681         pmap_destroy(isa->types);
1682
1683 #ifndef NDEBUG
1684         obstack_free(isa->name_obst, NULL);
1685 #endif /* NDEBUG */
1686
1687         be_emit_exit();
1688
1689         free(self);
1690 }
1691
1692
1693 /**
1694  * Return the number of register classes for this architecture.
1695  * We report always these:
1696  *  - the general purpose registers
1697  *  - the SSE floating point register set
1698  *  - the virtual floating point registers
1699  *  - the SSE vector register set
1700  */
1701 static unsigned ia32_get_n_reg_class(void)
1702 {
1703         return N_CLASSES;
1704 }
1705
1706 /**
1707  * Return the register class for index i.
1708  */
1709 static const arch_register_class_t *ia32_get_reg_class(unsigned i)
1710 {
1711         assert(i < N_CLASSES);
1712         return &ia32_reg_classes[i];
1713 }
1714
1715 /**
1716  * Get the register class which shall be used to store a value of a given mode.
1717  * @param self The this pointer.
1718  * @param mode The mode in question.
1719  * @return A register class which can hold values of the given mode.
1720  */
1721 static const arch_register_class_t *ia32_get_reg_class_for_mode(const ir_mode *mode)
1722 {
1723         if (mode_is_float(mode)) {
1724                 return ia32_cg_config.use_sse2 ? &ia32_reg_classes[CLASS_ia32_xmm] : &ia32_reg_classes[CLASS_ia32_vfp];
1725         }
1726         else
1727                 return &ia32_reg_classes[CLASS_ia32_gp];
1728 }
1729
1730 /**
1731  * Returns the register for parameter nr.
1732  */
1733 static const arch_register_t *ia32_get_RegParam_reg(unsigned cc, unsigned nr,
1734                                                     const ir_mode *mode)
1735 {
1736         static const arch_register_t *gpreg_param_reg_fastcall[] = {
1737                 &ia32_gp_regs[REG_ECX],
1738                 &ia32_gp_regs[REG_EDX],
1739                 NULL
1740         };
1741         static const unsigned MAXNUM_GPREG_ARGS = 3;
1742
1743         static const arch_register_t *gpreg_param_reg_regparam[] = {
1744                 &ia32_gp_regs[REG_EAX],
1745                 &ia32_gp_regs[REG_EDX],
1746                 &ia32_gp_regs[REG_ECX]
1747         };
1748
1749         static const arch_register_t *gpreg_param_reg_this[] = {
1750                 &ia32_gp_regs[REG_ECX],
1751                 NULL,
1752                 NULL
1753         };
1754
1755         static const arch_register_t *fpreg_sse_param_reg_std[] = {
1756                 &ia32_xmm_regs[REG_XMM0],
1757                 &ia32_xmm_regs[REG_XMM1],
1758                 &ia32_xmm_regs[REG_XMM2],
1759                 &ia32_xmm_regs[REG_XMM3],
1760                 &ia32_xmm_regs[REG_XMM4],
1761                 &ia32_xmm_regs[REG_XMM5],
1762                 &ia32_xmm_regs[REG_XMM6],
1763                 &ia32_xmm_regs[REG_XMM7]
1764         };
1765
1766         static const arch_register_t *fpreg_sse_param_reg_this[] = {
1767                 NULL,  /* in case of a "this" pointer, the first parameter must not be a float */
1768         };
1769         static const unsigned MAXNUM_SSE_ARGS = 8;
1770
1771         if ((cc & cc_this_call) && nr == 0)
1772                 return gpreg_param_reg_this[0];
1773
1774         if (! (cc & cc_reg_param))
1775                 return NULL;
1776
1777         if (mode_is_float(mode)) {
1778                 if (!ia32_cg_config.use_sse2 || (cc & cc_fpreg_param) == 0)
1779                         return NULL;
1780                 if (nr >= MAXNUM_SSE_ARGS)
1781                         return NULL;
1782
1783                 if (cc & cc_this_call) {
1784                         return fpreg_sse_param_reg_this[nr];
1785                 }
1786                 return fpreg_sse_param_reg_std[nr];
1787         } else if (mode_is_int(mode) || mode_is_reference(mode)) {
1788                 unsigned num_regparam;
1789
1790                 if (get_mode_size_bits(mode) > 32)
1791                         return NULL;
1792
1793                 if (nr >= MAXNUM_GPREG_ARGS)
1794                         return NULL;
1795
1796                 if (cc & cc_this_call) {
1797                         return gpreg_param_reg_this[nr];
1798                 }
1799                 num_regparam = cc & ~cc_bits;
1800                 if (num_regparam == 0) {
1801                         /* default fastcall */
1802                         return gpreg_param_reg_fastcall[nr];
1803                 }
1804                 if (nr < num_regparam)
1805                         return gpreg_param_reg_regparam[nr];
1806                 return NULL;
1807         }
1808
1809         panic("unknown argument mode");
1810 }
1811
1812 /**
1813  * Get the ABI restrictions for procedure calls.
1814  * @param self        The this pointer.
1815  * @param method_type The type of the method (procedure) in question.
1816  * @param abi         The abi object to be modified
1817  */
1818 static void ia32_get_call_abi(const void *self, ir_type *method_type,
1819                               be_abi_call_t *abi)
1820 {
1821         ir_type  *tp;
1822         ir_mode  *mode;
1823         unsigned  cc;
1824         int       n, i, regnum;
1825         int                 pop_amount = 0;
1826         be_abi_call_flags_t call_flags = be_abi_call_get_flags(abi);
1827
1828         (void) self;
1829
1830         /* set abi flags for calls */
1831         call_flags.bits.left_to_right         = 0;  /* always last arg first on stack */
1832         call_flags.bits.store_args_sequential = 0;
1833         /* call_flags.bits.try_omit_fp                 not changed: can handle both settings */
1834         call_flags.bits.fp_free               = 0;  /* the frame pointer is fixed in IA32 */
1835         call_flags.bits.call_has_imm          = 0;  /* No call immediate, we handle this by ourselves */
1836
1837         /* set parameter passing style */
1838         be_abi_call_set_flags(abi, call_flags, &ia32_abi_callbacks);
1839
1840         cc = get_method_calling_convention(method_type);
1841         if (get_method_variadicity(method_type) == variadicity_variadic) {
1842                 /* pass all parameters of a variadic function on the stack */
1843                 cc = cc_cdecl_set | (cc & cc_this_call);
1844         } else {
1845                 if (get_method_additional_properties(method_type) & mtp_property_private &&
1846                     ia32_cg_config.optimize_cc) {
1847                         /* set the fast calling conventions (allowing up to 3) */
1848                         cc = SET_FASTCALL(cc) | 3;
1849                 }
1850         }
1851
1852         /* we have to pop the shadow parameter ourself for compound calls */
1853         if ( (get_method_calling_convention(method_type) & cc_compound_ret)
1854                         && !(cc & cc_reg_param)) {
1855                 pop_amount += get_mode_size_bytes(mode_P_data);
1856         }
1857
1858         n = get_method_n_params(method_type);
1859         for (i = regnum = 0; i < n; i++) {
1860                 ir_mode               *mode;
1861                 const arch_register_t *reg = NULL;
1862
1863                 tp   = get_method_param_type(method_type, i);
1864                 mode = get_type_mode(tp);
1865                 if (mode != NULL) {
1866                         reg  = ia32_get_RegParam_reg(cc, regnum, mode);
1867                 }
1868                 if (reg != NULL) {
1869                         be_abi_call_param_reg(abi, i, reg, ABI_CONTEXT_BOTH);
1870                         ++regnum;
1871                 } else {
1872                         /* Micro optimisation: if the mode is shorter than 4 bytes, load 4 bytes.
1873                          * movl has a shorter opcode than mov[sz][bw]l */
1874                         ir_mode *load_mode = mode;
1875
1876                         if (mode != NULL) {
1877                                 unsigned size = get_mode_size_bytes(mode);
1878
1879                                 if (cc & cc_callee_clear_stk) {
1880                                         pop_amount += (size + 3U) & ~3U;
1881                                 }
1882
1883                                 if (size < 4) load_mode = mode_Iu;
1884                         }
1885
1886                         be_abi_call_param_stack(abi, i, load_mode, 4, 0, 0, ABI_CONTEXT_BOTH);
1887                 }
1888         }
1889
1890         be_abi_call_set_pop(abi, pop_amount);
1891
1892         /* set return registers */
1893         n = get_method_n_ress(method_type);
1894
1895         assert(n <= 2 && "more than two results not supported");
1896
1897         /* In case of 64bit returns, we will have two 32bit values */
1898         if (n == 2) {
1899                 tp   = get_method_res_type(method_type, 0);
1900                 mode = get_type_mode(tp);
1901
1902                 assert(!mode_is_float(mode) && "two FP results not supported");
1903
1904                 tp   = get_method_res_type(method_type, 1);
1905                 mode = get_type_mode(tp);
1906
1907                 assert(!mode_is_float(mode) && "mixed INT, FP results not supported");
1908
1909                 be_abi_call_res_reg(abi, 0, &ia32_gp_regs[REG_EAX], ABI_CONTEXT_BOTH);
1910                 be_abi_call_res_reg(abi, 1, &ia32_gp_regs[REG_EDX], ABI_CONTEXT_BOTH);
1911         }
1912         else if (n == 1) {
1913                 const arch_register_t *reg;
1914
1915                 tp   = get_method_res_type(method_type, 0);
1916                 assert(is_atomic_type(tp));
1917                 mode = get_type_mode(tp);
1918
1919                 reg = mode_is_float(mode) ? &ia32_vfp_regs[REG_VF0] : &ia32_gp_regs[REG_EAX];
1920
1921                 be_abi_call_res_reg(abi, 0, reg, ABI_CONTEXT_BOTH);
1922         }
1923 }
1924
1925 static int ia32_to_appear_in_schedule(void *block_env, const ir_node *irn)
1926 {
1927         (void) block_env;
1928
1929         if (!is_ia32_irn(irn)) {
1930                 return -1;
1931         }
1932
1933         if (is_ia32_NoReg_GP(irn) || is_ia32_NoReg_VFP(irn) || is_ia32_NoReg_XMM(irn)
1934             || is_ia32_ChangeCW(irn) || is_ia32_Immediate(irn))
1935                 return 0;
1936
1937         return 1;
1938 }
1939
1940 /**
1941  * Initializes the code generator interface.
1942  */
1943 static const arch_code_generator_if_t *ia32_get_code_generator_if(void *self)
1944 {
1945         (void) self;
1946         return &ia32_code_gen_if;
1947 }
1948
1949 /**
1950  * Returns the estimated execution time of an ia32 irn.
1951  */
1952 static sched_timestep_t ia32_sched_exectime(void *env, const ir_node *irn)
1953 {
1954         (void) env;
1955         return is_ia32_irn(irn) ? ia32_get_op_estimated_cost(irn) : 1;
1956 }
1957
1958 list_sched_selector_t ia32_sched_selector;
1959
1960 /**
1961  * Returns the reg_pressure scheduler with to_appear_in_schedule() overloaded
1962  */
1963 static const list_sched_selector_t *ia32_get_list_sched_selector(
1964                 const void *self, list_sched_selector_t *selector)
1965 {
1966         (void) self;
1967         memcpy(&ia32_sched_selector, selector, sizeof(ia32_sched_selector));
1968         ia32_sched_selector.exectime              = ia32_sched_exectime;
1969         ia32_sched_selector.to_appear_in_schedule = ia32_to_appear_in_schedule;
1970         return &ia32_sched_selector;
1971 }
1972
1973 static const ilp_sched_selector_t *ia32_get_ilp_sched_selector(const void *self)
1974 {
1975         (void) self;
1976         return NULL;
1977 }
1978
1979 /**
1980  * Returns the necessary byte alignment for storing a register of given class.
1981  */
1982 static int ia32_get_reg_class_alignment(const arch_register_class_t *cls)
1983 {
1984         ir_mode *mode = arch_register_class_mode(cls);
1985         int bytes     = get_mode_size_bytes(mode);
1986
1987         if (mode_is_float(mode) && bytes > 8)
1988                 return 16;
1989         return bytes;
1990 }
1991
1992 static const be_execution_unit_t ***ia32_get_allowed_execution_units(
1993                 const ir_node *irn)
1994 {
1995         static const be_execution_unit_t *_allowed_units_BRANCH[] = {
1996                 &ia32_execution_units_BRANCH[IA32_EXECUNIT_TP_BRANCH_BRANCH1],
1997                 &ia32_execution_units_BRANCH[IA32_EXECUNIT_TP_BRANCH_BRANCH2],
1998                 NULL,
1999         };
2000         static const be_execution_unit_t *_allowed_units_GP[] = {
2001                 &ia32_execution_units_GP[IA32_EXECUNIT_TP_GP_GP_EAX],
2002                 &ia32_execution_units_GP[IA32_EXECUNIT_TP_GP_GP_EBX],
2003                 &ia32_execution_units_GP[IA32_EXECUNIT_TP_GP_GP_ECX],
2004                 &ia32_execution_units_GP[IA32_EXECUNIT_TP_GP_GP_EDX],
2005                 &ia32_execution_units_GP[IA32_EXECUNIT_TP_GP_GP_ESI],
2006                 &ia32_execution_units_GP[IA32_EXECUNIT_TP_GP_GP_EDI],
2007                 &ia32_execution_units_GP[IA32_EXECUNIT_TP_GP_GP_EBP],
2008                 NULL,
2009         };
2010         static const be_execution_unit_t *_allowed_units_DUMMY[] = {
2011                 &be_machine_execution_units_DUMMY[0],
2012                 NULL,
2013         };
2014         static const be_execution_unit_t **_units_callret[] = {
2015                 _allowed_units_BRANCH,
2016                 NULL
2017         };
2018         static const be_execution_unit_t **_units_other[] = {
2019                 _allowed_units_GP,
2020                 NULL
2021         };
2022         static const be_execution_unit_t **_units_dummy[] = {
2023                 _allowed_units_DUMMY,
2024                 NULL
2025         };
2026         const be_execution_unit_t ***ret;
2027
2028         if (is_ia32_irn(irn)) {
2029                 ret = get_ia32_exec_units(irn);
2030         } else if (is_be_node(irn)) {
2031                 if (be_is_Return(irn)) {
2032                         ret = _units_callret;
2033                 } else if (be_is_Barrier(irn)) {
2034                         ret = _units_dummy;
2035                 } else {
2036                         ret = _units_other;
2037                 }
2038         }
2039         else {
2040                 ret = _units_dummy;
2041         }
2042
2043         return ret;
2044 }
2045
2046 /**
2047  * Return the abstract ia32 machine.
2048  */
2049 static const be_machine_t *ia32_get_machine(const void *self)
2050 {
2051         const ia32_isa_t *isa = self;
2052         return isa->cpu;
2053 }
2054
2055 /**
2056  * Return irp irgs in the desired order.
2057  */
2058 static ir_graph **ia32_get_irg_list(const void *self, ir_graph ***irg_list)
2059 {
2060         (void) self;
2061         (void) irg_list;
2062         return NULL;
2063 }
2064
2065 static void ia32_mark_remat(ir_node *node)
2066 {
2067         if (is_ia32_irn(node)) {
2068                 set_ia32_is_remat(node);
2069         }
2070 }
2071
2072 /**
2073  * Check if Mux(sel, t, f) would represent an Abs (or -Abs).
2074  */
2075 static bool mux_is_abs(ir_node *sel, ir_node *mux_true, ir_node *mux_false)
2076 {
2077         ir_node *cmp_left;
2078         ir_node *cmp_right;
2079         ir_node *cmp;
2080         pn_Cmp  pnc;
2081
2082         if (!is_Proj(sel))
2083                 return false;
2084         cmp = get_Proj_pred(sel);
2085         if (!is_Cmp(cmp))
2086                 return false;
2087
2088         /* must be <, <=, >=, > */
2089         pnc = get_Proj_proj(sel);
2090         switch (pnc) {
2091         case pn_Cmp_Ge:
2092         case pn_Cmp_Gt:
2093         case pn_Cmp_Le:
2094         case pn_Cmp_Lt:
2095         case pn_Cmp_Uge:
2096         case pn_Cmp_Ug:
2097         case pn_Cmp_Ul:
2098         case pn_Cmp_Ule:
2099                 break;
2100         default:
2101                 return false;
2102         }
2103
2104         if (!is_negated_value(mux_true, mux_false))
2105                 return false;
2106
2107         /* must be x cmp 0 */
2108         cmp_right = get_Cmp_right(cmp);
2109         if (!is_Const(cmp_right) || !is_Const_null(cmp_right))
2110                 return 0;
2111
2112         cmp_left = get_Cmp_left(cmp);
2113         if (cmp_left != mux_true && cmp_left != mux_false)
2114                 return false;
2115
2116         return true;
2117 }
2118
2119 /**
2120  * Check if Mux(sel, mux_true, mux_false) would represent a Max or Min operation
2121  */
2122 static bool mux_is_float_min_max(ir_node *sel, ir_node *mux_true,
2123                                  ir_node *mux_false)
2124 {
2125         ir_node *cmp_l;
2126         ir_node *cmp_r;
2127         ir_node *cmp;
2128         pn_Cmp  pnc;
2129
2130         if (!is_Proj(sel))
2131                 return false;
2132         cmp = get_Proj_pred(sel);
2133         if (!is_Cmp(cmp))
2134                 return false;
2135
2136         cmp_l = get_Cmp_left(cmp);
2137         cmp_r = get_Cmp_right(cmp);
2138         if (!mode_is_float(get_irn_mode(cmp_l)))
2139                 return false;
2140
2141         /* check for min/max. They're defined as (C-Semantik):
2142          *  min(a, b) = a < b ? a : b
2143          *  or min(a, b) = a <= b ? a : b
2144          *  max(a, b) = a > b ? a : b
2145          *  or max(a, b) = a >= b ? a : b
2146          * (Note we only handle float min/max here)
2147          */
2148         pnc = get_Proj_proj(sel);
2149         switch (pnc) {
2150         case pn_Cmp_Ge:
2151         case pn_Cmp_Gt:
2152                 /* this is a max */
2153                 if (cmp_l == mux_true && cmp_r == mux_false)
2154                         return true;
2155                 break;
2156         case pn_Cmp_Le:
2157         case pn_Cmp_Lt:
2158                 /* this is a min */
2159                 if (cmp_l == mux_true && cmp_r == mux_false)
2160                         return true;
2161                 break;
2162         case pn_Cmp_Uge:
2163         case pn_Cmp_Ug:
2164                 /* this is a min */
2165                 if (cmp_l == mux_false && cmp_r == mux_true)
2166                         return true;
2167                 break;
2168         case pn_Cmp_Ule:
2169         case pn_Cmp_Ul:
2170                 /* this is a max */
2171                 if (cmp_l == mux_false && cmp_r == mux_true)
2172                         return true;
2173                 break;
2174
2175         default:
2176                 break;
2177         }
2178
2179         return false;
2180 }
2181
2182 static bool mux_is_set(ir_node *sel, ir_node *mux_true, ir_node *mux_false)
2183 {
2184         ir_mode *mode = get_irn_mode(mux_true);
2185         (void) sel;
2186
2187         if (!mode_is_int(mode) && !mode_is_reference(mode)
2188                         && mode != mode_b)
2189                 return false;
2190
2191         if (is_Const(mux_true) && is_Const(mux_false)) {
2192                 /* we can create a set plus up two 3 instructions for any combination of constants */
2193                 return true;
2194         }
2195
2196         return false;
2197 }
2198
2199 static bool mux_is_float_const_const(ir_node *sel, ir_node *mux_true,
2200                                      ir_node *mux_false)
2201 {
2202         (void) sel;
2203
2204         if (!mode_is_float(get_irn_mode(mux_true)))
2205                 return false;
2206
2207         return is_Const(mux_true) && is_Const(mux_false);
2208 }
2209
2210 static bool mux_is_doz(ir_node *sel, ir_node *mux_true, ir_node *mux_false)
2211 {
2212         ir_node *cmp;
2213         ir_node *cmp_left;
2214         ir_node *cmp_right;
2215         ir_mode *mode;
2216         long     pn;
2217
2218         if (!is_Proj(sel))
2219                 return false;
2220
2221         cmp = get_Proj_pred(sel);
2222         if (!is_Cmp(cmp))
2223                 return false;
2224
2225         mode = get_irn_mode(mux_true);
2226         if (mode_is_signed(mode) || mode_is_float(mode))
2227                 return false;
2228
2229         pn        = get_Proj_proj(sel);
2230         cmp_left  = get_Cmp_left(cmp);
2231         cmp_right = get_Cmp_right(cmp);
2232         if ((pn & pn_Cmp_Gt) &&
2233                 is_Const(mux_false) && is_Const_null(mux_false) && is_Sub(mux_true) &&
2234                 get_Sub_left(mux_true) == cmp_left &&
2235                 get_Sub_right(mux_true) == cmp_right) {
2236                 /* Mux(a >=u b, a - b, 0) unsigned Doz */
2237                 return true;
2238         }
2239         if ((pn & pn_Cmp_Lt) &&
2240                 is_Const(mux_true) && is_Const_null(mux_true) && is_Sub(mux_false) &&
2241                 get_Sub_left(mux_false) == cmp_left &&
2242                 get_Sub_right(mux_false) == cmp_right) {
2243                 /* Mux(a <=u b, 0, a - b) unsigned Doz */
2244                 return true;
2245         }
2246
2247         return false;
2248 }
2249
2250 static int ia32_is_mux_allowed(ir_node *sel, ir_node *mux_false,
2251                                ir_node *mux_true)
2252 {
2253         ir_mode *mode;
2254
2255         /* we can handle Abs for all modes and compares */
2256         if (mux_is_abs(sel, mux_true, mux_false))
2257                 return true;
2258         /* we can handle Set for all modes and compares */
2259         if (mux_is_set(sel, mux_true, mux_false))
2260                 return true;
2261         /* SSE has own min/max operations */
2262         if (ia32_cg_config.use_sse2
2263                         && mux_is_float_min_max(sel, mux_true, mux_false))
2264                 return true;
2265         /* we can handle Mux(?, Const[f], Const[f]) */
2266         if (mux_is_float_const_const(sel, mux_true, mux_false)) {
2267 #ifdef FIRM_GRGEN_BE
2268                 /* well, some code selectors can't handle it */
2269                 if (be_transformer != TRANSFORMER_PBQP
2270                                 || be_transformer != TRANSFORMER_RAND)
2271                         return true;
2272 #else
2273                 return true;
2274 #endif
2275         }
2276
2277         /* no support for 64bit inputs to cmov */
2278         mode = get_irn_mode(mux_true);
2279         if (get_mode_size_bits(mode) > 32)
2280                 return false;
2281         /* we can't handle MuxF yet */
2282         if (mode_is_float(mode))
2283                 return false;
2284
2285         if (mux_is_doz(sel, mux_true, mux_false))
2286                 return true;
2287
2288         /* Check Cmp before the node */
2289         if (is_Proj(sel)) {
2290                 ir_node *cmp = get_Proj_pred(sel);
2291                 if (is_Cmp(cmp)) {
2292                         ir_mode *cmp_mode = get_irn_mode(get_Cmp_left(cmp));
2293
2294                         /* we can't handle 64bit compares */
2295                         if (get_mode_size_bits(cmp_mode) > 32)
2296                                 return false;
2297
2298                         /* we can't handle float compares */
2299                         if (mode_is_float(cmp_mode))
2300                                 return false;
2301                 }
2302         }
2303
2304         /* did we disable cmov generation? */
2305         if (!ia32_cg_config.use_cmov)
2306                 return false;
2307
2308         /* we can use a cmov */
2309         return true;
2310 }
2311
2312 static asm_constraint_flags_t ia32_parse_asm_constraint(const char **c)
2313 {
2314         (void) c;
2315
2316         /* we already added all our simple flags to the flags modifier list in
2317          * init, so this flag we don't know. */
2318         return ASM_CONSTRAINT_FLAG_INVALID;
2319 }
2320
2321 static int ia32_is_valid_clobber(const char *clobber)
2322 {
2323         return ia32_get_clobber_register(clobber) != NULL;
2324 }
2325
2326 /**
2327  * Create the trampoline code.
2328  */
2329 static ir_node *ia32_create_trampoline_fkt(ir_node *block, ir_node *mem, ir_node *trampoline, ir_node *env, ir_node *callee)
2330 {
2331         ir_node  *st, *p = trampoline;
2332         ir_mode *mode    = get_irn_mode(p);
2333
2334         /* mov  ecx,<env> */
2335         st  = new_r_Store(block, mem, p, new_Const_long(mode_Bu, 0xb9), 0);
2336         mem = new_r_Proj(st, mode_M, pn_Store_M);
2337         p   = new_r_Add(block, p, new_Const_long(mode_Iu, 1), mode);
2338         st  = new_r_Store(block, mem, p, env, 0);
2339         mem = new_r_Proj(st, mode_M, pn_Store_M);
2340         p   = new_r_Add(block, p, new_Const_long(mode_Iu, 4), mode);
2341         /* jmp  <callee> */
2342         st  = new_r_Store(block, mem, p, new_Const_long(mode_Bu, 0xe9), 0);
2343         mem = new_r_Proj(st, mode_M, pn_Store_M);
2344         p   = new_r_Add(block, p, new_Const_long(mode_Iu, 1), mode);
2345         st  = new_r_Store(block, mem, p, callee, 0);
2346         mem = new_r_Proj(st, mode_M, pn_Store_M);
2347         p   = new_r_Add(block, p, new_Const_long(mode_Iu, 4), mode);
2348
2349         return mem;
2350 }
2351
2352 /**
2353  * Returns the libFirm configuration parameter for this backend.
2354  */
2355 static const backend_params *ia32_get_libfirm_params(void)
2356 {
2357         static const ir_settings_if_conv_t ifconv = {
2358                 4,                    /* maxdepth, doesn't matter for Mux-conversion */
2359                 ia32_is_mux_allowed   /* allows or disallows Mux creation for given selector */
2360         };
2361         static const ir_settings_arch_dep_t ad = {
2362                 1,                   /* also use subs */
2363                 4,                   /* maximum shifts */
2364                 31,                  /* maximum shift amount */
2365                 ia32_evaluate_insn,  /* evaluate the instruction sequence */
2366
2367                 1,  /* allow Mulhs */
2368                 1,  /* allow Mulus */
2369                 32, /* Mulh allowed up to 32 bit */
2370         };
2371         static backend_params p = {
2372                 1,     /* need dword lowering */
2373                 1,     /* support inline assembly */
2374                 NULL,  /* will be set later */
2375                 ia32_create_intrinsic_fkt,
2376                 &intrinsic_env,  /* context for ia32_create_intrinsic_fkt */
2377                 NULL,  /* ifconv info will be set below */
2378                 NULL,  /* float arithmetic mode, will be set below */
2379                 12,    /* size of trampoline code */
2380                 4,     /* alignment of trampoline code */
2381                 ia32_create_trampoline_fkt,
2382                 4      /* alignment of stack parameter */
2383         };
2384
2385         ia32_setup_cg_config();
2386
2387         /* doesn't really belong here, but this is the earliest place the backend
2388          * is called... */
2389         init_asm_constraints();
2390
2391         p.dep_param    = &ad;
2392         p.if_conv_info = &ifconv;
2393         if (! ia32_cg_config.use_sse2)
2394                 p.mode_float_arithmetic = mode_E;
2395         return &p;
2396 }
2397
2398 static const lc_opt_enum_int_items_t gas_items[] = {
2399         { "elf",   OBJECT_FILE_FORMAT_ELF    },
2400         { "mingw", OBJECT_FILE_FORMAT_COFF   },
2401         { "macho", OBJECT_FILE_FORMAT_MACH_O },
2402         { NULL,    0 }
2403 };
2404
2405 static lc_opt_enum_int_var_t gas_var = {
2406         (int*) &be_gas_object_file_format, gas_items
2407 };
2408
2409 #ifdef FIRM_GRGEN_BE
2410 static const lc_opt_enum_int_items_t transformer_items[] = {
2411         { "default", TRANSFORMER_DEFAULT },
2412         { "pbqp",    TRANSFORMER_PBQP    },
2413         { "random",  TRANSFORMER_RAND    },
2414         { NULL,      0                   }
2415 };
2416
2417 static lc_opt_enum_int_var_t transformer_var = {
2418         (int*)&be_transformer, transformer_items
2419 };
2420 #endif
2421
2422 static const lc_opt_table_entry_t ia32_options[] = {
2423         LC_OPT_ENT_ENUM_INT("gasmode", "set the GAS compatibility mode", &gas_var),
2424 #ifdef FIRM_GRGEN_BE
2425         LC_OPT_ENT_ENUM_INT("transformer", "the transformer used for code selection", &transformer_var),
2426 #endif
2427         LC_OPT_ENT_INT("stackalign", "set power of two stack alignment for calls",
2428                        &ia32_isa_template.base.stack_alignment),
2429         LC_OPT_LAST
2430 };
2431
2432 const arch_isa_if_t ia32_isa_if = {
2433         ia32_init,
2434         ia32_done,
2435         ia32_handle_intrinsics,
2436         ia32_get_n_reg_class,
2437         ia32_get_reg_class,
2438         ia32_get_reg_class_for_mode,
2439         ia32_get_call_abi,
2440         ia32_get_code_generator_if,
2441         ia32_get_list_sched_selector,
2442         ia32_get_ilp_sched_selector,
2443         ia32_get_reg_class_alignment,
2444         ia32_get_libfirm_params,
2445         ia32_get_allowed_execution_units,
2446         ia32_get_machine,
2447         ia32_get_irg_list,
2448         ia32_mark_remat,
2449         ia32_parse_asm_constraint,
2450         ia32_is_valid_clobber
2451 };
2452
2453 BE_REGISTER_MODULE_CONSTRUCTOR(be_init_arch_ia32);
2454 void be_init_arch_ia32(void)
2455 {
2456         lc_opt_entry_t *be_grp   = lc_opt_get_grp(firm_opt_get_root(), "be");
2457         lc_opt_entry_t *ia32_grp = lc_opt_get_grp(be_grp, "ia32");
2458
2459         lc_opt_add_table(ia32_grp, ia32_options);
2460         be_register_isa_if("ia32", &ia32_isa_if);
2461
2462         FIRM_DBG_REGISTER(dbg, "firm.be.ia32.cg");
2463
2464         ia32_init_emitter();
2465         ia32_init_finish();
2466         ia32_init_optimize();
2467         ia32_init_transform();
2468         ia32_init_x87();
2469         ia32_init_architecture();
2470 }