nsz Git - libfirm/blob - ir/be/ia32/bearch_ia32.c

   1 /*
   2  * Copyright (C) 1995-2008 University of Karlsruhe.  All right reserved.
   3  *
   4  * This file is part of libFirm.
   5  *
   6  * This file may be distributed and/or modified under the terms of the
   7  * GNU General Public License version 2 as published by the Free Software
   8  * Foundation and appearing in the file LICENSE.GPL included in the
   9  * packaging of this file.
  10  *
  11  * Licensees holding valid libFirm Professional Edition licenses may use
  12  * this file in accordance with the libFirm Commercial License.
  13  * Agreement provided with the Software.
  14  *
  15  * This file is provided AS IS with NO WARRANTY OF ANY KIND, INCLUDING THE
  16  * WARRANTY OF DESIGN, MERCHANTABILITY AND FITNESS FOR A PARTICULAR
  17  * PURPOSE.
  18  */
  19
  20 /**
  21  * @file
  22  * @brief       This is the main ia32 firm backend driver.
  23  * @author      Christian Wuerdig
  24  * @version     $Id$
  25  */
  26 #ifdef HAVE_CONFIG_H
  27 #include "config.h"
  28 #endif
  29
  30 #include "lc_opts.h"
  31 #include "lc_opts_enum.h"
  32
  33 #include <math.h>
  34
  35 #include "pseudo_irg.h"
  36 #include "irarch.h"
  37 #include "irgwalk.h"
  38 #include "irprog.h"
  39 #include "irprintf.h"
  40 #include "iredges_t.h"
  41 #include "ircons.h"
  42 #include "irflag.h"
  43 #include "irgmod.h"
  44 #include "irgopt.h"
  45 #include "irbitset.h"
  46 #include "irgopt.h"
  47 #include "pdeq.h"
  48 #include "pset.h"
  49 #include "debug.h"
  50 #include "error.h"
  51 #include "xmalloc.h"
  52 #include "irtools.h"
  53 #include "iroptimize.h"
  54 #include "instrument.h"
  55
  56 #include "../beabi.h"
  57 #include "../beirg_t.h"
  58 #include "../benode_t.h"
  59 #include "../belower.h"
  60 #include "../besched_t.h"
  61 #include "be.h"
  62 #include "../be_t.h"
  63 #include "../beirgmod.h"
  64 #include "../be_dbgout.h"
  65 #include "../beblocksched.h"
  66 #include "../bemachine.h"
  67 #include "../beilpsched.h"
  68 #include "../bespillslots.h"
  69 #include "../bemodule.h"
  70 #include "../begnuas.h"
  71 #include "../bestate.h"
  72 #include "../beflags.h"
  73
  74 #include "bearch_ia32_t.h"
  75
  76 #include "ia32_new_nodes.h"
  77 #include "gen_ia32_regalloc_if.h"
  78 #include "gen_ia32_machine.h"
  79 #include "ia32_transform.h"
  80 #include "ia32_emitter.h"
  81 #include "ia32_map_regs.h"
  82 #include "ia32_optimize.h"
  83 #include "ia32_x87.h"
  84 #include "ia32_dbg_stat.h"
  85 #include "ia32_finish.h"
  86 #include "ia32_util.h"
  87 #include "ia32_fpu.h"
  88 #include "ia32_architecture.h"
  89
  90 #ifdef FIRM_GRGEN_BE
  91 #include "ia32_pbqp_transform.h"
  92 #endif
  93
  94 DEBUG_ONLY(static firm_dbg_module_t *dbg = NULL;)
  95
  96 /* TODO: ugly */
  97 static set *cur_reg_set = NULL;
  98
  99 ir_mode         *mode_fpcw       = NULL;
 100 ia32_code_gen_t *ia32_current_cg = NULL;
 101
 102 /**
 103  * The environment for the intrinsic mapping.
 104  */
 105 static ia32_intrinsic_env_t intrinsic_env = {
 106         NULL,    /* the isa */
 107         NULL,    /* the irg, these entities belong to */
 108         NULL,    /* entity for first div operand (move into FPU) */
 109         NULL,    /* entity for second div operand (move into FPU) */
 110         NULL,    /* entity for converts ll -> d */
 111         NULL,    /* entity for converts d -> ll */
 112         NULL,    /* entity for __divdi3 library call */
 113         NULL,    /* entity for __moddi3 library call */
 114         NULL,    /* entity for __udivdi3 library call */
 115         NULL,    /* entity for __umoddi3 library call */
 116         NULL,    /* bias value for conversion from float to unsigned 64 */
 117 };
 118
 119
 120 typedef ir_node *(*create_const_node_func) (dbg_info *dbg, ir_graph *irg, ir_node *block);
 121
 122 static INLINE ir_node *create_const(ia32_code_gen_t *cg, ir_node **place,
 123                                     create_const_node_func func,
 124                                     const arch_register_t* reg)
 125 {
 126         ir_node *block, *res;
 127
 128         if(*place != NULL)
 129                 return *place;
 130
 131         block = get_irg_start_block(cg->irg);
 132         res = func(NULL, cg->irg, block);
 133         arch_set_irn_register(cg->arch_env, res, reg);
 134         *place = res;
 135
 136         add_irn_dep(get_irg_end(cg->irg), res);
 137         /* add_irn_dep(get_irg_start(cg->irg), res); */
 138
 139         return res;
 140 }
 141
 142 /* Creates the unique per irg GP NoReg node. */
 143 ir_node *ia32_new_NoReg_gp(ia32_code_gen_t *cg) {
 144         return create_const(cg, &cg->noreg_gp, new_rd_ia32_NoReg_GP,
 145                             &ia32_gp_regs[REG_GP_NOREG]);
 146 }
 147
 148 ir_node *ia32_new_NoReg_vfp(ia32_code_gen_t *cg) {
 149         return create_const(cg, &cg->noreg_vfp, new_rd_ia32_NoReg_VFP,
 150                             &ia32_vfp_regs[REG_VFP_NOREG]);
 151 }
 152
 153 ir_node *ia32_new_NoReg_xmm(ia32_code_gen_t *cg) {
 154         return create_const(cg, &cg->noreg_xmm, new_rd_ia32_NoReg_XMM,
 155                             &ia32_xmm_regs[REG_XMM_NOREG]);
 156 }
 157
 158 ir_node *ia32_new_Unknown_gp(ia32_code_gen_t *cg) {
 159         return create_const(cg, &cg->unknown_gp, new_rd_ia32_Unknown_GP,
 160                             &ia32_gp_regs[REG_GP_UKNWN]);
 161 }
 162
 163 ir_node *ia32_new_Unknown_vfp(ia32_code_gen_t *cg) {
 164         return create_const(cg, &cg->unknown_vfp, new_rd_ia32_Unknown_VFP,
 165                             &ia32_vfp_regs[REG_VFP_UKNWN]);
 166 }
 167
 168 ir_node *ia32_new_Unknown_xmm(ia32_code_gen_t *cg) {
 169         return create_const(cg, &cg->unknown_xmm, new_rd_ia32_Unknown_XMM,
 170                             &ia32_xmm_regs[REG_XMM_UKNWN]);
 171 }
 172
 173 ir_node *ia32_new_Fpu_truncate(ia32_code_gen_t *cg) {
 174         return create_const(cg, &cg->fpu_trunc_mode, new_rd_ia32_ChangeCW,
 175                         &ia32_fp_cw_regs[REG_FPCW]);
 176 }
 177
 178
 179 /**
 180  * Returns the admissible noreg register node for input register pos of node irn.
 181  */
 182 ir_node *ia32_get_admissible_noreg(ia32_code_gen_t *cg, ir_node *irn, int pos) {
 183         const arch_register_req_t *req;
 184
 185         req = arch_get_register_req(cg->arch_env, irn, pos);
 186         assert(req != NULL && "Missing register requirements");
 187         if (req->cls == &ia32_reg_classes[CLASS_ia32_gp])
 188                 return ia32_new_NoReg_gp(cg);
 189
 190         if (ia32_cg_config.use_sse2) {
 191                 return ia32_new_NoReg_xmm(cg);
 192         } else {
 193                 return ia32_new_NoReg_vfp(cg);
 194         }
 195 }
 196
 197 /**************************************************
 198  *                         _ _              _  __
 199  *                        | | |            (_)/ _|
 200  *  _ __ ___  __ _    __ _| | | ___   ___   _| |_
 201  * | '__/ _ \/ _` |  / _` | | |/ _ \ / __| | |  _|
 202  * | | |  __/ (_| | | (_| | | | (_) | (__  | | |
 203  * |_|  \___|\__, |  \__,_|_|_|\___/ \___| |_|_|
 204  *            __/ |
 205  *           |___/
 206  **************************************************/
 207
 208 /**
 209  * Return register requirements for an ia32 node.
 210  * If the node returns a tuple (mode_T) then the proj's
 211  * will be asked for this information.
 212  */
 213 static const arch_register_req_t *ia32_get_irn_reg_req(const ir_node *node,
 214                                                                                                            int pos)
 215 {
 216         ir_mode *mode = get_irn_mode(node);
 217         long    node_pos;
 218
 219         if (mode == mode_X || is_Block(node)) {
 220                 return arch_no_register_req;
 221         }
 222
 223         if (mode == mode_T && pos < 0) {
 224                 return arch_no_register_req;
 225         }
 226
 227         node_pos = pos == -1 ? 0 : pos;
 228         if (is_Proj(node)) {
 229                 if (mode == mode_M || pos >= 0) {
 230                         return arch_no_register_req;
 231                 }
 232
 233                 node_pos = (pos == -1) ? get_Proj_proj(node) : pos;
 234                 node     = skip_Proj_const(node);
 235         }
 236
 237         if (is_ia32_irn(node)) {
 238                 const arch_register_req_t *req;
 239                 if (pos >= 0)
 240                         req = get_ia32_in_req(node, pos);
 241                 else
 242                         req = get_ia32_out_req(node, node_pos);
 243
 244                 assert(req != NULL);
 245
 246                 return req;
 247         }
 248
 249         /* unknowns should be transformed already */
 250         assert(!is_Unknown(node));
 251         return arch_no_register_req;
 252 }
 253
 254 static void ia32_set_irn_reg(ir_node *irn, const arch_register_t *reg)
 255 {
 256         int    pos = 0;
 257
 258         if (get_irn_mode(irn) == mode_X) {
 259                 return;
 260         }
 261
 262         if (is_Proj(irn)) {
 263                 pos = get_Proj_proj(irn);
 264                 irn = skip_Proj(irn);
 265         }
 266
 267         if (is_ia32_irn(irn)) {
 268                 const arch_register_t **slots;
 269
 270                 slots      = get_ia32_slots(irn);
 271                 slots[pos] = reg;
 272         } else {
 273                 ia32_set_firm_reg(irn, reg, cur_reg_set);
 274         }
 275 }
 276
 277 static const arch_register_t *ia32_get_irn_reg(const ir_node *irn)
 278 {
 279         int pos = 0;
 280         const arch_register_t *reg = NULL;
 281
 282         if (is_Proj(irn)) {
 283
 284                 if (get_irn_mode(irn) == mode_X) {
 285                         return NULL;
 286                 }
 287
 288                 pos = get_Proj_proj(irn);
 289                 irn = skip_Proj_const(irn);
 290         }
 291
 292         if (is_ia32_irn(irn)) {
 293                 const arch_register_t **slots;
 294                 slots = get_ia32_slots(irn);
 295                 assert(pos < get_ia32_n_res(irn));
 296                 reg   = slots[pos];
 297         } else {
 298                 reg = ia32_get_firm_reg(irn, cur_reg_set);
 299         }
 300
 301         return reg;
 302 }
 303
 304 static arch_irn_class_t ia32_classify(const ir_node *irn) {
 305         arch_irn_class_t classification = arch_irn_class_normal;
 306
 307         irn = skip_Proj_const(irn);
 308
 309         if (is_cfop(irn))
 310                 classification |= arch_irn_class_branch;
 311
 312         if (! is_ia32_irn(irn))
 313                 return classification & ~arch_irn_class_normal;
 314
 315         if (is_ia32_Ld(irn))
 316                 classification |= arch_irn_class_load;
 317
 318         if (is_ia32_St(irn))
 319                 classification |= arch_irn_class_store;
 320
 321         if (is_ia32_need_stackent(irn))
 322                 classification |= arch_irn_class_reload;
 323
 324         return classification;
 325 }
 326
 327 static arch_irn_flags_t ia32_get_flags(const ir_node *irn) {
 328         arch_irn_flags_t flags = arch_irn_flags_none;
 329
 330         if (is_Unknown(irn))
 331                 return arch_irn_flags_ignore;
 332
 333         if(is_Proj(irn) && mode_is_datab(get_irn_mode(irn))) {
 334                 ir_node *pred = get_Proj_pred(irn);
 335
 336                 if(is_ia32_irn(pred)) {
 337                         flags = get_ia32_out_flags(pred, get_Proj_proj(irn));
 338                 }
 339
 340                 irn = pred;
 341         }
 342
 343         if (is_ia32_irn(irn)) {
 344                 flags |= get_ia32_flags(irn);
 345         }
 346
 347         return flags;
 348 }
 349
 350 /**
 351  * The IA32 ABI callback object.
 352  */
 353 typedef struct {
 354         be_abi_call_flags_bits_t flags;  /**< The call flags. */
 355         const arch_env_t *aenv;          /**< The architecture environment. */
 356         ir_graph *irg;                   /**< The associated graph. */
 357 } ia32_abi_env_t;
 358
 359 static ir_entity *ia32_get_frame_entity(const ir_node *irn) {
 360         return is_ia32_irn(irn) ? get_ia32_frame_ent(irn) : NULL;
 361 }
 362
 363 static void ia32_set_frame_entity(ir_node *irn, ir_entity *ent) {
 364         set_ia32_frame_ent(irn, ent);
 365 }
 366
 367 static void ia32_set_frame_offset(ir_node *irn, int bias)
 368 {
 369         if (get_ia32_frame_ent(irn) == NULL)
 370                 return;
 371
 372         if (is_ia32_Pop(irn) || is_ia32_PopMem(irn)) {
 373                 ia32_code_gen_t *cg = ia32_current_cg;
 374                 int omit_fp = be_abi_omit_fp(cg->birg->abi);
 375                 if (omit_fp) {
 376                         /* Pop nodes modify the stack pointer before calculating the
 377                          * destination address, so fix this here
 378                          */
 379                         bias -= 4;
 380                 }
 381         }
 382         add_ia32_am_offs_int(irn, bias);
 383 }
 384
 385 static int ia32_get_sp_bias(const ir_node *node)
 386 {
 387         if (is_ia32_Push(node))
 388                 return 4;
 389
 390         if (is_ia32_Pop(node) || is_ia32_PopMem(node))
 391                 return -4;
 392
 393         return 0;
 394 }
 395
 396 /**
 397  * Put all registers which are saved by the prologue/epilogue in a set.
 398  *
 399  * @param self  The callback object.
 400  * @param s     The result set.
 401  */
 402 static void ia32_abi_dont_save_regs(void *self, pset *s)
 403 {
 404         ia32_abi_env_t *env = self;
 405         if(env->flags.try_omit_fp)
 406                 pset_insert_ptr(s, env->aenv->bp);
 407 }
 408
 409 /**
 410  * Generate the routine prologue.
 411  *
 412  * @param self    The callback object.
 413  * @param mem     A pointer to the mem node. Update this if you define new memory.
 414  * @param reg_map A map mapping all callee_save/ignore/parameter registers to their defining nodes.
 415  *
 416  * @return        The register which shall be used as a stack frame base.
 417  *
 418  * All nodes which define registers in @p reg_map must keep @p reg_map current.
 419  */
 420 static const arch_register_t *ia32_abi_prologue(void *self, ir_node **mem, pmap *reg_map)
 421 {
 422         ia32_abi_env_t   *env      = self;
 423         ia32_code_gen_t  *cg       = ia32_current_cg;
 424         const arch_env_t *arch_env = env->aenv;
 425
 426         if (! env->flags.try_omit_fp) {
 427                 ir_graph *irg     =env->irg;
 428                 ir_node  *bl      = get_irg_start_block(irg);
 429                 ir_node  *curr_sp = be_abi_reg_map_get(reg_map, arch_env->sp);
 430                 ir_node  *curr_bp = be_abi_reg_map_get(reg_map, arch_env->bp);
 431                 ir_node  *noreg = ia32_new_NoReg_gp(cg);
 432                 ir_node  *push;
 433
 434                 /* ALL nodes representing bp must be set to ignore. */
 435                 be_node_set_flags(get_Proj_pred(curr_bp), BE_OUT_POS(get_Proj_proj(curr_bp)), arch_irn_flags_ignore);
 436
 437                 /* push ebp */
 438                 push    = new_rd_ia32_Push(NULL, irg, bl, noreg, noreg, *mem, curr_bp, curr_sp);
 439                 curr_sp = new_r_Proj(irg, bl, push, get_irn_mode(curr_sp), pn_ia32_Push_stack);
 440                 *mem    = new_r_Proj(irg, bl, push, mode_M, pn_ia32_Push_M);
 441
 442                 /* the push must have SP out register */
 443                 arch_set_irn_register(arch_env, curr_sp, arch_env->sp);
 444                 set_ia32_flags(push, arch_irn_flags_ignore);
 445
 446                 /* move esp to ebp */
 447                 curr_bp  = be_new_Copy(arch_env->bp->reg_class, irg, bl, curr_sp);
 448                 be_set_constr_single_reg(curr_bp, BE_OUT_POS(0), arch_env->bp);
 449                 arch_set_irn_register(arch_env, curr_bp, arch_env->bp);
 450                 be_node_set_flags(curr_bp, BE_OUT_POS(0), arch_irn_flags_ignore);
 451
 452                 /* beware: the copy must be done before any other sp use */
 453                 curr_sp = be_new_CopyKeep_single(arch_env->sp->reg_class, irg, bl, curr_sp, curr_bp, get_irn_mode(curr_sp));
 454                 be_set_constr_single_reg(curr_sp, BE_OUT_POS(0), arch_env->sp);
 455                 arch_set_irn_register(arch_env, curr_sp, arch_env->sp);
 456                 be_node_set_flags(curr_sp, BE_OUT_POS(0), arch_irn_flags_ignore);
 457
 458                 be_abi_reg_map_set(reg_map, arch_env->sp, curr_sp);
 459                 be_abi_reg_map_set(reg_map, arch_env->bp, curr_bp);
 460
 461                 return arch_env->bp;
 462         }
 463
 464         return arch_env->sp;
 465 }
 466
 467 /**
 468  * Generate the routine epilogue.
 469  * @param self    The callback object.
 470  * @param bl      The block for the epilog
 471  * @param mem     A pointer to the mem node. Update this if you define new memory.
 472  * @param reg_map A map mapping all callee_save/ignore/parameter registers to their defining nodes.
 473  * @return        The register which shall be used as a stack frame base.
 474  *
 475  * All nodes which define registers in @p reg_map must keep @p reg_map current.
 476  */
 477 static void ia32_abi_epilogue(void *self, ir_node *bl, ir_node **mem, pmap *reg_map)
 478 {
 479         ia32_abi_env_t   *env      = self;
 480         const arch_env_t *arch_env = env->aenv;
 481         ir_node          *curr_sp  = be_abi_reg_map_get(reg_map, arch_env->sp);
 482         ir_node          *curr_bp  = be_abi_reg_map_get(reg_map, arch_env->bp);
 483         ir_graph         *irg      = env->irg;
 484
 485         if (env->flags.try_omit_fp) {
 486                 /* simply remove the stack frame here */
 487                 curr_sp = be_new_IncSP(arch_env->sp, irg, bl, curr_sp, BE_STACK_FRAME_SIZE_SHRINK, 0);
 488                 add_irn_dep(curr_sp, *mem);
 489         } else {
 490                 ir_mode *mode_bp = arch_env->bp->reg_class->mode;
 491
 492                 if (ia32_cg_config.use_leave) {
 493                         ir_node *leave;
 494
 495                         /* leave */
 496                         leave   = new_rd_ia32_Leave(NULL, irg, bl, curr_sp, curr_bp);
 497                         set_ia32_flags(leave, arch_irn_flags_ignore);
 498                         curr_bp = new_r_Proj(irg, bl, leave, mode_bp, pn_ia32_Leave_frame);
 499                         curr_sp = new_r_Proj(irg, bl, leave, get_irn_mode(curr_sp), pn_ia32_Leave_stack);
 500                 } else {
 501                         ir_node *pop;
 502
 503                         /* the old SP is not needed anymore (kill the proj) */
 504                         assert(is_Proj(curr_sp));
 505                         be_kill_node(curr_sp);
 506
 507                         /* copy ebp to esp */
 508                         curr_sp = be_new_Copy(&ia32_reg_classes[CLASS_ia32_gp], irg, bl, curr_bp);
 509                         arch_set_irn_register(arch_env, curr_sp, arch_env->sp);
 510                         be_node_set_flags(curr_sp, BE_OUT_POS(0), arch_irn_flags_ignore);
 511
 512                         /* pop ebp */
 513                         pop     = new_rd_ia32_Pop(NULL, env->irg, bl, *mem, curr_sp);
 514                         set_ia32_flags(pop, arch_irn_flags_ignore);
 515                         curr_bp = new_r_Proj(irg, bl, pop, mode_bp, pn_ia32_Pop_res);
 516                         curr_sp = new_r_Proj(irg, bl, pop, get_irn_mode(curr_sp), pn_ia32_Pop_stack);
 517
 518                         *mem = new_r_Proj(irg, bl, pop, mode_M, pn_ia32_Pop_M);
 519                 }
 520                 arch_set_irn_register(arch_env, curr_sp, arch_env->sp);
 521                 arch_set_irn_register(arch_env, curr_bp, arch_env->bp);
 522         }
 523
 524         be_abi_reg_map_set(reg_map, arch_env->sp, curr_sp);
 525         be_abi_reg_map_set(reg_map, arch_env->bp, curr_bp);
 526 }
 527
 528 /**
 529  * Initialize the callback object.
 530  * @param call The call object.
 531  * @param aenv The architecture environment.
 532  * @param irg  The graph with the method.
 533  * @return     Some pointer. This pointer is passed to all other callback functions as self object.
 534  */
 535 static void *ia32_abi_init(const be_abi_call_t *call, const arch_env_t *aenv, ir_graph *irg)
 536 {
 537         ia32_abi_env_t *env    = xmalloc(sizeof(env[0]));
 538         be_abi_call_flags_t fl = be_abi_call_get_flags(call);
 539         env->flags = fl.bits;
 540         env->irg   = irg;
 541         env->aenv  = aenv;
 542         return env;
 543 }
 544
 545 /**
 546  * Destroy the callback object.
 547  * @param self The callback object.
 548  */
 549 static void ia32_abi_done(void *self) {
 550         free(self);
 551 }
 552
 553 /**
 554  * Produces the type which sits between the stack args and the locals on the stack.
 555  * it will contain the return address and space to store the old base pointer.
 556  * @return The Firm type modeling the ABI between type.
 557  */
 558 static ir_type *ia32_abi_get_between_type(void *self)
 559 {
 560 #define IDENT(s) new_id_from_chars(s, sizeof(s)-1)
 561         static ir_type *omit_fp_between_type = NULL;
 562         static ir_type *between_type         = NULL;
 563
 564         ia32_abi_env_t *env = self;
 565
 566         if (! between_type) {
 567                 ir_entity *old_bp_ent;
 568                 ir_entity *ret_addr_ent;
 569                 ir_entity *omit_fp_ret_addr_ent;
 570
 571                 ir_type *old_bp_type   = new_type_primitive(IDENT("bp"), mode_Iu);
 572                 ir_type *ret_addr_type = new_type_primitive(IDENT("return_addr"), mode_Iu);
 573
 574                 between_type           = new_type_struct(IDENT("ia32_between_type"));
 575                 old_bp_ent             = new_entity(between_type, IDENT("old_bp"), old_bp_type);
 576                 ret_addr_ent           = new_entity(between_type, IDENT("ret_addr"), ret_addr_type);
 577
 578                 set_entity_offset(old_bp_ent, 0);
 579                 set_entity_offset(ret_addr_ent, get_type_size_bytes(old_bp_type));
 580                 set_type_size_bytes(between_type, get_type_size_bytes(old_bp_type) + get_type_size_bytes(ret_addr_type));
 581                 set_type_state(between_type, layout_fixed);
 582
 583                 omit_fp_between_type = new_type_struct(IDENT("ia32_between_type_omit_fp"));
 584                 omit_fp_ret_addr_ent = new_entity(omit_fp_between_type, IDENT("ret_addr"), ret_addr_type);
 585
 586                 set_entity_offset(omit_fp_ret_addr_ent, 0);
 587                 set_type_size_bytes(omit_fp_between_type, get_type_size_bytes(ret_addr_type));
 588                 set_type_state(omit_fp_between_type, layout_fixed);
 589         }
 590
 591         return env->flags.try_omit_fp ? omit_fp_between_type : between_type;
 592 #undef IDENT
 593 }
 594
 595 /**
 596  * Get the estimated cycle count for @p irn.
 597  *
 598  * @param self The this pointer.
 599  * @param irn  The node.
 600  *
 601  * @return     The estimated cycle count for this operation
 602  */
 603 static int ia32_get_op_estimated_cost(const ir_node *irn)
 604 {
 605         int            cost;
 606         ia32_op_type_t op_tp;
 607
 608         if (is_Proj(irn))
 609                 return 0;
 610         if (!is_ia32_irn(irn))
 611                 return 0;
 612
 613         assert(is_ia32_irn(irn));
 614
 615         cost  = get_ia32_latency(irn);
 616         op_tp = get_ia32_op_type(irn);
 617
 618         if (is_ia32_CopyB(irn)) {
 619                 cost = 250;
 620         }
 621         else if (is_ia32_CopyB_i(irn)) {
 622                 int size = get_ia32_copyb_size(irn);
 623                 cost     = 20 + (int)ceil((4/3) * size);
 624         }
 625         /* in case of address mode operations add additional cycles */
 626         else if (op_tp == ia32_AddrModeD || op_tp == ia32_AddrModeS) {
 627                 /*
 628                         In case of stack access and access to fixed addresses add 5 cycles
 629                         (we assume they are in cache), other memory operations cost 20
 630                         cycles.
 631                 */
 632                 if(is_ia32_use_frame(irn) ||
 633                                 (is_ia32_NoReg_GP(get_irn_n(irn, 0)) &&
 634                          is_ia32_NoReg_GP(get_irn_n(irn, 1)))) {
 635                         cost += 5;
 636                 } else {
 637                         cost += 20;
 638                 }
 639         }
 640
 641         return cost;
 642 }
 643
 644 /**
 645  * Returns the inverse operation if @p irn, recalculating the argument at position @p i.
 646  *
 647  * @param irn       The original operation
 648  * @param i         Index of the argument we want the inverse operation to yield
 649  * @param inverse   struct to be filled with the resulting inverse op
 650  * @param obstack   The obstack to use for allocation of the returned nodes array
 651  * @return          The inverse operation or NULL if operation invertible
 652  */
 653 static arch_inverse_t *ia32_get_inverse(const ir_node *irn, int i, arch_inverse_t *inverse, struct obstack *obst) {
 654         ir_graph *irg;
 655         ir_mode  *mode;
 656         ir_mode  *irn_mode;
 657         ir_node  *block, *noreg, *nomem;
 658         dbg_info *dbg;
 659
 660         /* we cannot invert non-ia32 irns */
 661         if (! is_ia32_irn(irn))
 662                 return NULL;
 663
 664         /* operand must always be a real operand (not base, index or mem) */
 665         if (i != n_ia32_binary_left && i != n_ia32_binary_right)
 666                 return NULL;
 667
 668         /* we don't invert address mode operations */
 669         if (get_ia32_op_type(irn) != ia32_Normal)
 670                 return NULL;
 671
 672         /* TODO: adjust for new immediates... */
 673         ir_fprintf(stderr, "TODO: fix get_inverse for new immediates (%+F)\n",
 674                    irn);
 675         return NULL;
 676
 677         irg      = get_irn_irg(irn);
 678         block    = get_nodes_block(irn);
 679         mode     = get_irn_mode(irn);
 680         irn_mode = get_irn_mode(irn);
 681         noreg    = get_irn_n(irn, 0);
 682         nomem    = new_r_NoMem(irg);
 683         dbg      = get_irn_dbg_info(irn);
 684
 685         /* initialize structure */
 686         inverse->nodes = obstack_alloc(obst, 2 * sizeof(inverse->nodes[0]));
 687         inverse->costs = 0;
 688         inverse->n     = 1;
 689
 690         switch (get_ia32_irn_opcode(irn)) {
 691                 case iro_ia32_Add:
 692 #if 0
 693                         if (get_ia32_immop_type(irn) == ia32_ImmConst) {
 694                                 /* we have an add with a const here */
 695                                 /* invers == add with negated const */
 696                                 inverse->nodes[0] = new_rd_ia32_Add(dbg, irg, block, noreg, noreg, nomem, get_irn_n(irn, i), noreg);
 697                                 inverse->costs   += 1;
 698                                 copy_ia32_Immop_attr(inverse->nodes[0], (ir_node *)irn);
 699                                 set_ia32_Immop_tarval(inverse->nodes[0], tarval_neg(get_ia32_Immop_tarval(irn)));
 700                                 set_ia32_commutative(inverse->nodes[0]);
 701                         }
 702                         else if (get_ia32_immop_type(irn) == ia32_ImmSymConst) {
 703                                 /* we have an add with a symconst here */
 704                                 /* invers == sub with const */
 705                                 inverse->nodes[0] = new_rd_ia32_Sub(dbg, irg, block, noreg, noreg, nomem, get_irn_n(irn, i), noreg);
 706                                 inverse->costs   += 2;
 707                                 copy_ia32_Immop_attr(inverse->nodes[0], (ir_node *)irn);
 708                         }
 709                         else {
 710                                 /* normal add: inverse == sub */
 711                                 inverse->nodes[0] = new_rd_ia32_Sub(dbg, irg, block, noreg, noreg, nomem, (ir_node*) irn, get_irn_n(irn, i ^ 1));
 712                                 inverse->costs   += 2;
 713                         }
 714 #endif
 715                         break;
 716                 case iro_ia32_Sub:
 717 #if 0
 718                         if (get_ia32_immop_type(irn) != ia32_ImmNone) {
 719                                 /* we have a sub with a const/symconst here */
 720                                 /* invers == add with this const */
 721                                 inverse->nodes[0] = new_rd_ia32_Add(dbg, irg, block, noreg, noreg, nomem, get_irn_n(irn, i), noreg);
 722                                 inverse->costs   += (get_ia32_immop_type(irn) == ia32_ImmSymConst) ? 5 : 1;
 723                                 copy_ia32_Immop_attr(inverse->nodes[0], (ir_node *)irn);
 724                         }
 725                         else {
 726                                 /* normal sub */
 727                                 if (i == n_ia32_binary_left) {
 728                                         inverse->nodes[0] = new_rd_ia32_Add(dbg, irg, block, noreg, noreg, nomem, (ir_node*) irn, get_irn_n(irn, 3));
 729                                 }
 730                                 else {
 731                                         inverse->nodes[0] = new_rd_ia32_Sub(dbg, irg, block, noreg, noreg, nomem, get_irn_n(irn, n_ia32_binary_left), (ir_node*) irn);
 732                                 }
 733                                 inverse->costs += 1;
 734                         }
 735 #endif
 736                         break;
 737                 case iro_ia32_Xor:
 738 #if 0
 739                         if (get_ia32_immop_type(irn) != ia32_ImmNone) {
 740                                 /* xor with const: inverse = xor */
 741                                 inverse->nodes[0] = new_rd_ia32_Xor(dbg, irg, block, noreg, noreg, nomem, get_irn_n(irn, i), noreg);
 742                                 inverse->costs   += (get_ia32_immop_type(irn) == ia32_ImmSymConst) ? 5 : 1;
 743                                 copy_ia32_Immop_attr(inverse->nodes[0], (ir_node *)irn);
 744                         }
 745                         else {
 746                                 /* normal xor */
 747                                 inverse->nodes[0] = new_rd_ia32_Xor(dbg, irg, block, noreg, noreg, nomem, (ir_node *) irn, get_irn_n(irn, i));
 748                                 inverse->costs   += 1;
 749                         }
 750 #endif
 751                         break;
 752                 case iro_ia32_Not: {
 753                         inverse->nodes[0] = new_rd_ia32_Not(dbg, irg, block, (ir_node*) irn);
 754                         inverse->costs   += 1;
 755                         break;
 756                 }
 757                 case iro_ia32_Neg: {
 758                         inverse->nodes[0] = new_rd_ia32_Neg(dbg, irg, block, (ir_node*) irn);
 759                         inverse->costs   += 1;
 760                         break;
 761                 }
 762                 default:
 763                         /* inverse operation not supported */
 764                         return NULL;
 765         }
 766
 767         return inverse;
 768 }
 769
 770 static ir_mode *get_spill_mode_mode(const ir_mode *mode)
 771 {
 772         if(mode_is_float(mode))
 773                 return mode_D;
 774
 775         return mode_Iu;
 776 }
 777
 778 /**
 779  * Get the mode that should be used for spilling value node
 780  */
 781 static ir_mode *get_spill_mode(const ir_node *node)
 782 {
 783         ir_mode *mode = get_irn_mode(node);
 784         return get_spill_mode_mode(mode);
 785 }
 786
 787 /**
 788  * Checks whether an addressmode reload for a node with mode mode is compatible
 789  * with a spillslot of mode spill_mode
 790  */
 791 static int ia32_is_spillmode_compatible(const ir_mode *mode, const ir_mode *spillmode)
 792 {
 793         if(mode_is_float(mode)) {
 794                 return mode == spillmode;
 795         } else {
 796                 return 1;
 797         }
 798 }
 799
 800 /**
 801  * Check if irn can load its operand at position i from memory (source addressmode).
 802  * @param self   Pointer to irn ops itself
 803  * @param irn    The irn to be checked
 804  * @param i      The operands position
 805  * @return Non-Zero if operand can be loaded
 806  */
 807 static int ia32_possible_memory_operand(const ir_node *irn, unsigned int i) {
 808         ir_node *op = get_irn_n(irn, i);
 809         const ir_mode *mode = get_irn_mode(op);
 810         const ir_mode *spillmode = get_spill_mode(op);
 811
 812         if (
 813                 (i != n_ia32_binary_left && i != n_ia32_binary_right) || /* a "real" operand position must be requested */
 814                 ! is_ia32_irn(irn)                                    ||  /* must be an ia32 irn */
 815                 get_ia32_am_arity(irn) != ia32_am_binary              ||  /* must be a binary operation TODO is this necessary? */
 816                 get_ia32_op_type(irn) != ia32_Normal                  ||  /* must not already be a addressmode irn */
 817                 ! (get_ia32_am_support(irn) & ia32_am_Source)         ||  /* must be capable of source addressmode */
 818                 ! ia32_is_spillmode_compatible(mode, spillmode)       ||
 819                 is_ia32_use_frame(irn))                                  /* must not already use frame */
 820                 return 0;
 821
 822         if (i == n_ia32_binary_left) {
 823                 const arch_register_req_t *req;
 824                 if(!is_ia32_commutative(irn))
 825                         return 0;
 826                 /* we can't swap left/right for limited registers
 827                  * (As this (currently) breaks constraint handling copies)
 828                  */
 829                 req = get_ia32_in_req(irn, n_ia32_binary_left);
 830                 if (req->type & arch_register_req_type_limited) {
 831                         return 0;
 832                 }
 833         }
 834
 835         return 1;
 836 }
 837
 838 static void ia32_perform_memory_operand(ir_node *irn, ir_node *spill,
 839                                         unsigned int i)
 840 {
 841         ia32_code_gen_t *cg = ia32_current_cg;
 842
 843         assert(ia32_possible_memory_operand(irn, i) && "Cannot perform memory operand change");
 844
 845         if (i == n_ia32_binary_left) {
 846                 ia32_swap_left_right(irn);
 847         }
 848
 849         set_ia32_op_type(irn, ia32_AddrModeS);
 850         set_ia32_ls_mode(irn, get_irn_mode(get_irn_n(irn, i)));
 851         set_ia32_use_frame(irn);
 852         set_ia32_need_stackent(irn);
 853
 854         set_irn_n(irn, n_ia32_base, get_irg_frame(get_irn_irg(irn)));
 855         set_irn_n(irn, n_ia32_binary_right, ia32_get_admissible_noreg(cg, irn, n_ia32_binary_right));
 856         set_irn_n(irn, n_ia32_mem, spill);
 857
 858         /* immediates are only allowed on the right side */
 859         if (i == n_ia32_binary_left && is_ia32_Immediate(get_irn_n(irn, n_ia32_binary_left))) {
 860                 ia32_swap_left_right(irn);
 861         }
 862 }
 863
 864 static const be_abi_callbacks_t ia32_abi_callbacks = {
 865         ia32_abi_init,
 866         ia32_abi_done,
 867         ia32_abi_get_between_type,
 868         ia32_abi_dont_save_regs,
 869         ia32_abi_prologue,
 870         ia32_abi_epilogue
 871 };
 872
 873 /* fill register allocator interface */
 874
 875 static const arch_irn_ops_t ia32_irn_ops = {
 876         ia32_get_irn_reg_req,
 877         ia32_set_irn_reg,
 878         ia32_get_irn_reg,
 879         ia32_classify,
 880         ia32_get_flags,
 881         ia32_get_frame_entity,
 882         ia32_set_frame_entity,
 883         ia32_set_frame_offset,
 884         ia32_get_sp_bias,
 885         ia32_get_inverse,
 886         ia32_get_op_estimated_cost,
 887         ia32_possible_memory_operand,
 888         ia32_perform_memory_operand,
 889 };
 890
 891 /**************************************************
 892  *                _                         _  __
 893  *               | |                       (_)/ _|
 894  *   ___ ___   __| | ___  __ _  ___ _ __    _| |_
 895  *  / __/ _ \ / _` |/ _ \/ _` |/ _ \ '_ \  | |  _|
 896  * | (_| (_) | (_| |  __/ (_| |  __/ | | | | | |
 897  *  \___\___/ \__,_|\___|\__, |\___|_| |_| |_|_|
 898  *                        __/ |
 899  *                       |___/
 900  **************************************************/
 901
 902 static ir_entity *mcount = NULL;
 903
 904 #define ID(s) new_id_from_chars(s, sizeof(s) - 1)
 905
 906 static void ia32_before_abi(void *self) {
 907         lower_mode_b_config_t lower_mode_b_config = {
 908                 mode_Iu,  /* lowered mode */
 909                 mode_Bu,  /* prefered mode for set */
 910                 0,        /* don't lower direct compares */
 911         };
 912         ia32_code_gen_t *cg = self;
 913
 914         ir_lower_mode_b(cg->irg, &lower_mode_b_config);
 915         if (cg->dump)
 916                 be_dump(cg->irg, "-lower_modeb", dump_ir_block_graph_sched);
 917         if (cg->gprof) {
 918                 if (mcount == NULL) {
 919                         ir_type *tp = new_type_method(ID("FKT.mcount"), 0, 0);
 920                         mcount = new_entity(get_glob_type(), ID("mcount"), tp);
 921                         /* FIXME: enter the right ld_ident here */
 922                         set_entity_ld_ident(mcount, get_entity_ident(mcount));
 923                         set_entity_visibility(mcount, visibility_external_allocated);
 924                 }
 925                 instrument_initcall(cg->irg, mcount);
 926         }
 927 }
 928
 929 /**
 930  * Transforms the standard firm graph into
 931  * an ia32 firm graph
 932  */
 933 static void ia32_prepare_graph(void *self) {
 934         ia32_code_gen_t *cg = self;
 935
 936         /* do local optimizations */
 937         optimize_graph_df(cg->irg);
 938
 939         /* TODO: we often have dead code reachable through out-edges here. So for
 940          * now we rebuild edges (as we need correct user count for code selection)
 941          */
 942 #if 1
 943         edges_deactivate(cg->irg);
 944         edges_activate(cg->irg);
 945 #endif
 946
 947         if (cg->dump)
 948                 be_dump(cg->irg, "-pre_transform", dump_ir_block_graph_sched);
 949
 950 #ifdef FIRM_GRGEN_BE
 951         // disable CSE, because of two-step node-construction
 952         set_opt_cse(0);
 953
 954         /* transform nodes into assembler instructions by PBQP magic */
 955         ia32_transform_graph_by_pbqp(cg);
 956
 957         if (cg->dump)
 958                 be_dump(cg->irg, "-after_pbqp_transform", dump_ir_block_graph_sched);
 959         set_opt_cse(1);
 960 #else
 961
 962         /* transform remaining nodes into assembler instructions */
 963         ia32_transform_graph(cg);
 964 #endif
 965
 966         /* do local optimizations (mainly CSE) */
 967         optimize_graph_df(cg->irg);
 968
 969         if (cg->dump)
 970                 be_dump(cg->irg, "-transformed", dump_ir_block_graph_sched);
 971
 972         /* optimize address mode */
 973         ia32_optimize_graph(cg);
 974
 975         if (cg->dump)
 976                 be_dump(cg->irg, "-am", dump_ir_block_graph_sched);
 977
 978         /* do code placement, to optimize the position of constants */
 979         place_code(cg->irg);
 980
 981         if (cg->dump)
 982                 be_dump(cg->irg, "-place", dump_ir_block_graph_sched);
 983 }
 984
 985 /**
 986  * Dummy functions for hooks we don't need but which must be filled.
 987  */
 988 static void ia32_before_sched(void *self) {
 989         (void) self;
 990 }
 991
 992 static void turn_back_am(ir_node *node)
 993 {
 994         ir_graph *irg   = current_ir_graph;
 995         dbg_info *dbgi  = get_irn_dbg_info(node);
 996         ir_node  *block = get_nodes_block(node);
 997         ir_node  *base  = get_irn_n(node, n_ia32_base);
 998         ir_node  *index = get_irn_n(node, n_ia32_index);
 999         ir_node  *mem   = get_irn_n(node, n_ia32_mem);
1000         ir_node  *noreg = ia32_new_NoReg_gp(ia32_current_cg);
1001         ir_node  *load;
1002         ir_node  *load_res;
1003         ir_node  *mem_proj;
1004         const ir_edge_t *edge;
1005
1006         load     = new_rd_ia32_Load(dbgi, irg, block, base, index, mem);
1007         load_res = new_rd_Proj(dbgi, irg, block, load, mode_Iu, pn_ia32_Load_res);
1008
1009         ia32_copy_am_attrs(load, node);
1010         set_irn_n(node, n_ia32_mem, new_NoMem());
1011
1012         switch (get_ia32_am_arity(node)) {
1013                 case ia32_am_unary:
1014                         set_irn_n(node, n_ia32_unary_op, load_res);
1015                         break;
1016
1017                 case ia32_am_binary:
1018                         if (is_ia32_Immediate(get_irn_n(node, n_ia32_Cmp_right))) {
1019                                 assert(is_ia32_Cmp(node)  || is_ia32_Cmp8Bit(node) ||
1020                                        is_ia32_Test(node) || is_ia32_Test8Bit(node));
1021                                 set_irn_n(node, n_ia32_binary_left, load_res);
1022                         } else {
1023                                 set_irn_n(node, n_ia32_binary_right, load_res);
1024                         }
1025                         break;
1026
1027                 case ia32_am_ternary:
1028                         set_irn_n(node, n_ia32_binary_right, load_res);
1029                         break;
1030
1031                 default: break;
1032         }
1033         set_irn_n(node, n_ia32_base, noreg);
1034         set_irn_n(node, n_ia32_index, noreg);
1035         set_ia32_am_offs_int(node, 0);
1036         set_ia32_am_sc(node, NULL);
1037         set_ia32_am_scale(node, 0);
1038         clear_ia32_am_sc_sign(node);
1039
1040         /* rewire mem-proj */
1041         if (get_irn_mode(node) == mode_T) {
1042                 mem_proj = NULL;
1043                 foreach_out_edge(node, edge) {
1044                         ir_node *out = get_edge_src_irn(edge);
1045                         if(get_irn_mode(out) == mode_M) {
1046                                 assert(mem_proj == NULL);
1047                                 mem_proj = out;
1048                         }
1049                 }
1050
1051                 if(mem_proj != NULL) {
1052                         set_Proj_pred(mem_proj, load);
1053                         set_Proj_proj(mem_proj, pn_ia32_Load_M);
1054                 }
1055         }
1056
1057         set_ia32_op_type(node, ia32_Normal);
1058         if (sched_is_scheduled(node))
1059                 sched_add_before(node, load);
1060 }
1061
1062 static ir_node *flags_remat(ir_node *node, ir_node *after)
1063 {
1064         /* we should turn back source address mode when rematerializing nodes */
1065         ia32_op_type_t type;
1066         ir_node        *block;
1067         ir_node        *copy;
1068
1069         if (is_Block(after)) {
1070                 block = after;
1071         } else {
1072                 block = get_nodes_block(after);
1073         }
1074
1075         type = get_ia32_op_type(node);
1076         switch (type) {
1077                 case ia32_AddrModeS:
1078                         turn_back_am(node);
1079                         break;
1080
1081                 case ia32_AddrModeD:
1082                         /* TODO implement this later... */
1083                         panic("found DestAM with flag user %+F this should not happen", node);
1084                         break;
1085
1086                 default: assert(type == ia32_Normal); break;
1087         }
1088
1089         copy = exact_copy(node);
1090         set_nodes_block(copy, block);
1091         sched_add_after(after, copy);
1092
1093         return copy;
1094 }
1095
1096 /**
1097  * Called before the register allocator.
1098  * Calculate a block schedule here. We need it for the x87
1099  * simulator and the emitter.
1100  */
1101 static void ia32_before_ra(void *self) {
1102         ia32_code_gen_t *cg = self;
1103
1104         /* setup fpu rounding modes */
1105         ia32_setup_fpu_mode(cg);
1106
1107         /* fixup flags */
1108         be_sched_fix_flags(cg->birg, &ia32_reg_classes[CLASS_ia32_flags],
1109                            &flags_remat);
1110
1111         ia32_add_missing_keeps(cg);
1112 }
1113
1114
1115 /**
1116  * Transforms a be_Reload into a ia32 Load.
1117  */
1118 static void transform_to_Load(ia32_code_gen_t *cg, ir_node *node) {
1119         ir_graph *irg        = get_irn_irg(node);
1120         dbg_info *dbg        = get_irn_dbg_info(node);
1121         ir_node *block       = get_nodes_block(node);
1122         ir_entity *ent       = be_get_frame_entity(node);
1123         ir_mode *mode        = get_irn_mode(node);
1124         ir_mode *spillmode   = get_spill_mode(node);
1125         ir_node *noreg       = ia32_new_NoReg_gp(cg);
1126         ir_node *sched_point = NULL;
1127         ir_node *ptr         = get_irg_frame(irg);
1128         ir_node *mem         = get_irn_n(node, be_pos_Reload_mem);
1129         ir_node *new_op, *proj;
1130         const arch_register_t *reg;
1131
1132         if (sched_is_scheduled(node)) {
1133                 sched_point = sched_prev(node);
1134         }
1135
1136         if (mode_is_float(spillmode)) {
1137                 if (ia32_cg_config.use_sse2)
1138                         new_op = new_rd_ia32_xLoad(dbg, irg, block, ptr, noreg, mem, spillmode);
1139                 else
1140                         new_op = new_rd_ia32_vfld(dbg, irg, block, ptr, noreg, mem, spillmode);
1141         }
1142         else if (get_mode_size_bits(spillmode) == 128) {
1143                 /* Reload 128 bit SSE registers */
1144                 new_op = new_rd_ia32_xxLoad(dbg, irg, block, ptr, noreg, mem);
1145         }
1146         else
1147                 new_op = new_rd_ia32_Load(dbg, irg, block, ptr, noreg, mem);
1148
1149         set_ia32_op_type(new_op, ia32_AddrModeS);
1150         set_ia32_ls_mode(new_op, spillmode);
1151         set_ia32_frame_ent(new_op, ent);
1152         set_ia32_use_frame(new_op);
1153
1154         DBG_OPT_RELOAD2LD(node, new_op);
1155
1156         proj = new_rd_Proj(dbg, irg, block, new_op, mode, pn_ia32_Load_res);
1157
1158         if (sched_point) {
1159                 sched_add_after(sched_point, new_op);
1160                 sched_remove(node);
1161         }
1162
1163         /* copy the register from the old node to the new Load */
1164         reg = arch_get_irn_register(cg->arch_env, node);
1165         arch_set_irn_register(cg->arch_env, new_op, reg);
1166
1167         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(cg, node));
1168
1169         exchange(node, proj);
1170 }
1171
1172 /**
1173  * Transforms a be_Spill node into a ia32 Store.
1174  */
1175 static void transform_to_Store(ia32_code_gen_t *cg, ir_node *node) {
1176         ir_graph *irg  = get_irn_irg(node);
1177         dbg_info *dbg  = get_irn_dbg_info(node);
1178         ir_node *block = get_nodes_block(node);
1179         ir_entity *ent = be_get_frame_entity(node);
1180         const ir_node *spillval = get_irn_n(node, be_pos_Spill_val);
1181         ir_mode *mode  = get_spill_mode(spillval);
1182         ir_node *noreg = ia32_new_NoReg_gp(cg);
1183         ir_node *nomem = new_rd_NoMem(irg);
1184         ir_node *ptr   = get_irg_frame(irg);
1185         ir_node *val   = get_irn_n(node, be_pos_Spill_val);
1186         ir_node *store;
1187         ir_node *sched_point = NULL;
1188
1189         if (sched_is_scheduled(node)) {
1190                 sched_point = sched_prev(node);
1191         }
1192
1193         /* No need to spill unknown values... */
1194         if(is_ia32_Unknown_GP(val) ||
1195                 is_ia32_Unknown_VFP(val) ||
1196                 is_ia32_Unknown_XMM(val)) {
1197                 store = nomem;
1198                 if(sched_point)
1199                         sched_remove(node);
1200
1201                 exchange(node, store);
1202                 return;
1203         }
1204
1205         if (mode_is_float(mode)) {
1206                 if (ia32_cg_config.use_sse2)
1207                         store = new_rd_ia32_xStore(dbg, irg, block, ptr, noreg, nomem, val);
1208                 else
1209                         store = new_rd_ia32_vfst(dbg, irg, block, ptr, noreg, nomem, val, mode);
1210         } else if (get_mode_size_bits(mode) == 128) {
1211                 /* Spill 128 bit SSE registers */
1212                 store = new_rd_ia32_xxStore(dbg, irg, block, ptr, noreg, nomem, val);
1213         } else if (get_mode_size_bits(mode) == 8) {
1214                 store = new_rd_ia32_Store8Bit(dbg, irg, block, ptr, noreg, nomem, val);
1215         } else {
1216                 store = new_rd_ia32_Store(dbg, irg, block, ptr, noreg, nomem, val);
1217         }
1218
1219         set_ia32_op_type(store, ia32_AddrModeD);
1220         set_ia32_ls_mode(store, mode);
1221         set_ia32_frame_ent(store, ent);
1222         set_ia32_use_frame(store);
1223         SET_IA32_ORIG_NODE(store, ia32_get_old_node_name(cg, node));
1224         DBG_OPT_SPILL2ST(node, store);
1225
1226         if (sched_point) {
1227                 sched_add_after(sched_point, store);
1228                 sched_remove(node);
1229         }
1230
1231         exchange(node, store);
1232 }
1233
1234 static ir_node *create_push(ia32_code_gen_t *cg, ir_node *node, ir_node *schedpoint, ir_node *sp, ir_node *mem, ir_entity *ent) {
1235         ir_graph *irg = get_irn_irg(node);
1236         dbg_info *dbg = get_irn_dbg_info(node);
1237         ir_node *block = get_nodes_block(node);
1238         ir_node *noreg = ia32_new_NoReg_gp(cg);
1239         ir_node *frame = get_irg_frame(irg);
1240
1241         ir_node *push = new_rd_ia32_Push(dbg, irg, block, frame, noreg, mem, noreg, sp);
1242
1243         set_ia32_frame_ent(push, ent);
1244         set_ia32_use_frame(push);
1245         set_ia32_op_type(push, ia32_AddrModeS);
1246         set_ia32_ls_mode(push, mode_Is);
1247
1248         sched_add_before(schedpoint, push);
1249         return push;
1250 }
1251
1252 static ir_node *create_pop(ia32_code_gen_t *cg, ir_node *node, ir_node *schedpoint, ir_node *sp, ir_entity *ent) {
1253         ir_graph *irg = get_irn_irg(node);
1254         dbg_info *dbg = get_irn_dbg_info(node);
1255         ir_node *block = get_nodes_block(node);
1256         ir_node *noreg = ia32_new_NoReg_gp(cg);
1257         ir_node *frame = get_irg_frame(irg);
1258
1259         ir_node *pop = new_rd_ia32_PopMem(dbg, irg, block, frame, noreg, new_NoMem(), sp);
1260
1261         set_ia32_frame_ent(pop, ent);
1262         set_ia32_use_frame(pop);
1263         set_ia32_op_type(pop, ia32_AddrModeD);
1264         set_ia32_ls_mode(pop, mode_Is);
1265
1266         sched_add_before(schedpoint, pop);
1267
1268         return pop;
1269 }
1270
1271 static ir_node* create_spproj(ia32_code_gen_t *cg, ir_node *node, ir_node *pred, int pos) {
1272         ir_graph *irg = get_irn_irg(node);
1273         dbg_info *dbg = get_irn_dbg_info(node);
1274         ir_node *block = get_nodes_block(node);
1275         ir_mode *spmode = mode_Iu;
1276         const arch_register_t *spreg = &ia32_gp_regs[REG_ESP];
1277         ir_node *sp;
1278
1279         sp = new_rd_Proj(dbg, irg, block, pred, spmode, pos);
1280         arch_set_irn_register(cg->arch_env, sp, spreg);
1281
1282         return sp;
1283 }
1284
1285 /**
1286  * Transform MemPerm, currently we do this the ugly way and produce
1287  * push/pop into/from memory cascades. This is possible without using
1288  * any registers.
1289  */
1290 static void transform_MemPerm(ia32_code_gen_t *cg, ir_node *node) {
1291         ir_graph *irg = get_irn_irg(node);
1292         ir_node *block = get_nodes_block(node);
1293         ir_node *in[1];
1294         ir_node *keep;
1295         int i, arity;
1296         ir_node *sp = be_abi_get_ignore_irn(cg->birg->abi, &ia32_gp_regs[REG_ESP]);
1297         const ir_edge_t *edge;
1298         const ir_edge_t *next;
1299         ir_node **pops;
1300
1301         arity = be_get_MemPerm_entity_arity(node);
1302         pops = alloca(arity * sizeof(pops[0]));
1303
1304         /* create Pushs */
1305         for(i = 0; i < arity; ++i) {
1306                 ir_entity *inent = be_get_MemPerm_in_entity(node, i);
1307                 ir_entity *outent = be_get_MemPerm_out_entity(node, i);
1308                 ir_type *enttype = get_entity_type(inent);
1309                 unsigned entsize = get_type_size_bytes(enttype);
1310                 unsigned entsize2 = get_type_size_bytes(get_entity_type(outent));
1311                 ir_node *mem = get_irn_n(node, i + 1);
1312                 ir_node *push;
1313
1314                 /* work around cases where entities have different sizes */
1315                 if(entsize2 < entsize)
1316                         entsize = entsize2;
1317                 assert( (entsize == 4 || entsize == 8) && "spillslot on x86 should be 32 or 64 bit");
1318
1319                 push = create_push(cg, node, node, sp, mem, inent);
1320                 sp = create_spproj(cg, node, push, pn_ia32_Push_stack);
1321                 if(entsize == 8) {
1322                         /* add another push after the first one */
1323                         push = create_push(cg, node, node, sp, mem, inent);
1324                         add_ia32_am_offs_int(push, 4);
1325                         sp = create_spproj(cg, node, push, pn_ia32_Push_stack);
1326                 }
1327
1328                 set_irn_n(node, i, new_Bad());
1329         }
1330
1331         /* create pops */
1332         for(i = arity - 1; i >= 0; --i) {
1333                 ir_entity *inent = be_get_MemPerm_in_entity(node, i);
1334                 ir_entity *outent = be_get_MemPerm_out_entity(node, i);
1335                 ir_type *enttype = get_entity_type(outent);
1336                 unsigned entsize = get_type_size_bytes(enttype);
1337                 unsigned entsize2 = get_type_size_bytes(get_entity_type(inent));
1338                 ir_node *pop;
1339
1340                 /* work around cases where entities have different sizes */
1341                 if(entsize2 < entsize)
1342                         entsize = entsize2;
1343                 assert( (entsize == 4 || entsize == 8) && "spillslot on x86 should be 32 or 64 bit");
1344
1345                 pop = create_pop(cg, node, node, sp, outent);
1346                 sp = create_spproj(cg, node, pop, pn_ia32_Pop_stack);
1347                 if(entsize == 8) {
1348                         add_ia32_am_offs_int(pop, 4);
1349
1350                         /* add another pop after the first one */
1351                         pop = create_pop(cg, node, node, sp, outent);
1352                         sp = create_spproj(cg, node, pop, pn_ia32_Pop_stack);
1353                 }
1354
1355                 pops[i] = pop;
1356         }
1357
1358         in[0] = sp;
1359         keep  = be_new_Keep(&ia32_reg_classes[CLASS_ia32_gp], irg, block, 1, in);
1360         sched_add_before(node, keep);
1361
1362         /* exchange memprojs */
1363         foreach_out_edge_safe(node, edge, next) {
1364                 ir_node *proj = get_edge_src_irn(edge);
1365                 int p = get_Proj_proj(proj);
1366
1367                 assert(p < arity);
1368
1369                 set_Proj_pred(proj, pops[p]);
1370                 set_Proj_proj(proj, pn_ia32_Pop_M);
1371         }
1372
1373         /* remove memperm */
1374         arity = get_irn_arity(node);
1375         for(i = 0; i < arity; ++i) {
1376                 set_irn_n(node, i, new_Bad());
1377         }
1378         sched_remove(node);
1379 }
1380
1381 /**
1382  * Block-Walker: Calls the transform functions Spill and Reload.
1383  */
1384 static void ia32_after_ra_walker(ir_node *block, void *env) {
1385         ir_node *node, *prev;
1386         ia32_code_gen_t *cg = env;
1387
1388         /* beware: the schedule is changed here */
1389         for (node = sched_last(block); !sched_is_begin(node); node = prev) {
1390                 prev = sched_prev(node);
1391
1392                 if (be_is_Reload(node)) {
1393                         transform_to_Load(cg, node);
1394                 } else if (be_is_Spill(node)) {
1395                         transform_to_Store(cg, node);
1396                 } else if (be_is_MemPerm(node)) {
1397                         transform_MemPerm(cg, node);
1398                 }
1399         }
1400 }
1401
1402 /**
1403  * Collects nodes that need frame entities assigned.
1404  */
1405 static void ia32_collect_frame_entity_nodes(ir_node *node, void *data)
1406 {
1407         be_fec_env_t *env = data;
1408
1409         if (be_is_Reload(node) && be_get_frame_entity(node) == NULL) {
1410                 const ir_mode *mode = get_spill_mode_mode(get_irn_mode(node));
1411                 int align = get_mode_size_bytes(mode);
1412                 be_node_needs_frame_entity(env, node, mode, align);
1413         } else if(is_ia32_irn(node) && get_ia32_frame_ent(node) == NULL
1414                   && is_ia32_use_frame(node)) {
1415                 if (is_ia32_need_stackent(node) || is_ia32_Load(node)) {
1416                         const ir_mode     *mode  = get_ia32_ls_mode(node);
1417                         const ia32_attr_t *attr  = get_ia32_attr_const(node);
1418                         int                align = get_mode_size_bytes(mode);
1419
1420                         if(attr->data.need_64bit_stackent) {
1421                                 mode = mode_Ls;
1422                         }
1423                         if(attr->data.need_32bit_stackent) {
1424                                 mode = mode_Is;
1425                         }
1426                         be_node_needs_frame_entity(env, node, mode, align);
1427                 } else if (is_ia32_vfild(node) || is_ia32_xLoad(node)
1428                            || is_ia32_vfld(node)) {
1429                         const ir_mode *mode  = get_ia32_ls_mode(node);
1430                         int            align = 4;
1431                         be_node_needs_frame_entity(env, node, mode, align);
1432                 } else if(is_ia32_FldCW(node)) {
1433                         /* although 2 byte would be enough 4 byte performs best */
1434                         const ir_mode *mode  = mode_Iu;
1435                         int            align = 4;
1436                         be_node_needs_frame_entity(env, node, mode, align);
1437                 } else {
1438 #ifndef NDEBUG
1439                         assert(is_ia32_St(node) ||
1440                                    is_ia32_xStoreSimple(node) ||
1441                                    is_ia32_vfst(node) ||
1442                                    is_ia32_vfist(node) ||
1443                                    is_ia32_vfisttp(node) ||
1444                                is_ia32_FnstCW(node));
1445 #endif
1446                 }
1447         }
1448 }
1449
1450 /**
1451  * We transform Spill and Reload here. This needs to be done before
1452  * stack biasing otherwise we would miss the corrected offset for these nodes.
1453  */
1454 static void ia32_after_ra(void *self) {
1455         ia32_code_gen_t *cg = self;
1456         ir_graph *irg = cg->irg;
1457         be_fec_env_t *fec_env = be_new_frame_entity_coalescer(cg->birg);
1458
1459         /* create and coalesce frame entities */
1460         irg_walk_graph(irg, NULL, ia32_collect_frame_entity_nodes, fec_env);
1461         be_assign_entities(fec_env);
1462         be_free_frame_entity_coalescer(fec_env);
1463
1464         irg_block_walk_graph(irg, NULL, ia32_after_ra_walker, cg);
1465 }
1466
1467 /**
1468  * Last touchups for the graph before emit: x87 simulation to replace the
1469  * virtual with real x87 instructions, creating a block schedule and peephole
1470  * optimisations.
1471  */
1472 static void ia32_finish(void *self) {
1473         ia32_code_gen_t *cg = self;
1474         ir_graph        *irg = cg->irg;
1475
1476         ia32_finish_irg(irg, cg);
1477
1478         /* we might have to rewrite x87 virtual registers */
1479         if (cg->do_x87_sim) {
1480                 x87_simulate_graph(cg->arch_env, cg->birg);
1481         }
1482
1483         /* do peephole optimisations */
1484         ia32_peephole_optimization(cg);
1485
1486         /* create block schedule, this also removes empty blocks which might
1487          * produce critical edges */
1488         cg->blk_sched = be_create_block_schedule(irg, cg->birg->exec_freq);
1489 }
1490
1491 /**
1492  * Emits the code, closes the output file and frees
1493  * the code generator interface.
1494  */
1495 static void ia32_codegen(void *self) {
1496         ia32_code_gen_t *cg = self;
1497         ir_graph        *irg = cg->irg;
1498
1499         ia32_gen_routine(cg, irg);
1500
1501         cur_reg_set = NULL;
1502
1503         /* remove it from the isa */
1504         cg->isa->cg = NULL;
1505
1506         assert(ia32_current_cg == cg);
1507         ia32_current_cg = NULL;
1508
1509         /* de-allocate code generator */
1510         del_set(cg->reg_set);
1511         free(cg);
1512 }
1513
1514 /**
1515  * Returns the node representing the PIC base.
1516  */
1517 static ir_node *ia32_get_pic_base(void *self) {
1518         ir_node         *block;
1519         ia32_code_gen_t *cg      = self;
1520         ir_node         *get_eip = cg->get_eip;
1521         if (get_eip != NULL)
1522                 return get_eip;
1523
1524         block       = get_irg_start_block(cg->irg);
1525         get_eip     = new_rd_ia32_GetEIP(NULL, cg->irg, block);
1526         cg->get_eip = get_eip;
1527
1528         add_irn_dep(get_eip, get_irg_frame(cg->irg));
1529
1530         return get_eip;
1531 }
1532
1533 static void *ia32_cg_init(be_irg_t *birg);
1534
1535 static const arch_code_generator_if_t ia32_code_gen_if = {
1536         ia32_cg_init,
1537         ia32_get_pic_base,   /* return node used as base in pic code addresses */
1538         ia32_before_abi,     /* before abi introduce hook */
1539         ia32_prepare_graph,
1540         NULL,                /* spill */
1541         ia32_before_sched,   /* before scheduling hook */
1542         ia32_before_ra,      /* before register allocation hook */
1543         ia32_after_ra,       /* after register allocation hook */
1544         ia32_finish,         /* called before codegen */
1545         ia32_codegen         /* emit && done */
1546 };
1547
1548 /**
1549  * Initializes a IA32 code generator.
1550  */
1551 static void *ia32_cg_init(be_irg_t *birg) {
1552         ia32_isa_t      *isa = (ia32_isa_t *)birg->main_env->arch_env;
1553         ia32_code_gen_t *cg  = xcalloc(1, sizeof(*cg));
1554
1555         cg->impl      = &ia32_code_gen_if;
1556         cg->irg       = birg->irg;
1557         cg->reg_set   = new_set(ia32_cmp_irn_reg_assoc, 1024);
1558         cg->isa       = isa;
1559         cg->arch_env  = birg->main_env->arch_env;
1560         cg->birg      = birg;
1561         cg->blk_sched = NULL;
1562         cg->dump      = (birg->main_env->options->dump_flags & DUMP_BE) ? 1 : 0;
1563         cg->gprof     = (birg->main_env->options->gprof) ? 1 : 0;
1564
1565         if (cg->gprof) {
1566                 /* Linux gprof implementation needs base pointer */
1567                 birg->main_env->options->omit_fp = 0;
1568         }
1569
1570         /* enter it */
1571         isa->cg = cg;
1572
1573 #ifndef NDEBUG
1574         if (isa->name_obst) {
1575                 obstack_free(isa->name_obst, NULL);
1576                 obstack_init(isa->name_obst);
1577         }
1578 #endif /* NDEBUG */
1579
1580         cur_reg_set = cg->reg_set;
1581
1582         assert(ia32_current_cg == NULL);
1583         ia32_current_cg = cg;
1584
1585         return (arch_code_generator_t *)cg;
1586 }
1587
1588
1589
1590 /*****************************************************************
1591  *  ____             _                  _   _____  _____
1592  * |  _ \           | |                | | |_   _|/ ____|  /\
1593  * | |_) | __ _  ___| | _____ _ __   __| |   | | | (___   /  \
1594  * |  _ < / _` |/ __| |/ / _ \ '_ \ / _` |   | |  \___ \ / /\ \
1595  * | |_) | (_| | (__|   <  __/ | | | (_| |  _| |_ ____) / ____ \
1596  * |____/ \__,_|\___|_|\_\___|_| |_|\__,_| |_____|_____/_/    \_\
1597  *
1598  *****************************************************************/
1599
1600 /**
1601  * Set output modes for GCC
1602  */
1603 static const tarval_mode_info mo_integer = {
1604         TVO_HEX,
1605         "0x",
1606         NULL,
1607 };
1608
1609 /*
1610  * set the tarval output mode of all integer modes to decimal
1611  */
1612 static void set_tarval_output_modes(void)
1613 {
1614         int i;
1615
1616         for (i = get_irp_n_modes() - 1; i >= 0; --i) {
1617                 ir_mode *mode = get_irp_mode(i);
1618
1619                 if (mode_is_int(mode))
1620                         set_tarval_mode_output_option(mode, &mo_integer);
1621         }
1622 }
1623
1624 const arch_isa_if_t ia32_isa_if;
1625
1626 /**
1627  * The template that generates a new ISA object.
1628  * Note that this template can be changed by command line
1629  * arguments.
1630  */
1631 static ia32_isa_t ia32_isa_template = {
1632         {
1633                 &ia32_isa_if,            /* isa interface implementation */
1634                 &ia32_gp_regs[REG_ESP],  /* stack pointer register */
1635                 &ia32_gp_regs[REG_EBP],  /* base pointer register */
1636                 -1,                      /* stack direction */
1637                 4,                       /* power of two stack alignment, 2^4 == 16 */
1638                 NULL,                    /* main environment */
1639                 7,                       /* costs for a spill instruction */
1640                 5,                       /* costs for a reload instruction */
1641         },
1642         NULL,                    /* 16bit register names */
1643         NULL,                    /* 8bit register names */
1644         NULL,                    /* 8bit register names high */
1645         NULL,                    /* types */
1646         NULL,                    /* tv_ents */
1647         NULL,                    /* current code generator */
1648         NULL,                    /* abstract machine */
1649 #ifndef NDEBUG
1650         NULL,                    /* name obstack */
1651 #endif
1652 };
1653
1654 /**
1655  * Initializes the backend ISA.
1656  */
1657 static arch_env_t *ia32_init(FILE *file_handle) {
1658         static int inited = 0;
1659         ia32_isa_t *isa;
1660
1661         if (inited)
1662                 return NULL;
1663         inited = 1;
1664
1665         set_tarval_output_modes();
1666
1667         isa = xmalloc(sizeof(*isa));
1668         memcpy(isa, &ia32_isa_template, sizeof(*isa));
1669
1670         if(mode_fpcw == NULL) {
1671                 mode_fpcw = new_ir_mode("Fpcw", irms_int_number, 16, 0, irma_none, 0);
1672         }
1673
1674         ia32_register_init();
1675         ia32_create_opcodes(&ia32_irn_ops);
1676
1677         be_emit_init(file_handle);
1678         isa->regs_16bit     = pmap_create();
1679         isa->regs_8bit      = pmap_create();
1680         isa->regs_8bit_high = pmap_create();
1681         isa->types          = pmap_create();
1682         isa->tv_ent         = pmap_create();
1683         isa->cpu            = ia32_init_machine_description();
1684
1685         ia32_build_16bit_reg_map(isa->regs_16bit);
1686         ia32_build_8bit_reg_map(isa->regs_8bit);
1687         ia32_build_8bit_reg_map_high(isa->regs_8bit_high);
1688
1689 #ifndef NDEBUG
1690         isa->name_obst = xmalloc(sizeof(*isa->name_obst));
1691         obstack_init(isa->name_obst);
1692 #endif /* NDEBUG */
1693
1694         /* enter the ISA object into the intrinsic environment */
1695         intrinsic_env.isa = isa;
1696         ia32_handle_intrinsics();
1697
1698         /* needed for the debug support */
1699         be_gas_emit_switch_section(GAS_SECTION_TEXT);
1700         be_emit_cstring(".Ltext0:\n");
1701         be_emit_write_line();
1702
1703         /* we mark referenced global entities, so we can only emit those which
1704          * are actually referenced. (Note: you mustn't use the type visited flag
1705          * elsewhere in the backend)
1706          */
1707         inc_master_type_visited();
1708
1709         return &isa->arch_env;
1710 }
1711
1712
1713
1714 /**
1715  * Closes the output file and frees the ISA structure.
1716  */
1717 static void ia32_done(void *self) {
1718         ia32_isa_t *isa = self;
1719
1720         /* emit now all global declarations */
1721         be_gas_emit_decls(isa->arch_env.main_env, 1);
1722
1723         pmap_destroy(isa->regs_16bit);
1724         pmap_destroy(isa->regs_8bit);
1725         pmap_destroy(isa->regs_8bit_high);
1726         pmap_destroy(isa->tv_ent);
1727         pmap_destroy(isa->types);
1728
1729 #ifndef NDEBUG
1730         obstack_free(isa->name_obst, NULL);
1731 #endif /* NDEBUG */
1732
1733         be_emit_exit();
1734
1735         free(self);
1736 }
1737
1738
1739 /**
1740  * Return the number of register classes for this architecture.
1741  * We report always these:
1742  *  - the general purpose registers
1743  *  - the SSE floating point register set
1744  *  - the virtual floating point registers
1745  *  - the SSE vector register set
1746  */
1747 static unsigned ia32_get_n_reg_class(const void *self) {
1748         (void) self;
1749         return N_CLASSES;
1750 }
1751
1752 /**
1753  * Return the register class for index i.
1754  */
1755 static const arch_register_class_t *ia32_get_reg_class(const void *self,
1756                                                        unsigned i)
1757 {
1758         (void) self;
1759         assert(i < N_CLASSES);
1760         return &ia32_reg_classes[i];
1761 }
1762
1763 /**
1764  * Get the register class which shall be used to store a value of a given mode.
1765  * @param self The this pointer.
1766  * @param mode The mode in question.
1767  * @return A register class which can hold values of the given mode.
1768  */
1769 const arch_register_class_t *ia32_get_reg_class_for_mode(const void *self,
1770                 const ir_mode *mode)
1771 {
1772         (void) self;
1773
1774         if (mode_is_float(mode)) {
1775                 return ia32_cg_config.use_sse2 ? &ia32_reg_classes[CLASS_ia32_xmm] : &ia32_reg_classes[CLASS_ia32_vfp];
1776         }
1777         else
1778                 return &ia32_reg_classes[CLASS_ia32_gp];
1779 }
1780
1781 /**
1782  * Get the ABI restrictions for procedure calls.
1783  * @param self        The this pointer.
1784  * @param method_type The type of the method (procedure) in question.
1785  * @param abi         The abi object to be modified
1786  */
1787 static void ia32_get_call_abi(const void *self, ir_type *method_type,
1788                               be_abi_call_t *abi)
1789 {
1790         ir_type  *tp;
1791         ir_mode  *mode;
1792         unsigned  cc;
1793         int       n, i, regnum;
1794         be_abi_call_flags_t call_flags = be_abi_call_get_flags(abi);
1795         (void) self;
1796
1797         /* set abi flags for calls */
1798         call_flags.bits.left_to_right         = 0;  /* always last arg first on stack */
1799         call_flags.bits.store_args_sequential = 0;
1800         /* call_flags.bits.try_omit_fp                 not changed: can handle both settings */
1801         call_flags.bits.fp_free               = 0;  /* the frame pointer is fixed in IA32 */
1802         call_flags.bits.call_has_imm          = 1;  /* IA32 calls can have immediate address */
1803
1804         /* set parameter passing style */
1805         be_abi_call_set_flags(abi, call_flags, &ia32_abi_callbacks);
1806
1807         if (get_method_variadicity(method_type) == variadicity_variadic) {
1808                 /* pass all parameters of a variadic function on the stack */
1809                 cc = cc_cdecl_set;
1810         } else {
1811                 cc = get_method_calling_convention(method_type);
1812                 if (get_method_additional_properties(method_type) & mtp_property_private
1813                                 && (ia32_cg_config.optimize_cc)) {
1814                         /* set the calling conventions to register parameter */
1815                         cc = (cc & ~cc_bits) | cc_reg_param;
1816                 }
1817         }
1818
1819         /* we have to pop the shadow parameter ourself for compound calls */
1820         if( (get_method_calling_convention(method_type) & cc_compound_ret)
1821                         && !(cc & cc_reg_param)) {
1822                 be_abi_call_set_pop(abi, get_mode_size_bytes(mode_P_data));
1823         }
1824
1825         n = get_method_n_params(method_type);
1826         for (i = regnum = 0; i < n; i++) {
1827                 ir_mode               *mode;
1828                 const arch_register_t *reg = NULL;
1829
1830                 tp   = get_method_param_type(method_type, i);
1831                 mode = get_type_mode(tp);
1832                 if (mode != NULL) {
1833                         reg  = ia32_get_RegParam_reg(cc, regnum, mode);
1834                 }
1835                 if (reg != NULL) {
1836                         be_abi_call_param_reg(abi, i, reg);
1837                         ++regnum;
1838                 } else {
1839                         /* Micro optimisation: if the mode is shorter than 4 bytes, load 4 bytes.
1840                          * movl has a shorter opcode than mov[sz][bw]l */
1841                         ir_mode *load_mode = mode;
1842                         if (mode != NULL && get_mode_size_bytes(mode) < 4) load_mode = mode_Iu;
1843                         be_abi_call_param_stack(abi, i, load_mode, 4, 0, 0);
1844                 }
1845         }
1846
1847         /* set return registers */
1848         n = get_method_n_ress(method_type);
1849
1850         assert(n <= 2 && "more than two results not supported");
1851
1852         /* In case of 64bit returns, we will have two 32bit values */
1853         if (n == 2) {
1854                 tp   = get_method_res_type(method_type, 0);
1855                 mode = get_type_mode(tp);
1856
1857                 assert(!mode_is_float(mode) && "two FP results not supported");
1858
1859                 tp   = get_method_res_type(method_type, 1);
1860                 mode = get_type_mode(tp);
1861
1862                 assert(!mode_is_float(mode) && "mixed INT, FP results not supported");
1863
1864                 be_abi_call_res_reg(abi, 0, &ia32_gp_regs[REG_EAX]);
1865                 be_abi_call_res_reg(abi, 1, &ia32_gp_regs[REG_EDX]);
1866         }
1867         else if (n == 1) {
1868                 const arch_register_t *reg;
1869
1870                 tp   = get_method_res_type(method_type, 0);
1871                 assert(is_atomic_type(tp));
1872                 mode = get_type_mode(tp);
1873
1874                 reg = mode_is_float(mode) ? &ia32_vfp_regs[REG_VF0] : &ia32_gp_regs[REG_EAX];
1875
1876                 be_abi_call_res_reg(abi, 0, reg);
1877         }
1878 }
1879
1880 int ia32_to_appear_in_schedule(void *block_env, const ir_node *irn)
1881 {
1882         (void) block_env;
1883
1884         if(!is_ia32_irn(irn)) {
1885                 return -1;
1886         }
1887
1888         if(is_ia32_NoReg_GP(irn) || is_ia32_NoReg_VFP(irn) || is_ia32_NoReg_XMM(irn)
1889                 || is_ia32_Unknown_GP(irn) || is_ia32_Unknown_XMM(irn)
1890                 || is_ia32_Unknown_VFP(irn) || is_ia32_ChangeCW(irn)
1891                 || is_ia32_Immediate(irn))
1892                 return 0;
1893
1894         return 1;
1895 }
1896
1897 /**
1898  * Initializes the code generator interface.
1899  */
1900 static const arch_code_generator_if_t *ia32_get_code_generator_if(void *self)
1901 {
1902         (void) self;
1903         return &ia32_code_gen_if;
1904 }
1905
1906 /**
1907  * Returns the estimated execution time of an ia32 irn.
1908  */
1909 static sched_timestep_t ia32_sched_exectime(void *env, const ir_node *irn) {
1910         (void) env;
1911         return is_ia32_irn(irn) ? ia32_get_op_estimated_cost(irn) : 1;
1912 }
1913
1914 list_sched_selector_t ia32_sched_selector;
1915
1916 /**
1917  * Returns the reg_pressure scheduler with to_appear_in_schedule() overloaded
1918  */
1919 static const list_sched_selector_t *ia32_get_list_sched_selector(
1920                 const void *self, list_sched_selector_t *selector)
1921 {
1922         (void) self;
1923         memcpy(&ia32_sched_selector, selector, sizeof(ia32_sched_selector));
1924         ia32_sched_selector.exectime              = ia32_sched_exectime;
1925         ia32_sched_selector.to_appear_in_schedule = ia32_to_appear_in_schedule;
1926         return &ia32_sched_selector;
1927 }
1928
1929 static const ilp_sched_selector_t *ia32_get_ilp_sched_selector(const void *self)
1930 {
1931         (void) self;
1932         return NULL;
1933 }
1934
1935 /**
1936  * Returns the necessary byte alignment for storing a register of given class.
1937  */
1938 static int ia32_get_reg_class_alignment(const void *self,
1939                                         const arch_register_class_t *cls)
1940 {
1941         ir_mode *mode = arch_register_class_mode(cls);
1942         int bytes     = get_mode_size_bytes(mode);
1943         (void) self;
1944
1945         if (mode_is_float(mode) && bytes > 8)
1946                 return 16;
1947         return bytes;
1948 }
1949
1950 static const be_execution_unit_t ***ia32_get_allowed_execution_units(
1951                 const void *self, const ir_node *irn)
1952 {
1953         static const be_execution_unit_t *_allowed_units_BRANCH[] = {
1954                 &ia32_execution_units_BRANCH[IA32_EXECUNIT_TP_BRANCH_BRANCH1],
1955                 &ia32_execution_units_BRANCH[IA32_EXECUNIT_TP_BRANCH_BRANCH2],
1956                 NULL,
1957         };
1958         static const be_execution_unit_t *_allowed_units_GP[] = {
1959                 &ia32_execution_units_GP[IA32_EXECUNIT_TP_GP_GP_EAX],
1960                 &ia32_execution_units_GP[IA32_EXECUNIT_TP_GP_GP_EBX],
1961                 &ia32_execution_units_GP[IA32_EXECUNIT_TP_GP_GP_ECX],
1962                 &ia32_execution_units_GP[IA32_EXECUNIT_TP_GP_GP_EDX],
1963                 &ia32_execution_units_GP[IA32_EXECUNIT_TP_GP_GP_ESI],
1964                 &ia32_execution_units_GP[IA32_EXECUNIT_TP_GP_GP_EDI],
1965                 &ia32_execution_units_GP[IA32_EXECUNIT_TP_GP_GP_EBP],
1966                 NULL,
1967         };
1968         static const be_execution_unit_t *_allowed_units_DUMMY[] = {
1969                 &be_machine_execution_units_DUMMY[0],
1970                 NULL,
1971         };
1972         static const be_execution_unit_t **_units_callret[] = {
1973                 _allowed_units_BRANCH,
1974                 NULL
1975         };
1976         static const be_execution_unit_t **_units_other[] = {
1977                 _allowed_units_GP,
1978                 NULL
1979         };
1980         static const be_execution_unit_t **_units_dummy[] = {
1981                 _allowed_units_DUMMY,
1982                 NULL
1983         };
1984         const be_execution_unit_t ***ret;
1985         (void) self;
1986
1987         if (is_ia32_irn(irn)) {
1988                 ret = get_ia32_exec_units(irn);
1989         }
1990         else if (is_be_node(irn)) {
1991                 if (be_is_Call(irn) || be_is_Return(irn)) {
1992                         ret = _units_callret;
1993                 }
1994                 else if (be_is_Barrier(irn)) {
1995                         ret = _units_dummy;
1996                 }
1997                 else {
1998                          ret = _units_other;
1999                 }
2000         }
2001         else {
2002                 ret = _units_dummy;
2003         }
2004
2005         return ret;
2006 }
2007
2008 /**
2009  * Return the abstract ia32 machine.
2010  */
2011 static const be_machine_t *ia32_get_machine(const void *self) {
2012         const ia32_isa_t *isa = self;
2013         return isa->cpu;
2014 }
2015
2016 /**
2017  * Return irp irgs in the desired order.
2018  */
2019 static ir_graph **ia32_get_irg_list(const void *self, ir_graph ***irg_list)
2020 {
2021         (void) self;
2022         (void) irg_list;
2023         return NULL;
2024 }
2025
2026 /**
2027  * Allows or disallows the creation of Psi nodes for the given Phi nodes.
2028  * @return 1 if allowed, 0 otherwise
2029  */
2030 static int ia32_is_psi_allowed(ir_node *sel, ir_node *phi_list, int i, int j)
2031 {
2032         ir_node *phi;
2033         ir_node *cmp = NULL;
2034
2035         /* we can't handle psis with 64bit compares yet */
2036         if (is_Proj(sel)) {
2037                 cmp = get_Proj_pred(sel);
2038                 if (is_Cmp(cmp)) {
2039                         ir_node *left     = get_Cmp_left(cmp);
2040                         ir_mode *cmp_mode = get_irn_mode(left);
2041                         if (!mode_is_float(cmp_mode) && get_mode_size_bits(cmp_mode) > 32)
2042                                 return 0;
2043                 } else {
2044                         cmp = NULL;
2045                 }
2046         }
2047
2048         if (ia32_cg_config.use_cmov) {
2049                 if (ia32_cg_config.use_sse2 && cmp != NULL) {
2050                         pn_Cmp pn   = get_Proj_proj(sel);
2051                         ir_node *cl = get_Cmp_left(cmp);
2052                         ir_node *cr = get_Cmp_right(cmp);
2053
2054                         /* check the Phi nodes: no 64bit and no floating point cmov */
2055                         for (phi = phi_list; phi; phi = get_Phi_next(phi)) {
2056                                 ir_mode *mode = get_irn_mode(phi);
2057
2058                                 if (mode_is_float(mode)) {
2059                                         /* check for Min, Max */
2060                                         ir_node *t = get_Phi_pred(phi, i);
2061                                         ir_node *f = get_Phi_pred(phi, j);
2062                                         int res    = 0;
2063
2064                                         /* SSE2 supports Min & Max */
2065                                         if (pn == pn_Cmp_Lt || pn == pn_Cmp_Le || pn == pn_Cmp_Ge || pn == pn_Cmp_Gt) {
2066                                                 if (cl == t && cr == f) {
2067                                                         /* Psi(a <=/>= b, a, b) => MIN, MAX */
2068                                                         res = 1;
2069                                                 } else if (cl == f && cr == t) {
2070                                                         /* Psi(a <=/>= b, b, a) => MAX, MIN */
2071                                                         res = 1;
2072                                                 }
2073                                         }
2074                                         if (! res)
2075                                                 return 0;
2076
2077                                 } else if (get_mode_size_bits(mode) > 32)
2078                                         return 0;
2079                         }
2080                 } else {
2081                         /* check the Phi nodes: no 64bit and no floating point cmov */
2082                         for (phi = phi_list; phi; phi = get_Phi_next(phi)) {
2083                                 ir_mode *mode = get_irn_mode(phi);
2084
2085                                 if (mode_is_float(mode) || get_mode_size_bits(mode) > 32)
2086                                         return 0;
2087                         }
2088                 }
2089
2090                 return 1;
2091         } else {
2092                 ir_node *cl, *cr;
2093                 pn_Cmp  pn;
2094
2095                 /* No cmov, only some special cases */
2096                 if (cmp == NULL)
2097                         return 0;
2098
2099                 /* Now some supported cases here */
2100                 pn = get_Proj_proj(sel);
2101                 cl = get_Cmp_left(cmp);
2102                 cr = get_Cmp_right(cmp);
2103
2104                 for (phi = phi_list; phi; phi = get_Phi_next(phi)) {
2105                         ir_mode *mode = get_irn_mode(phi);
2106                         int res = 0;
2107                         ir_node *t, *f;
2108
2109                         t = get_Phi_pred(phi, i);
2110                         f = get_Phi_pred(phi, j);
2111
2112                         /* no floating point and no 64bit yet */
2113                         if (mode_is_float(mode) || get_mode_size_bits(mode) > 32)
2114                                 return 0;
2115
2116                         if (is_Const(t) && is_Const(f)) {
2117                                 if ((is_Const_null(t) && is_Const_one(f)) || (is_Const_one(t) && is_Const_null(f))) {
2118                                         /* always support Psi(x, C1, C2) */
2119                                         res = 1;
2120                                 }
2121                         } else if (pn == pn_Cmp_Lt || pn == pn_Cmp_Le || pn == pn_Cmp_Ge || pn == pn_Cmp_Gt) {
2122                                 if (0) {
2123 #if 0
2124                                 } else if (cl == t && cr == f) {
2125                                         /* Psi(a <=/>= b, a, b) => Min, Max */
2126                                         res = 1;
2127                                 } else if (cl == f && cr == t) {
2128                                         /* Psi(a <=/>= b, b, a) => Max, Min */
2129                                         res = 1;
2130 #endif
2131                                 } else if ((pn & pn_Cmp_Gt) && !mode_is_signed(mode) &&
2132                                            is_Const(f) && is_Const_null(f) && is_Sub(t) &&
2133                                            get_Sub_left(t) == cl && get_Sub_right(t) == cr) {
2134                                         /* Psi(a >=u b, a - b, 0) unsigned Doz */
2135                                         res = 1;
2136                                 } else if ((pn & pn_Cmp_Lt) && !mode_is_signed(mode) &&
2137                                            is_Const(t) && is_Const_null(t) && is_Sub(f) &&
2138                                            get_Sub_left(f) == cl && get_Sub_right(f) == cr) {
2139                                         /* Psi(a <=u b, 0, a - b) unsigned Doz */
2140                                         res = 1;
2141                                 } else if (is_Const(cr) && is_Const_null(cr)) {
2142                                         if (cl == t && is_Minus(f) && get_Minus_op(f) == cl) {
2143                                                 /* Psi(a <=/>= 0 ? a : -a) Nabs/Abs */
2144                                                 res = 1;
2145                                         } else if (cl == f && is_Minus(t) && get_Minus_op(t) == cl) {
2146                                                 /* Psi(a <=/>= 0 ? -a : a) Abs/Nabs */
2147                                                 res = 1;
2148                                         }
2149                                 }
2150                         }
2151                         if (! res)
2152                                 return 0;
2153                 }
2154                 /* all checks passed */
2155                 return 1;
2156         }
2157         return 0;
2158 }
2159
2160 /**
2161  * Returns the libFirm configuration parameter for this backend.
2162  */
2163 static const backend_params *ia32_get_libfirm_params(void) {
2164         static const ir_settings_if_conv_t ifconv = {
2165                 4,                    /* maxdepth, doesn't matter for Psi-conversion */
2166                 ia32_is_psi_allowed   /* allows or disallows Psi creation for given selector */
2167         };
2168         static const ir_settings_arch_dep_t ad = {
2169                 1,                   /* also use subs */
2170                 4,                   /* maximum shifts */
2171                 31,                  /* maximum shift amount */
2172                 ia32_evaluate_insn,  /* evaluate the instruction sequence */
2173
2174                 1,  /* allow Mulhs */
2175                 1,  /* allow Mulus */
2176                 32  /* Mulh allowed up to 32 bit */
2177         };
2178         static backend_params p = {
2179                 1,     /* need dword lowering */
2180                 1,     /* support inline assembly */
2181                 0,     /* no immediate floating point mode. */
2182                 NULL,  /* no additional opcodes */
2183                 NULL,  /* will be set later */
2184                 ia32_create_intrinsic_fkt,
2185                 &intrinsic_env,  /* context for ia32_create_intrinsic_fkt */
2186                 NULL,  /* will be set below */
2187                 NULL   /* will be set below */
2188         };
2189
2190         ia32_setup_cg_config();
2191
2192         p.dep_param    = &ad;
2193         p.if_conv_info = &ifconv;
2194         return &p;
2195 }
2196
2197 static const lc_opt_enum_int_items_t gas_items[] = {
2198         { "elf",     GAS_FLAVOUR_ELF },
2199         { "mingw",   GAS_FLAVOUR_MINGW  },
2200         { "yasm",    GAS_FLAVOUR_YASM   },
2201         { "macho",   GAS_FLAVOUR_MACH_O },
2202         { NULL,      0 }
2203 };
2204
2205 static lc_opt_enum_int_var_t gas_var = {
2206         (int*) &be_gas_flavour, gas_items
2207 };
2208
2209 static const lc_opt_table_entry_t ia32_options[] = {
2210         LC_OPT_ENT_ENUM_INT("gasmode", "set the GAS compatibility mode", &gas_var),
2211         LC_OPT_ENT_INT("stackalign", "set power of two stack alignment for calls",
2212                        &ia32_isa_template.arch_env.stack_alignment),
2213         LC_OPT_LAST
2214 };
2215
2216 const arch_isa_if_t ia32_isa_if = {
2217         ia32_init,
2218         ia32_done,
2219         ia32_get_n_reg_class,
2220         ia32_get_reg_class,
2221         ia32_get_reg_class_for_mode,
2222         ia32_get_call_abi,
2223         ia32_get_code_generator_if,
2224         ia32_get_list_sched_selector,
2225         ia32_get_ilp_sched_selector,
2226         ia32_get_reg_class_alignment,
2227         ia32_get_libfirm_params,
2228         ia32_get_allowed_execution_units,
2229         ia32_get_machine,
2230         ia32_get_irg_list,
2231 };
2232
2233 void ia32_init_emitter(void);
2234 void ia32_init_finish(void);
2235 void ia32_init_optimize(void);
2236 void ia32_init_transform(void);
2237 void ia32_init_x87(void);
2238
2239 void be_init_arch_ia32(void)
2240 {
2241         lc_opt_entry_t *be_grp   = lc_opt_get_grp(firm_opt_get_root(), "be");
2242         lc_opt_entry_t *ia32_grp = lc_opt_get_grp(be_grp, "ia32");
2243
2244         lc_opt_add_table(ia32_grp, ia32_options);
2245         be_register_isa_if("ia32", &ia32_isa_if);
2246
2247         FIRM_DBG_REGISTER(dbg, "firm.be.ia32.cg");
2248
2249         ia32_init_emitter();
2250         ia32_init_finish();
2251         ia32_init_optimize();
2252         ia32_init_transform();
2253         ia32_init_x87();
2254         ia32_init_architecture();
2255 }
2256
2257 BE_REGISTER_MODULE_CONSTRUCTOR(be_init_arch_ia32);