nsz Git - libfirm/blob - ir/be/ia32/bearch_ia32.c

   1 /*
   2  * Copyright (C) 1995-2008 University of Karlsruhe.  All right reserved.
   3  *
   4  * This file is part of libFirm.
   5  *
   6  * This file may be distributed and/or modified under the terms of the
   7  * GNU General Public License version 2 as published by the Free Software
   8  * Foundation and appearing in the file LICENSE.GPL included in the
   9  * packaging of this file.
  10  *
  11  * Licensees holding valid libFirm Professional Edition licenses may use
  12  * this file in accordance with the libFirm Commercial License.
  13  * Agreement provided with the Software.
  14  *
  15  * This file is provided AS IS with NO WARRANTY OF ANY KIND, INCLUDING THE
  16  * WARRANTY OF DESIGN, MERCHANTABILITY AND FITNESS FOR A PARTICULAR
  17  * PURPOSE.
  18  */
  19
  20 /**
  21  * @file
  22  * @brief       This is the main ia32 firm backend driver.
  23  * @author      Christian Wuerdig
  24  * @version     $Id$
  25  */
  26 #include "config.h"
  27
  28 #include "lc_opts.h"
  29 #include "lc_opts_enum.h"
  30
  31 #include <math.h>
  32
  33 #include "pseudo_irg.h"
  34 #include "irarch.h"
  35 #include "irgwalk.h"
  36 #include "irprog.h"
  37 #include "irprintf.h"
  38 #include "iredges_t.h"
  39 #include "ircons.h"
  40 #include "irflag.h"
  41 #include "irgmod.h"
  42 #include "irgopt.h"
  43 #include "irbitset.h"
  44 #include "irgopt.h"
  45 #include "pdeq.h"
  46 #include "pset.h"
  47 #include "debug.h"
  48 #include "error.h"
  49 #include "xmalloc.h"
  50 #include "irtools.h"
  51 #include "iroptimize.h"
  52 #include "instrument.h"
  53 #include "iropt_t.h"
  54
  55 #include "../beabi.h"
  56 #include "../beirg.h"
  57 #include "../benode.h"
  58 #include "../belower.h"
  59 #include "../besched.h"
  60 #include "be.h"
  61 #include "../be_t.h"
  62 #include "../beirgmod.h"
  63 #include "../be_dbgout.h"
  64 #include "../beblocksched.h"
  65 #include "../bemachine.h"
  66 #include "../beilpsched.h"
  67 #include "../bespillslots.h"
  68 #include "../bemodule.h"
  69 #include "../begnuas.h"
  70 #include "../bestate.h"
  71 #include "../beflags.h"
  72 #include "../betranshlp.h"
  73 #include "../belistsched.h"
  74
  75 #include "bearch_ia32_t.h"
  76
  77 #include "ia32_new_nodes.h"
  78 #include "gen_ia32_regalloc_if.h"
  79 #include "gen_ia32_machine.h"
  80 #include "ia32_common_transform.h"
  81 #include "ia32_transform.h"
  82 #include "ia32_emitter.h"
  83 #include "ia32_map_regs.h"
  84 #include "ia32_optimize.h"
  85 #include "ia32_x87.h"
  86 #include "ia32_dbg_stat.h"
  87 #include "ia32_finish.h"
  88 #include "ia32_util.h"
  89 #include "ia32_fpu.h"
  90 #include "ia32_architecture.h"
  91
  92 #ifdef FIRM_GRGEN_BE
  93 #include "ia32_pbqp_transform.h"
  94
  95 transformer_t be_transformer = TRANSFORMER_DEFAULT;
  96 #endif
  97
  98 DEBUG_ONLY(static firm_dbg_module_t *dbg = NULL;)
  99
 100 ir_mode         *mode_fpcw       = NULL;
 101 ia32_code_gen_t *ia32_current_cg = NULL;
 102
 103 /** The current omit-fp state */
 104 static unsigned ia32_curr_fp_ommitted  = 0;
 105 static ir_type *omit_fp_between_type   = NULL;
 106 static ir_type *between_type           = NULL;
 107 static ir_entity *old_bp_ent           = NULL;
 108 static ir_entity *ret_addr_ent         = NULL;
 109 static ir_entity *omit_fp_ret_addr_ent = NULL;
 110
 111 /**
 112  * The environment for the intrinsic mapping.
 113  */
 114 static ia32_intrinsic_env_t intrinsic_env = {
 115         NULL,    /* the isa */
 116         NULL,    /* the irg, these entities belong to */
 117         NULL,    /* entity for __divdi3 library call */
 118         NULL,    /* entity for __moddi3 library call */
 119         NULL,    /* entity for __udivdi3 library call */
 120         NULL,    /* entity for __umoddi3 library call */
 121 };
 122
 123
 124 typedef ir_node *(*create_const_node_func) (dbg_info *dbg, ir_node *block);
 125
 126 /**
 127  * Used to create per-graph unique pseudo nodes.
 128  */
 129 static inline ir_node *create_const(ia32_code_gen_t *cg, ir_node **place,
 130                                     create_const_node_func func,
 131                                     const arch_register_t* reg)
 132 {
 133         ir_node *block, *res;
 134
 135         if(*place != NULL)
 136                 return *place;
 137
 138         block = get_irg_start_block(cg->irg);
 139         res = func(NULL, block);
 140         arch_set_irn_register(res, reg);
 141         *place = res;
 142
 143         return res;
 144 }
 145
 146 /* Creates the unique per irg GP NoReg node. */
 147 ir_node *ia32_new_NoReg_gp(ia32_code_gen_t *cg)
 148 {
 149         return create_const(cg, &cg->noreg_gp, new_bd_ia32_NoReg_GP,
 150                             &ia32_gp_regs[REG_GP_NOREG]);
 151 }
 152
 153 ir_node *ia32_new_NoReg_vfp(ia32_code_gen_t *cg)
 154 {
 155         return create_const(cg, &cg->noreg_vfp, new_bd_ia32_NoReg_VFP,
 156                             &ia32_vfp_regs[REG_VFP_NOREG]);
 157 }
 158
 159 ir_node *ia32_new_NoReg_xmm(ia32_code_gen_t *cg)
 160 {
 161         return create_const(cg, &cg->noreg_xmm, new_bd_ia32_NoReg_XMM,
 162                             &ia32_xmm_regs[REG_XMM_NOREG]);
 163 }
 164
 165 ir_node *ia32_new_Unknown_gp(ia32_code_gen_t *cg)
 166 {
 167         return create_const(cg, &cg->unknown_gp, new_bd_ia32_Unknown_GP,
 168                             &ia32_gp_regs[REG_GP_UKNWN]);
 169 }
 170
 171 ir_node *ia32_new_Unknown_vfp(ia32_code_gen_t *cg)
 172 {
 173         return create_const(cg, &cg->unknown_vfp, new_bd_ia32_Unknown_VFP,
 174                             &ia32_vfp_regs[REG_VFP_UKNWN]);
 175 }
 176
 177 ir_node *ia32_new_Unknown_xmm(ia32_code_gen_t *cg)
 178 {
 179         return create_const(cg, &cg->unknown_xmm, new_bd_ia32_Unknown_XMM,
 180                             &ia32_xmm_regs[REG_XMM_UKNWN]);
 181 }
 182
 183 ir_node *ia32_new_Fpu_truncate(ia32_code_gen_t *cg)
 184 {
 185         return create_const(cg, &cg->fpu_trunc_mode, new_bd_ia32_ChangeCW,
 186                         &ia32_fp_cw_regs[REG_FPCW]);
 187 }
 188
 189
 190 /**
 191  * Returns the admissible noreg register node for input register pos of node irn.
 192  */
 193 static ir_node *ia32_get_admissible_noreg(ia32_code_gen_t *cg, ir_node *irn, int pos)
 194 {
 195         const arch_register_req_t *req = arch_get_register_req(irn, pos);
 196
 197         assert(req != NULL && "Missing register requirements");
 198         if (req->cls == &ia32_reg_classes[CLASS_ia32_gp])
 199                 return ia32_new_NoReg_gp(cg);
 200
 201         if (ia32_cg_config.use_sse2) {
 202                 return ia32_new_NoReg_xmm(cg);
 203         } else {
 204                 return ia32_new_NoReg_vfp(cg);
 205         }
 206 }
 207
 208 /**************************************************
 209  *                         _ _              _  __
 210  *                        | | |            (_)/ _|
 211  *  _ __ ___  __ _    __ _| | | ___   ___   _| |_
 212  * | '__/ _ \/ _` |  / _` | | |/ _ \ / __| | |  _|
 213  * | | |  __/ (_| | | (_| | | | (_) | (__  | | |
 214  * |_|  \___|\__, |  \__,_|_|_|\___/ \___| |_|_|
 215  *            __/ |
 216  *           |___/
 217  **************************************************/
 218
 219 static const arch_register_req_t *get_ia32_SwitchJmp_out_req(
 220                 const ir_node *node, int pos)
 221 {
 222         (void) node;
 223         (void) pos;
 224         return arch_no_register_req;
 225 }
 226
 227 static arch_irn_class_t ia32_classify(const ir_node *irn)
 228 {
 229         arch_irn_class_t classification = 0;
 230
 231         assert(is_ia32_irn(irn));
 232
 233         if (is_ia32_is_reload(irn))
 234                 classification |= arch_irn_class_reload;
 235
 236         if (is_ia32_is_spill(irn))
 237                 classification |= arch_irn_class_spill;
 238
 239         if (is_ia32_is_remat(irn))
 240                 classification |= arch_irn_class_remat;
 241
 242         return classification;
 243 }
 244
 245 /**
 246  * The IA32 ABI callback object.
 247  */
 248 typedef struct {
 249         be_abi_call_flags_bits_t flags;  /**< The call flags. */
 250         const arch_env_t *aenv;          /**< The architecture environment. */
 251         ir_graph *irg;                   /**< The associated graph. */
 252 } ia32_abi_env_t;
 253
 254 static ir_entity *ia32_get_frame_entity(const ir_node *irn)
 255 {
 256         return is_ia32_irn(irn) ? get_ia32_frame_ent(irn) : NULL;
 257 }
 258
 259 static void ia32_set_frame_entity(ir_node *irn, ir_entity *ent)
 260 {
 261         set_ia32_frame_ent(irn, ent);
 262 }
 263
 264 static void ia32_set_frame_offset(ir_node *irn, int bias)
 265 {
 266         if (get_ia32_frame_ent(irn) == NULL)
 267                 return;
 268
 269         if (is_ia32_Pop(irn) || is_ia32_PopMem(irn)) {
 270                 ia32_code_gen_t *cg = ia32_current_cg;
 271                 int omit_fp = be_abi_omit_fp(cg->birg->abi);
 272                 if (omit_fp) {
 273                         /* Pop nodes modify the stack pointer before calculating the
 274                          * destination address, so fix this here
 275                          */
 276                         bias -= 4;
 277                 }
 278         }
 279         add_ia32_am_offs_int(irn, bias);
 280 }
 281
 282 static int ia32_get_sp_bias(const ir_node *node)
 283 {
 284         if (is_ia32_Call(node))
 285                 return -(int)get_ia32_call_attr_const(node)->pop;
 286
 287         if (is_ia32_Push(node))
 288                 return 4;
 289
 290         if (is_ia32_Pop(node) || is_ia32_PopMem(node))
 291                 return -4;
 292
 293         return 0;
 294 }
 295
 296 /**
 297  * Generate the routine prologue.
 298  *
 299  * @param self       The callback object.
 300  * @param mem        A pointer to the mem node. Update this if you define new memory.
 301  * @param reg_map    A map mapping all callee_save/ignore/parameter registers to their defining nodes.
 302  * @param stack_bias Points to the current stack bias, can be modified if needed.
 303  *
 304  * @return           The register which shall be used as a stack frame base.
 305  *
 306  * All nodes which define registers in @p reg_map must keep @p reg_map current.
 307  */
 308 static const arch_register_t *ia32_abi_prologue(void *self, ir_node **mem, pmap *reg_map, int *stack_bias)
 309 {
 310         ia32_abi_env_t   *env      = self;
 311         ia32_code_gen_t  *cg       = ia32_current_cg;
 312         const arch_env_t *arch_env = env->aenv;
 313
 314         ia32_curr_fp_ommitted = env->flags.try_omit_fp;
 315         if (! env->flags.try_omit_fp) {
 316                 ir_node  *bl      = get_irg_start_block(env->irg);
 317                 ir_node  *curr_sp = be_abi_reg_map_get(reg_map, arch_env->sp);
 318                 ir_node  *curr_bp = be_abi_reg_map_get(reg_map, arch_env->bp);
 319                 ir_node  *noreg   = ia32_new_NoReg_gp(cg);
 320                 ir_node  *push;
 321
 322                 /* mark bp register as ignore */
 323                 be_set_constr_single_reg_out(get_Proj_pred(curr_bp),
 324                                 get_Proj_proj(curr_bp), arch_env->bp, arch_register_req_type_ignore);
 325
 326                 /* push ebp */
 327                 push    = new_bd_ia32_Push(NULL, bl, noreg, noreg, *mem, curr_bp, curr_sp);
 328                 curr_sp = new_r_Proj(bl, push, get_irn_mode(curr_sp), pn_ia32_Push_stack);
 329                 *mem    = new_r_Proj(bl, push, mode_M, pn_ia32_Push_M);
 330
 331                 /* the push must have SP out register */
 332                 arch_set_irn_register(curr_sp, arch_env->sp);
 333
 334                 /* this modifies the stack bias, because we pushed 32bit */
 335                 *stack_bias -= 4;
 336
 337                 /* move esp to ebp */
 338                 curr_bp = be_new_Copy(arch_env->bp->reg_class, bl, curr_sp);
 339                 be_set_constr_single_reg_out(curr_bp, 0, arch_env->bp,
 340                                              arch_register_req_type_ignore);
 341
 342                 /* beware: the copy must be done before any other sp use */
 343                 curr_sp = be_new_CopyKeep_single(arch_env->sp->reg_class, bl, curr_sp, curr_bp, get_irn_mode(curr_sp));
 344                 be_set_constr_single_reg_out(curr_sp, 0, arch_env->sp,
 345                                                      arch_register_req_type_produces_sp);
 346
 347                 be_abi_reg_map_set(reg_map, arch_env->sp, curr_sp);
 348                 be_abi_reg_map_set(reg_map, arch_env->bp, curr_bp);
 349
 350                 return arch_env->bp;
 351         }
 352
 353         return arch_env->sp;
 354 }
 355
 356 /**
 357  * Generate the routine epilogue.
 358  * @param self    The callback object.
 359  * @param bl      The block for the epilog
 360  * @param mem     A pointer to the mem node. Update this if you define new memory.
 361  * @param reg_map A map mapping all callee_save/ignore/parameter registers to their defining nodes.
 362  * @return        The register which shall be used as a stack frame base.
 363  *
 364  * All nodes which define registers in @p reg_map must keep @p reg_map current.
 365  */
 366 static void ia32_abi_epilogue(void *self, ir_node *bl, ir_node **mem, pmap *reg_map)
 367 {
 368         ia32_abi_env_t   *env      = self;
 369         const arch_env_t *arch_env = env->aenv;
 370         ir_node          *curr_sp  = be_abi_reg_map_get(reg_map, arch_env->sp);
 371         ir_node          *curr_bp  = be_abi_reg_map_get(reg_map, arch_env->bp);
 372
 373         if (env->flags.try_omit_fp) {
 374                 /* simply remove the stack frame here */
 375                 curr_sp = be_new_IncSP(arch_env->sp, bl, curr_sp, BE_STACK_FRAME_SIZE_SHRINK, 0);
 376         } else {
 377                 ir_mode *mode_bp = arch_env->bp->reg_class->mode;
 378
 379                 if (ia32_cg_config.use_leave) {
 380                         ir_node *leave;
 381
 382                         /* leave */
 383                         leave   = new_bd_ia32_Leave(NULL, bl, curr_bp);
 384                         curr_bp = new_r_Proj(bl, leave, mode_bp, pn_ia32_Leave_frame);
 385                         curr_sp = new_r_Proj(bl, leave, get_irn_mode(curr_sp), pn_ia32_Leave_stack);
 386                 } else {
 387                         ir_node *pop;
 388
 389                         /* the old SP is not needed anymore (kill the proj) */
 390                         assert(is_Proj(curr_sp));
 391                         kill_node(curr_sp);
 392
 393                         /* copy ebp to esp */
 394                         curr_sp = be_new_Copy(&ia32_reg_classes[CLASS_ia32_gp], bl, curr_bp);
 395                         arch_set_irn_register(curr_sp, arch_env->sp);
 396                         be_set_constr_single_reg_out(curr_sp, 0, arch_env->sp,
 397                                                          arch_register_req_type_ignore);
 398
 399                         /* pop ebp */
 400                         pop     = new_bd_ia32_PopEbp(NULL, bl, *mem, curr_sp);
 401                         curr_bp = new_r_Proj(bl, pop, mode_bp, pn_ia32_Pop_res);
 402                         curr_sp = new_r_Proj(bl, pop, get_irn_mode(curr_sp), pn_ia32_Pop_stack);
 403
 404                         *mem = new_r_Proj(bl, pop, mode_M, pn_ia32_Pop_M);
 405                 }
 406                 arch_set_irn_register(curr_sp, arch_env->sp);
 407                 arch_set_irn_register(curr_bp, arch_env->bp);
 408         }
 409
 410         be_abi_reg_map_set(reg_map, arch_env->sp, curr_sp);
 411         be_abi_reg_map_set(reg_map, arch_env->bp, curr_bp);
 412 }
 413
 414 /**
 415  * Initialize the callback object.
 416  * @param call The call object.
 417  * @param aenv The architecture environment.
 418  * @param irg  The graph with the method.
 419  * @return     Some pointer. This pointer is passed to all other callback functions as self object.
 420  */
 421 static void *ia32_abi_init(const be_abi_call_t *call, const arch_env_t *aenv, ir_graph *irg)
 422 {
 423         ia32_abi_env_t      *env = XMALLOC(ia32_abi_env_t);
 424         be_abi_call_flags_t  fl  = be_abi_call_get_flags(call);
 425         env->flags = fl.bits;
 426         env->irg   = irg;
 427         env->aenv  = aenv;
 428         return env;
 429 }
 430
 431 /**
 432  * Destroy the callback object.
 433  * @param self The callback object.
 434  */
 435 static void ia32_abi_done(void *self)
 436 {
 437         free(self);
 438 }
 439
 440 /**
 441  * Build the between type and entities if not already build.
 442  */
 443 static void ia32_build_between_type(void)
 444 {
 445 #define IDENT(s) new_id_from_chars(s, sizeof(s)-1)
 446         if (! between_type) {
 447                 ir_type *old_bp_type   = new_type_primitive(mode_Iu);
 448                 ir_type *ret_addr_type = new_type_primitive(mode_Iu);
 449
 450                 between_type           = new_type_struct(IDENT("ia32_between_type"));
 451                 old_bp_ent             = new_entity(between_type, IDENT("old_bp"), old_bp_type);
 452                 ret_addr_ent           = new_entity(between_type, IDENT("ret_addr"), ret_addr_type);
 453
 454                 set_entity_offset(old_bp_ent, 0);
 455                 set_entity_offset(ret_addr_ent, get_type_size_bytes(old_bp_type));
 456                 set_type_size_bytes(between_type, get_type_size_bytes(old_bp_type) + get_type_size_bytes(ret_addr_type));
 457                 set_type_state(between_type, layout_fixed);
 458
 459                 omit_fp_between_type = new_type_struct(IDENT("ia32_between_type_omit_fp"));
 460                 omit_fp_ret_addr_ent = new_entity(omit_fp_between_type, IDENT("ret_addr"), ret_addr_type);
 461
 462                 set_entity_offset(omit_fp_ret_addr_ent, 0);
 463                 set_type_size_bytes(omit_fp_between_type, get_type_size_bytes(ret_addr_type));
 464                 set_type_state(omit_fp_between_type, layout_fixed);
 465         }
 466 #undef IDENT
 467 }
 468
 469 /**
 470  * Produces the type which sits between the stack args and the locals on the stack.
 471  * it will contain the return address and space to store the old base pointer.
 472  * @return The Firm type modeling the ABI between type.
 473  */
 474 static ir_type *ia32_abi_get_between_type(void *self)
 475 {
 476         ia32_abi_env_t *env = self;
 477
 478         ia32_build_between_type();
 479         return env->flags.try_omit_fp ? omit_fp_between_type : between_type;
 480 }
 481
 482 /**
 483  * Return the stack entity that contains the return address.
 484  */
 485 ir_entity *ia32_get_return_address_entity(void)
 486 {
 487         ia32_build_between_type();
 488         return ia32_curr_fp_ommitted ? omit_fp_ret_addr_ent : ret_addr_ent;
 489 }
 490
 491 /**
 492  * Return the stack entity that contains the frame address.
 493  */
 494 ir_entity *ia32_get_frame_address_entity(void)
 495 {
 496         ia32_build_between_type();
 497         return ia32_curr_fp_ommitted ? NULL : old_bp_ent;
 498 }
 499
 500 /**
 501  * Get the estimated cycle count for @p irn.
 502  *
 503  * @param self The this pointer.
 504  * @param irn  The node.
 505  *
 506  * @return     The estimated cycle count for this operation
 507  */
 508 static int ia32_get_op_estimated_cost(const ir_node *irn)
 509 {
 510         int            cost;
 511         ia32_op_type_t op_tp;
 512
 513         if (is_Proj(irn))
 514                 return 0;
 515         if (!is_ia32_irn(irn))
 516                 return 0;
 517
 518         assert(is_ia32_irn(irn));
 519
 520         cost  = get_ia32_latency(irn);
 521         op_tp = get_ia32_op_type(irn);
 522
 523         if (is_ia32_CopyB(irn)) {
 524                 cost = 250;
 525         }
 526         else if (is_ia32_CopyB_i(irn)) {
 527                 int size = get_ia32_copyb_size(irn);
 528                 cost     = 20 + (int)ceil((4/3) * size);
 529         }
 530         /* in case of address mode operations add additional cycles */
 531         else if (op_tp == ia32_AddrModeD || op_tp == ia32_AddrModeS) {
 532                 /*
 533                         In case of stack access and access to fixed addresses add 5 cycles
 534                         (we assume they are in cache), other memory operations cost 20
 535                         cycles.
 536                 */
 537                 if (is_ia32_use_frame(irn) || (
 538                         is_ia32_NoReg_GP(get_irn_n(irn, n_ia32_base)) &&
 539                         is_ia32_NoReg_GP(get_irn_n(irn, n_ia32_index))
 540                     )) {
 541                         cost += 5;
 542                 } else {
 543                         cost += 20;
 544                 }
 545         }
 546
 547         return cost;
 548 }
 549
 550 /**
 551  * Returns the inverse operation if @p irn, recalculating the argument at position @p i.
 552  *
 553  * @param irn       The original operation
 554  * @param i         Index of the argument we want the inverse operation to yield
 555  * @param inverse   struct to be filled with the resulting inverse op
 556  * @param obstack   The obstack to use for allocation of the returned nodes array
 557  * @return          The inverse operation or NULL if operation invertible
 558  */
 559 static arch_inverse_t *ia32_get_inverse(const ir_node *irn, int i, arch_inverse_t *inverse, struct obstack *obst)
 560 {
 561         ir_mode  *mode;
 562         ir_mode  *irn_mode;
 563         ir_node  *block, *noreg, *nomem;
 564         dbg_info *dbg;
 565
 566         /* we cannot invert non-ia32 irns */
 567         if (! is_ia32_irn(irn))
 568                 return NULL;
 569
 570         /* operand must always be a real operand (not base, index or mem) */
 571         if (i != n_ia32_binary_left && i != n_ia32_binary_right)
 572                 return NULL;
 573
 574         /* we don't invert address mode operations */
 575         if (get_ia32_op_type(irn) != ia32_Normal)
 576                 return NULL;
 577
 578         /* TODO: adjust for new immediates... */
 579         ir_fprintf(stderr, "TODO: fix get_inverse for new immediates (%+F)\n",
 580                    irn);
 581         return NULL;
 582
 583         block    = get_nodes_block(irn);
 584         mode     = get_irn_mode(irn);
 585         irn_mode = get_irn_mode(irn);
 586         noreg    = get_irn_n(irn, 0);
 587         nomem    = new_NoMem();
 588         dbg      = get_irn_dbg_info(irn);
 589
 590         /* initialize structure */
 591         inverse->nodes = obstack_alloc(obst, 2 * sizeof(inverse->nodes[0]));
 592         inverse->costs = 0;
 593         inverse->n     = 1;
 594
 595         switch (get_ia32_irn_opcode(irn)) {
 596                 case iro_ia32_Add:
 597 #if 0
 598                         if (get_ia32_immop_type(irn) == ia32_ImmConst) {
 599                                 /* we have an add with a const here */
 600                                 /* invers == add with negated const */
 601                                 inverse->nodes[0] = new_bd_ia32_Add(dbg, block, noreg, noreg, nomem, get_irn_n(irn, i), noreg);
 602                                 inverse->costs   += 1;
 603                                 copy_ia32_Immop_attr(inverse->nodes[0], (ir_node *)irn);
 604                                 set_ia32_Immop_tarval(inverse->nodes[0], tarval_neg(get_ia32_Immop_tarval(irn)));
 605                                 set_ia32_commutative(inverse->nodes[0]);
 606                         }
 607                         else if (get_ia32_immop_type(irn) == ia32_ImmSymConst) {
 608                                 /* we have an add with a symconst here */
 609                                 /* invers == sub with const */
 610                                 inverse->nodes[0] = new_bd_ia32_Sub(dbg, block, noreg, noreg, nomem, get_irn_n(irn, i), noreg);
 611                                 inverse->costs   += 2;
 612                                 copy_ia32_Immop_attr(inverse->nodes[0], (ir_node *)irn);
 613                         }
 614                         else {
 615                                 /* normal add: inverse == sub */
 616                                 inverse->nodes[0] = new_bd_ia32_Sub(dbg, block, noreg, noreg, nomem, (ir_node*) irn, get_irn_n(irn, i ^ 1));
 617                                 inverse->costs   += 2;
 618                         }
 619 #endif
 620                         break;
 621                 case iro_ia32_Sub:
 622 #if 0
 623                         if (get_ia32_immop_type(irn) != ia32_ImmNone) {
 624                                 /* we have a sub with a const/symconst here */
 625                                 /* invers == add with this const */
 626                                 inverse->nodes[0] = new_bd_ia32_Add(dbg, block, noreg, noreg, nomem, get_irn_n(irn, i), noreg);
 627                                 inverse->costs   += (get_ia32_immop_type(irn) == ia32_ImmSymConst) ? 5 : 1;
 628                                 copy_ia32_Immop_attr(inverse->nodes[0], (ir_node *)irn);
 629                         }
 630                         else {
 631                                 /* normal sub */
 632                                 if (i == n_ia32_binary_left) {
 633                                         inverse->nodes[0] = new_bd_ia32_Add(dbg, block, noreg, noreg, nomem, (ir_node*) irn, get_irn_n(irn, 3));
 634                                 }
 635                                 else {
 636                                         inverse->nodes[0] = new_bd_ia32_Sub(dbg, block, noreg, noreg, nomem, get_irn_n(irn, n_ia32_binary_left), (ir_node*) irn);
 637                                 }
 638                                 inverse->costs += 1;
 639                         }
 640 #endif
 641                         break;
 642                 case iro_ia32_Xor:
 643 #if 0
 644                         if (get_ia32_immop_type(irn) != ia32_ImmNone) {
 645                                 /* xor with const: inverse = xor */
 646                                 inverse->nodes[0] = new_bd_ia32_Xor(dbg, block, noreg, noreg, nomem, get_irn_n(irn, i), noreg);
 647                                 inverse->costs   += (get_ia32_immop_type(irn) == ia32_ImmSymConst) ? 5 : 1;
 648                                 copy_ia32_Immop_attr(inverse->nodes[0], (ir_node *)irn);
 649                         }
 650                         else {
 651                                 /* normal xor */
 652                                 inverse->nodes[0] = new_bd_ia32_Xor(dbg, block, noreg, noreg, nomem, (ir_node *) irn, get_irn_n(irn, i));
 653                                 inverse->costs   += 1;
 654                         }
 655 #endif
 656                         break;
 657                 case iro_ia32_Not: {
 658                         inverse->nodes[0] = new_bd_ia32_Not(dbg, block, (ir_node*) irn);
 659                         inverse->costs   += 1;
 660                         break;
 661                 }
 662                 case iro_ia32_Neg: {
 663                         inverse->nodes[0] = new_bd_ia32_Neg(dbg, block, (ir_node*) irn);
 664                         inverse->costs   += 1;
 665                         break;
 666                 }
 667                 default:
 668                         /* inverse operation not supported */
 669                         return NULL;
 670         }
 671
 672         return inverse;
 673 }
 674
 675 static ir_mode *get_spill_mode_mode(const ir_mode *mode)
 676 {
 677         if(mode_is_float(mode))
 678                 return mode_D;
 679
 680         return mode_Iu;
 681 }
 682
 683 /**
 684  * Get the mode that should be used for spilling value node
 685  */
 686 static ir_mode *get_spill_mode(const ir_node *node)
 687 {
 688         ir_mode *mode = get_irn_mode(node);
 689         return get_spill_mode_mode(mode);
 690 }
 691
 692 /**
 693  * Checks whether an addressmode reload for a node with mode mode is compatible
 694  * with a spillslot of mode spill_mode
 695  */
 696 static int ia32_is_spillmode_compatible(const ir_mode *mode, const ir_mode *spillmode)
 697 {
 698         return !mode_is_float(mode) || mode == spillmode;
 699 }
 700
 701 /**
 702  * Check if irn can load its operand at position i from memory (source addressmode).
 703  * @param irn    The irn to be checked
 704  * @param i      The operands position
 705  * @return Non-Zero if operand can be loaded
 706  */
 707 static int ia32_possible_memory_operand(const ir_node *irn, unsigned int i)
 708 {
 709         ir_node       *op        = get_irn_n(irn, i);
 710         const ir_mode *mode      = get_irn_mode(op);
 711         const ir_mode *spillmode = get_spill_mode(op);
 712
 713         if (!is_ia32_irn(irn)                              ||  /* must be an ia32 irn */
 714             get_ia32_op_type(irn) != ia32_Normal           ||  /* must not already be a addressmode irn */
 715             !ia32_is_spillmode_compatible(mode, spillmode) ||
 716             is_ia32_use_frame(irn))                            /* must not already use frame */
 717                 return 0;
 718
 719         switch (get_ia32_am_support(irn)) {
 720                 case ia32_am_none:
 721                         return 0;
 722
 723                 case ia32_am_unary:
 724                         if (i != n_ia32_unary_op)
 725                                 return 0;
 726                         break;
 727
 728                 case ia32_am_binary:
 729                         switch (i) {
 730                                 case n_ia32_binary_left: {
 731                                         const arch_register_req_t *req;
 732                                         if (!is_ia32_commutative(irn))
 733                                                 return 0;
 734
 735                                         /* we can't swap left/right for limited registers
 736                                          * (As this (currently) breaks constraint handling copies)
 737                                          */
 738                                         req = get_ia32_in_req(irn, n_ia32_binary_left);
 739                                         if (req->type & arch_register_req_type_limited)
 740                                                 return 0;
 741                                         break;
 742                                 }
 743
 744                                 case n_ia32_binary_right:
 745                                         break;
 746
 747                                 default:
 748                                         return 0;
 749                         }
 750                         break;
 751
 752                 default:
 753                         panic("Unknown AM type");
 754         }
 755
 756         /* HACK: must not already use "real" memory.
 757          * This can happen for Call and Div */
 758         if (!is_NoMem(get_irn_n(irn, n_ia32_mem)))
 759                 return 0;
 760
 761         return 1;
 762 }
 763
 764 static void ia32_perform_memory_operand(ir_node *irn, ir_node *spill,
 765                                         unsigned int i)
 766 {
 767         ir_mode *load_mode;
 768         ir_mode *dest_op_mode;
 769
 770         assert(ia32_possible_memory_operand(irn, i) && "Cannot perform memory operand change");
 771
 772         set_ia32_op_type(irn, ia32_AddrModeS);
 773
 774         load_mode    = get_irn_mode(get_irn_n(irn, i));
 775         dest_op_mode = get_ia32_ls_mode(irn);
 776         if (get_mode_size_bits(load_mode) <= get_mode_size_bits(dest_op_mode)) {
 777                 set_ia32_ls_mode(irn, load_mode);
 778         }
 779         set_ia32_use_frame(irn);
 780         set_ia32_need_stackent(irn);
 781
 782         if (i == n_ia32_binary_left                    &&
 783             get_ia32_am_support(irn) == ia32_am_binary &&
 784             /* immediates are only allowed on the right side */
 785             !is_ia32_Immediate(get_irn_n(irn, n_ia32_binary_right))) {
 786                 ia32_swap_left_right(irn);
 787                 i = n_ia32_binary_right;
 788         }
 789
 790         assert(is_NoMem(get_irn_n(irn, n_ia32_mem)));
 791
 792         set_irn_n(irn, n_ia32_base, get_irg_frame(get_irn_irg(irn)));
 793         set_irn_n(irn, n_ia32_mem,  spill);
 794         set_irn_n(irn, i,           ia32_get_admissible_noreg(ia32_current_cg, irn, i));
 795         set_ia32_is_reload(irn);
 796 }
 797
 798 static const be_abi_callbacks_t ia32_abi_callbacks = {
 799         ia32_abi_init,
 800         ia32_abi_done,
 801         ia32_abi_get_between_type,
 802         ia32_abi_prologue,
 803         ia32_abi_epilogue
 804 };
 805
 806 /* register allocator interface */
 807 static const arch_irn_ops_t ia32_irn_ops = {
 808         get_ia32_in_req,
 809         ia32_classify,
 810         ia32_get_frame_entity,
 811         ia32_set_frame_entity,
 812         ia32_set_frame_offset,
 813         ia32_get_sp_bias,
 814         ia32_get_inverse,
 815         ia32_get_op_estimated_cost,
 816         ia32_possible_memory_operand,
 817         ia32_perform_memory_operand,
 818 };
 819
 820 /* special register allocator interface for SwitchJmp
 821    as it possibly has a WIDE range of Proj numbers.
 822    We don't want to allocate output for register constraints for
 823    all these. */
 824 static const arch_irn_ops_t ia32_SwitchJmp_irn_ops = {
 825         /* Note: we also use SwitchJmp_out_req for the inputs too:
 826            This is because the bearch API has a conceptual problem at the moment.
 827            Querying for negative proj numbers which can happen for switchs
 828            isn't possible and will result in inputs getting queried */
 829         get_ia32_SwitchJmp_out_req,
 830         ia32_classify,
 831         ia32_get_frame_entity,
 832         ia32_set_frame_entity,
 833         ia32_set_frame_offset,
 834         ia32_get_sp_bias,
 835         ia32_get_inverse,
 836         ia32_get_op_estimated_cost,
 837         ia32_possible_memory_operand,
 838         ia32_perform_memory_operand,
 839 };
 840
 841 /**************************************************
 842  *                _                         _  __
 843  *               | |                       (_)/ _|
 844  *   ___ ___   __| | ___  __ _  ___ _ __    _| |_
 845  *  / __/ _ \ / _` |/ _ \/ _` |/ _ \ '_ \  | |  _|
 846  * | (_| (_) | (_| |  __/ (_| |  __/ | | | | | |
 847  *  \___\___/ \__,_|\___|\__, |\___|_| |_| |_|_|
 848  *                        __/ |
 849  *                       |___/
 850  **************************************************/
 851
 852 static ir_entity *mcount = NULL;
 853
 854 #define ID(s) new_id_from_chars(s, sizeof(s) - 1)
 855
 856 static void ia32_before_abi(void *self)
 857 {
 858         lower_mode_b_config_t lower_mode_b_config = {
 859                 mode_Iu,  /* lowered mode */
 860                 mode_Bu,  /* preferred mode for set */
 861                 0,        /* don't lower direct compares */
 862         };
 863         ia32_code_gen_t *cg = self;
 864
 865         ir_lower_mode_b(cg->irg, &lower_mode_b_config);
 866         if (cg->dump)
 867                 be_dump(cg->irg, "-lower_modeb", dump_ir_block_graph_sched);
 868
 869         if (cg->gprof) {
 870                 if (mcount == NULL) {
 871                         ir_type *tp = new_type_method(0, 0);
 872                         mcount = new_entity(get_glob_type(), ID("mcount"), tp);
 873                         /* FIXME: enter the right ld_ident here */
 874                         set_entity_ld_ident(mcount, get_entity_ident(mcount));
 875                         set_entity_linkage(mcount, IR_LINKAGE_EXTERN);
 876                 }
 877                 instrument_initcall(cg->irg, mcount);
 878         }
 879 }
 880
 881 /**
 882  * Transforms the standard firm graph into
 883  * an ia32 firm graph
 884  */
 885 static void ia32_prepare_graph(void *self)
 886 {
 887         ia32_code_gen_t *cg = self;
 888
 889         switch (be_transformer) {
 890         case TRANSFORMER_DEFAULT:
 891                 /* transform remaining nodes into assembler instructions */
 892                 ia32_transform_graph(cg);
 893                 break;
 894
 895 #ifdef FIRM_GRGEN_BE
 896         case TRANSFORMER_PBQP:
 897         case TRANSFORMER_RAND:
 898                 /* transform nodes into assembler instructions by PBQP magic */
 899                 ia32_transform_graph_by_pbqp(cg);
 900                 break;
 901 #endif
 902
 903         default:
 904                 panic("invalid transformer");
 905         }
 906
 907         /* do local optimizations (mainly CSE) */
 908         optimize_graph_df(cg->irg);
 909
 910         if (cg->dump)
 911                 be_dump(cg->irg, "-transformed", dump_ir_block_graph_sched);
 912
 913         /* optimize address mode */
 914         ia32_optimize_graph(cg);
 915
 916         /* do code placement, to optimize the position of constants */
 917         place_code(cg->irg);
 918
 919         if (cg->dump)
 920                 be_dump(cg->irg, "-place", dump_ir_block_graph_sched);
 921 }
 922
 923 ir_node *turn_back_am(ir_node *node)
 924 {
 925         dbg_info *dbgi  = get_irn_dbg_info(node);
 926         ir_node  *block = get_nodes_block(node);
 927         ir_node  *base  = get_irn_n(node, n_ia32_base);
 928         ir_node  *index = get_irn_n(node, n_ia32_index);
 929         ir_node  *mem   = get_irn_n(node, n_ia32_mem);
 930         ir_node  *noreg;
 931
 932         ir_node  *load     = new_bd_ia32_Load(dbgi, block, base, index, mem);
 933         ir_node  *load_res = new_rd_Proj(dbgi, block, load, mode_Iu, pn_ia32_Load_res);
 934
 935         ia32_copy_am_attrs(load, node);
 936         if (is_ia32_is_reload(node))
 937                 set_ia32_is_reload(load);
 938         set_irn_n(node, n_ia32_mem, new_NoMem());
 939
 940         switch (get_ia32_am_support(node)) {
 941                 case ia32_am_unary:
 942                         set_irn_n(node, n_ia32_unary_op, load_res);
 943                         break;
 944
 945                 case ia32_am_binary:
 946                         if (is_ia32_Immediate(get_irn_n(node, n_ia32_binary_right))) {
 947                                 set_irn_n(node, n_ia32_binary_left, load_res);
 948                         } else {
 949                                 set_irn_n(node, n_ia32_binary_right, load_res);
 950                         }
 951                         break;
 952
 953                 default:
 954                         panic("Unknown AM type");
 955         }
 956         noreg = ia32_new_NoReg_gp(ia32_current_cg);
 957         set_irn_n(node, n_ia32_base,  noreg);
 958         set_irn_n(node, n_ia32_index, noreg);
 959         set_ia32_am_offs_int(node, 0);
 960         set_ia32_am_sc(node, NULL);
 961         set_ia32_am_scale(node, 0);
 962         clear_ia32_am_sc_sign(node);
 963
 964         /* rewire mem-proj */
 965         if (get_irn_mode(node) == mode_T) {
 966                 const ir_edge_t *edge;
 967                 foreach_out_edge(node, edge) {
 968                         ir_node *out = get_edge_src_irn(edge);
 969                         if (get_irn_mode(out) == mode_M) {
 970                                 set_Proj_pred(out, load);
 971                                 set_Proj_proj(out, pn_ia32_Load_M);
 972                                 break;
 973                         }
 974                 }
 975         }
 976
 977         set_ia32_op_type(node, ia32_Normal);
 978         if (sched_is_scheduled(node))
 979                 sched_add_before(node, load);
 980
 981         return load_res;
 982 }
 983
 984 static ir_node *flags_remat(ir_node *node, ir_node *after)
 985 {
 986         /* we should turn back source address mode when rematerializing nodes */
 987         ia32_op_type_t type;
 988         ir_node        *block;
 989         ir_node        *copy;
 990
 991         if (is_Block(after)) {
 992                 block = after;
 993         } else {
 994                 block = get_nodes_block(after);
 995         }
 996
 997         type = get_ia32_op_type(node);
 998         switch (type) {
 999                 case ia32_AddrModeS:
1000                         turn_back_am(node);
1001                         break;
1002
1003                 case ia32_AddrModeD:
1004                         /* TODO implement this later... */
1005                         panic("found DestAM with flag user %+F this should not happen", node);
1006                         break;
1007
1008                 default: assert(type == ia32_Normal); break;
1009         }
1010
1011         copy = exact_copy(node);
1012         set_nodes_block(copy, block);
1013         sched_add_after(after, copy);
1014
1015         return copy;
1016 }
1017
1018 /**
1019  * Called before the register allocator.
1020  */
1021 static void ia32_before_ra(void *self)
1022 {
1023         ia32_code_gen_t *cg = self;
1024
1025         /* setup fpu rounding modes */
1026         ia32_setup_fpu_mode(cg);
1027
1028         /* fixup flags */
1029         be_sched_fix_flags(cg->birg, &ia32_reg_classes[CLASS_ia32_flags],
1030                            &flags_remat);
1031
1032         ia32_add_missing_keeps(cg);
1033 }
1034
1035
1036 /**
1037  * Transforms a be_Reload into a ia32 Load.
1038  */
1039 static void transform_to_Load(ia32_code_gen_t *cg, ir_node *node)
1040 {
1041         ir_graph *irg        = get_irn_irg(node);
1042         dbg_info *dbg        = get_irn_dbg_info(node);
1043         ir_node *block       = get_nodes_block(node);
1044         ir_entity *ent       = be_get_frame_entity(node);
1045         ir_mode *mode        = get_irn_mode(node);
1046         ir_mode *spillmode   = get_spill_mode(node);
1047         ir_node *noreg       = ia32_new_NoReg_gp(cg);
1048         ir_node *sched_point = NULL;
1049         ir_node *ptr         = get_irg_frame(irg);
1050         ir_node *mem         = get_irn_n(node, be_pos_Reload_mem);
1051         ir_node *new_op, *proj;
1052         const arch_register_t *reg;
1053
1054         if (sched_is_scheduled(node)) {
1055                 sched_point = sched_prev(node);
1056         }
1057
1058         if (mode_is_float(spillmode)) {
1059                 if (ia32_cg_config.use_sse2)
1060                         new_op = new_bd_ia32_xLoad(dbg, block, ptr, noreg, mem, spillmode);
1061                 else
1062                         new_op = new_bd_ia32_vfld(dbg, block, ptr, noreg, mem, spillmode);
1063         }
1064         else if (get_mode_size_bits(spillmode) == 128) {
1065                 /* Reload 128 bit SSE registers */
1066                 new_op = new_bd_ia32_xxLoad(dbg, block, ptr, noreg, mem);
1067         }
1068         else
1069                 new_op = new_bd_ia32_Load(dbg, block, ptr, noreg, mem);
1070
1071         set_ia32_op_type(new_op, ia32_AddrModeS);
1072         set_ia32_ls_mode(new_op, spillmode);
1073         set_ia32_frame_ent(new_op, ent);
1074         set_ia32_use_frame(new_op);
1075         set_ia32_is_reload(new_op);
1076
1077         DBG_OPT_RELOAD2LD(node, new_op);
1078
1079         proj = new_rd_Proj(dbg, block, new_op, mode, pn_ia32_Load_res);
1080
1081         if (sched_point) {
1082                 sched_add_after(sched_point, new_op);
1083                 sched_remove(node);
1084         }
1085
1086         /* copy the register from the old node to the new Load */
1087         reg = arch_get_irn_register(node);
1088         arch_set_irn_register(proj, reg);
1089
1090         SET_IA32_ORIG_NODE(new_op, node);
1091
1092         exchange(node, proj);
1093 }
1094
1095 /**
1096  * Transforms a be_Spill node into a ia32 Store.
1097  */
1098 static void transform_to_Store(ia32_code_gen_t *cg, ir_node *node)
1099 {
1100         ir_graph *irg  = get_irn_irg(node);
1101         dbg_info *dbg  = get_irn_dbg_info(node);
1102         ir_node *block = get_nodes_block(node);
1103         ir_entity *ent = be_get_frame_entity(node);
1104         const ir_node *spillval = get_irn_n(node, be_pos_Spill_val);
1105         ir_mode *mode  = get_spill_mode(spillval);
1106         ir_node *noreg = ia32_new_NoReg_gp(cg);
1107         ir_node *nomem = new_NoMem();
1108         ir_node *ptr   = get_irg_frame(irg);
1109         ir_node *val   = get_irn_n(node, be_pos_Spill_val);
1110         ir_node *store;
1111         ir_node *sched_point = NULL;
1112
1113         if (sched_is_scheduled(node)) {
1114                 sched_point = sched_prev(node);
1115         }
1116
1117         /* No need to spill unknown values... */
1118         if(is_ia32_Unknown_GP(val) ||
1119                 is_ia32_Unknown_VFP(val) ||
1120                 is_ia32_Unknown_XMM(val)) {
1121                 store = nomem;
1122                 if(sched_point)
1123                         sched_remove(node);
1124
1125                 exchange(node, store);
1126                 return;
1127         }
1128
1129         if (mode_is_float(mode)) {
1130                 if (ia32_cg_config.use_sse2)
1131                         store = new_bd_ia32_xStore(dbg, block, ptr, noreg, nomem, val);
1132                 else
1133                         store = new_bd_ia32_vfst(dbg, block, ptr, noreg, nomem, val, mode);
1134         } else if (get_mode_size_bits(mode) == 128) {
1135                 /* Spill 128 bit SSE registers */
1136                 store = new_bd_ia32_xxStore(dbg, block, ptr, noreg, nomem, val);
1137         } else if (get_mode_size_bits(mode) == 8) {
1138                 store = new_bd_ia32_Store8Bit(dbg, block, ptr, noreg, nomem, val);
1139         } else {
1140                 store = new_bd_ia32_Store(dbg, block, ptr, noreg, nomem, val);
1141         }
1142
1143         set_ia32_op_type(store, ia32_AddrModeD);
1144         set_ia32_ls_mode(store, mode);
1145         set_ia32_frame_ent(store, ent);
1146         set_ia32_use_frame(store);
1147         set_ia32_is_spill(store);
1148         SET_IA32_ORIG_NODE(store, node);
1149         DBG_OPT_SPILL2ST(node, store);
1150
1151         if (sched_point) {
1152                 sched_add_after(sched_point, store);
1153                 sched_remove(node);
1154         }
1155
1156         exchange(node, store);
1157 }
1158
1159 static ir_node *create_push(ia32_code_gen_t *cg, ir_node *node, ir_node *schedpoint, ir_node *sp, ir_node *mem, ir_entity *ent)
1160 {
1161         dbg_info *dbg = get_irn_dbg_info(node);
1162         ir_node *block = get_nodes_block(node);
1163         ir_node *noreg = ia32_new_NoReg_gp(cg);
1164         ir_graph *irg = get_irn_irg(node);
1165         ir_node *frame = get_irg_frame(irg);
1166
1167         ir_node *push = new_bd_ia32_Push(dbg, block, frame, noreg, mem, noreg, sp);
1168
1169         set_ia32_frame_ent(push, ent);
1170         set_ia32_use_frame(push);
1171         set_ia32_op_type(push, ia32_AddrModeS);
1172         set_ia32_ls_mode(push, mode_Is);
1173         set_ia32_is_spill(push);
1174
1175         sched_add_before(schedpoint, push);
1176         return push;
1177 }
1178
1179 static ir_node *create_pop(ia32_code_gen_t *cg, ir_node *node, ir_node *schedpoint, ir_node *sp, ir_entity *ent)
1180 {
1181         dbg_info *dbg = get_irn_dbg_info(node);
1182         ir_node *block = get_nodes_block(node);
1183         ir_node *noreg = ia32_new_NoReg_gp(cg);
1184         ir_graph *irg  = get_irn_irg(node);
1185         ir_node *frame = get_irg_frame(irg);
1186
1187         ir_node *pop = new_bd_ia32_PopMem(dbg, block, frame, noreg, new_NoMem(), sp);
1188
1189         set_ia32_frame_ent(pop, ent);
1190         set_ia32_use_frame(pop);
1191         set_ia32_op_type(pop, ia32_AddrModeD);
1192         set_ia32_ls_mode(pop, mode_Is);
1193         set_ia32_is_reload(pop);
1194
1195         sched_add_before(schedpoint, pop);
1196
1197         return pop;
1198 }
1199
1200 static ir_node* create_spproj(ir_node *node, ir_node *pred, int pos)
1201 {
1202         dbg_info *dbg = get_irn_dbg_info(node);
1203         ir_node *block = get_nodes_block(node);
1204         ir_mode *spmode = mode_Iu;
1205         const arch_register_t *spreg = &ia32_gp_regs[REG_ESP];
1206         ir_node *sp;
1207
1208         sp = new_rd_Proj(dbg, block, pred, spmode, pos);
1209         arch_set_irn_register(sp, spreg);
1210
1211         return sp;
1212 }
1213
1214 /**
1215  * Transform MemPerm, currently we do this the ugly way and produce
1216  * push/pop into/from memory cascades. This is possible without using
1217  * any registers.
1218  */
1219 static void transform_MemPerm(ia32_code_gen_t *cg, ir_node *node)
1220 {
1221         ir_node         *block = get_nodes_block(node);
1222         ir_node         *sp    = be_abi_get_ignore_irn(cg->birg->abi, &ia32_gp_regs[REG_ESP]);
1223         int              arity = be_get_MemPerm_entity_arity(node);
1224         ir_node        **pops  = ALLOCAN(ir_node*, arity);
1225         ir_node         *in[1];
1226         ir_node         *keep;
1227         int              i;
1228         const ir_edge_t *edge;
1229         const ir_edge_t *next;
1230
1231         /* create Pushs */
1232         for(i = 0; i < arity; ++i) {
1233                 ir_entity *inent = be_get_MemPerm_in_entity(node, i);
1234                 ir_entity *outent = be_get_MemPerm_out_entity(node, i);
1235                 ir_type *enttype = get_entity_type(inent);
1236                 unsigned entsize = get_type_size_bytes(enttype);
1237                 unsigned entsize2 = get_type_size_bytes(get_entity_type(outent));
1238                 ir_node *mem = get_irn_n(node, i + 1);
1239                 ir_node *push;
1240
1241                 /* work around cases where entities have different sizes */
1242                 if(entsize2 < entsize)
1243                         entsize = entsize2;
1244                 assert( (entsize == 4 || entsize == 8) && "spillslot on x86 should be 32 or 64 bit");
1245
1246                 push = create_push(cg, node, node, sp, mem, inent);
1247                 sp = create_spproj(node, push, pn_ia32_Push_stack);
1248                 if(entsize == 8) {
1249                         /* add another push after the first one */
1250                         push = create_push(cg, node, node, sp, mem, inent);
1251                         add_ia32_am_offs_int(push, 4);
1252                         sp = create_spproj(node, push, pn_ia32_Push_stack);
1253                 }
1254
1255                 set_irn_n(node, i, new_Bad());
1256         }
1257
1258         /* create pops */
1259         for(i = arity - 1; i >= 0; --i) {
1260                 ir_entity *inent = be_get_MemPerm_in_entity(node, i);
1261                 ir_entity *outent = be_get_MemPerm_out_entity(node, i);
1262                 ir_type *enttype = get_entity_type(outent);
1263                 unsigned entsize = get_type_size_bytes(enttype);
1264                 unsigned entsize2 = get_type_size_bytes(get_entity_type(inent));
1265                 ir_node *pop;
1266
1267                 /* work around cases where entities have different sizes */
1268                 if(entsize2 < entsize)
1269                         entsize = entsize2;
1270                 assert( (entsize == 4 || entsize == 8) && "spillslot on x86 should be 32 or 64 bit");
1271
1272                 pop = create_pop(cg, node, node, sp, outent);
1273                 sp = create_spproj(node, pop, pn_ia32_Pop_stack);
1274                 if(entsize == 8) {
1275                         add_ia32_am_offs_int(pop, 4);
1276
1277                         /* add another pop after the first one */
1278                         pop = create_pop(cg, node, node, sp, outent);
1279                         sp = create_spproj(node, pop, pn_ia32_Pop_stack);
1280                 }
1281
1282                 pops[i] = pop;
1283         }
1284
1285         in[0] = sp;
1286         keep  = be_new_Keep(block, 1, in);
1287         sched_add_before(node, keep);
1288
1289         /* exchange memprojs */
1290         foreach_out_edge_safe(node, edge, next) {
1291                 ir_node *proj = get_edge_src_irn(edge);
1292                 int p = get_Proj_proj(proj);
1293
1294                 assert(p < arity);
1295
1296                 set_Proj_pred(proj, pops[p]);
1297                 set_Proj_proj(proj, pn_ia32_Pop_M);
1298         }
1299
1300         /* remove memperm */
1301         arity = get_irn_arity(node);
1302         for(i = 0; i < arity; ++i) {
1303                 set_irn_n(node, i, new_Bad());
1304         }
1305         sched_remove(node);
1306 }
1307
1308 /**
1309  * Block-Walker: Calls the transform functions Spill and Reload.
1310  */
1311 static void ia32_after_ra_walker(ir_node *block, void *env)
1312 {
1313         ir_node *node, *prev;
1314         ia32_code_gen_t *cg = env;
1315
1316         /* beware: the schedule is changed here */
1317         for (node = sched_last(block); !sched_is_begin(node); node = prev) {
1318                 prev = sched_prev(node);
1319
1320                 if (be_is_Reload(node)) {
1321                         transform_to_Load(cg, node);
1322                 } else if (be_is_Spill(node)) {
1323                         transform_to_Store(cg, node);
1324                 } else if (be_is_MemPerm(node)) {
1325                         transform_MemPerm(cg, node);
1326                 }
1327         }
1328 }
1329
1330 /**
1331  * Collects nodes that need frame entities assigned.
1332  */
1333 static void ia32_collect_frame_entity_nodes(ir_node *node, void *data)
1334 {
1335         be_fec_env_t  *env = data;
1336         const ir_mode *mode;
1337         int            align;
1338
1339         if (be_is_Reload(node) && be_get_frame_entity(node) == NULL) {
1340                 mode  = get_spill_mode_mode(get_irn_mode(node));
1341                 align = get_mode_size_bytes(mode);
1342         } else if (is_ia32_irn(node)         &&
1343                         get_ia32_frame_ent(node) == NULL &&
1344                         is_ia32_use_frame(node)) {
1345                 if (is_ia32_need_stackent(node))
1346                         goto need_stackent;
1347
1348                 switch (get_ia32_irn_opcode(node)) {
1349 need_stackent:
1350                         case iro_ia32_Load: {
1351                                 const ia32_attr_t *attr = get_ia32_attr_const(node);
1352
1353                                 if (attr->data.need_32bit_stackent) {
1354                                         mode = mode_Is;
1355                                 } else if (attr->data.need_64bit_stackent) {
1356                                         mode = mode_Ls;
1357                                 } else {
1358                                         mode = get_ia32_ls_mode(node);
1359                                         if (is_ia32_is_reload(node))
1360                                                 mode = get_spill_mode_mode(mode);
1361                                 }
1362                                 align = get_mode_size_bytes(mode);
1363                                 break;
1364                         }
1365
1366                         case iro_ia32_vfild:
1367                         case iro_ia32_vfld:
1368                         case iro_ia32_xLoad: {
1369                                 mode  = get_ia32_ls_mode(node);
1370                                 align = 4;
1371                                 break;
1372                         }
1373
1374                         case iro_ia32_FldCW: {
1375                                 /* although 2 byte would be enough 4 byte performs best */
1376                                 mode  = mode_Iu;
1377                                 align = 4;
1378                                 break;
1379                         }
1380
1381                         default:
1382 #ifndef NDEBUG
1383                                 panic("unexpected frame user while collection frame entity nodes");
1384
1385                         case iro_ia32_FnstCW:
1386                         case iro_ia32_Store8Bit:
1387                         case iro_ia32_Store:
1388                         case iro_ia32_fst:
1389                         case iro_ia32_fstp:
1390                         case iro_ia32_vfist:
1391                         case iro_ia32_vfisttp:
1392                         case iro_ia32_vfst:
1393                         case iro_ia32_xStore:
1394                         case iro_ia32_xStoreSimple:
1395 #endif
1396                                 return;
1397                 }
1398         } else {
1399                 return;
1400         }
1401         be_node_needs_frame_entity(env, node, mode, align);
1402 }
1403
1404 /**
1405  * We transform Spill and Reload here. This needs to be done before
1406  * stack biasing otherwise we would miss the corrected offset for these nodes.
1407  */
1408 static void ia32_after_ra(void *self)
1409 {
1410         ia32_code_gen_t *cg = self;
1411         ir_graph *irg = cg->irg;
1412         be_fec_env_t *fec_env = be_new_frame_entity_coalescer(cg->birg);
1413
1414         /* create and coalesce frame entities */
1415         irg_walk_graph(irg, NULL, ia32_collect_frame_entity_nodes, fec_env);
1416         be_assign_entities(fec_env);
1417         be_free_frame_entity_coalescer(fec_env);
1418
1419         irg_block_walk_graph(irg, NULL, ia32_after_ra_walker, cg);
1420 }
1421
1422 /**
1423  * Last touchups for the graph before emit: x87 simulation to replace the
1424  * virtual with real x87 instructions, creating a block schedule and peephole
1425  * optimisations.
1426  */
1427 static void ia32_finish(void *self)
1428 {
1429         ia32_code_gen_t *cg = self;
1430         ir_graph        *irg = cg->irg;
1431
1432         ia32_finish_irg(irg, cg);
1433
1434         /* we might have to rewrite x87 virtual registers */
1435         if (cg->do_x87_sim) {
1436                 x87_simulate_graph(cg->birg);
1437         }
1438
1439         /* do peephole optimisations */
1440         ia32_peephole_optimization(cg);
1441
1442         /* create block schedule, this also removes empty blocks which might
1443          * produce critical edges */
1444         cg->blk_sched = be_create_block_schedule(irg, cg->birg->exec_freq);
1445 }
1446
1447 /**
1448  * Emits the code, closes the output file and frees
1449  * the code generator interface.
1450  */
1451 static void ia32_codegen(void *self)
1452 {
1453         ia32_code_gen_t *cg = self;
1454         ir_graph        *irg = cg->irg;
1455
1456         if (ia32_cg_config.emit_machcode) {
1457                 ia32_gen_binary_routine(cg, irg);
1458         } else {
1459                 ia32_gen_routine(cg, irg);
1460         }
1461
1462         /* remove it from the isa */
1463         cg->isa->cg = NULL;
1464
1465         assert(ia32_current_cg == cg);
1466         ia32_current_cg = NULL;
1467
1468         /* de-allocate code generator */
1469         free(cg);
1470 }
1471
1472 /**
1473  * Returns the node representing the PIC base.
1474  */
1475 static ir_node *ia32_get_pic_base(void *self)
1476 {
1477         ir_node         *block;
1478         ia32_code_gen_t *cg      = self;
1479         ir_node         *get_eip = cg->get_eip;
1480         if (get_eip != NULL)
1481                 return get_eip;
1482
1483         block       = get_irg_start_block(cg->irg);
1484         get_eip     = new_bd_ia32_GetEIP(NULL, block);
1485         cg->get_eip = get_eip;
1486
1487         be_dep_on_frame(get_eip);
1488         return get_eip;
1489 }
1490
1491 static void *ia32_cg_init(be_irg_t *birg);
1492
1493 static const arch_code_generator_if_t ia32_code_gen_if = {
1494         ia32_cg_init,
1495         ia32_get_pic_base,   /* return node used as base in pic code addresses */
1496         ia32_before_abi,     /* before abi introduce hook */
1497         ia32_prepare_graph,
1498         NULL,                /* spill */
1499         ia32_before_ra,      /* before register allocation hook */
1500         ia32_after_ra,       /* after register allocation hook */
1501         ia32_finish,         /* called before codegen */
1502         ia32_codegen         /* emit && done */
1503 };
1504
1505 /**
1506  * Initializes a IA32 code generator.
1507  */
1508 static void *ia32_cg_init(be_irg_t *birg)
1509 {
1510         ia32_isa_t      *isa = (ia32_isa_t *)birg->main_env->arch_env;
1511         ia32_code_gen_t *cg  = XMALLOCZ(ia32_code_gen_t);
1512
1513         cg->impl      = &ia32_code_gen_if;
1514         cg->irg       = birg->irg;
1515         cg->isa       = isa;
1516         cg->birg      = birg;
1517         cg->blk_sched = NULL;
1518         cg->dump      = (birg->main_env->options->dump_flags & DUMP_BE) ? 1 : 0;
1519         cg->gprof     = (birg->main_env->options->gprof) ? 1 : 0;
1520
1521         if (cg->gprof) {
1522                 /* Linux gprof implementation needs base pointer */
1523                 birg->main_env->options->omit_fp = 0;
1524         }
1525
1526         /* enter it */
1527         isa->cg = cg;
1528
1529 #ifndef NDEBUG
1530         if (isa->name_obst) {
1531                 obstack_free(isa->name_obst, NULL);
1532                 obstack_init(isa->name_obst);
1533         }
1534 #endif /* NDEBUG */
1535
1536         assert(ia32_current_cg == NULL);
1537         ia32_current_cg = cg;
1538
1539         return (arch_code_generator_t *)cg;
1540 }
1541
1542
1543
1544 /*****************************************************************
1545  *  ____             _                  _   _____  _____
1546  * |  _ \           | |                | | |_   _|/ ____|  /\
1547  * | |_) | __ _  ___| | _____ _ __   __| |   | | | (___   /  \
1548  * |  _ < / _` |/ __| |/ / _ \ '_ \ / _` |   | |  \___ \ / /\ \
1549  * | |_) | (_| | (__|   <  __/ | | | (_| |  _| |_ ____) / ____ \
1550  * |____/ \__,_|\___|_|\_\___|_| |_|\__,_| |_____|_____/_/    \_\
1551  *
1552  *****************************************************************/
1553
1554 /**
1555  * Set output modes for GCC
1556  */
1557 static const tarval_mode_info mo_integer = {
1558         TVO_HEX,
1559         "0x",
1560         NULL,
1561 };
1562
1563 /*
1564  * set the tarval output mode of all integer modes to decimal
1565  */
1566 static void set_tarval_output_modes(void)
1567 {
1568         int i;
1569
1570         for (i = get_irp_n_modes() - 1; i >= 0; --i) {
1571                 ir_mode *mode = get_irp_mode(i);
1572
1573                 if (mode_is_int(mode))
1574                         set_tarval_mode_output_option(mode, &mo_integer);
1575         }
1576 }
1577
1578 const arch_isa_if_t ia32_isa_if;
1579
1580 /**
1581  * The template that generates a new ISA object.
1582  * Note that this template can be changed by command line
1583  * arguments.
1584  */
1585 static ia32_isa_t ia32_isa_template = {
1586         {
1587                 &ia32_isa_if,            /* isa interface implementation */
1588                 &ia32_gp_regs[REG_ESP],  /* stack pointer register */
1589                 &ia32_gp_regs[REG_EBP],  /* base pointer register */
1590                 &ia32_reg_classes[CLASS_ia32_gp],  /* static link pointer register class */
1591                 -1,                      /* stack direction */
1592                 2,                       /* power of two stack alignment, 2^2 == 4 */
1593                 NULL,                    /* main environment */
1594                 7,                       /* costs for a spill instruction */
1595                 5,                       /* costs for a reload instruction */
1596         },
1597         NULL,                    /* 16bit register names */
1598         NULL,                    /* 8bit register names */
1599         NULL,                    /* 8bit register names high */
1600         NULL,                    /* types */
1601         NULL,                    /* tv_ents */
1602         NULL,                    /* current code generator */
1603         NULL,                    /* abstract machine */
1604 #ifndef NDEBUG
1605         NULL,                    /* name obstack */
1606 #endif
1607 };
1608
1609 static void init_asm_constraints(void)
1610 {
1611         be_init_default_asm_constraint_flags();
1612
1613         asm_constraint_flags['a'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1614         asm_constraint_flags['b'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1615         asm_constraint_flags['c'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1616         asm_constraint_flags['d'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1617         asm_constraint_flags['D'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1618         asm_constraint_flags['S'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1619         asm_constraint_flags['Q'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1620         asm_constraint_flags['q'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1621         asm_constraint_flags['A'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1622         asm_constraint_flags['l'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1623         asm_constraint_flags['R'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1624         asm_constraint_flags['r'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1625         asm_constraint_flags['p'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1626         asm_constraint_flags['f'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1627         asm_constraint_flags['t'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1628         asm_constraint_flags['u'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1629         asm_constraint_flags['Y'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1630         asm_constraint_flags['X'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1631         asm_constraint_flags['n'] = ASM_CONSTRAINT_FLAG_SUPPORTS_IMMEDIATE;
1632         asm_constraint_flags['g'] = ASM_CONSTRAINT_FLAG_SUPPORTS_IMMEDIATE;
1633
1634         /* no support for autodecrement/autoincrement */
1635         asm_constraint_flags['<'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1636         asm_constraint_flags['>'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1637         /* no float consts */
1638         asm_constraint_flags['E'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1639         asm_constraint_flags['F'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1640         /* makes no sense on x86 */
1641         asm_constraint_flags['s'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1642         /* no support for sse consts yet */
1643         asm_constraint_flags['C'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1644         /* no support for x87 consts yet */
1645         asm_constraint_flags['G'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1646         /* no support for mmx registers yet */
1647         asm_constraint_flags['y'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1648         /* not available in 32bit mode */
1649         asm_constraint_flags['Z'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1650         asm_constraint_flags['e'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1651
1652         /* no code yet to determine register class needed... */
1653         asm_constraint_flags['X'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1654 }
1655
1656 /**
1657  * Initializes the backend ISA.
1658  */
1659 static arch_env_t *ia32_init(FILE *file_handle)
1660 {
1661         static int inited = 0;
1662         ia32_isa_t *isa;
1663         int        i, n;
1664
1665         if (inited)
1666                 return NULL;
1667         inited = 1;
1668
1669         set_tarval_output_modes();
1670
1671         isa = XMALLOC(ia32_isa_t);
1672         memcpy(isa, &ia32_isa_template, sizeof(*isa));
1673
1674         if(mode_fpcw == NULL) {
1675                 mode_fpcw = new_ir_mode("Fpcw", irms_int_number, 16, 0, irma_none, 0);
1676         }
1677
1678         ia32_register_init();
1679         ia32_create_opcodes(&ia32_irn_ops);
1680         /* special handling for SwitchJmp */
1681         op_ia32_SwitchJmp->ops.be_ops = &ia32_SwitchJmp_irn_ops;
1682
1683         be_emit_init(file_handle);
1684         isa->regs_16bit     = pmap_create();
1685         isa->regs_8bit      = pmap_create();
1686         isa->regs_8bit_high = pmap_create();
1687         isa->types          = pmap_create();
1688         isa->tv_ent         = pmap_create();
1689         isa->cpu            = ia32_init_machine_description();
1690
1691         ia32_build_16bit_reg_map(isa->regs_16bit);
1692         ia32_build_8bit_reg_map(isa->regs_8bit);
1693         ia32_build_8bit_reg_map_high(isa->regs_8bit_high);
1694
1695 #ifndef NDEBUG
1696         isa->name_obst = XMALLOC(struct obstack);
1697         obstack_init(isa->name_obst);
1698 #endif /* NDEBUG */
1699
1700         /* enter the ISA object into the intrinsic environment */
1701         intrinsic_env.isa = isa;
1702
1703         /* emit asm includes */
1704         n = get_irp_n_asms();
1705         for (i = 0; i < n; ++i) {
1706                 be_emit_cstring("#APP\n");
1707                 be_emit_ident(get_irp_asm(i));
1708                 be_emit_cstring("\n#NO_APP\n");
1709         }
1710
1711         /* needed for the debug support */
1712         be_gas_emit_switch_section(GAS_SECTION_TEXT);
1713         be_emit_cstring(".Ltext0:\n");
1714         be_emit_write_line();
1715
1716         /* we mark referenced global entities, so we can only emit those which
1717          * are actually referenced. (Note: you mustn't use the type visited flag
1718          * elsewhere in the backend)
1719          */
1720         inc_master_type_visited();
1721
1722         return &isa->arch_env;
1723 }
1724
1725
1726
1727 /**
1728  * Closes the output file and frees the ISA structure.
1729  */
1730 static void ia32_done(void *self)
1731 {
1732         ia32_isa_t *isa = self;
1733
1734         /* emit now all global declarations */
1735         be_gas_emit_decls(isa->arch_env.main_env);
1736
1737         pmap_destroy(isa->regs_16bit);
1738         pmap_destroy(isa->regs_8bit);
1739         pmap_destroy(isa->regs_8bit_high);
1740         pmap_destroy(isa->tv_ent);
1741         pmap_destroy(isa->types);
1742
1743 #ifndef NDEBUG
1744         obstack_free(isa->name_obst, NULL);
1745 #endif /* NDEBUG */
1746
1747         be_emit_exit();
1748
1749         free(self);
1750 }
1751
1752
1753 /**
1754  * Return the number of register classes for this architecture.
1755  * We report always these:
1756  *  - the general purpose registers
1757  *  - the SSE floating point register set
1758  *  - the virtual floating point registers
1759  *  - the SSE vector register set
1760  */
1761 static unsigned ia32_get_n_reg_class(void)
1762 {
1763         return N_CLASSES;
1764 }
1765
1766 /**
1767  * Return the register class for index i.
1768  */
1769 static const arch_register_class_t *ia32_get_reg_class(unsigned i)
1770 {
1771         assert(i < N_CLASSES);
1772         return &ia32_reg_classes[i];
1773 }
1774
1775 /**
1776  * Get the register class which shall be used to store a value of a given mode.
1777  * @param self The this pointer.
1778  * @param mode The mode in question.
1779  * @return A register class which can hold values of the given mode.
1780  */
1781 const arch_register_class_t *ia32_get_reg_class_for_mode(const ir_mode *mode)
1782 {
1783         if (mode_is_float(mode)) {
1784                 return ia32_cg_config.use_sse2 ? &ia32_reg_classes[CLASS_ia32_xmm] : &ia32_reg_classes[CLASS_ia32_vfp];
1785         }
1786         else
1787                 return &ia32_reg_classes[CLASS_ia32_gp];
1788 }
1789
1790 /**
1791  * Returns the register for parameter nr.
1792  */
1793 static const arch_register_t *ia32_get_RegParam_reg(unsigned cc, unsigned nr,
1794                                                     const ir_mode *mode)
1795 {
1796         static const arch_register_t *gpreg_param_reg_fastcall[] = {
1797                 &ia32_gp_regs[REG_ECX],
1798                 &ia32_gp_regs[REG_EDX],
1799                 NULL
1800         };
1801         static const unsigned MAXNUM_GPREG_ARGS = 3;
1802
1803         static const arch_register_t *gpreg_param_reg_regparam[] = {
1804                 &ia32_gp_regs[REG_EAX],
1805                 &ia32_gp_regs[REG_EDX],
1806                 &ia32_gp_regs[REG_ECX]
1807         };
1808
1809         static const arch_register_t *gpreg_param_reg_this[] = {
1810                 &ia32_gp_regs[REG_ECX],
1811                 NULL,
1812                 NULL
1813         };
1814
1815         static const arch_register_t *fpreg_sse_param_reg_std[] = {
1816                 &ia32_xmm_regs[REG_XMM0],
1817                 &ia32_xmm_regs[REG_XMM1],
1818                 &ia32_xmm_regs[REG_XMM2],
1819                 &ia32_xmm_regs[REG_XMM3],
1820                 &ia32_xmm_regs[REG_XMM4],
1821                 &ia32_xmm_regs[REG_XMM5],
1822                 &ia32_xmm_regs[REG_XMM6],
1823                 &ia32_xmm_regs[REG_XMM7]
1824         };
1825
1826         static const arch_register_t *fpreg_sse_param_reg_this[] = {
1827                 NULL,  /* in case of a "this" pointer, the first parameter must not be a float */
1828         };
1829         static const unsigned MAXNUM_SSE_ARGS = 8;
1830
1831         if ((cc & cc_this_call) && nr == 0)
1832                 return gpreg_param_reg_this[0];
1833
1834         if (! (cc & cc_reg_param))
1835                 return NULL;
1836
1837         if (mode_is_float(mode)) {
1838                 if (!ia32_cg_config.use_sse2 || (cc & cc_fpreg_param) == 0)
1839                         return NULL;
1840                 if (nr >= MAXNUM_SSE_ARGS)
1841                         return NULL;
1842
1843                 if (cc & cc_this_call) {
1844                         return fpreg_sse_param_reg_this[nr];
1845                 }
1846                 return fpreg_sse_param_reg_std[nr];
1847         } else if (mode_is_int(mode) || mode_is_reference(mode)) {
1848                 unsigned num_regparam;
1849
1850                 if (get_mode_size_bits(mode) > 32)
1851                         return NULL;
1852
1853                 if (nr >= MAXNUM_GPREG_ARGS)
1854                         return NULL;
1855
1856                 if (cc & cc_this_call) {
1857                         return gpreg_param_reg_this[nr];
1858                 }
1859                 num_regparam = cc & ~cc_bits;
1860                 if (num_regparam == 0) {
1861                         /* default fastcall */
1862                         return gpreg_param_reg_fastcall[nr];
1863                 }
1864                 if (nr < num_regparam)
1865                         return gpreg_param_reg_regparam[nr];
1866                 return NULL;
1867         }
1868
1869         panic("unknown argument mode");
1870 }
1871
1872 /**
1873  * Get the ABI restrictions for procedure calls.
1874  * @param self        The this pointer.
1875  * @param method_type The type of the method (procedure) in question.
1876  * @param abi         The abi object to be modified
1877  */
1878 static void ia32_get_call_abi(const void *self, ir_type *method_type,
1879                               be_abi_call_t *abi)
1880 {
1881         ir_type  *tp;
1882         ir_mode  *mode;
1883         unsigned  cc;
1884         int       n, i, regnum;
1885         int                 pop_amount = 0;
1886         be_abi_call_flags_t call_flags = be_abi_call_get_flags(abi);
1887
1888         (void) self;
1889
1890         /* set abi flags for calls */
1891         call_flags.bits.left_to_right         = 0;  /* always last arg first on stack */
1892         call_flags.bits.store_args_sequential = 0;
1893         /* call_flags.bits.try_omit_fp                 not changed: can handle both settings */
1894         call_flags.bits.fp_free               = 0;  /* the frame pointer is fixed in IA32 */
1895         call_flags.bits.call_has_imm          = 0;  /* No call immediate, we handle this by ourselves */
1896
1897         /* set parameter passing style */
1898         be_abi_call_set_flags(abi, call_flags, &ia32_abi_callbacks);
1899
1900         cc = get_method_calling_convention(method_type);
1901         if (get_method_variadicity(method_type) == variadicity_variadic) {
1902                 /* pass all parameters of a variadic function on the stack */
1903                 cc = cc_cdecl_set | (cc & cc_this_call);
1904         } else {
1905                 if (get_method_additional_properties(method_type) & mtp_property_private &&
1906                     ia32_cg_config.optimize_cc) {
1907                         /* set the fast calling conventions (allowing up to 3) */
1908                         cc = SET_FASTCALL(cc) | 3;
1909                 }
1910         }
1911
1912         /* we have to pop the shadow parameter ourself for compound calls */
1913         if ( (get_method_calling_convention(method_type) & cc_compound_ret)
1914                         && !(cc & cc_reg_param)) {
1915                 pop_amount += get_mode_size_bytes(mode_P_data);
1916         }
1917
1918         n = get_method_n_params(method_type);
1919         for (i = regnum = 0; i < n; i++) {
1920                 ir_mode               *mode;
1921                 const arch_register_t *reg = NULL;
1922
1923                 tp   = get_method_param_type(method_type, i);
1924                 mode = get_type_mode(tp);
1925                 if (mode != NULL) {
1926                         reg  = ia32_get_RegParam_reg(cc, regnum, mode);
1927                 }
1928                 if (reg != NULL) {
1929                         be_abi_call_param_reg(abi, i, reg);
1930                         ++regnum;
1931                 } else {
1932                         /* Micro optimisation: if the mode is shorter than 4 bytes, load 4 bytes.
1933                          * movl has a shorter opcode than mov[sz][bw]l */
1934                         ir_mode *load_mode = mode;
1935
1936                         if (mode != NULL) {
1937                                 unsigned size = get_mode_size_bytes(mode);
1938
1939                                 if (cc & cc_callee_clear_stk) {
1940                                         pop_amount += (size + 3U) & ~3U;
1941                                 }
1942
1943                                 if (size < 4) load_mode = mode_Iu;
1944                         }
1945
1946                         be_abi_call_param_stack(abi, i, load_mode, 4, 0, 0);
1947                 }
1948         }
1949
1950         be_abi_call_set_pop(abi, pop_amount);
1951
1952         /* set return registers */
1953         n = get_method_n_ress(method_type);
1954
1955         assert(n <= 2 && "more than two results not supported");
1956
1957         /* In case of 64bit returns, we will have two 32bit values */
1958         if (n == 2) {
1959                 tp   = get_method_res_type(method_type, 0);
1960                 mode = get_type_mode(tp);
1961
1962                 assert(!mode_is_float(mode) && "two FP results not supported");
1963
1964                 tp   = get_method_res_type(method_type, 1);
1965                 mode = get_type_mode(tp);
1966
1967                 assert(!mode_is_float(mode) && "mixed INT, FP results not supported");
1968
1969                 be_abi_call_res_reg(abi, 0, &ia32_gp_regs[REG_EAX]);
1970                 be_abi_call_res_reg(abi, 1, &ia32_gp_regs[REG_EDX]);
1971         }
1972         else if (n == 1) {
1973                 const arch_register_t *reg;
1974
1975                 tp   = get_method_res_type(method_type, 0);
1976                 assert(is_atomic_type(tp));
1977                 mode = get_type_mode(tp);
1978
1979                 reg = mode_is_float(mode) ? &ia32_vfp_regs[REG_VF0] : &ia32_gp_regs[REG_EAX];
1980
1981                 be_abi_call_res_reg(abi, 0, reg);
1982         }
1983 }
1984
1985 int ia32_to_appear_in_schedule(void *block_env, const ir_node *irn)
1986 {
1987         (void) block_env;
1988
1989         if(!is_ia32_irn(irn)) {
1990                 return -1;
1991         }
1992
1993         if(is_ia32_NoReg_GP(irn) || is_ia32_NoReg_VFP(irn) || is_ia32_NoReg_XMM(irn)
1994                 || is_ia32_Unknown_GP(irn) || is_ia32_Unknown_XMM(irn)
1995                 || is_ia32_Unknown_VFP(irn) || is_ia32_ChangeCW(irn)
1996                 || is_ia32_Immediate(irn))
1997                 return 0;
1998
1999         return 1;
2000 }
2001
2002 /**
2003  * Initializes the code generator interface.
2004  */
2005 static const arch_code_generator_if_t *ia32_get_code_generator_if(void *self)
2006 {
2007         (void) self;
2008         return &ia32_code_gen_if;
2009 }
2010
2011 /**
2012  * Returns the estimated execution time of an ia32 irn.
2013  */
2014 static sched_timestep_t ia32_sched_exectime(void *env, const ir_node *irn)
2015 {
2016         (void) env;
2017         return is_ia32_irn(irn) ? ia32_get_op_estimated_cost(irn) : 1;
2018 }
2019
2020 list_sched_selector_t ia32_sched_selector;
2021
2022 /**
2023  * Returns the reg_pressure scheduler with to_appear_in_schedule() overloaded
2024  */
2025 static const list_sched_selector_t *ia32_get_list_sched_selector(
2026                 const void *self, list_sched_selector_t *selector)
2027 {
2028         (void) self;
2029         memcpy(&ia32_sched_selector, selector, sizeof(ia32_sched_selector));
2030         ia32_sched_selector.exectime              = ia32_sched_exectime;
2031         ia32_sched_selector.to_appear_in_schedule = ia32_to_appear_in_schedule;
2032         return &ia32_sched_selector;
2033 }
2034
2035 static const ilp_sched_selector_t *ia32_get_ilp_sched_selector(const void *self)
2036 {
2037         (void) self;
2038         return NULL;
2039 }
2040
2041 /**
2042  * Returns the necessary byte alignment for storing a register of given class.
2043  */
2044 static int ia32_get_reg_class_alignment(const arch_register_class_t *cls)
2045 {
2046         ir_mode *mode = arch_register_class_mode(cls);
2047         int bytes     = get_mode_size_bytes(mode);
2048
2049         if (mode_is_float(mode) && bytes > 8)
2050                 return 16;
2051         return bytes;
2052 }
2053
2054 static const be_execution_unit_t ***ia32_get_allowed_execution_units(
2055                 const ir_node *irn)
2056 {
2057         static const be_execution_unit_t *_allowed_units_BRANCH[] = {
2058                 &ia32_execution_units_BRANCH[IA32_EXECUNIT_TP_BRANCH_BRANCH1],
2059                 &ia32_execution_units_BRANCH[IA32_EXECUNIT_TP_BRANCH_BRANCH2],
2060                 NULL,
2061         };
2062         static const be_execution_unit_t *_allowed_units_GP[] = {
2063                 &ia32_execution_units_GP[IA32_EXECUNIT_TP_GP_GP_EAX],
2064                 &ia32_execution_units_GP[IA32_EXECUNIT_TP_GP_GP_EBX],
2065                 &ia32_execution_units_GP[IA32_EXECUNIT_TP_GP_GP_ECX],
2066                 &ia32_execution_units_GP[IA32_EXECUNIT_TP_GP_GP_EDX],
2067                 &ia32_execution_units_GP[IA32_EXECUNIT_TP_GP_GP_ESI],
2068                 &ia32_execution_units_GP[IA32_EXECUNIT_TP_GP_GP_EDI],
2069                 &ia32_execution_units_GP[IA32_EXECUNIT_TP_GP_GP_EBP],
2070                 NULL,
2071         };
2072         static const be_execution_unit_t *_allowed_units_DUMMY[] = {
2073                 &be_machine_execution_units_DUMMY[0],
2074                 NULL,
2075         };
2076         static const be_execution_unit_t **_units_callret[] = {
2077                 _allowed_units_BRANCH,
2078                 NULL
2079         };
2080         static const be_execution_unit_t **_units_other[] = {
2081                 _allowed_units_GP,
2082                 NULL
2083         };
2084         static const be_execution_unit_t **_units_dummy[] = {
2085                 _allowed_units_DUMMY,
2086                 NULL
2087         };
2088         const be_execution_unit_t ***ret;
2089
2090         if (is_ia32_irn(irn)) {
2091                 ret = get_ia32_exec_units(irn);
2092         } else if (is_be_node(irn)) {
2093                 if (be_is_Return(irn)) {
2094                         ret = _units_callret;
2095                 } else if (be_is_Barrier(irn)) {
2096                         ret = _units_dummy;
2097                 } else {
2098                         ret = _units_other;
2099                 }
2100         }
2101         else {
2102                 ret = _units_dummy;
2103         }
2104
2105         return ret;
2106 }
2107
2108 /**
2109  * Return the abstract ia32 machine.
2110  */
2111 static const be_machine_t *ia32_get_machine(const void *self)
2112 {
2113         const ia32_isa_t *isa = self;
2114         return isa->cpu;
2115 }
2116
2117 /**
2118  * Return irp irgs in the desired order.
2119  */
2120 static ir_graph **ia32_get_irg_list(const void *self, ir_graph ***irg_list)
2121 {
2122         (void) self;
2123         (void) irg_list;
2124         return NULL;
2125 }
2126
2127 static void ia32_mark_remat(ir_node *node)
2128 {
2129         if (is_ia32_irn(node)) {
2130                 set_ia32_is_remat(node);
2131         }
2132 }
2133
2134 /**
2135  * Check if Mux(sel, t, f) would represent an Abs (or -Abs).
2136  */
2137 static bool mux_is_abs(ir_node *sel, ir_node *mux_true, ir_node *mux_false)
2138 {
2139         ir_node *cmp_left;
2140         ir_node *cmp_right;
2141         ir_node *cmp;
2142         pn_Cmp  pnc;
2143
2144         if (!is_Proj(sel))
2145                 return false;
2146         cmp = get_Proj_pred(sel);
2147         if (!is_Cmp(cmp))
2148                 return false;
2149
2150         /* must be <, <=, >=, > */
2151         pnc = get_Proj_proj(sel);
2152         switch (pnc) {
2153         case pn_Cmp_Ge:
2154         case pn_Cmp_Gt:
2155         case pn_Cmp_Le:
2156         case pn_Cmp_Lt:
2157         case pn_Cmp_Uge:
2158         case pn_Cmp_Ug:
2159         case pn_Cmp_Ul:
2160         case pn_Cmp_Ule:
2161                 break;
2162         default:
2163                 return false;
2164         }
2165
2166         if (!is_negated_value(mux_true, mux_false))
2167                 return false;
2168
2169         /* must be x cmp 0 */
2170         cmp_right = get_Cmp_right(cmp);
2171         if (!is_Const(cmp_right) || !is_Const_null(cmp_right))
2172                 return 0;
2173
2174         cmp_left = get_Cmp_left(cmp);
2175         if (cmp_left != mux_true && cmp_left != mux_false)
2176                 return false;
2177
2178         return true;
2179 }
2180
2181 /**
2182  * Check if Mux(sel, mux_true, mux_false) would represent a Max or Min operation
2183  */
2184 static bool mux_is_float_min_max(ir_node *sel, ir_node *mux_true,
2185                                  ir_node *mux_false)
2186 {
2187         ir_node *cmp_l;
2188         ir_node *cmp_r;
2189         ir_node *cmp;
2190         pn_Cmp  pnc;
2191
2192         if (!is_Proj(sel))
2193                 return false;
2194         cmp = get_Proj_pred(sel);
2195         if (!is_Cmp(cmp))
2196                 return false;
2197
2198         cmp_l = get_Cmp_left(cmp);
2199         cmp_r = get_Cmp_right(cmp);
2200         if (!mode_is_float(get_irn_mode(cmp_l)))
2201                 return false;
2202
2203         /* check for min/max. They're defined as (C-Semantik):
2204          *  min(a, b) = a < b ? a : b
2205          *  or min(a, b) = a <= b ? a : b
2206          *  max(a, b) = a > b ? a : b
2207          *  or max(a, b) = a >= b ? a : b
2208          * (Note we only handle float min/max here)
2209          */
2210         pnc = get_Proj_proj(sel);
2211         switch (pnc) {
2212         case pn_Cmp_Ge:
2213         case pn_Cmp_Gt:
2214                 /* this is a max */
2215                 if (cmp_l == mux_true && cmp_r == mux_false)
2216                         return true;
2217                 break;
2218         case pn_Cmp_Le:
2219         case pn_Cmp_Lt:
2220                 /* this is a min */
2221                 if (cmp_l == mux_true && cmp_r == mux_false)
2222                         return true;
2223                 break;
2224         case pn_Cmp_Uge:
2225         case pn_Cmp_Ug:
2226                 /* this is a min */
2227                 if (cmp_l == mux_false && cmp_r == mux_true)
2228                         return true;
2229                 break;
2230         case pn_Cmp_Ule:
2231         case pn_Cmp_Ul:
2232                 /* this is a max */
2233                 if (cmp_l == mux_false && cmp_r == mux_true)
2234                         return true;
2235                 break;
2236
2237         default:
2238                 break;
2239         }
2240
2241         return false;
2242 }
2243
2244 static bool mux_is_set(ir_node *sel, ir_node *mux_true, ir_node *mux_false)
2245 {
2246         (void) sel;
2247         ir_mode *mode = get_irn_mode(mux_true);
2248
2249         if (!mode_is_int(mode) && !mode_is_reference(mode)
2250                         && mode != mode_b)
2251                 return false;
2252
2253         if (is_Const(mux_true) && is_Const_one(mux_true)
2254                         && is_Const(mux_false) && is_Const_null(mux_false)) {
2255                 return true;
2256         }
2257         if (is_Const(mux_true) && is_Const_null(mux_true)
2258                         && is_Const(mux_false) && is_Const_one(mux_false)) {
2259                 return true;
2260         }
2261
2262         return false;
2263 }
2264
2265 static bool mux_is_float_const_const(ir_node *sel, ir_node *mux_true,
2266                                      ir_node *mux_false)
2267 {
2268         (void) sel;
2269
2270         if (!mode_is_float(get_irn_mode(mux_true)))
2271                 return false;
2272
2273         return is_Const(mux_true) && is_Const(mux_false);
2274 }
2275
2276 static bool mux_is_doz(ir_node *sel, ir_node *mux_true, ir_node *mux_false)
2277 {
2278         ir_node *cmp;
2279         ir_node *cmp_left;
2280         ir_node *cmp_right;
2281         ir_mode *mode;
2282         long     pn;
2283
2284         if (!is_Proj(sel))
2285                 return false;
2286
2287         cmp = get_Proj_pred(sel);
2288         if (!is_Cmp(cmp))
2289                 return false;
2290
2291         mode = get_irn_mode(mux_true);
2292         if (mode_is_signed(mode) || mode_is_float(mode))
2293                 return false;
2294
2295         pn        = get_Proj_proj(sel);
2296         cmp_left  = get_Cmp_left(cmp);
2297         cmp_right = get_Cmp_right(cmp);
2298         if ((pn & pn_Cmp_Gt) &&
2299                 is_Const(mux_false) && is_Const_null(mux_false) && is_Sub(mux_true) &&
2300                 get_Sub_left(mux_true) == cmp_left &&
2301                 get_Sub_right(mux_true) == cmp_right) {
2302                 /* Mux(a >=u b, a - b, 0) unsigned Doz */
2303                 return true;
2304         }
2305         if ((pn & pn_Cmp_Lt) &&
2306                 is_Const(mux_true) && is_Const_null(mux_true) && is_Sub(mux_false) &&
2307                 get_Sub_left(mux_false) == cmp_left &&
2308                 get_Sub_right(mux_false) == cmp_right) {
2309                 /* Mux(a <=u b, 0, a - b) unsigned Doz */
2310                 return true;
2311         }
2312
2313         return false;
2314 }
2315
2316 static int ia32_is_mux_allowed(ir_node *sel, ir_node *mux_false,
2317                                ir_node *mux_true)
2318 {
2319         ir_mode *mode;
2320
2321         /* we can handle Abs for all modes and compares */
2322         if (mux_is_abs(sel, mux_true, mux_false))
2323                 return true;
2324         /* we can handle Set for all modes and compares */
2325         if (mux_is_set(sel, mux_true, mux_false))
2326                 return true;
2327         /* SSE has own min/max operations */
2328         if (ia32_cg_config.use_sse2
2329                         && mux_is_float_min_max(sel, mux_true, mux_false))
2330                 return true;
2331         /* we can handle Mux(?, Const[f], Const[f]) */
2332         if (mux_is_float_const_const(sel, mux_true, mux_false)) {
2333 #ifdef FIRM_GRGEN_BE
2334                 /* well, some code selectors can't handle it */
2335                 if (be_transformer != TRANSFORMER_PBQP
2336                                 || be_transformer != TRANSFORMER_RAND)
2337                         return true;
2338 #else
2339                 return true;
2340 #endif
2341         }
2342
2343         /* no support for 64bit inputs to cmov */
2344         mode = get_irn_mode(mux_true);
2345         if (get_mode_size_bits(mode) > 32)
2346                 return false;
2347
2348         if (mux_is_doz(sel, mux_true, mux_false))
2349                 return true;
2350
2351         /* Check Cmp before the node */
2352         if (is_Proj(sel)) {
2353                 ir_node *cmp = get_Proj_pred(sel);
2354                 if (is_Cmp(cmp)) {
2355                         ir_mode *cmp_mode = get_irn_mode(get_Cmp_left(cmp));
2356
2357                         /* we can't handle 64bit compares */
2358                         if (get_mode_size_bits(cmp_mode) > 32)
2359                                 return false;
2360
2361                         /* we can't handle float compares */
2362                         if (mode_is_float(cmp_mode))
2363                                 return false;
2364                 }
2365         }
2366
2367         /* did we disable cmov generation? */
2368         if (!ia32_cg_config.use_cmov)
2369                 return false;
2370
2371         /* we can use a cmov */
2372         return true;
2373 }
2374
2375 static asm_constraint_flags_t ia32_parse_asm_constraint(const char **c)
2376 {
2377         (void) c;
2378
2379         /* we already added all our simple flags to the flags modifier list in
2380          * init, so this flag we don't know. */
2381         return ASM_CONSTRAINT_FLAG_INVALID;
2382 }
2383
2384 static int ia32_is_valid_clobber(const char *clobber)
2385 {
2386         return ia32_get_clobber_register(clobber) != NULL;
2387 }
2388
2389 /**
2390  * Create the trampoline code.
2391  */
2392 static ir_node *ia32_create_trampoline_fkt(ir_node *block, ir_node *mem, ir_node *trampoline, ir_node *env, ir_node *callee)
2393 {
2394         ir_node  *st, *p = trampoline;
2395         ir_mode *mode    = get_irn_mode(p);
2396
2397         /* mov  ecx,<env> */
2398         st  = new_r_Store(block, mem, p, new_Const_long(mode_Bu, 0xb9), 0);
2399         mem = new_r_Proj(block, st, mode_M, pn_Store_M);
2400         p   = new_r_Add(block, p, new_Const_long(mode_Iu, 1), mode);
2401         st  = new_r_Store(block, mem, p, env, 0);
2402         mem = new_r_Proj(block, st, mode_M, pn_Store_M);
2403         p   = new_r_Add(block, p, new_Const_long(mode_Iu, 4), mode);
2404         /* jmp  <callee> */
2405         st  = new_r_Store(block, mem, p, new_Const_long(mode_Bu, 0xe9), 0);
2406         mem = new_r_Proj(block, st, mode_M, pn_Store_M);
2407         p   = new_r_Add(block, p, new_Const_long(mode_Iu, 1), mode);
2408         st  = new_r_Store(block, mem, p, callee, 0);
2409         mem = new_r_Proj(block, st, mode_M, pn_Store_M);
2410         p   = new_r_Add(block, p, new_Const_long(mode_Iu, 4), mode);
2411
2412         return mem;
2413 }
2414
2415 /**
2416  * Returns the libFirm configuration parameter for this backend.
2417  */
2418 static const backend_params *ia32_get_libfirm_params(void)
2419 {
2420         static const ir_settings_if_conv_t ifconv = {
2421                 4,                    /* maxdepth, doesn't matter for Mux-conversion */
2422                 ia32_is_mux_allowed   /* allows or disallows Mux creation for given selector */
2423         };
2424         static const ir_settings_arch_dep_t ad = {
2425                 1,                   /* also use subs */
2426                 4,                   /* maximum shifts */
2427                 31,                  /* maximum shift amount */
2428                 ia32_evaluate_insn,  /* evaluate the instruction sequence */
2429
2430                 1,  /* allow Mulhs */
2431                 1,  /* allow Mulus */
2432                 32, /* Mulh allowed up to 32 bit */
2433         };
2434         static backend_params p = {
2435                 1,     /* need dword lowering */
2436                 1,     /* support inline assembly */
2437                 NULL,  /* will be set later */
2438                 ia32_create_intrinsic_fkt,
2439                 &intrinsic_env,  /* context for ia32_create_intrinsic_fkt */
2440                 NULL,  /* ifconv info will be set below */
2441                 NULL,  /* float arithmetic mode, will be set below */
2442                 12,    /* size of trampoline code */
2443                 4,     /* alignment of trampoline code */
2444                 ia32_create_trampoline_fkt,
2445                 4      /* alignment of stack parameter */
2446         };
2447
2448         ia32_setup_cg_config();
2449
2450         /* doesn't really belong here, but this is the earliest place the backend
2451          * is called... */
2452         init_asm_constraints();
2453
2454         p.dep_param    = &ad;
2455         p.if_conv_info = &ifconv;
2456         if (! ia32_cg_config.use_sse2)
2457                 p.mode_float_arithmetic = mode_E;
2458         return &p;
2459 }
2460
2461 static const lc_opt_enum_int_items_t gas_items[] = {
2462         { "elf",   OBJECT_FILE_FORMAT_ELF    },
2463         { "mingw", OBJECT_FILE_FORMAT_COFF   },
2464         { "macho", OBJECT_FILE_FORMAT_MACH_O },
2465         { NULL,    0 }
2466 };
2467
2468 static lc_opt_enum_int_var_t gas_var = {
2469         (int*) &be_gas_object_file_format, gas_items
2470 };
2471
2472 #ifdef FIRM_GRGEN_BE
2473 static const lc_opt_enum_int_items_t transformer_items[] = {
2474         { "default", TRANSFORMER_DEFAULT },
2475         { "pbqp",    TRANSFORMER_PBQP    },
2476         { "random",  TRANSFORMER_RAND    },
2477         { NULL,      0                   }
2478 };
2479
2480 static lc_opt_enum_int_var_t transformer_var = {
2481         (int*)&be_transformer, transformer_items
2482 };
2483 #endif
2484
2485 static const lc_opt_table_entry_t ia32_options[] = {
2486         LC_OPT_ENT_ENUM_INT("gasmode", "set the GAS compatibility mode", &gas_var),
2487 #ifdef FIRM_GRGEN_BE
2488         LC_OPT_ENT_ENUM_INT("transformer", "the transformer used for code selection", &transformer_var),
2489 #endif
2490         LC_OPT_ENT_INT("stackalign", "set power of two stack alignment for calls",
2491                        &ia32_isa_template.arch_env.stack_alignment),
2492         LC_OPT_LAST
2493 };
2494
2495 const arch_isa_if_t ia32_isa_if = {
2496         ia32_init,
2497         ia32_done,
2498         ia32_handle_intrinsics,
2499         ia32_get_n_reg_class,
2500         ia32_get_reg_class,
2501         ia32_get_reg_class_for_mode,
2502         ia32_get_call_abi,
2503         ia32_get_code_generator_if,
2504         ia32_get_list_sched_selector,
2505         ia32_get_ilp_sched_selector,
2506         ia32_get_reg_class_alignment,
2507         ia32_get_libfirm_params,
2508         ia32_get_allowed_execution_units,
2509         ia32_get_machine,
2510         ia32_get_irg_list,
2511         ia32_mark_remat,
2512         ia32_parse_asm_constraint,
2513         ia32_is_valid_clobber
2514 };
2515
2516 void be_init_arch_ia32(void)
2517 {
2518         lc_opt_entry_t *be_grp   = lc_opt_get_grp(firm_opt_get_root(), "be");
2519         lc_opt_entry_t *ia32_grp = lc_opt_get_grp(be_grp, "ia32");
2520
2521         lc_opt_add_table(ia32_grp, ia32_options);
2522         be_register_isa_if("ia32", &ia32_isa_if);
2523
2524         FIRM_DBG_REGISTER(dbg, "firm.be.ia32.cg");
2525
2526         ia32_init_emitter();
2527         ia32_init_finish();
2528         ia32_init_optimize();
2529         ia32_init_transform();
2530         ia32_init_x87();
2531         ia32_init_architecture();
2532 }
2533
2534 BE_REGISTER_MODULE_CONSTRUCTOR(be_init_arch_ia32);