nsz Git - libfirm/blob - ir/be/ia32/bearch_ia32.c

   1 /*
   2  * Copyright (C) 1995-2008 University of Karlsruhe.  All right reserved.
   3  *
   4  * This file is part of libFirm.
   5  *
   6  * This file may be distributed and/or modified under the terms of the
   7  * GNU General Public License version 2 as published by the Free Software
   8  * Foundation and appearing in the file LICENSE.GPL included in the
   9  * packaging of this file.
  10  *
  11  * Licensees holding valid libFirm Professional Edition licenses may use
  12  * this file in accordance with the libFirm Commercial License.
  13  * Agreement provided with the Software.
  14  *
  15  * This file is provided AS IS with NO WARRANTY OF ANY KIND, INCLUDING THE
  16  * WARRANTY OF DESIGN, MERCHANTABILITY AND FITNESS FOR A PARTICULAR
  17  * PURPOSE.
  18  */
  19
  20 /**
  21  * @file
  22  * @brief       This is the main ia32 firm backend driver.
  23  * @author      Christian Wuerdig
  24  * @version     $Id$
  25  */
  26 #ifdef HAVE_CONFIG_H
  27 #include "config.h"
  28 #endif
  29
  30 #include "lc_opts.h"
  31 #include "lc_opts_enum.h"
  32
  33 #include <math.h>
  34
  35 #include "pseudo_irg.h"
  36 #include "irarch.h"
  37 #include "irgwalk.h"
  38 #include "irprog.h"
  39 #include "irprintf.h"
  40 #include "iredges_t.h"
  41 #include "ircons.h"
  42 #include "irflag.h"
  43 #include "irgmod.h"
  44 #include "irgopt.h"
  45 #include "irbitset.h"
  46 #include "irgopt.h"
  47 #include "pdeq.h"
  48 #include "pset.h"
  49 #include "debug.h"
  50 #include "error.h"
  51 #include "xmalloc.h"
  52 #include "irtools.h"
  53 #include "iroptimize.h"
  54 #include "instrument.h"
  55
  56 #include "../beabi.h"
  57 #include "../beirg_t.h"
  58 #include "../benode_t.h"
  59 #include "../belower.h"
  60 #include "../besched_t.h"
  61 #include "be.h"
  62 #include "../be_t.h"
  63 #include "../beirgmod.h"
  64 #include "../be_dbgout.h"
  65 #include "../beblocksched.h"
  66 #include "../bemachine.h"
  67 #include "../beilpsched.h"
  68 #include "../bespillslots.h"
  69 #include "../bemodule.h"
  70 #include "../begnuas.h"
  71 #include "../bestate.h"
  72 #include "../beflags.h"
  73
  74 #include "bearch_ia32_t.h"
  75
  76 #include "ia32_new_nodes.h"
  77 #include "gen_ia32_regalloc_if.h"
  78 #include "gen_ia32_machine.h"
  79 #include "ia32_common_transform.h"
  80 #include "ia32_transform.h"
  81 #include "ia32_emitter.h"
  82 #include "ia32_map_regs.h"
  83 #include "ia32_optimize.h"
  84 #include "ia32_x87.h"
  85 #include "ia32_dbg_stat.h"
  86 #include "ia32_finish.h"
  87 #include "ia32_util.h"
  88 #include "ia32_fpu.h"
  89 #include "ia32_architecture.h"
  90
  91 #ifdef FIRM_GRGEN_BE
  92 #include "ia32_pbqp_transform.h"
  93 #endif
  94
  95 DEBUG_ONLY(static firm_dbg_module_t *dbg = NULL;)
  96
  97 /* TODO: ugly */
  98 static set *cur_reg_set = NULL;
  99
 100 ir_mode         *mode_fpcw       = NULL;
 101 ia32_code_gen_t *ia32_current_cg = NULL;
 102
 103 /**
 104  * The environment for the intrinsic mapping.
 105  */
 106 static ia32_intrinsic_env_t intrinsic_env = {
 107         NULL,    /* the isa */
 108         NULL,    /* the irg, these entities belong to */
 109         NULL,    /* entity for first div operand (move into FPU) */
 110         NULL,    /* entity for second div operand (move into FPU) */
 111         NULL,    /* entity for converts ll -> d */
 112         NULL,    /* entity for converts d -> ll */
 113         NULL,    /* entity for __divdi3 library call */
 114         NULL,    /* entity for __moddi3 library call */
 115         NULL,    /* entity for __udivdi3 library call */
 116         NULL,    /* entity for __umoddi3 library call */
 117         NULL,    /* bias value for conversion from float to unsigned 64 */
 118 };
 119
 120
 121 typedef ir_node *(*create_const_node_func) (dbg_info *dbg, ir_graph *irg, ir_node *block);
 122
 123 static INLINE ir_node *create_const(ia32_code_gen_t *cg, ir_node **place,
 124                                     create_const_node_func func,
 125                                     const arch_register_t* reg)
 126 {
 127         ir_node *block, *res;
 128
 129         if(*place != NULL)
 130                 return *place;
 131
 132         block = get_irg_start_block(cg->irg);
 133         res = func(NULL, cg->irg, block);
 134         arch_set_irn_register(cg->arch_env, res, reg);
 135         *place = res;
 136
 137         add_irn_dep(get_irg_end(cg->irg), res);
 138         /* add_irn_dep(get_irg_start(cg->irg), res); */
 139
 140         return res;
 141 }
 142
 143 /* Creates the unique per irg GP NoReg node. */
 144 ir_node *ia32_new_NoReg_gp(ia32_code_gen_t *cg) {
 145         return create_const(cg, &cg->noreg_gp, new_rd_ia32_NoReg_GP,
 146                             &ia32_gp_regs[REG_GP_NOREG]);
 147 }
 148
 149 ir_node *ia32_new_NoReg_vfp(ia32_code_gen_t *cg) {
 150         return create_const(cg, &cg->noreg_vfp, new_rd_ia32_NoReg_VFP,
 151                             &ia32_vfp_regs[REG_VFP_NOREG]);
 152 }
 153
 154 ir_node *ia32_new_NoReg_xmm(ia32_code_gen_t *cg) {
 155         return create_const(cg, &cg->noreg_xmm, new_rd_ia32_NoReg_XMM,
 156                             &ia32_xmm_regs[REG_XMM_NOREG]);
 157 }
 158
 159 ir_node *ia32_new_Unknown_gp(ia32_code_gen_t *cg) {
 160         return create_const(cg, &cg->unknown_gp, new_rd_ia32_Unknown_GP,
 161                             &ia32_gp_regs[REG_GP_UKNWN]);
 162 }
 163
 164 ir_node *ia32_new_Unknown_vfp(ia32_code_gen_t *cg) {
 165         return create_const(cg, &cg->unknown_vfp, new_rd_ia32_Unknown_VFP,
 166                             &ia32_vfp_regs[REG_VFP_UKNWN]);
 167 }
 168
 169 ir_node *ia32_new_Unknown_xmm(ia32_code_gen_t *cg) {
 170         return create_const(cg, &cg->unknown_xmm, new_rd_ia32_Unknown_XMM,
 171                             &ia32_xmm_regs[REG_XMM_UKNWN]);
 172 }
 173
 174 ir_node *ia32_new_Fpu_truncate(ia32_code_gen_t *cg) {
 175         return create_const(cg, &cg->fpu_trunc_mode, new_rd_ia32_ChangeCW,
 176                         &ia32_fp_cw_regs[REG_FPCW]);
 177 }
 178
 179
 180 /**
 181  * Returns the admissible noreg register node for input register pos of node irn.
 182  */
 183 ir_node *ia32_get_admissible_noreg(ia32_code_gen_t *cg, ir_node *irn, int pos) {
 184         const arch_register_req_t *req;
 185
 186         req = arch_get_register_req(cg->arch_env, irn, pos);
 187         assert(req != NULL && "Missing register requirements");
 188         if (req->cls == &ia32_reg_classes[CLASS_ia32_gp])
 189                 return ia32_new_NoReg_gp(cg);
 190
 191         if (ia32_cg_config.use_sse2) {
 192                 return ia32_new_NoReg_xmm(cg);
 193         } else {
 194                 return ia32_new_NoReg_vfp(cg);
 195         }
 196 }
 197
 198 /**************************************************
 199  *                         _ _              _  __
 200  *                        | | |            (_)/ _|
 201  *  _ __ ___  __ _    __ _| | | ___   ___   _| |_
 202  * | '__/ _ \/ _` |  / _` | | |/ _ \ / __| | |  _|
 203  * | | |  __/ (_| | | (_| | | | (_) | (__  | | |
 204  * |_|  \___|\__, |  \__,_|_|_|\___/ \___| |_|_|
 205  *            __/ |
 206  *           |___/
 207  **************************************************/
 208
 209 /**
 210  * Return register requirements for an ia32 node.
 211  * If the node returns a tuple (mode_T) then the proj's
 212  * will be asked for this information.
 213  */
 214 static const arch_register_req_t *ia32_get_irn_reg_req(const ir_node *node,
 215                                                                                                            int pos)
 216 {
 217         ir_mode *mode = get_irn_mode(node);
 218         long    node_pos;
 219
 220         if (mode == mode_X || is_Block(node)) {
 221                 return arch_no_register_req;
 222         }
 223
 224         if (mode == mode_T && pos < 0) {
 225                 return arch_no_register_req;
 226         }
 227
 228         node_pos = pos == -1 ? 0 : pos;
 229         if (is_Proj(node)) {
 230                 if (mode == mode_M || pos >= 0) {
 231                         return arch_no_register_req;
 232                 }
 233
 234                 node_pos = (pos == -1) ? get_Proj_proj(node) : pos;
 235                 node     = skip_Proj_const(node);
 236         }
 237
 238         if (is_ia32_irn(node)) {
 239                 const arch_register_req_t *req;
 240                 if (pos >= 0)
 241                         req = get_ia32_in_req(node, pos);
 242                 else
 243                         req = get_ia32_out_req(node, node_pos);
 244
 245                 assert(req != NULL);
 246
 247                 return req;
 248         }
 249
 250         /* unknowns should be transformed already */
 251         assert(!is_Unknown(node));
 252         return arch_no_register_req;
 253 }
 254
 255 static void ia32_set_irn_reg(ir_node *irn, const arch_register_t *reg)
 256 {
 257         int    pos = 0;
 258
 259         if (get_irn_mode(irn) == mode_X) {
 260                 return;
 261         }
 262
 263         if (is_Proj(irn)) {
 264                 pos = get_Proj_proj(irn);
 265                 irn = skip_Proj(irn);
 266         }
 267
 268         if (is_ia32_irn(irn)) {
 269                 const arch_register_t **slots;
 270
 271                 slots      = get_ia32_slots(irn);
 272                 slots[pos] = reg;
 273         } else {
 274                 ia32_set_firm_reg(irn, reg, cur_reg_set);
 275         }
 276 }
 277
 278 static const arch_register_t *ia32_get_irn_reg(const ir_node *irn)
 279 {
 280         int pos = 0;
 281         const arch_register_t *reg = NULL;
 282
 283         if (is_Proj(irn)) {
 284
 285                 if (get_irn_mode(irn) == mode_X) {
 286                         return NULL;
 287                 }
 288
 289                 pos = get_Proj_proj(irn);
 290                 irn = skip_Proj_const(irn);
 291         }
 292
 293         if (is_ia32_irn(irn)) {
 294                 const arch_register_t **slots;
 295                 slots = get_ia32_slots(irn);
 296                 assert(pos < get_ia32_n_res(irn));
 297                 reg   = slots[pos];
 298         } else {
 299                 reg = ia32_get_firm_reg(irn, cur_reg_set);
 300         }
 301
 302         return reg;
 303 }
 304
 305 static arch_irn_class_t ia32_classify(const ir_node *irn) {
 306         arch_irn_class_t classification = arch_irn_class_normal;
 307
 308         irn = skip_Proj_const(irn);
 309
 310         if (is_cfop(irn))
 311                 classification |= arch_irn_class_branch;
 312
 313         if (! is_ia32_irn(irn))
 314                 return classification & ~arch_irn_class_normal;
 315
 316         if (is_ia32_Ld(irn))
 317                 classification |= arch_irn_class_load;
 318
 319         if (is_ia32_St(irn))
 320                 classification |= arch_irn_class_store;
 321
 322         if (is_ia32_need_stackent(irn))
 323                 classification |= arch_irn_class_reload;
 324
 325         return classification;
 326 }
 327
 328 static arch_irn_flags_t ia32_get_flags(const ir_node *irn) {
 329         arch_irn_flags_t flags = arch_irn_flags_none;
 330
 331         if (is_Unknown(irn))
 332                 return arch_irn_flags_ignore;
 333
 334         if(is_Proj(irn) && mode_is_datab(get_irn_mode(irn))) {
 335                 ir_node *pred = get_Proj_pred(irn);
 336
 337                 if(is_ia32_irn(pred)) {
 338                         flags = get_ia32_out_flags(pred, get_Proj_proj(irn));
 339                 }
 340
 341                 irn = pred;
 342         }
 343
 344         if (is_ia32_irn(irn)) {
 345                 flags |= get_ia32_flags(irn);
 346         }
 347
 348         return flags;
 349 }
 350
 351 /**
 352  * The IA32 ABI callback object.
 353  */
 354 typedef struct {
 355         be_abi_call_flags_bits_t flags;  /**< The call flags. */
 356         const arch_env_t *aenv;          /**< The architecture environment. */
 357         ir_graph *irg;                   /**< The associated graph. */
 358 } ia32_abi_env_t;
 359
 360 static ir_entity *ia32_get_frame_entity(const ir_node *irn) {
 361         return is_ia32_irn(irn) ? get_ia32_frame_ent(irn) : NULL;
 362 }
 363
 364 static void ia32_set_frame_entity(ir_node *irn, ir_entity *ent) {
 365         set_ia32_frame_ent(irn, ent);
 366 }
 367
 368 static void ia32_set_frame_offset(ir_node *irn, int bias)
 369 {
 370         if (get_ia32_frame_ent(irn) == NULL)
 371                 return;
 372
 373         if (is_ia32_Pop(irn) || is_ia32_PopMem(irn)) {
 374                 ia32_code_gen_t *cg = ia32_current_cg;
 375                 int omit_fp = be_abi_omit_fp(cg->birg->abi);
 376                 if (omit_fp) {
 377                         /* Pop nodes modify the stack pointer before calculating the
 378                          * destination address, so fix this here
 379                          */
 380                         bias -= 4;
 381                 }
 382         }
 383         add_ia32_am_offs_int(irn, bias);
 384 }
 385
 386 static int ia32_get_sp_bias(const ir_node *node)
 387 {
 388         if (is_ia32_Push(node))
 389                 return 4;
 390
 391         if (is_ia32_Pop(node) || is_ia32_PopMem(node))
 392                 return -4;
 393
 394         return 0;
 395 }
 396
 397 /**
 398  * Put all registers which are saved by the prologue/epilogue in a set.
 399  *
 400  * @param self  The callback object.
 401  * @param s     The result set.
 402  */
 403 static void ia32_abi_dont_save_regs(void *self, pset *s)
 404 {
 405         ia32_abi_env_t *env = self;
 406         if(env->flags.try_omit_fp)
 407                 pset_insert_ptr(s, env->aenv->bp);
 408 }
 409
 410 /**
 411  * Generate the routine prologue.
 412  *
 413  * @param self       The callback object.
 414  * @param mem        A pointer to the mem node. Update this if you define new memory.
 415  * @param reg_map    A map mapping all callee_save/ignore/parameter registers to their defining nodes.
 416  * @param stack_bias Points to the current stack bias, can be modified if needed.
 417  *
 418  * @return           The register which shall be used as a stack frame base.
 419  *
 420  * All nodes which define registers in @p reg_map must keep @p reg_map current.
 421  */
 422 static const arch_register_t *ia32_abi_prologue(void *self, ir_node **mem, pmap *reg_map, int *stack_bias)
 423 {
 424         ia32_abi_env_t   *env      = self;
 425         ia32_code_gen_t  *cg       = ia32_current_cg;
 426         const arch_env_t *arch_env = env->aenv;
 427
 428         if (! env->flags.try_omit_fp) {
 429                 ir_graph *irg     =env->irg;
 430                 ir_node  *bl      = get_irg_start_block(irg);
 431                 ir_node  *curr_sp = be_abi_reg_map_get(reg_map, arch_env->sp);
 432                 ir_node  *curr_bp = be_abi_reg_map_get(reg_map, arch_env->bp);
 433                 ir_node  *noreg = ia32_new_NoReg_gp(cg);
 434                 ir_node  *push;
 435
 436                 /* ALL nodes representing bp must be set to ignore. */
 437                 be_node_set_flags(get_Proj_pred(curr_bp), BE_OUT_POS(get_Proj_proj(curr_bp)), arch_irn_flags_ignore);
 438
 439                 /* push ebp */
 440                 push    = new_rd_ia32_Push(NULL, irg, bl, noreg, noreg, *mem, curr_bp, curr_sp);
 441                 curr_sp = new_r_Proj(irg, bl, push, get_irn_mode(curr_sp), pn_ia32_Push_stack);
 442                 *mem    = new_r_Proj(irg, bl, push, mode_M, pn_ia32_Push_M);
 443
 444                 /* the push must have SP out register */
 445                 arch_set_irn_register(arch_env, curr_sp, arch_env->sp);
 446                 set_ia32_flags(push, arch_irn_flags_ignore);
 447
 448                 /* this modifies the stack bias, because we pushed 32bit */
 449                 *stack_bias -= 4;
 450
 451                 /* move esp to ebp */
 452                 curr_bp  = be_new_Copy(arch_env->bp->reg_class, irg, bl, curr_sp);
 453                 be_set_constr_single_reg(curr_bp, BE_OUT_POS(0), arch_env->bp);
 454                 arch_set_irn_register(arch_env, curr_bp, arch_env->bp);
 455                 be_node_set_flags(curr_bp, BE_OUT_POS(0), arch_irn_flags_ignore);
 456
 457                 /* beware: the copy must be done before any other sp use */
 458                 curr_sp = be_new_CopyKeep_single(arch_env->sp->reg_class, irg, bl, curr_sp, curr_bp, get_irn_mode(curr_sp));
 459                 be_set_constr_single_reg(curr_sp, BE_OUT_POS(0), arch_env->sp);
 460                 arch_set_irn_register(arch_env, curr_sp, arch_env->sp);
 461                 be_node_set_flags(curr_sp, BE_OUT_POS(0), arch_irn_flags_ignore);
 462
 463                 be_abi_reg_map_set(reg_map, arch_env->sp, curr_sp);
 464                 be_abi_reg_map_set(reg_map, arch_env->bp, curr_bp);
 465
 466                 return arch_env->bp;
 467         }
 468
 469         return arch_env->sp;
 470 }
 471
 472 /**
 473  * Generate the routine epilogue.
 474  * @param self    The callback object.
 475  * @param bl      The block for the epilog
 476  * @param mem     A pointer to the mem node. Update this if you define new memory.
 477  * @param reg_map A map mapping all callee_save/ignore/parameter registers to their defining nodes.
 478  * @return        The register which shall be used as a stack frame base.
 479  *
 480  * All nodes which define registers in @p reg_map must keep @p reg_map current.
 481  */
 482 static void ia32_abi_epilogue(void *self, ir_node *bl, ir_node **mem, pmap *reg_map)
 483 {
 484         ia32_abi_env_t   *env      = self;
 485         const arch_env_t *arch_env = env->aenv;
 486         ir_node          *curr_sp  = be_abi_reg_map_get(reg_map, arch_env->sp);
 487         ir_node          *curr_bp  = be_abi_reg_map_get(reg_map, arch_env->bp);
 488         ir_graph         *irg      = env->irg;
 489
 490         if (env->flags.try_omit_fp) {
 491                 /* simply remove the stack frame here */
 492                 curr_sp = be_new_IncSP(arch_env->sp, irg, bl, curr_sp, BE_STACK_FRAME_SIZE_SHRINK, 0);
 493         } else {
 494                 ir_mode *mode_bp = arch_env->bp->reg_class->mode;
 495
 496                 if (ia32_cg_config.use_leave) {
 497                         ir_node *leave;
 498
 499                         /* leave */
 500                         leave   = new_rd_ia32_Leave(NULL, irg, bl, curr_bp);
 501                         set_ia32_flags(leave, arch_irn_flags_ignore);
 502                         curr_bp = new_r_Proj(irg, bl, leave, mode_bp, pn_ia32_Leave_frame);
 503                         curr_sp = new_r_Proj(irg, bl, leave, get_irn_mode(curr_sp), pn_ia32_Leave_stack);
 504                 } else {
 505                         ir_node *pop;
 506
 507                         /* the old SP is not needed anymore (kill the proj) */
 508                         assert(is_Proj(curr_sp));
 509                         kill_node(curr_sp);
 510
 511                         /* copy ebp to esp */
 512                         curr_sp = be_new_Copy(&ia32_reg_classes[CLASS_ia32_gp], irg, bl, curr_bp);
 513                         arch_set_irn_register(arch_env, curr_sp, arch_env->sp);
 514                         be_node_set_flags(curr_sp, BE_OUT_POS(0), arch_irn_flags_ignore);
 515
 516                         /* pop ebp */
 517                         pop     = new_rd_ia32_Pop(NULL, env->irg, bl, *mem, curr_sp);
 518                         set_ia32_flags(pop, arch_irn_flags_ignore);
 519                         curr_bp = new_r_Proj(irg, bl, pop, mode_bp, pn_ia32_Pop_res);
 520                         curr_sp = new_r_Proj(irg, bl, pop, get_irn_mode(curr_sp), pn_ia32_Pop_stack);
 521
 522                         *mem = new_r_Proj(irg, bl, pop, mode_M, pn_ia32_Pop_M);
 523                 }
 524                 arch_set_irn_register(arch_env, curr_sp, arch_env->sp);
 525                 arch_set_irn_register(arch_env, curr_bp, arch_env->bp);
 526         }
 527
 528         be_abi_reg_map_set(reg_map, arch_env->sp, curr_sp);
 529         be_abi_reg_map_set(reg_map, arch_env->bp, curr_bp);
 530 }
 531
 532 /**
 533  * Initialize the callback object.
 534  * @param call The call object.
 535  * @param aenv The architecture environment.
 536  * @param irg  The graph with the method.
 537  * @return     Some pointer. This pointer is passed to all other callback functions as self object.
 538  */
 539 static void *ia32_abi_init(const be_abi_call_t *call, const arch_env_t *aenv, ir_graph *irg)
 540 {
 541         ia32_abi_env_t *env    = xmalloc(sizeof(env[0]));
 542         be_abi_call_flags_t fl = be_abi_call_get_flags(call);
 543         env->flags = fl.bits;
 544         env->irg   = irg;
 545         env->aenv  = aenv;
 546         return env;
 547 }
 548
 549 /**
 550  * Destroy the callback object.
 551  * @param self The callback object.
 552  */
 553 static void ia32_abi_done(void *self) {
 554         free(self);
 555 }
 556
 557 /**
 558  * Produces the type which sits between the stack args and the locals on the stack.
 559  * it will contain the return address and space to store the old base pointer.
 560  * @return The Firm type modeling the ABI between type.
 561  */
 562 static ir_type *ia32_abi_get_between_type(void *self)
 563 {
 564 #define IDENT(s) new_id_from_chars(s, sizeof(s)-1)
 565         static ir_type *omit_fp_between_type = NULL;
 566         static ir_type *between_type         = NULL;
 567
 568         ia32_abi_env_t *env = self;
 569
 570         if (! between_type) {
 571                 ir_entity *old_bp_ent;
 572                 ir_entity *ret_addr_ent;
 573                 ir_entity *omit_fp_ret_addr_ent;
 574
 575                 ir_type *old_bp_type   = new_type_primitive(IDENT("bp"), mode_Iu);
 576                 ir_type *ret_addr_type = new_type_primitive(IDENT("return_addr"), mode_Iu);
 577
 578                 between_type           = new_type_struct(IDENT("ia32_between_type"));
 579                 old_bp_ent             = new_entity(between_type, IDENT("old_bp"), old_bp_type);
 580                 ret_addr_ent           = new_entity(between_type, IDENT("ret_addr"), ret_addr_type);
 581
 582                 set_entity_offset(old_bp_ent, 0);
 583                 set_entity_offset(ret_addr_ent, get_type_size_bytes(old_bp_type));
 584                 set_type_size_bytes(between_type, get_type_size_bytes(old_bp_type) + get_type_size_bytes(ret_addr_type));
 585                 set_type_state(between_type, layout_fixed);
 586
 587                 omit_fp_between_type = new_type_struct(IDENT("ia32_between_type_omit_fp"));
 588                 omit_fp_ret_addr_ent = new_entity(omit_fp_between_type, IDENT("ret_addr"), ret_addr_type);
 589
 590                 set_entity_offset(omit_fp_ret_addr_ent, 0);
 591                 set_type_size_bytes(omit_fp_between_type, get_type_size_bytes(ret_addr_type));
 592                 set_type_state(omit_fp_between_type, layout_fixed);
 593         }
 594
 595         return env->flags.try_omit_fp ? omit_fp_between_type : between_type;
 596 #undef IDENT
 597 }
 598
 599 /**
 600  * Get the estimated cycle count for @p irn.
 601  *
 602  * @param self The this pointer.
 603  * @param irn  The node.
 604  *
 605  * @return     The estimated cycle count for this operation
 606  */
 607 static int ia32_get_op_estimated_cost(const ir_node *irn)
 608 {
 609         int            cost;
 610         ia32_op_type_t op_tp;
 611
 612         if (is_Proj(irn))
 613                 return 0;
 614         if (!is_ia32_irn(irn))
 615                 return 0;
 616
 617         assert(is_ia32_irn(irn));
 618
 619         cost  = get_ia32_latency(irn);
 620         op_tp = get_ia32_op_type(irn);
 621
 622         if (is_ia32_CopyB(irn)) {
 623                 cost = 250;
 624         }
 625         else if (is_ia32_CopyB_i(irn)) {
 626                 int size = get_ia32_copyb_size(irn);
 627                 cost     = 20 + (int)ceil((4/3) * size);
 628         }
 629         /* in case of address mode operations add additional cycles */
 630         else if (op_tp == ia32_AddrModeD || op_tp == ia32_AddrModeS) {
 631                 /*
 632                         In case of stack access and access to fixed addresses add 5 cycles
 633                         (we assume they are in cache), other memory operations cost 20
 634                         cycles.
 635                 */
 636                 if (is_ia32_use_frame(irn) || (
 637                         is_ia32_NoReg_GP(get_irn_n(irn, n_ia32_base)) &&
 638                         is_ia32_NoReg_GP(get_irn_n(irn, n_ia32_index))
 639                     )) {
 640                         cost += 5;
 641                 } else {
 642                         cost += 20;
 643                 }
 644         }
 645
 646         return cost;
 647 }
 648
 649 /**
 650  * Returns the inverse operation if @p irn, recalculating the argument at position @p i.
 651  *
 652  * @param irn       The original operation
 653  * @param i         Index of the argument we want the inverse operation to yield
 654  * @param inverse   struct to be filled with the resulting inverse op
 655  * @param obstack   The obstack to use for allocation of the returned nodes array
 656  * @return          The inverse operation or NULL if operation invertible
 657  */
 658 static arch_inverse_t *ia32_get_inverse(const ir_node *irn, int i, arch_inverse_t *inverse, struct obstack *obst) {
 659         ir_graph *irg;
 660         ir_mode  *mode;
 661         ir_mode  *irn_mode;
 662         ir_node  *block, *noreg, *nomem;
 663         dbg_info *dbg;
 664
 665         /* we cannot invert non-ia32 irns */
 666         if (! is_ia32_irn(irn))
 667                 return NULL;
 668
 669         /* operand must always be a real operand (not base, index or mem) */
 670         if (i != n_ia32_binary_left && i != n_ia32_binary_right)
 671                 return NULL;
 672
 673         /* we don't invert address mode operations */
 674         if (get_ia32_op_type(irn) != ia32_Normal)
 675                 return NULL;
 676
 677         /* TODO: adjust for new immediates... */
 678         ir_fprintf(stderr, "TODO: fix get_inverse for new immediates (%+F)\n",
 679                    irn);
 680         return NULL;
 681
 682         irg      = get_irn_irg(irn);
 683         block    = get_nodes_block(irn);
 684         mode     = get_irn_mode(irn);
 685         irn_mode = get_irn_mode(irn);
 686         noreg    = get_irn_n(irn, 0);
 687         nomem    = new_r_NoMem(irg);
 688         dbg      = get_irn_dbg_info(irn);
 689
 690         /* initialize structure */
 691         inverse->nodes = obstack_alloc(obst, 2 * sizeof(inverse->nodes[0]));
 692         inverse->costs = 0;
 693         inverse->n     = 1;
 694
 695         switch (get_ia32_irn_opcode(irn)) {
 696                 case iro_ia32_Add:
 697 #if 0
 698                         if (get_ia32_immop_type(irn) == ia32_ImmConst) {
 699                                 /* we have an add with a const here */
 700                                 /* invers == add with negated const */
 701                                 inverse->nodes[0] = new_rd_ia32_Add(dbg, irg, block, noreg, noreg, nomem, get_irn_n(irn, i), noreg);
 702                                 inverse->costs   += 1;
 703                                 copy_ia32_Immop_attr(inverse->nodes[0], (ir_node *)irn);
 704                                 set_ia32_Immop_tarval(inverse->nodes[0], tarval_neg(get_ia32_Immop_tarval(irn)));
 705                                 set_ia32_commutative(inverse->nodes[0]);
 706                         }
 707                         else if (get_ia32_immop_type(irn) == ia32_ImmSymConst) {
 708                                 /* we have an add with a symconst here */
 709                                 /* invers == sub with const */
 710                                 inverse->nodes[0] = new_rd_ia32_Sub(dbg, irg, block, noreg, noreg, nomem, get_irn_n(irn, i), noreg);
 711                                 inverse->costs   += 2;
 712                                 copy_ia32_Immop_attr(inverse->nodes[0], (ir_node *)irn);
 713                         }
 714                         else {
 715                                 /* normal add: inverse == sub */
 716                                 inverse->nodes[0] = new_rd_ia32_Sub(dbg, irg, block, noreg, noreg, nomem, (ir_node*) irn, get_irn_n(irn, i ^ 1));
 717                                 inverse->costs   += 2;
 718                         }
 719 #endif
 720                         break;
 721                 case iro_ia32_Sub:
 722 #if 0
 723                         if (get_ia32_immop_type(irn) != ia32_ImmNone) {
 724                                 /* we have a sub with a const/symconst here */
 725                                 /* invers == add with this const */
 726                                 inverse->nodes[0] = new_rd_ia32_Add(dbg, irg, block, noreg, noreg, nomem, get_irn_n(irn, i), noreg);
 727                                 inverse->costs   += (get_ia32_immop_type(irn) == ia32_ImmSymConst) ? 5 : 1;
 728                                 copy_ia32_Immop_attr(inverse->nodes[0], (ir_node *)irn);
 729                         }
 730                         else {
 731                                 /* normal sub */
 732                                 if (i == n_ia32_binary_left) {
 733                                         inverse->nodes[0] = new_rd_ia32_Add(dbg, irg, block, noreg, noreg, nomem, (ir_node*) irn, get_irn_n(irn, 3));
 734                                 }
 735                                 else {
 736                                         inverse->nodes[0] = new_rd_ia32_Sub(dbg, irg, block, noreg, noreg, nomem, get_irn_n(irn, n_ia32_binary_left), (ir_node*) irn);
 737                                 }
 738                                 inverse->costs += 1;
 739                         }
 740 #endif
 741                         break;
 742                 case iro_ia32_Xor:
 743 #if 0
 744                         if (get_ia32_immop_type(irn) != ia32_ImmNone) {
 745                                 /* xor with const: inverse = xor */
 746                                 inverse->nodes[0] = new_rd_ia32_Xor(dbg, irg, block, noreg, noreg, nomem, get_irn_n(irn, i), noreg);
 747                                 inverse->costs   += (get_ia32_immop_type(irn) == ia32_ImmSymConst) ? 5 : 1;
 748                                 copy_ia32_Immop_attr(inverse->nodes[0], (ir_node *)irn);
 749                         }
 750                         else {
 751                                 /* normal xor */
 752                                 inverse->nodes[0] = new_rd_ia32_Xor(dbg, irg, block, noreg, noreg, nomem, (ir_node *) irn, get_irn_n(irn, i));
 753                                 inverse->costs   += 1;
 754                         }
 755 #endif
 756                         break;
 757                 case iro_ia32_Not: {
 758                         inverse->nodes[0] = new_rd_ia32_Not(dbg, irg, block, (ir_node*) irn);
 759                         inverse->costs   += 1;
 760                         break;
 761                 }
 762                 case iro_ia32_Neg: {
 763                         inverse->nodes[0] = new_rd_ia32_Neg(dbg, irg, block, (ir_node*) irn);
 764                         inverse->costs   += 1;
 765                         break;
 766                 }
 767                 default:
 768                         /* inverse operation not supported */
 769                         return NULL;
 770         }
 771
 772         return inverse;
 773 }
 774
 775 static ir_mode *get_spill_mode_mode(const ir_mode *mode)
 776 {
 777         if(mode_is_float(mode))
 778                 return mode_D;
 779
 780         return mode_Iu;
 781 }
 782
 783 /**
 784  * Get the mode that should be used for spilling value node
 785  */
 786 static ir_mode *get_spill_mode(const ir_node *node)
 787 {
 788         ir_mode *mode = get_irn_mode(node);
 789         return get_spill_mode_mode(mode);
 790 }
 791
 792 /**
 793  * Checks whether an addressmode reload for a node with mode mode is compatible
 794  * with a spillslot of mode spill_mode
 795  */
 796 static int ia32_is_spillmode_compatible(const ir_mode *mode, const ir_mode *spillmode)
 797 {
 798         if(mode_is_float(mode)) {
 799                 return mode == spillmode;
 800         } else {
 801                 return 1;
 802         }
 803 }
 804
 805 /**
 806  * Check if irn can load its operand at position i from memory (source addressmode).
 807  * @param self   Pointer to irn ops itself
 808  * @param irn    The irn to be checked
 809  * @param i      The operands position
 810  * @return Non-Zero if operand can be loaded
 811  */
 812 static int ia32_possible_memory_operand(const ir_node *irn, unsigned int i) {
 813         ir_node *op = get_irn_n(irn, i);
 814         const ir_mode *mode = get_irn_mode(op);
 815         const ir_mode *spillmode = get_spill_mode(op);
 816
 817         if (
 818                 (i != n_ia32_binary_left && i != n_ia32_binary_right) || /* a "real" operand position must be requested */
 819                 ! is_ia32_irn(irn)                                    ||  /* must be an ia32 irn */
 820                 get_ia32_am_arity(irn) != ia32_am_binary              ||  /* must be a binary operation TODO is this necessary? */
 821                 get_ia32_op_type(irn) != ia32_Normal                  ||  /* must not already be a addressmode irn */
 822                 ! (get_ia32_am_support(irn) & ia32_am_Source)         ||  /* must be capable of source addressmode */
 823                 ! ia32_is_spillmode_compatible(mode, spillmode)       ||
 824                 is_ia32_use_frame(irn))                                  /* must not already use frame */
 825                 return 0;
 826
 827         if (i == n_ia32_binary_left) {
 828                 const arch_register_req_t *req;
 829                 if(!is_ia32_commutative(irn))
 830                         return 0;
 831                 /* we can't swap left/right for limited registers
 832                  * (As this (currently) breaks constraint handling copies)
 833                  */
 834                 req = get_ia32_in_req(irn, n_ia32_binary_left);
 835                 if (req->type & arch_register_req_type_limited) {
 836                         return 0;
 837                 }
 838         }
 839
 840         return 1;
 841 }
 842
 843 static void ia32_perform_memory_operand(ir_node *irn, ir_node *spill,
 844                                         unsigned int i)
 845 {
 846         ir_mode *load_mode;
 847         ir_mode *dest_op_mode;
 848
 849         ia32_code_gen_t *cg = ia32_current_cg;
 850
 851         assert(ia32_possible_memory_operand(irn, i) && "Cannot perform memory operand change");
 852
 853         if (i == n_ia32_binary_left) {
 854                 ia32_swap_left_right(irn);
 855         }
 856
 857         set_ia32_op_type(irn, ia32_AddrModeS);
 858
 859         load_mode    = get_irn_mode(get_irn_n(irn, i));
 860         dest_op_mode = get_ia32_ls_mode(irn);
 861         if (get_mode_size_bits(load_mode) <= get_mode_size_bits(dest_op_mode)) {
 862                 set_ia32_ls_mode(irn, load_mode);
 863         }
 864         set_ia32_use_frame(irn);
 865         set_ia32_need_stackent(irn);
 866
 867         set_irn_n(irn, n_ia32_base, get_irg_frame(get_irn_irg(irn)));
 868         set_irn_n(irn, n_ia32_binary_right, ia32_get_admissible_noreg(cg, irn, n_ia32_binary_right));
 869         set_irn_n(irn, n_ia32_mem, spill);
 870         set_ia32_is_reload(irn);
 871
 872         /* immediates are only allowed on the right side */
 873         if (i == n_ia32_binary_left && is_ia32_Immediate(get_irn_n(irn, n_ia32_binary_left))) {
 874                 ia32_swap_left_right(irn);
 875         }
 876 }
 877
 878 static const be_abi_callbacks_t ia32_abi_callbacks = {
 879         ia32_abi_init,
 880         ia32_abi_done,
 881         ia32_abi_get_between_type,
 882         ia32_abi_dont_save_regs,
 883         ia32_abi_prologue,
 884         ia32_abi_epilogue
 885 };
 886
 887 /* fill register allocator interface */
 888
 889 static const arch_irn_ops_t ia32_irn_ops = {
 890         ia32_get_irn_reg_req,
 891         ia32_set_irn_reg,
 892         ia32_get_irn_reg,
 893         ia32_classify,
 894         ia32_get_flags,
 895         ia32_get_frame_entity,
 896         ia32_set_frame_entity,
 897         ia32_set_frame_offset,
 898         ia32_get_sp_bias,
 899         ia32_get_inverse,
 900         ia32_get_op_estimated_cost,
 901         ia32_possible_memory_operand,
 902         ia32_perform_memory_operand,
 903 };
 904
 905 /**************************************************
 906  *                _                         _  __
 907  *               | |                       (_)/ _|
 908  *   ___ ___   __| | ___  __ _  ___ _ __    _| |_
 909  *  / __/ _ \ / _` |/ _ \/ _` |/ _ \ '_ \  | |  _|
 910  * | (_| (_) | (_| |  __/ (_| |  __/ | | | | | |
 911  *  \___\___/ \__,_|\___|\__, |\___|_| |_| |_|_|
 912  *                        __/ |
 913  *                       |___/
 914  **************************************************/
 915
 916 static ir_entity *mcount = NULL;
 917
 918 #define ID(s) new_id_from_chars(s, sizeof(s) - 1)
 919
 920 static void ia32_before_abi(void *self) {
 921         lower_mode_b_config_t lower_mode_b_config = {
 922                 mode_Iu,  /* lowered mode */
 923                 mode_Bu,  /* prefered mode for set */
 924                 0,        /* don't lower direct compares */
 925         };
 926         ia32_code_gen_t *cg = self;
 927
 928         ir_lower_mode_b(cg->irg, &lower_mode_b_config);
 929         if (cg->dump)
 930                 be_dump(cg->irg, "-lower_modeb", dump_ir_block_graph_sched);
 931         if (cg->gprof) {
 932                 if (mcount == NULL) {
 933                         ir_type *tp = new_type_method(ID("FKT.mcount"), 0, 0);
 934                         mcount = new_entity(get_glob_type(), ID("mcount"), tp);
 935                         /* FIXME: enter the right ld_ident here */
 936                         set_entity_ld_ident(mcount, get_entity_ident(mcount));
 937                         set_entity_visibility(mcount, visibility_external_allocated);
 938                 }
 939                 instrument_initcall(cg->irg, mcount);
 940         }
 941 }
 942
 943 transformer_t be_transformer = TRANSFORMER_DEFAULT;
 944
 945 /**
 946  * Transforms the standard firm graph into
 947  * an ia32 firm graph
 948  */
 949 static void ia32_prepare_graph(void *self) {
 950         ia32_code_gen_t *cg = self;
 951
 952         /* do local optimizations */
 953         optimize_graph_df(cg->irg);
 954
 955         /* TODO: we often have dead code reachable through out-edges here. So for
 956          * now we rebuild edges (as we need correct user count for code selection)
 957          */
 958 #if 1
 959         edges_deactivate(cg->irg);
 960         edges_activate(cg->irg);
 961 #endif
 962
 963         if (cg->dump)
 964                 be_dump(cg->irg, "-pre_transform", dump_ir_block_graph_sched);
 965
 966         switch (be_transformer) {
 967                 case TRANSFORMER_DEFAULT:
 968                         /* transform remaining nodes into assembler instructions */
 969                         ia32_transform_graph(cg);
 970                         break;
 971
 972 #ifdef FIRM_GRGEN_BE
 973                 case TRANSFORMER_PBQP:
 974                         // disable CSE, because of two-step node-construction
 975                         set_opt_cse(0);
 976
 977                         /* transform nodes into assembler instructions by PBQP magic */
 978                         ia32_transform_graph_by_pbqp(cg);
 979
 980                         set_opt_cse(1);
 981                         break;
 982 #endif
 983
 984                 default: panic("invalid transformer");
 985         }
 986
 987         /* do local optimizations (mainly CSE) */
 988         optimize_graph_df(cg->irg);
 989
 990         if (cg->dump)
 991                 be_dump(cg->irg, "-transformed", dump_ir_block_graph_sched);
 992
 993         /* optimize address mode */
 994         ia32_optimize_graph(cg);
 995
 996         if (cg->dump)
 997                 be_dump(cg->irg, "-am", dump_ir_block_graph_sched);
 998
 999         /* do code placement, to optimize the position of constants */
1000         place_code(cg->irg);
1001
1002         if (cg->dump)
1003                 be_dump(cg->irg, "-place", dump_ir_block_graph_sched);
1004 }
1005
1006 /**
1007  * Dummy functions for hooks we don't need but which must be filled.
1008  */
1009 static void ia32_before_sched(void *self) {
1010         (void) self;
1011 }
1012
1013 static void turn_back_am(ir_node *node)
1014 {
1015         ir_graph *irg   = current_ir_graph;
1016         dbg_info *dbgi  = get_irn_dbg_info(node);
1017         ir_node  *block = get_nodes_block(node);
1018         ir_node  *base  = get_irn_n(node, n_ia32_base);
1019         ir_node  *index = get_irn_n(node, n_ia32_index);
1020         ir_node  *mem   = get_irn_n(node, n_ia32_mem);
1021         ir_node  *noreg = ia32_new_NoReg_gp(ia32_current_cg);
1022         ir_node  *load;
1023         ir_node  *load_res;
1024         ir_node  *mem_proj;
1025         const ir_edge_t *edge;
1026
1027         load     = new_rd_ia32_Load(dbgi, irg, block, base, index, mem);
1028         load_res = new_rd_Proj(dbgi, irg, block, load, mode_Iu, pn_ia32_Load_res);
1029
1030         ia32_copy_am_attrs(load, node);
1031         set_irn_n(node, n_ia32_mem, new_NoMem());
1032
1033         switch (get_ia32_am_arity(node)) {
1034                 case ia32_am_unary:
1035                         set_irn_n(node, n_ia32_unary_op, load_res);
1036                         break;
1037
1038                 case ia32_am_binary:
1039                         if (is_ia32_Immediate(get_irn_n(node, n_ia32_Cmp_right))) {
1040                                 assert(is_ia32_Cmp(node)  || is_ia32_Cmp8Bit(node) ||
1041                                        is_ia32_Test(node) || is_ia32_Test8Bit(node));
1042                                 set_irn_n(node, n_ia32_binary_left, load_res);
1043                         } else {
1044                                 set_irn_n(node, n_ia32_binary_right, load_res);
1045                         }
1046                         break;
1047
1048                 case ia32_am_ternary:
1049                         set_irn_n(node, n_ia32_binary_right, load_res);
1050                         break;
1051
1052                 default: break;
1053         }
1054         set_irn_n(node, n_ia32_base, noreg);
1055         set_irn_n(node, n_ia32_index, noreg);
1056         set_ia32_am_offs_int(node, 0);
1057         set_ia32_am_sc(node, NULL);
1058         set_ia32_am_scale(node, 0);
1059         clear_ia32_am_sc_sign(node);
1060
1061         /* rewire mem-proj */
1062         if (get_irn_mode(node) == mode_T) {
1063                 mem_proj = NULL;
1064                 foreach_out_edge(node, edge) {
1065                         ir_node *out = get_edge_src_irn(edge);
1066                         if(get_irn_mode(out) == mode_M) {
1067                                 assert(mem_proj == NULL);
1068                                 mem_proj = out;
1069                         }
1070                 }
1071
1072                 if(mem_proj != NULL) {
1073                         set_Proj_pred(mem_proj, load);
1074                         set_Proj_proj(mem_proj, pn_ia32_Load_M);
1075                 }
1076         }
1077
1078         set_ia32_op_type(node, ia32_Normal);
1079         if (sched_is_scheduled(node))
1080                 sched_add_before(node, load);
1081 }
1082
1083 static ir_node *flags_remat(ir_node *node, ir_node *after)
1084 {
1085         /* we should turn back source address mode when rematerializing nodes */
1086         ia32_op_type_t type;
1087         ir_node        *block;
1088         ir_node        *copy;
1089
1090         if (is_Block(after)) {
1091                 block = after;
1092         } else {
1093                 block = get_nodes_block(after);
1094         }
1095
1096         type = get_ia32_op_type(node);
1097         switch (type) {
1098                 case ia32_AddrModeS:
1099                         turn_back_am(node);
1100                         break;
1101
1102                 case ia32_AddrModeD:
1103                         /* TODO implement this later... */
1104                         panic("found DestAM with flag user %+F this should not happen", node);
1105                         break;
1106
1107                 default: assert(type == ia32_Normal); break;
1108         }
1109
1110         copy = exact_copy(node);
1111         set_nodes_block(copy, block);
1112         sched_add_after(after, copy);
1113
1114         return copy;
1115 }
1116
1117 /**
1118  * Called before the register allocator.
1119  * Calculate a block schedule here. We need it for the x87
1120  * simulator and the emitter.
1121  */
1122 static void ia32_before_ra(void *self) {
1123         ia32_code_gen_t *cg = self;
1124
1125         /* setup fpu rounding modes */
1126         ia32_setup_fpu_mode(cg);
1127
1128         /* fixup flags */
1129         be_sched_fix_flags(cg->birg, &ia32_reg_classes[CLASS_ia32_flags],
1130                            &flags_remat);
1131
1132         ia32_add_missing_keeps(cg);
1133 }
1134
1135
1136 /**
1137  * Transforms a be_Reload into a ia32 Load.
1138  */
1139 static void transform_to_Load(ia32_code_gen_t *cg, ir_node *node) {
1140         ir_graph *irg        = get_irn_irg(node);
1141         dbg_info *dbg        = get_irn_dbg_info(node);
1142         ir_node *block       = get_nodes_block(node);
1143         ir_entity *ent       = be_get_frame_entity(node);
1144         ir_mode *mode        = get_irn_mode(node);
1145         ir_mode *spillmode   = get_spill_mode(node);
1146         ir_node *noreg       = ia32_new_NoReg_gp(cg);
1147         ir_node *sched_point = NULL;
1148         ir_node *ptr         = get_irg_frame(irg);
1149         ir_node *mem         = get_irn_n(node, be_pos_Reload_mem);
1150         ir_node *new_op, *proj;
1151         const arch_register_t *reg;
1152
1153         if (sched_is_scheduled(node)) {
1154                 sched_point = sched_prev(node);
1155         }
1156
1157         if (mode_is_float(spillmode)) {
1158                 if (ia32_cg_config.use_sse2)
1159                         new_op = new_rd_ia32_xLoad(dbg, irg, block, ptr, noreg, mem, spillmode);
1160                 else
1161                         new_op = new_rd_ia32_vfld(dbg, irg, block, ptr, noreg, mem, spillmode);
1162         }
1163         else if (get_mode_size_bits(spillmode) == 128) {
1164                 /* Reload 128 bit SSE registers */
1165                 new_op = new_rd_ia32_xxLoad(dbg, irg, block, ptr, noreg, mem);
1166         }
1167         else
1168                 new_op = new_rd_ia32_Load(dbg, irg, block, ptr, noreg, mem);
1169
1170         set_ia32_op_type(new_op, ia32_AddrModeS);
1171         set_ia32_ls_mode(new_op, spillmode);
1172         set_ia32_frame_ent(new_op, ent);
1173         set_ia32_use_frame(new_op);
1174
1175         DBG_OPT_RELOAD2LD(node, new_op);
1176
1177         proj = new_rd_Proj(dbg, irg, block, new_op, mode, pn_ia32_Load_res);
1178
1179         if (sched_point) {
1180                 sched_add_after(sched_point, new_op);
1181                 sched_remove(node);
1182         }
1183
1184         /* copy the register from the old node to the new Load */
1185         reg = arch_get_irn_register(cg->arch_env, node);
1186         arch_set_irn_register(cg->arch_env, new_op, reg);
1187
1188         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(cg, node));
1189
1190         exchange(node, proj);
1191 }
1192
1193 /**
1194  * Transforms a be_Spill node into a ia32 Store.
1195  */
1196 static void transform_to_Store(ia32_code_gen_t *cg, ir_node *node) {
1197         ir_graph *irg  = get_irn_irg(node);
1198         dbg_info *dbg  = get_irn_dbg_info(node);
1199         ir_node *block = get_nodes_block(node);
1200         ir_entity *ent = be_get_frame_entity(node);
1201         const ir_node *spillval = get_irn_n(node, be_pos_Spill_val);
1202         ir_mode *mode  = get_spill_mode(spillval);
1203         ir_node *noreg = ia32_new_NoReg_gp(cg);
1204         ir_node *nomem = new_rd_NoMem(irg);
1205         ir_node *ptr   = get_irg_frame(irg);
1206         ir_node *val   = get_irn_n(node, be_pos_Spill_val);
1207         ir_node *store;
1208         ir_node *sched_point = NULL;
1209
1210         if (sched_is_scheduled(node)) {
1211                 sched_point = sched_prev(node);
1212         }
1213
1214         /* No need to spill unknown values... */
1215         if(is_ia32_Unknown_GP(val) ||
1216                 is_ia32_Unknown_VFP(val) ||
1217                 is_ia32_Unknown_XMM(val)) {
1218                 store = nomem;
1219                 if(sched_point)
1220                         sched_remove(node);
1221
1222                 exchange(node, store);
1223                 return;
1224         }
1225
1226         if (mode_is_float(mode)) {
1227                 if (ia32_cg_config.use_sse2)
1228                         store = new_rd_ia32_xStore(dbg, irg, block, ptr, noreg, nomem, val);
1229                 else
1230                         store = new_rd_ia32_vfst(dbg, irg, block, ptr, noreg, nomem, val, mode);
1231         } else if (get_mode_size_bits(mode) == 128) {
1232                 /* Spill 128 bit SSE registers */
1233                 store = new_rd_ia32_xxStore(dbg, irg, block, ptr, noreg, nomem, val);
1234         } else if (get_mode_size_bits(mode) == 8) {
1235                 store = new_rd_ia32_Store8Bit(dbg, irg, block, ptr, noreg, nomem, val);
1236         } else {
1237                 store = new_rd_ia32_Store(dbg, irg, block, ptr, noreg, nomem, val);
1238         }
1239
1240         set_ia32_op_type(store, ia32_AddrModeD);
1241         set_ia32_ls_mode(store, mode);
1242         set_ia32_frame_ent(store, ent);
1243         set_ia32_use_frame(store);
1244         SET_IA32_ORIG_NODE(store, ia32_get_old_node_name(cg, node));
1245         DBG_OPT_SPILL2ST(node, store);
1246
1247         if (sched_point) {
1248                 sched_add_after(sched_point, store);
1249                 sched_remove(node);
1250         }
1251
1252         exchange(node, store);
1253 }
1254
1255 static ir_node *create_push(ia32_code_gen_t *cg, ir_node *node, ir_node *schedpoint, ir_node *sp, ir_node *mem, ir_entity *ent) {
1256         ir_graph *irg = get_irn_irg(node);
1257         dbg_info *dbg = get_irn_dbg_info(node);
1258         ir_node *block = get_nodes_block(node);
1259         ir_node *noreg = ia32_new_NoReg_gp(cg);
1260         ir_node *frame = get_irg_frame(irg);
1261
1262         ir_node *push = new_rd_ia32_Push(dbg, irg, block, frame, noreg, mem, noreg, sp);
1263
1264         set_ia32_frame_ent(push, ent);
1265         set_ia32_use_frame(push);
1266         set_ia32_op_type(push, ia32_AddrModeS);
1267         set_ia32_ls_mode(push, mode_Is);
1268
1269         sched_add_before(schedpoint, push);
1270         return push;
1271 }
1272
1273 static ir_node *create_pop(ia32_code_gen_t *cg, ir_node *node, ir_node *schedpoint, ir_node *sp, ir_entity *ent) {
1274         ir_graph *irg = get_irn_irg(node);
1275         dbg_info *dbg = get_irn_dbg_info(node);
1276         ir_node *block = get_nodes_block(node);
1277         ir_node *noreg = ia32_new_NoReg_gp(cg);
1278         ir_node *frame = get_irg_frame(irg);
1279
1280         ir_node *pop = new_rd_ia32_PopMem(dbg, irg, block, frame, noreg, new_NoMem(), sp);
1281
1282         set_ia32_frame_ent(pop, ent);
1283         set_ia32_use_frame(pop);
1284         set_ia32_op_type(pop, ia32_AddrModeD);
1285         set_ia32_ls_mode(pop, mode_Is);
1286
1287         sched_add_before(schedpoint, pop);
1288
1289         return pop;
1290 }
1291
1292 static ir_node* create_spproj(ia32_code_gen_t *cg, ir_node *node, ir_node *pred, int pos) {
1293         ir_graph *irg = get_irn_irg(node);
1294         dbg_info *dbg = get_irn_dbg_info(node);
1295         ir_node *block = get_nodes_block(node);
1296         ir_mode *spmode = mode_Iu;
1297         const arch_register_t *spreg = &ia32_gp_regs[REG_ESP];
1298         ir_node *sp;
1299
1300         sp = new_rd_Proj(dbg, irg, block, pred, spmode, pos);
1301         arch_set_irn_register(cg->arch_env, sp, spreg);
1302
1303         return sp;
1304 }
1305
1306 /**
1307  * Transform MemPerm, currently we do this the ugly way and produce
1308  * push/pop into/from memory cascades. This is possible without using
1309  * any registers.
1310  */
1311 static void transform_MemPerm(ia32_code_gen_t *cg, ir_node *node) {
1312         ir_graph *irg = get_irn_irg(node);
1313         ir_node *block = get_nodes_block(node);
1314         ir_node *in[1];
1315         ir_node *keep;
1316         int i, arity;
1317         ir_node *sp = be_abi_get_ignore_irn(cg->birg->abi, &ia32_gp_regs[REG_ESP]);
1318         const ir_edge_t *edge;
1319         const ir_edge_t *next;
1320         ir_node **pops;
1321
1322         arity = be_get_MemPerm_entity_arity(node);
1323         pops = alloca(arity * sizeof(pops[0]));
1324
1325         /* create Pushs */
1326         for(i = 0; i < arity; ++i) {
1327                 ir_entity *inent = be_get_MemPerm_in_entity(node, i);
1328                 ir_entity *outent = be_get_MemPerm_out_entity(node, i);
1329                 ir_type *enttype = get_entity_type(inent);
1330                 unsigned entsize = get_type_size_bytes(enttype);
1331                 unsigned entsize2 = get_type_size_bytes(get_entity_type(outent));
1332                 ir_node *mem = get_irn_n(node, i + 1);
1333                 ir_node *push;
1334
1335                 /* work around cases where entities have different sizes */
1336                 if(entsize2 < entsize)
1337                         entsize = entsize2;
1338                 assert( (entsize == 4 || entsize == 8) && "spillslot on x86 should be 32 or 64 bit");
1339
1340                 push = create_push(cg, node, node, sp, mem, inent);
1341                 sp = create_spproj(cg, node, push, pn_ia32_Push_stack);
1342                 if(entsize == 8) {
1343                         /* add another push after the first one */
1344                         push = create_push(cg, node, node, sp, mem, inent);
1345                         add_ia32_am_offs_int(push, 4);
1346                         sp = create_spproj(cg, node, push, pn_ia32_Push_stack);
1347                 }
1348
1349                 set_irn_n(node, i, new_Bad());
1350         }
1351
1352         /* create pops */
1353         for(i = arity - 1; i >= 0; --i) {
1354                 ir_entity *inent = be_get_MemPerm_in_entity(node, i);
1355                 ir_entity *outent = be_get_MemPerm_out_entity(node, i);
1356                 ir_type *enttype = get_entity_type(outent);
1357                 unsigned entsize = get_type_size_bytes(enttype);
1358                 unsigned entsize2 = get_type_size_bytes(get_entity_type(inent));
1359                 ir_node *pop;
1360
1361                 /* work around cases where entities have different sizes */
1362                 if(entsize2 < entsize)
1363                         entsize = entsize2;
1364                 assert( (entsize == 4 || entsize == 8) && "spillslot on x86 should be 32 or 64 bit");
1365
1366                 pop = create_pop(cg, node, node, sp, outent);
1367                 sp = create_spproj(cg, node, pop, pn_ia32_Pop_stack);
1368                 if(entsize == 8) {
1369                         add_ia32_am_offs_int(pop, 4);
1370
1371                         /* add another pop after the first one */
1372                         pop = create_pop(cg, node, node, sp, outent);
1373                         sp = create_spproj(cg, node, pop, pn_ia32_Pop_stack);
1374                 }
1375
1376                 pops[i] = pop;
1377         }
1378
1379         in[0] = sp;
1380         keep  = be_new_Keep(&ia32_reg_classes[CLASS_ia32_gp], irg, block, 1, in);
1381         sched_add_before(node, keep);
1382
1383         /* exchange memprojs */
1384         foreach_out_edge_safe(node, edge, next) {
1385                 ir_node *proj = get_edge_src_irn(edge);
1386                 int p = get_Proj_proj(proj);
1387
1388                 assert(p < arity);
1389
1390                 set_Proj_pred(proj, pops[p]);
1391                 set_Proj_proj(proj, pn_ia32_Pop_M);
1392         }
1393
1394         /* remove memperm */
1395         arity = get_irn_arity(node);
1396         for(i = 0; i < arity; ++i) {
1397                 set_irn_n(node, i, new_Bad());
1398         }
1399         sched_remove(node);
1400 }
1401
1402 /**
1403  * Block-Walker: Calls the transform functions Spill and Reload.
1404  */
1405 static void ia32_after_ra_walker(ir_node *block, void *env) {
1406         ir_node *node, *prev;
1407         ia32_code_gen_t *cg = env;
1408
1409         /* beware: the schedule is changed here */
1410         for (node = sched_last(block); !sched_is_begin(node); node = prev) {
1411                 prev = sched_prev(node);
1412
1413                 if (be_is_Reload(node)) {
1414                         transform_to_Load(cg, node);
1415                 } else if (be_is_Spill(node)) {
1416                         transform_to_Store(cg, node);
1417                 } else if (be_is_MemPerm(node)) {
1418                         transform_MemPerm(cg, node);
1419                 }
1420         }
1421 }
1422
1423 /**
1424  * Collects nodes that need frame entities assigned.
1425  */
1426 static void ia32_collect_frame_entity_nodes(ir_node *node, void *data)
1427 {
1428         be_fec_env_t *env = data;
1429
1430         if (be_is_Reload(node) && be_get_frame_entity(node) == NULL) {
1431                 const ir_mode *mode = get_spill_mode_mode(get_irn_mode(node));
1432                 int align = get_mode_size_bytes(mode);
1433                 be_node_needs_frame_entity(env, node, mode, align);
1434         } else if(is_ia32_irn(node) && get_ia32_frame_ent(node) == NULL
1435                   && is_ia32_use_frame(node)) {
1436                 if (is_ia32_need_stackent(node) || is_ia32_Load(node)) {
1437                         const ir_mode     *mode  = get_ia32_ls_mode(node);
1438                         const ia32_attr_t *attr  = get_ia32_attr_const(node);
1439                         int                align;
1440
1441                         if (is_ia32_is_reload(node)) {
1442                                 mode = get_spill_mode_mode(mode);
1443                         }
1444
1445                         if(attr->data.need_64bit_stackent) {
1446                                 mode = mode_Ls;
1447                         }
1448                         if(attr->data.need_32bit_stackent) {
1449                                 mode = mode_Is;
1450                         }
1451                         align = get_mode_size_bytes(mode);
1452                         be_node_needs_frame_entity(env, node, mode, align);
1453                 } else if (is_ia32_vfild(node) || is_ia32_xLoad(node)
1454                            || is_ia32_vfld(node)) {
1455                         const ir_mode *mode  = get_ia32_ls_mode(node);
1456                         int            align = 4;
1457                         be_node_needs_frame_entity(env, node, mode, align);
1458                 } else if(is_ia32_FldCW(node)) {
1459                         /* although 2 byte would be enough 4 byte performs best */
1460                         const ir_mode *mode  = mode_Iu;
1461                         int            align = 4;
1462                         be_node_needs_frame_entity(env, node, mode, align);
1463                 } else {
1464 #ifndef NDEBUG
1465                         assert(is_ia32_St(node) ||
1466                                    is_ia32_xStoreSimple(node) ||
1467                                    is_ia32_vfst(node) ||
1468                                    is_ia32_vfist(node) ||
1469                                    is_ia32_vfisttp(node) ||
1470                                is_ia32_FnstCW(node));
1471 #endif
1472                 }
1473         }
1474 }
1475
1476 /**
1477  * We transform Spill and Reload here. This needs to be done before
1478  * stack biasing otherwise we would miss the corrected offset for these nodes.
1479  */
1480 static void ia32_after_ra(void *self) {
1481         ia32_code_gen_t *cg = self;
1482         ir_graph *irg = cg->irg;
1483         be_fec_env_t *fec_env = be_new_frame_entity_coalescer(cg->birg);
1484
1485         /* create and coalesce frame entities */
1486         irg_walk_graph(irg, NULL, ia32_collect_frame_entity_nodes, fec_env);
1487         be_assign_entities(fec_env);
1488         be_free_frame_entity_coalescer(fec_env);
1489
1490         irg_block_walk_graph(irg, NULL, ia32_after_ra_walker, cg);
1491 }
1492
1493 /**
1494  * Last touchups for the graph before emit: x87 simulation to replace the
1495  * virtual with real x87 instructions, creating a block schedule and peephole
1496  * optimisations.
1497  */
1498 static void ia32_finish(void *self) {
1499         ia32_code_gen_t *cg = self;
1500         ir_graph        *irg = cg->irg;
1501
1502         ia32_finish_irg(irg, cg);
1503
1504         /* we might have to rewrite x87 virtual registers */
1505         if (cg->do_x87_sim) {
1506                 x87_simulate_graph(cg->arch_env, cg->birg);
1507         }
1508
1509         /* do peephole optimisations */
1510         ia32_peephole_optimization(cg);
1511
1512         /* create block schedule, this also removes empty blocks which might
1513          * produce critical edges */
1514         cg->blk_sched = be_create_block_schedule(irg, cg->birg->exec_freq);
1515 }
1516
1517 /**
1518  * Emits the code, closes the output file and frees
1519  * the code generator interface.
1520  */
1521 static void ia32_codegen(void *self) {
1522         ia32_code_gen_t *cg = self;
1523         ir_graph        *irg = cg->irg;
1524
1525         ia32_gen_routine(cg, irg);
1526
1527         cur_reg_set = NULL;
1528
1529         /* remove it from the isa */
1530         cg->isa->cg = NULL;
1531
1532         assert(ia32_current_cg == cg);
1533         ia32_current_cg = NULL;
1534
1535         /* de-allocate code generator */
1536         del_set(cg->reg_set);
1537         free(cg);
1538 }
1539
1540 /**
1541  * Returns the node representing the PIC base.
1542  */
1543 static ir_node *ia32_get_pic_base(void *self) {
1544         ir_node         *block;
1545         ia32_code_gen_t *cg      = self;
1546         ir_node         *get_eip = cg->get_eip;
1547         if (get_eip != NULL)
1548                 return get_eip;
1549
1550         block       = get_irg_start_block(cg->irg);
1551         get_eip     = new_rd_ia32_GetEIP(NULL, cg->irg, block);
1552         cg->get_eip = get_eip;
1553
1554         add_irn_dep(get_eip, get_irg_frame(cg->irg));
1555
1556         return get_eip;
1557 }
1558
1559 static void *ia32_cg_init(be_irg_t *birg);
1560
1561 static const arch_code_generator_if_t ia32_code_gen_if = {
1562         ia32_cg_init,
1563         ia32_get_pic_base,   /* return node used as base in pic code addresses */
1564         ia32_before_abi,     /* before abi introduce hook */
1565         ia32_prepare_graph,
1566         NULL,                /* spill */
1567         ia32_before_sched,   /* before scheduling hook */
1568         ia32_before_ra,      /* before register allocation hook */
1569         ia32_after_ra,       /* after register allocation hook */
1570         ia32_finish,         /* called before codegen */
1571         ia32_codegen         /* emit && done */
1572 };
1573
1574 /**
1575  * Initializes a IA32 code generator.
1576  */
1577 static void *ia32_cg_init(be_irg_t *birg) {
1578         ia32_isa_t      *isa = (ia32_isa_t *)birg->main_env->arch_env;
1579         ia32_code_gen_t *cg  = xcalloc(1, sizeof(*cg));
1580
1581         cg->impl      = &ia32_code_gen_if;
1582         cg->irg       = birg->irg;
1583         cg->reg_set   = new_set(ia32_cmp_irn_reg_assoc, 1024);
1584         cg->isa       = isa;
1585         cg->arch_env  = birg->main_env->arch_env;
1586         cg->birg      = birg;
1587         cg->blk_sched = NULL;
1588         cg->dump      = (birg->main_env->options->dump_flags & DUMP_BE) ? 1 : 0;
1589         cg->gprof     = (birg->main_env->options->gprof) ? 1 : 0;
1590
1591         if (cg->gprof) {
1592                 /* Linux gprof implementation needs base pointer */
1593                 birg->main_env->options->omit_fp = 0;
1594         }
1595
1596         /* enter it */
1597         isa->cg = cg;
1598
1599 #ifndef NDEBUG
1600         if (isa->name_obst) {
1601                 obstack_free(isa->name_obst, NULL);
1602                 obstack_init(isa->name_obst);
1603         }
1604 #endif /* NDEBUG */
1605
1606         cur_reg_set = cg->reg_set;
1607
1608         assert(ia32_current_cg == NULL);
1609         ia32_current_cg = cg;
1610
1611         return (arch_code_generator_t *)cg;
1612 }
1613
1614
1615
1616 /*****************************************************************
1617  *  ____             _                  _   _____  _____
1618  * |  _ \           | |                | | |_   _|/ ____|  /\
1619  * | |_) | __ _  ___| | _____ _ __   __| |   | | | (___   /  \
1620  * |  _ < / _` |/ __| |/ / _ \ '_ \ / _` |   | |  \___ \ / /\ \
1621  * | |_) | (_| | (__|   <  __/ | | | (_| |  _| |_ ____) / ____ \
1622  * |____/ \__,_|\___|_|\_\___|_| |_|\__,_| |_____|_____/_/    \_\
1623  *
1624  *****************************************************************/
1625
1626 /**
1627  * Set output modes for GCC
1628  */
1629 static const tarval_mode_info mo_integer = {
1630         TVO_HEX,
1631         "0x",
1632         NULL,
1633 };
1634
1635 /*
1636  * set the tarval output mode of all integer modes to decimal
1637  */
1638 static void set_tarval_output_modes(void)
1639 {
1640         int i;
1641
1642         for (i = get_irp_n_modes() - 1; i >= 0; --i) {
1643                 ir_mode *mode = get_irp_mode(i);
1644
1645                 if (mode_is_int(mode))
1646                         set_tarval_mode_output_option(mode, &mo_integer);
1647         }
1648 }
1649
1650 const arch_isa_if_t ia32_isa_if;
1651
1652 /**
1653  * The template that generates a new ISA object.
1654  * Note that this template can be changed by command line
1655  * arguments.
1656  */
1657 static ia32_isa_t ia32_isa_template = {
1658         {
1659                 &ia32_isa_if,            /* isa interface implementation */
1660                 &ia32_gp_regs[REG_ESP],  /* stack pointer register */
1661                 &ia32_gp_regs[REG_EBP],  /* base pointer register */
1662                 -1,                      /* stack direction */
1663                 2,                       /* power of two stack alignment, 2^2 == 4 */
1664                 NULL,                    /* main environment */
1665                 7,                       /* costs for a spill instruction */
1666                 5,                       /* costs for a reload instruction */
1667         },
1668         NULL,                    /* 16bit register names */
1669         NULL,                    /* 8bit register names */
1670         NULL,                    /* 8bit register names high */
1671         NULL,                    /* types */
1672         NULL,                    /* tv_ents */
1673         NULL,                    /* current code generator */
1674         NULL,                    /* abstract machine */
1675 #ifndef NDEBUG
1676         NULL,                    /* name obstack */
1677 #endif
1678 };
1679
1680 static void init_asm_constraints(void)
1681 {
1682         be_init_default_asm_constraint_flags();
1683
1684         asm_constraint_flags['a'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1685         asm_constraint_flags['b'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1686         asm_constraint_flags['c'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1687         asm_constraint_flags['d'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1688         asm_constraint_flags['D'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1689         asm_constraint_flags['S'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1690         asm_constraint_flags['Q'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1691         asm_constraint_flags['q'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1692         asm_constraint_flags['A'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1693         asm_constraint_flags['l'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1694         asm_constraint_flags['R'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1695         asm_constraint_flags['r'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1696         asm_constraint_flags['p'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1697         asm_constraint_flags['f'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1698         asm_constraint_flags['t'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1699         asm_constraint_flags['u'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1700         asm_constraint_flags['Y'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1701         asm_constraint_flags['X'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1702         asm_constraint_flags['n'] = ASM_CONSTRAINT_FLAG_SUPPORTS_IMMEDIATE;
1703         asm_constraint_flags['g'] = ASM_CONSTRAINT_FLAG_SUPPORTS_IMMEDIATE;
1704
1705         /* no support for autodecrement/autoincrement */
1706         asm_constraint_flags['<'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1707         asm_constraint_flags['>'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1708         /* no float consts */
1709         asm_constraint_flags['E'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1710         asm_constraint_flags['F'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1711         /* makes no sense on x86 */
1712         asm_constraint_flags['s'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1713         /* no support for sse consts yet */
1714         asm_constraint_flags['C'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1715         /* no support for x87 consts yet */
1716         asm_constraint_flags['G'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1717         /* no support for mmx registers yet */
1718         asm_constraint_flags['y'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1719         /* not available in 32bit mode */
1720         asm_constraint_flags['Z'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1721         asm_constraint_flags['e'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1722
1723         /* no code yet to determine register class needed... */
1724         asm_constraint_flags['X'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1725 }
1726
1727 /**
1728  * Initializes the backend ISA.
1729  */
1730 static arch_env_t *ia32_init(FILE *file_handle) {
1731         static int inited = 0;
1732         ia32_isa_t *isa;
1733         int        i, n;
1734
1735         if (inited)
1736                 return NULL;
1737         inited = 1;
1738
1739         set_tarval_output_modes();
1740
1741         isa = xmalloc(sizeof(*isa));
1742         memcpy(isa, &ia32_isa_template, sizeof(*isa));
1743
1744         if(mode_fpcw == NULL) {
1745                 mode_fpcw = new_ir_mode("Fpcw", irms_int_number, 16, 0, irma_none, 0);
1746         }
1747
1748         ia32_register_init();
1749         ia32_create_opcodes(&ia32_irn_ops);
1750
1751         be_emit_init(file_handle);
1752         isa->regs_16bit     = pmap_create();
1753         isa->regs_8bit      = pmap_create();
1754         isa->regs_8bit_high = pmap_create();
1755         isa->types          = pmap_create();
1756         isa->tv_ent         = pmap_create();
1757         isa->cpu            = ia32_init_machine_description();
1758
1759         ia32_build_16bit_reg_map(isa->regs_16bit);
1760         ia32_build_8bit_reg_map(isa->regs_8bit);
1761         ia32_build_8bit_reg_map_high(isa->regs_8bit_high);
1762
1763 #ifndef NDEBUG
1764         isa->name_obst = xmalloc(sizeof(*isa->name_obst));
1765         obstack_init(isa->name_obst);
1766 #endif /* NDEBUG */
1767
1768         /* enter the ISA object into the intrinsic environment */
1769         intrinsic_env.isa = isa;
1770         ia32_handle_intrinsics();
1771
1772         /* emit asm includes */
1773         n = get_irp_n_asms();
1774         for (i = 0; i < n; ++i) {
1775                 be_emit_cstring("#APP\n");
1776                 be_emit_ident(get_irp_asm(i));
1777                 be_emit_cstring("\n#NO_APP\n");
1778         }
1779
1780         /* needed for the debug support */
1781         be_gas_emit_switch_section(GAS_SECTION_TEXT);
1782         be_emit_cstring(".Ltext0:\n");
1783         be_emit_write_line();
1784
1785         /* we mark referenced global entities, so we can only emit those which
1786          * are actually referenced. (Note: you mustn't use the type visited flag
1787          * elsewhere in the backend)
1788          */
1789         inc_master_type_visited();
1790
1791         return &isa->arch_env;
1792 }
1793
1794
1795
1796 /**
1797  * Closes the output file and frees the ISA structure.
1798  */
1799 static void ia32_done(void *self) {
1800         ia32_isa_t *isa = self;
1801
1802         /* emit now all global declarations */
1803         be_gas_emit_decls(isa->arch_env.main_env, 1);
1804
1805         pmap_destroy(isa->regs_16bit);
1806         pmap_destroy(isa->regs_8bit);
1807         pmap_destroy(isa->regs_8bit_high);
1808         pmap_destroy(isa->tv_ent);
1809         pmap_destroy(isa->types);
1810
1811 #ifndef NDEBUG
1812         obstack_free(isa->name_obst, NULL);
1813 #endif /* NDEBUG */
1814
1815         be_emit_exit();
1816
1817         free(self);
1818 }
1819
1820
1821 /**
1822  * Return the number of register classes for this architecture.
1823  * We report always these:
1824  *  - the general purpose registers
1825  *  - the SSE floating point register set
1826  *  - the virtual floating point registers
1827  *  - the SSE vector register set
1828  */
1829 static unsigned ia32_get_n_reg_class(const void *self) {
1830         (void) self;
1831         return N_CLASSES;
1832 }
1833
1834 /**
1835  * Return the register class for index i.
1836  */
1837 static const arch_register_class_t *ia32_get_reg_class(const void *self,
1838                                                        unsigned i)
1839 {
1840         (void) self;
1841         assert(i < N_CLASSES);
1842         return &ia32_reg_classes[i];
1843 }
1844
1845 /**
1846  * Get the register class which shall be used to store a value of a given mode.
1847  * @param self The this pointer.
1848  * @param mode The mode in question.
1849  * @return A register class which can hold values of the given mode.
1850  */
1851 const arch_register_class_t *ia32_get_reg_class_for_mode(const void *self,
1852                 const ir_mode *mode)
1853 {
1854         (void) self;
1855
1856         if (mode_is_float(mode)) {
1857                 return ia32_cg_config.use_sse2 ? &ia32_reg_classes[CLASS_ia32_xmm] : &ia32_reg_classes[CLASS_ia32_vfp];
1858         }
1859         else
1860                 return &ia32_reg_classes[CLASS_ia32_gp];
1861 }
1862
1863 /**
1864  * Get the ABI restrictions for procedure calls.
1865  * @param self        The this pointer.
1866  * @param method_type The type of the method (procedure) in question.
1867  * @param abi         The abi object to be modified
1868  */
1869 static void ia32_get_call_abi(const void *self, ir_type *method_type,
1870                               be_abi_call_t *abi)
1871 {
1872         ir_type  *tp;
1873         ir_mode  *mode;
1874         unsigned  cc;
1875         int       n, i, regnum;
1876         int                 pop_amount = 0;
1877         be_abi_call_flags_t call_flags = be_abi_call_get_flags(abi);
1878
1879         (void) self;
1880
1881         /* set abi flags for calls */
1882         call_flags.bits.left_to_right         = 0;  /* always last arg first on stack */
1883         call_flags.bits.store_args_sequential = 0;
1884         /* call_flags.bits.try_omit_fp                 not changed: can handle both settings */
1885         call_flags.bits.fp_free               = 0;  /* the frame pointer is fixed in IA32 */
1886         call_flags.bits.call_has_imm          = 1;  /* No call immediates, we handle this by ourselves */
1887
1888         /* set parameter passing style */
1889         be_abi_call_set_flags(abi, call_flags, &ia32_abi_callbacks);
1890
1891         if (get_method_variadicity(method_type) == variadicity_variadic) {
1892                 /* pass all parameters of a variadic function on the stack */
1893                 cc = cc_cdecl_set;
1894         } else {
1895                 cc = get_method_calling_convention(method_type);
1896                 if (get_method_additional_properties(method_type) & mtp_property_private &&
1897                     ia32_cg_config.optimize_cc) {
1898                         /* set the calling conventions to register parameter */
1899                         cc = (cc & ~cc_bits) | cc_reg_param;
1900                 }
1901         }
1902
1903         /* we have to pop the shadow parameter ourself for compound calls */
1904         if( (get_method_calling_convention(method_type) & cc_compound_ret)
1905                         && !(cc & cc_reg_param)) {
1906                 pop_amount += get_mode_size_bytes(mode_P_data);
1907         }
1908
1909         n = get_method_n_params(method_type);
1910         for (i = regnum = 0; i < n; i++) {
1911                 ir_mode               *mode;
1912                 const arch_register_t *reg = NULL;
1913
1914                 tp   = get_method_param_type(method_type, i);
1915                 mode = get_type_mode(tp);
1916                 if (mode != NULL) {
1917                         reg  = ia32_get_RegParam_reg(cc, regnum, mode);
1918                 }
1919                 if (reg != NULL) {
1920                         be_abi_call_param_reg(abi, i, reg);
1921                         ++regnum;
1922                 } else {
1923                         /* Micro optimisation: if the mode is shorter than 4 bytes, load 4 bytes.
1924                          * movl has a shorter opcode than mov[sz][bw]l */
1925                         ir_mode *load_mode = mode;
1926
1927                         if (mode != NULL) {
1928                                 unsigned size = get_mode_size_bytes(mode);
1929
1930                                 if (cc & cc_callee_clear_stk) {
1931                                         pop_amount += (size + 3U) & ~3U;
1932                                 }
1933
1934                                 if (size < 4) load_mode = mode_Iu;
1935                         }
1936
1937                         be_abi_call_param_stack(abi, i, load_mode, 4, 0, 0);
1938                 }
1939         }
1940
1941         be_abi_call_set_pop(abi, pop_amount);
1942
1943         /* set return registers */
1944         n = get_method_n_ress(method_type);
1945
1946         assert(n <= 2 && "more than two results not supported");
1947
1948         /* In case of 64bit returns, we will have two 32bit values */
1949         if (n == 2) {
1950                 tp   = get_method_res_type(method_type, 0);
1951                 mode = get_type_mode(tp);
1952
1953                 assert(!mode_is_float(mode) && "two FP results not supported");
1954
1955                 tp   = get_method_res_type(method_type, 1);
1956                 mode = get_type_mode(tp);
1957
1958                 assert(!mode_is_float(mode) && "mixed INT, FP results not supported");
1959
1960                 be_abi_call_res_reg(abi, 0, &ia32_gp_regs[REG_EAX]);
1961                 be_abi_call_res_reg(abi, 1, &ia32_gp_regs[REG_EDX]);
1962         }
1963         else if (n == 1) {
1964                 const arch_register_t *reg;
1965
1966                 tp   = get_method_res_type(method_type, 0);
1967                 assert(is_atomic_type(tp));
1968                 mode = get_type_mode(tp);
1969
1970                 reg = mode_is_float(mode) ? &ia32_vfp_regs[REG_VF0] : &ia32_gp_regs[REG_EAX];
1971
1972                 be_abi_call_res_reg(abi, 0, reg);
1973         }
1974 }
1975
1976 int ia32_to_appear_in_schedule(void *block_env, const ir_node *irn)
1977 {
1978         (void) block_env;
1979
1980         if(!is_ia32_irn(irn)) {
1981                 return -1;
1982         }
1983
1984         if(is_ia32_NoReg_GP(irn) || is_ia32_NoReg_VFP(irn) || is_ia32_NoReg_XMM(irn)
1985                 || is_ia32_Unknown_GP(irn) || is_ia32_Unknown_XMM(irn)
1986                 || is_ia32_Unknown_VFP(irn) || is_ia32_ChangeCW(irn)
1987                 || is_ia32_Immediate(irn))
1988                 return 0;
1989
1990         return 1;
1991 }
1992
1993 /**
1994  * Initializes the code generator interface.
1995  */
1996 static const arch_code_generator_if_t *ia32_get_code_generator_if(void *self)
1997 {
1998         (void) self;
1999         return &ia32_code_gen_if;
2000 }
2001
2002 /**
2003  * Returns the estimated execution time of an ia32 irn.
2004  */
2005 static sched_timestep_t ia32_sched_exectime(void *env, const ir_node *irn) {
2006         (void) env;
2007         return is_ia32_irn(irn) ? ia32_get_op_estimated_cost(irn) : 1;
2008 }
2009
2010 list_sched_selector_t ia32_sched_selector;
2011
2012 /**
2013  * Returns the reg_pressure scheduler with to_appear_in_schedule() overloaded
2014  */
2015 static const list_sched_selector_t *ia32_get_list_sched_selector(
2016                 const void *self, list_sched_selector_t *selector)
2017 {
2018         (void) self;
2019         memcpy(&ia32_sched_selector, selector, sizeof(ia32_sched_selector));
2020         ia32_sched_selector.exectime              = ia32_sched_exectime;
2021         ia32_sched_selector.to_appear_in_schedule = ia32_to_appear_in_schedule;
2022         return &ia32_sched_selector;
2023 }
2024
2025 static const ilp_sched_selector_t *ia32_get_ilp_sched_selector(const void *self)
2026 {
2027         (void) self;
2028         return NULL;
2029 }
2030
2031 /**
2032  * Returns the necessary byte alignment for storing a register of given class.
2033  */
2034 static int ia32_get_reg_class_alignment(const void *self,
2035                                         const arch_register_class_t *cls)
2036 {
2037         ir_mode *mode = arch_register_class_mode(cls);
2038         int bytes     = get_mode_size_bytes(mode);
2039         (void) self;
2040
2041         if (mode_is_float(mode) && bytes > 8)
2042                 return 16;
2043         return bytes;
2044 }
2045
2046 static const be_execution_unit_t ***ia32_get_allowed_execution_units(
2047                 const void *self, const ir_node *irn)
2048 {
2049         static const be_execution_unit_t *_allowed_units_BRANCH[] = {
2050                 &ia32_execution_units_BRANCH[IA32_EXECUNIT_TP_BRANCH_BRANCH1],
2051                 &ia32_execution_units_BRANCH[IA32_EXECUNIT_TP_BRANCH_BRANCH2],
2052                 NULL,
2053         };
2054         static const be_execution_unit_t *_allowed_units_GP[] = {
2055                 &ia32_execution_units_GP[IA32_EXECUNIT_TP_GP_GP_EAX],
2056                 &ia32_execution_units_GP[IA32_EXECUNIT_TP_GP_GP_EBX],
2057                 &ia32_execution_units_GP[IA32_EXECUNIT_TP_GP_GP_ECX],
2058                 &ia32_execution_units_GP[IA32_EXECUNIT_TP_GP_GP_EDX],
2059                 &ia32_execution_units_GP[IA32_EXECUNIT_TP_GP_GP_ESI],
2060                 &ia32_execution_units_GP[IA32_EXECUNIT_TP_GP_GP_EDI],
2061                 &ia32_execution_units_GP[IA32_EXECUNIT_TP_GP_GP_EBP],
2062                 NULL,
2063         };
2064         static const be_execution_unit_t *_allowed_units_DUMMY[] = {
2065                 &be_machine_execution_units_DUMMY[0],
2066                 NULL,
2067         };
2068         static const be_execution_unit_t **_units_callret[] = {
2069                 _allowed_units_BRANCH,
2070                 NULL
2071         };
2072         static const be_execution_unit_t **_units_other[] = {
2073                 _allowed_units_GP,
2074                 NULL
2075         };
2076         static const be_execution_unit_t **_units_dummy[] = {
2077                 _allowed_units_DUMMY,
2078                 NULL
2079         };
2080         const be_execution_unit_t ***ret;
2081         (void) self;
2082
2083         if (is_ia32_irn(irn)) {
2084                 ret = get_ia32_exec_units(irn);
2085         }
2086         else if (is_be_node(irn)) {
2087                 if (be_is_Call(irn) || be_is_Return(irn)) {
2088                         ret = _units_callret;
2089                 }
2090                 else if (be_is_Barrier(irn)) {
2091                         ret = _units_dummy;
2092                 }
2093                 else {
2094                          ret = _units_other;
2095                 }
2096         }
2097         else {
2098                 ret = _units_dummy;
2099         }
2100
2101         return ret;
2102 }
2103
2104 /**
2105  * Return the abstract ia32 machine.
2106  */
2107 static const be_machine_t *ia32_get_machine(const void *self) {
2108         const ia32_isa_t *isa = self;
2109         return isa->cpu;
2110 }
2111
2112 /**
2113  * Return irp irgs in the desired order.
2114  */
2115 static ir_graph **ia32_get_irg_list(const void *self, ir_graph ***irg_list)
2116 {
2117         (void) self;
2118         (void) irg_list;
2119         return NULL;
2120 }
2121
2122 /**
2123  * Allows or disallows the creation of Psi nodes for the given Phi nodes.
2124  * @return 1 if allowed, 0 otherwise
2125  */
2126 static int ia32_is_psi_allowed(ir_node *sel, ir_node *phi_list, int i, int j)
2127 {
2128         ir_node *phi;
2129         ir_node *cmp = NULL;
2130
2131         /* we can't handle psis with 64bit compares yet */
2132         if (is_Proj(sel)) {
2133                 cmp = get_Proj_pred(sel);
2134                 if (is_Cmp(cmp)) {
2135                         ir_node *left     = get_Cmp_left(cmp);
2136                         ir_mode *cmp_mode = get_irn_mode(left);
2137                         if (!mode_is_float(cmp_mode) && get_mode_size_bits(cmp_mode) > 32)
2138                                 return 0;
2139                 } else {
2140                         cmp = NULL;
2141                 }
2142         }
2143
2144         if (ia32_cg_config.use_cmov) {
2145                 if (ia32_cg_config.use_sse2 && cmp != NULL) {
2146                         pn_Cmp pn   = get_Proj_proj(sel);
2147                         ir_node *cl = get_Cmp_left(cmp);
2148                         ir_node *cr = get_Cmp_right(cmp);
2149
2150                         /* check the Phi nodes: no 64bit and no floating point cmov */
2151                         for (phi = phi_list; phi; phi = get_Phi_next(phi)) {
2152                                 ir_mode *mode = get_irn_mode(phi);
2153
2154                                 if (mode_is_float(mode)) {
2155                                         /* check for Min, Max */
2156                                         ir_node *t = get_Phi_pred(phi, i);
2157                                         ir_node *f = get_Phi_pred(phi, j);
2158                                         int res    = 0;
2159
2160                                         /* SSE2 supports Min & Max */
2161                                         if (pn == pn_Cmp_Lt || pn == pn_Cmp_Le || pn == pn_Cmp_Ge || pn == pn_Cmp_Gt) {
2162                                                 if (cl == t && cr == f) {
2163                                                         /* Psi(a <=/>= b, a, b) => MIN, MAX */
2164                                                         res = 1;
2165                                                 } else if (cl == f && cr == t) {
2166                                                         /* Psi(a <=/>= b, b, a) => MAX, MIN */
2167                                                         res = 1;
2168                                                 }
2169                                         }
2170                                         if (! res)
2171                                                 return 0;
2172
2173                                 } else if (get_mode_size_bits(mode) > 32)
2174                                         return 0;
2175                         }
2176                 } else {
2177                         /* check the Phi nodes: no 64bit and no floating point cmov */
2178                         for (phi = phi_list; phi; phi = get_Phi_next(phi)) {
2179                                 ir_mode *mode = get_irn_mode(phi);
2180
2181                                 if (mode_is_float(mode) || get_mode_size_bits(mode) > 32)
2182                                         return 0;
2183                         }
2184                 }
2185
2186                 return 1;
2187         } else {
2188                 ir_node *cl, *cr;
2189                 pn_Cmp  pn;
2190
2191                 /* No cmov, only some special cases */
2192                 if (cmp == NULL)
2193                         return 0;
2194
2195                 /* Now some supported cases here */
2196                 pn = get_Proj_proj(sel);
2197                 cl = get_Cmp_left(cmp);
2198                 cr = get_Cmp_right(cmp);
2199
2200                 for (phi = phi_list; phi; phi = get_Phi_next(phi)) {
2201                         ir_mode *mode = get_irn_mode(phi);
2202                         int res = 0;
2203                         ir_node *t, *f;
2204
2205                         t = get_Phi_pred(phi, i);
2206                         f = get_Phi_pred(phi, j);
2207
2208                         /* no floating point and no 64bit yet */
2209                         if (mode_is_float(mode) || get_mode_size_bits(mode) > 32)
2210                                 return 0;
2211
2212                         if (is_Const(t) && is_Const(f)) {
2213                                 if ((is_Const_null(t) && is_Const_one(f)) || (is_Const_one(t) && is_Const_null(f))) {
2214                                         /* always support Psi(x, C1, C2) */
2215                                         res = 1;
2216                                 }
2217                         } else if (pn == pn_Cmp_Lt || pn == pn_Cmp_Le || pn == pn_Cmp_Ge || pn == pn_Cmp_Gt) {
2218                                 if (0) {
2219 #if 0
2220                                 } else if (cl == t && cr == f) {
2221                                         /* Psi(a <=/>= b, a, b) => Min, Max */
2222                                         res = 1;
2223                                 } else if (cl == f && cr == t) {
2224                                         /* Psi(a <=/>= b, b, a) => Max, Min */
2225                                         res = 1;
2226 #endif
2227                                 } else if ((pn & pn_Cmp_Gt) && !mode_is_signed(mode) &&
2228                                            is_Const(f) && is_Const_null(f) && is_Sub(t) &&
2229                                            get_Sub_left(t) == cl && get_Sub_right(t) == cr) {
2230                                         /* Psi(a >=u b, a - b, 0) unsigned Doz */
2231                                         res = 1;
2232                                 } else if ((pn & pn_Cmp_Lt) && !mode_is_signed(mode) &&
2233                                            is_Const(t) && is_Const_null(t) && is_Sub(f) &&
2234                                            get_Sub_left(f) == cl && get_Sub_right(f) == cr) {
2235                                         /* Psi(a <=u b, 0, a - b) unsigned Doz */
2236                                         res = 1;
2237                                 } else if (is_Const(cr) && is_Const_null(cr)) {
2238                                         if (cl == t && is_Minus(f) && get_Minus_op(f) == cl) {
2239                                                 /* Psi(a <=/>= 0 ? a : -a) Nabs/Abs */
2240                                                 res = 1;
2241                                         } else if (cl == f && is_Minus(t) && get_Minus_op(t) == cl) {
2242                                                 /* Psi(a <=/>= 0 ? -a : a) Abs/Nabs */
2243                                                 res = 1;
2244                                         }
2245                                 }
2246                         }
2247                         if (! res)
2248                                 return 0;
2249                 }
2250                 /* all checks passed */
2251                 return 1;
2252         }
2253         return 0;
2254 }
2255
2256 static asm_constraint_flags_t ia32_parse_asm_constraint(const void *self, const char **c)
2257 {
2258         (void) self;
2259         (void) c;
2260
2261         /* we already added all our simple flags to the flags modifier list in
2262          * init, so this flag we don't know. */
2263         return ASM_CONSTRAINT_FLAG_INVALID;
2264 }
2265
2266 static int ia32_is_valid_clobber(const void *self, const char *clobber)
2267 {
2268         (void) self;
2269
2270         return ia32_get_clobber_register(clobber) != NULL;
2271 }
2272
2273 /**
2274  * Returns the libFirm configuration parameter for this backend.
2275  */
2276 static const backend_params *ia32_get_libfirm_params(void) {
2277         static const ir_settings_if_conv_t ifconv = {
2278                 4,                    /* maxdepth, doesn't matter for Psi-conversion */
2279                 ia32_is_psi_allowed   /* allows or disallows Psi creation for given selector */
2280         };
2281         static const ir_settings_arch_dep_t ad = {
2282                 1,                   /* also use subs */
2283                 4,                   /* maximum shifts */
2284                 31,                  /* maximum shift amount */
2285                 ia32_evaluate_insn,  /* evaluate the instruction sequence */
2286
2287                 1,  /* allow Mulhs */
2288                 1,  /* allow Mulus */
2289                 32  /* Mulh allowed up to 32 bit */
2290         };
2291         static backend_params p = {
2292                 1,     /* need dword lowering */
2293                 1,     /* support inline assembly */
2294                 0,     /* no immediate floating point mode. */
2295                 NULL,  /* no additional opcodes */
2296                 NULL,  /* will be set later */
2297                 ia32_create_intrinsic_fkt,
2298                 &intrinsic_env,  /* context for ia32_create_intrinsic_fkt */
2299                 NULL,  /* will be set below */
2300                 NULL   /* will be set below */
2301         };
2302
2303         ia32_setup_cg_config();
2304
2305         /* doesn't really belong here, but this is the earliest place the backend
2306          * is called... */
2307         init_asm_constraints();
2308
2309         p.dep_param    = &ad;
2310         p.if_conv_info = &ifconv;
2311         return &p;
2312 }
2313
2314 static const lc_opt_enum_int_items_t gas_items[] = {
2315         { "elf",     GAS_FLAVOUR_ELF },
2316         { "mingw",   GAS_FLAVOUR_MINGW  },
2317         { "yasm",    GAS_FLAVOUR_YASM   },
2318         { "macho",   GAS_FLAVOUR_MACH_O },
2319         { NULL,      0 }
2320 };
2321
2322 static lc_opt_enum_int_var_t gas_var = {
2323         (int*) &be_gas_flavour, gas_items
2324 };
2325
2326 static const lc_opt_enum_int_items_t transformer_items[] = {
2327         { "default", TRANSFORMER_DEFAULT },
2328 #ifdef FIRM_GRGEN_BE
2329         { "pbqp",    TRANSFORMER_PBQP    },
2330 #endif
2331         { NULL,      0                   }
2332 };
2333
2334 static lc_opt_enum_int_var_t transformer_var = {
2335         (int*)&be_transformer, transformer_items
2336 };
2337
2338 static const lc_opt_table_entry_t ia32_options[] = {
2339         LC_OPT_ENT_ENUM_INT("gasmode", "set the GAS compatibility mode", &gas_var),
2340         LC_OPT_ENT_ENUM_INT("transformer", "the transformer used for code selection", &transformer_var),
2341         LC_OPT_ENT_INT("stackalign", "set power of two stack alignment for calls",
2342                        &ia32_isa_template.arch_env.stack_alignment),
2343         LC_OPT_LAST
2344 };
2345
2346 const arch_isa_if_t ia32_isa_if = {
2347         ia32_init,
2348         ia32_done,
2349         ia32_get_n_reg_class,
2350         ia32_get_reg_class,
2351         ia32_get_reg_class_for_mode,
2352         ia32_get_call_abi,
2353         ia32_get_code_generator_if,
2354         ia32_get_list_sched_selector,
2355         ia32_get_ilp_sched_selector,
2356         ia32_get_reg_class_alignment,
2357         ia32_get_libfirm_params,
2358         ia32_get_allowed_execution_units,
2359         ia32_get_machine,
2360         ia32_get_irg_list,
2361         ia32_parse_asm_constraint,
2362         ia32_is_valid_clobber
2363 };
2364
2365 void ia32_init_emitter(void);
2366 void ia32_init_finish(void);
2367 void ia32_init_optimize(void);
2368 void ia32_init_transform(void);
2369 void ia32_init_x87(void);
2370
2371 void be_init_arch_ia32(void)
2372 {
2373         lc_opt_entry_t *be_grp   = lc_opt_get_grp(firm_opt_get_root(), "be");
2374         lc_opt_entry_t *ia32_grp = lc_opt_get_grp(be_grp, "ia32");
2375
2376         lc_opt_add_table(ia32_grp, ia32_options);
2377         be_register_isa_if("ia32", &ia32_isa_if);
2378
2379         FIRM_DBG_REGISTER(dbg, "firm.be.ia32.cg");
2380
2381         ia32_init_emitter();
2382         ia32_init_finish();
2383         ia32_init_optimize();
2384         ia32_init_transform();
2385         ia32_init_x87();
2386         ia32_init_architecture();
2387 }
2388
2389 BE_REGISTER_MODULE_CONSTRUCTOR(be_init_arch_ia32);