nsz Git - libfirm/blob - ir/be/ia32/bearch_ia32.c

   1 /*
   2  * Copyright (C) 1995-2008 University of Karlsruhe.  All right reserved.
   3  *
   4  * This file is part of libFirm.
   5  *
   6  * This file may be distributed and/or modified under the terms of the
   7  * GNU General Public License version 2 as published by the Free Software
   8  * Foundation and appearing in the file LICENSE.GPL included in the
   9  * packaging of this file.
  10  *
  11  * Licensees holding valid libFirm Professional Edition licenses may use
  12  * this file in accordance with the libFirm Commercial License.
  13  * Agreement provided with the Software.
  14  *
  15  * This file is provided AS IS with NO WARRANTY OF ANY KIND, INCLUDING THE
  16  * WARRANTY OF DESIGN, MERCHANTABILITY AND FITNESS FOR A PARTICULAR
  17  * PURPOSE.
  18  */
  19
  20 /**
  21  * @file
  22  * @brief       This is the main ia32 firm backend driver.
  23  * @author      Christian Wuerdig
  24  * @version     $Id$
  25  */
  26 #include "config.h"
  27
  28 #include "lc_opts.h"
  29 #include "lc_opts_enum.h"
  30
  31 #include <math.h>
  32
  33 #include "pseudo_irg.h"
  34 #include "irarch.h"
  35 #include "irgwalk.h"
  36 #include "irprog.h"
  37 #include "irprintf.h"
  38 #include "iredges_t.h"
  39 #include "ircons.h"
  40 #include "irflag.h"
  41 #include "irgmod.h"
  42 #include "irgopt.h"
  43 #include "irbitset.h"
  44 #include "irgopt.h"
  45 #include "pdeq.h"
  46 #include "pset.h"
  47 #include "debug.h"
  48 #include "error.h"
  49 #include "xmalloc.h"
  50 #include "irtools.h"
  51 #include "iroptimize.h"
  52 #include "instrument.h"
  53
  54 #include "../beabi.h"
  55 #include "../beirg.h"
  56 #include "../benode.h"
  57 #include "../belower.h"
  58 #include "../besched.h"
  59 #include "be.h"
  60 #include "../be_t.h"
  61 #include "../beirgmod.h"
  62 #include "../be_dbgout.h"
  63 #include "../beblocksched.h"
  64 #include "../bemachine.h"
  65 #include "../beilpsched.h"
  66 #include "../bespillslots.h"
  67 #include "../bemodule.h"
  68 #include "../begnuas.h"
  69 #include "../bestate.h"
  70 #include "../beflags.h"
  71 #include "../betranshlp.h"
  72 #include "../belistsched.h"
  73
  74 #include "bearch_ia32_t.h"
  75
  76 #include "ia32_new_nodes.h"
  77 #include "gen_ia32_regalloc_if.h"
  78 #include "gen_ia32_machine.h"
  79 #include "ia32_common_transform.h"
  80 #include "ia32_transform.h"
  81 #include "ia32_emitter.h"
  82 #include "ia32_map_regs.h"
  83 #include "ia32_optimize.h"
  84 #include "ia32_x87.h"
  85 #include "ia32_dbg_stat.h"
  86 #include "ia32_finish.h"
  87 #include "ia32_util.h"
  88 #include "ia32_fpu.h"
  89 #include "ia32_architecture.h"
  90
  91 #ifdef FIRM_GRGEN_BE
  92 #include "ia32_pbqp_transform.h"
  93
  94 transformer_t be_transformer = TRANSFORMER_DEFAULT;
  95 #endif
  96
  97 DEBUG_ONLY(static firm_dbg_module_t *dbg = NULL;)
  98
  99 /* TODO: ugly */
 100 static set *cur_reg_set = NULL;
 101
 102 ir_mode         *mode_fpcw       = NULL;
 103 ia32_code_gen_t *ia32_current_cg = NULL;
 104
 105 /** The current omit-fp state */
 106 static unsigned ia32_curr_fp_ommitted  = 0;
 107 static ir_type *omit_fp_between_type   = NULL;
 108 static ir_type *between_type           = NULL;
 109 static ir_entity *old_bp_ent           = NULL;
 110 static ir_entity *ret_addr_ent         = NULL;
 111 static ir_entity *omit_fp_ret_addr_ent = NULL;
 112
 113 /**
 114  * The environment for the intrinsic mapping.
 115  */
 116 static ia32_intrinsic_env_t intrinsic_env = {
 117         NULL,    /* the isa */
 118         NULL,    /* the irg, these entities belong to */
 119         NULL,    /* entity for __divdi3 library call */
 120         NULL,    /* entity for __moddi3 library call */
 121         NULL,    /* entity for __udivdi3 library call */
 122         NULL,    /* entity for __umoddi3 library call */
 123 };
 124
 125
 126 typedef ir_node *(*create_const_node_func) (dbg_info *dbg, ir_node *block);
 127
 128 /**
 129  * Used to create per-graph unique pseudo nodes.
 130  */
 131 static inline ir_node *create_const(ia32_code_gen_t *cg, ir_node **place,
 132                                     create_const_node_func func,
 133                                     const arch_register_t* reg)
 134 {
 135         ir_node *block, *res;
 136
 137         if(*place != NULL)
 138                 return *place;
 139
 140         block = get_irg_start_block(cg->irg);
 141         res = func(NULL, block);
 142         arch_set_irn_register(res, reg);
 143         *place = res;
 144
 145         return res;
 146 }
 147
 148 /* Creates the unique per irg GP NoReg node. */
 149 ir_node *ia32_new_NoReg_gp(ia32_code_gen_t *cg)
 150 {
 151         return create_const(cg, &cg->noreg_gp, new_bd_ia32_NoReg_GP,
 152                             &ia32_gp_regs[REG_GP_NOREG]);
 153 }
 154
 155 ir_node *ia32_new_NoReg_vfp(ia32_code_gen_t *cg)
 156 {
 157         return create_const(cg, &cg->noreg_vfp, new_bd_ia32_NoReg_VFP,
 158                             &ia32_vfp_regs[REG_VFP_NOREG]);
 159 }
 160
 161 ir_node *ia32_new_NoReg_xmm(ia32_code_gen_t *cg)
 162 {
 163         return create_const(cg, &cg->noreg_xmm, new_bd_ia32_NoReg_XMM,
 164                             &ia32_xmm_regs[REG_XMM_NOREG]);
 165 }
 166
 167 ir_node *ia32_new_Unknown_gp(ia32_code_gen_t *cg)
 168 {
 169         return create_const(cg, &cg->unknown_gp, new_bd_ia32_Unknown_GP,
 170                             &ia32_gp_regs[REG_GP_UKNWN]);
 171 }
 172
 173 ir_node *ia32_new_Unknown_vfp(ia32_code_gen_t *cg)
 174 {
 175         return create_const(cg, &cg->unknown_vfp, new_bd_ia32_Unknown_VFP,
 176                             &ia32_vfp_regs[REG_VFP_UKNWN]);
 177 }
 178
 179 ir_node *ia32_new_Unknown_xmm(ia32_code_gen_t *cg)
 180 {
 181         return create_const(cg, &cg->unknown_xmm, new_bd_ia32_Unknown_XMM,
 182                             &ia32_xmm_regs[REG_XMM_UKNWN]);
 183 }
 184
 185 ir_node *ia32_new_Fpu_truncate(ia32_code_gen_t *cg)
 186 {
 187         return create_const(cg, &cg->fpu_trunc_mode, new_bd_ia32_ChangeCW,
 188                         &ia32_fp_cw_regs[REG_FPCW]);
 189 }
 190
 191
 192 /**
 193  * Returns the admissible noreg register node for input register pos of node irn.
 194  */
 195 static ir_node *ia32_get_admissible_noreg(ia32_code_gen_t *cg, ir_node *irn, int pos)
 196 {
 197         const arch_register_req_t *req = arch_get_register_req(irn, pos);
 198
 199         assert(req != NULL && "Missing register requirements");
 200         if (req->cls == &ia32_reg_classes[CLASS_ia32_gp])
 201                 return ia32_new_NoReg_gp(cg);
 202
 203         if (ia32_cg_config.use_sse2) {
 204                 return ia32_new_NoReg_xmm(cg);
 205         } else {
 206                 return ia32_new_NoReg_vfp(cg);
 207         }
 208 }
 209
 210 /**************************************************
 211  *                         _ _              _  __
 212  *                        | | |            (_)/ _|
 213  *  _ __ ___  __ _    __ _| | | ___   ___   _| |_
 214  * | '__/ _ \/ _` |  / _` | | |/ _ \ / __| | |  _|
 215  * | | |  __/ (_| | | (_| | | | (_) | (__  | | |
 216  * |_|  \___|\__, |  \__,_|_|_|\___/ \___| |_|_|
 217  *            __/ |
 218  *           |___/
 219  **************************************************/
 220
 221 static const arch_register_req_t *get_ia32_SwitchJmp_out_req(
 222                 const ir_node *node, int pos)
 223 {
 224         (void) node;
 225         (void) pos;
 226         return arch_no_register_req;
 227 }
 228
 229 static arch_irn_class_t ia32_classify(const ir_node *irn)
 230 {
 231         arch_irn_class_t classification = 0;
 232
 233         assert(is_ia32_irn(irn));
 234
 235         if (is_ia32_is_reload(irn))
 236                 classification |= arch_irn_class_reload;
 237
 238         if (is_ia32_is_spill(irn))
 239                 classification |= arch_irn_class_spill;
 240
 241         if (is_ia32_is_remat(irn))
 242                 classification |= arch_irn_class_remat;
 243
 244         return classification;
 245 }
 246
 247 /**
 248  * The IA32 ABI callback object.
 249  */
 250 typedef struct {
 251         be_abi_call_flags_bits_t flags;  /**< The call flags. */
 252         const arch_env_t *aenv;          /**< The architecture environment. */
 253         ir_graph *irg;                   /**< The associated graph. */
 254 } ia32_abi_env_t;
 255
 256 static ir_entity *ia32_get_frame_entity(const ir_node *irn)
 257 {
 258         return is_ia32_irn(irn) ? get_ia32_frame_ent(irn) : NULL;
 259 }
 260
 261 static void ia32_set_frame_entity(ir_node *irn, ir_entity *ent)
 262 {
 263         set_ia32_frame_ent(irn, ent);
 264 }
 265
 266 static void ia32_set_frame_offset(ir_node *irn, int bias)
 267 {
 268         if (get_ia32_frame_ent(irn) == NULL)
 269                 return;
 270
 271         if (is_ia32_Pop(irn) || is_ia32_PopMem(irn)) {
 272                 ia32_code_gen_t *cg = ia32_current_cg;
 273                 int omit_fp = be_abi_omit_fp(cg->birg->abi);
 274                 if (omit_fp) {
 275                         /* Pop nodes modify the stack pointer before calculating the
 276                          * destination address, so fix this here
 277                          */
 278                         bias -= 4;
 279                 }
 280         }
 281         add_ia32_am_offs_int(irn, bias);
 282 }
 283
 284 static int ia32_get_sp_bias(const ir_node *node)
 285 {
 286         if (is_ia32_Call(node))
 287                 return -(int)get_ia32_call_attr_const(node)->pop;
 288
 289         if (is_ia32_Push(node))
 290                 return 4;
 291
 292         if (is_ia32_Pop(node) || is_ia32_PopMem(node))
 293                 return -4;
 294
 295         return 0;
 296 }
 297
 298 /**
 299  * Generate the routine prologue.
 300  *
 301  * @param self       The callback object.
 302  * @param mem        A pointer to the mem node. Update this if you define new memory.
 303  * @param reg_map    A map mapping all callee_save/ignore/parameter registers to their defining nodes.
 304  * @param stack_bias Points to the current stack bias, can be modified if needed.
 305  *
 306  * @return           The register which shall be used as a stack frame base.
 307  *
 308  * All nodes which define registers in @p reg_map must keep @p reg_map current.
 309  */
 310 static const arch_register_t *ia32_abi_prologue(void *self, ir_node **mem, pmap *reg_map, int *stack_bias)
 311 {
 312         ia32_abi_env_t   *env      = self;
 313         ia32_code_gen_t  *cg       = ia32_current_cg;
 314         const arch_env_t *arch_env = env->aenv;
 315
 316         ia32_curr_fp_ommitted = env->flags.try_omit_fp;
 317         if (! env->flags.try_omit_fp) {
 318                 ir_node  *bl      = get_irg_start_block(env->irg);
 319                 ir_node  *curr_sp = be_abi_reg_map_get(reg_map, arch_env->sp);
 320                 ir_node  *curr_bp = be_abi_reg_map_get(reg_map, arch_env->bp);
 321                 ir_node  *noreg   = ia32_new_NoReg_gp(cg);
 322                 ir_node  *push;
 323
 324                 /* mark bp register as ignore */
 325                 be_set_constr_single_reg_out(get_Proj_pred(curr_bp),
 326                                 get_Proj_proj(curr_bp), arch_env->bp, arch_register_req_type_ignore);
 327
 328                 /* push ebp */
 329                 push    = new_bd_ia32_Push(NULL, bl, noreg, noreg, *mem, curr_bp, curr_sp);
 330                 curr_sp = new_r_Proj(bl, push, get_irn_mode(curr_sp), pn_ia32_Push_stack);
 331                 *mem    = new_r_Proj(bl, push, mode_M, pn_ia32_Push_M);
 332
 333                 /* the push must have SP out register */
 334                 arch_set_irn_register(curr_sp, arch_env->sp);
 335
 336                 /* this modifies the stack bias, because we pushed 32bit */
 337                 *stack_bias -= 4;
 338
 339                 /* move esp to ebp */
 340                 curr_bp = be_new_Copy(arch_env->bp->reg_class, bl, curr_sp);
 341                 be_set_constr_single_reg_out(curr_bp, 0, arch_env->bp,
 342                                              arch_register_req_type_ignore);
 343
 344                 /* beware: the copy must be done before any other sp use */
 345                 curr_sp = be_new_CopyKeep_single(arch_env->sp->reg_class, bl, curr_sp, curr_bp, get_irn_mode(curr_sp));
 346                 be_set_constr_single_reg_out(curr_sp, 0, arch_env->sp,
 347                                                      arch_register_req_type_produces_sp);
 348
 349                 be_abi_reg_map_set(reg_map, arch_env->sp, curr_sp);
 350                 be_abi_reg_map_set(reg_map, arch_env->bp, curr_bp);
 351
 352                 return arch_env->bp;
 353         }
 354
 355         return arch_env->sp;
 356 }
 357
 358 /**
 359  * Generate the routine epilogue.
 360  * @param self    The callback object.
 361  * @param bl      The block for the epilog
 362  * @param mem     A pointer to the mem node. Update this if you define new memory.
 363  * @param reg_map A map mapping all callee_save/ignore/parameter registers to their defining nodes.
 364  * @return        The register which shall be used as a stack frame base.
 365  *
 366  * All nodes which define registers in @p reg_map must keep @p reg_map current.
 367  */
 368 static void ia32_abi_epilogue(void *self, ir_node *bl, ir_node **mem, pmap *reg_map)
 369 {
 370         ia32_abi_env_t   *env      = self;
 371         const arch_env_t *arch_env = env->aenv;
 372         ir_node          *curr_sp  = be_abi_reg_map_get(reg_map, arch_env->sp);
 373         ir_node          *curr_bp  = be_abi_reg_map_get(reg_map, arch_env->bp);
 374
 375         if (env->flags.try_omit_fp) {
 376                 /* simply remove the stack frame here */
 377                 curr_sp = be_new_IncSP(arch_env->sp, bl, curr_sp, BE_STACK_FRAME_SIZE_SHRINK, 0);
 378         } else {
 379                 ir_mode *mode_bp = arch_env->bp->reg_class->mode;
 380
 381                 if (ia32_cg_config.use_leave) {
 382                         ir_node *leave;
 383
 384                         /* leave */
 385                         leave   = new_bd_ia32_Leave(NULL, bl, curr_bp);
 386                         curr_bp = new_r_Proj(bl, leave, mode_bp, pn_ia32_Leave_frame);
 387                         curr_sp = new_r_Proj(bl, leave, get_irn_mode(curr_sp), pn_ia32_Leave_stack);
 388                 } else {
 389                         ir_node *pop;
 390
 391                         /* the old SP is not needed anymore (kill the proj) */
 392                         assert(is_Proj(curr_sp));
 393                         kill_node(curr_sp);
 394
 395                         /* copy ebp to esp */
 396                         curr_sp = be_new_Copy(&ia32_reg_classes[CLASS_ia32_gp], bl, curr_bp);
 397                         arch_set_irn_register(curr_sp, arch_env->sp);
 398                         be_set_constr_single_reg_out(curr_sp, 0, arch_env->sp,
 399                                                          arch_register_req_type_ignore);
 400
 401                         /* pop ebp */
 402                         pop     = new_bd_ia32_PopEbp(NULL, bl, *mem, curr_sp);
 403                         curr_bp = new_r_Proj(bl, pop, mode_bp, pn_ia32_Pop_res);
 404                         curr_sp = new_r_Proj(bl, pop, get_irn_mode(curr_sp), pn_ia32_Pop_stack);
 405
 406                         *mem = new_r_Proj(bl, pop, mode_M, pn_ia32_Pop_M);
 407                 }
 408                 arch_set_irn_register(curr_sp, arch_env->sp);
 409                 arch_set_irn_register(curr_bp, arch_env->bp);
 410         }
 411
 412         be_abi_reg_map_set(reg_map, arch_env->sp, curr_sp);
 413         be_abi_reg_map_set(reg_map, arch_env->bp, curr_bp);
 414 }
 415
 416 /**
 417  * Initialize the callback object.
 418  * @param call The call object.
 419  * @param aenv The architecture environment.
 420  * @param irg  The graph with the method.
 421  * @return     Some pointer. This pointer is passed to all other callback functions as self object.
 422  */
 423 static void *ia32_abi_init(const be_abi_call_t *call, const arch_env_t *aenv, ir_graph *irg)
 424 {
 425         ia32_abi_env_t      *env = XMALLOC(ia32_abi_env_t);
 426         be_abi_call_flags_t  fl  = be_abi_call_get_flags(call);
 427         env->flags = fl.bits;
 428         env->irg   = irg;
 429         env->aenv  = aenv;
 430         return env;
 431 }
 432
 433 /**
 434  * Destroy the callback object.
 435  * @param self The callback object.
 436  */
 437 static void ia32_abi_done(void *self)
 438 {
 439         free(self);
 440 }
 441
 442 /**
 443  * Build the between type and entities if not already build.
 444  */
 445 static void ia32_build_between_type(void)
 446 {
 447 #define IDENT(s) new_id_from_chars(s, sizeof(s)-1)
 448         if (! between_type) {
 449                 ir_type *old_bp_type   = new_type_primitive(IDENT("bp"), mode_Iu);
 450                 ir_type *ret_addr_type = new_type_primitive(IDENT("return_addr"), mode_Iu);
 451
 452                 between_type           = new_type_struct(IDENT("ia32_between_type"));
 453                 old_bp_ent             = new_entity(between_type, IDENT("old_bp"), old_bp_type);
 454                 ret_addr_ent           = new_entity(between_type, IDENT("ret_addr"), ret_addr_type);
 455
 456                 set_entity_offset(old_bp_ent, 0);
 457                 set_entity_offset(ret_addr_ent, get_type_size_bytes(old_bp_type));
 458                 set_type_size_bytes(between_type, get_type_size_bytes(old_bp_type) + get_type_size_bytes(ret_addr_type));
 459                 set_type_state(between_type, layout_fixed);
 460
 461                 omit_fp_between_type = new_type_struct(IDENT("ia32_between_type_omit_fp"));
 462                 omit_fp_ret_addr_ent = new_entity(omit_fp_between_type, IDENT("ret_addr"), ret_addr_type);
 463
 464                 set_entity_offset(omit_fp_ret_addr_ent, 0);
 465                 set_type_size_bytes(omit_fp_between_type, get_type_size_bytes(ret_addr_type));
 466                 set_type_state(omit_fp_between_type, layout_fixed);
 467         }
 468 #undef IDENT
 469 }
 470
 471 /**
 472  * Produces the type which sits between the stack args and the locals on the stack.
 473  * it will contain the return address and space to store the old base pointer.
 474  * @return The Firm type modeling the ABI between type.
 475  */
 476 static ir_type *ia32_abi_get_between_type(void *self)
 477 {
 478         ia32_abi_env_t *env = self;
 479
 480         ia32_build_between_type();
 481         return env->flags.try_omit_fp ? omit_fp_between_type : between_type;
 482 }
 483
 484 /**
 485  * Return the stack entity that contains the return address.
 486  */
 487 ir_entity *ia32_get_return_address_entity(void)
 488 {
 489         ia32_build_between_type();
 490         return ia32_curr_fp_ommitted ? omit_fp_ret_addr_ent : ret_addr_ent;
 491 }
 492
 493 /**
 494  * Return the stack entity that contains the frame address.
 495  */
 496 ir_entity *ia32_get_frame_address_entity(void)
 497 {
 498         ia32_build_between_type();
 499         return ia32_curr_fp_ommitted ? NULL : old_bp_ent;
 500 }
 501
 502 /**
 503  * Get the estimated cycle count for @p irn.
 504  *
 505  * @param self The this pointer.
 506  * @param irn  The node.
 507  *
 508  * @return     The estimated cycle count for this operation
 509  */
 510 static int ia32_get_op_estimated_cost(const ir_node *irn)
 511 {
 512         int            cost;
 513         ia32_op_type_t op_tp;
 514
 515         if (is_Proj(irn))
 516                 return 0;
 517         if (!is_ia32_irn(irn))
 518                 return 0;
 519
 520         assert(is_ia32_irn(irn));
 521
 522         cost  = get_ia32_latency(irn);
 523         op_tp = get_ia32_op_type(irn);
 524
 525         if (is_ia32_CopyB(irn)) {
 526                 cost = 250;
 527         }
 528         else if (is_ia32_CopyB_i(irn)) {
 529                 int size = get_ia32_copyb_size(irn);
 530                 cost     = 20 + (int)ceil((4/3) * size);
 531         }
 532         /* in case of address mode operations add additional cycles */
 533         else if (op_tp == ia32_AddrModeD || op_tp == ia32_AddrModeS) {
 534                 /*
 535                         In case of stack access and access to fixed addresses add 5 cycles
 536                         (we assume they are in cache), other memory operations cost 20
 537                         cycles.
 538                 */
 539                 if (is_ia32_use_frame(irn) || (
 540                         is_ia32_NoReg_GP(get_irn_n(irn, n_ia32_base)) &&
 541                         is_ia32_NoReg_GP(get_irn_n(irn, n_ia32_index))
 542                     )) {
 543                         cost += 5;
 544                 } else {
 545                         cost += 20;
 546                 }
 547         }
 548
 549         return cost;
 550 }
 551
 552 /**
 553  * Returns the inverse operation if @p irn, recalculating the argument at position @p i.
 554  *
 555  * @param irn       The original operation
 556  * @param i         Index of the argument we want the inverse operation to yield
 557  * @param inverse   struct to be filled with the resulting inverse op
 558  * @param obstack   The obstack to use for allocation of the returned nodes array
 559  * @return          The inverse operation or NULL if operation invertible
 560  */
 561 static arch_inverse_t *ia32_get_inverse(const ir_node *irn, int i, arch_inverse_t *inverse, struct obstack *obst)
 562 {
 563         ir_mode  *mode;
 564         ir_mode  *irn_mode;
 565         ir_node  *block, *noreg, *nomem;
 566         dbg_info *dbg;
 567
 568         /* we cannot invert non-ia32 irns */
 569         if (! is_ia32_irn(irn))
 570                 return NULL;
 571
 572         /* operand must always be a real operand (not base, index or mem) */
 573         if (i != n_ia32_binary_left && i != n_ia32_binary_right)
 574                 return NULL;
 575
 576         /* we don't invert address mode operations */
 577         if (get_ia32_op_type(irn) != ia32_Normal)
 578                 return NULL;
 579
 580         /* TODO: adjust for new immediates... */
 581         ir_fprintf(stderr, "TODO: fix get_inverse for new immediates (%+F)\n",
 582                    irn);
 583         return NULL;
 584
 585         block    = get_nodes_block(irn);
 586         mode     = get_irn_mode(irn);
 587         irn_mode = get_irn_mode(irn);
 588         noreg    = get_irn_n(irn, 0);
 589         nomem    = new_NoMem();
 590         dbg      = get_irn_dbg_info(irn);
 591
 592         /* initialize structure */
 593         inverse->nodes = obstack_alloc(obst, 2 * sizeof(inverse->nodes[0]));
 594         inverse->costs = 0;
 595         inverse->n     = 1;
 596
 597         switch (get_ia32_irn_opcode(irn)) {
 598                 case iro_ia32_Add:
 599 #if 0
 600                         if (get_ia32_immop_type(irn) == ia32_ImmConst) {
 601                                 /* we have an add with a const here */
 602                                 /* invers == add with negated const */
 603                                 inverse->nodes[0] = new_bd_ia32_Add(dbg, block, noreg, noreg, nomem, get_irn_n(irn, i), noreg);
 604                                 inverse->costs   += 1;
 605                                 copy_ia32_Immop_attr(inverse->nodes[0], (ir_node *)irn);
 606                                 set_ia32_Immop_tarval(inverse->nodes[0], tarval_neg(get_ia32_Immop_tarval(irn)));
 607                                 set_ia32_commutative(inverse->nodes[0]);
 608                         }
 609                         else if (get_ia32_immop_type(irn) == ia32_ImmSymConst) {
 610                                 /* we have an add with a symconst here */
 611                                 /* invers == sub with const */
 612                                 inverse->nodes[0] = new_bd_ia32_Sub(dbg, block, noreg, noreg, nomem, get_irn_n(irn, i), noreg);
 613                                 inverse->costs   += 2;
 614                                 copy_ia32_Immop_attr(inverse->nodes[0], (ir_node *)irn);
 615                         }
 616                         else {
 617                                 /* normal add: inverse == sub */
 618                                 inverse->nodes[0] = new_bd_ia32_Sub(dbg, block, noreg, noreg, nomem, (ir_node*) irn, get_irn_n(irn, i ^ 1));
 619                                 inverse->costs   += 2;
 620                         }
 621 #endif
 622                         break;
 623                 case iro_ia32_Sub:
 624 #if 0
 625                         if (get_ia32_immop_type(irn) != ia32_ImmNone) {
 626                                 /* we have a sub with a const/symconst here */
 627                                 /* invers == add with this const */
 628                                 inverse->nodes[0] = new_bd_ia32_Add(dbg, block, noreg, noreg, nomem, get_irn_n(irn, i), noreg);
 629                                 inverse->costs   += (get_ia32_immop_type(irn) == ia32_ImmSymConst) ? 5 : 1;
 630                                 copy_ia32_Immop_attr(inverse->nodes[0], (ir_node *)irn);
 631                         }
 632                         else {
 633                                 /* normal sub */
 634                                 if (i == n_ia32_binary_left) {
 635                                         inverse->nodes[0] = new_bd_ia32_Add(dbg, block, noreg, noreg, nomem, (ir_node*) irn, get_irn_n(irn, 3));
 636                                 }
 637                                 else {
 638                                         inverse->nodes[0] = new_bd_ia32_Sub(dbg, block, noreg, noreg, nomem, get_irn_n(irn, n_ia32_binary_left), (ir_node*) irn);
 639                                 }
 640                                 inverse->costs += 1;
 641                         }
 642 #endif
 643                         break;
 644                 case iro_ia32_Xor:
 645 #if 0
 646                         if (get_ia32_immop_type(irn) != ia32_ImmNone) {
 647                                 /* xor with const: inverse = xor */
 648                                 inverse->nodes[0] = new_bd_ia32_Xor(dbg, block, noreg, noreg, nomem, get_irn_n(irn, i), noreg);
 649                                 inverse->costs   += (get_ia32_immop_type(irn) == ia32_ImmSymConst) ? 5 : 1;
 650                                 copy_ia32_Immop_attr(inverse->nodes[0], (ir_node *)irn);
 651                         }
 652                         else {
 653                                 /* normal xor */
 654                                 inverse->nodes[0] = new_bd_ia32_Xor(dbg, block, noreg, noreg, nomem, (ir_node *) irn, get_irn_n(irn, i));
 655                                 inverse->costs   += 1;
 656                         }
 657 #endif
 658                         break;
 659                 case iro_ia32_Not: {
 660                         inverse->nodes[0] = new_bd_ia32_Not(dbg, block, (ir_node*) irn);
 661                         inverse->costs   += 1;
 662                         break;
 663                 }
 664                 case iro_ia32_Neg: {
 665                         inverse->nodes[0] = new_bd_ia32_Neg(dbg, block, (ir_node*) irn);
 666                         inverse->costs   += 1;
 667                         break;
 668                 }
 669                 default:
 670                         /* inverse operation not supported */
 671                         return NULL;
 672         }
 673
 674         return inverse;
 675 }
 676
 677 static ir_mode *get_spill_mode_mode(const ir_mode *mode)
 678 {
 679         if(mode_is_float(mode))
 680                 return mode_D;
 681
 682         return mode_Iu;
 683 }
 684
 685 /**
 686  * Get the mode that should be used for spilling value node
 687  */
 688 static ir_mode *get_spill_mode(const ir_node *node)
 689 {
 690         ir_mode *mode = get_irn_mode(node);
 691         return get_spill_mode_mode(mode);
 692 }
 693
 694 /**
 695  * Checks whether an addressmode reload for a node with mode mode is compatible
 696  * with a spillslot of mode spill_mode
 697  */
 698 static int ia32_is_spillmode_compatible(const ir_mode *mode, const ir_mode *spillmode)
 699 {
 700         return !mode_is_float(mode) || mode == spillmode;
 701 }
 702
 703 /**
 704  * Check if irn can load its operand at position i from memory (source addressmode).
 705  * @param irn    The irn to be checked
 706  * @param i      The operands position
 707  * @return Non-Zero if operand can be loaded
 708  */
 709 static int ia32_possible_memory_operand(const ir_node *irn, unsigned int i)
 710 {
 711         ir_node       *op        = get_irn_n(irn, i);
 712         const ir_mode *mode      = get_irn_mode(op);
 713         const ir_mode *spillmode = get_spill_mode(op);
 714
 715         if (!is_ia32_irn(irn)                              ||  /* must be an ia32 irn */
 716             get_ia32_op_type(irn) != ia32_Normal           ||  /* must not already be a addressmode irn */
 717             !ia32_is_spillmode_compatible(mode, spillmode) ||
 718             is_ia32_use_frame(irn))                            /* must not already use frame */
 719                 return 0;
 720
 721         switch (get_ia32_am_support(irn)) {
 722                 case ia32_am_none:
 723                         return 0;
 724
 725                 case ia32_am_unary:
 726                         if (i != n_ia32_unary_op)
 727                                 return 0;
 728                         break;
 729
 730                 case ia32_am_binary:
 731                         switch (i) {
 732                                 case n_ia32_binary_left: {
 733                                         const arch_register_req_t *req;
 734                                         if (!is_ia32_commutative(irn))
 735                                                 return 0;
 736
 737                                         /* we can't swap left/right for limited registers
 738                                          * (As this (currently) breaks constraint handling copies)
 739                                          */
 740                                         req = get_ia32_in_req(irn, n_ia32_binary_left);
 741                                         if (req->type & arch_register_req_type_limited)
 742                                                 return 0;
 743                                         break;
 744                                 }
 745
 746                                 case n_ia32_binary_right:
 747                                         break;
 748
 749                                 default:
 750                                         return 0;
 751                         }
 752                         break;
 753
 754                 default:
 755                         panic("Unknown AM type");
 756         }
 757
 758         /* HACK: must not already use "real" memory.
 759          * This can happen for Call and Div */
 760         if (!is_NoMem(get_irn_n(irn, n_ia32_mem)))
 761                 return 0;
 762
 763         return 1;
 764 }
 765
 766 static void ia32_perform_memory_operand(ir_node *irn, ir_node *spill,
 767                                         unsigned int i)
 768 {
 769         ir_mode *load_mode;
 770         ir_mode *dest_op_mode;
 771
 772         assert(ia32_possible_memory_operand(irn, i) && "Cannot perform memory operand change");
 773
 774         set_ia32_op_type(irn, ia32_AddrModeS);
 775
 776         load_mode    = get_irn_mode(get_irn_n(irn, i));
 777         dest_op_mode = get_ia32_ls_mode(irn);
 778         if (get_mode_size_bits(load_mode) <= get_mode_size_bits(dest_op_mode)) {
 779                 set_ia32_ls_mode(irn, load_mode);
 780         }
 781         set_ia32_use_frame(irn);
 782         set_ia32_need_stackent(irn);
 783
 784         if (i == n_ia32_binary_left                    &&
 785             get_ia32_am_support(irn) == ia32_am_binary &&
 786             /* immediates are only allowed on the right side */
 787             !is_ia32_Immediate(get_irn_n(irn, n_ia32_binary_right))) {
 788                 ia32_swap_left_right(irn);
 789                 i = n_ia32_binary_right;
 790         }
 791
 792         assert(is_NoMem(get_irn_n(irn, n_ia32_mem)));
 793
 794         set_irn_n(irn, n_ia32_base, get_irg_frame(get_irn_irg(irn)));
 795         set_irn_n(irn, n_ia32_mem,  spill);
 796         set_irn_n(irn, i,           ia32_get_admissible_noreg(ia32_current_cg, irn, i));
 797         set_ia32_is_reload(irn);
 798 }
 799
 800 static const be_abi_callbacks_t ia32_abi_callbacks = {
 801         ia32_abi_init,
 802         ia32_abi_done,
 803         ia32_abi_get_between_type,
 804         ia32_abi_prologue,
 805         ia32_abi_epilogue
 806 };
 807
 808 /* register allocator interface */
 809 static const arch_irn_ops_t ia32_irn_ops = {
 810         get_ia32_in_req,
 811         get_ia32_out_req,
 812         ia32_classify,
 813         ia32_get_frame_entity,
 814         ia32_set_frame_entity,
 815         ia32_set_frame_offset,
 816         ia32_get_sp_bias,
 817         ia32_get_inverse,
 818         ia32_get_op_estimated_cost,
 819         ia32_possible_memory_operand,
 820         ia32_perform_memory_operand,
 821 };
 822
 823 /* special register allocator interface for SwitchJmp
 824    as it possibly has a WIDE range of Proj numbers.
 825    We don't want to allocate output for register constraints for
 826    all these. */
 827 static const arch_irn_ops_t ia32_SwitchJmp_irn_ops = {
 828         /* Note: we also use SwitchJmp_out_req for the inputs too:
 829            This is because the bearch API has a conceptual problem at the moment.
 830            Querying for negative proj numbers which can happen for switchs
 831            isn't possible and will result in inputs getting queried */
 832         get_ia32_SwitchJmp_out_req,
 833         get_ia32_SwitchJmp_out_req,
 834         ia32_classify,
 835         ia32_get_frame_entity,
 836         ia32_set_frame_entity,
 837         ia32_set_frame_offset,
 838         ia32_get_sp_bias,
 839         ia32_get_inverse,
 840         ia32_get_op_estimated_cost,
 841         ia32_possible_memory_operand,
 842         ia32_perform_memory_operand,
 843 };
 844
 845 /**************************************************
 846  *                _                         _  __
 847  *               | |                       (_)/ _|
 848  *   ___ ___   __| | ___  __ _  ___ _ __    _| |_
 849  *  / __/ _ \ / _` |/ _ \/ _` |/ _ \ '_ \  | |  _|
 850  * | (_| (_) | (_| |  __/ (_| |  __/ | | | | | |
 851  *  \___\___/ \__,_|\___|\__, |\___|_| |_| |_|_|
 852  *                        __/ |
 853  *                       |___/
 854  **************************************************/
 855
 856 static ir_entity *mcount = NULL;
 857
 858 #define ID(s) new_id_from_chars(s, sizeof(s) - 1)
 859
 860 static void ia32_before_abi(void *self)
 861 {
 862         lower_mode_b_config_t lower_mode_b_config = {
 863                 mode_Iu,  /* lowered mode */
 864                 mode_Bu,  /* preferred mode for set */
 865                 0,        /* don't lower direct compares */
 866         };
 867         ia32_code_gen_t *cg = self;
 868
 869         ir_lower_mode_b(cg->irg, &lower_mode_b_config);
 870         if (cg->dump)
 871                 be_dump(cg->irg, "-lower_modeb", dump_ir_block_graph_sched);
 872         if (cg->gprof) {
 873                 if (mcount == NULL) {
 874                         ir_type *tp = new_type_method(ID("FKT.mcount"), 0, 0);
 875                         mcount = new_entity(get_glob_type(), ID("mcount"), tp);
 876                         /* FIXME: enter the right ld_ident here */
 877                         set_entity_ld_ident(mcount, get_entity_ident(mcount));
 878                         set_entity_visibility(mcount, visibility_external_allocated);
 879                 }
 880                 instrument_initcall(cg->irg, mcount);
 881         }
 882 }
 883
 884 /**
 885  * Transforms the standard firm graph into
 886  * an ia32 firm graph
 887  */
 888 static void ia32_prepare_graph(void *self)
 889 {
 890         ia32_code_gen_t *cg = self;
 891
 892         switch (be_transformer) {
 893         case TRANSFORMER_DEFAULT:
 894                 /* transform remaining nodes into assembler instructions */
 895                 ia32_transform_graph(cg);
 896                 break;
 897
 898 #ifdef FIRM_GRGEN_BE
 899         case TRANSFORMER_PBQP:
 900         case TRANSFORMER_RAND:
 901                 /* transform nodes into assembler instructions by PBQP magic */
 902                 ia32_transform_graph_by_pbqp(cg);
 903                 break;
 904 #endif
 905
 906         default:
 907                 panic("invalid transformer");
 908         }
 909
 910         /* do local optimizations (mainly CSE) */
 911         optimize_graph_df(cg->irg);
 912
 913         if (cg->dump)
 914                 be_dump(cg->irg, "-transformed", dump_ir_block_graph_sched);
 915
 916         /* optimize address mode */
 917         ia32_optimize_graph(cg);
 918
 919         /* do code placement, to optimize the position of constants */
 920         place_code(cg->irg);
 921
 922         if (cg->dump)
 923                 be_dump(cg->irg, "-place", dump_ir_block_graph_sched);
 924 }
 925
 926 ir_node *turn_back_am(ir_node *node)
 927 {
 928         dbg_info *dbgi  = get_irn_dbg_info(node);
 929         ir_node  *block = get_nodes_block(node);
 930         ir_node  *base  = get_irn_n(node, n_ia32_base);
 931         ir_node  *index = get_irn_n(node, n_ia32_index);
 932         ir_node  *mem   = get_irn_n(node, n_ia32_mem);
 933         ir_node  *noreg;
 934
 935         ir_node  *load     = new_bd_ia32_Load(dbgi, block, base, index, mem);
 936         ir_node  *load_res = new_rd_Proj(dbgi, block, load, mode_Iu, pn_ia32_Load_res);
 937
 938         ia32_copy_am_attrs(load, node);
 939         if (is_ia32_is_reload(node))
 940                 set_ia32_is_reload(load);
 941         set_irn_n(node, n_ia32_mem, new_NoMem());
 942
 943         switch (get_ia32_am_support(node)) {
 944                 case ia32_am_unary:
 945                         set_irn_n(node, n_ia32_unary_op, load_res);
 946                         break;
 947
 948                 case ia32_am_binary:
 949                         if (is_ia32_Immediate(get_irn_n(node, n_ia32_binary_right))) {
 950                                 set_irn_n(node, n_ia32_binary_left, load_res);
 951                         } else {
 952                                 set_irn_n(node, n_ia32_binary_right, load_res);
 953                         }
 954                         break;
 955
 956                 default:
 957                         panic("Unknown AM type");
 958         }
 959         noreg = ia32_new_NoReg_gp(ia32_current_cg);
 960         set_irn_n(node, n_ia32_base,  noreg);
 961         set_irn_n(node, n_ia32_index, noreg);
 962         set_ia32_am_offs_int(node, 0);
 963         set_ia32_am_sc(node, NULL);
 964         set_ia32_am_scale(node, 0);
 965         clear_ia32_am_sc_sign(node);
 966
 967         /* rewire mem-proj */
 968         if (get_irn_mode(node) == mode_T) {
 969                 const ir_edge_t *edge;
 970                 foreach_out_edge(node, edge) {
 971                         ir_node *out = get_edge_src_irn(edge);
 972                         if (get_irn_mode(out) == mode_M) {
 973                                 set_Proj_pred(out, load);
 974                                 set_Proj_proj(out, pn_ia32_Load_M);
 975                                 break;
 976                         }
 977                 }
 978         }
 979
 980         set_ia32_op_type(node, ia32_Normal);
 981         if (sched_is_scheduled(node))
 982                 sched_add_before(node, load);
 983
 984         return load_res;
 985 }
 986
 987 static ir_node *flags_remat(ir_node *node, ir_node *after)
 988 {
 989         /* we should turn back source address mode when rematerializing nodes */
 990         ia32_op_type_t type;
 991         ir_node        *block;
 992         ir_node        *copy;
 993
 994         if (is_Block(after)) {
 995                 block = after;
 996         } else {
 997                 block = get_nodes_block(after);
 998         }
 999
1000         type = get_ia32_op_type(node);
1001         switch (type) {
1002                 case ia32_AddrModeS:
1003                         turn_back_am(node);
1004                         break;
1005
1006                 case ia32_AddrModeD:
1007                         /* TODO implement this later... */
1008                         panic("found DestAM with flag user %+F this should not happen", node);
1009                         break;
1010
1011                 default: assert(type == ia32_Normal); break;
1012         }
1013
1014         copy = exact_copy(node);
1015         set_nodes_block(copy, block);
1016         sched_add_after(after, copy);
1017
1018         return copy;
1019 }
1020
1021 /**
1022  * Called before the register allocator.
1023  */
1024 static void ia32_before_ra(void *self)
1025 {
1026         ia32_code_gen_t *cg = self;
1027
1028         /* setup fpu rounding modes */
1029         ia32_setup_fpu_mode(cg);
1030
1031         /* fixup flags */
1032         be_sched_fix_flags(cg->birg, &ia32_reg_classes[CLASS_ia32_flags],
1033                            &flags_remat);
1034
1035         ia32_add_missing_keeps(cg);
1036 }
1037
1038
1039 /**
1040  * Transforms a be_Reload into a ia32 Load.
1041  */
1042 static void transform_to_Load(ia32_code_gen_t *cg, ir_node *node)
1043 {
1044         ir_graph *irg        = get_irn_irg(node);
1045         dbg_info *dbg        = get_irn_dbg_info(node);
1046         ir_node *block       = get_nodes_block(node);
1047         ir_entity *ent       = be_get_frame_entity(node);
1048         ir_mode *mode        = get_irn_mode(node);
1049         ir_mode *spillmode   = get_spill_mode(node);
1050         ir_node *noreg       = ia32_new_NoReg_gp(cg);
1051         ir_node *sched_point = NULL;
1052         ir_node *ptr         = get_irg_frame(irg);
1053         ir_node *mem         = get_irn_n(node, be_pos_Reload_mem);
1054         ir_node *new_op, *proj;
1055         const arch_register_t *reg;
1056
1057         if (sched_is_scheduled(node)) {
1058                 sched_point = sched_prev(node);
1059         }
1060
1061         if (mode_is_float(spillmode)) {
1062                 if (ia32_cg_config.use_sse2)
1063                         new_op = new_bd_ia32_xLoad(dbg, block, ptr, noreg, mem, spillmode);
1064                 else
1065                         new_op = new_bd_ia32_vfld(dbg, block, ptr, noreg, mem, spillmode);
1066         }
1067         else if (get_mode_size_bits(spillmode) == 128) {
1068                 /* Reload 128 bit SSE registers */
1069                 new_op = new_bd_ia32_xxLoad(dbg, block, ptr, noreg, mem);
1070         }
1071         else
1072                 new_op = new_bd_ia32_Load(dbg, block, ptr, noreg, mem);
1073
1074         set_ia32_op_type(new_op, ia32_AddrModeS);
1075         set_ia32_ls_mode(new_op, spillmode);
1076         set_ia32_frame_ent(new_op, ent);
1077         set_ia32_use_frame(new_op);
1078         set_ia32_is_reload(new_op);
1079
1080         DBG_OPT_RELOAD2LD(node, new_op);
1081
1082         proj = new_rd_Proj(dbg, block, new_op, mode, pn_ia32_Load_res);
1083
1084         if (sched_point) {
1085                 sched_add_after(sched_point, new_op);
1086                 sched_remove(node);
1087         }
1088
1089         /* copy the register from the old node to the new Load */
1090         reg = arch_get_irn_register(node);
1091         arch_set_irn_register(proj, reg);
1092
1093         SET_IA32_ORIG_NODE(new_op, node);
1094
1095         exchange(node, proj);
1096 }
1097
1098 /**
1099  * Transforms a be_Spill node into a ia32 Store.
1100  */
1101 static void transform_to_Store(ia32_code_gen_t *cg, ir_node *node)
1102 {
1103         ir_graph *irg  = get_irn_irg(node);
1104         dbg_info *dbg  = get_irn_dbg_info(node);
1105         ir_node *block = get_nodes_block(node);
1106         ir_entity *ent = be_get_frame_entity(node);
1107         const ir_node *spillval = get_irn_n(node, be_pos_Spill_val);
1108         ir_mode *mode  = get_spill_mode(spillval);
1109         ir_node *noreg = ia32_new_NoReg_gp(cg);
1110         ir_node *nomem = new_NoMem();
1111         ir_node *ptr   = get_irg_frame(irg);
1112         ir_node *val   = get_irn_n(node, be_pos_Spill_val);
1113         ir_node *store;
1114         ir_node *sched_point = NULL;
1115
1116         if (sched_is_scheduled(node)) {
1117                 sched_point = sched_prev(node);
1118         }
1119
1120         /* No need to spill unknown values... */
1121         if(is_ia32_Unknown_GP(val) ||
1122                 is_ia32_Unknown_VFP(val) ||
1123                 is_ia32_Unknown_XMM(val)) {
1124                 store = nomem;
1125                 if(sched_point)
1126                         sched_remove(node);
1127
1128                 exchange(node, store);
1129                 return;
1130         }
1131
1132         if (mode_is_float(mode)) {
1133                 if (ia32_cg_config.use_sse2)
1134                         store = new_bd_ia32_xStore(dbg, block, ptr, noreg, nomem, val);
1135                 else
1136                         store = new_bd_ia32_vfst(dbg, block, ptr, noreg, nomem, val, mode);
1137         } else if (get_mode_size_bits(mode) == 128) {
1138                 /* Spill 128 bit SSE registers */
1139                 store = new_bd_ia32_xxStore(dbg, block, ptr, noreg, nomem, val);
1140         } else if (get_mode_size_bits(mode) == 8) {
1141                 store = new_bd_ia32_Store8Bit(dbg, block, ptr, noreg, nomem, val);
1142         } else {
1143                 store = new_bd_ia32_Store(dbg, block, ptr, noreg, nomem, val);
1144         }
1145
1146         set_ia32_op_type(store, ia32_AddrModeD);
1147         set_ia32_ls_mode(store, mode);
1148         set_ia32_frame_ent(store, ent);
1149         set_ia32_use_frame(store);
1150         set_ia32_is_spill(store);
1151         SET_IA32_ORIG_NODE(store, node);
1152         DBG_OPT_SPILL2ST(node, store);
1153
1154         if (sched_point) {
1155                 sched_add_after(sched_point, store);
1156                 sched_remove(node);
1157         }
1158
1159         exchange(node, store);
1160 }
1161
1162 static ir_node *create_push(ia32_code_gen_t *cg, ir_node *node, ir_node *schedpoint, ir_node *sp, ir_node *mem, ir_entity *ent)
1163 {
1164         dbg_info *dbg = get_irn_dbg_info(node);
1165         ir_node *block = get_nodes_block(node);
1166         ir_node *noreg = ia32_new_NoReg_gp(cg);
1167         ir_graph *irg = get_irn_irg(node);
1168         ir_node *frame = get_irg_frame(irg);
1169
1170         ir_node *push = new_bd_ia32_Push(dbg, block, frame, noreg, mem, noreg, sp);
1171
1172         set_ia32_frame_ent(push, ent);
1173         set_ia32_use_frame(push);
1174         set_ia32_op_type(push, ia32_AddrModeS);
1175         set_ia32_ls_mode(push, mode_Is);
1176         set_ia32_is_spill(push);
1177
1178         sched_add_before(schedpoint, push);
1179         return push;
1180 }
1181
1182 static ir_node *create_pop(ia32_code_gen_t *cg, ir_node *node, ir_node *schedpoint, ir_node *sp, ir_entity *ent)
1183 {
1184         dbg_info *dbg = get_irn_dbg_info(node);
1185         ir_node *block = get_nodes_block(node);
1186         ir_node *noreg = ia32_new_NoReg_gp(cg);
1187         ir_graph *irg  = get_irn_irg(node);
1188         ir_node *frame = get_irg_frame(irg);
1189
1190         ir_node *pop = new_bd_ia32_PopMem(dbg, block, frame, noreg, new_NoMem(), sp);
1191
1192         set_ia32_frame_ent(pop, ent);
1193         set_ia32_use_frame(pop);
1194         set_ia32_op_type(pop, ia32_AddrModeD);
1195         set_ia32_ls_mode(pop, mode_Is);
1196         set_ia32_is_reload(pop);
1197
1198         sched_add_before(schedpoint, pop);
1199
1200         return pop;
1201 }
1202
1203 static ir_node* create_spproj(ir_node *node, ir_node *pred, int pos)
1204 {
1205         dbg_info *dbg = get_irn_dbg_info(node);
1206         ir_node *block = get_nodes_block(node);
1207         ir_mode *spmode = mode_Iu;
1208         const arch_register_t *spreg = &ia32_gp_regs[REG_ESP];
1209         ir_node *sp;
1210
1211         sp = new_rd_Proj(dbg, block, pred, spmode, pos);
1212         arch_set_irn_register(sp, spreg);
1213
1214         return sp;
1215 }
1216
1217 /**
1218  * Transform MemPerm, currently we do this the ugly way and produce
1219  * push/pop into/from memory cascades. This is possible without using
1220  * any registers.
1221  */
1222 static void transform_MemPerm(ia32_code_gen_t *cg, ir_node *node)
1223 {
1224         ir_node         *block = get_nodes_block(node);
1225         ir_node         *sp    = be_abi_get_ignore_irn(cg->birg->abi, &ia32_gp_regs[REG_ESP]);
1226         int              arity = be_get_MemPerm_entity_arity(node);
1227         ir_node        **pops  = ALLOCAN(ir_node*, arity);
1228         ir_node         *in[1];
1229         ir_node         *keep;
1230         int              i;
1231         const ir_edge_t *edge;
1232         const ir_edge_t *next;
1233
1234         /* create Pushs */
1235         for(i = 0; i < arity; ++i) {
1236                 ir_entity *inent = be_get_MemPerm_in_entity(node, i);
1237                 ir_entity *outent = be_get_MemPerm_out_entity(node, i);
1238                 ir_type *enttype = get_entity_type(inent);
1239                 unsigned entsize = get_type_size_bytes(enttype);
1240                 unsigned entsize2 = get_type_size_bytes(get_entity_type(outent));
1241                 ir_node *mem = get_irn_n(node, i + 1);
1242                 ir_node *push;
1243
1244                 /* work around cases where entities have different sizes */
1245                 if(entsize2 < entsize)
1246                         entsize = entsize2;
1247                 assert( (entsize == 4 || entsize == 8) && "spillslot on x86 should be 32 or 64 bit");
1248
1249                 push = create_push(cg, node, node, sp, mem, inent);
1250                 sp = create_spproj(node, push, pn_ia32_Push_stack);
1251                 if(entsize == 8) {
1252                         /* add another push after the first one */
1253                         push = create_push(cg, node, node, sp, mem, inent);
1254                         add_ia32_am_offs_int(push, 4);
1255                         sp = create_spproj(node, push, pn_ia32_Push_stack);
1256                 }
1257
1258                 set_irn_n(node, i, new_Bad());
1259         }
1260
1261         /* create pops */
1262         for(i = arity - 1; i >= 0; --i) {
1263                 ir_entity *inent = be_get_MemPerm_in_entity(node, i);
1264                 ir_entity *outent = be_get_MemPerm_out_entity(node, i);
1265                 ir_type *enttype = get_entity_type(outent);
1266                 unsigned entsize = get_type_size_bytes(enttype);
1267                 unsigned entsize2 = get_type_size_bytes(get_entity_type(inent));
1268                 ir_node *pop;
1269
1270                 /* work around cases where entities have different sizes */
1271                 if(entsize2 < entsize)
1272                         entsize = entsize2;
1273                 assert( (entsize == 4 || entsize == 8) && "spillslot on x86 should be 32 or 64 bit");
1274
1275                 pop = create_pop(cg, node, node, sp, outent);
1276                 sp = create_spproj(node, pop, pn_ia32_Pop_stack);
1277                 if(entsize == 8) {
1278                         add_ia32_am_offs_int(pop, 4);
1279
1280                         /* add another pop after the first one */
1281                         pop = create_pop(cg, node, node, sp, outent);
1282                         sp = create_spproj(node, pop, pn_ia32_Pop_stack);
1283                 }
1284
1285                 pops[i] = pop;
1286         }
1287
1288         in[0] = sp;
1289         keep  = be_new_Keep(block, 1, in);
1290         sched_add_before(node, keep);
1291
1292         /* exchange memprojs */
1293         foreach_out_edge_safe(node, edge, next) {
1294                 ir_node *proj = get_edge_src_irn(edge);
1295                 int p = get_Proj_proj(proj);
1296
1297                 assert(p < arity);
1298
1299                 set_Proj_pred(proj, pops[p]);
1300                 set_Proj_proj(proj, pn_ia32_Pop_M);
1301         }
1302
1303         /* remove memperm */
1304         arity = get_irn_arity(node);
1305         for(i = 0; i < arity; ++i) {
1306                 set_irn_n(node, i, new_Bad());
1307         }
1308         sched_remove(node);
1309 }
1310
1311 /**
1312  * Block-Walker: Calls the transform functions Spill and Reload.
1313  */
1314 static void ia32_after_ra_walker(ir_node *block, void *env)
1315 {
1316         ir_node *node, *prev;
1317         ia32_code_gen_t *cg = env;
1318
1319         /* beware: the schedule is changed here */
1320         for (node = sched_last(block); !sched_is_begin(node); node = prev) {
1321                 prev = sched_prev(node);
1322
1323                 if (be_is_Reload(node)) {
1324                         transform_to_Load(cg, node);
1325                 } else if (be_is_Spill(node)) {
1326                         transform_to_Store(cg, node);
1327                 } else if (be_is_MemPerm(node)) {
1328                         transform_MemPerm(cg, node);
1329                 }
1330         }
1331 }
1332
1333 /**
1334  * Collects nodes that need frame entities assigned.
1335  */
1336 static void ia32_collect_frame_entity_nodes(ir_node *node, void *data)
1337 {
1338         be_fec_env_t  *env = data;
1339         const ir_mode *mode;
1340         int            align;
1341
1342         if (be_is_Reload(node) && be_get_frame_entity(node) == NULL) {
1343                 mode  = get_spill_mode_mode(get_irn_mode(node));
1344                 align = get_mode_size_bytes(mode);
1345         } else if (is_ia32_irn(node)         &&
1346                         get_ia32_frame_ent(node) == NULL &&
1347                         is_ia32_use_frame(node)) {
1348                 if (is_ia32_need_stackent(node))
1349                         goto need_stackent;
1350
1351                 switch (get_ia32_irn_opcode(node)) {
1352 need_stackent:
1353                         case iro_ia32_Load: {
1354                                 const ia32_attr_t *attr = get_ia32_attr_const(node);
1355
1356                                 if (attr->data.need_32bit_stackent) {
1357                                         mode = mode_Is;
1358                                 } else if (attr->data.need_64bit_stackent) {
1359                                         mode = mode_Ls;
1360                                 } else {
1361                                         mode = get_ia32_ls_mode(node);
1362                                         if (is_ia32_is_reload(node))
1363                                                 mode = get_spill_mode_mode(mode);
1364                                 }
1365                                 align = get_mode_size_bytes(mode);
1366                                 break;
1367                         }
1368
1369                         case iro_ia32_vfild:
1370                         case iro_ia32_vfld:
1371                         case iro_ia32_xLoad: {
1372                                 mode  = get_ia32_ls_mode(node);
1373                                 align = 4;
1374                                 break;
1375                         }
1376
1377                         case iro_ia32_FldCW: {
1378                                 /* although 2 byte would be enough 4 byte performs best */
1379                                 mode  = mode_Iu;
1380                                 align = 4;
1381                                 break;
1382                         }
1383
1384                         default:
1385 #ifndef NDEBUG
1386                                 panic("unexpected frame user while collection frame entity nodes");
1387
1388                         case iro_ia32_FnstCW:
1389                         case iro_ia32_Store8Bit:
1390                         case iro_ia32_Store:
1391                         case iro_ia32_fst:
1392                         case iro_ia32_fstp:
1393                         case iro_ia32_vfist:
1394                         case iro_ia32_vfisttp:
1395                         case iro_ia32_vfst:
1396                         case iro_ia32_xStore:
1397                         case iro_ia32_xStoreSimple:
1398 #endif
1399                                 return;
1400                 }
1401         } else {
1402                 return;
1403         }
1404         be_node_needs_frame_entity(env, node, mode, align);
1405 }
1406
1407 /**
1408  * We transform Spill and Reload here. This needs to be done before
1409  * stack biasing otherwise we would miss the corrected offset for these nodes.
1410  */
1411 static void ia32_after_ra(void *self)
1412 {
1413         ia32_code_gen_t *cg = self;
1414         ir_graph *irg = cg->irg;
1415         be_fec_env_t *fec_env = be_new_frame_entity_coalescer(cg->birg);
1416
1417         /* create and coalesce frame entities */
1418         irg_walk_graph(irg, NULL, ia32_collect_frame_entity_nodes, fec_env);
1419         be_assign_entities(fec_env);
1420         be_free_frame_entity_coalescer(fec_env);
1421
1422         irg_block_walk_graph(irg, NULL, ia32_after_ra_walker, cg);
1423 }
1424
1425 /**
1426  * Last touchups for the graph before emit: x87 simulation to replace the
1427  * virtual with real x87 instructions, creating a block schedule and peephole
1428  * optimisations.
1429  */
1430 static void ia32_finish(void *self)
1431 {
1432         ia32_code_gen_t *cg = self;
1433         ir_graph        *irg = cg->irg;
1434
1435         ia32_finish_irg(irg, cg);
1436
1437         /* we might have to rewrite x87 virtual registers */
1438         if (cg->do_x87_sim) {
1439                 x87_simulate_graph(cg->birg);
1440         }
1441
1442         /* do peephole optimisations */
1443         ia32_peephole_optimization(cg);
1444
1445         /* create block schedule, this also removes empty blocks which might
1446          * produce critical edges */
1447         cg->blk_sched = be_create_block_schedule(irg, cg->birg->exec_freq);
1448 }
1449
1450 /**
1451  * Emits the code, closes the output file and frees
1452  * the code generator interface.
1453  */
1454 static void ia32_codegen(void *self)
1455 {
1456         ia32_code_gen_t *cg = self;
1457         ir_graph        *irg = cg->irg;
1458
1459         if (ia32_cg_config.emit_machcode) {
1460                 ia32_gen_binary_routine(cg, irg);
1461         } else {
1462                 ia32_gen_routine(cg, irg);
1463         }
1464
1465         cur_reg_set = NULL;
1466
1467         /* remove it from the isa */
1468         cg->isa->cg = NULL;
1469
1470         assert(ia32_current_cg == cg);
1471         ia32_current_cg = NULL;
1472
1473         /* de-allocate code generator */
1474         del_set(cg->reg_set);
1475         free(cg);
1476 }
1477
1478 /**
1479  * Returns the node representing the PIC base.
1480  */
1481 static ir_node *ia32_get_pic_base(void *self)
1482 {
1483         ir_node         *block;
1484         ia32_code_gen_t *cg      = self;
1485         ir_node         *get_eip = cg->get_eip;
1486         if (get_eip != NULL)
1487                 return get_eip;
1488
1489         block       = get_irg_start_block(cg->irg);
1490         get_eip     = new_bd_ia32_GetEIP(NULL, block);
1491         cg->get_eip = get_eip;
1492
1493         be_dep_on_frame(get_eip);
1494         return get_eip;
1495 }
1496
1497 static void *ia32_cg_init(be_irg_t *birg);
1498
1499 static const arch_code_generator_if_t ia32_code_gen_if = {
1500         ia32_cg_init,
1501         ia32_get_pic_base,   /* return node used as base in pic code addresses */
1502         ia32_before_abi,     /* before abi introduce hook */
1503         ia32_prepare_graph,
1504         NULL,                /* spill */
1505         ia32_before_ra,      /* before register allocation hook */
1506         ia32_after_ra,       /* after register allocation hook */
1507         ia32_finish,         /* called before codegen */
1508         ia32_codegen         /* emit && done */
1509 };
1510
1511 /**
1512  * Initializes a IA32 code generator.
1513  */
1514 static void *ia32_cg_init(be_irg_t *birg)
1515 {
1516         ia32_isa_t      *isa = (ia32_isa_t *)birg->main_env->arch_env;
1517         ia32_code_gen_t *cg  = XMALLOCZ(ia32_code_gen_t);
1518
1519         cg->impl      = &ia32_code_gen_if;
1520         cg->irg       = birg->irg;
1521         cg->reg_set   = new_set(ia32_cmp_irn_reg_assoc, 1024);
1522         cg->isa       = isa;
1523         cg->birg      = birg;
1524         cg->blk_sched = NULL;
1525         cg->dump      = (birg->main_env->options->dump_flags & DUMP_BE) ? 1 : 0;
1526         cg->gprof     = (birg->main_env->options->gprof) ? 1 : 0;
1527
1528         if (cg->gprof) {
1529                 /* Linux gprof implementation needs base pointer */
1530                 birg->main_env->options->omit_fp = 0;
1531         }
1532
1533         /* enter it */
1534         isa->cg = cg;
1535
1536 #ifndef NDEBUG
1537         if (isa->name_obst) {
1538                 obstack_free(isa->name_obst, NULL);
1539                 obstack_init(isa->name_obst);
1540         }
1541 #endif /* NDEBUG */
1542
1543         cur_reg_set = cg->reg_set;
1544
1545         assert(ia32_current_cg == NULL);
1546         ia32_current_cg = cg;
1547
1548         return (arch_code_generator_t *)cg;
1549 }
1550
1551
1552
1553 /*****************************************************************
1554  *  ____             _                  _   _____  _____
1555  * |  _ \           | |                | | |_   _|/ ____|  /\
1556  * | |_) | __ _  ___| | _____ _ __   __| |   | | | (___   /  \
1557  * |  _ < / _` |/ __| |/ / _ \ '_ \ / _` |   | |  \___ \ / /\ \
1558  * | |_) | (_| | (__|   <  __/ | | | (_| |  _| |_ ____) / ____ \
1559  * |____/ \__,_|\___|_|\_\___|_| |_|\__,_| |_____|_____/_/    \_\
1560  *
1561  *****************************************************************/
1562
1563 /**
1564  * Set output modes for GCC
1565  */
1566 static const tarval_mode_info mo_integer = {
1567         TVO_HEX,
1568         "0x",
1569         NULL,
1570 };
1571
1572 /*
1573  * set the tarval output mode of all integer modes to decimal
1574  */
1575 static void set_tarval_output_modes(void)
1576 {
1577         int i;
1578
1579         for (i = get_irp_n_modes() - 1; i >= 0; --i) {
1580                 ir_mode *mode = get_irp_mode(i);
1581
1582                 if (mode_is_int(mode))
1583                         set_tarval_mode_output_option(mode, &mo_integer);
1584         }
1585 }
1586
1587 const arch_isa_if_t ia32_isa_if;
1588
1589 /**
1590  * The template that generates a new ISA object.
1591  * Note that this template can be changed by command line
1592  * arguments.
1593  */
1594 static ia32_isa_t ia32_isa_template = {
1595         {
1596                 &ia32_isa_if,            /* isa interface implementation */
1597                 &ia32_gp_regs[REG_ESP],  /* stack pointer register */
1598                 &ia32_gp_regs[REG_EBP],  /* base pointer register */
1599                 &ia32_reg_classes[CLASS_ia32_gp],  /* static link pointer register class */
1600                 -1,                      /* stack direction */
1601                 2,                       /* power of two stack alignment, 2^2 == 4 */
1602                 NULL,                    /* main environment */
1603                 7,                       /* costs for a spill instruction */
1604                 5,                       /* costs for a reload instruction */
1605         },
1606         NULL,                    /* 16bit register names */
1607         NULL,                    /* 8bit register names */
1608         NULL,                    /* 8bit register names high */
1609         NULL,                    /* types */
1610         NULL,                    /* tv_ents */
1611         NULL,                    /* current code generator */
1612         NULL,                    /* abstract machine */
1613 #ifndef NDEBUG
1614         NULL,                    /* name obstack */
1615 #endif
1616 };
1617
1618 static void init_asm_constraints(void)
1619 {
1620         be_init_default_asm_constraint_flags();
1621
1622         asm_constraint_flags['a'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1623         asm_constraint_flags['b'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1624         asm_constraint_flags['c'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1625         asm_constraint_flags['d'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1626         asm_constraint_flags['D'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1627         asm_constraint_flags['S'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1628         asm_constraint_flags['Q'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1629         asm_constraint_flags['q'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1630         asm_constraint_flags['A'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1631         asm_constraint_flags['l'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1632         asm_constraint_flags['R'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1633         asm_constraint_flags['r'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1634         asm_constraint_flags['p'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1635         asm_constraint_flags['f'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1636         asm_constraint_flags['t'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1637         asm_constraint_flags['u'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1638         asm_constraint_flags['Y'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1639         asm_constraint_flags['X'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1640         asm_constraint_flags['n'] = ASM_CONSTRAINT_FLAG_SUPPORTS_IMMEDIATE;
1641         asm_constraint_flags['g'] = ASM_CONSTRAINT_FLAG_SUPPORTS_IMMEDIATE;
1642
1643         /* no support for autodecrement/autoincrement */
1644         asm_constraint_flags['<'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1645         asm_constraint_flags['>'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1646         /* no float consts */
1647         asm_constraint_flags['E'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1648         asm_constraint_flags['F'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1649         /* makes no sense on x86 */
1650         asm_constraint_flags['s'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1651         /* no support for sse consts yet */
1652         asm_constraint_flags['C'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1653         /* no support for x87 consts yet */
1654         asm_constraint_flags['G'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1655         /* no support for mmx registers yet */
1656         asm_constraint_flags['y'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1657         /* not available in 32bit mode */
1658         asm_constraint_flags['Z'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1659         asm_constraint_flags['e'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1660
1661         /* no code yet to determine register class needed... */
1662         asm_constraint_flags['X'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1663 }
1664
1665 /**
1666  * Initializes the backend ISA.
1667  */
1668 static arch_env_t *ia32_init(FILE *file_handle)
1669 {
1670         static int inited = 0;
1671         ia32_isa_t *isa;
1672         int        i, n;
1673
1674         if (inited)
1675                 return NULL;
1676         inited = 1;
1677
1678         set_tarval_output_modes();
1679
1680         isa = XMALLOC(ia32_isa_t);
1681         memcpy(isa, &ia32_isa_template, sizeof(*isa));
1682
1683         if(mode_fpcw == NULL) {
1684                 mode_fpcw = new_ir_mode("Fpcw", irms_int_number, 16, 0, irma_none, 0);
1685         }
1686
1687         ia32_register_init();
1688         ia32_create_opcodes(&ia32_irn_ops);
1689         /* special handling for SwitchJmp */
1690         op_ia32_SwitchJmp->ops.be_ops = &ia32_SwitchJmp_irn_ops;
1691
1692         be_emit_init(file_handle);
1693         isa->regs_16bit     = pmap_create();
1694         isa->regs_8bit      = pmap_create();
1695         isa->regs_8bit_high = pmap_create();
1696         isa->types          = pmap_create();
1697         isa->tv_ent         = pmap_create();
1698         isa->cpu            = ia32_init_machine_description();
1699
1700         ia32_build_16bit_reg_map(isa->regs_16bit);
1701         ia32_build_8bit_reg_map(isa->regs_8bit);
1702         ia32_build_8bit_reg_map_high(isa->regs_8bit_high);
1703
1704 #ifndef NDEBUG
1705         isa->name_obst = XMALLOC(struct obstack);
1706         obstack_init(isa->name_obst);
1707 #endif /* NDEBUG */
1708
1709         /* enter the ISA object into the intrinsic environment */
1710         intrinsic_env.isa = isa;
1711
1712         /* emit asm includes */
1713         n = get_irp_n_asms();
1714         for (i = 0; i < n; ++i) {
1715                 be_emit_cstring("#APP\n");
1716                 be_emit_ident(get_irp_asm(i));
1717                 be_emit_cstring("\n#NO_APP\n");
1718         }
1719
1720         /* needed for the debug support */
1721         be_gas_emit_switch_section(GAS_SECTION_TEXT);
1722         be_emit_cstring(".Ltext0:\n");
1723         be_emit_write_line();
1724
1725         /* we mark referenced global entities, so we can only emit those which
1726          * are actually referenced. (Note: you mustn't use the type visited flag
1727          * elsewhere in the backend)
1728          */
1729         inc_master_type_visited();
1730
1731         return &isa->arch_env;
1732 }
1733
1734
1735
1736 /**
1737  * Closes the output file and frees the ISA structure.
1738  */
1739 static void ia32_done(void *self)
1740 {
1741         ia32_isa_t *isa = self;
1742
1743         /* emit now all global declarations */
1744         be_gas_emit_decls(isa->arch_env.main_env, 1);
1745
1746         pmap_destroy(isa->regs_16bit);
1747         pmap_destroy(isa->regs_8bit);
1748         pmap_destroy(isa->regs_8bit_high);
1749         pmap_destroy(isa->tv_ent);
1750         pmap_destroy(isa->types);
1751
1752 #ifndef NDEBUG
1753         obstack_free(isa->name_obst, NULL);
1754 #endif /* NDEBUG */
1755
1756         be_emit_exit();
1757
1758         free(self);
1759 }
1760
1761
1762 /**
1763  * Return the number of register classes for this architecture.
1764  * We report always these:
1765  *  - the general purpose registers
1766  *  - the SSE floating point register set
1767  *  - the virtual floating point registers
1768  *  - the SSE vector register set
1769  */
1770 static unsigned ia32_get_n_reg_class(void)
1771 {
1772         return N_CLASSES;
1773 }
1774
1775 /**
1776  * Return the register class for index i.
1777  */
1778 static const arch_register_class_t *ia32_get_reg_class(unsigned i)
1779 {
1780         assert(i < N_CLASSES);
1781         return &ia32_reg_classes[i];
1782 }
1783
1784 /**
1785  * Get the register class which shall be used to store a value of a given mode.
1786  * @param self The this pointer.
1787  * @param mode The mode in question.
1788  * @return A register class which can hold values of the given mode.
1789  */
1790 const arch_register_class_t *ia32_get_reg_class_for_mode(const ir_mode *mode)
1791 {
1792         if (mode_is_float(mode)) {
1793                 return ia32_cg_config.use_sse2 ? &ia32_reg_classes[CLASS_ia32_xmm] : &ia32_reg_classes[CLASS_ia32_vfp];
1794         }
1795         else
1796                 return &ia32_reg_classes[CLASS_ia32_gp];
1797 }
1798
1799 /**
1800  * Get the ABI restrictions for procedure calls.
1801  * @param self        The this pointer.
1802  * @param method_type The type of the method (procedure) in question.
1803  * @param abi         The abi object to be modified
1804  */
1805 static void ia32_get_call_abi(const void *self, ir_type *method_type,
1806                               be_abi_call_t *abi)
1807 {
1808         ir_type  *tp;
1809         ir_mode  *mode;
1810         unsigned  cc;
1811         int       n, i, regnum;
1812         int                 pop_amount = 0;
1813         be_abi_call_flags_t call_flags = be_abi_call_get_flags(abi);
1814
1815         (void) self;
1816
1817         /* set abi flags for calls */
1818         call_flags.bits.left_to_right         = 0;  /* always last arg first on stack */
1819         call_flags.bits.store_args_sequential = 0;
1820         /* call_flags.bits.try_omit_fp                 not changed: can handle both settings */
1821         call_flags.bits.fp_free               = 0;  /* the frame pointer is fixed in IA32 */
1822         call_flags.bits.call_has_imm          = 0;  /* No call immediate, we handle this by ourselves */
1823
1824         /* set parameter passing style */
1825         be_abi_call_set_flags(abi, call_flags, &ia32_abi_callbacks);
1826
1827         cc = get_method_calling_convention(method_type);
1828         if (get_method_variadicity(method_type) == variadicity_variadic) {
1829                 /* pass all parameters of a variadic function on the stack */
1830                 cc = cc_cdecl_set | (cc & cc_this_call);
1831         } else {
1832                 if (get_method_additional_properties(method_type) & mtp_property_private &&
1833                     ia32_cg_config.optimize_cc) {
1834                         /* set the fast calling conventions (allowing up to 3) */
1835                         cc = SET_FASTCALL(cc) | 3;
1836                 }
1837         }
1838
1839         /* we have to pop the shadow parameter ourself for compound calls */
1840         if ( (get_method_calling_convention(method_type) & cc_compound_ret)
1841                         && !(cc & cc_reg_param)) {
1842                 pop_amount += get_mode_size_bytes(mode_P_data);
1843         }
1844
1845         n = get_method_n_params(method_type);
1846         for (i = regnum = 0; i < n; i++) {
1847                 ir_mode               *mode;
1848                 const arch_register_t *reg = NULL;
1849
1850                 tp   = get_method_param_type(method_type, i);
1851                 mode = get_type_mode(tp);
1852                 if (mode != NULL) {
1853                         reg  = ia32_get_RegParam_reg(cc, regnum, mode);
1854                 }
1855                 if (reg != NULL) {
1856                         be_abi_call_param_reg(abi, i, reg);
1857                         ++regnum;
1858                 } else {
1859                         /* Micro optimisation: if the mode is shorter than 4 bytes, load 4 bytes.
1860                          * movl has a shorter opcode than mov[sz][bw]l */
1861                         ir_mode *load_mode = mode;
1862
1863                         if (mode != NULL) {
1864                                 unsigned size = get_mode_size_bytes(mode);
1865
1866                                 if (cc & cc_callee_clear_stk) {
1867                                         pop_amount += (size + 3U) & ~3U;
1868                                 }
1869
1870                                 if (size < 4) load_mode = mode_Iu;
1871                         }
1872
1873                         be_abi_call_param_stack(abi, i, load_mode, 4, 0, 0);
1874                 }
1875         }
1876
1877         be_abi_call_set_pop(abi, pop_amount);
1878
1879         /* set return registers */
1880         n = get_method_n_ress(method_type);
1881
1882         assert(n <= 2 && "more than two results not supported");
1883
1884         /* In case of 64bit returns, we will have two 32bit values */
1885         if (n == 2) {
1886                 tp   = get_method_res_type(method_type, 0);
1887                 mode = get_type_mode(tp);
1888
1889                 assert(!mode_is_float(mode) && "two FP results not supported");
1890
1891                 tp   = get_method_res_type(method_type, 1);
1892                 mode = get_type_mode(tp);
1893
1894                 assert(!mode_is_float(mode) && "mixed INT, FP results not supported");
1895
1896                 be_abi_call_res_reg(abi, 0, &ia32_gp_regs[REG_EAX]);
1897                 be_abi_call_res_reg(abi, 1, &ia32_gp_regs[REG_EDX]);
1898         }
1899         else if (n == 1) {
1900                 const arch_register_t *reg;
1901
1902                 tp   = get_method_res_type(method_type, 0);
1903                 assert(is_atomic_type(tp));
1904                 mode = get_type_mode(tp);
1905
1906                 reg = mode_is_float(mode) ? &ia32_vfp_regs[REG_VF0] : &ia32_gp_regs[REG_EAX];
1907
1908                 be_abi_call_res_reg(abi, 0, reg);
1909         }
1910 }
1911
1912 int ia32_to_appear_in_schedule(void *block_env, const ir_node *irn)
1913 {
1914         (void) block_env;
1915
1916         if(!is_ia32_irn(irn)) {
1917                 return -1;
1918         }
1919
1920         if(is_ia32_NoReg_GP(irn) || is_ia32_NoReg_VFP(irn) || is_ia32_NoReg_XMM(irn)
1921                 || is_ia32_Unknown_GP(irn) || is_ia32_Unknown_XMM(irn)
1922                 || is_ia32_Unknown_VFP(irn) || is_ia32_ChangeCW(irn)
1923                 || is_ia32_Immediate(irn))
1924                 return 0;
1925
1926         return 1;
1927 }
1928
1929 /**
1930  * Initializes the code generator interface.
1931  */
1932 static const arch_code_generator_if_t *ia32_get_code_generator_if(void *self)
1933 {
1934         (void) self;
1935         return &ia32_code_gen_if;
1936 }
1937
1938 /**
1939  * Returns the estimated execution time of an ia32 irn.
1940  */
1941 static sched_timestep_t ia32_sched_exectime(void *env, const ir_node *irn)
1942 {
1943         (void) env;
1944         return is_ia32_irn(irn) ? ia32_get_op_estimated_cost(irn) : 1;
1945 }
1946
1947 list_sched_selector_t ia32_sched_selector;
1948
1949 /**
1950  * Returns the reg_pressure scheduler with to_appear_in_schedule() overloaded
1951  */
1952 static const list_sched_selector_t *ia32_get_list_sched_selector(
1953                 const void *self, list_sched_selector_t *selector)
1954 {
1955         (void) self;
1956         memcpy(&ia32_sched_selector, selector, sizeof(ia32_sched_selector));
1957         ia32_sched_selector.exectime              = ia32_sched_exectime;
1958         ia32_sched_selector.to_appear_in_schedule = ia32_to_appear_in_schedule;
1959         return &ia32_sched_selector;
1960 }
1961
1962 static const ilp_sched_selector_t *ia32_get_ilp_sched_selector(const void *self)
1963 {
1964         (void) self;
1965         return NULL;
1966 }
1967
1968 /**
1969  * Returns the necessary byte alignment for storing a register of given class.
1970  */
1971 static int ia32_get_reg_class_alignment(const arch_register_class_t *cls)
1972 {
1973         ir_mode *mode = arch_register_class_mode(cls);
1974         int bytes     = get_mode_size_bytes(mode);
1975
1976         if (mode_is_float(mode) && bytes > 8)
1977                 return 16;
1978         return bytes;
1979 }
1980
1981 static const be_execution_unit_t ***ia32_get_allowed_execution_units(
1982                 const ir_node *irn)
1983 {
1984         static const be_execution_unit_t *_allowed_units_BRANCH[] = {
1985                 &ia32_execution_units_BRANCH[IA32_EXECUNIT_TP_BRANCH_BRANCH1],
1986                 &ia32_execution_units_BRANCH[IA32_EXECUNIT_TP_BRANCH_BRANCH2],
1987                 NULL,
1988         };
1989         static const be_execution_unit_t *_allowed_units_GP[] = {
1990                 &ia32_execution_units_GP[IA32_EXECUNIT_TP_GP_GP_EAX],
1991                 &ia32_execution_units_GP[IA32_EXECUNIT_TP_GP_GP_EBX],
1992                 &ia32_execution_units_GP[IA32_EXECUNIT_TP_GP_GP_ECX],
1993                 &ia32_execution_units_GP[IA32_EXECUNIT_TP_GP_GP_EDX],
1994                 &ia32_execution_units_GP[IA32_EXECUNIT_TP_GP_GP_ESI],
1995                 &ia32_execution_units_GP[IA32_EXECUNIT_TP_GP_GP_EDI],
1996                 &ia32_execution_units_GP[IA32_EXECUNIT_TP_GP_GP_EBP],
1997                 NULL,
1998         };
1999         static const be_execution_unit_t *_allowed_units_DUMMY[] = {
2000                 &be_machine_execution_units_DUMMY[0],
2001                 NULL,
2002         };
2003         static const be_execution_unit_t **_units_callret[] = {
2004                 _allowed_units_BRANCH,
2005                 NULL
2006         };
2007         static const be_execution_unit_t **_units_other[] = {
2008                 _allowed_units_GP,
2009                 NULL
2010         };
2011         static const be_execution_unit_t **_units_dummy[] = {
2012                 _allowed_units_DUMMY,
2013                 NULL
2014         };
2015         const be_execution_unit_t ***ret;
2016
2017         if (is_ia32_irn(irn)) {
2018                 ret = get_ia32_exec_units(irn);
2019         } else if (is_be_node(irn)) {
2020                 if (be_is_Return(irn)) {
2021                         ret = _units_callret;
2022                 } else if (be_is_Barrier(irn)) {
2023                         ret = _units_dummy;
2024                 } else {
2025                         ret = _units_other;
2026                 }
2027         }
2028         else {
2029                 ret = _units_dummy;
2030         }
2031
2032         return ret;
2033 }
2034
2035 /**
2036  * Return the abstract ia32 machine.
2037  */
2038 static const be_machine_t *ia32_get_machine(const void *self)
2039 {
2040         const ia32_isa_t *isa = self;
2041         return isa->cpu;
2042 }
2043
2044 /**
2045  * Return irp irgs in the desired order.
2046  */
2047 static ir_graph **ia32_get_irg_list(const void *self, ir_graph ***irg_list)
2048 {
2049         (void) self;
2050         (void) irg_list;
2051         return NULL;
2052 }
2053
2054 static void ia32_mark_remat(ir_node *node)
2055 {
2056         if (is_ia32_irn(node)) {
2057                 set_ia32_is_remat(node);
2058         }
2059 }
2060
2061 /**
2062  * Check for Abs or -Abs.
2063  */
2064 static int psi_is_Abs_or_Nabs(ir_node *cmp, ir_node *sel, ir_node *t, ir_node *f)
2065 {
2066         ir_node *l, *r;
2067         pn_Cmp  pnc;
2068
2069         if (cmp == NULL)
2070                 return 0;
2071
2072         /* must be <, <=, >=, > */
2073         pnc = get_Proj_proj(sel);
2074         if (pnc != pn_Cmp_Ge && pnc != pn_Cmp_Gt &&
2075                 pnc != pn_Cmp_Le && pnc != pn_Cmp_Lt)
2076                 return 0;
2077
2078         l = get_Cmp_left(cmp);
2079         r = get_Cmp_right(cmp);
2080
2081         /* must be x cmp 0 */
2082         if ((l != t && l != f) || !is_Const(r) || !is_Const_null(r))
2083                 return 0;
2084
2085         if ((!is_Minus(t) || get_Minus_op(t) != f) &&
2086                 (!is_Minus(f) || get_Minus_op(f) != t))
2087                 return 0;
2088         return 1;
2089 }
2090
2091 /**
2092  * Check for Abs only
2093  */
2094 static int psi_is_Abs(ir_node *cmp, ir_node *sel, ir_node *t, ir_node *f)
2095 {
2096         ir_node *l, *r;
2097         pn_Cmp  pnc;
2098
2099         if (cmp == NULL)
2100                 return 0;
2101
2102         /* must be <, <=, >=, > */
2103         pnc = get_Proj_proj(sel);
2104         if (pnc != pn_Cmp_Ge && pnc != pn_Cmp_Gt &&
2105                 pnc != pn_Cmp_Le && pnc != pn_Cmp_Lt)
2106                 return 0;
2107
2108         l = get_Cmp_left(cmp);
2109         r = get_Cmp_right(cmp);
2110
2111         /* must be x cmp 0 */
2112         if ((l != t && l != f) || !is_Const(r) || !is_Const_null(r))
2113                 return 0;
2114
2115         if ((!is_Minus(t) || get_Minus_op(t) != f) &&
2116                 (!is_Minus(f) || get_Minus_op(f) != t))
2117                 return 0;
2118
2119         if (pnc & pn_Cmp_Gt) {
2120                 /* x >= 0 ? -x : x is NABS */
2121                 if (is_Minus(t))
2122                         return 0;
2123         } else {
2124                 /* x < 0 ? x : -x is NABS */
2125                 if (is_Minus(f))
2126                         return 0;
2127         }
2128         return 1;
2129 }
2130
2131
2132 /**
2133  * Allows or disallows the creation of Mux nodes for the given Phi nodes.
2134  *
2135  * @param sel        A selector of a Cond.
2136  * @param phi_list   List of Phi nodes about to be converted (linked via get_Phi_next() field)
2137  * @param i          First data predecessor involved in if conversion
2138  * @param j          Second data predecessor involved in if conversion
2139  *
2140  * @return 1 if allowed, 0 otherwise
2141  */
2142 static int ia32_is_mux_allowed(ir_node *sel, ir_node *phi_list, int i, int j)
2143 {
2144         ir_node *phi;
2145         ir_node *cmp;
2146         pn_Cmp  pn;
2147         ir_node *cl, *cr;
2148
2149         /* we can't handle Muxs with 64bit compares yet */
2150         if (is_Proj(sel)) {
2151                 cmp = get_Proj_pred(sel);
2152                 if (is_Cmp(cmp)) {
2153                         ir_node *left     = get_Cmp_left(cmp);
2154                         ir_mode *cmp_mode = get_irn_mode(left);
2155                         if (!mode_is_float(cmp_mode) && get_mode_size_bits(cmp_mode) > 32) {
2156                                 /* 64bit Abs IS supported */
2157                                 for (phi = phi_list; phi; phi = get_Phi_next(phi)) {
2158                                         ir_node *t = get_Phi_pred(phi, i);
2159                                         ir_node *f = get_Phi_pred(phi, j);
2160
2161                                         if (! psi_is_Abs(cmp, sel, t, f))
2162                                                 return 0;
2163                                 }
2164                                 return 1;
2165                         }
2166                 } else {
2167                         /* we do not support nodes without Cmp yet */
2168                         return 0;
2169                 }
2170         } else {
2171                 /* we do not support nodes without Cmp yet */
2172                 return 0;
2173         }
2174
2175         pn = get_Proj_proj(sel);
2176         cl = get_Cmp_left(cmp);
2177         cr = get_Cmp_right(cmp);
2178
2179         if (ia32_cg_config.use_cmov) {
2180                 if (ia32_cg_config.use_sse2) {
2181                         /* check the Phi nodes: no 64bit and no floating point cmov */
2182                         for (phi = phi_list; phi; phi = get_Phi_next(phi)) {
2183                                 ir_mode *mode = get_irn_mode(phi);
2184
2185                                 if (mode_is_float(mode)) {
2186                                         /* check for Min, Max */
2187                                         ir_node *t = get_Phi_pred(phi, i);
2188                                         ir_node *f = get_Phi_pred(phi, j);
2189
2190                                         /* SSE2 supports Min & Max */
2191                                         if (pn == pn_Cmp_Lt || pn == pn_Cmp_Le || pn == pn_Cmp_Ge || pn == pn_Cmp_Gt) {
2192                                                 if (cl == t && cr == f) {
2193                                                         /* Mux(a <=/>= b, a, b) => MIN, MAX */
2194                                                         continue;
2195                                                 } else if (cl == f && cr == t) {
2196                                                         /* Mux(a <=/>= b, b, a) => MAX, MIN */
2197                                                         continue;
2198                                                 }
2199                                         }
2200                                         return 0;
2201                                 } else if (get_mode_size_bits(mode) > 32) {
2202                                         /* no 64bit cmov */
2203                                         return 0;
2204                                 }
2205                         }
2206                 } else {
2207                         /* check the Phi nodes: no 64bit and no floating point cmov */
2208                         for (phi = phi_list; phi; phi = get_Phi_next(phi)) {
2209                                 ir_mode *mode = get_irn_mode(phi);
2210
2211                                 if (mode_is_float(mode)) {
2212                                         ir_node *t = get_Phi_pred(phi, i);
2213                                         ir_node *f = get_Phi_pred(phi, j);
2214
2215                                         /* always support Mux(!float, C1, C2) */
2216                                         if (is_Const(t) && is_Const(f) && !mode_is_float(get_irn_mode(cl))) {
2217                                                 switch (be_transformer) {
2218                                                 case TRANSFORMER_DEFAULT:
2219                                                         /* always support Mux(!float, C1, C2) */
2220                                                         continue;
2221 #ifdef FIRM_GRGEN_BE
2222                                                 case TRANSFORMER_PBQP:
2223                                                 case TRANSFORMER_RAND:
2224                                                         /* no support for Mux(*, C1, C2) */
2225                                                         return 0;
2226 #endif
2227                                                 default:
2228                                                         panic("invalid transformer");
2229                                                 }
2230                                         }
2231                                         /* only abs or nabs supported */
2232                                         if (! psi_is_Abs_or_Nabs(cmp, sel, t, f))
2233                                                 return 0;
2234                                 } else if (get_mode_size_bits(mode) > 32)
2235                                         return 0;
2236                         }
2237                 }
2238
2239                 return 1;
2240         } else { /* No Cmov, only some special cases */
2241
2242                 /* Now some supported cases here */
2243                 for (phi = phi_list; phi; phi = get_Phi_next(phi)) {
2244                         ir_mode *mode = get_irn_mode(phi);
2245                         ir_node *t, *f;
2246
2247                         t = get_Phi_pred(phi, i);
2248                         f = get_Phi_pred(phi, j);
2249
2250                         if (mode_is_float(mode)) {
2251                                 /* always support Mux(!float, C1, C2) */
2252                                 if (is_Const(t) && is_Const(f) &&
2253                                                 !mode_is_float(get_irn_mode(cl))) {
2254                                         switch (be_transformer) {
2255                                                 case TRANSFORMER_DEFAULT:
2256                                                         /* always support Mux(!float, C1, C2) */
2257                                                         continue;
2258 #ifdef FIRM_GRGEN_BE
2259                                                 case TRANSFORMER_PBQP:
2260                                                 case TRANSFORMER_RAND:
2261                                                         /* no support for Mux(*, C1, C2) */
2262                                                         return 0;
2263 #endif
2264                                                 default:
2265                                                         panic("invalid transformer");
2266                                         }
2267                                 }
2268                                 /* only abs or nabs supported */
2269                                 if (! psi_is_Abs_or_Nabs(cmp, sel, t, f))
2270                                         return 0;
2271                         } else if (get_mode_size_bits(mode) > 32) {
2272                                 /* no 64bit yet */
2273                                 return 0;
2274                         }
2275
2276                         if (is_Const(t) && is_Const(f)) {
2277                                 if ((is_Const_null(t) && is_Const_one(f)) || (is_Const_one(t) && is_Const_null(f))) {
2278                                         /* always support Mux(x, C1, C2) */
2279                                         continue;
2280                                 }
2281                         } else if (pn == pn_Cmp_Lt || pn == pn_Cmp_Le || pn == pn_Cmp_Ge || pn == pn_Cmp_Gt) {
2282 #if 0
2283                                 if (cl == t && cr == f) {
2284                                         /* Mux(a <=/>= b, a, b) => Min, Max */
2285                                         continue;
2286                                 }
2287                                 if (cl == f && cr == t) {
2288                                         /* Mux(a <=/>= b, b, a) => Max, Min */
2289                                         continue;
2290                                 }
2291 #endif
2292                                 if ((pn & pn_Cmp_Gt) && !mode_is_signed(mode) &&
2293                                     is_Const(f) && is_Const_null(f) && is_Sub(t) &&
2294                                     get_Sub_left(t) == cl && get_Sub_right(t) == cr) {
2295                                         /* Mux(a >=u b, a - b, 0) unsigned Doz */
2296                                         continue;
2297                                 }
2298                                 if ((pn & pn_Cmp_Lt) && !mode_is_signed(mode) &&
2299                                     is_Const(t) && is_Const_null(t) && is_Sub(f) &&
2300                                     get_Sub_left(f) == cl && get_Sub_right(f) == cr) {
2301                                         /* Mux(a <=u b, 0, a - b) unsigned Doz */
2302                                         continue;
2303                                 }
2304                                 if (is_Const(cr) && is_Const_null(cr)) {
2305                                         if (cl == t && is_Minus(f) && get_Minus_op(f) == cl) {
2306                                                 /* Mux(a <=/>= 0 ? a : -a) Nabs/Abs */
2307                                                 continue;
2308                                         } else if (cl == f && is_Minus(t) && get_Minus_op(t) == cl) {
2309                                                 /* Mux(a <=/>= 0 ? -a : a) Abs/Nabs */
2310                                                 continue;
2311                                         }
2312                                 }
2313                         }
2314                         return 0;
2315                 }
2316                 /* all checks passed */
2317                 return 1;
2318         }
2319         return 0;
2320 }
2321
2322 static asm_constraint_flags_t ia32_parse_asm_constraint(const char **c)
2323 {
2324         (void) c;
2325
2326         /* we already added all our simple flags to the flags modifier list in
2327          * init, so this flag we don't know. */
2328         return ASM_CONSTRAINT_FLAG_INVALID;
2329 }
2330
2331 static int ia32_is_valid_clobber(const char *clobber)
2332 {
2333         return ia32_get_clobber_register(clobber) != NULL;
2334 }
2335
2336 /**
2337  * Create the trampoline code.
2338  */
2339 static ir_node *ia32_create_trampoline_fkt(ir_node *block, ir_node *mem, ir_node *trampoline, ir_node *env, ir_node *callee)
2340 {
2341         ir_node  *st, *p = trampoline;
2342         ir_mode *mode    = get_irn_mode(p);
2343
2344         /* mov  ecx,<env> */
2345         st  = new_r_Store(block, mem, p, new_Const_long(mode_Bu, 0xb9), 0);
2346         mem = new_r_Proj(block, st, mode_M, pn_Store_M);
2347         p   = new_r_Add(block, p, new_Const_long(mode_Iu, 1), mode);
2348         st  = new_r_Store(block, mem, p, env, 0);
2349         mem = new_r_Proj(block, st, mode_M, pn_Store_M);
2350         p   = new_r_Add(block, p, new_Const_long(mode_Iu, 4), mode);
2351         /* jmp  <callee> */
2352         st  = new_r_Store(block, mem, p, new_Const_long(mode_Bu, 0xe9), 0);
2353         mem = new_r_Proj(block, st, mode_M, pn_Store_M);
2354         p   = new_r_Add(block, p, new_Const_long(mode_Iu, 1), mode);
2355         st  = new_r_Store(block, mem, p, callee, 0);
2356         mem = new_r_Proj(block, st, mode_M, pn_Store_M);
2357         p   = new_r_Add(block, p, new_Const_long(mode_Iu, 4), mode);
2358
2359         return mem;
2360 }
2361
2362 /**
2363  * Returns the libFirm configuration parameter for this backend.
2364  */
2365 static const backend_params *ia32_get_libfirm_params(void)
2366 {
2367         static const ir_settings_if_conv_t ifconv = {
2368                 4,                    /* maxdepth, doesn't matter for Mux-conversion */
2369                 ia32_is_mux_allowed   /* allows or disallows Mux creation for given selector */
2370         };
2371         static const ir_settings_arch_dep_t ad = {
2372                 1,                   /* also use subs */
2373                 4,                   /* maximum shifts */
2374                 31,                  /* maximum shift amount */
2375                 ia32_evaluate_insn,  /* evaluate the instruction sequence */
2376
2377                 1,  /* allow Mulhs */
2378                 1,  /* allow Mulus */
2379                 32, /* Mulh allowed up to 32 bit */
2380         };
2381         static backend_params p = {
2382                 1,     /* need dword lowering */
2383                 1,     /* support inline assembly */
2384                 NULL,  /* will be set later */
2385                 ia32_create_intrinsic_fkt,
2386                 &intrinsic_env,  /* context for ia32_create_intrinsic_fkt */
2387                 NULL,  /* ifconv info will be set below */
2388                 NULL,  /* float arithmetic mode, will be set below */
2389                 12,    /* size of trampoline code */
2390                 4,     /* alignment of trampoline code */
2391                 ia32_create_trampoline_fkt,
2392                 4      /* alignment of stack parameter */
2393         };
2394
2395         ia32_setup_cg_config();
2396
2397         /* doesn't really belong here, but this is the earliest place the backend
2398          * is called... */
2399         init_asm_constraints();
2400
2401         p.dep_param    = &ad;
2402         p.if_conv_info = &ifconv;
2403         if (! ia32_cg_config.use_sse2)
2404                 p.mode_float_arithmetic = mode_E;
2405         return &p;
2406 }
2407
2408 static const lc_opt_enum_int_items_t gas_items[] = {
2409         { "elf",     GAS_FLAVOUR_ELF },
2410         { "mingw",   GAS_FLAVOUR_MINGW  },
2411         { "yasm",    GAS_FLAVOUR_YASM   },
2412         { "macho",   GAS_FLAVOUR_MACH_O },
2413         { NULL,      0 }
2414 };
2415
2416 static lc_opt_enum_int_var_t gas_var = {
2417         (int*) &be_gas_flavour, gas_items
2418 };
2419
2420 #ifdef FIRM_GRGEN_BE
2421 static const lc_opt_enum_int_items_t transformer_items[] = {
2422         { "default", TRANSFORMER_DEFAULT },
2423         { "pbqp",    TRANSFORMER_PBQP    },
2424         { "random",  TRANSFORMER_RAND    },
2425         { NULL,      0                   }
2426 };
2427
2428 static lc_opt_enum_int_var_t transformer_var = {
2429         (int*)&be_transformer, transformer_items
2430 };
2431 #endif
2432
2433 static const lc_opt_table_entry_t ia32_options[] = {
2434         LC_OPT_ENT_ENUM_INT("gasmode", "set the GAS compatibility mode", &gas_var),
2435 #ifdef FIRM_GRGEN_BE
2436         LC_OPT_ENT_ENUM_INT("transformer", "the transformer used for code selection", &transformer_var),
2437 #endif
2438         LC_OPT_ENT_INT("stackalign", "set power of two stack alignment for calls",
2439                        &ia32_isa_template.arch_env.stack_alignment),
2440         LC_OPT_LAST
2441 };
2442
2443 const arch_isa_if_t ia32_isa_if = {
2444         ia32_init,
2445         ia32_done,
2446         ia32_handle_intrinsics,
2447         ia32_get_n_reg_class,
2448         ia32_get_reg_class,
2449         ia32_get_reg_class_for_mode,
2450         ia32_get_call_abi,
2451         ia32_get_code_generator_if,
2452         ia32_get_list_sched_selector,
2453         ia32_get_ilp_sched_selector,
2454         ia32_get_reg_class_alignment,
2455         ia32_get_libfirm_params,
2456         ia32_get_allowed_execution_units,
2457         ia32_get_machine,
2458         ia32_get_irg_list,
2459         ia32_mark_remat,
2460         ia32_parse_asm_constraint,
2461         ia32_is_valid_clobber
2462 };
2463
2464 void be_init_arch_ia32(void)
2465 {
2466         lc_opt_entry_t *be_grp   = lc_opt_get_grp(firm_opt_get_root(), "be");
2467         lc_opt_entry_t *ia32_grp = lc_opt_get_grp(be_grp, "ia32");
2468
2469         lc_opt_add_table(ia32_grp, ia32_options);
2470         be_register_isa_if("ia32", &ia32_isa_if);
2471
2472         FIRM_DBG_REGISTER(dbg, "firm.be.ia32.cg");
2473
2474         ia32_init_emitter();
2475         ia32_init_finish();
2476         ia32_init_optimize();
2477         ia32_init_transform();
2478         ia32_init_x87();
2479         ia32_init_architecture();
2480 }
2481
2482 BE_REGISTER_MODULE_CONSTRUCTOR(be_init_arch_ia32);