nsz Git - libfirm/blob - ir/be/ia32/bearch_ia32.c

   1 /*
   2  * Copyright (C) 1995-2008 University of Karlsruhe.  All right reserved.
   3  *
   4  * This file is part of libFirm.
   5  *
   6  * This file may be distributed and/or modified under the terms of the
   7  * GNU General Public License version 2 as published by the Free Software
   8  * Foundation and appearing in the file LICENSE.GPL included in the
   9  * packaging of this file.
  10  *
  11  * Licensees holding valid libFirm Professional Edition licenses may use
  12  * this file in accordance with the libFirm Commercial License.
  13  * Agreement provided with the Software.
  14  *
  15  * This file is provided AS IS with NO WARRANTY OF ANY KIND, INCLUDING THE
  16  * WARRANTY OF DESIGN, MERCHANTABILITY AND FITNESS FOR A PARTICULAR
  17  * PURPOSE.
  18  */
  19
  20 /**
  21  * @file
  22  * @brief       This is the main ia32 firm backend driver.
  23  * @author      Christian Wuerdig
  24  * @version     $Id$
  25  */
  26 #ifdef HAVE_CONFIG_H
  27 #include "config.h"
  28 #endif
  29
  30 #include "lc_opts.h"
  31 #include "lc_opts_enum.h"
  32
  33 #include <math.h>
  34
  35 #include "pseudo_irg.h"
  36 #include "irarch.h"
  37 #include "irgwalk.h"
  38 #include "irprog.h"
  39 #include "irprintf.h"
  40 #include "iredges_t.h"
  41 #include "ircons.h"
  42 #include "irflag.h"
  43 #include "irgmod.h"
  44 #include "irgopt.h"
  45 #include "irbitset.h"
  46 #include "irgopt.h"
  47 #include "pdeq.h"
  48 #include "pset.h"
  49 #include "debug.h"
  50 #include "error.h"
  51 #include "xmalloc.h"
  52 #include "irtools.h"
  53 #include "iroptimize.h"
  54 #include "instrument.h"
  55
  56 #include "../beabi.h"
  57 #include "../beirg_t.h"
  58 #include "../benode_t.h"
  59 #include "../belower.h"
  60 #include "../besched_t.h"
  61 #include "be.h"
  62 #include "../be_t.h"
  63 #include "../beirgmod.h"
  64 #include "../be_dbgout.h"
  65 #include "../beblocksched.h"
  66 #include "../bemachine.h"
  67 #include "../beilpsched.h"
  68 #include "../bespillslots.h"
  69 #include "../bemodule.h"
  70 #include "../begnuas.h"
  71 #include "../bestate.h"
  72 #include "../beflags.h"
  73 #include "../betranshlp.h"
  74
  75 #include "bearch_ia32_t.h"
  76
  77 #include "ia32_new_nodes.h"
  78 #include "gen_ia32_regalloc_if.h"
  79 #include "gen_ia32_machine.h"
  80 #include "ia32_common_transform.h"
  81 #include "ia32_transform.h"
  82 #include "ia32_emitter.h"
  83 #include "ia32_map_regs.h"
  84 #include "ia32_optimize.h"
  85 #include "ia32_x87.h"
  86 #include "ia32_dbg_stat.h"
  87 #include "ia32_finish.h"
  88 #include "ia32_util.h"
  89 #include "ia32_fpu.h"
  90 #include "ia32_architecture.h"
  91
  92 #ifdef FIRM_GRGEN_BE
  93 #include "ia32_pbqp_transform.h"
  94 #endif
  95
  96 DEBUG_ONLY(static firm_dbg_module_t *dbg = NULL;)
  97
  98 /* TODO: ugly */
  99 static set *cur_reg_set = NULL;
 100
 101 ir_mode         *mode_fpcw       = NULL;
 102 ia32_code_gen_t *ia32_current_cg = NULL;
 103
 104 /**
 105  * The environment for the intrinsic mapping.
 106  */
 107 static ia32_intrinsic_env_t intrinsic_env = {
 108         NULL,    /* the isa */
 109         NULL,    /* the irg, these entities belong to */
 110         NULL,    /* entity for first div operand (move into FPU) */
 111         NULL,    /* entity for second div operand (move into FPU) */
 112         NULL,    /* entity for converts ll -> d */
 113         NULL,    /* entity for converts d -> ll */
 114         NULL,    /* entity for __divdi3 library call */
 115         NULL,    /* entity for __moddi3 library call */
 116         NULL,    /* entity for __udivdi3 library call */
 117         NULL,    /* entity for __umoddi3 library call */
 118         NULL,    /* bias value for conversion from float to unsigned 64 */
 119 };
 120
 121
 122 typedef ir_node *(*create_const_node_func) (dbg_info *dbg, ir_graph *irg, ir_node *block);
 123
 124 static INLINE ir_node *create_const(ia32_code_gen_t *cg, ir_node **place,
 125                                     create_const_node_func func,
 126                                     const arch_register_t* reg)
 127 {
 128         ir_node *block, *res;
 129
 130         if(*place != NULL)
 131                 return *place;
 132
 133         block = get_irg_start_block(cg->irg);
 134         res = func(NULL, cg->irg, block);
 135         arch_set_irn_register(res, reg);
 136         *place = res;
 137
 138         add_irn_dep(get_irg_end(cg->irg), res);
 139         /* add_irn_dep(get_irg_start(cg->irg), res); */
 140
 141         return res;
 142 }
 143
 144 /* Creates the unique per irg GP NoReg node. */
 145 ir_node *ia32_new_NoReg_gp(ia32_code_gen_t *cg) {
 146         return create_const(cg, &cg->noreg_gp, new_rd_ia32_NoReg_GP,
 147                             &ia32_gp_regs[REG_GP_NOREG]);
 148 }
 149
 150 ir_node *ia32_new_NoReg_vfp(ia32_code_gen_t *cg) {
 151         return create_const(cg, &cg->noreg_vfp, new_rd_ia32_NoReg_VFP,
 152                             &ia32_vfp_regs[REG_VFP_NOREG]);
 153 }
 154
 155 ir_node *ia32_new_NoReg_xmm(ia32_code_gen_t *cg) {
 156         return create_const(cg, &cg->noreg_xmm, new_rd_ia32_NoReg_XMM,
 157                             &ia32_xmm_regs[REG_XMM_NOREG]);
 158 }
 159
 160 ir_node *ia32_new_Unknown_gp(ia32_code_gen_t *cg) {
 161         return create_const(cg, &cg->unknown_gp, new_rd_ia32_Unknown_GP,
 162                             &ia32_gp_regs[REG_GP_UKNWN]);
 163 }
 164
 165 ir_node *ia32_new_Unknown_vfp(ia32_code_gen_t *cg) {
 166         return create_const(cg, &cg->unknown_vfp, new_rd_ia32_Unknown_VFP,
 167                             &ia32_vfp_regs[REG_VFP_UKNWN]);
 168 }
 169
 170 ir_node *ia32_new_Unknown_xmm(ia32_code_gen_t *cg) {
 171         return create_const(cg, &cg->unknown_xmm, new_rd_ia32_Unknown_XMM,
 172                             &ia32_xmm_regs[REG_XMM_UKNWN]);
 173 }
 174
 175 ir_node *ia32_new_Fpu_truncate(ia32_code_gen_t *cg) {
 176         return create_const(cg, &cg->fpu_trunc_mode, new_rd_ia32_ChangeCW,
 177                         &ia32_fp_cw_regs[REG_FPCW]);
 178 }
 179
 180
 181 /**
 182  * Returns the admissible noreg register node for input register pos of node irn.
 183  */
 184 static ir_node *ia32_get_admissible_noreg(ia32_code_gen_t *cg, ir_node *irn, int pos)
 185 {
 186         const arch_register_req_t *req = arch_get_register_req(irn, pos);
 187
 188         assert(req != NULL && "Missing register requirements");
 189         if (req->cls == &ia32_reg_classes[CLASS_ia32_gp])
 190                 return ia32_new_NoReg_gp(cg);
 191
 192         if (ia32_cg_config.use_sse2) {
 193                 return ia32_new_NoReg_xmm(cg);
 194         } else {
 195                 return ia32_new_NoReg_vfp(cg);
 196         }
 197 }
 198
 199 /**************************************************
 200  *                         _ _              _  __
 201  *                        | | |            (_)/ _|
 202  *  _ __ ___  __ _    __ _| | | ___   ___   _| |_
 203  * | '__/ _ \/ _` |  / _` | | |/ _ \ / __| | |  _|
 204  * | | |  __/ (_| | | (_| | | | (_) | (__  | | |
 205  * |_|  \___|\__, |  \__,_|_|_|\___/ \___| |_|_|
 206  *            __/ |
 207  *           |___/
 208  **************************************************/
 209
 210 /**
 211  * Return register requirements for an ia32 node.
 212  * If the node returns a tuple (mode_T) then the proj's
 213  * will be asked for this information.
 214  */
 215 static const arch_register_req_t *ia32_get_irn_reg_req(const ir_node *node,
 216                                                                                                            int pos)
 217 {
 218         ir_mode *mode = get_irn_mode(node);
 219         long    node_pos;
 220
 221         if (mode == mode_X || is_Block(node)) {
 222                 return arch_no_register_req;
 223         }
 224
 225         if (mode == mode_T && pos < 0) {
 226                 return arch_no_register_req;
 227         }
 228
 229         node_pos = pos == -1 ? 0 : pos;
 230         if (is_Proj(node)) {
 231                 if (mode == mode_M || pos >= 0) {
 232                         return arch_no_register_req;
 233                 }
 234
 235                 node_pos = (pos == -1) ? get_Proj_proj(node) : pos;
 236                 node     = skip_Proj_const(node);
 237         }
 238
 239         if (is_ia32_irn(node)) {
 240                 const arch_register_req_t *req;
 241                 if (pos >= 0)
 242                         req = get_ia32_in_req(node, pos);
 243                 else
 244                         req = get_ia32_out_req(node, node_pos);
 245
 246                 assert(req != NULL);
 247
 248                 return req;
 249         }
 250
 251         /* unknowns should be transformed already */
 252         assert(!is_Unknown(node));
 253         return arch_no_register_req;
 254 }
 255
 256 static void ia32_set_irn_reg(ir_node *irn, const arch_register_t *reg)
 257 {
 258         int    pos = 0;
 259
 260         if (get_irn_mode(irn) == mode_X) {
 261                 return;
 262         }
 263
 264         if (is_Proj(irn)) {
 265                 pos = get_Proj_proj(irn);
 266                 irn = skip_Proj(irn);
 267         }
 268
 269         if (is_ia32_irn(irn)) {
 270                 const arch_register_t **slots;
 271
 272                 slots      = get_ia32_slots(irn);
 273                 slots[pos] = reg;
 274         } else {
 275                 ia32_set_firm_reg(irn, reg, cur_reg_set);
 276         }
 277 }
 278
 279 static const arch_register_t *ia32_get_irn_reg(const ir_node *irn)
 280 {
 281         int pos = 0;
 282
 283         if (is_Proj(irn)) {
 284                 if (get_irn_mode(irn) == mode_X) {
 285                         return NULL;
 286                 }
 287
 288                 pos = get_Proj_proj(irn);
 289                 irn = skip_Proj_const(irn);
 290         }
 291
 292         if (is_ia32_irn(irn)) {
 293                 const arch_register_t **slots = get_ia32_slots(irn);
 294                 assert(pos < get_ia32_n_res(irn));
 295                 return slots[pos];
 296         } else {
 297                 return ia32_get_firm_reg(irn, cur_reg_set);
 298         }
 299 }
 300
 301 static arch_irn_class_t ia32_classify(const ir_node *irn) {
 302         arch_irn_class_t classification = arch_irn_class_normal;
 303
 304         irn = skip_Proj_const(irn);
 305
 306         if (is_cfop(irn))
 307                 classification |= arch_irn_class_branch;
 308
 309         if (! is_ia32_irn(irn))
 310                 return classification & ~arch_irn_class_normal;
 311
 312         if (is_ia32_Ld(irn))
 313                 classification |= arch_irn_class_load;
 314
 315         if (is_ia32_St(irn))
 316                 classification |= arch_irn_class_store;
 317
 318         if (is_ia32_is_reload(irn))
 319                 classification |= arch_irn_class_reload;
 320
 321         if (is_ia32_is_spill(irn))
 322                 classification |= arch_irn_class_spill;
 323
 324         if (is_ia32_is_remat(irn))
 325                 classification |= arch_irn_class_remat;
 326
 327         return classification;
 328 }
 329
 330 static arch_irn_flags_t ia32_get_flags(const ir_node *irn) {
 331         arch_irn_flags_t flags = arch_irn_flags_none;
 332
 333         if (is_Unknown(irn))
 334                 return arch_irn_flags_ignore;
 335
 336         if(is_Proj(irn) && mode_is_datab(get_irn_mode(irn))) {
 337                 ir_node *pred = get_Proj_pred(irn);
 338
 339                 if(is_ia32_irn(pred)) {
 340                         flags = get_ia32_out_flags(pred, get_Proj_proj(irn));
 341                 }
 342
 343                 irn = pred;
 344         }
 345
 346         if (is_ia32_irn(irn)) {
 347                 flags |= get_ia32_flags(irn);
 348         }
 349
 350         return flags;
 351 }
 352
 353 /**
 354  * The IA32 ABI callback object.
 355  */
 356 typedef struct {
 357         be_abi_call_flags_bits_t flags;  /**< The call flags. */
 358         const arch_env_t *aenv;          /**< The architecture environment. */
 359         ir_graph *irg;                   /**< The associated graph. */
 360 } ia32_abi_env_t;
 361
 362 static ir_entity *ia32_get_frame_entity(const ir_node *irn) {
 363         return is_ia32_irn(irn) ? get_ia32_frame_ent(irn) : NULL;
 364 }
 365
 366 static void ia32_set_frame_entity(ir_node *irn, ir_entity *ent) {
 367         set_ia32_frame_ent(irn, ent);
 368 }
 369
 370 static void ia32_set_frame_offset(ir_node *irn, int bias)
 371 {
 372         if (get_ia32_frame_ent(irn) == NULL)
 373                 return;
 374
 375         if (is_ia32_Pop(irn) || is_ia32_PopMem(irn)) {
 376                 ia32_code_gen_t *cg = ia32_current_cg;
 377                 int omit_fp = be_abi_omit_fp(cg->birg->abi);
 378                 if (omit_fp) {
 379                         /* Pop nodes modify the stack pointer before calculating the
 380                          * destination address, so fix this here
 381                          */
 382                         bias -= 4;
 383                 }
 384         }
 385         add_ia32_am_offs_int(irn, bias);
 386 }
 387
 388 static int ia32_get_sp_bias(const ir_node *node)
 389 {
 390         if (is_ia32_Call(node))
 391                 return -(int)get_ia32_call_attr_const(node)->pop;
 392
 393         if (is_ia32_Push(node))
 394                 return 4;
 395
 396         if (is_ia32_Pop(node) || is_ia32_PopMem(node))
 397                 return -4;
 398
 399         return 0;
 400 }
 401
 402 /**
 403  * Put all registers which are saved by the prologue/epilogue in a set.
 404  *
 405  * @param self  The callback object.
 406  * @param s     The result set.
 407  */
 408 static void ia32_abi_dont_save_regs(void *self, pset *s)
 409 {
 410         ia32_abi_env_t *env = self;
 411         if(env->flags.try_omit_fp)
 412                 pset_insert_ptr(s, env->aenv->bp);
 413 }
 414
 415 /**
 416  * Generate the routine prologue.
 417  *
 418  * @param self       The callback object.
 419  * @param mem        A pointer to the mem node. Update this if you define new memory.
 420  * @param reg_map    A map mapping all callee_save/ignore/parameter registers to their defining nodes.
 421  * @param stack_bias Points to the current stack bias, can be modified if needed.
 422  *
 423  * @return           The register which shall be used as a stack frame base.
 424  *
 425  * All nodes which define registers in @p reg_map must keep @p reg_map current.
 426  */
 427 static const arch_register_t *ia32_abi_prologue(void *self, ir_node **mem, pmap *reg_map, int *stack_bias)
 428 {
 429         ia32_abi_env_t   *env      = self;
 430         ia32_code_gen_t  *cg       = ia32_current_cg;
 431         const arch_env_t *arch_env = env->aenv;
 432
 433         if (! env->flags.try_omit_fp) {
 434                 ir_graph *irg     =env->irg;
 435                 ir_node  *bl      = get_irg_start_block(irg);
 436                 ir_node  *curr_sp = be_abi_reg_map_get(reg_map, arch_env->sp);
 437                 ir_node  *curr_bp = be_abi_reg_map_get(reg_map, arch_env->bp);
 438                 ir_node  *noreg = ia32_new_NoReg_gp(cg);
 439                 ir_node  *push;
 440
 441                 /* ALL nodes representing bp must be set to ignore. */
 442                 be_node_set_flags(get_Proj_pred(curr_bp), BE_OUT_POS(get_Proj_proj(curr_bp)), arch_irn_flags_ignore);
 443
 444                 /* push ebp */
 445                 push    = new_rd_ia32_Push(NULL, irg, bl, noreg, noreg, *mem, curr_bp, curr_sp);
 446                 curr_sp = new_r_Proj(irg, bl, push, get_irn_mode(curr_sp), pn_ia32_Push_stack);
 447                 *mem    = new_r_Proj(irg, bl, push, mode_M, pn_ia32_Push_M);
 448
 449                 /* the push must have SP out register */
 450                 arch_set_irn_register(curr_sp, arch_env->sp);
 451                 set_ia32_flags(push, arch_irn_flags_ignore);
 452
 453                 /* this modifies the stack bias, because we pushed 32bit */
 454                 *stack_bias -= 4;
 455
 456                 /* move esp to ebp */
 457                 curr_bp  = be_new_Copy(arch_env->bp->reg_class, irg, bl, curr_sp);
 458                 be_set_constr_single_reg(curr_bp, BE_OUT_POS(0), arch_env->bp);
 459                 arch_set_irn_register(curr_bp, arch_env->bp);
 460                 be_node_set_flags(curr_bp, BE_OUT_POS(0), arch_irn_flags_ignore);
 461
 462                 /* beware: the copy must be done before any other sp use */
 463                 curr_sp = be_new_CopyKeep_single(arch_env->sp->reg_class, irg, bl, curr_sp, curr_bp, get_irn_mode(curr_sp));
 464                 be_set_constr_single_reg(curr_sp, BE_OUT_POS(0), arch_env->sp);
 465                 arch_set_irn_register(curr_sp, arch_env->sp);
 466                 be_node_set_flags(curr_sp, BE_OUT_POS(0), arch_irn_flags_ignore);
 467
 468                 be_abi_reg_map_set(reg_map, arch_env->sp, curr_sp);
 469                 be_abi_reg_map_set(reg_map, arch_env->bp, curr_bp);
 470
 471                 return arch_env->bp;
 472         }
 473
 474         return arch_env->sp;
 475 }
 476
 477 /**
 478  * Generate the routine epilogue.
 479  * @param self    The callback object.
 480  * @param bl      The block for the epilog
 481  * @param mem     A pointer to the mem node. Update this if you define new memory.
 482  * @param reg_map A map mapping all callee_save/ignore/parameter registers to their defining nodes.
 483  * @return        The register which shall be used as a stack frame base.
 484  *
 485  * All nodes which define registers in @p reg_map must keep @p reg_map current.
 486  */
 487 static void ia32_abi_epilogue(void *self, ir_node *bl, ir_node **mem, pmap *reg_map)
 488 {
 489         ia32_abi_env_t   *env      = self;
 490         const arch_env_t *arch_env = env->aenv;
 491         ir_node          *curr_sp  = be_abi_reg_map_get(reg_map, arch_env->sp);
 492         ir_node          *curr_bp  = be_abi_reg_map_get(reg_map, arch_env->bp);
 493         ir_graph         *irg      = env->irg;
 494
 495         if (env->flags.try_omit_fp) {
 496                 /* simply remove the stack frame here */
 497                 curr_sp = be_new_IncSP(arch_env->sp, irg, bl, curr_sp, BE_STACK_FRAME_SIZE_SHRINK, 0);
 498         } else {
 499                 ir_mode *mode_bp = arch_env->bp->reg_class->mode;
 500
 501                 if (ia32_cg_config.use_leave) {
 502                         ir_node *leave;
 503
 504                         /* leave */
 505                         leave   = new_rd_ia32_Leave(NULL, irg, bl, curr_bp);
 506                         set_ia32_flags(leave, arch_irn_flags_ignore);
 507                         curr_bp = new_r_Proj(irg, bl, leave, mode_bp, pn_ia32_Leave_frame);
 508                         curr_sp = new_r_Proj(irg, bl, leave, get_irn_mode(curr_sp), pn_ia32_Leave_stack);
 509                 } else {
 510                         ir_node *pop;
 511
 512                         /* the old SP is not needed anymore (kill the proj) */
 513                         assert(is_Proj(curr_sp));
 514                         kill_node(curr_sp);
 515
 516                         /* copy ebp to esp */
 517                         curr_sp = be_new_Copy(&ia32_reg_classes[CLASS_ia32_gp], irg, bl, curr_bp);
 518                         arch_set_irn_register(curr_sp, arch_env->sp);
 519                         be_node_set_flags(curr_sp, BE_OUT_POS(0), arch_irn_flags_ignore);
 520
 521                         /* pop ebp */
 522                         pop     = new_rd_ia32_Pop(NULL, env->irg, bl, *mem, curr_sp);
 523                         set_ia32_flags(pop, arch_irn_flags_ignore);
 524                         curr_bp = new_r_Proj(irg, bl, pop, mode_bp, pn_ia32_Pop_res);
 525                         curr_sp = new_r_Proj(irg, bl, pop, get_irn_mode(curr_sp), pn_ia32_Pop_stack);
 526
 527                         *mem = new_r_Proj(irg, bl, pop, mode_M, pn_ia32_Pop_M);
 528                 }
 529                 arch_set_irn_register(curr_sp, arch_env->sp);
 530                 arch_set_irn_register(curr_bp, arch_env->bp);
 531         }
 532
 533         be_abi_reg_map_set(reg_map, arch_env->sp, curr_sp);
 534         be_abi_reg_map_set(reg_map, arch_env->bp, curr_bp);
 535 }
 536
 537 /**
 538  * Initialize the callback object.
 539  * @param call The call object.
 540  * @param aenv The architecture environment.
 541  * @param irg  The graph with the method.
 542  * @return     Some pointer. This pointer is passed to all other callback functions as self object.
 543  */
 544 static void *ia32_abi_init(const be_abi_call_t *call, const arch_env_t *aenv, ir_graph *irg)
 545 {
 546         ia32_abi_env_t      *env = XMALLOC(ia32_abi_env_t);
 547         be_abi_call_flags_t  fl  = be_abi_call_get_flags(call);
 548         env->flags = fl.bits;
 549         env->irg   = irg;
 550         env->aenv  = aenv;
 551         return env;
 552 }
 553
 554 /**
 555  * Destroy the callback object.
 556  * @param self The callback object.
 557  */
 558 static void ia32_abi_done(void *self) {
 559         free(self);
 560 }
 561
 562 /**
 563  * Produces the type which sits between the stack args and the locals on the stack.
 564  * it will contain the return address and space to store the old base pointer.
 565  * @return The Firm type modeling the ABI between type.
 566  */
 567 static ir_type *ia32_abi_get_between_type(void *self)
 568 {
 569 #define IDENT(s) new_id_from_chars(s, sizeof(s)-1)
 570         static ir_type *omit_fp_between_type = NULL;
 571         static ir_type *between_type         = NULL;
 572
 573         ia32_abi_env_t *env = self;
 574
 575         if (! between_type) {
 576                 ir_entity *old_bp_ent;
 577                 ir_entity *ret_addr_ent;
 578                 ir_entity *omit_fp_ret_addr_ent;
 579
 580                 ir_type *old_bp_type   = new_type_primitive(IDENT("bp"), mode_Iu);
 581                 ir_type *ret_addr_type = new_type_primitive(IDENT("return_addr"), mode_Iu);
 582
 583                 between_type           = new_type_struct(IDENT("ia32_between_type"));
 584                 old_bp_ent             = new_entity(between_type, IDENT("old_bp"), old_bp_type);
 585                 ret_addr_ent           = new_entity(between_type, IDENT("ret_addr"), ret_addr_type);
 586
 587                 set_entity_offset(old_bp_ent, 0);
 588                 set_entity_offset(ret_addr_ent, get_type_size_bytes(old_bp_type));
 589                 set_type_size_bytes(between_type, get_type_size_bytes(old_bp_type) + get_type_size_bytes(ret_addr_type));
 590                 set_type_state(between_type, layout_fixed);
 591
 592                 omit_fp_between_type = new_type_struct(IDENT("ia32_between_type_omit_fp"));
 593                 omit_fp_ret_addr_ent = new_entity(omit_fp_between_type, IDENT("ret_addr"), ret_addr_type);
 594
 595                 set_entity_offset(omit_fp_ret_addr_ent, 0);
 596                 set_type_size_bytes(omit_fp_between_type, get_type_size_bytes(ret_addr_type));
 597                 set_type_state(omit_fp_between_type, layout_fixed);
 598         }
 599
 600         return env->flags.try_omit_fp ? omit_fp_between_type : between_type;
 601 #undef IDENT
 602 }
 603
 604 /**
 605  * Get the estimated cycle count for @p irn.
 606  *
 607  * @param self The this pointer.
 608  * @param irn  The node.
 609  *
 610  * @return     The estimated cycle count for this operation
 611  */
 612 static int ia32_get_op_estimated_cost(const ir_node *irn)
 613 {
 614         int            cost;
 615         ia32_op_type_t op_tp;
 616
 617         if (is_Proj(irn))
 618                 return 0;
 619         if (!is_ia32_irn(irn))
 620                 return 0;
 621
 622         assert(is_ia32_irn(irn));
 623
 624         cost  = get_ia32_latency(irn);
 625         op_tp = get_ia32_op_type(irn);
 626
 627         if (is_ia32_CopyB(irn)) {
 628                 cost = 250;
 629         }
 630         else if (is_ia32_CopyB_i(irn)) {
 631                 int size = get_ia32_copyb_size(irn);
 632                 cost     = 20 + (int)ceil((4/3) * size);
 633         }
 634         /* in case of address mode operations add additional cycles */
 635         else if (op_tp == ia32_AddrModeD || op_tp == ia32_AddrModeS) {
 636                 /*
 637                         In case of stack access and access to fixed addresses add 5 cycles
 638                         (we assume they are in cache), other memory operations cost 20
 639                         cycles.
 640                 */
 641                 if (is_ia32_use_frame(irn) || (
 642                         is_ia32_NoReg_GP(get_irn_n(irn, n_ia32_base)) &&
 643                         is_ia32_NoReg_GP(get_irn_n(irn, n_ia32_index))
 644                     )) {
 645                         cost += 5;
 646                 } else {
 647                         cost += 20;
 648                 }
 649         }
 650
 651         return cost;
 652 }
 653
 654 /**
 655  * Returns the inverse operation if @p irn, recalculating the argument at position @p i.
 656  *
 657  * @param irn       The original operation
 658  * @param i         Index of the argument we want the inverse operation to yield
 659  * @param inverse   struct to be filled with the resulting inverse op
 660  * @param obstack   The obstack to use for allocation of the returned nodes array
 661  * @return          The inverse operation or NULL if operation invertible
 662  */
 663 static arch_inverse_t *ia32_get_inverse(const ir_node *irn, int i, arch_inverse_t *inverse, struct obstack *obst) {
 664         ir_graph *irg;
 665         ir_mode  *mode;
 666         ir_mode  *irn_mode;
 667         ir_node  *block, *noreg, *nomem;
 668         dbg_info *dbg;
 669
 670         /* we cannot invert non-ia32 irns */
 671         if (! is_ia32_irn(irn))
 672                 return NULL;
 673
 674         /* operand must always be a real operand (not base, index or mem) */
 675         if (i != n_ia32_binary_left && i != n_ia32_binary_right)
 676                 return NULL;
 677
 678         /* we don't invert address mode operations */
 679         if (get_ia32_op_type(irn) != ia32_Normal)
 680                 return NULL;
 681
 682         /* TODO: adjust for new immediates... */
 683         ir_fprintf(stderr, "TODO: fix get_inverse for new immediates (%+F)\n",
 684                    irn);
 685         return NULL;
 686
 687         irg      = get_irn_irg(irn);
 688         block    = get_nodes_block(irn);
 689         mode     = get_irn_mode(irn);
 690         irn_mode = get_irn_mode(irn);
 691         noreg    = get_irn_n(irn, 0);
 692         nomem    = new_r_NoMem(irg);
 693         dbg      = get_irn_dbg_info(irn);
 694
 695         /* initialize structure */
 696         inverse->nodes = obstack_alloc(obst, 2 * sizeof(inverse->nodes[0]));
 697         inverse->costs = 0;
 698         inverse->n     = 1;
 699
 700         switch (get_ia32_irn_opcode(irn)) {
 701                 case iro_ia32_Add:
 702 #if 0
 703                         if (get_ia32_immop_type(irn) == ia32_ImmConst) {
 704                                 /* we have an add with a const here */
 705                                 /* invers == add with negated const */
 706                                 inverse->nodes[0] = new_rd_ia32_Add(dbg, irg, block, noreg, noreg, nomem, get_irn_n(irn, i), noreg);
 707                                 inverse->costs   += 1;
 708                                 copy_ia32_Immop_attr(inverse->nodes[0], (ir_node *)irn);
 709                                 set_ia32_Immop_tarval(inverse->nodes[0], tarval_neg(get_ia32_Immop_tarval(irn)));
 710                                 set_ia32_commutative(inverse->nodes[0]);
 711                         }
 712                         else if (get_ia32_immop_type(irn) == ia32_ImmSymConst) {
 713                                 /* we have an add with a symconst here */
 714                                 /* invers == sub with const */
 715                                 inverse->nodes[0] = new_rd_ia32_Sub(dbg, irg, block, noreg, noreg, nomem, get_irn_n(irn, i), noreg);
 716                                 inverse->costs   += 2;
 717                                 copy_ia32_Immop_attr(inverse->nodes[0], (ir_node *)irn);
 718                         }
 719                         else {
 720                                 /* normal add: inverse == sub */
 721                                 inverse->nodes[0] = new_rd_ia32_Sub(dbg, irg, block, noreg, noreg, nomem, (ir_node*) irn, get_irn_n(irn, i ^ 1));
 722                                 inverse->costs   += 2;
 723                         }
 724 #endif
 725                         break;
 726                 case iro_ia32_Sub:
 727 #if 0
 728                         if (get_ia32_immop_type(irn) != ia32_ImmNone) {
 729                                 /* we have a sub with a const/symconst here */
 730                                 /* invers == add with this const */
 731                                 inverse->nodes[0] = new_rd_ia32_Add(dbg, irg, block, noreg, noreg, nomem, get_irn_n(irn, i), noreg);
 732                                 inverse->costs   += (get_ia32_immop_type(irn) == ia32_ImmSymConst) ? 5 : 1;
 733                                 copy_ia32_Immop_attr(inverse->nodes[0], (ir_node *)irn);
 734                         }
 735                         else {
 736                                 /* normal sub */
 737                                 if (i == n_ia32_binary_left) {
 738                                         inverse->nodes[0] = new_rd_ia32_Add(dbg, irg, block, noreg, noreg, nomem, (ir_node*) irn, get_irn_n(irn, 3));
 739                                 }
 740                                 else {
 741                                         inverse->nodes[0] = new_rd_ia32_Sub(dbg, irg, block, noreg, noreg, nomem, get_irn_n(irn, n_ia32_binary_left), (ir_node*) irn);
 742                                 }
 743                                 inverse->costs += 1;
 744                         }
 745 #endif
 746                         break;
 747                 case iro_ia32_Xor:
 748 #if 0
 749                         if (get_ia32_immop_type(irn) != ia32_ImmNone) {
 750                                 /* xor with const: inverse = xor */
 751                                 inverse->nodes[0] = new_rd_ia32_Xor(dbg, irg, block, noreg, noreg, nomem, get_irn_n(irn, i), noreg);
 752                                 inverse->costs   += (get_ia32_immop_type(irn) == ia32_ImmSymConst) ? 5 : 1;
 753                                 copy_ia32_Immop_attr(inverse->nodes[0], (ir_node *)irn);
 754                         }
 755                         else {
 756                                 /* normal xor */
 757                                 inverse->nodes[0] = new_rd_ia32_Xor(dbg, irg, block, noreg, noreg, nomem, (ir_node *) irn, get_irn_n(irn, i));
 758                                 inverse->costs   += 1;
 759                         }
 760 #endif
 761                         break;
 762                 case iro_ia32_Not: {
 763                         inverse->nodes[0] = new_rd_ia32_Not(dbg, irg, block, (ir_node*) irn);
 764                         inverse->costs   += 1;
 765                         break;
 766                 }
 767                 case iro_ia32_Neg: {
 768                         inverse->nodes[0] = new_rd_ia32_Neg(dbg, irg, block, (ir_node*) irn);
 769                         inverse->costs   += 1;
 770                         break;
 771                 }
 772                 default:
 773                         /* inverse operation not supported */
 774                         return NULL;
 775         }
 776
 777         return inverse;
 778 }
 779
 780 static ir_mode *get_spill_mode_mode(const ir_mode *mode)
 781 {
 782         if(mode_is_float(mode))
 783                 return mode_D;
 784
 785         return mode_Iu;
 786 }
 787
 788 /**
 789  * Get the mode that should be used for spilling value node
 790  */
 791 static ir_mode *get_spill_mode(const ir_node *node)
 792 {
 793         ir_mode *mode = get_irn_mode(node);
 794         return get_spill_mode_mode(mode);
 795 }
 796
 797 /**
 798  * Checks whether an addressmode reload for a node with mode mode is compatible
 799  * with a spillslot of mode spill_mode
 800  */
 801 static int ia32_is_spillmode_compatible(const ir_mode *mode, const ir_mode *spillmode)
 802 {
 803         return !mode_is_float(mode) || mode == spillmode;
 804 }
 805
 806 /**
 807  * Check if irn can load its operand at position i from memory (source addressmode).
 808  * @param irn    The irn to be checked
 809  * @param i      The operands position
 810  * @return Non-Zero if operand can be loaded
 811  */
 812 static int ia32_possible_memory_operand(const ir_node *irn, unsigned int i)
 813 {
 814         ir_node       *op        = get_irn_n(irn, i);
 815         const ir_mode *mode      = get_irn_mode(op);
 816         const ir_mode *spillmode = get_spill_mode(op);
 817
 818         if (!is_ia32_irn(irn)                              ||  /* must be an ia32 irn */
 819             get_ia32_op_type(irn) != ia32_Normal           ||  /* must not already be a addressmode irn */
 820             !ia32_is_spillmode_compatible(mode, spillmode) ||
 821             is_ia32_use_frame(irn))                            /* must not already use frame */
 822                 return 0;
 823
 824         switch (get_ia32_am_support(irn)) {
 825                 case ia32_am_none:
 826                         return 0;
 827
 828                 case ia32_am_unary:
 829                         if (i != n_ia32_unary_op)
 830                                 return 0;
 831                         break;
 832
 833                 case ia32_am_binary:
 834                         switch (i) {
 835                                 case n_ia32_binary_left: {
 836                                         const arch_register_req_t *req;
 837                                         if (!is_ia32_commutative(irn))
 838                                                 return 0;
 839
 840                                         /* we can't swap left/right for limited registers
 841                                          * (As this (currently) breaks constraint handling copies)
 842                                          */
 843                                         req = get_ia32_in_req(irn, n_ia32_binary_left);
 844                                         if (req->type & arch_register_req_type_limited)
 845                                                 return 0;
 846                                         break;
 847                                 }
 848
 849                                 case n_ia32_binary_right:
 850                                         break;
 851
 852                                 default:
 853                                         return 0;
 854                         }
 855                         break;
 856
 857                 default:
 858                         panic("Unknown AM type");
 859         }
 860
 861         /* HACK: must not already use "real" memory.
 862          * This can happen for Call and Div */
 863         if (!is_NoMem(get_irn_n(irn, n_ia32_mem)))
 864                 return 0;
 865
 866         return 1;
 867 }
 868
 869 static void ia32_perform_memory_operand(ir_node *irn, ir_node *spill,
 870                                         unsigned int i)
 871 {
 872         ir_mode *load_mode;
 873         ir_mode *dest_op_mode;
 874
 875         assert(ia32_possible_memory_operand(irn, i) && "Cannot perform memory operand change");
 876
 877         set_ia32_op_type(irn, ia32_AddrModeS);
 878
 879         load_mode    = get_irn_mode(get_irn_n(irn, i));
 880         dest_op_mode = get_ia32_ls_mode(irn);
 881         if (get_mode_size_bits(load_mode) <= get_mode_size_bits(dest_op_mode)) {
 882                 set_ia32_ls_mode(irn, load_mode);
 883         }
 884         set_ia32_use_frame(irn);
 885         set_ia32_need_stackent(irn);
 886
 887         if (i == n_ia32_binary_left                    &&
 888             get_ia32_am_support(irn) == ia32_am_binary &&
 889             /* immediates are only allowed on the right side */
 890             !is_ia32_Immediate(get_irn_n(irn, n_ia32_binary_right))) {
 891                 ia32_swap_left_right(irn);
 892                 i = n_ia32_binary_right;
 893         }
 894
 895         assert(is_NoMem(get_irn_n(irn, n_ia32_mem)));
 896
 897         set_irn_n(irn, n_ia32_base, get_irg_frame(get_irn_irg(irn)));
 898         set_irn_n(irn, n_ia32_mem,  spill);
 899         set_irn_n(irn, i,           ia32_get_admissible_noreg(ia32_current_cg, irn, i));
 900         set_ia32_is_reload(irn);
 901 }
 902
 903 static const be_abi_callbacks_t ia32_abi_callbacks = {
 904         ia32_abi_init,
 905         ia32_abi_done,
 906         ia32_abi_get_between_type,
 907         ia32_abi_dont_save_regs,
 908         ia32_abi_prologue,
 909         ia32_abi_epilogue
 910 };
 911
 912 /* fill register allocator interface */
 913
 914 static const arch_irn_ops_t ia32_irn_ops = {
 915         ia32_get_irn_reg_req,
 916         ia32_set_irn_reg,
 917         ia32_get_irn_reg,
 918         ia32_classify,
 919         ia32_get_flags,
 920         ia32_get_frame_entity,
 921         ia32_set_frame_entity,
 922         ia32_set_frame_offset,
 923         ia32_get_sp_bias,
 924         ia32_get_inverse,
 925         ia32_get_op_estimated_cost,
 926         ia32_possible_memory_operand,
 927         ia32_perform_memory_operand,
 928 };
 929
 930 /**************************************************
 931  *                _                         _  __
 932  *               | |                       (_)/ _|
 933  *   ___ ___   __| | ___  __ _  ___ _ __    _| |_
 934  *  / __/ _ \ / _` |/ _ \/ _` |/ _ \ '_ \  | |  _|
 935  * | (_| (_) | (_| |  __/ (_| |  __/ | | | | | |
 936  *  \___\___/ \__,_|\___|\__, |\___|_| |_| |_|_|
 937  *                        __/ |
 938  *                       |___/
 939  **************************************************/
 940
 941 static ir_entity *mcount = NULL;
 942
 943 #define ID(s) new_id_from_chars(s, sizeof(s) - 1)
 944
 945 static void ia32_before_abi(void *self) {
 946         lower_mode_b_config_t lower_mode_b_config = {
 947                 mode_Iu,  /* lowered mode */
 948                 mode_Bu,  /* preferred mode for set */
 949                 0,        /* don't lower direct compares */
 950         };
 951         ia32_code_gen_t *cg = self;
 952
 953         ir_lower_mode_b(cg->irg, &lower_mode_b_config);
 954         if (cg->dump)
 955                 be_dump(cg->irg, "-lower_modeb", dump_ir_block_graph_sched);
 956         if (cg->gprof) {
 957                 if (mcount == NULL) {
 958                         ir_type *tp = new_type_method(ID("FKT.mcount"), 0, 0);
 959                         mcount = new_entity(get_glob_type(), ID("mcount"), tp);
 960                         /* FIXME: enter the right ld_ident here */
 961                         set_entity_ld_ident(mcount, get_entity_ident(mcount));
 962                         set_entity_visibility(mcount, visibility_external_allocated);
 963                 }
 964                 instrument_initcall(cg->irg, mcount);
 965         }
 966 }
 967
 968 transformer_t be_transformer = TRANSFORMER_DEFAULT;
 969
 970 /**
 971  * Transforms the standard firm graph into
 972  * an ia32 firm graph
 973  */
 974 static void ia32_prepare_graph(void *self) {
 975         ia32_code_gen_t *cg = self;
 976
 977         /* do local optimizations */
 978         optimize_graph_df(cg->irg);
 979
 980         /* TODO: we often have dead code reachable through out-edges here. So for
 981          * now we rebuild edges (as we need correct user count for code selection)
 982          */
 983 #if 1
 984         edges_deactivate(cg->irg);
 985         edges_activate(cg->irg);
 986 #endif
 987
 988         if (cg->dump)
 989                 be_dump(cg->irg, "-pre_transform", dump_ir_block_graph_sched);
 990
 991         switch (be_transformer) {
 992                 case TRANSFORMER_DEFAULT:
 993                         /* transform remaining nodes into assembler instructions */
 994                         ia32_transform_graph(cg);
 995                         break;
 996
 997 #ifdef FIRM_GRGEN_BE
 998                 case TRANSFORMER_PBQP:
 999                 case TRANSFORMER_RAND:
1000                         /* transform nodes into assembler instructions by PBQP magic */
1001                         ia32_transform_graph_by_pbqp(cg);
1002                         break;
1003 #endif
1004
1005                 default: panic("invalid transformer");
1006         }
1007
1008         /* do local optimizations (mainly CSE) */
1009         optimize_graph_df(cg->irg);
1010
1011         if (cg->dump)
1012                 be_dump(cg->irg, "-transformed", dump_ir_block_graph_sched);
1013
1014         /* optimize address mode */
1015         ia32_optimize_graph(cg);
1016
1017         if (cg->dump)
1018                 be_dump(cg->irg, "-am", dump_ir_block_graph_sched);
1019
1020         /* do code placement, to optimize the position of constants */
1021         place_code(cg->irg);
1022
1023         if (cg->dump)
1024                 be_dump(cg->irg, "-place", dump_ir_block_graph_sched);
1025 }
1026
1027 /**
1028  * Dummy functions for hooks we don't need but which must be filled.
1029  */
1030 static void ia32_before_sched(void *self) {
1031         (void) self;
1032 }
1033
1034 ir_node *turn_back_am(ir_node *node)
1035 {
1036         ir_graph *irg   = current_ir_graph;
1037         dbg_info *dbgi  = get_irn_dbg_info(node);
1038         ir_node  *block = get_nodes_block(node);
1039         ir_node  *base  = get_irn_n(node, n_ia32_base);
1040         ir_node  *index = get_irn_n(node, n_ia32_index);
1041         ir_node  *mem   = get_irn_n(node, n_ia32_mem);
1042         ir_node  *noreg;
1043
1044         ir_node  *load     = new_rd_ia32_Load(dbgi, irg, block, base, index, mem);
1045         ir_node  *load_res = new_rd_Proj(dbgi, irg, block, load, mode_Iu, pn_ia32_Load_res);
1046
1047         ia32_copy_am_attrs(load, node);
1048         if (is_ia32_is_reload(node))
1049                 set_ia32_is_reload(load);
1050         set_irn_n(node, n_ia32_mem, new_NoMem());
1051
1052         switch (get_ia32_am_support(node)) {
1053                 case ia32_am_unary:
1054                         set_irn_n(node, n_ia32_unary_op, load_res);
1055                         break;
1056
1057                 case ia32_am_binary:
1058                         if (is_ia32_Immediate(get_irn_n(node, n_ia32_binary_right))) {
1059                                 set_irn_n(node, n_ia32_binary_left, load_res);
1060                         } else {
1061                                 set_irn_n(node, n_ia32_binary_right, load_res);
1062                         }
1063                         break;
1064
1065                 default:
1066                         panic("Unknown AM type");
1067         }
1068         noreg = ia32_new_NoReg_gp(ia32_current_cg);
1069         set_irn_n(node, n_ia32_base,  noreg);
1070         set_irn_n(node, n_ia32_index, noreg);
1071         set_ia32_am_offs_int(node, 0);
1072         set_ia32_am_sc(node, NULL);
1073         set_ia32_am_scale(node, 0);
1074         clear_ia32_am_sc_sign(node);
1075
1076         /* rewire mem-proj */
1077         if (get_irn_mode(node) == mode_T) {
1078                 const ir_edge_t *edge;
1079                 foreach_out_edge(node, edge) {
1080                         ir_node *out = get_edge_src_irn(edge);
1081                         if (get_irn_mode(out) == mode_M) {
1082                                 set_Proj_pred(out, load);
1083                                 set_Proj_proj(out, pn_ia32_Load_M);
1084                                 break;
1085                         }
1086                 }
1087         }
1088
1089         set_ia32_op_type(node, ia32_Normal);
1090         if (sched_is_scheduled(node))
1091                 sched_add_before(node, load);
1092
1093         return load_res;
1094 }
1095
1096 static ir_node *flags_remat(ir_node *node, ir_node *after)
1097 {
1098         /* we should turn back source address mode when rematerializing nodes */
1099         ia32_op_type_t type;
1100         ir_node        *block;
1101         ir_node        *copy;
1102
1103         if (is_Block(after)) {
1104                 block = after;
1105         } else {
1106                 block = get_nodes_block(after);
1107         }
1108
1109         type = get_ia32_op_type(node);
1110         switch (type) {
1111                 case ia32_AddrModeS:
1112                         turn_back_am(node);
1113                         break;
1114
1115                 case ia32_AddrModeD:
1116                         /* TODO implement this later... */
1117                         panic("found DestAM with flag user %+F this should not happen", node);
1118                         break;
1119
1120                 default: assert(type == ia32_Normal); break;
1121         }
1122
1123         copy = exact_copy(node);
1124         set_nodes_block(copy, block);
1125         sched_add_after(after, copy);
1126
1127         return copy;
1128 }
1129
1130 /**
1131  * Called before the register allocator.
1132  */
1133 static void ia32_before_ra(void *self) {
1134         ia32_code_gen_t *cg = self;
1135
1136         /* setup fpu rounding modes */
1137         ia32_setup_fpu_mode(cg);
1138
1139         /* fixup flags */
1140         be_sched_fix_flags(cg->birg, &ia32_reg_classes[CLASS_ia32_flags],
1141                            &flags_remat);
1142
1143         ia32_add_missing_keeps(cg);
1144 }
1145
1146
1147 /**
1148  * Transforms a be_Reload into a ia32 Load.
1149  */
1150 static void transform_to_Load(ia32_code_gen_t *cg, ir_node *node) {
1151         ir_graph *irg        = get_irn_irg(node);
1152         dbg_info *dbg        = get_irn_dbg_info(node);
1153         ir_node *block       = get_nodes_block(node);
1154         ir_entity *ent       = be_get_frame_entity(node);
1155         ir_mode *mode        = get_irn_mode(node);
1156         ir_mode *spillmode   = get_spill_mode(node);
1157         ir_node *noreg       = ia32_new_NoReg_gp(cg);
1158         ir_node *sched_point = NULL;
1159         ir_node *ptr         = get_irg_frame(irg);
1160         ir_node *mem         = get_irn_n(node, be_pos_Reload_mem);
1161         ir_node *new_op, *proj;
1162         const arch_register_t *reg;
1163
1164         if (sched_is_scheduled(node)) {
1165                 sched_point = sched_prev(node);
1166         }
1167
1168         if (mode_is_float(spillmode)) {
1169                 if (ia32_cg_config.use_sse2)
1170                         new_op = new_rd_ia32_xLoad(dbg, irg, block, ptr, noreg, mem, spillmode);
1171                 else
1172                         new_op = new_rd_ia32_vfld(dbg, irg, block, ptr, noreg, mem, spillmode);
1173         }
1174         else if (get_mode_size_bits(spillmode) == 128) {
1175                 /* Reload 128 bit SSE registers */
1176                 new_op = new_rd_ia32_xxLoad(dbg, irg, block, ptr, noreg, mem);
1177         }
1178         else
1179                 new_op = new_rd_ia32_Load(dbg, irg, block, ptr, noreg, mem);
1180
1181         set_ia32_op_type(new_op, ia32_AddrModeS);
1182         set_ia32_ls_mode(new_op, spillmode);
1183         set_ia32_frame_ent(new_op, ent);
1184         set_ia32_use_frame(new_op);
1185         set_ia32_is_reload(new_op);
1186
1187         DBG_OPT_RELOAD2LD(node, new_op);
1188
1189         proj = new_rd_Proj(dbg, irg, block, new_op, mode, pn_ia32_Load_res);
1190
1191         if (sched_point) {
1192                 sched_add_after(sched_point, new_op);
1193                 sched_remove(node);
1194         }
1195
1196         /* copy the register from the old node to the new Load */
1197         reg = arch_get_irn_register(node);
1198         arch_set_irn_register(new_op, reg);
1199
1200         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(cg, node));
1201
1202         exchange(node, proj);
1203 }
1204
1205 /**
1206  * Transforms a be_Spill node into a ia32 Store.
1207  */
1208 static void transform_to_Store(ia32_code_gen_t *cg, ir_node *node) {
1209         ir_graph *irg  = get_irn_irg(node);
1210         dbg_info *dbg  = get_irn_dbg_info(node);
1211         ir_node *block = get_nodes_block(node);
1212         ir_entity *ent = be_get_frame_entity(node);
1213         const ir_node *spillval = get_irn_n(node, be_pos_Spill_val);
1214         ir_mode *mode  = get_spill_mode(spillval);
1215         ir_node *noreg = ia32_new_NoReg_gp(cg);
1216         ir_node *nomem = new_rd_NoMem(irg);
1217         ir_node *ptr   = get_irg_frame(irg);
1218         ir_node *val   = get_irn_n(node, be_pos_Spill_val);
1219         ir_node *store;
1220         ir_node *sched_point = NULL;
1221
1222         if (sched_is_scheduled(node)) {
1223                 sched_point = sched_prev(node);
1224         }
1225
1226         /* No need to spill unknown values... */
1227         if(is_ia32_Unknown_GP(val) ||
1228                 is_ia32_Unknown_VFP(val) ||
1229                 is_ia32_Unknown_XMM(val)) {
1230                 store = nomem;
1231                 if(sched_point)
1232                         sched_remove(node);
1233
1234                 exchange(node, store);
1235                 return;
1236         }
1237
1238         if (mode_is_float(mode)) {
1239                 if (ia32_cg_config.use_sse2)
1240                         store = new_rd_ia32_xStore(dbg, irg, block, ptr, noreg, nomem, val);
1241                 else
1242                         store = new_rd_ia32_vfst(dbg, irg, block, ptr, noreg, nomem, val, mode);
1243         } else if (get_mode_size_bits(mode) == 128) {
1244                 /* Spill 128 bit SSE registers */
1245                 store = new_rd_ia32_xxStore(dbg, irg, block, ptr, noreg, nomem, val);
1246         } else if (get_mode_size_bits(mode) == 8) {
1247                 store = new_rd_ia32_Store8Bit(dbg, irg, block, ptr, noreg, nomem, val);
1248         } else {
1249                 store = new_rd_ia32_Store(dbg, irg, block, ptr, noreg, nomem, val);
1250         }
1251
1252         set_ia32_op_type(store, ia32_AddrModeD);
1253         set_ia32_ls_mode(store, mode);
1254         set_ia32_frame_ent(store, ent);
1255         set_ia32_use_frame(store);
1256         set_ia32_is_spill(store);
1257         SET_IA32_ORIG_NODE(store, ia32_get_old_node_name(cg, node));
1258         DBG_OPT_SPILL2ST(node, store);
1259
1260         if (sched_point) {
1261                 sched_add_after(sched_point, store);
1262                 sched_remove(node);
1263         }
1264
1265         exchange(node, store);
1266 }
1267
1268 static ir_node *create_push(ia32_code_gen_t *cg, ir_node *node, ir_node *schedpoint, ir_node *sp, ir_node *mem, ir_entity *ent) {
1269         ir_graph *irg = get_irn_irg(node);
1270         dbg_info *dbg = get_irn_dbg_info(node);
1271         ir_node *block = get_nodes_block(node);
1272         ir_node *noreg = ia32_new_NoReg_gp(cg);
1273         ir_node *frame = get_irg_frame(irg);
1274
1275         ir_node *push = new_rd_ia32_Push(dbg, irg, block, frame, noreg, mem, noreg, sp);
1276
1277         set_ia32_frame_ent(push, ent);
1278         set_ia32_use_frame(push);
1279         set_ia32_op_type(push, ia32_AddrModeS);
1280         set_ia32_ls_mode(push, mode_Is);
1281         set_ia32_is_spill(push);
1282
1283         sched_add_before(schedpoint, push);
1284         return push;
1285 }
1286
1287 static ir_node *create_pop(ia32_code_gen_t *cg, ir_node *node, ir_node *schedpoint, ir_node *sp, ir_entity *ent) {
1288         ir_graph *irg = get_irn_irg(node);
1289         dbg_info *dbg = get_irn_dbg_info(node);
1290         ir_node *block = get_nodes_block(node);
1291         ir_node *noreg = ia32_new_NoReg_gp(cg);
1292         ir_node *frame = get_irg_frame(irg);
1293
1294         ir_node *pop = new_rd_ia32_PopMem(dbg, irg, block, frame, noreg, new_NoMem(), sp);
1295
1296         set_ia32_frame_ent(pop, ent);
1297         set_ia32_use_frame(pop);
1298         set_ia32_op_type(pop, ia32_AddrModeD);
1299         set_ia32_ls_mode(pop, mode_Is);
1300         set_ia32_is_reload(pop);
1301
1302         sched_add_before(schedpoint, pop);
1303
1304         return pop;
1305 }
1306
1307 static ir_node* create_spproj(ir_node *node, ir_node *pred, int pos)
1308 {
1309         ir_graph *irg = get_irn_irg(node);
1310         dbg_info *dbg = get_irn_dbg_info(node);
1311         ir_node *block = get_nodes_block(node);
1312         ir_mode *spmode = mode_Iu;
1313         const arch_register_t *spreg = &ia32_gp_regs[REG_ESP];
1314         ir_node *sp;
1315
1316         sp = new_rd_Proj(dbg, irg, block, pred, spmode, pos);
1317         arch_set_irn_register(sp, spreg);
1318
1319         return sp;
1320 }
1321
1322 /**
1323  * Transform MemPerm, currently we do this the ugly way and produce
1324  * push/pop into/from memory cascades. This is possible without using
1325  * any registers.
1326  */
1327 static void transform_MemPerm(ia32_code_gen_t *cg, ir_node *node) {
1328         ir_graph *irg = get_irn_irg(node);
1329         ir_node *block = get_nodes_block(node);
1330         ir_node *in[1];
1331         ir_node *keep;
1332         int i, arity;
1333         ir_node *sp = be_abi_get_ignore_irn(cg->birg->abi, &ia32_gp_regs[REG_ESP]);
1334         const ir_edge_t *edge;
1335         const ir_edge_t *next;
1336         ir_node **pops;
1337
1338         arity = be_get_MemPerm_entity_arity(node);
1339         pops = alloca(arity * sizeof(pops[0]));
1340
1341         /* create Pushs */
1342         for(i = 0; i < arity; ++i) {
1343                 ir_entity *inent = be_get_MemPerm_in_entity(node, i);
1344                 ir_entity *outent = be_get_MemPerm_out_entity(node, i);
1345                 ir_type *enttype = get_entity_type(inent);
1346                 unsigned entsize = get_type_size_bytes(enttype);
1347                 unsigned entsize2 = get_type_size_bytes(get_entity_type(outent));
1348                 ir_node *mem = get_irn_n(node, i + 1);
1349                 ir_node *push;
1350
1351                 /* work around cases where entities have different sizes */
1352                 if(entsize2 < entsize)
1353                         entsize = entsize2;
1354                 assert( (entsize == 4 || entsize == 8) && "spillslot on x86 should be 32 or 64 bit");
1355
1356                 push = create_push(cg, node, node, sp, mem, inent);
1357                 sp = create_spproj(node, push, pn_ia32_Push_stack);
1358                 if(entsize == 8) {
1359                         /* add another push after the first one */
1360                         push = create_push(cg, node, node, sp, mem, inent);
1361                         add_ia32_am_offs_int(push, 4);
1362                         sp = create_spproj(node, push, pn_ia32_Push_stack);
1363                 }
1364
1365                 set_irn_n(node, i, new_Bad());
1366         }
1367
1368         /* create pops */
1369         for(i = arity - 1; i >= 0; --i) {
1370                 ir_entity *inent = be_get_MemPerm_in_entity(node, i);
1371                 ir_entity *outent = be_get_MemPerm_out_entity(node, i);
1372                 ir_type *enttype = get_entity_type(outent);
1373                 unsigned entsize = get_type_size_bytes(enttype);
1374                 unsigned entsize2 = get_type_size_bytes(get_entity_type(inent));
1375                 ir_node *pop;
1376
1377                 /* work around cases where entities have different sizes */
1378                 if(entsize2 < entsize)
1379                         entsize = entsize2;
1380                 assert( (entsize == 4 || entsize == 8) && "spillslot on x86 should be 32 or 64 bit");
1381
1382                 pop = create_pop(cg, node, node, sp, outent);
1383                 sp = create_spproj(node, pop, pn_ia32_Pop_stack);
1384                 if(entsize == 8) {
1385                         add_ia32_am_offs_int(pop, 4);
1386
1387                         /* add another pop after the first one */
1388                         pop = create_pop(cg, node, node, sp, outent);
1389                         sp = create_spproj(node, pop, pn_ia32_Pop_stack);
1390                 }
1391
1392                 pops[i] = pop;
1393         }
1394
1395         in[0] = sp;
1396         keep  = be_new_Keep(&ia32_reg_classes[CLASS_ia32_gp], irg, block, 1, in);
1397         sched_add_before(node, keep);
1398
1399         /* exchange memprojs */
1400         foreach_out_edge_safe(node, edge, next) {
1401                 ir_node *proj = get_edge_src_irn(edge);
1402                 int p = get_Proj_proj(proj);
1403
1404                 assert(p < arity);
1405
1406                 set_Proj_pred(proj, pops[p]);
1407                 set_Proj_proj(proj, pn_ia32_Pop_M);
1408         }
1409
1410         /* remove memperm */
1411         arity = get_irn_arity(node);
1412         for(i = 0; i < arity; ++i) {
1413                 set_irn_n(node, i, new_Bad());
1414         }
1415         sched_remove(node);
1416 }
1417
1418 /**
1419  * Block-Walker: Calls the transform functions Spill and Reload.
1420  */
1421 static void ia32_after_ra_walker(ir_node *block, void *env) {
1422         ir_node *node, *prev;
1423         ia32_code_gen_t *cg = env;
1424
1425         /* beware: the schedule is changed here */
1426         for (node = sched_last(block); !sched_is_begin(node); node = prev) {
1427                 prev = sched_prev(node);
1428
1429                 if (be_is_Reload(node)) {
1430                         transform_to_Load(cg, node);
1431                 } else if (be_is_Spill(node)) {
1432                         transform_to_Store(cg, node);
1433                 } else if (be_is_MemPerm(node)) {
1434                         transform_MemPerm(cg, node);
1435                 }
1436         }
1437 }
1438
1439 /**
1440  * Collects nodes that need frame entities assigned.
1441  */
1442 static void ia32_collect_frame_entity_nodes(ir_node *node, void *data)
1443 {
1444         be_fec_env_t *env = data;
1445
1446         if (be_is_Reload(node) && be_get_frame_entity(node) == NULL) {
1447                 const ir_mode *mode = get_spill_mode_mode(get_irn_mode(node));
1448                 int align = get_mode_size_bytes(mode);
1449                 be_node_needs_frame_entity(env, node, mode, align);
1450         } else if(is_ia32_irn(node) && get_ia32_frame_ent(node) == NULL
1451                   && is_ia32_use_frame(node)) {
1452                 if (is_ia32_need_stackent(node) || is_ia32_Load(node)) {
1453                         const ir_mode     *mode  = get_ia32_ls_mode(node);
1454                         const ia32_attr_t *attr  = get_ia32_attr_const(node);
1455                         int                align;
1456
1457                         if (is_ia32_is_reload(node)) {
1458                                 mode = get_spill_mode_mode(mode);
1459                         }
1460
1461                         if(attr->data.need_64bit_stackent) {
1462                                 mode = mode_Ls;
1463                         }
1464                         if(attr->data.need_32bit_stackent) {
1465                                 mode = mode_Is;
1466                         }
1467                         align = get_mode_size_bytes(mode);
1468                         be_node_needs_frame_entity(env, node, mode, align);
1469                 } else if (is_ia32_vfild(node) || is_ia32_xLoad(node)
1470                            || is_ia32_vfld(node)) {
1471                         const ir_mode *mode  = get_ia32_ls_mode(node);
1472                         int            align = 4;
1473                         be_node_needs_frame_entity(env, node, mode, align);
1474                 } else if(is_ia32_FldCW(node)) {
1475                         /* although 2 byte would be enough 4 byte performs best */
1476                         const ir_mode *mode  = mode_Iu;
1477                         int            align = 4;
1478                         be_node_needs_frame_entity(env, node, mode, align);
1479                 } else {
1480 #ifndef NDEBUG
1481                         assert(is_ia32_St(node) ||
1482                                    is_ia32_xStoreSimple(node) ||
1483                                    is_ia32_vfst(node) ||
1484                                    is_ia32_vfist(node) ||
1485                                    is_ia32_vfisttp(node) ||
1486                                is_ia32_FnstCW(node));
1487 #endif
1488                 }
1489         }
1490 }
1491
1492 /**
1493  * We transform Spill and Reload here. This needs to be done before
1494  * stack biasing otherwise we would miss the corrected offset for these nodes.
1495  */
1496 static void ia32_after_ra(void *self) {
1497         ia32_code_gen_t *cg = self;
1498         ir_graph *irg = cg->irg;
1499         be_fec_env_t *fec_env = be_new_frame_entity_coalescer(cg->birg);
1500
1501         /* create and coalesce frame entities */
1502         irg_walk_graph(irg, NULL, ia32_collect_frame_entity_nodes, fec_env);
1503         be_assign_entities(fec_env);
1504         be_free_frame_entity_coalescer(fec_env);
1505
1506         irg_block_walk_graph(irg, NULL, ia32_after_ra_walker, cg);
1507 }
1508
1509 /**
1510  * Last touchups for the graph before emit: x87 simulation to replace the
1511  * virtual with real x87 instructions, creating a block schedule and peephole
1512  * optimisations.
1513  */
1514 static void ia32_finish(void *self) {
1515         ia32_code_gen_t *cg = self;
1516         ir_graph        *irg = cg->irg;
1517
1518         ia32_finish_irg(irg, cg);
1519
1520         /* we might have to rewrite x87 virtual registers */
1521         if (cg->do_x87_sim) {
1522                 x87_simulate_graph(cg->birg);
1523         }
1524
1525         /* do peephole optimisations */
1526         ia32_peephole_optimization(cg);
1527
1528         /* create block schedule, this also removes empty blocks which might
1529          * produce critical edges */
1530         cg->blk_sched = be_create_block_schedule(irg, cg->birg->exec_freq);
1531 }
1532
1533 /**
1534  * Emits the code, closes the output file and frees
1535  * the code generator interface.
1536  */
1537 static void ia32_codegen(void *self) {
1538         ia32_code_gen_t *cg = self;
1539         ir_graph        *irg = cg->irg;
1540
1541         ia32_gen_routine(cg, irg);
1542
1543         cur_reg_set = NULL;
1544
1545         /* remove it from the isa */
1546         cg->isa->cg = NULL;
1547
1548         assert(ia32_current_cg == cg);
1549         ia32_current_cg = NULL;
1550
1551         /* de-allocate code generator */
1552         del_set(cg->reg_set);
1553         free(cg);
1554 }
1555
1556 /**
1557  * Returns the node representing the PIC base.
1558  */
1559 static ir_node *ia32_get_pic_base(void *self) {
1560         ir_node         *block;
1561         ia32_code_gen_t *cg      = self;
1562         ir_node         *get_eip = cg->get_eip;
1563         if (get_eip != NULL)
1564                 return get_eip;
1565
1566         block       = get_irg_start_block(cg->irg);
1567         get_eip     = new_rd_ia32_GetEIP(NULL, cg->irg, block);
1568         cg->get_eip = get_eip;
1569
1570         be_dep_on_frame(get_eip);
1571         return get_eip;
1572 }
1573
1574 static void *ia32_cg_init(be_irg_t *birg);
1575
1576 static const arch_code_generator_if_t ia32_code_gen_if = {
1577         ia32_cg_init,
1578         ia32_get_pic_base,   /* return node used as base in pic code addresses */
1579         ia32_before_abi,     /* before abi introduce hook */
1580         ia32_prepare_graph,
1581         NULL,                /* spill */
1582         ia32_before_sched,   /* before scheduling hook */
1583         ia32_before_ra,      /* before register allocation hook */
1584         ia32_after_ra,       /* after register allocation hook */
1585         ia32_finish,         /* called before codegen */
1586         ia32_codegen         /* emit && done */
1587 };
1588
1589 /**
1590  * Initializes a IA32 code generator.
1591  */
1592 static void *ia32_cg_init(be_irg_t *birg) {
1593         ia32_isa_t      *isa = (ia32_isa_t *)birg->main_env->arch_env;
1594         ia32_code_gen_t *cg  = XMALLOCZ(ia32_code_gen_t);
1595
1596         cg->impl      = &ia32_code_gen_if;
1597         cg->irg       = birg->irg;
1598         cg->reg_set   = new_set(ia32_cmp_irn_reg_assoc, 1024);
1599         cg->isa       = isa;
1600         cg->arch_env  = birg->main_env->arch_env;
1601         cg->birg      = birg;
1602         cg->blk_sched = NULL;
1603         cg->dump      = (birg->main_env->options->dump_flags & DUMP_BE) ? 1 : 0;
1604         cg->gprof     = (birg->main_env->options->gprof) ? 1 : 0;
1605
1606         if (cg->gprof) {
1607                 /* Linux gprof implementation needs base pointer */
1608                 birg->main_env->options->omit_fp = 0;
1609         }
1610
1611         /* enter it */
1612         isa->cg = cg;
1613
1614 #ifndef NDEBUG
1615         if (isa->name_obst) {
1616                 obstack_free(isa->name_obst, NULL);
1617                 obstack_init(isa->name_obst);
1618         }
1619 #endif /* NDEBUG */
1620
1621         cur_reg_set = cg->reg_set;
1622
1623         assert(ia32_current_cg == NULL);
1624         ia32_current_cg = cg;
1625
1626         return (arch_code_generator_t *)cg;
1627 }
1628
1629
1630
1631 /*****************************************************************
1632  *  ____             _                  _   _____  _____
1633  * |  _ \           | |                | | |_   _|/ ____|  /\
1634  * | |_) | __ _  ___| | _____ _ __   __| |   | | | (___   /  \
1635  * |  _ < / _` |/ __| |/ / _ \ '_ \ / _` |   | |  \___ \ / /\ \
1636  * | |_) | (_| | (__|   <  __/ | | | (_| |  _| |_ ____) / ____ \
1637  * |____/ \__,_|\___|_|\_\___|_| |_|\__,_| |_____|_____/_/    \_\
1638  *
1639  *****************************************************************/
1640
1641 /**
1642  * Set output modes for GCC
1643  */
1644 static const tarval_mode_info mo_integer = {
1645         TVO_HEX,
1646         "0x",
1647         NULL,
1648 };
1649
1650 /*
1651  * set the tarval output mode of all integer modes to decimal
1652  */
1653 static void set_tarval_output_modes(void)
1654 {
1655         int i;
1656
1657         for (i = get_irp_n_modes() - 1; i >= 0; --i) {
1658                 ir_mode *mode = get_irp_mode(i);
1659
1660                 if (mode_is_int(mode))
1661                         set_tarval_mode_output_option(mode, &mo_integer);
1662         }
1663 }
1664
1665 const arch_isa_if_t ia32_isa_if;
1666
1667 /**
1668  * The template that generates a new ISA object.
1669  * Note that this template can be changed by command line
1670  * arguments.
1671  */
1672 static ia32_isa_t ia32_isa_template = {
1673         {
1674                 &ia32_isa_if,            /* isa interface implementation */
1675                 &ia32_gp_regs[REG_ESP],  /* stack pointer register */
1676                 &ia32_gp_regs[REG_EBP],  /* base pointer register */
1677                 -1,                      /* stack direction */
1678                 2,                       /* power of two stack alignment, 2^2 == 4 */
1679                 NULL,                    /* main environment */
1680                 7,                       /* costs for a spill instruction */
1681                 5,                       /* costs for a reload instruction */
1682         },
1683         NULL,                    /* 16bit register names */
1684         NULL,                    /* 8bit register names */
1685         NULL,                    /* 8bit register names high */
1686         NULL,                    /* types */
1687         NULL,                    /* tv_ents */
1688         NULL,                    /* current code generator */
1689         NULL,                    /* abstract machine */
1690 #ifndef NDEBUG
1691         NULL,                    /* name obstack */
1692 #endif
1693 };
1694
1695 static void init_asm_constraints(void)
1696 {
1697         be_init_default_asm_constraint_flags();
1698
1699         asm_constraint_flags['a'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1700         asm_constraint_flags['b'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1701         asm_constraint_flags['c'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1702         asm_constraint_flags['d'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1703         asm_constraint_flags['D'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1704         asm_constraint_flags['S'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1705         asm_constraint_flags['Q'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1706         asm_constraint_flags['q'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1707         asm_constraint_flags['A'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1708         asm_constraint_flags['l'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1709         asm_constraint_flags['R'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1710         asm_constraint_flags['r'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1711         asm_constraint_flags['p'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1712         asm_constraint_flags['f'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1713         asm_constraint_flags['t'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1714         asm_constraint_flags['u'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1715         asm_constraint_flags['Y'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1716         asm_constraint_flags['X'] = ASM_CONSTRAINT_FLAG_SUPPORTS_REGISTER;
1717         asm_constraint_flags['n'] = ASM_CONSTRAINT_FLAG_SUPPORTS_IMMEDIATE;
1718         asm_constraint_flags['g'] = ASM_CONSTRAINT_FLAG_SUPPORTS_IMMEDIATE;
1719
1720         /* no support for autodecrement/autoincrement */
1721         asm_constraint_flags['<'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1722         asm_constraint_flags['>'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1723         /* no float consts */
1724         asm_constraint_flags['E'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1725         asm_constraint_flags['F'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1726         /* makes no sense on x86 */
1727         asm_constraint_flags['s'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1728         /* no support for sse consts yet */
1729         asm_constraint_flags['C'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1730         /* no support for x87 consts yet */
1731         asm_constraint_flags['G'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1732         /* no support for mmx registers yet */
1733         asm_constraint_flags['y'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1734         /* not available in 32bit mode */
1735         asm_constraint_flags['Z'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1736         asm_constraint_flags['e'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1737
1738         /* no code yet to determine register class needed... */
1739         asm_constraint_flags['X'] = ASM_CONSTRAINT_FLAG_NO_SUPPORT;
1740 }
1741
1742 /**
1743  * Initializes the backend ISA.
1744  */
1745 static arch_env_t *ia32_init(FILE *file_handle) {
1746         static int inited = 0;
1747         ia32_isa_t *isa;
1748         int        i, n;
1749
1750         if (inited)
1751                 return NULL;
1752         inited = 1;
1753
1754         set_tarval_output_modes();
1755
1756         isa = XMALLOC(ia32_isa_t);
1757         memcpy(isa, &ia32_isa_template, sizeof(*isa));
1758
1759         if(mode_fpcw == NULL) {
1760                 mode_fpcw = new_ir_mode("Fpcw", irms_int_number, 16, 0, irma_none, 0);
1761         }
1762
1763         ia32_register_init();
1764         ia32_create_opcodes(&ia32_irn_ops);
1765
1766         be_emit_init(file_handle);
1767         isa->regs_16bit     = pmap_create();
1768         isa->regs_8bit      = pmap_create();
1769         isa->regs_8bit_high = pmap_create();
1770         isa->types          = pmap_create();
1771         isa->tv_ent         = pmap_create();
1772         isa->cpu            = ia32_init_machine_description();
1773
1774         ia32_build_16bit_reg_map(isa->regs_16bit);
1775         ia32_build_8bit_reg_map(isa->regs_8bit);
1776         ia32_build_8bit_reg_map_high(isa->regs_8bit_high);
1777
1778 #ifndef NDEBUG
1779         isa->name_obst = XMALLOC(struct obstack);
1780         obstack_init(isa->name_obst);
1781 #endif /* NDEBUG */
1782
1783         /* enter the ISA object into the intrinsic environment */
1784         intrinsic_env.isa = isa;
1785         ia32_handle_intrinsics();
1786
1787         /* emit asm includes */
1788         n = get_irp_n_asms();
1789         for (i = 0; i < n; ++i) {
1790                 be_emit_cstring("#APP\n");
1791                 be_emit_ident(get_irp_asm(i));
1792                 be_emit_cstring("\n#NO_APP\n");
1793         }
1794
1795         /* needed for the debug support */
1796         be_gas_emit_switch_section(GAS_SECTION_TEXT);
1797         be_emit_cstring(".Ltext0:\n");
1798         be_emit_write_line();
1799
1800         /* we mark referenced global entities, so we can only emit those which
1801          * are actually referenced. (Note: you mustn't use the type visited flag
1802          * elsewhere in the backend)
1803          */
1804         inc_master_type_visited();
1805
1806         return &isa->arch_env;
1807 }
1808
1809
1810
1811 /**
1812  * Closes the output file and frees the ISA structure.
1813  */
1814 static void ia32_done(void *self) {
1815         ia32_isa_t *isa = self;
1816
1817         /* emit now all global declarations */
1818         be_gas_emit_decls(isa->arch_env.main_env, 1);
1819
1820         pmap_destroy(isa->regs_16bit);
1821         pmap_destroy(isa->regs_8bit);
1822         pmap_destroy(isa->regs_8bit_high);
1823         pmap_destroy(isa->tv_ent);
1824         pmap_destroy(isa->types);
1825
1826 #ifndef NDEBUG
1827         obstack_free(isa->name_obst, NULL);
1828 #endif /* NDEBUG */
1829
1830         be_emit_exit();
1831
1832         free(self);
1833 }
1834
1835
1836 /**
1837  * Return the number of register classes for this architecture.
1838  * We report always these:
1839  *  - the general purpose registers
1840  *  - the SSE floating point register set
1841  *  - the virtual floating point registers
1842  *  - the SSE vector register set
1843  */
1844 static unsigned ia32_get_n_reg_class(const void *self) {
1845         (void) self;
1846         return N_CLASSES;
1847 }
1848
1849 /**
1850  * Return the register class for index i.
1851  */
1852 static const arch_register_class_t *ia32_get_reg_class(const void *self,
1853                                                        unsigned i)
1854 {
1855         (void) self;
1856         assert(i < N_CLASSES);
1857         return &ia32_reg_classes[i];
1858 }
1859
1860 /**
1861  * Get the register class which shall be used to store a value of a given mode.
1862  * @param self The this pointer.
1863  * @param mode The mode in question.
1864  * @return A register class which can hold values of the given mode.
1865  */
1866 const arch_register_class_t *ia32_get_reg_class_for_mode(const void *self,
1867                 const ir_mode *mode)
1868 {
1869         (void) self;
1870
1871         if (mode_is_float(mode)) {
1872                 return ia32_cg_config.use_sse2 ? &ia32_reg_classes[CLASS_ia32_xmm] : &ia32_reg_classes[CLASS_ia32_vfp];
1873         }
1874         else
1875                 return &ia32_reg_classes[CLASS_ia32_gp];
1876 }
1877
1878 /**
1879  * Get the ABI restrictions for procedure calls.
1880  * @param self        The this pointer.
1881  * @param method_type The type of the method (procedure) in question.
1882  * @param abi         The abi object to be modified
1883  */
1884 static void ia32_get_call_abi(const void *self, ir_type *method_type,
1885                               be_abi_call_t *abi)
1886 {
1887         ir_type  *tp;
1888         ir_mode  *mode;
1889         unsigned  cc;
1890         int       n, i, regnum;
1891         int                 pop_amount = 0;
1892         be_abi_call_flags_t call_flags = be_abi_call_get_flags(abi);
1893
1894         (void) self;
1895
1896         /* set abi flags for calls */
1897         call_flags.bits.left_to_right         = 0;  /* always last arg first on stack */
1898         call_flags.bits.store_args_sequential = 0;
1899         /* call_flags.bits.try_omit_fp                 not changed: can handle both settings */
1900         call_flags.bits.fp_free               = 0;  /* the frame pointer is fixed in IA32 */
1901         call_flags.bits.call_has_imm          = 0;  /* No call immediates, we handle this by ourselves */
1902
1903         /* set parameter passing style */
1904         be_abi_call_set_flags(abi, call_flags, &ia32_abi_callbacks);
1905
1906         if (get_method_variadicity(method_type) == variadicity_variadic) {
1907                 /* pass all parameters of a variadic function on the stack */
1908                 cc = cc_cdecl_set;
1909         } else {
1910                 cc = get_method_calling_convention(method_type);
1911                 if (get_method_additional_properties(method_type) & mtp_property_private &&
1912                     ia32_cg_config.optimize_cc) {
1913                         /* set the calling conventions to register parameter */
1914                         cc = (cc & ~cc_bits) | cc_reg_param;
1915                 }
1916         }
1917
1918         /* we have to pop the shadow parameter ourself for compound calls */
1919         if( (get_method_calling_convention(method_type) & cc_compound_ret)
1920                         && !(cc & cc_reg_param)) {
1921                 pop_amount += get_mode_size_bytes(mode_P_data);
1922         }
1923
1924         n = get_method_n_params(method_type);
1925         for (i = regnum = 0; i < n; i++) {
1926                 ir_mode               *mode;
1927                 const arch_register_t *reg = NULL;
1928
1929                 tp   = get_method_param_type(method_type, i);
1930                 mode = get_type_mode(tp);
1931                 if (mode != NULL) {
1932                         reg  = ia32_get_RegParam_reg(cc, regnum, mode);
1933                 }
1934                 if (reg != NULL) {
1935                         be_abi_call_param_reg(abi, i, reg);
1936                         ++regnum;
1937                 } else {
1938                         /* Micro optimisation: if the mode is shorter than 4 bytes, load 4 bytes.
1939                          * movl has a shorter opcode than mov[sz][bw]l */
1940                         ir_mode *load_mode = mode;
1941
1942                         if (mode != NULL) {
1943                                 unsigned size = get_mode_size_bytes(mode);
1944
1945                                 if (cc & cc_callee_clear_stk) {
1946                                         pop_amount += (size + 3U) & ~3U;
1947                                 }
1948
1949                                 if (size < 4) load_mode = mode_Iu;
1950                         }
1951
1952                         be_abi_call_param_stack(abi, i, load_mode, 4, 0, 0);
1953                 }
1954         }
1955
1956         be_abi_call_set_pop(abi, pop_amount);
1957
1958         /* set return registers */
1959         n = get_method_n_ress(method_type);
1960
1961         assert(n <= 2 && "more than two results not supported");
1962
1963         /* In case of 64bit returns, we will have two 32bit values */
1964         if (n == 2) {
1965                 tp   = get_method_res_type(method_type, 0);
1966                 mode = get_type_mode(tp);
1967
1968                 assert(!mode_is_float(mode) && "two FP results not supported");
1969
1970                 tp   = get_method_res_type(method_type, 1);
1971                 mode = get_type_mode(tp);
1972
1973                 assert(!mode_is_float(mode) && "mixed INT, FP results not supported");
1974
1975                 be_abi_call_res_reg(abi, 0, &ia32_gp_regs[REG_EAX]);
1976                 be_abi_call_res_reg(abi, 1, &ia32_gp_regs[REG_EDX]);
1977         }
1978         else if (n == 1) {
1979                 const arch_register_t *reg;
1980
1981                 tp   = get_method_res_type(method_type, 0);
1982                 assert(is_atomic_type(tp));
1983                 mode = get_type_mode(tp);
1984
1985                 reg = mode_is_float(mode) ? &ia32_vfp_regs[REG_VF0] : &ia32_gp_regs[REG_EAX];
1986
1987                 be_abi_call_res_reg(abi, 0, reg);
1988         }
1989 }
1990
1991 int ia32_to_appear_in_schedule(void *block_env, const ir_node *irn)
1992 {
1993         (void) block_env;
1994
1995         if(!is_ia32_irn(irn)) {
1996                 return -1;
1997         }
1998
1999         if(is_ia32_NoReg_GP(irn) || is_ia32_NoReg_VFP(irn) || is_ia32_NoReg_XMM(irn)
2000                 || is_ia32_Unknown_GP(irn) || is_ia32_Unknown_XMM(irn)
2001                 || is_ia32_Unknown_VFP(irn) || is_ia32_ChangeCW(irn)
2002                 || is_ia32_Immediate(irn))
2003                 return 0;
2004
2005         return 1;
2006 }
2007
2008 /**
2009  * Initializes the code generator interface.
2010  */
2011 static const arch_code_generator_if_t *ia32_get_code_generator_if(void *self)
2012 {
2013         (void) self;
2014         return &ia32_code_gen_if;
2015 }
2016
2017 /**
2018  * Returns the estimated execution time of an ia32 irn.
2019  */
2020 static sched_timestep_t ia32_sched_exectime(void *env, const ir_node *irn) {
2021         (void) env;
2022         return is_ia32_irn(irn) ? ia32_get_op_estimated_cost(irn) : 1;
2023 }
2024
2025 list_sched_selector_t ia32_sched_selector;
2026
2027 /**
2028  * Returns the reg_pressure scheduler with to_appear_in_schedule() overloaded
2029  */
2030 static const list_sched_selector_t *ia32_get_list_sched_selector(
2031                 const void *self, list_sched_selector_t *selector)
2032 {
2033         (void) self;
2034         memcpy(&ia32_sched_selector, selector, sizeof(ia32_sched_selector));
2035         ia32_sched_selector.exectime              = ia32_sched_exectime;
2036         ia32_sched_selector.to_appear_in_schedule = ia32_to_appear_in_schedule;
2037         return &ia32_sched_selector;
2038 }
2039
2040 static const ilp_sched_selector_t *ia32_get_ilp_sched_selector(const void *self)
2041 {
2042         (void) self;
2043         return NULL;
2044 }
2045
2046 /**
2047  * Returns the necessary byte alignment for storing a register of given class.
2048  */
2049 static int ia32_get_reg_class_alignment(const void *self,
2050                                         const arch_register_class_t *cls)
2051 {
2052         ir_mode *mode = arch_register_class_mode(cls);
2053         int bytes     = get_mode_size_bytes(mode);
2054         (void) self;
2055
2056         if (mode_is_float(mode) && bytes > 8)
2057                 return 16;
2058         return bytes;
2059 }
2060
2061 static const be_execution_unit_t ***ia32_get_allowed_execution_units(
2062                 const void *self, const ir_node *irn)
2063 {
2064         static const be_execution_unit_t *_allowed_units_BRANCH[] = {
2065                 &ia32_execution_units_BRANCH[IA32_EXECUNIT_TP_BRANCH_BRANCH1],
2066                 &ia32_execution_units_BRANCH[IA32_EXECUNIT_TP_BRANCH_BRANCH2],
2067                 NULL,
2068         };
2069         static const be_execution_unit_t *_allowed_units_GP[] = {
2070                 &ia32_execution_units_GP[IA32_EXECUNIT_TP_GP_GP_EAX],
2071                 &ia32_execution_units_GP[IA32_EXECUNIT_TP_GP_GP_EBX],
2072                 &ia32_execution_units_GP[IA32_EXECUNIT_TP_GP_GP_ECX],
2073                 &ia32_execution_units_GP[IA32_EXECUNIT_TP_GP_GP_EDX],
2074                 &ia32_execution_units_GP[IA32_EXECUNIT_TP_GP_GP_ESI],
2075                 &ia32_execution_units_GP[IA32_EXECUNIT_TP_GP_GP_EDI],
2076                 &ia32_execution_units_GP[IA32_EXECUNIT_TP_GP_GP_EBP],
2077                 NULL,
2078         };
2079         static const be_execution_unit_t *_allowed_units_DUMMY[] = {
2080                 &be_machine_execution_units_DUMMY[0],
2081                 NULL,
2082         };
2083         static const be_execution_unit_t **_units_callret[] = {
2084                 _allowed_units_BRANCH,
2085                 NULL
2086         };
2087         static const be_execution_unit_t **_units_other[] = {
2088                 _allowed_units_GP,
2089                 NULL
2090         };
2091         static const be_execution_unit_t **_units_dummy[] = {
2092                 _allowed_units_DUMMY,
2093                 NULL
2094         };
2095         const be_execution_unit_t ***ret;
2096         (void) self;
2097
2098         if (is_ia32_irn(irn)) {
2099                 ret = get_ia32_exec_units(irn);
2100         } else if (is_be_node(irn)) {
2101                 if (be_is_Return(irn)) {
2102                         ret = _units_callret;
2103                 } else if (be_is_Barrier(irn)) {
2104                         ret = _units_dummy;
2105                 } else {
2106                         ret = _units_other;
2107                 }
2108         }
2109         else {
2110                 ret = _units_dummy;
2111         }
2112
2113         return ret;
2114 }
2115
2116 /**
2117  * Return the abstract ia32 machine.
2118  */
2119 static const be_machine_t *ia32_get_machine(const void *self) {
2120         const ia32_isa_t *isa = self;
2121         return isa->cpu;
2122 }
2123
2124 /**
2125  * Return irp irgs in the desired order.
2126  */
2127 static ir_graph **ia32_get_irg_list(const void *self, ir_graph ***irg_list)
2128 {
2129         (void) self;
2130         (void) irg_list;
2131         return NULL;
2132 }
2133
2134 static void ia32_mark_remat(const void *self, ir_node *node) {
2135         (void) self;
2136         if (is_ia32_irn(node)) {
2137                 set_ia32_is_remat(node);
2138         }
2139 }
2140
2141 /**
2142  * Allows or disallows the creation of Psi nodes for the given Phi nodes.
2143  * @return 1 if allowed, 0 otherwise
2144  */
2145 static int ia32_is_psi_allowed(ir_node *sel, ir_node *phi_list, int i, int j)
2146 {
2147         ir_node *phi;
2148         ir_node *cmp = NULL;
2149
2150         /* we can't handle psis with 64bit compares yet */
2151         if (is_Proj(sel)) {
2152                 cmp = get_Proj_pred(sel);
2153                 if (is_Cmp(cmp)) {
2154                         ir_node *left     = get_Cmp_left(cmp);
2155                         ir_mode *cmp_mode = get_irn_mode(left);
2156                         if (!mode_is_float(cmp_mode) && get_mode_size_bits(cmp_mode) > 32)
2157                                 return 0;
2158                 } else {
2159                         cmp = NULL;
2160                 }
2161         }
2162
2163         if (ia32_cg_config.use_cmov) {
2164                 if (ia32_cg_config.use_sse2 && cmp != NULL) {
2165                         pn_Cmp pn   = get_Proj_proj(sel);
2166                         ir_node *cl = get_Cmp_left(cmp);
2167                         ir_node *cr = get_Cmp_right(cmp);
2168
2169                         /* check the Phi nodes: no 64bit and no floating point cmov */
2170                         for (phi = phi_list; phi; phi = get_Phi_next(phi)) {
2171                                 ir_mode *mode = get_irn_mode(phi);
2172
2173                                 if (mode_is_float(mode)) {
2174                                         /* check for Min, Max */
2175                                         ir_node *t = get_Phi_pred(phi, i);
2176                                         ir_node *f = get_Phi_pred(phi, j);
2177                                         int res    = 0;
2178
2179                                         /* SSE2 supports Min & Max */
2180                                         if (pn == pn_Cmp_Lt || pn == pn_Cmp_Le || pn == pn_Cmp_Ge || pn == pn_Cmp_Gt) {
2181                                                 if (cl == t && cr == f) {
2182                                                         /* Psi(a <=/>= b, a, b) => MIN, MAX */
2183                                                         res = 1;
2184                                                 } else if (cl == f && cr == t) {
2185                                                         /* Psi(a <=/>= b, b, a) => MAX, MIN */
2186                                                         res = 1;
2187                                                 }
2188                                         }
2189                                         if (! res)
2190                                                 return 0;
2191
2192                                 } else if (get_mode_size_bits(mode) > 32)
2193                                         return 0;
2194                         }
2195                 } else {
2196                         /* check the Phi nodes: no 64bit and no floating point cmov */
2197                         for (phi = phi_list; phi; phi = get_Phi_next(phi)) {
2198                                 ir_mode *mode = get_irn_mode(phi);
2199
2200                                 if (mode_is_float(mode) || get_mode_size_bits(mode) > 32)
2201                                         return 0;
2202                         }
2203                 }
2204
2205                 return 1;
2206         } else {
2207                 ir_node *cl, *cr;
2208                 pn_Cmp  pn;
2209
2210                 /* No cmov, only some special cases */
2211                 if (cmp == NULL)
2212                         return 0;
2213
2214                 /* Now some supported cases here */
2215                 pn = get_Proj_proj(sel);
2216                 cl = get_Cmp_left(cmp);
2217                 cr = get_Cmp_right(cmp);
2218
2219                 for (phi = phi_list; phi; phi = get_Phi_next(phi)) {
2220                         ir_mode *mode = get_irn_mode(phi);
2221                         int res = 0;
2222                         ir_node *t, *f;
2223
2224                         t = get_Phi_pred(phi, i);
2225                         f = get_Phi_pred(phi, j);
2226
2227                         /* no floating point and no 64bit yet */
2228                         if (mode_is_float(mode) || get_mode_size_bits(mode) > 32)
2229                                 return 0;
2230
2231                         if (is_Const(t) && is_Const(f)) {
2232                                 if ((is_Const_null(t) && is_Const_one(f)) || (is_Const_one(t) && is_Const_null(f))) {
2233                                         /* always support Psi(x, C1, C2) */
2234                                         res = 1;
2235                                 }
2236                         } else if (pn == pn_Cmp_Lt || pn == pn_Cmp_Le || pn == pn_Cmp_Ge || pn == pn_Cmp_Gt) {
2237                                 if (0) {
2238 #if 0
2239                                 } else if (cl == t && cr == f) {
2240                                         /* Psi(a <=/>= b, a, b) => Min, Max */
2241                                         res = 1;
2242                                 } else if (cl == f && cr == t) {
2243                                         /* Psi(a <=/>= b, b, a) => Max, Min */
2244                                         res = 1;
2245 #endif
2246                                 } else if ((pn & pn_Cmp_Gt) && !mode_is_signed(mode) &&
2247                                            is_Const(f) && is_Const_null(f) && is_Sub(t) &&
2248                                            get_Sub_left(t) == cl && get_Sub_right(t) == cr) {
2249                                         /* Psi(a >=u b, a - b, 0) unsigned Doz */
2250                                         res = 1;
2251                                 } else if ((pn & pn_Cmp_Lt) && !mode_is_signed(mode) &&
2252                                            is_Const(t) && is_Const_null(t) && is_Sub(f) &&
2253                                            get_Sub_left(f) == cl && get_Sub_right(f) == cr) {
2254                                         /* Psi(a <=u b, 0, a - b) unsigned Doz */
2255                                         res = 1;
2256                                 } else if (is_Const(cr) && is_Const_null(cr)) {
2257                                         if (cl == t && is_Minus(f) && get_Minus_op(f) == cl) {
2258                                                 /* Psi(a <=/>= 0 ? a : -a) Nabs/Abs */
2259                                                 res = 1;
2260                                         } else if (cl == f && is_Minus(t) && get_Minus_op(t) == cl) {
2261                                                 /* Psi(a <=/>= 0 ? -a : a) Abs/Nabs */
2262                                                 res = 1;
2263                                         }
2264                                 }
2265                         }
2266                         if (! res)
2267                                 return 0;
2268                 }
2269                 /* all checks passed */
2270                 return 1;
2271         }
2272         return 0;
2273 }
2274
2275 static asm_constraint_flags_t ia32_parse_asm_constraint(const void *self, const char **c)
2276 {
2277         (void) self;
2278         (void) c;
2279
2280         /* we already added all our simple flags to the flags modifier list in
2281          * init, so this flag we don't know. */
2282         return ASM_CONSTRAINT_FLAG_INVALID;
2283 }
2284
2285 static int ia32_is_valid_clobber(const void *self, const char *clobber)
2286 {
2287         (void) self;
2288
2289         return ia32_get_clobber_register(clobber) != NULL;
2290 }
2291
2292 /**
2293  * Returns the libFirm configuration parameter for this backend.
2294  */
2295 static const backend_params *ia32_get_libfirm_params(void) {
2296         static const ir_settings_if_conv_t ifconv = {
2297                 4,                    /* maxdepth, doesn't matter for Psi-conversion */
2298                 ia32_is_psi_allowed   /* allows or disallows Psi creation for given selector */
2299         };
2300         static const ir_settings_arch_dep_t ad = {
2301                 1,                   /* also use subs */
2302                 4,                   /* maximum shifts */
2303                 31,                  /* maximum shift amount */
2304                 ia32_evaluate_insn,  /* evaluate the instruction sequence */
2305
2306                 1,  /* allow Mulhs */
2307                 1,  /* allow Mulus */
2308                 32  /* Mulh allowed up to 32 bit */
2309         };
2310         static backend_params p = {
2311                 1,     /* need dword lowering */
2312                 1,     /* support inline assembly */
2313                 0,     /* no immediate floating point mode. */
2314                 NULL,  /* no additional opcodes */
2315                 NULL,  /* will be set later */
2316                 ia32_create_intrinsic_fkt,
2317                 &intrinsic_env,  /* context for ia32_create_intrinsic_fkt */
2318                 NULL,  /* will be set below */
2319                 NULL   /* will be set below */
2320         };
2321
2322         ia32_setup_cg_config();
2323
2324         /* doesn't really belong here, but this is the earliest place the backend
2325          * is called... */
2326         init_asm_constraints();
2327
2328         p.dep_param    = &ad;
2329         p.if_conv_info = &ifconv;
2330         return &p;
2331 }
2332
2333 static const lc_opt_enum_int_items_t gas_items[] = {
2334         { "elf",     GAS_FLAVOUR_ELF },
2335         { "mingw",   GAS_FLAVOUR_MINGW  },
2336         { "yasm",    GAS_FLAVOUR_YASM   },
2337         { "macho",   GAS_FLAVOUR_MACH_O },
2338         { NULL,      0 }
2339 };
2340
2341 static lc_opt_enum_int_var_t gas_var = {
2342         (int*) &be_gas_flavour, gas_items
2343 };
2344
2345 static const lc_opt_enum_int_items_t transformer_items[] = {
2346         { "default", TRANSFORMER_DEFAULT },
2347 #ifdef FIRM_GRGEN_BE
2348         { "pbqp",    TRANSFORMER_PBQP    },
2349         { "random",  TRANSFORMER_RAND    },
2350 #endif
2351         { NULL,      0                   }
2352 };
2353
2354 static lc_opt_enum_int_var_t transformer_var = {
2355         (int*)&be_transformer, transformer_items
2356 };
2357
2358 static const lc_opt_table_entry_t ia32_options[] = {
2359         LC_OPT_ENT_ENUM_INT("gasmode", "set the GAS compatibility mode", &gas_var),
2360         LC_OPT_ENT_ENUM_INT("transformer", "the transformer used for code selection", &transformer_var),
2361         LC_OPT_ENT_INT("stackalign", "set power of two stack alignment for calls",
2362                        &ia32_isa_template.arch_env.stack_alignment),
2363         LC_OPT_LAST
2364 };
2365
2366 const arch_isa_if_t ia32_isa_if = {
2367         ia32_init,
2368         ia32_done,
2369         ia32_get_n_reg_class,
2370         ia32_get_reg_class,
2371         ia32_get_reg_class_for_mode,
2372         ia32_get_call_abi,
2373         ia32_get_code_generator_if,
2374         ia32_get_list_sched_selector,
2375         ia32_get_ilp_sched_selector,
2376         ia32_get_reg_class_alignment,
2377         ia32_get_libfirm_params,
2378         ia32_get_allowed_execution_units,
2379         ia32_get_machine,
2380         ia32_get_irg_list,
2381         ia32_mark_remat,
2382         ia32_parse_asm_constraint,
2383         ia32_is_valid_clobber
2384 };
2385
2386 void ia32_init_emitter(void);
2387 void ia32_init_finish(void);
2388 void ia32_init_optimize(void);
2389 void ia32_init_transform(void);
2390 void ia32_init_x87(void);
2391
2392 void be_init_arch_ia32(void)
2393 {
2394         lc_opt_entry_t *be_grp   = lc_opt_get_grp(firm_opt_get_root(), "be");
2395         lc_opt_entry_t *ia32_grp = lc_opt_get_grp(be_grp, "ia32");
2396
2397         lc_opt_add_table(ia32_grp, ia32_options);
2398         be_register_isa_if("ia32", &ia32_isa_if);
2399
2400         FIRM_DBG_REGISTER(dbg, "firm.be.ia32.cg");
2401
2402         ia32_init_emitter();
2403         ia32_init_finish();
2404         ia32_init_optimize();
2405         ia32_init_transform();
2406         ia32_init_x87();
2407         ia32_init_architecture();
2408 }
2409
2410 BE_REGISTER_MODULE_CONSTRUCTOR(be_init_arch_ia32);