nsz Git - libfirm/blob - ir/be/arm/bearch_arm.c

   1 /*
   2  * Copyright (C) 1995-2008 University of Karlsruhe.  All right reserved.
   3  *
   4  * This file is part of libFirm.
   5  *
   6  * This file may be distributed and/or modified under the terms of the
   7  * GNU General Public License version 2 as published by the Free Software
   8  * Foundation and appearing in the file LICENSE.GPL included in the
   9  * packaging of this file.
  10  *
  11  * Licensees holding valid libFirm Professional Edition licenses may use
  12  * this file in accordance with the libFirm Commercial License.
  13  * Agreement provided with the Software.
  14  *
  15  * This file is provided AS IS with NO WARRANTY OF ANY KIND, INCLUDING THE
  16  * WARRANTY OF DESIGN, MERCHANTABILITY AND FITNESS FOR A PARTICULAR
  17  * PURPOSE.
  18  */
  19
  20 /**
  21  * @file
  22  * @brief   The main arm backend driver file.
  23  * @author  Oliver Richter, Tobias Gneist
  24  * @version $Id$
  25  */
  26 #ifdef HAVE_CONFIG_H
  27 #include "config.h"
  28 #endif
  29
  30 #include "lc_opts.h"
  31 #include "lc_opts_enum.h"
  32
  33 #include "pseudo_irg.h"
  34 #include "irgwalk.h"
  35 #include "irprog.h"
  36 #include "irprintf.h"
  37 #include "ircons.h"
  38 #include "irgmod.h"
  39 #include "irgopt.h"
  40 #include "iroptimize.h"
  41 #include "lowering.h"
  42
  43 #include "bitset.h"
  44 #include "debug.h"
  45 #include "irtools.h"
  46
  47 #include "../bearch_t.h"                /* the general register allocator interface */
  48 #include "../benode_t.h"
  49 #include "../belower.h"
  50 #include "../besched_t.h"
  51 #include "be.h"
  52 #include "../beabi.h"
  53 #include "../bemachine.h"
  54 #include "../beilpsched.h"
  55 #include "../bemodule.h"
  56 #include "../beirg_t.h"
  57 #include "../bespillslots.h"
  58 #include "../begnuas.h"
  59
  60 #include "bearch_arm_t.h"
  61
  62 #include "arm_new_nodes.h"           /* arm nodes interface */
  63 #include "gen_arm_regalloc_if.h"     /* the generated interface (register type and class defenitions) */
  64 #include "arm_transform.h"
  65 #include "arm_emitter.h"
  66 #include "arm_map_regs.h"
  67
  68 #define DEBUG_MODULE "firm.be.arm.isa"
  69
  70 /* TODO: ugly, but we need it to get access to the registers assigned to Phi nodes */
  71 static set *cur_reg_set = NULL;
  72
  73 /**************************************************
  74  *                         _ _              _  __
  75  *                        | | |            (_)/ _|
  76  *  _ __ ___  __ _    __ _| | | ___   ___   _| |_
  77  * | '__/ _ \/ _` |  / _` | | |/ _ \ / __| | |  _|
  78  * | | |  __/ (_| | | (_| | | | (_) | (__  | | |
  79  * |_|  \___|\__, |  \__,_|_|_|\___/ \___| |_|_|
  80  *            __/ |
  81  *           |___/
  82  **************************************************/
  83
  84 /**
  85  * Return register requirements for a arm node.
  86  * If the node returns a tuple (mode_T) then the proj's
  87  * will be asked for this information.
  88  */
  89 static const arch_register_req_t *arm_get_irn_reg_req(const ir_node *node,
  90                                                       int pos)
  91 {
  92         long               node_pos = pos == -1 ? 0 : pos;
  93         ir_mode           *mode     = get_irn_mode(node);
  94
  95         if (is_Block(node) || mode == mode_X) {
  96                 return arch_no_register_req;
  97         }
  98
  99         if (mode == mode_T && pos < 0) {
 100                 return arch_no_register_req;
 101         }
 102
 103         if (is_Proj(node)) {
 104                 if(mode == mode_M)
 105                         return arch_no_register_req;
 106
 107                 if(pos >= 0) {
 108                         return arch_no_register_req;
 109                 }
 110
 111                 node_pos = (pos == -1) ? get_Proj_proj(node) : pos;
 112                 node     = skip_Proj_const(node);
 113         }
 114
 115         /* get requirements for our own nodes */
 116         if (is_arm_irn(node)) {
 117                 const arch_register_req_t *req;
 118                 if (pos >= 0) {
 119                         req = get_arm_in_req(node, pos);
 120                 } else {
 121                         req = get_arm_out_req(node, node_pos);
 122                 }
 123
 124                 return req;
 125         }
 126
 127         /* unknown should be transformed by now */
 128         assert(!is_Unknown(node));
 129         return arch_no_register_req;
 130 }
 131
 132 static void arm_set_irn_reg(ir_node *irn, const arch_register_t *reg)
 133 {
 134         int pos = 0;
 135
 136         if (get_irn_mode(irn) == mode_X) {
 137                 return;
 138         }
 139
 140         if (is_Proj(irn)) {
 141                 pos = get_Proj_proj(irn);
 142                 irn = skip_Proj(irn);
 143         }
 144
 145         if (is_arm_irn(irn)) {
 146                 const arch_register_t **slots;
 147
 148                 slots      = get_arm_slots(irn);
 149                 slots[pos] = reg;
 150         }
 151         else {
 152                 /* here we set the registers for the Phi nodes */
 153                 arm_set_firm_reg(irn, reg, cur_reg_set);
 154         }
 155 }
 156
 157 static const arch_register_t *arm_get_irn_reg(const ir_node *irn)
 158 {
 159         int pos = 0;
 160         const arch_register_t *reg = NULL;
 161
 162         if (is_Proj(irn)) {
 163
 164                 if (get_irn_mode(irn) == mode_X) {
 165                         return NULL;
 166                 }
 167
 168                 pos = get_Proj_proj(irn);
 169                 irn = skip_Proj_const(irn);
 170         }
 171
 172         if (is_arm_irn(irn)) {
 173                 const arch_register_t **slots;
 174                 slots = get_arm_slots(irn);
 175                 reg   = slots[pos];
 176         }
 177         else {
 178                 reg = arm_get_firm_reg(irn, cur_reg_set);
 179         }
 180
 181         return reg;
 182 }
 183
 184 static arch_irn_class_t arm_classify(const ir_node *irn)
 185 {
 186         irn = skip_Proj_const(irn);
 187
 188         if (is_cfop(irn)) {
 189                 return arch_irn_class_branch;
 190         }
 191         else if (is_arm_irn(irn)) {
 192                 return arch_irn_class_normal;
 193         }
 194
 195         return 0;
 196 }
 197
 198 static arch_irn_flags_t arm_get_flags(const ir_node *irn)
 199 {
 200         arch_irn_flags_t flags = arch_irn_flags_none;
 201
 202         if(is_Unknown(irn)) {
 203                 return arch_irn_flags_ignore;
 204         }
 205
 206         if (is_Proj(irn) && mode_is_datab(get_irn_mode(irn))) {
 207                 ir_node *pred = get_Proj_pred(irn);
 208                 if (is_arm_irn(pred)) {
 209                         flags = get_arm_out_flags(pred, get_Proj_proj(irn));
 210                 }
 211                 irn = pred;
 212         }
 213
 214         if (is_arm_irn(irn)) {
 215                 flags |= get_arm_flags(irn);
 216         }
 217
 218         return flags;
 219 }
 220
 221 static ir_entity *arm_get_frame_entity(const ir_node *irn)
 222 {
 223         (void) irn;
 224         /* TODO: return the entity assigned to the frame */
 225         return NULL;
 226 }
 227
 228 static void arm_set_frame_entity(ir_node *irn, ir_entity *ent)
 229 {
 230         (void) irn;
 231         (void) ent;
 232         /* TODO: set the entity assigned to the frame */
 233 }
 234
 235 /**
 236  * This function is called by the generic backend to correct offsets for
 237  * nodes accessing the stack.
 238  */
 239 static void arm_set_stack_bias(ir_node *irn, int bias)
 240 {
 241         (void) irn;
 242         (void) bias;
 243         /* TODO: correct offset if irn accesses the stack */
 244 }
 245
 246 static int arm_get_sp_bias(const ir_node *irn)
 247 {
 248         (void) irn;
 249         return 0;
 250 }
 251
 252 /* fill register allocator interface */
 253
 254 static const arch_irn_ops_t arm_irn_ops = {
 255         arm_get_irn_reg_req,
 256         arm_set_irn_reg,
 257         arm_get_irn_reg,
 258         arm_classify,
 259         arm_get_flags,
 260         arm_get_frame_entity,
 261         arm_set_frame_entity,
 262         arm_set_stack_bias,
 263         arm_get_sp_bias,
 264         NULL,    /* get_inverse             */
 265         NULL,    /* get_op_estimated_cost   */
 266         NULL,    /* possible_memory_operand */
 267         NULL,    /* perform_memory_operand  */
 268 };
 269
 270 /**************************************************
 271  *                _                         _  __
 272  *               | |                       (_)/ _|
 273  *   ___ ___   __| | ___  __ _  ___ _ __    _| |_
 274  *  / __/ _ \ / _` |/ _ \/ _` |/ _ \ '_ \  | |  _|
 275  * | (_| (_) | (_| |  __/ (_| |  __/ | | | | | |
 276  *  \___\___/ \__,_|\___|\__, |\___|_| |_| |_|_|
 277  *                        __/ |
 278  *                       |___/
 279  **************************************************/
 280
 281 /**
 282  * Transforms the standard Firm graph into
 283  * a ARM firm graph.
 284  */
 285 static void arm_prepare_graph(void *self) {
 286         arm_code_gen_t *cg = self;
 287
 288         /* transform nodes into assembler instructions */
 289         arm_transform_graph(cg);
 290
 291         /* do local optimizations (mainly CSE) */
 292         local_optimize_graph(cg->irg);
 293
 294         if (cg->dump)
 295                 be_dump(cg->irg, "-transformed", dump_ir_block_graph_sched);
 296
 297         /* do code placement, to optimize the position of constants */
 298         place_code(cg->irg);
 299
 300         if (cg->dump)
 301                 be_dump(cg->irg, "-place", dump_ir_block_graph_sched);
 302 }
 303
 304 /**
 305  * Called immediately before emit phase.
 306  */
 307 static void arm_finish_irg(void *self)
 308 {
 309         (void) self;
 310         /* TODO: - fix offsets for nodes accessing stack
 311                          - ...
 312         */
 313 }
 314
 315
 316 /**
 317  * These are some hooks which must be filled but are probably not needed.
 318  */
 319 static void arm_before_sched(void *self)
 320 {
 321         (void) self;
 322         /* Some stuff you need to do after scheduling but before register allocation */
 323 }
 324
 325 static void arm_before_ra(void *self)
 326 {
 327         (void) self;
 328         /* Some stuff you need to do immediately after register allocation */
 329 }
 330
 331 /**
 332  * We transform Spill and Reload here. This needs to be done before
 333  * stack biasing otherwise we would miss the corrected offset for these nodes.
 334  */
 335 static void arm_after_ra(void *self)
 336 {
 337         arm_code_gen_t *cg = self;
 338         be_coalesce_spillslots(cg->birg);
 339 }
 340
 341 /**
 342  * Emits the code, closes the output file and frees
 343  * the code generator interface.
 344  */
 345 static void arm_emit_and_done(void *self) {
 346         arm_code_gen_t *cg = self;
 347         ir_graph       *irg = cg->irg;
 348
 349         arm_gen_routine(cg, irg);
 350
 351         cur_reg_set = NULL;
 352
 353         /* de-allocate code generator */
 354         del_set(cg->reg_set);
 355         free(self);
 356 }
 357
 358 /**
 359  * Move a double floating point value into an integer register.
 360  * Place the move operation into block bl.
 361  *
 362  * Handle some special cases here:
 363  * 1.) A constant: simply split into two
 364  * 2.) A load: simply split into two
 365  */
 366 static ir_node *convert_dbl_to_int(ir_node *bl, ir_node *arg, ir_node *mem,
 367                                    ir_node **resH, ir_node **resL) {
 368         if (is_Const(arg)) {
 369                 tarval *tv = get_Const_tarval(arg);
 370                 unsigned v;
 371
 372                 /* get the upper 32 bits */
 373                 v =            get_tarval_sub_bits(tv, 7);
 374                 v = (v << 8) | get_tarval_sub_bits(tv, 6);
 375                 v = (v << 8) | get_tarval_sub_bits(tv, 5);
 376                 v = (v << 8) | get_tarval_sub_bits(tv, 4);
 377                 *resH = new_Const_long(mode_Is, v);
 378
 379                 /* get the lower 32 bits */
 380                 v =            get_tarval_sub_bits(tv, 3);
 381                 v = (v << 8) | get_tarval_sub_bits(tv, 2);
 382                 v = (v << 8) | get_tarval_sub_bits(tv, 1);
 383                 v = (v << 8) | get_tarval_sub_bits(tv, 0);
 384                 *resL = new_Const_long(mode_Is, v);
 385         }
 386         else if (get_irn_op(skip_Proj(arg)) == op_Load) {
 387                 /* FIXME: handling of low/high depends on LE/BE here */
 388                 assert(0);
 389         }
 390         else {
 391                 ir_graph *irg = current_ir_graph;
 392                 ir_node *conv;
 393
 394                 conv = new_rd_arm_fpaDbl2GP(NULL, irg, bl, arg, mem);
 395                 /* move high/low */
 396                 *resL = new_r_Proj(irg, bl, conv, mode_Is, pn_arm_fpaDbl2GP_low);
 397                 *resH = new_r_Proj(irg, bl, conv, mode_Is, pn_arm_fpaDbl2GP_high);
 398                 mem   = new_r_Proj(irg, bl, conv, mode_M,  pn_arm_fpaDbl2GP_M);
 399         }
 400         return mem;
 401 }
 402
 403 /**
 404  * Move a single floating point value into an integer register.
 405  * Place the move operation into block bl.
 406  *
 407  * Handle some special cases here:
 408  * 1.) A constant: simply move
 409  * 2.) A load: simply load
 410  */
 411 static ir_node *convert_sng_to_int(ir_node *bl, ir_node *arg)
 412 {
 413         (void) bl;
 414
 415         if (is_Const(arg)) {
 416                 tarval *tv = get_Const_tarval(arg);
 417                 unsigned v;
 418
 419                 /* get the lower 32 bits */
 420                 v =            get_tarval_sub_bits(tv, 3);
 421                 v = (v << 8) | get_tarval_sub_bits(tv, 2);
 422                 v = (v << 8) | get_tarval_sub_bits(tv, 1);
 423                 v = (v << 8) | get_tarval_sub_bits(tv, 0);
 424                 return new_Const_long(mode_Is, v);
 425         }
 426         else if (get_irn_op(skip_Proj(arg)) == op_Load) {
 427                 ir_node *load;
 428
 429                 load = skip_Proj(arg);
 430         }
 431         assert(0);
 432         return NULL;
 433 }
 434
 435 /**
 436  * Convert the arguments of a call to support the
 437  * ARM calling convention of general purpose AND floating
 438  * point arguments.
 439  */
 440 static void handle_calls(ir_node *call, void *env)
 441 {
 442         arm_code_gen_t *cg = env;
 443         int i, j, n, size, idx, flag, n_param, n_res, first_variadic;
 444         ir_type *mtp, *new_mtd, *new_tp[5];
 445         ir_node *new_in[5], **in;
 446         ir_node *bl;
 447
 448         if (! is_Call(call))
 449                 return;
 450
 451         /* check, if we need conversions */
 452         n = get_Call_n_params(call);
 453         mtp = get_Call_type(call);
 454         assert(get_method_n_params(mtp) == n);
 455
 456         /* it's always enough to handle the first 4 parameters */
 457         if (n > 4)
 458                 n = 4;
 459         flag = size = idx = 0;
 460         bl = get_nodes_block(call);
 461         for (i = 0; i < n; ++i) {
 462                 ir_type *param_tp = get_method_param_type(mtp, i);
 463
 464                 if (is_compound_type(param_tp)) {
 465                         /* an aggregate parameter: bad case */
 466                         assert(0);
 467                 }
 468                 else {
 469                         /* a primitive parameter */
 470                         ir_mode *mode = get_type_mode(param_tp);
 471
 472                         if (mode_is_float(mode)) {
 473                                 if (get_mode_size_bits(mode) > 32) {
 474                                         ir_node *mem = get_Call_mem(call);
 475
 476                                         /* Beware: ARM wants the high part first */
 477                                         size += 2 * 4;
 478                                         new_tp[idx]   = cg->int_tp;
 479                                         new_tp[idx+1] = cg->int_tp;
 480                                         mem = convert_dbl_to_int(bl, get_Call_param(call, i), mem, &new_in[idx], &new_in[idx+1]);
 481                                         idx += 2;
 482                                         set_Call_mem(call, mem);
 483                                 }
 484                                 else {
 485                                         size += 4;
 486                                         new_tp[idx] = cg->int_tp;
 487                                         new_in[idx] = convert_sng_to_int(bl, get_Call_param(call, i));
 488                                         ++idx;
 489                                 }
 490                                 flag = 1;
 491                         }
 492                         else {
 493                                 size += 4;
 494                                 new_tp[idx] = param_tp;
 495                                 new_in[idx] = get_Call_param(call, i);
 496                                 ++idx;
 497                         }
 498                 }
 499
 500                 if (size >= 16)
 501                         break;
 502         }
 503
 504         /* if flag is NOT set, no need to translate the method type */
 505         if (! flag)
 506                 return;
 507
 508         /* construct a new method type */
 509         n       = i;
 510         n_param = get_method_n_params(mtp) - n + idx;
 511         n_res   = get_method_n_ress(mtp);
 512         new_mtd = new_d_type_method(get_type_ident(mtp), n_param, n_res, get_type_dbg_info(mtp));
 513
 514         for (i = 0; i < idx; ++i)
 515                 set_method_param_type(new_mtd, i, new_tp[i]);
 516         for (i = n, j = idx; i < get_method_n_params(mtp); ++i)
 517                 set_method_param_type(new_mtd, j++, get_method_param_type(mtp, i));
 518         for (i = 0; i < n_res; ++i)
 519                 set_method_res_type(new_mtd, i, get_method_res_type(mtp, i));
 520
 521         set_method_calling_convention(new_mtd, get_method_calling_convention(mtp));
 522         first_variadic = get_method_first_variadic_param_index(mtp);
 523         if (first_variadic >= 0)
 524                 set_method_first_variadic_param_index(new_mtd, first_variadic);
 525
 526         if (is_lowered_type(mtp)) {
 527                 mtp = get_associated_type(mtp);
 528         }
 529         set_lowered_type(mtp, new_mtd);
 530
 531         set_Call_type(call, new_mtd);
 532
 533         /* calculate new in array of the Call */
 534         NEW_ARR_A(ir_node *, in, n_param + 2);
 535         for (i = 0; i < idx; ++i)
 536                 in[2 + i] = new_in[i];
 537         for (i = n, j = idx; i < get_method_n_params(mtp); ++i)
 538                 in[2 + j++] = get_Call_param(call, i);
 539
 540         in[0] = get_Call_mem(call);
 541         in[1] = get_Call_ptr(call);
 542
 543         /* finally, change the call inputs */
 544         set_irn_in(call, n_param + 2, in);
 545 }
 546
 547 /**
 548  * Handle graph transformations before the abi converter does its work.
 549  */
 550 static void arm_before_abi(void *self) {
 551         arm_code_gen_t *cg = self;
 552
 553         irg_walk_graph(cg->irg, NULL, handle_calls, cg);
 554 }
 555
 556 /* forward */
 557 static void *arm_cg_init(be_irg_t *birg);
 558
 559 static const arch_code_generator_if_t arm_code_gen_if = {
 560         arm_cg_init,
 561         NULL,               /* get_pic_base */
 562         arm_before_abi,     /* before abi introduce */
 563         arm_prepare_graph,
 564         NULL,               /* spill */
 565         arm_before_sched,   /* before scheduling hook */
 566         arm_before_ra,      /* before register allocation hook */
 567         arm_after_ra,
 568         arm_finish_irg,
 569         arm_emit_and_done,
 570 };
 571
 572 /**
 573  * Initializes the code generator.
 574  */
 575 static void *arm_cg_init(be_irg_t *birg) {
 576         static ir_type *int_tp = NULL;
 577         arm_isa_t      *isa = (arm_isa_t *)birg->main_env->arch_env;
 578         arm_code_gen_t *cg;
 579
 580         if (! int_tp) {
 581                 /* create an integer type with machine size */
 582                 int_tp = new_type_primitive(new_id_from_chars("int", 3), mode_Is);
 583         }
 584
 585         cg = xmalloc(sizeof(*cg));
 586         cg->impl         = &arm_code_gen_if;
 587         cg->irg          = birg->irg;
 588         cg->reg_set      = new_set(arm_cmp_irn_reg_assoc, 1024);
 589         cg->arch_env     = birg->main_env->arch_env;
 590         cg->isa          = isa;
 591         cg->birg         = birg;
 592         cg->int_tp       = int_tp;
 593         cg->have_fp_insn = 0;
 594         cg->unknown_gp   = NULL;
 595         cg->unknown_fpa  = NULL;
 596         cg->dump         = (birg->main_env->options->dump_flags & DUMP_BE) ? 1 : 0;
 597
 598         FIRM_DBG_REGISTER(cg->mod, "firm.be.arm.cg");
 599
 600         cur_reg_set = cg->reg_set;
 601
 602         /* enter the current code generator */
 603         isa->cg = cg;
 604
 605         return (arch_code_generator_t *)cg;
 606 }
 607
 608
 609 /**
 610  * Maps all intrinsic calls that the backend support
 611  * and map all instructions the backend did not support
 612  * to runtime calls.
 613  */
 614 static void arm_handle_intrinsics(void) {
 615         ir_type *tp, *int_tp, *uint_tp;
 616         i_record records[8];
 617         int n_records = 0;
 618
 619         runtime_rt rt_iDiv, rt_uDiv, rt_iMod, rt_uMod;
 620
 621 #define ID(x) new_id_from_chars(x, sizeof(x)-1)
 622
 623         int_tp  = new_type_primitive(ID("int"), mode_Is);
 624         uint_tp = new_type_primitive(ID("uint"), mode_Iu);
 625
 626         /* ARM has neither a signed div instruction ... */
 627         {
 628                 i_instr_record *map_Div = &records[n_records++].i_instr;
 629
 630                 tp = new_type_method(ID("rt_iDiv"), 2, 1);
 631                 set_method_param_type(tp, 0, int_tp);
 632                 set_method_param_type(tp, 1, int_tp);
 633                 set_method_res_type(tp, 0, int_tp);
 634
 635                 rt_iDiv.ent             = new_entity(get_glob_type(), ID("__divsi3"), tp);
 636                 set_entity_ld_ident(rt_iDiv.ent, ID("__divsi3"));
 637                 rt_iDiv.mode            = mode_T;
 638                 rt_iDiv.res_mode        = mode_Is;
 639                 rt_iDiv.mem_proj_nr     = pn_Div_M;
 640                 rt_iDiv.regular_proj_nr = pn_Div_X_regular;
 641                 rt_iDiv.exc_proj_nr     = pn_Div_X_except;
 642                 rt_iDiv.exc_mem_proj_nr = pn_Div_M;
 643                 rt_iDiv.res_proj_nr     = pn_Div_res;
 644
 645                 set_entity_visibility(rt_iDiv.ent, visibility_external_allocated);
 646
 647                 map_Div->kind     = INTRINSIC_INSTR;
 648                 map_Div->op       = op_Div;
 649                 map_Div->i_mapper = (i_mapper_func)i_mapper_RuntimeCall;
 650                 map_Div->ctx      = &rt_iDiv;
 651         }
 652         /* ... nor an unsigned div instruction ... */
 653         {
 654                 i_instr_record *map_Div = &records[n_records++].i_instr;
 655
 656                 tp = new_type_method(ID("rt_uDiv"), 2, 1);
 657                 set_method_param_type(tp, 0, uint_tp);
 658                 set_method_param_type(tp, 1, uint_tp);
 659                 set_method_res_type(tp, 0, uint_tp);
 660
 661                 rt_uDiv.ent             = new_entity(get_glob_type(), ID("__udivsi3"), tp);
 662                 set_entity_ld_ident(rt_uDiv.ent, ID("__udivsi3"));
 663                 rt_uDiv.mode            = mode_T;
 664                 rt_uDiv.res_mode        = mode_Iu;
 665                 rt_uDiv.mem_proj_nr     = pn_Div_M;
 666                 rt_uDiv.regular_proj_nr = pn_Div_X_regular;
 667                 rt_uDiv.exc_proj_nr     = pn_Div_X_except;
 668                 rt_uDiv.exc_mem_proj_nr = pn_Div_M;
 669                 rt_uDiv.res_proj_nr     = pn_Div_res;
 670
 671                 set_entity_visibility(rt_uDiv.ent, visibility_external_allocated);
 672
 673                 map_Div->kind     = INTRINSIC_INSTR;
 674                 map_Div->op       = op_Div;
 675                 map_Div->i_mapper = (i_mapper_func)i_mapper_RuntimeCall;
 676                 map_Div->ctx      = &rt_uDiv;
 677         }
 678         /* ... nor a signed mod instruction ... */
 679         {
 680                 i_instr_record *map_Mod = &records[n_records++].i_instr;
 681
 682                 tp = new_type_method(ID("rt_iMod"), 2, 1);
 683                 set_method_param_type(tp, 0, int_tp);
 684                 set_method_param_type(tp, 1, int_tp);
 685                 set_method_res_type(tp, 0, int_tp);
 686
 687                 rt_iMod.ent             = new_entity(get_glob_type(), ID("__modsi3"), tp);
 688                 set_entity_ld_ident(rt_iMod.ent, ID("__modsi3"));
 689                 rt_iMod.mode            = mode_T;
 690                 rt_iMod.res_mode        = mode_Is;
 691                 rt_iMod.mem_proj_nr     = pn_Mod_M;
 692                 rt_iMod.regular_proj_nr = pn_Mod_X_regular;
 693                 rt_iMod.exc_proj_nr     = pn_Mod_X_except;
 694                 rt_iMod.exc_mem_proj_nr = pn_Mod_M;
 695                 rt_iMod.res_proj_nr     = pn_Mod_res;
 696
 697                 set_entity_visibility(rt_iMod.ent, visibility_external_allocated);
 698
 699                 map_Mod->kind     = INTRINSIC_INSTR;
 700                 map_Mod->op       = op_Mod;
 701                 map_Mod->i_mapper = (i_mapper_func)i_mapper_RuntimeCall;
 702                 map_Mod->ctx      = &rt_iMod;
 703         }
 704         /* ... nor an unsigned mod. */
 705         {
 706                 i_instr_record *map_Mod = &records[n_records++].i_instr;
 707
 708                 tp = new_type_method(ID("rt_uMod"), 2, 1);
 709                 set_method_param_type(tp, 0, uint_tp);
 710                 set_method_param_type(tp, 1, uint_tp);
 711                 set_method_res_type(tp, 0, uint_tp);
 712
 713                 rt_uMod.ent             = new_entity(get_glob_type(), ID("__umodsi3"), tp);
 714                 set_entity_ld_ident(rt_uMod.ent, ID("__umodsi3"));
 715                 rt_uMod.mode            = mode_T;
 716                 rt_uMod.res_mode        = mode_Iu;
 717                 rt_uMod.mem_proj_nr     = pn_Mod_M;
 718                 rt_uMod.regular_proj_nr = pn_Mod_X_regular;
 719                 rt_uMod.exc_proj_nr     = pn_Mod_X_except;
 720                 rt_uMod.exc_mem_proj_nr = pn_Mod_M;
 721                 rt_uMod.res_proj_nr     = pn_Mod_res;
 722
 723                 set_entity_visibility(rt_uMod.ent, visibility_external_allocated);
 724
 725                 map_Mod->kind     = INTRINSIC_INSTR;
 726                 map_Mod->op       = op_Mod;
 727                 map_Mod->i_mapper = (i_mapper_func)i_mapper_RuntimeCall;
 728                 map_Mod->ctx      = &rt_uMod;
 729         }
 730
 731         if (n_records > 0)
 732                 lower_intrinsics(records, n_records, /*part_block_used=*/0);
 733 }
 734
 735 /*****************************************************************
 736  *  ____             _                  _   _____  _____
 737  * |  _ \           | |                | | |_   _|/ ____|  /\
 738  * | |_) | __ _  ___| | _____ _ __   __| |   | | | (___   /  \
 739  * |  _ < / _` |/ __| |/ / _ \ '_ \ / _` |   | |  \___ \ / /\ \
 740  * | |_) | (_| | (__|   <  __/ | | | (_| |  _| |_ ____) / ____ \
 741  * |____/ \__,_|\___|_|\_\___|_| |_|\__,_| |_____|_____/_/    \_\
 742  *
 743  *****************************************************************/
 744
 745 static arm_isa_t arm_isa_template = {
 746         {
 747                 &arm_isa_if,           /* isa interface */
 748                 &arm_gp_regs[REG_SP],  /* stack pointer */
 749                 &arm_gp_regs[REG_R11], /* base pointer */
 750                 -1,                    /* stack direction */
 751                 1,                     /* stack alignment for calls */
 752                 NULL,                  /* main environment */
 753                 7,                     /* spill costs */
 754                 5,                     /* reload costs */
 755         },
 756         0,                     /* use generic register names instead of SP, LR, PC */
 757         ARM_FPU_ARCH_FPE,      /* FPU architecture */
 758         NULL,                  /* current code generator */
 759 };
 760
 761 /**
 762  * Initializes the backend ISA and opens the output file.
 763  */
 764 static arch_env_t *arm_init(FILE *file_handle) {
 765         static int inited = 0;
 766         arm_isa_t *isa;
 767
 768         if(inited)
 769                 return NULL;
 770
 771         isa = xmalloc(sizeof(*isa));
 772         memcpy(isa, &arm_isa_template, sizeof(*isa));
 773
 774         arm_register_init();
 775
 776         isa->cg  = NULL;
 777         be_emit_init(file_handle);
 778
 779         arm_create_opcodes(&arm_irn_ops);
 780         arm_handle_intrinsics();
 781
 782         /* we mark referenced global entities, so we can only emit those which
 783          * are actually referenced. (Note: you mustn't use the type visited flag
 784          * elsewhere in the backend)
 785          */
 786         inc_master_type_visited();
 787
 788         inited = 1;
 789         return &isa->arch_env;
 790 }
 791
 792
 793
 794 /**
 795  * Closes the output file and frees the ISA structure.
 796  */
 797 static void arm_done(void *self) {
 798         arm_isa_t *isa = self;
 799
 800         be_gas_emit_decls(isa->arch_env.main_env, 1);
 801
 802         be_emit_exit();
 803         free(self);
 804 }
 805
 806
 807 /**
 808  * Report the number of register classes.
 809  * If we don't have fp instructions, report only GP
 810  * here to speed up register allocation (and makes dumps
 811  * smaller and more readable).
 812  */
 813 static unsigned arm_get_n_reg_class(const void *self) {
 814         (void) self;
 815         return N_CLASSES;
 816 }
 817
 818 /**
 819  * Return the register class with requested index.
 820  */
 821 static const arch_register_class_t *arm_get_reg_class(const void *self,
 822                                                       unsigned i) {
 823         (void) self;
 824         assert(i < N_CLASSES);
 825         return &arm_reg_classes[i];
 826 }
 827
 828 /**
 829  * Get the register class which shall be used to store a value of a given mode.
 830  * @param self The this pointer.
 831  * @param mode The mode in question.
 832  * @return A register class which can hold values of the given mode.
 833  */
 834 const arch_register_class_t *arm_get_reg_class_for_mode(const void *self, const ir_mode *mode) {
 835         (void) self;
 836         if (mode_is_float(mode))
 837                 return &arm_reg_classes[CLASS_arm_fpa];
 838         else
 839                 return &arm_reg_classes[CLASS_arm_gp];
 840 }
 841
 842 /**
 843  * Produces the type which sits between the stack args and the locals on the stack.
 844  * it will contain the return address and space to store the old base pointer.
 845  * @return The Firm type modeling the ABI between type.
 846  */
 847 static ir_type *arm_get_between_type(void *self) {
 848         static ir_type *between_type = NULL;
 849         static ir_entity *old_bp_ent = NULL;
 850         (void) self;
 851
 852         if (between_type == NULL) {
 853                 ir_entity *ret_addr_ent;
 854                 ir_type *ret_addr_type = new_type_primitive(new_id_from_str("return_addr"), mode_P);
 855                 ir_type *old_bp_type   = new_type_primitive(new_id_from_str("bp"), mode_P);
 856
 857                 between_type           = new_type_class(new_id_from_str("arm_between_type"));
 858                 old_bp_ent             = new_entity(between_type, new_id_from_str("old_bp"), old_bp_type);
 859                 ret_addr_ent           = new_entity(between_type, new_id_from_str("old_bp"), ret_addr_type);
 860
 861                 set_entity_offset(old_bp_ent, 0);
 862                 set_entity_offset(ret_addr_ent, get_type_size_bytes(old_bp_type));
 863                 set_type_size_bytes(between_type, get_type_size_bytes(old_bp_type) + get_type_size_bytes(ret_addr_type));
 864         }
 865
 866         return between_type;
 867 }
 868
 869
 870 typedef struct {
 871         be_abi_call_flags_bits_t flags;
 872         const arch_env_t *arch_env;
 873         ir_graph *irg;
 874 } arm_abi_env_t;
 875
 876 static void *arm_abi_init(const be_abi_call_t *call, const arch_env_t *arch_env, ir_graph *irg)
 877 {
 878         arm_abi_env_t *env     = xmalloc(sizeof(env[0]));
 879         be_abi_call_flags_t fl = be_abi_call_get_flags(call);
 880         env->flags    = fl.bits;
 881         env->irg      = irg;
 882         env->arch_env = arch_env;
 883         return env;
 884 }
 885
 886 static void arm_abi_dont_save_regs(void *self, pset *s)
 887 {
 888         arm_abi_env_t *env = self;
 889         if (env->flags.try_omit_fp)
 890                 pset_insert_ptr(s, env->arch_env->bp);
 891 }
 892
 893
 894
 895 /**
 896  * Build the ARM prolog
 897  */
 898 static const arch_register_t *arm_abi_prologue(void *self, ir_node **mem, pmap *reg_map) {
 899         ir_node *keep, *store;
 900         arm_abi_env_t *env = self;
 901         ir_graph *irg = env->irg;
 902         ir_node *block = get_irg_start_block(irg);
 903         arch_register_class_t *gp = &arm_reg_classes[CLASS_arm_gp];
 904
 905         ir_node *fp = be_abi_reg_map_get(reg_map, env->arch_env->bp);
 906         ir_node *ip = be_abi_reg_map_get(reg_map, &arm_gp_regs[REG_R12]);
 907         ir_node *sp = be_abi_reg_map_get(reg_map, env->arch_env->sp);
 908         ir_node *lr = be_abi_reg_map_get(reg_map, &arm_gp_regs[REG_LR]);
 909         ir_node *pc = be_abi_reg_map_get(reg_map, &arm_gp_regs[REG_PC]);
 910
 911         if (env->flags.try_omit_fp)
 912                 return env->arch_env->sp;
 913
 914         ip = be_new_Copy(gp, irg, block, sp);
 915         arch_set_irn_register(env->arch_env, ip, &arm_gp_regs[REG_R12]);
 916         be_set_constr_single_reg(ip, BE_OUT_POS(0), &arm_gp_regs[REG_R12] );
 917
 918         store = new_rd_arm_StoreStackM4Inc(NULL, irg, block, sp, fp, ip, lr, pc, *mem);
 919
 920         sp = new_r_Proj(irg, block, store, env->arch_env->sp->reg_class->mode, pn_arm_StoreStackM4Inc_ptr);
 921         arch_set_irn_register(env->arch_env, sp, env->arch_env->sp);
 922         *mem = new_r_Proj(irg, block, store, mode_M, pn_arm_StoreStackM4Inc_M);
 923
 924         keep = be_new_CopyKeep_single(gp, irg, block, ip, sp, get_irn_mode(ip));
 925         be_node_set_reg_class(keep, 1, gp);
 926         arch_set_irn_register(env->arch_env, keep, &arm_gp_regs[REG_R12]);
 927         be_set_constr_single_reg(keep, BE_OUT_POS(0), &arm_gp_regs[REG_R12] );
 928
 929         fp = new_rd_arm_Sub_i(NULL, irg, block, keep, get_irn_mode(fp), 4);
 930         arch_set_irn_register(env->arch_env, fp, env->arch_env->bp);
 931
 932         be_abi_reg_map_set(reg_map, env->arch_env->bp, fp);
 933         be_abi_reg_map_set(reg_map, &arm_gp_regs[REG_R12], keep);
 934         be_abi_reg_map_set(reg_map, env->arch_env->sp, sp);
 935         be_abi_reg_map_set(reg_map, &arm_gp_regs[REG_LR], lr);
 936         be_abi_reg_map_set(reg_map, &arm_gp_regs[REG_PC], pc);
 937
 938         return env->arch_env->bp;
 939 }
 940
 941 /**
 942  * Builds the ARM epilogue
 943  */
 944 static void arm_abi_epilogue(void *self, ir_node *bl, ir_node **mem, pmap *reg_map) {
 945         arm_abi_env_t *env = self;
 946         ir_node *curr_sp = be_abi_reg_map_get(reg_map, env->arch_env->sp);
 947         ir_node *curr_bp = be_abi_reg_map_get(reg_map, env->arch_env->bp);
 948         ir_node *curr_pc = be_abi_reg_map_get(reg_map, &arm_gp_regs[REG_PC]);
 949         ir_node *curr_lr = be_abi_reg_map_get(reg_map, &arm_gp_regs[REG_LR]);
 950
 951         // TODO: Activate Omit fp in epilogue
 952         if (env->flags.try_omit_fp) {
 953                 curr_sp = be_new_IncSP(env->arch_env->sp, env->irg, bl, curr_sp, BE_STACK_FRAME_SIZE_SHRINK, 0);
 954                 add_irn_dep(curr_sp, *mem);
 955
 956                 curr_lr = be_new_CopyKeep_single(&arm_reg_classes[CLASS_arm_gp], env->irg, bl, curr_lr, curr_sp, get_irn_mode(curr_lr));
 957                 be_node_set_reg_class(curr_lr, 1, &arm_reg_classes[CLASS_arm_gp]);
 958                 arch_set_irn_register(env->arch_env, curr_lr, &arm_gp_regs[REG_LR]);
 959                 be_set_constr_single_reg(curr_lr, BE_OUT_POS(0), &arm_gp_regs[REG_LR] );
 960
 961                 curr_pc = be_new_Copy(&arm_reg_classes[CLASS_arm_gp], env->irg, bl, curr_lr );
 962                 arch_set_irn_register(env->arch_env, curr_pc, &arm_gp_regs[REG_PC]);
 963                 be_set_constr_single_reg(curr_pc, BE_OUT_POS(0), &arm_gp_regs[REG_PC] );
 964                 be_node_set_flags(curr_pc, BE_OUT_POS(0), arch_irn_flags_ignore);
 965         } else {
 966                 ir_node *sub12_node;
 967                 ir_node *load_node;
 968                 sub12_node = new_rd_arm_Sub_i(NULL, env->irg, bl, curr_bp, mode_Iu, 12);
 969                 // FIXME
 970                 //set_arm_req_out_all(sub12_node, sub12_req);
 971                 arch_set_irn_register(env->arch_env, sub12_node, env->arch_env->sp);
 972                 load_node = new_rd_arm_LoadStackM3( NULL, env->irg, bl, sub12_node, *mem );
 973                 // FIXME
 974                 //set_arm_req_out(load_node, &arm_default_req_arm_gp_r11, 0);
 975                 //set_arm_req_out(load_node, &arm_default_req_arm_gp_sp, 1);
 976                 //set_arm_req_out(load_node, &arm_default_req_arm_gp_pc, 2);
 977                 curr_bp = new_r_Proj(env->irg, bl, load_node, env->arch_env->bp->reg_class->mode, pn_arm_LoadStackM3_res0);
 978                 curr_sp = new_r_Proj(env->irg, bl, load_node, env->arch_env->sp->reg_class->mode, pn_arm_LoadStackM3_res1);
 979                 curr_pc = new_r_Proj(env->irg, bl, load_node, mode_Iu, pn_arm_LoadStackM3_res2);
 980                 *mem    = new_r_Proj(env->irg, bl, load_node, mode_M, pn_arm_LoadStackM3_M);
 981                 arch_set_irn_register(env->arch_env, curr_bp, env->arch_env->bp);
 982                 arch_set_irn_register(env->arch_env, curr_sp, env->arch_env->sp);
 983                 arch_set_irn_register(env->arch_env, curr_pc, &arm_gp_regs[REG_PC]);
 984         }
 985         be_abi_reg_map_set(reg_map, env->arch_env->sp, curr_sp);
 986         be_abi_reg_map_set(reg_map, env->arch_env->bp, curr_bp);
 987         be_abi_reg_map_set(reg_map, &arm_gp_regs[REG_LR], curr_lr);
 988         be_abi_reg_map_set(reg_map, &arm_gp_regs[REG_PC], curr_pc);
 989 }
 990
 991 static const be_abi_callbacks_t arm_abi_callbacks = {
 992         arm_abi_init,
 993         free,
 994         arm_get_between_type,
 995         arm_abi_dont_save_regs,
 996         arm_abi_prologue,
 997         arm_abi_epilogue,
 998 };
 999
1000
1001 /**
1002  * Get the ABI restrictions for procedure calls.
1003  * @param self        The this pointer.
1004  * @param method_type The type of the method (procedure) in question.
1005  * @param abi         The abi object to be modified
1006  */
1007 void arm_get_call_abi(const void *self, ir_type *method_type, be_abi_call_t *abi) {
1008         ir_type  *tp;
1009         ir_mode  *mode;
1010         int       i;
1011         int       n = get_method_n_params(method_type);
1012         be_abi_call_flags_t call_flags = be_abi_call_get_flags(abi);
1013         (void) self;
1014
1015         /* set abi flags for calls */
1016         call_flags.bits.left_to_right         = 0;
1017         call_flags.bits.store_args_sequential = 0;
1018         /* call_flags.bits.try_omit_fp     don't change this we can handle both */
1019         call_flags.bits.fp_free               = 0;
1020         call_flags.bits.call_has_imm          = 1;  /* IA32 calls can have immediate address */
1021
1022         /* set stack parameter passing style */
1023         be_abi_call_set_flags(abi, call_flags, &arm_abi_callbacks);
1024
1025         for (i = 0; i < n; i++) {
1026                 /* reg = get reg for param i;          */
1027                 /* be_abi_call_param_reg(abi, i, reg); */
1028                 if (i < 4) {
1029                         be_abi_call_param_reg(abi, i, arm_get_RegParam_reg(i));
1030                 } else {
1031                         tp   = get_method_param_type(method_type, i);
1032                         mode = get_type_mode(tp);
1033                         be_abi_call_param_stack(abi, i, mode, 4, 0, 0);
1034                 }
1035         }
1036
1037         /* set return registers */
1038         n = get_method_n_ress(method_type);
1039
1040         assert(n <= 2 && "more than two results not supported");
1041
1042         /* In case of 64bit returns, we will have two 32bit values */
1043         if (n == 2) {
1044                 tp   = get_method_res_type(method_type, 0);
1045                 mode = get_type_mode(tp);
1046
1047                 assert(!mode_is_float(mode) && "two FP results not supported");
1048
1049                 tp   = get_method_res_type(method_type, 1);
1050                 mode = get_type_mode(tp);
1051
1052                 assert(!mode_is_float(mode) && "mixed INT, FP results not supported");
1053
1054                 be_abi_call_res_reg(abi, 0, &arm_gp_regs[REG_R0]);
1055                 be_abi_call_res_reg(abi, 1, &arm_gp_regs[REG_R1]);
1056         } else if (n == 1) {
1057                 const arch_register_t *reg;
1058
1059                 tp   = get_method_res_type(method_type, 0);
1060                 assert(is_atomic_type(tp));
1061                 mode = get_type_mode(tp);
1062
1063                 reg = mode_is_float(mode) ? &arm_fpa_regs[REG_F0] : &arm_gp_regs[REG_R0];
1064                 be_abi_call_res_reg(abi, 0, reg);
1065         }
1066 }
1067
1068 int arm_to_appear_in_schedule(void *block_env, const ir_node *irn) {
1069         (void) block_env;
1070         if(!is_arm_irn(irn))
1071                 return -1;
1072
1073         return 1;
1074 }
1075
1076 /**
1077  * Initializes the code generator interface.
1078  */
1079 static const arch_code_generator_if_t *arm_get_code_generator_if(void *self) {
1080         (void) self;
1081         return &arm_code_gen_if;
1082 }
1083
1084 list_sched_selector_t arm_sched_selector;
1085
1086 /**
1087  * Returns the reg_pressure scheduler with to_appear_in_schedule() over\loaded
1088  */
1089 static const list_sched_selector_t *arm_get_list_sched_selector(const void *self, list_sched_selector_t *selector) {
1090         (void) self;
1091         memcpy(&arm_sched_selector, selector, sizeof(arm_sched_selector));
1092         /* arm_sched_selector.exectime              = arm_sched_exectime; */
1093         arm_sched_selector.to_appear_in_schedule = arm_to_appear_in_schedule;
1094         return &arm_sched_selector;
1095
1096 }
1097
1098 static const ilp_sched_selector_t *arm_get_ilp_sched_selector(const void *self) {
1099         (void) self;
1100         return NULL;
1101 }
1102
1103 /**
1104  * Returns the necessary byte alignment for storing a register of given class.
1105  */
1106 static int arm_get_reg_class_alignment(const void *self, const arch_register_class_t *cls) {
1107         (void) self;
1108         (void) cls;
1109         /* ARM is a 32 bit CPU, no need for other alignment */
1110         return 4;
1111 }
1112
1113 static const be_execution_unit_t ***arm_get_allowed_execution_units(const void *self, const ir_node *irn) {
1114         (void) self;
1115         (void) irn;
1116         /* TODO */
1117         assert(0);
1118         return NULL;
1119 }
1120
1121 static const be_machine_t *arm_get_machine(const void *self) {
1122         (void) self;
1123         /* TODO */
1124         assert(0);
1125         return NULL;
1126 }
1127
1128 /**
1129  * Return irp irgs in the desired order.
1130  */
1131 static ir_graph **arm_get_irg_list(const void *self, ir_graph ***irg_list) {
1132         (void) self;
1133         (void) irg_list;
1134         return NULL;
1135 }
1136
1137 /**
1138  * Allows or disallows the creation of Psi nodes for the given Phi nodes.
1139  * @return 1 if allowed, 0 otherwise
1140  */
1141 static int arm_is_psi_allowed(ir_node *sel, ir_node *phi_list, int i, int j) {
1142         ir_node *cmp, *cmp_a, *phi;
1143         ir_mode *mode;
1144
1145
1146         /* currently Psi support is not implemented */
1147         return 0;
1148
1149 /* we don't want long long Psi */
1150 #define IS_BAD_PSI_MODE(mode) (!mode_is_float(mode) && get_mode_size_bits(mode) > 32)
1151
1152         if (get_irn_mode(sel) != mode_b)
1153                 return 0;
1154
1155         cmp   = get_Proj_pred(sel);
1156         cmp_a = get_Cmp_left(cmp);
1157         mode  = get_irn_mode(cmp_a);
1158
1159         if (IS_BAD_PSI_MODE(mode))
1160                 return 0;
1161
1162         /* check the Phi nodes */
1163         for (phi = phi_list; phi; phi = get_irn_link(phi)) {
1164                 ir_node *pred_i = get_irn_n(phi, i);
1165                 ir_node *pred_j = get_irn_n(phi, j);
1166                 ir_mode *mode_i = get_irn_mode(pred_i);
1167                 ir_mode *mode_j = get_irn_mode(pred_j);
1168
1169                 if (IS_BAD_PSI_MODE(mode_i) || IS_BAD_PSI_MODE(mode_j))
1170                         return 0;
1171         }
1172
1173 #undef IS_BAD_PSI_MODE
1174
1175         return 1;
1176 }
1177
1178 /**
1179  * Returns the libFirm configuration parameter for this backend.
1180  */
1181 static const backend_params *arm_get_libfirm_params(void) {
1182         static const ir_settings_if_conv_t ifconv = {
1183                 4,                    /* maxdepth, doesn't matter for Psi-conversion */
1184                 arm_is_psi_allowed   /* allows or disallows Psi creation for given selector */
1185         };
1186         static ir_settings_arch_dep_t ad = {
1187                 1,    /* allow subs */
1188                 1,        /* Muls are fast enough on ARM but ... */
1189                 31,   /* ... one shift would be possible better */
1190                 NULL, /* no evaluator function */
1191                 0,    /* SMUL is needed, only in Arch M */
1192                 0,    /* UMUL is needed, only in Arch M */
1193                 32,   /* SMUL & UMUL available for 32 bit */
1194         };
1195         static backend_params p = {
1196                 1,     /* need dword lowering */
1197                 0,     /* don't support inline assembler yet */
1198                 NULL,  /* no additional opcodes */
1199                 NULL,  /* will be set later */
1200                 NULL,  /* but yet no creator function */
1201                 NULL,  /* context for create_intrinsic_fkt */
1202                 NULL,  /* will be set below */
1203         };
1204
1205         p.dep_param    = &ad;
1206         p.if_conv_info = &ifconv;
1207         return &p;
1208 }
1209
1210 /* fpu set architectures. */
1211 static const lc_opt_enum_int_items_t arm_fpu_items[] = {
1212         { "softfloat", ARM_FPU_ARCH_SOFTFLOAT },
1213         { "fpe",       ARM_FPU_ARCH_FPE },
1214         { "fpa",       ARM_FPU_ARCH_FPA },
1215         { "vfp1xd",    ARM_FPU_ARCH_VFP_V1xD },
1216         { "vfp1",      ARM_FPU_ARCH_VFP_V1 },
1217         { "vfp2",      ARM_FPU_ARCH_VFP_V2 },
1218         { NULL,        0 }
1219 };
1220
1221 static lc_opt_enum_int_var_t arch_fpu_var = {
1222         &arm_isa_template.fpu_arch, arm_fpu_items
1223 };
1224
1225 static const lc_opt_table_entry_t arm_options[] = {
1226         LC_OPT_ENT_ENUM_INT("fpunit",    "select the floating point unit", &arch_fpu_var),
1227         LC_OPT_ENT_BOOL("gen_reg_names", "use generic register names", &arm_isa_template.gen_reg_names),
1228         LC_OPT_LAST
1229 };
1230
1231 const arch_isa_if_t arm_isa_if = {
1232         arm_init,
1233         arm_done,
1234         arm_get_n_reg_class,
1235         arm_get_reg_class,
1236         arm_get_reg_class_for_mode,
1237         arm_get_call_abi,
1238         arm_get_code_generator_if,
1239         arm_get_list_sched_selector,
1240         arm_get_ilp_sched_selector,
1241         arm_get_reg_class_alignment,
1242         arm_get_libfirm_params,
1243         arm_get_allowed_execution_units,
1244         arm_get_machine,
1245         arm_get_irg_list,
1246 };
1247
1248 void be_init_arch_arm(void)
1249 {
1250         lc_opt_entry_t *be_grp = lc_opt_get_grp(firm_opt_get_root(), "be");
1251         lc_opt_entry_t *arm_grp = lc_opt_get_grp(be_grp, "arm");
1252
1253         lc_opt_add_table(arm_grp, arm_options);
1254
1255         be_register_isa_if("arm", &arm_isa_if);
1256
1257         arm_init_transform();
1258         arm_init_emitter();
1259 }
1260
1261 BE_REGISTER_MODULE_CONSTRUCTOR(be_init_arch_arm);