nsz Git - libfirm/blob - ir/be/arm/bearch_arm.c

   1 /*
   2  * Copyright (C) 1995-2008 University of Karlsruhe.  All right reserved.
   3  *
   4  * This file is part of libFirm.
   5  *
   6  * This file may be distributed and/or modified under the terms of the
   7  * GNU General Public License version 2 as published by the Free Software
   8  * Foundation and appearing in the file LICENSE.GPL included in the
   9  * packaging of this file.
  10  *
  11  * Licensees holding valid libFirm Professional Edition licenses may use
  12  * this file in accordance with the libFirm Commercial License.
  13  * Agreement provided with the Software.
  14  *
  15  * This file is provided AS IS with NO WARRANTY OF ANY KIND, INCLUDING THE
  16  * WARRANTY OF DESIGN, MERCHANTABILITY AND FITNESS FOR A PARTICULAR
  17  * PURPOSE.
  18  */
  19
  20 /**
  21  * @file
  22  * @brief   The main arm backend driver file.
  23  * @author  Oliver Richter, Tobias Gneist
  24  * @version $Id$
  25  */
  26 #ifdef HAVE_CONFIG_H
  27 #include "config.h"
  28 #endif
  29
  30 #include "lc_opts.h"
  31 #include "lc_opts_enum.h"
  32
  33 #include "pseudo_irg.h"
  34 #include "irgwalk.h"
  35 #include "irprog.h"
  36 #include "irprintf.h"
  37 #include "ircons.h"
  38 #include "irgmod.h"
  39 #include "irgopt.h"
  40 #include "iroptimize.h"
  41 #include "lowering.h"
  42
  43 #include "bitset.h"
  44 #include "debug.h"
  45 #include "irtools.h"
  46
  47 #include "../bearch_t.h"                /* the general register allocator interface */
  48 #include "../benode_t.h"
  49 #include "../belower.h"
  50 #include "../besched_t.h"
  51 #include "be.h"
  52 #include "../beabi.h"
  53 #include "../bemachine.h"
  54 #include "../beilpsched.h"
  55 #include "../bemodule.h"
  56 #include "../beirg_t.h"
  57 #include "../bespillslots.h"
  58 #include "../begnuas.h"
  59
  60 #include "bearch_arm_t.h"
  61
  62 #include "arm_new_nodes.h"           /* arm nodes interface */
  63 #include "gen_arm_regalloc_if.h"     /* the generated interface (register type and class defenitions) */
  64 #include "arm_transform.h"
  65 #include "arm_emitter.h"
  66 #include "arm_map_regs.h"
  67
  68 #define DEBUG_MODULE "firm.be.arm.isa"
  69
  70 /* TODO: ugly, but we need it to get access to the registers assigned to Phi nodes */
  71 static set *cur_reg_set = NULL;
  72
  73 /**************************************************
  74  *                         _ _              _  __
  75  *                        | | |            (_)/ _|
  76  *  _ __ ___  __ _    __ _| | | ___   ___   _| |_
  77  * | '__/ _ \/ _` |  / _` | | |/ _ \ / __| | |  _|
  78  * | | |  __/ (_| | | (_| | | | (_) | (__  | | |
  79  * |_|  \___|\__, |  \__,_|_|_|\___/ \___| |_|_|
  80  *            __/ |
  81  *           |___/
  82  **************************************************/
  83
  84 /**
  85  * Return register requirements for a arm node.
  86  * If the node returns a tuple (mode_T) then the proj's
  87  * will be asked for this information.
  88  */
  89 static const
  90 arch_register_req_t *arm_get_irn_reg_req(const void *self, const ir_node *node,
  91                                          int pos)
  92 {
  93         long               node_pos = pos == -1 ? 0 : pos;
  94         ir_mode           *mode     = get_irn_mode(node);
  95         (void) self;
  96
  97         if (is_Block(node) || mode == mode_X) {
  98                 return arch_no_register_req;
  99         }
 100
 101         if (mode == mode_T && pos < 0) {
 102                 return arch_no_register_req;
 103         }
 104
 105         if (is_Proj(node)) {
 106                 if(mode == mode_M)
 107                         return arch_no_register_req;
 108
 109                 if(pos >= 0) {
 110                         return arch_no_register_req;
 111                 }
 112
 113                 node_pos = (pos == -1) ? get_Proj_proj(node) : pos;
 114                 node     = skip_Proj_const(node);
 115         }
 116
 117         /* get requirements for our own nodes */
 118         if (is_arm_irn(node)) {
 119                 const arch_register_req_t *req;
 120                 if (pos >= 0) {
 121                         req = get_arm_in_req(node, pos);
 122                 } else {
 123                         req = get_arm_out_req(node, node_pos);
 124                 }
 125
 126                 return req;
 127         }
 128
 129         /* unknown should be transformed by now */
 130         assert(!is_Unknown(node));
 131         return arch_no_register_req;
 132 }
 133
 134 static void arm_set_irn_reg(const void *self, ir_node *irn,
 135                             const arch_register_t *reg)
 136 {
 137         int pos = 0;
 138         (void) self;
 139
 140         if (get_irn_mode(irn) == mode_X) {
 141                 return;
 142         }
 143
 144         if (is_Proj(irn)) {
 145                 pos = get_Proj_proj(irn);
 146                 irn = skip_Proj(irn);
 147         }
 148
 149         if (is_arm_irn(irn)) {
 150                 const arch_register_t **slots;
 151
 152                 slots      = get_arm_slots(irn);
 153                 slots[pos] = reg;
 154         }
 155         else {
 156                 /* here we set the registers for the Phi nodes */
 157                 arm_set_firm_reg(irn, reg, cur_reg_set);
 158         }
 159 }
 160
 161 static const arch_register_t *arm_get_irn_reg(const void *self,
 162                                               const ir_node *irn)
 163 {
 164         int pos = 0;
 165         const arch_register_t *reg = NULL;
 166         (void) self;
 167
 168         if (is_Proj(irn)) {
 169
 170                 if (get_irn_mode(irn) == mode_X) {
 171                         return NULL;
 172                 }
 173
 174                 pos = get_Proj_proj(irn);
 175                 irn = skip_Proj_const(irn);
 176         }
 177
 178         if (is_arm_irn(irn)) {
 179                 const arch_register_t **slots;
 180                 slots = get_arm_slots(irn);
 181                 reg   = slots[pos];
 182         }
 183         else {
 184                 reg = arm_get_firm_reg(irn, cur_reg_set);
 185         }
 186
 187         return reg;
 188 }
 189
 190 static arch_irn_class_t arm_classify(const void *self, const ir_node *irn)
 191 {
 192         (void) self;
 193         irn = skip_Proj_const(irn);
 194
 195         if (is_cfop(irn)) {
 196                 return arch_irn_class_branch;
 197         }
 198         else if (is_arm_irn(irn)) {
 199                 return arch_irn_class_normal;
 200         }
 201
 202         return 0;
 203 }
 204
 205 static arch_irn_flags_t arm_get_flags(const void *self, const ir_node *irn)
 206 {
 207         arch_irn_flags_t flags = arch_irn_flags_none;
 208         (void) self;
 209
 210         if(is_Unknown(irn)) {
 211                 return arch_irn_flags_ignore;
 212         }
 213
 214         if (is_Proj(irn) && mode_is_datab(get_irn_mode(irn))) {
 215                 ir_node *pred = get_Proj_pred(irn);
 216                 if (is_arm_irn(pred)) {
 217                         flags = get_arm_out_flags(pred, get_Proj_proj(irn));
 218                 }
 219                 irn = pred;
 220         }
 221
 222         if (is_arm_irn(irn)) {
 223                 flags |= get_arm_flags(irn);
 224         }
 225
 226         return flags;
 227 }
 228
 229 static ir_entity *arm_get_frame_entity(const void *self, const ir_node *irn)
 230 {
 231         (void) self;
 232         (void) irn;
 233         /* TODO: return the entity assigned to the frame */
 234         return NULL;
 235 }
 236
 237 static void arm_set_frame_entity(const void *self, ir_node *irn, ir_entity *ent)
 238 {
 239         (void) self;
 240         (void) irn;
 241         (void) ent;
 242         /* TODO: set the entity assigned to the frame */
 243 }
 244
 245 /**
 246  * This function is called by the generic backend to correct offsets for
 247  * nodes accessing the stack.
 248  */
 249 static void arm_set_stack_bias(const void *self, ir_node *irn, int bias)
 250 {
 251         (void) self;
 252         (void) irn;
 253         (void) bias;
 254         /* TODO: correct offset if irn accesses the stack */
 255 }
 256
 257 static int arm_get_sp_bias(const void *self, const ir_node *irn)
 258 {
 259         (void) self;
 260         (void) irn;
 261         return 0;
 262 }
 263
 264 /* fill register allocator interface */
 265
 266 static const arch_irn_ops_if_t arm_irn_ops_if = {
 267         arm_get_irn_reg_req,
 268         arm_set_irn_reg,
 269         arm_get_irn_reg,
 270         arm_classify,
 271         arm_get_flags,
 272         arm_get_frame_entity,
 273         arm_set_frame_entity,
 274         arm_set_stack_bias,
 275         arm_get_sp_bias,
 276         NULL,    /* get_inverse             */
 277         NULL,    /* get_op_estimated_cost   */
 278         NULL,    /* possible_memory_operand */
 279         NULL,    /* perform_memory_operand  */
 280 };
 281
 282 arm_irn_ops_t arm_irn_ops = {
 283         &arm_irn_ops_if,
 284         NULL
 285 };
 286
 287
 288
 289 /**************************************************
 290  *                _                         _  __
 291  *               | |                       (_)/ _|
 292  *   ___ ___   __| | ___  __ _  ___ _ __    _| |_
 293  *  / __/ _ \ / _` |/ _ \/ _` |/ _ \ '_ \  | |  _|
 294  * | (_| (_) | (_| |  __/ (_| |  __/ | | | | | |
 295  *  \___\___/ \__,_|\___|\__, |\___|_| |_| |_|_|
 296  *                        __/ |
 297  *                       |___/
 298  **************************************************/
 299
 300 /**
 301  * Transforms the standard Firm graph into
 302  * a ARM firm graph.
 303  */
 304 static void arm_prepare_graph(void *self) {
 305         arm_code_gen_t *cg = self;
 306
 307         /* transform nodes into assembler instructions */
 308         arm_transform_graph(cg);
 309
 310         /* do local optimizations (mainly CSE) */
 311         local_optimize_graph(cg->irg);
 312
 313         if (cg->dump)
 314                 be_dump(cg->irg, "-transformed", dump_ir_block_graph_sched);
 315
 316         /* do code placement, to optimize the position of constants */
 317         place_code(cg->irg);
 318
 319         if (cg->dump)
 320                 be_dump(cg->irg, "-place", dump_ir_block_graph_sched);
 321 }
 322
 323 /**
 324  * Called immediately before emit phase.
 325  */
 326 static void arm_finish_irg(void *self)
 327 {
 328         (void) self;
 329         /* TODO: - fix offsets for nodes accessing stack
 330                          - ...
 331         */
 332 }
 333
 334
 335 /**
 336  * These are some hooks which must be filled but are probably not needed.
 337  */
 338 static void arm_before_sched(void *self)
 339 {
 340         (void) self;
 341         /* Some stuff you need to do after scheduling but before register allocation */
 342 }
 343
 344 static void arm_before_ra(void *self)
 345 {
 346         (void) self;
 347         /* Some stuff you need to do immediately after register allocation */
 348 }
 349
 350 /**
 351  * We transform Spill and Reload here. This needs to be done before
 352  * stack biasing otherwise we would miss the corrected offset for these nodes.
 353  */
 354 static void arm_after_ra(void *self)
 355 {
 356         arm_code_gen_t *cg = self;
 357         be_coalesce_spillslots(cg->birg);
 358 }
 359
 360 /**
 361  * Emits the code, closes the output file and frees
 362  * the code generator interface.
 363  */
 364 static void arm_emit_and_done(void *self) {
 365         arm_code_gen_t *cg = self;
 366         ir_graph       *irg = cg->irg;
 367
 368         arm_gen_routine(cg, irg);
 369
 370         cur_reg_set = NULL;
 371
 372         /* de-allocate code generator */
 373         del_set(cg->reg_set);
 374         free(self);
 375 }
 376
 377 /**
 378  * Move a double floating point value into an integer register.
 379  * Place the move operation into block bl.
 380  *
 381  * Handle some special cases here:
 382  * 1.) A constant: simply split into two
 383  * 2.) A load: simply split into two
 384  */
 385 static ir_node *convert_dbl_to_int(ir_node *bl, ir_node *arg, ir_node *mem,
 386                                    ir_node **resH, ir_node **resL) {
 387         if (is_Const(arg)) {
 388                 tarval *tv = get_Const_tarval(arg);
 389                 unsigned v;
 390
 391                 /* get the upper 32 bits */
 392                 v =            get_tarval_sub_bits(tv, 7);
 393                 v = (v << 8) | get_tarval_sub_bits(tv, 6);
 394                 v = (v << 8) | get_tarval_sub_bits(tv, 5);
 395                 v = (v << 8) | get_tarval_sub_bits(tv, 4);
 396                 *resH = new_Const_long(mode_Is, v);
 397
 398                 /* get the lower 32 bits */
 399                 v =            get_tarval_sub_bits(tv, 3);
 400                 v = (v << 8) | get_tarval_sub_bits(tv, 2);
 401                 v = (v << 8) | get_tarval_sub_bits(tv, 1);
 402                 v = (v << 8) | get_tarval_sub_bits(tv, 0);
 403                 *resL = new_Const_long(mode_Is, v);
 404         }
 405         else if (get_irn_op(skip_Proj(arg)) == op_Load) {
 406                 /* FIXME: handling of low/high depends on LE/BE here */
 407                 assert(0);
 408         }
 409         else {
 410                 ir_graph *irg = current_ir_graph;
 411                 ir_node *conv;
 412
 413                 conv = new_rd_arm_fpaDbl2GP(NULL, irg, bl, arg, mem);
 414                 /* move high/low */
 415                 *resL = new_r_Proj(irg, bl, conv, mode_Is, pn_arm_fpaDbl2GP_low);
 416                 *resH = new_r_Proj(irg, bl, conv, mode_Is, pn_arm_fpaDbl2GP_high);
 417                 mem   = new_r_Proj(irg, bl, conv, mode_M,  pn_arm_fpaDbl2GP_M);
 418         }
 419         return mem;
 420 }
 421
 422 /**
 423  * Move a single floating point value into an integer register.
 424  * Place the move operation into block bl.
 425  *
 426  * Handle some special cases here:
 427  * 1.) A constant: simply move
 428  * 2.) A load: simply load
 429  */
 430 static ir_node *convert_sng_to_int(ir_node *bl, ir_node *arg)
 431 {
 432         (void) bl;
 433
 434         if (is_Const(arg)) {
 435                 tarval *tv = get_Const_tarval(arg);
 436                 unsigned v;
 437
 438                 /* get the lower 32 bits */
 439                 v =            get_tarval_sub_bits(tv, 3);
 440                 v = (v << 8) | get_tarval_sub_bits(tv, 2);
 441                 v = (v << 8) | get_tarval_sub_bits(tv, 1);
 442                 v = (v << 8) | get_tarval_sub_bits(tv, 0);
 443                 return new_Const_long(mode_Is, v);
 444         }
 445         else if (get_irn_op(skip_Proj(arg)) == op_Load) {
 446                 ir_node *load;
 447
 448                 load = skip_Proj(arg);
 449         }
 450         assert(0);
 451         return NULL;
 452 }
 453
 454 /**
 455  * Convert the arguments of a call to support the
 456  * ARM calling convention of general purpose AND floating
 457  * point arguments.
 458  */
 459 static void handle_calls(ir_node *call, void *env)
 460 {
 461         arm_code_gen_t *cg = env;
 462         int i, j, n, size, idx, flag, n_param, n_res, first_variadic;
 463         ir_type *mtp, *new_mtd, *new_tp[5];
 464         ir_node *new_in[5], **in;
 465         ir_node *bl;
 466
 467         if (! is_Call(call))
 468                 return;
 469
 470         /* check, if we need conversions */
 471         n = get_Call_n_params(call);
 472         mtp = get_Call_type(call);
 473         assert(get_method_n_params(mtp) == n);
 474
 475         /* it's always enough to handle the first 4 parameters */
 476         if (n > 4)
 477                 n = 4;
 478         flag = size = idx = 0;
 479         bl = get_nodes_block(call);
 480         for (i = 0; i < n; ++i) {
 481                 ir_type *param_tp = get_method_param_type(mtp, i);
 482
 483                 if (is_compound_type(param_tp)) {
 484                         /* an aggregate parameter: bad case */
 485                         assert(0);
 486                 }
 487                 else {
 488                         /* a primitive parameter */
 489                         ir_mode *mode = get_type_mode(param_tp);
 490
 491                         if (mode_is_float(mode)) {
 492                                 if (get_mode_size_bits(mode) > 32) {
 493                                         ir_node *mem = get_Call_mem(call);
 494
 495                                         /* Beware: ARM wants the high part first */
 496                                         size += 2 * 4;
 497                                         new_tp[idx]   = cg->int_tp;
 498                                         new_tp[idx+1] = cg->int_tp;
 499                                         mem = convert_dbl_to_int(bl, get_Call_param(call, i), mem, &new_in[idx], &new_in[idx+1]);
 500                                         idx += 2;
 501                                         set_Call_mem(call, mem);
 502                                 }
 503                                 else {
 504                                         size += 4;
 505                                         new_tp[idx] = cg->int_tp;
 506                                         new_in[idx] = convert_sng_to_int(bl, get_Call_param(call, i));
 507                                         ++idx;
 508                                 }
 509                                 flag = 1;
 510                         }
 511                         else {
 512                                 size += 4;
 513                                 new_tp[idx] = param_tp;
 514                                 new_in[idx] = get_Call_param(call, i);
 515                                 ++idx;
 516                         }
 517                 }
 518
 519                 if (size >= 16)
 520                         break;
 521         }
 522
 523         /* if flag is NOT set, no need to translate the method type */
 524         if (! flag)
 525                 return;
 526
 527         /* construct a new method type */
 528         n       = i;
 529         n_param = get_method_n_params(mtp) - n + idx;
 530         n_res   = get_method_n_ress(mtp);
 531         new_mtd = new_d_type_method(get_type_ident(mtp), n_param, n_res, get_type_dbg_info(mtp));
 532
 533         for (i = 0; i < idx; ++i)
 534                 set_method_param_type(new_mtd, i, new_tp[i]);
 535         for (i = n, j = idx; i < get_method_n_params(mtp); ++i)
 536                 set_method_param_type(new_mtd, j++, get_method_param_type(mtp, i));
 537         for (i = 0; i < n_res; ++i)
 538                 set_method_res_type(new_mtd, i, get_method_res_type(mtp, i));
 539
 540         set_method_calling_convention(new_mtd, get_method_calling_convention(mtp));
 541         first_variadic = get_method_first_variadic_param_index(mtp);
 542         if (first_variadic >= 0)
 543                 set_method_first_variadic_param_index(new_mtd, first_variadic);
 544
 545         if (is_lowered_type(mtp)) {
 546                 mtp = get_associated_type(mtp);
 547         }
 548         set_lowered_type(mtp, new_mtd);
 549
 550         set_Call_type(call, new_mtd);
 551
 552         /* calculate new in array of the Call */
 553         NEW_ARR_A(ir_node *, in, n_param + 2);
 554         for (i = 0; i < idx; ++i)
 555                 in[2 + i] = new_in[i];
 556         for (i = n, j = idx; i < get_method_n_params(mtp); ++i)
 557                 in[2 + j++] = get_Call_param(call, i);
 558
 559         in[0] = get_Call_mem(call);
 560         in[1] = get_Call_ptr(call);
 561
 562         /* finally, change the call inputs */
 563         set_irn_in(call, n_param + 2, in);
 564 }
 565
 566 /**
 567  * Handle graph transformations before the abi converter does its work.
 568  */
 569 static void arm_before_abi(void *self) {
 570         arm_code_gen_t *cg = self;
 571
 572         irg_walk_graph(cg->irg, NULL, handle_calls, cg);
 573 }
 574
 575 /* forward */
 576 static void *arm_cg_init(be_irg_t *birg);
 577
 578 static const arch_code_generator_if_t arm_code_gen_if = {
 579         arm_cg_init,
 580         NULL,               /* get_pic_base */
 581         arm_before_abi,     /* before abi introduce */
 582         arm_prepare_graph,
 583         NULL,               /* spill */
 584         arm_before_sched,   /* before scheduling hook */
 585         arm_before_ra,      /* before register allocation hook */
 586         arm_after_ra,
 587         arm_finish_irg,
 588         arm_emit_and_done,
 589 };
 590
 591 /**
 592  * Initializes the code generator.
 593  */
 594 static void *arm_cg_init(be_irg_t *birg) {
 595         static ir_type *int_tp = NULL;
 596         arm_isa_t      *isa = (arm_isa_t *)birg->main_env->arch_env.isa;
 597         arm_code_gen_t *cg;
 598
 599         if (! int_tp) {
 600                 /* create an integer type with machine size */
 601                 int_tp = new_type_primitive(new_id_from_chars("int", 3), mode_Is);
 602         }
 603
 604         cg = xmalloc(sizeof(*cg));
 605         cg->impl         = &arm_code_gen_if;
 606         cg->irg          = birg->irg;
 607         cg->reg_set      = new_set(arm_cmp_irn_reg_assoc, 1024);
 608         cg->arch_env     = &birg->main_env->arch_env;
 609         cg->isa          = isa;
 610         cg->birg         = birg;
 611         cg->int_tp       = int_tp;
 612         cg->have_fp_insn = 0;
 613         cg->unknown_gp   = NULL;
 614         cg->unknown_fpa  = NULL;
 615         cg->dump         = (birg->main_env->options->dump_flags & DUMP_BE) ? 1 : 0;
 616
 617         FIRM_DBG_REGISTER(cg->mod, "firm.be.arm.cg");
 618
 619         cur_reg_set = cg->reg_set;
 620
 621         arm_irn_ops.cg = cg;
 622
 623         /* enter the current code generator */
 624         isa->cg = cg;
 625
 626         return (arch_code_generator_t *)cg;
 627 }
 628
 629
 630 /**
 631  * Maps all intrinsic calls that the backend support
 632  * and map all instructions the backend did not support
 633  * to runtime calls.
 634  */
 635 static void arm_handle_intrinsics(void) {
 636         ir_type *tp, *int_tp, *uint_tp;
 637         i_record records[8];
 638         int n_records = 0;
 639
 640         runtime_rt rt_iDiv, rt_uDiv, rt_iMod, rt_uMod;
 641
 642 #define ID(x) new_id_from_chars(x, sizeof(x)-1)
 643
 644         int_tp  = new_type_primitive(ID("int"), mode_Is);
 645         uint_tp = new_type_primitive(ID("uint"), mode_Iu);
 646
 647         /* ARM has neither a signed div instruction ... */
 648         {
 649                 i_instr_record *map_Div = &records[n_records++].i_instr;
 650
 651                 tp = new_type_method(ID("rt_iDiv"), 2, 1);
 652                 set_method_param_type(tp, 0, int_tp);
 653                 set_method_param_type(tp, 1, int_tp);
 654                 set_method_res_type(tp, 0, int_tp);
 655
 656                 rt_iDiv.ent             = new_entity(get_glob_type(), ID("__divsi3"), tp);
 657                 set_entity_ld_ident(rt_iDiv.ent, ID("__divsi3"));
 658                 rt_iDiv.mode            = mode_T;
 659                 rt_iDiv.res_mode        = mode_Is;
 660                 rt_iDiv.mem_proj_nr     = pn_Div_M;
 661                 rt_iDiv.regular_proj_nr = pn_Div_X_regular;
 662                 rt_iDiv.exc_proj_nr     = pn_Div_X_except;
 663                 rt_iDiv.exc_mem_proj_nr = pn_Div_M;
 664                 rt_iDiv.res_proj_nr     = pn_Div_res;
 665
 666                 set_entity_visibility(rt_iDiv.ent, visibility_external_allocated);
 667
 668                 map_Div->kind     = INTRINSIC_INSTR;
 669                 map_Div->op       = op_Div;
 670                 map_Div->i_mapper = (i_mapper_func)i_mapper_RuntimeCall;
 671                 map_Div->ctx      = &rt_iDiv;
 672         }
 673         /* ... nor an unsigned div instruction ... */
 674         {
 675                 i_instr_record *map_Div = &records[n_records++].i_instr;
 676
 677                 tp = new_type_method(ID("rt_uDiv"), 2, 1);
 678                 set_method_param_type(tp, 0, uint_tp);
 679                 set_method_param_type(tp, 1, uint_tp);
 680                 set_method_res_type(tp, 0, uint_tp);
 681
 682                 rt_uDiv.ent             = new_entity(get_glob_type(), ID("__udivsi3"), tp);
 683                 set_entity_ld_ident(rt_uDiv.ent, ID("__udivsi3"));
 684                 rt_uDiv.mode            = mode_T;
 685                 rt_uDiv.res_mode        = mode_Iu;
 686                 rt_uDiv.mem_proj_nr     = pn_Div_M;
 687                 rt_uDiv.regular_proj_nr = pn_Div_X_regular;
 688                 rt_uDiv.exc_proj_nr     = pn_Div_X_except;
 689                 rt_uDiv.exc_mem_proj_nr = pn_Div_M;
 690                 rt_uDiv.res_proj_nr     = pn_Div_res;
 691
 692                 set_entity_visibility(rt_uDiv.ent, visibility_external_allocated);
 693
 694                 map_Div->kind     = INTRINSIC_INSTR;
 695                 map_Div->op       = op_Div;
 696                 map_Div->i_mapper = (i_mapper_func)i_mapper_RuntimeCall;
 697                 map_Div->ctx      = &rt_uDiv;
 698         }
 699         /* ... nor a signed mod instruction ... */
 700         {
 701                 i_instr_record *map_Mod = &records[n_records++].i_instr;
 702
 703                 tp = new_type_method(ID("rt_iMod"), 2, 1);
 704                 set_method_param_type(tp, 0, int_tp);
 705                 set_method_param_type(tp, 1, int_tp);
 706                 set_method_res_type(tp, 0, int_tp);
 707
 708                 rt_iMod.ent             = new_entity(get_glob_type(), ID("__modsi3"), tp);
 709                 set_entity_ld_ident(rt_iMod.ent, ID("__modsi3"));
 710                 rt_iMod.mode            = mode_T;
 711                 rt_iMod.res_mode        = mode_Is;
 712                 rt_iMod.mem_proj_nr     = pn_Mod_M;
 713                 rt_iMod.regular_proj_nr = pn_Mod_X_regular;
 714                 rt_iMod.exc_proj_nr     = pn_Mod_X_except;
 715                 rt_iMod.exc_mem_proj_nr = pn_Mod_M;
 716                 rt_iMod.res_proj_nr     = pn_Mod_res;
 717
 718                 set_entity_visibility(rt_iMod.ent, visibility_external_allocated);
 719
 720                 map_Mod->kind     = INTRINSIC_INSTR;
 721                 map_Mod->op       = op_Mod;
 722                 map_Mod->i_mapper = (i_mapper_func)i_mapper_RuntimeCall;
 723                 map_Mod->ctx      = &rt_iMod;
 724         }
 725         /* ... nor an unsigned mod. */
 726         {
 727                 i_instr_record *map_Mod = &records[n_records++].i_instr;
 728
 729                 tp = new_type_method(ID("rt_uMod"), 2, 1);
 730                 set_method_param_type(tp, 0, uint_tp);
 731                 set_method_param_type(tp, 1, uint_tp);
 732                 set_method_res_type(tp, 0, uint_tp);
 733
 734                 rt_uMod.ent             = new_entity(get_glob_type(), ID("__umodsi3"), tp);
 735                 set_entity_ld_ident(rt_uMod.ent, ID("__umodsi3"));
 736                 rt_uMod.mode            = mode_T;
 737                 rt_uMod.res_mode        = mode_Iu;
 738                 rt_uMod.mem_proj_nr     = pn_Mod_M;
 739                 rt_uMod.regular_proj_nr = pn_Mod_X_regular;
 740                 rt_uMod.exc_proj_nr     = pn_Mod_X_except;
 741                 rt_uMod.exc_mem_proj_nr = pn_Mod_M;
 742                 rt_uMod.res_proj_nr     = pn_Mod_res;
 743
 744                 set_entity_visibility(rt_uMod.ent, visibility_external_allocated);
 745
 746                 map_Mod->kind     = INTRINSIC_INSTR;
 747                 map_Mod->op       = op_Mod;
 748                 map_Mod->i_mapper = (i_mapper_func)i_mapper_RuntimeCall;
 749                 map_Mod->ctx      = &rt_uMod;
 750         }
 751
 752         if (n_records > 0)
 753                 lower_intrinsics(records, n_records, /*part_block_used=*/0);
 754 }
 755
 756 /*****************************************************************
 757  *  ____             _                  _   _____  _____
 758  * |  _ \           | |                | | |_   _|/ ____|  /\
 759  * | |_) | __ _  ___| | _____ _ __   __| |   | | | (___   /  \
 760  * |  _ < / _` |/ __| |/ / _ \ '_ \ / _` |   | |  \___ \ / /\ \
 761  * | |_) | (_| | (__|   <  __/ | | | (_| |  _| |_ ____) / ____ \
 762  * |____/ \__,_|\___|_|\_\___|_| |_|\__,_| |_____|_____/_/    \_\
 763  *
 764  *****************************************************************/
 765
 766 static arm_isa_t arm_isa_template = {
 767         {
 768                 &arm_isa_if,           /* isa interface */
 769                 &arm_gp_regs[REG_SP],  /* stack pointer */
 770                 &arm_gp_regs[REG_R11], /* base pointer */
 771                 -1,                    /* stack direction */
 772                 1,                     /* stack alignment for calls */
 773                 NULL,                  /* main environment */
 774                 7,                     /* spill costs */
 775                 5,                     /* reload costs */
 776         },
 777         0,                     /* use generic register names instead of SP, LR, PC */
 778         ARM_FPU_ARCH_FPE,      /* FPU architecture */
 779         NULL,                  /* current code generator */
 780 };
 781
 782 /**
 783  * Initializes the backend ISA and opens the output file.
 784  */
 785 static void *arm_init(FILE *file_handle) {
 786         static int inited = 0;
 787         arm_isa_t *isa;
 788
 789         if(inited)
 790                 return NULL;
 791
 792         isa = xmalloc(sizeof(*isa));
 793         memcpy(isa, &arm_isa_template, sizeof(*isa));
 794
 795         arm_register_init();
 796
 797         isa->cg  = NULL;
 798         be_emit_init(file_handle);
 799
 800         arm_create_opcodes();
 801         arm_handle_intrinsics();
 802
 803         /* we mark referenced global entities, so we can only emit those which
 804          * are actually referenced. (Note: you mustn't use the type visited flag
 805          * elsewhere in the backend)
 806          */
 807         inc_master_type_visited();
 808
 809         inited = 1;
 810         return isa;
 811 }
 812
 813
 814
 815 /**
 816  * Closes the output file and frees the ISA structure.
 817  */
 818 static void arm_done(void *self) {
 819         arm_isa_t *isa = self;
 820
 821         be_gas_emit_decls(isa->arch_isa.main_env, 1);
 822
 823         be_emit_exit();
 824         free(self);
 825 }
 826
 827
 828 /**
 829  * Report the number of register classes.
 830  * If we don't have fp instructions, report only GP
 831  * here to speed up register allocation (and makes dumps
 832  * smaller and more readable).
 833  */
 834 static unsigned arm_get_n_reg_class(const void *self) {
 835         (void) self;
 836         return N_CLASSES;
 837 }
 838
 839 /**
 840  * Return the register class with requested index.
 841  */
 842 static const arch_register_class_t *arm_get_reg_class(const void *self,
 843                                                       unsigned i) {
 844         (void) self;
 845         assert(i < N_CLASSES);
 846         return &arm_reg_classes[i];
 847 }
 848
 849 /**
 850  * Get the register class which shall be used to store a value of a given mode.
 851  * @param self The this pointer.
 852  * @param mode The mode in question.
 853  * @return A register class which can hold values of the given mode.
 854  */
 855 const arch_register_class_t *arm_get_reg_class_for_mode(const void *self, const ir_mode *mode) {
 856         (void) self;
 857         if (mode_is_float(mode))
 858                 return &arm_reg_classes[CLASS_arm_fpa];
 859         else
 860                 return &arm_reg_classes[CLASS_arm_gp];
 861 }
 862
 863 /**
 864  * Produces the type which sits between the stack args and the locals on the stack.
 865  * it will contain the return address and space to store the old base pointer.
 866  * @return The Firm type modeling the ABI between type.
 867  */
 868 static ir_type *arm_get_between_type(void *self) {
 869         static ir_type *between_type = NULL;
 870         static ir_entity *old_bp_ent = NULL;
 871         (void) self;
 872
 873         if (between_type == NULL) {
 874                 ir_entity *ret_addr_ent;
 875                 ir_type *ret_addr_type = new_type_primitive(new_id_from_str("return_addr"), mode_P);
 876                 ir_type *old_bp_type   = new_type_primitive(new_id_from_str("bp"), mode_P);
 877
 878                 between_type           = new_type_class(new_id_from_str("arm_between_type"));
 879                 old_bp_ent             = new_entity(between_type, new_id_from_str("old_bp"), old_bp_type);
 880                 ret_addr_ent           = new_entity(between_type, new_id_from_str("old_bp"), ret_addr_type);
 881
 882                 set_entity_offset(old_bp_ent, 0);
 883                 set_entity_offset(ret_addr_ent, get_type_size_bytes(old_bp_type));
 884                 set_type_size_bytes(between_type, get_type_size_bytes(old_bp_type) + get_type_size_bytes(ret_addr_type));
 885         }
 886
 887         return between_type;
 888 }
 889
 890
 891 typedef struct {
 892         be_abi_call_flags_bits_t flags;
 893         const arch_env_t *arch_env;
 894         const arch_isa_t *isa;
 895         ir_graph *irg;
 896 } arm_abi_env_t;
 897
 898 static void *arm_abi_init(const be_abi_call_t *call, const arch_env_t *arch_env, ir_graph *irg)
 899 {
 900         arm_abi_env_t *env     = xmalloc(sizeof(env[0]));
 901         be_abi_call_flags_t fl = be_abi_call_get_flags(call);
 902         env->flags    = fl.bits;
 903         env->irg      = irg;
 904         env->arch_env = arch_env;
 905         env->isa      = arch_env->isa;
 906         return env;
 907 }
 908
 909 static void arm_abi_dont_save_regs(void *self, pset *s)
 910 {
 911         arm_abi_env_t *env = self;
 912         if (env->flags.try_omit_fp)
 913                 pset_insert_ptr(s, env->isa->bp);
 914 }
 915
 916
 917
 918 /**
 919  * Build the ARM prolog
 920  */
 921 static const arch_register_t *arm_abi_prologue(void *self, ir_node **mem, pmap *reg_map) {
 922         ir_node *keep, *store;
 923         arm_abi_env_t *env = self;
 924         ir_graph *irg = env->irg;
 925         ir_node *block = get_irg_start_block(irg);
 926         arch_register_class_t *gp = &arm_reg_classes[CLASS_arm_gp];
 927
 928         ir_node *fp = be_abi_reg_map_get(reg_map, env->isa->bp);
 929         ir_node *ip = be_abi_reg_map_get(reg_map, &arm_gp_regs[REG_R12]);
 930         ir_node *sp = be_abi_reg_map_get(reg_map, env->isa->sp);
 931         ir_node *lr = be_abi_reg_map_get(reg_map, &arm_gp_regs[REG_LR]);
 932         ir_node *pc = be_abi_reg_map_get(reg_map, &arm_gp_regs[REG_PC]);
 933
 934         if (env->flags.try_omit_fp)
 935                 return env->isa->sp;
 936
 937         ip = be_new_Copy(gp, irg, block, sp);
 938         arch_set_irn_register(env->arch_env, ip, &arm_gp_regs[REG_R12]);
 939         be_set_constr_single_reg(ip, BE_OUT_POS(0), &arm_gp_regs[REG_R12] );
 940
 941         store = new_rd_arm_StoreStackM4Inc(NULL, irg, block, sp, fp, ip, lr, pc, *mem);
 942
 943         sp = new_r_Proj(irg, block, store, env->isa->sp->reg_class->mode, pn_arm_StoreStackM4Inc_ptr);
 944         arch_set_irn_register(env->arch_env, sp, env->isa->sp);
 945         *mem = new_r_Proj(irg, block, store, mode_M, pn_arm_StoreStackM4Inc_M);
 946
 947         keep = be_new_CopyKeep_single(gp, irg, block, ip, sp, get_irn_mode(ip));
 948         be_node_set_reg_class(keep, 1, gp);
 949         arch_set_irn_register(env->arch_env, keep, &arm_gp_regs[REG_R12]);
 950         be_set_constr_single_reg(keep, BE_OUT_POS(0), &arm_gp_regs[REG_R12] );
 951
 952         fp = new_rd_arm_Sub_i(NULL, irg, block, keep, get_irn_mode(fp), 4);
 953         arch_set_irn_register(env->arch_env, fp, env->isa->bp);
 954
 955         be_abi_reg_map_set(reg_map, env->isa->bp, fp);
 956         be_abi_reg_map_set(reg_map, &arm_gp_regs[REG_R12], keep);
 957         be_abi_reg_map_set(reg_map, env->isa->sp, sp);
 958         be_abi_reg_map_set(reg_map, &arm_gp_regs[REG_LR], lr);
 959         be_abi_reg_map_set(reg_map, &arm_gp_regs[REG_PC], pc);
 960
 961         return env->isa->bp;
 962 }
 963
 964 /**
 965  * Builds the ARM epilogue
 966  */
 967 static void arm_abi_epilogue(void *self, ir_node *bl, ir_node **mem, pmap *reg_map) {
 968         arm_abi_env_t *env = self;
 969         ir_node *curr_sp = be_abi_reg_map_get(reg_map, env->isa->sp);
 970         ir_node *curr_bp = be_abi_reg_map_get(reg_map, env->isa->bp);
 971         ir_node *curr_pc = be_abi_reg_map_get(reg_map, &arm_gp_regs[REG_PC]);
 972         ir_node *curr_lr = be_abi_reg_map_get(reg_map, &arm_gp_regs[REG_LR]);
 973
 974         // TODO: Activate Omit fp in epilogue
 975         if (env->flags.try_omit_fp) {
 976                 curr_sp = be_new_IncSP(env->isa->sp, env->irg, bl, curr_sp, BE_STACK_FRAME_SIZE_SHRINK, 0);
 977                 add_irn_dep(curr_sp, *mem);
 978
 979                 curr_lr = be_new_CopyKeep_single(&arm_reg_classes[CLASS_arm_gp], env->irg, bl, curr_lr, curr_sp, get_irn_mode(curr_lr));
 980                 be_node_set_reg_class(curr_lr, 1, &arm_reg_classes[CLASS_arm_gp]);
 981                 arch_set_irn_register(env->arch_env, curr_lr, &arm_gp_regs[REG_LR]);
 982                 be_set_constr_single_reg(curr_lr, BE_OUT_POS(0), &arm_gp_regs[REG_LR] );
 983
 984                 curr_pc = be_new_Copy(&arm_reg_classes[CLASS_arm_gp], env->irg, bl, curr_lr );
 985                 arch_set_irn_register(env->arch_env, curr_pc, &arm_gp_regs[REG_PC]);
 986                 be_set_constr_single_reg(curr_pc, BE_OUT_POS(0), &arm_gp_regs[REG_PC] );
 987                 be_node_set_flags(curr_pc, BE_OUT_POS(0), arch_irn_flags_ignore);
 988         } else {
 989                 ir_node *sub12_node;
 990                 ir_node *load_node;
 991                 sub12_node = new_rd_arm_Sub_i(NULL, env->irg, bl, curr_bp, mode_Iu, 12);
 992                 // FIXME
 993                 //set_arm_req_out_all(sub12_node, sub12_req);
 994                 arch_set_irn_register(env->arch_env, sub12_node, env->isa->sp);
 995                 load_node = new_rd_arm_LoadStackM3( NULL, env->irg, bl, sub12_node, *mem );
 996                 // FIXME
 997                 //set_arm_req_out(load_node, &arm_default_req_arm_gp_r11, 0);
 998                 //set_arm_req_out(load_node, &arm_default_req_arm_gp_sp, 1);
 999                 //set_arm_req_out(load_node, &arm_default_req_arm_gp_pc, 2);
1000                 curr_bp = new_r_Proj(env->irg, bl, load_node, env->isa->bp->reg_class->mode, pn_arm_LoadStackM3_res0);
1001                 curr_sp = new_r_Proj(env->irg, bl, load_node, env->isa->sp->reg_class->mode, pn_arm_LoadStackM3_res1);
1002                 curr_pc = new_r_Proj(env->irg, bl, load_node, mode_Iu, pn_arm_LoadStackM3_res2);
1003                 *mem    = new_r_Proj(env->irg, bl, load_node, mode_M, pn_arm_LoadStackM3_M);
1004                 arch_set_irn_register(env->arch_env, curr_bp, env->isa->bp);
1005                 arch_set_irn_register(env->arch_env, curr_sp, env->isa->sp);
1006                 arch_set_irn_register(env->arch_env, curr_pc, &arm_gp_regs[REG_PC]);
1007         }
1008         be_abi_reg_map_set(reg_map, env->isa->sp, curr_sp);
1009         be_abi_reg_map_set(reg_map, env->isa->bp, curr_bp);
1010         be_abi_reg_map_set(reg_map, &arm_gp_regs[REG_LR], curr_lr);
1011         be_abi_reg_map_set(reg_map, &arm_gp_regs[REG_PC], curr_pc);
1012 }
1013
1014 static const be_abi_callbacks_t arm_abi_callbacks = {
1015         arm_abi_init,
1016         free,
1017         arm_get_between_type,
1018         arm_abi_dont_save_regs,
1019         arm_abi_prologue,
1020         arm_abi_epilogue,
1021 };
1022
1023
1024 /**
1025  * Get the ABI restrictions for procedure calls.
1026  * @param self        The this pointer.
1027  * @param method_type The type of the method (procedure) in question.
1028  * @param abi         The abi object to be modified
1029  */
1030 void arm_get_call_abi(const void *self, ir_type *method_type, be_abi_call_t *abi) {
1031         ir_type  *tp;
1032         ir_mode  *mode;
1033         int       i;
1034         int       n = get_method_n_params(method_type);
1035         be_abi_call_flags_t call_flags = be_abi_call_get_flags(abi);
1036         (void) self;
1037
1038         /* set abi flags for calls */
1039         call_flags.bits.left_to_right         = 0;
1040         call_flags.bits.store_args_sequential = 0;
1041         /* call_flags.bits.try_omit_fp     don't change this we can handle both */
1042         call_flags.bits.fp_free               = 0;
1043         call_flags.bits.call_has_imm          = 1;  /* IA32 calls can have immediate address */
1044
1045         /* set stack parameter passing style */
1046         be_abi_call_set_flags(abi, call_flags, &arm_abi_callbacks);
1047
1048         for (i = 0; i < n; i++) {
1049                 /* reg = get reg for param i;          */
1050                 /* be_abi_call_param_reg(abi, i, reg); */
1051                 if (i < 4) {
1052                         be_abi_call_param_reg(abi, i, arm_get_RegParam_reg(i));
1053                 } else {
1054                         tp   = get_method_param_type(method_type, i);
1055                         mode = get_type_mode(tp);
1056                         be_abi_call_param_stack(abi, i, mode, 4, 0, 0);
1057                 }
1058         }
1059
1060         /* set return registers */
1061         n = get_method_n_ress(method_type);
1062
1063         assert(n <= 2 && "more than two results not supported");
1064
1065         /* In case of 64bit returns, we will have two 32bit values */
1066         if (n == 2) {
1067                 tp   = get_method_res_type(method_type, 0);
1068                 mode = get_type_mode(tp);
1069
1070                 assert(!mode_is_float(mode) && "two FP results not supported");
1071
1072                 tp   = get_method_res_type(method_type, 1);
1073                 mode = get_type_mode(tp);
1074
1075                 assert(!mode_is_float(mode) && "mixed INT, FP results not supported");
1076
1077                 be_abi_call_res_reg(abi, 0, &arm_gp_regs[REG_R0]);
1078                 be_abi_call_res_reg(abi, 1, &arm_gp_regs[REG_R1]);
1079         } else if (n == 1) {
1080                 const arch_register_t *reg;
1081
1082                 tp   = get_method_res_type(method_type, 0);
1083                 assert(is_atomic_type(tp));
1084                 mode = get_type_mode(tp);
1085
1086                 reg = mode_is_float(mode) ? &arm_fpa_regs[REG_F0] : &arm_gp_regs[REG_R0];
1087                 be_abi_call_res_reg(abi, 0, reg);
1088         }
1089 }
1090
1091 static const void *arm_get_irn_ops(const arch_irn_handler_t *self, const ir_node *irn) {
1092         (void) self;
1093         (void) irn;
1094         return &arm_irn_ops;
1095 }
1096
1097 const arch_irn_handler_t arm_irn_handler = {
1098         arm_get_irn_ops
1099 };
1100
1101 const arch_irn_handler_t *arm_get_irn_handler(const void *self) {
1102         (void) self;
1103         return &arm_irn_handler;
1104 }
1105
1106 int arm_to_appear_in_schedule(void *block_env, const ir_node *irn) {
1107         (void) block_env;
1108         if(!is_arm_irn(irn))
1109                 return -1;
1110
1111         return 1;
1112 }
1113
1114 /**
1115  * Initializes the code generator interface.
1116  */
1117 static const arch_code_generator_if_t *arm_get_code_generator_if(void *self) {
1118         (void) self;
1119         return &arm_code_gen_if;
1120 }
1121
1122 list_sched_selector_t arm_sched_selector;
1123
1124 /**
1125  * Returns the reg_pressure scheduler with to_appear_in_schedule() over\loaded
1126  */
1127 static const list_sched_selector_t *arm_get_list_sched_selector(const void *self, list_sched_selector_t *selector) {
1128         (void) self;
1129         memcpy(&arm_sched_selector, selector, sizeof(arm_sched_selector));
1130         /* arm_sched_selector.exectime              = arm_sched_exectime; */
1131         arm_sched_selector.to_appear_in_schedule = arm_to_appear_in_schedule;
1132         return &arm_sched_selector;
1133
1134 }
1135
1136 static const ilp_sched_selector_t *arm_get_ilp_sched_selector(const void *self) {
1137         (void) self;
1138         return NULL;
1139 }
1140
1141 /**
1142  * Returns the necessary byte alignment for storing a register of given class.
1143  */
1144 static int arm_get_reg_class_alignment(const void *self, const arch_register_class_t *cls) {
1145         (void) self;
1146         (void) cls;
1147         /* ARM is a 32 bit CPU, no need for other alignment */
1148         return 4;
1149 }
1150
1151 static const be_execution_unit_t ***arm_get_allowed_execution_units(const void *self, const ir_node *irn) {
1152         (void) self;
1153         (void) irn;
1154         /* TODO */
1155         assert(0);
1156         return NULL;
1157 }
1158
1159 static const be_machine_t *arm_get_machine(const void *self) {
1160         (void) self;
1161         /* TODO */
1162         assert(0);
1163         return NULL;
1164 }
1165
1166 /**
1167  * Return irp irgs in the desired order.
1168  */
1169 static ir_graph **arm_get_irg_list(const void *self, ir_graph ***irg_list) {
1170         (void) self;
1171         (void) irg_list;
1172         return NULL;
1173 }
1174
1175 /**
1176  * Allows or disallows the creation of Psi nodes for the given Phi nodes.
1177  * @return 1 if allowed, 0 otherwise
1178  */
1179 static int arm_is_psi_allowed(ir_node *sel, ir_node *phi_list, int i, int j) {
1180         ir_node *cmp, *cmp_a, *phi;
1181         ir_mode *mode;
1182
1183
1184         /* currently Psi support is not implemented */
1185         return 0;
1186
1187 /* we don't want long long Psi */
1188 #define IS_BAD_PSI_MODE(mode) (!mode_is_float(mode) && get_mode_size_bits(mode) > 32)
1189
1190         if (get_irn_mode(sel) != mode_b)
1191                 return 0;
1192
1193         cmp   = get_Proj_pred(sel);
1194         cmp_a = get_Cmp_left(cmp);
1195         mode  = get_irn_mode(cmp_a);
1196
1197         if (IS_BAD_PSI_MODE(mode))
1198                 return 0;
1199
1200         /* check the Phi nodes */
1201         for (phi = phi_list; phi; phi = get_irn_link(phi)) {
1202                 ir_node *pred_i = get_irn_n(phi, i);
1203                 ir_node *pred_j = get_irn_n(phi, j);
1204                 ir_mode *mode_i = get_irn_mode(pred_i);
1205                 ir_mode *mode_j = get_irn_mode(pred_j);
1206
1207                 if (IS_BAD_PSI_MODE(mode_i) || IS_BAD_PSI_MODE(mode_j))
1208                         return 0;
1209         }
1210
1211 #undef IS_BAD_PSI_MODE
1212
1213         return 1;
1214 }
1215
1216 /**
1217  * Returns the libFirm configuration parameter for this backend.
1218  */
1219 static const backend_params *arm_get_libfirm_params(void) {
1220         static const ir_settings_if_conv_t ifconv = {
1221                 4,                    /* maxdepth, doesn't matter for Psi-conversion */
1222                 arm_is_psi_allowed   /* allows or disallows Psi creation for given selector */
1223         };
1224         static ir_settings_arch_dep_t ad = {
1225                 1,    /* allow subs */
1226                 1,        /* Muls are fast enough on ARM but ... */
1227                 31,   /* ... one shift would be possible better */
1228                 NULL, /* no evaluator function */
1229                 0,    /* SMUL is needed, only in Arch M */
1230                 0,    /* UMUL is needed, only in Arch M */
1231                 32,   /* SMUL & UMUL available for 32 bit */
1232         };
1233         static backend_params p = {
1234                 1,     /* need dword lowering */
1235                 0,     /* don't support inline assembler yet */
1236                 NULL,  /* no additional opcodes */
1237                 NULL,  /* will be set later */
1238                 NULL,  /* but yet no creator function */
1239                 NULL,  /* context for create_intrinsic_fkt */
1240                 NULL,  /* will be set below */
1241         };
1242
1243         p.dep_param    = &ad;
1244         p.if_conv_info = &ifconv;
1245         return &p;
1246 }
1247
1248 /* fpu set architectures. */
1249 static const lc_opt_enum_int_items_t arm_fpu_items[] = {
1250         { "softfloat", ARM_FPU_ARCH_SOFTFLOAT },
1251         { "fpe",       ARM_FPU_ARCH_FPE },
1252         { "fpa",       ARM_FPU_ARCH_FPA },
1253         { "vfp1xd",    ARM_FPU_ARCH_VFP_V1xD },
1254         { "vfp1",      ARM_FPU_ARCH_VFP_V1 },
1255         { "vfp2",      ARM_FPU_ARCH_VFP_V2 },
1256         { NULL,        0 }
1257 };
1258
1259 static lc_opt_enum_int_var_t arch_fpu_var = {
1260         &arm_isa_template.fpu_arch, arm_fpu_items
1261 };
1262
1263 static const lc_opt_table_entry_t arm_options[] = {
1264         LC_OPT_ENT_ENUM_INT("fpunit",    "select the floating point unit", &arch_fpu_var),
1265         LC_OPT_ENT_BOOL("gen_reg_names", "use generic register names", &arm_isa_template.gen_reg_names),
1266         LC_OPT_LAST
1267 };
1268
1269 const arch_isa_if_t arm_isa_if = {
1270         arm_init,
1271         arm_done,
1272         arm_get_n_reg_class,
1273         arm_get_reg_class,
1274         arm_get_reg_class_for_mode,
1275         arm_get_call_abi,
1276         arm_get_irn_handler,
1277         arm_get_code_generator_if,
1278         arm_get_list_sched_selector,
1279         arm_get_ilp_sched_selector,
1280         arm_get_reg_class_alignment,
1281         arm_get_libfirm_params,
1282         arm_get_allowed_execution_units,
1283         arm_get_machine,
1284         arm_get_irg_list,
1285 };
1286
1287 void be_init_arch_arm(void)
1288 {
1289         lc_opt_entry_t *be_grp = lc_opt_get_grp(firm_opt_get_root(), "be");
1290         lc_opt_entry_t *arm_grp = lc_opt_get_grp(be_grp, "arm");
1291
1292         lc_opt_add_table(arm_grp, arm_options);
1293
1294         be_register_isa_if("arm", &arm_isa_if);
1295
1296         arm_init_transform();
1297         arm_init_emitter();
1298 }
1299
1300 BE_REGISTER_MODULE_CONSTRUCTOR(be_init_arch_arm);