nsz Git - libfirm/blob - ir/be/arm/bearch_arm.c

   1 /*
   2  * Copyright (C) 1995-2008 University of Karlsruhe.  All right reserved.
   3  *
   4  * This file is part of libFirm.
   5  *
   6  * This file may be distributed and/or modified under the terms of the
   7  * GNU General Public License version 2 as published by the Free Software
   8  * Foundation and appearing in the file LICENSE.GPL included in the
   9  * packaging of this file.
  10  *
  11  * Licensees holding valid libFirm Professional Edition licenses may use
  12  * this file in accordance with the libFirm Commercial License.
  13  * Agreement provided with the Software.
  14  *
  15  * This file is provided AS IS with NO WARRANTY OF ANY KIND, INCLUDING THE
  16  * WARRANTY OF DESIGN, MERCHANTABILITY AND FITNESS FOR A PARTICULAR
  17  * PURPOSE.
  18  */
  19
  20 /**
  21  * @file
  22  * @brief   The main arm backend driver file.
  23  * @author  Matthias Braun, Oliver Richter, Tobias Gneist
  24  * @version $Id$
  25  */
  26 #include "config.h"
  27
  28 #include "lc_opts.h"
  29 #include "lc_opts_enum.h"
  30
  31 #include "irgwalk.h"
  32 #include "irprog.h"
  33 #include "irprintf.h"
  34 #include "ircons.h"
  35 #include "irgmod.h"
  36 #include "irgopt.h"
  37 #include "iroptimize.h"
  38 #include "irdump.h"
  39 #include "lowering.h"
  40 #include "error.h"
  41
  42 #include "bitset.h"
  43 #include "debug.h"
  44 #include "array_t.h"
  45 #include "irtools.h"
  46
  47 #include "../bearch.h"
  48 #include "../benode.h"
  49 #include "../belower.h"
  50 #include "../besched.h"
  51 #include "be.h"
  52 #include "../bemachine.h"
  53 #include "../beilpsched.h"
  54 #include "../bemodule.h"
  55 #include "../beirg.h"
  56 #include "../bespillslots.h"
  57 #include "../begnuas.h"
  58 #include "../belistsched.h"
  59 #include "../beflags.h"
  60
  61 #include "bearch_arm_t.h"
  62
  63 #include "arm_new_nodes.h"
  64 #include "gen_arm_regalloc_if.h"
  65 #include "arm_transform.h"
  66 #include "arm_optimize.h"
  67 #include "arm_emitter.h"
  68 #include "arm_map_regs.h"
  69
  70 static arch_irn_class_t arm_classify(const ir_node *irn)
  71 {
  72         (void) irn;
  73         /* TODO: we should mark reload/spill instructions and classify them here */
  74         return 0;
  75 }
  76
  77 static ir_entity *arm_get_frame_entity(const ir_node *irn)
  78 {
  79         const arm_attr_t *attr = get_arm_attr_const(irn);
  80
  81         if (is_arm_FrameAddr(irn)) {
  82                 const arm_SymConst_attr_t *attr = get_irn_generic_attr_const(irn);
  83                 return attr->entity;
  84         }
  85         if (attr->is_load_store) {
  86                 const arm_load_store_attr_t *load_store_attr
  87                         = get_arm_load_store_attr_const(irn);
  88                 if (load_store_attr->is_frame_entity) {
  89                         return load_store_attr->entity;
  90                 }
  91         }
  92         return NULL;
  93 }
  94
  95 /**
  96  * This function is called by the generic backend to correct offsets for
  97  * nodes accessing the stack.
  98  */
  99 static void arm_set_stack_bias(ir_node *irn, int bias)
 100 {
 101         if (is_arm_FrameAddr(irn)) {
 102                 arm_SymConst_attr_t *attr = get_irn_generic_attr(irn);
 103                 attr->fp_offset += bias;
 104         } else {
 105                 arm_load_store_attr_t *attr = get_arm_load_store_attr(irn);
 106                 assert(attr->base.is_load_store);
 107                 attr->offset += bias;
 108         }
 109 }
 110
 111 static int arm_get_sp_bias(const ir_node *irn)
 112 {
 113         /* We don't have any nodes changing the stack pointer.
 114            We probably want to support post-/pre increment/decrement later */
 115         (void) irn;
 116         return 0;
 117 }
 118
 119 /* fill register allocator interface */
 120
 121 static const arch_irn_ops_t arm_irn_ops = {
 122         get_arm_in_req,
 123         arm_classify,
 124         arm_get_frame_entity,
 125         arm_set_stack_bias,
 126         arm_get_sp_bias,
 127         NULL,    /* get_inverse             */
 128         NULL,    /* get_op_estimated_cost   */
 129         NULL,    /* possible_memory_operand */
 130         NULL,    /* perform_memory_operand  */
 131 };
 132
 133 /**
 134  * Transforms the standard Firm graph into
 135  * a ARM firm graph.
 136  */
 137 static void arm_prepare_graph(void *self)
 138 {
 139         arm_code_gen_t *cg = self;
 140
 141         /* transform nodes into assembler instructions */
 142         arm_transform_graph(cg);
 143
 144         /* do local optimizations (mainly CSE) */
 145         local_optimize_graph(cg->irg);
 146
 147         if (cg->dump)
 148                 dump_ir_graph(cg->irg, "transformed");
 149
 150         /* do code placement, to optimize the position of constants */
 151         place_code(cg->irg);
 152
 153         if (cg->dump)
 154                 dump_ir_graph(cg->irg, "place");
 155 }
 156
 157 /**
 158  * Called immediately before emit phase.
 159  */
 160 static void arm_finish_irg(void *self)
 161 {
 162         arm_code_gen_t *cg = self;
 163
 164         /* do peephole optimizations and fix stack offsets */
 165         arm_peephole_optimization(cg);
 166 }
 167
 168 static ir_node *arm_flags_remat(ir_node *node, ir_node *after)
 169 {
 170         ir_node *block;
 171         ir_node *copy;
 172
 173         if (is_Block(after)) {
 174                 block = after;
 175         } else {
 176                 block = get_nodes_block(after);
 177         }
 178         copy = exact_copy(node);
 179         set_nodes_block(copy, block);
 180         sched_add_after(after, copy);
 181         return copy;
 182 }
 183
 184 static void arm_before_ra(void *self)
 185 {
 186         arm_code_gen_t *cg = self;
 187
 188         be_sched_fix_flags(cg->irg, &arm_reg_classes[CLASS_arm_flags],
 189                            &arm_flags_remat);
 190 }
 191
 192 static void transform_Reload(ir_node *node)
 193 {
 194         ir_node   *block  = get_nodes_block(node);
 195         dbg_info  *dbgi   = get_irn_dbg_info(node);
 196         ir_node   *ptr    = get_irn_n(node, be_pos_Reload_frame);
 197         ir_node   *mem    = get_irn_n(node, be_pos_Reload_mem);
 198         ir_mode   *mode   = get_irn_mode(node);
 199         ir_entity *entity = be_get_frame_entity(node);
 200         const arch_register_t *reg;
 201         ir_node   *proj;
 202         ir_node   *load;
 203
 204         ir_node  *sched_point = sched_prev(node);
 205
 206         load = new_bd_arm_Ldr(dbgi, block, ptr, mem, mode, entity, false, 0, true);
 207         sched_add_after(sched_point, load);
 208         sched_remove(node);
 209
 210         proj = new_rd_Proj(dbgi, load, mode, pn_arm_Ldr_res);
 211
 212         reg = arch_get_irn_register(node);
 213         arch_set_irn_register(proj, reg);
 214
 215         exchange(node, proj);
 216 }
 217
 218 static void transform_Spill(ir_node *node)
 219 {
 220         ir_node   *block  = get_nodes_block(node);
 221         dbg_info  *dbgi   = get_irn_dbg_info(node);
 222         ir_node   *ptr    = get_irn_n(node, be_pos_Spill_frame);
 223         ir_node   *mem    = new_NoMem();
 224         ir_node   *val    = get_irn_n(node, be_pos_Spill_val);
 225         ir_mode   *mode   = get_irn_mode(val);
 226         ir_entity *entity = be_get_frame_entity(node);
 227         ir_node   *sched_point;
 228         ir_node   *store;
 229
 230         sched_point = sched_prev(node);
 231         store = new_bd_arm_Str(dbgi, block, ptr, val, mem, mode, entity, false, 0,
 232                                true);
 233
 234         sched_remove(node);
 235         sched_add_after(sched_point, store);
 236
 237         exchange(node, store);
 238 }
 239
 240 static void arm_after_ra_walker(ir_node *block, void *data)
 241 {
 242         ir_node *node, *prev;
 243         (void) data;
 244
 245         for (node = sched_last(block); !sched_is_begin(node); node = prev) {
 246                 prev = sched_prev(node);
 247
 248                 if (be_is_Reload(node)) {
 249                         transform_Reload(node);
 250                 } else if (be_is_Spill(node)) {
 251                         transform_Spill(node);
 252                 }
 253         }
 254 }
 255
 256 static void arm_collect_frame_entity_nodes(ir_node *node, void *data)
 257 {
 258         be_fec_env_t  *env = data;
 259         const ir_mode *mode;
 260         int            align;
 261         ir_entity     *entity;
 262         const arm_load_store_attr_t *attr;
 263
 264         if (be_is_Reload(node) && be_get_frame_entity(node) == NULL) {
 265                 mode  = get_irn_mode(node);
 266                 align = get_mode_size_bytes(mode);
 267                 be_node_needs_frame_entity(env, node, mode, align);
 268                 return;
 269         }
 270
 271         switch (get_arm_irn_opcode(node)) {
 272         case iro_arm_Ldf:
 273         case iro_arm_Ldr:
 274                 break;
 275         default:
 276                 return;
 277         }
 278
 279         attr   = get_arm_load_store_attr_const(node);
 280         entity = attr->entity;
 281         mode   = attr->load_store_mode;
 282         align  = get_mode_size_bytes(mode);
 283         if (entity != NULL)
 284                 return;
 285         if (!attr->is_frame_entity)
 286                 return;
 287         be_node_needs_frame_entity(env, node, mode, align);
 288 }
 289
 290 static void arm_set_frame_entity(ir_node *node, ir_entity *entity)
 291 {
 292         if (is_be_node(node)) {
 293                 be_node_set_frame_entity(node, entity);
 294         } else {
 295                 arm_load_store_attr_t *attr = get_arm_load_store_attr(node);
 296                 attr->entity = entity;
 297         }
 298 }
 299
 300 static void arm_after_ra(void *self)
 301 {
 302         arm_code_gen_t *cg  = self;
 303         ir_graph       *irg = cg->irg;
 304
 305         be_fec_env_t *fec_env = be_new_frame_entity_coalescer(irg);
 306
 307         irg_walk_graph(irg, NULL, arm_collect_frame_entity_nodes, fec_env);
 308         be_assign_entities(fec_env, arm_set_frame_entity);
 309         be_free_frame_entity_coalescer(fec_env);
 310
 311         irg_block_walk_graph(cg->irg, NULL, arm_after_ra_walker, NULL);
 312 }
 313
 314 /**
 315  * Emits the code, closes the output file and frees
 316  * the code generator interface.
 317  */
 318 static void arm_emit_and_done(void *self)
 319 {
 320         arm_code_gen_t *cg = self;
 321         ir_graph       *irg = cg->irg;
 322
 323         arm_gen_routine(cg, irg);
 324
 325         /* de-allocate code generator */
 326         del_set(cg->reg_set);
 327         free(self);
 328 }
 329
 330 /* forward */
 331 static void *arm_cg_init(ir_graph *irg);
 332
 333 static const arch_code_generator_if_t arm_code_gen_if = {
 334         arm_cg_init,
 335         NULL,               /* get_pic_base */
 336         NULL,               /* before abi introduce */
 337         arm_prepare_graph,
 338         NULL,               /* spill */
 339         arm_before_ra,      /* before register allocation hook */
 340         arm_after_ra,
 341         arm_finish_irg,
 342         arm_emit_and_done,
 343 };
 344
 345 /**
 346  * Initializes the code generator.
 347  */
 348 static void *arm_cg_init(ir_graph *irg)
 349 {
 350         static ir_type *int_tp = NULL;
 351         arm_isa_t      *isa = (arm_isa_t *) be_get_irg_arch_env(irg);
 352         arm_code_gen_t *cg;
 353
 354         if (! int_tp) {
 355                 /* create an integer type with machine size */
 356                 int_tp = new_type_primitive(mode_Is);
 357         }
 358
 359         cg = XMALLOC(arm_code_gen_t);
 360         cg->impl         = &arm_code_gen_if;
 361         cg->irg          = irg;
 362         cg->reg_set      = new_set(arm_cmp_irn_reg_assoc, 1024);
 363         cg->isa          = isa;
 364         cg->int_tp       = int_tp;
 365         cg->dump         = (be_get_irg_options(irg)->dump_flags & DUMP_BE) ? 1 : 0;
 366
 367         FIRM_DBG_REGISTER(cg->mod, "firm.be.arm.cg");
 368
 369         /* enter the current code generator */
 370         isa->cg = cg;
 371
 372         return (arch_code_generator_t *)cg;
 373 }
 374
 375
 376 /**
 377  * Maps all intrinsic calls that the backend support
 378  * and map all instructions the backend did not support
 379  * to runtime calls.
 380  */
 381 static void arm_handle_intrinsics(void)
 382 {
 383         ir_type *tp, *int_tp, *uint_tp;
 384         i_record records[8];
 385         int n_records = 0;
 386
 387         runtime_rt rt_iDiv, rt_uDiv, rt_iMod, rt_uMod;
 388
 389 #define ID(x) new_id_from_chars(x, sizeof(x)-1)
 390
 391         int_tp  = new_type_primitive(mode_Is);
 392         uint_tp = new_type_primitive(mode_Iu);
 393
 394         /* ARM has neither a signed div instruction ... */
 395         {
 396                 i_instr_record *map_Div = &records[n_records++].i_instr;
 397
 398                 tp = new_type_method(2, 1);
 399                 set_method_param_type(tp, 0, int_tp);
 400                 set_method_param_type(tp, 1, int_tp);
 401                 set_method_res_type(tp, 0, int_tp);
 402
 403                 rt_iDiv.ent             = new_entity(get_glob_type(), ID("__divsi3"), tp);
 404                 set_entity_ld_ident(rt_iDiv.ent, ID("__divsi3"));
 405                 rt_iDiv.mode            = mode_T;
 406                 rt_iDiv.res_mode        = mode_Is;
 407                 rt_iDiv.mem_proj_nr     = pn_Div_M;
 408                 rt_iDiv.regular_proj_nr = pn_Div_X_regular;
 409                 rt_iDiv.exc_proj_nr     = pn_Div_X_except;
 410                 rt_iDiv.exc_mem_proj_nr = pn_Div_M;
 411                 rt_iDiv.res_proj_nr     = pn_Div_res;
 412
 413                 add_entity_linkage(rt_iDiv.ent, IR_LINKAGE_CONSTANT);
 414                 set_entity_visibility(rt_iDiv.ent, ir_visibility_external);
 415
 416                 map_Div->kind     = INTRINSIC_INSTR;
 417                 map_Div->op       = op_Div;
 418                 map_Div->i_mapper = (i_mapper_func)i_mapper_RuntimeCall;
 419                 map_Div->ctx      = &rt_iDiv;
 420         }
 421         /* ... nor an unsigned div instruction ... */
 422         {
 423                 i_instr_record *map_Div = &records[n_records++].i_instr;
 424
 425                 tp = new_type_method(2, 1);
 426                 set_method_param_type(tp, 0, uint_tp);
 427                 set_method_param_type(tp, 1, uint_tp);
 428                 set_method_res_type(tp, 0, uint_tp);
 429
 430                 rt_uDiv.ent             = new_entity(get_glob_type(), ID("__udivsi3"), tp);
 431                 set_entity_ld_ident(rt_uDiv.ent, ID("__udivsi3"));
 432                 rt_uDiv.mode            = mode_T;
 433                 rt_uDiv.res_mode        = mode_Iu;
 434                 rt_uDiv.mem_proj_nr     = pn_Div_M;
 435                 rt_uDiv.regular_proj_nr = pn_Div_X_regular;
 436                 rt_uDiv.exc_proj_nr     = pn_Div_X_except;
 437                 rt_uDiv.exc_mem_proj_nr = pn_Div_M;
 438                 rt_uDiv.res_proj_nr     = pn_Div_res;
 439
 440                 set_entity_visibility(rt_uDiv.ent, ir_visibility_external);
 441
 442                 map_Div->kind     = INTRINSIC_INSTR;
 443                 map_Div->op       = op_Div;
 444                 map_Div->i_mapper = (i_mapper_func)i_mapper_RuntimeCall;
 445                 map_Div->ctx      = &rt_uDiv;
 446         }
 447         /* ... nor a signed mod instruction ... */
 448         {
 449                 i_instr_record *map_Mod = &records[n_records++].i_instr;
 450
 451                 tp = new_type_method(2, 1);
 452                 set_method_param_type(tp, 0, int_tp);
 453                 set_method_param_type(tp, 1, int_tp);
 454                 set_method_res_type(tp, 0, int_tp);
 455
 456                 rt_iMod.ent             = new_entity(get_glob_type(), ID("__modsi3"), tp);
 457                 set_entity_ld_ident(rt_iMod.ent, ID("__modsi3"));
 458                 rt_iMod.mode            = mode_T;
 459                 rt_iMod.res_mode        = mode_Is;
 460                 rt_iMod.mem_proj_nr     = pn_Mod_M;
 461                 rt_iMod.regular_proj_nr = pn_Mod_X_regular;
 462                 rt_iMod.exc_proj_nr     = pn_Mod_X_except;
 463                 rt_iMod.exc_mem_proj_nr = pn_Mod_M;
 464                 rt_iMod.res_proj_nr     = pn_Mod_res;
 465
 466                 set_entity_visibility(rt_iMod.ent, ir_visibility_external);
 467
 468                 map_Mod->kind     = INTRINSIC_INSTR;
 469                 map_Mod->op       = op_Mod;
 470                 map_Mod->i_mapper = (i_mapper_func)i_mapper_RuntimeCall;
 471                 map_Mod->ctx      = &rt_iMod;
 472         }
 473         /* ... nor an unsigned mod. */
 474         {
 475                 i_instr_record *map_Mod = &records[n_records++].i_instr;
 476
 477                 tp = new_type_method(2, 1);
 478                 set_method_param_type(tp, 0, uint_tp);
 479                 set_method_param_type(tp, 1, uint_tp);
 480                 set_method_res_type(tp, 0, uint_tp);
 481
 482                 rt_uMod.ent             = new_entity(get_glob_type(), ID("__umodsi3"), tp);
 483                 set_entity_ld_ident(rt_uMod.ent, ID("__umodsi3"));
 484                 rt_uMod.mode            = mode_T;
 485                 rt_uMod.res_mode        = mode_Iu;
 486                 rt_uMod.mem_proj_nr     = pn_Mod_M;
 487                 rt_uMod.regular_proj_nr = pn_Mod_X_regular;
 488                 rt_uMod.exc_proj_nr     = pn_Mod_X_except;
 489                 rt_uMod.exc_mem_proj_nr = pn_Mod_M;
 490                 rt_uMod.res_proj_nr     = pn_Mod_res;
 491
 492                 set_entity_visibility(rt_uMod.ent, ir_visibility_external);
 493
 494                 map_Mod->kind     = INTRINSIC_INSTR;
 495                 map_Mod->op       = op_Mod;
 496                 map_Mod->i_mapper = (i_mapper_func)i_mapper_RuntimeCall;
 497                 map_Mod->ctx      = &rt_uMod;
 498         }
 499
 500         if (n_records > 0)
 501                 lower_intrinsics(records, n_records, /*part_block_used=*/0);
 502 }
 503
 504
 505 static arm_isa_t arm_isa_template = {
 506         {
 507                 &arm_isa_if,           /* isa interface */
 508                 &arm_gp_regs[REG_SP],  /* stack pointer */
 509                 &arm_gp_regs[REG_R11], /* base pointer */
 510                 &arm_reg_classes[CLASS_arm_gp],  /* static link pointer class */
 511                 -1,                    /* stack direction */
 512                 2,                     /* power of two stack alignment for calls, 2^2 == 4 */
 513                 NULL,                  /* main environment */
 514                 7,                     /* spill costs */
 515                 5,                     /* reload costs */
 516                 true,                  /* we do have custom abi handling */
 517         },
 518         0,                     /* use generic register names instead of SP, LR, PC */
 519         ARM_FPU_ARCH_FPE,      /* FPU architecture */
 520         NULL,                  /* current code generator */
 521 };
 522
 523 /**
 524  * Initializes the backend ISA and opens the output file.
 525  */
 526 static arch_env_t *arm_init(FILE *file_handle)
 527 {
 528         static int inited = 0;
 529         arm_isa_t *isa;
 530
 531         if (inited)
 532                 return NULL;
 533
 534         isa = XMALLOC(arm_isa_t);
 535         memcpy(isa, &arm_isa_template, sizeof(*isa));
 536
 537         arm_register_init();
 538
 539         isa->cg  = NULL;
 540         be_emit_init(file_handle);
 541
 542         arm_create_opcodes(&arm_irn_ops);
 543         arm_handle_intrinsics();
 544
 545         be_gas_emit_types = false;
 546
 547         /* needed for the debug support */
 548         be_gas_emit_switch_section(GAS_SECTION_TEXT);
 549         be_emit_irprintf("%stext0:\n", be_gas_get_private_prefix());
 550         be_emit_write_line();
 551
 552         inited = 1;
 553         return &isa->base;
 554 }
 555
 556
 557
 558 /**
 559  * Closes the output file and frees the ISA structure.
 560  */
 561 static void arm_done(void *self)
 562 {
 563         arm_isa_t *isa = self;
 564
 565         be_gas_emit_decls(isa->base.main_env);
 566
 567         be_emit_exit();
 568         free(self);
 569 }
 570
 571
 572 /**
 573  * Report the number of register classes.
 574  * If we don't have fp instructions, report only GP
 575  * here to speed up register allocation (and makes dumps
 576  * smaller and more readable).
 577  */
 578 static unsigned arm_get_n_reg_class(void)
 579 {
 580         return N_CLASSES;
 581 }
 582
 583 /**
 584  * Return the register class with requested index.
 585  */
 586 static const arch_register_class_t *arm_get_reg_class(unsigned i)
 587 {
 588         assert(i < N_CLASSES);
 589         return &arm_reg_classes[i];
 590 }
 591
 592 /**
 593  * Get the register class which shall be used to store a value of a given mode.
 594  * @param self The this pointer.
 595  * @param mode The mode in question.
 596  * @return A register class which can hold values of the given mode.
 597  */
 598 static const arch_register_class_t *arm_get_reg_class_for_mode(const ir_mode *mode)
 599 {
 600         if (mode_is_float(mode))
 601                 return &arm_reg_classes[CLASS_arm_fpa];
 602         else
 603                 return &arm_reg_classes[CLASS_arm_gp];
 604 }
 605
 606 static int arm_to_appear_in_schedule(void *block_env, const ir_node *irn)
 607 {
 608         (void) block_env;
 609         if (!is_arm_irn(irn))
 610                 return -1;
 611
 612         return 1;
 613 }
 614
 615 /**
 616  * Initializes the code generator interface.
 617  */
 618 static const arch_code_generator_if_t *arm_get_code_generator_if(void *self)
 619 {
 620         (void) self;
 621         return &arm_code_gen_if;
 622 }
 623
 624 list_sched_selector_t arm_sched_selector;
 625
 626 /**
 627  * Returns the reg_pressure scheduler with to_appear_in_schedule() over\loaded
 628  */
 629 static const list_sched_selector_t *arm_get_list_sched_selector(const void *self, list_sched_selector_t *selector)
 630 {
 631         (void) self;
 632         memcpy(&arm_sched_selector, selector, sizeof(arm_sched_selector));
 633         /* arm_sched_selector.exectime              = arm_sched_exectime; */
 634         arm_sched_selector.to_appear_in_schedule = arm_to_appear_in_schedule;
 635         return &arm_sched_selector;
 636
 637 }
 638
 639 static const ilp_sched_selector_t *arm_get_ilp_sched_selector(const void *self)
 640 {
 641         (void) self;
 642         return NULL;
 643 }
 644
 645 /**
 646  * Returns the necessary byte alignment for storing a register of given class.
 647  */
 648 static int arm_get_reg_class_alignment(const arch_register_class_t *cls)
 649 {
 650         (void) cls;
 651         /* ARM is a 32 bit CPU, no need for other alignment */
 652         return 4;
 653 }
 654
 655 static const be_execution_unit_t ***arm_get_allowed_execution_units(const ir_node *irn)
 656 {
 657         (void) irn;
 658         /* TODO */
 659         panic("Unimplemented arm_get_allowed_execution_units()");
 660 }
 661
 662 static const be_machine_t *arm_get_machine(const void *self)
 663 {
 664         (void) self;
 665         /* TODO */
 666         panic("Unimplemented arm_get_machine()");
 667 }
 668
 669 /**
 670  * Return irp irgs in the desired order.
 671  */
 672 static ir_graph **arm_get_irg_list(const void *self, ir_graph ***irg_list)
 673 {
 674         (void) self;
 675         (void) irg_list;
 676         return NULL;
 677 }
 678
 679 /**
 680  * Allows or disallows the creation of Psi nodes for the given Phi nodes.
 681  * @return 1 if allowed, 0 otherwise
 682  */
 683 static int arm_is_mux_allowed(ir_node *sel, ir_node *mux_false,
 684                               ir_node *mux_true)
 685 {
 686         (void) sel;
 687         (void) mux_false;
 688         (void) mux_true;
 689
 690         return 0;
 691 }
 692
 693 static asm_constraint_flags_t arm_parse_asm_constraint(const char **c)
 694 {
 695         /* asm not supported */
 696         (void) c;
 697         return ASM_CONSTRAINT_FLAG_INVALID;
 698 }
 699
 700 static int arm_is_valid_clobber(const char *clobber)
 701 {
 702         (void) clobber;
 703         return 0;
 704 }
 705
 706 /**
 707  * Returns the libFirm configuration parameter for this backend.
 708  */
 709 static const backend_params *arm_get_libfirm_params(void)
 710 {
 711         static const ir_settings_if_conv_t ifconv = {
 712                 4,                    /* maxdepth, doesn't matter for Psi-conversion */
 713                 arm_is_mux_allowed   /* allows or disallows Mux creation for given selector */
 714         };
 715         static ir_settings_arch_dep_t ad = {
 716                 1,    /* allow subs */
 717                 1,        /* Muls are fast enough on ARM but ... */
 718                 31,   /* ... one shift would be possible better */
 719                 NULL, /* no evaluator function */
 720                 0,    /* SMUL is needed, only in Arch M */
 721                 0,    /* UMUL is needed, only in Arch M */
 722                 32,   /* SMUL & UMUL available for 32 bit */
 723         };
 724         static backend_params p = {
 725                 1,     /* need dword lowering */
 726                 0,     /* don't support inline assembler yet */
 727                 NULL,  /* will be set later */
 728                 NULL,  /* but yet no creator function */
 729                 NULL,  /* context for create_intrinsic_fkt */
 730                 NULL,  /* ifconv_info will be set below */
 731                 NULL,  /* float arithmetic mode (TODO) */
 732                 0,     /* no trampoline support: size 0 */
 733                 0,     /* no trampoline support: align 0 */
 734                 NULL,  /* no trampoline support: no trampoline builder */
 735                 4      /* alignment of stack parameter */
 736         };
 737
 738         p.dep_param    = &ad;
 739         p.if_conv_info = &ifconv;
 740         return &p;
 741 }
 742
 743 /* fpu set architectures. */
 744 static const lc_opt_enum_int_items_t arm_fpu_items[] = {
 745         { "softfloat", ARM_FPU_ARCH_SOFTFLOAT },
 746         { "fpe",       ARM_FPU_ARCH_FPE },
 747         { "fpa",       ARM_FPU_ARCH_FPA },
 748         { "vfp1xd",    ARM_FPU_ARCH_VFP_V1xD },
 749         { "vfp1",      ARM_FPU_ARCH_VFP_V1 },
 750         { "vfp2",      ARM_FPU_ARCH_VFP_V2 },
 751         { NULL,        0 }
 752 };
 753
 754 static lc_opt_enum_int_var_t arch_fpu_var = {
 755         &arm_isa_template.fpu_arch, arm_fpu_items
 756 };
 757
 758 static const lc_opt_table_entry_t arm_options[] = {
 759         LC_OPT_ENT_ENUM_INT("fpunit",    "select the floating point unit", &arch_fpu_var),
 760         LC_OPT_ENT_BOOL("gen_reg_names", "use generic register names", &arm_isa_template.gen_reg_names),
 761         LC_OPT_LAST
 762 };
 763
 764 const arch_isa_if_t arm_isa_if = {
 765         arm_init,
 766         arm_done,
 767         NULL,  /* handle_intrinsics */
 768         arm_get_n_reg_class,
 769         arm_get_reg_class,
 770         arm_get_reg_class_for_mode,
 771         NULL,
 772         arm_get_code_generator_if,
 773         arm_get_list_sched_selector,
 774         arm_get_ilp_sched_selector,
 775         arm_get_reg_class_alignment,
 776         arm_get_libfirm_params,
 777         arm_get_allowed_execution_units,
 778         arm_get_machine,
 779         arm_get_irg_list,
 780         NULL,               /* mark remat */
 781         arm_parse_asm_constraint,
 782         arm_is_valid_clobber
 783 };
 784
 785 BE_REGISTER_MODULE_CONSTRUCTOR(be_init_arch_arm);
 786 void be_init_arch_arm(void)
 787 {
 788         lc_opt_entry_t *be_grp = lc_opt_get_grp(firm_opt_get_root(), "be");
 789         lc_opt_entry_t *arm_grp = lc_opt_get_grp(be_grp, "arm");
 790
 791         lc_opt_add_table(arm_grp, arm_options);
 792
 793         be_register_isa_if("arm", &arm_isa_if);
 794
 795         arm_init_transform();
 796         arm_init_emitter();
 797 }