nsz Git - libfirm/blob - ir/be/arm/bearch_arm.c

   1 /*
   2  * Copyright (C) 1995-2008 University of Karlsruhe.  All right reserved.
   3  *
   4  * This file is part of libFirm.
   5  *
   6  * This file may be distributed and/or modified under the terms of the
   7  * GNU General Public License version 2 as published by the Free Software
   8  * Foundation and appearing in the file LICENSE.GPL included in the
   9  * packaging of this file.
  10  *
  11  * Licensees holding valid libFirm Professional Edition licenses may use
  12  * this file in accordance with the libFirm Commercial License.
  13  * Agreement provided with the Software.
  14  *
  15  * This file is provided AS IS with NO WARRANTY OF ANY KIND, INCLUDING THE
  16  * WARRANTY OF DESIGN, MERCHANTABILITY AND FITNESS FOR A PARTICULAR
  17  * PURPOSE.
  18  */
  19
  20 /**
  21  * @file
  22  * @brief   The main arm backend driver file.
  23  * @author  Oliver Richter, Tobias Gneist
  24  * @version $Id$
  25  */
  26 #ifdef HAVE_CONFIG_H
  27 #include "config.h"
  28 #endif
  29
  30 #include "lc_opts.h"
  31 #include "lc_opts_enum.h"
  32
  33 #include "pseudo_irg.h"
  34 #include "irgwalk.h"
  35 #include "irprog.h"
  36 #include "irprintf.h"
  37 #include "ircons.h"
  38 #include "irgmod.h"
  39 #include "irgopt.h"
  40 #include "iroptimize.h"
  41 #include "lowering.h"
  42 #include "error.h"
  43
  44 #include "bitset.h"
  45 #include "debug.h"
  46 #include "irtools.h"
  47
  48 #include "../bearch_t.h"                /* the general register allocator interface */
  49 #include "../benode_t.h"
  50 #include "../belower.h"
  51 #include "../besched_t.h"
  52 #include "be.h"
  53 #include "../beabi.h"
  54 #include "../bemachine.h"
  55 #include "../beilpsched.h"
  56 #include "../bemodule.h"
  57 #include "../beirg_t.h"
  58 #include "../bespillslots.h"
  59 #include "../begnuas.h"
  60
  61 #include "bearch_arm_t.h"
  62
  63 #include "arm_new_nodes.h"           /* arm nodes interface */
  64 #include "gen_arm_regalloc_if.h"     /* the generated interface (register type and class defenitions) */
  65 #include "arm_transform.h"
  66 #include "arm_optimize.h"
  67 #include "arm_emitter.h"
  68 #include "arm_map_regs.h"
  69
  70 #define DEBUG_MODULE "firm.be.arm.isa"
  71
  72 /* TODO: ugly, but we need it to get access to the registers assigned to Phi nodes */
  73 static set *cur_reg_set = NULL;
  74
  75 /**************************************************
  76  *                         _ _              _  __
  77  *                        | | |            (_)/ _|
  78  *  _ __ ___  __ _    __ _| | | ___   ___   _| |_
  79  * | '__/ _ \/ _` |  / _` | | |/ _ \ / __| | |  _|
  80  * | | |  __/ (_| | | (_| | | | (_) | (__  | | |
  81  * |_|  \___|\__, |  \__,_|_|_|\___/ \___| |_|_|
  82  *            __/ |
  83  *           |___/
  84  **************************************************/
  85
  86 /**
  87  * Return register requirements for a arm node.
  88  * If the node returns a tuple (mode_T) then the proj's
  89  * will be asked for this information.
  90  */
  91 static const arch_register_req_t *arm_get_irn_reg_req(const ir_node *node,
  92                                                       int pos)
  93 {
  94         long               node_pos = pos == -1 ? 0 : pos;
  95         ir_mode           *mode     = get_irn_mode(node);
  96
  97         if (is_Block(node) || mode == mode_X) {
  98                 return arch_no_register_req;
  99         }
 100
 101         if (mode == mode_T && pos < 0) {
 102                 return arch_no_register_req;
 103         }
 104
 105         if (is_Proj(node)) {
 106                 if(mode == mode_M)
 107                         return arch_no_register_req;
 108
 109                 if(pos >= 0) {
 110                         return arch_no_register_req;
 111                 }
 112
 113                 node_pos = (pos == -1) ? get_Proj_proj(node) : pos;
 114                 node     = skip_Proj_const(node);
 115         }
 116
 117         /* get requirements for our own nodes */
 118         if (is_arm_irn(node)) {
 119                 const arch_register_req_t *req;
 120                 if (pos >= 0) {
 121                         req = get_arm_in_req(node, pos);
 122                 } else {
 123                         req = get_arm_out_req(node, node_pos);
 124                 }
 125
 126                 return req;
 127         }
 128
 129         /* unknown should be transformed by now */
 130         assert(!is_Unknown(node));
 131         return arch_no_register_req;
 132 }
 133
 134 static void arm_set_irn_reg(ir_node *irn, const arch_register_t *reg)
 135 {
 136         int pos = 0;
 137
 138         if (get_irn_mode(irn) == mode_X) {
 139                 return;
 140         }
 141
 142         if (is_Proj(irn)) {
 143                 pos = get_Proj_proj(irn);
 144                 irn = skip_Proj(irn);
 145         }
 146
 147         if (is_arm_irn(irn)) {
 148                 const arch_register_t **slots;
 149
 150                 slots      = get_arm_slots(irn);
 151                 slots[pos] = reg;
 152         }
 153         else {
 154                 /* here we set the registers for the Phi nodes */
 155                 arm_set_firm_reg(irn, reg, cur_reg_set);
 156         }
 157 }
 158
 159 static const arch_register_t *arm_get_irn_reg(const ir_node *irn)
 160 {
 161         int pos = 0;
 162         const arch_register_t *reg = NULL;
 163
 164         if (is_Proj(irn)) {
 165
 166                 if (get_irn_mode(irn) == mode_X) {
 167                         return NULL;
 168                 }
 169
 170                 pos = get_Proj_proj(irn);
 171                 irn = skip_Proj_const(irn);
 172         }
 173
 174         if (is_arm_irn(irn)) {
 175                 const arch_register_t **slots;
 176                 slots = get_arm_slots(irn);
 177                 reg   = slots[pos];
 178         }
 179         else {
 180                 reg = arm_get_firm_reg(irn, cur_reg_set);
 181         }
 182
 183         return reg;
 184 }
 185
 186 static arch_irn_class_t arm_classify(const ir_node *irn)
 187 {
 188         irn = skip_Proj_const(irn);
 189
 190         if (is_cfop(irn)) {
 191                 return arch_irn_class_branch;
 192         }
 193         else if (is_arm_irn(irn)) {
 194                 return arch_irn_class_normal;
 195         }
 196
 197         return 0;
 198 }
 199
 200 static arch_irn_flags_t arm_get_flags(const ir_node *irn)
 201 {
 202         arch_irn_flags_t flags = arch_irn_flags_none;
 203
 204         if(is_Unknown(irn)) {
 205                 return arch_irn_flags_ignore;
 206         }
 207
 208         if (is_Proj(irn) && mode_is_datab(get_irn_mode(irn))) {
 209                 ir_node *pred = get_Proj_pred(irn);
 210                 if (is_arm_irn(pred)) {
 211                         flags = get_arm_out_flags(pred, get_Proj_proj(irn));
 212                 }
 213                 irn = pred;
 214         }
 215
 216         if (is_arm_irn(irn)) {
 217                 flags |= get_arm_flags(irn);
 218         }
 219
 220         return flags;
 221 }
 222
 223 static ir_entity *arm_get_frame_entity(const ir_node *irn) {
 224         /* we do NOT transform be_Spill or be_Reload nodes, so we never
 225            have frame access using ARM nodes. */
 226         (void) irn;
 227         return NULL;
 228 }
 229
 230 static void arm_set_frame_entity(ir_node *irn, ir_entity *ent) {
 231         (void) irn;
 232         (void) ent;
 233         panic("arm_set_frame_entity() called. This should not happen.");
 234 }
 235
 236 /**
 237  * This function is called by the generic backend to correct offsets for
 238  * nodes accessing the stack.
 239  */
 240 static void arm_set_stack_bias(ir_node *irn, int bias)
 241 {
 242         (void) irn;
 243         (void) bias;
 244         /* TODO: correct offset if irn accesses the stack */
 245 }
 246
 247 static int arm_get_sp_bias(const ir_node *irn)
 248 {
 249         (void) irn;
 250         return 0;
 251 }
 252
 253 /* fill register allocator interface */
 254
 255 static const arch_irn_ops_t arm_irn_ops = {
 256         arm_get_irn_reg_req,
 257         arm_set_irn_reg,
 258         arm_get_irn_reg,
 259         arm_classify,
 260         arm_get_flags,
 261         arm_get_frame_entity,
 262         arm_set_frame_entity,
 263         arm_set_stack_bias,
 264         arm_get_sp_bias,
 265         NULL,    /* get_inverse             */
 266         NULL,    /* get_op_estimated_cost   */
 267         NULL,    /* possible_memory_operand */
 268         NULL,    /* perform_memory_operand  */
 269 };
 270
 271 /**************************************************
 272  *                _                         _  __
 273  *               | |                       (_)/ _|
 274  *   ___ ___   __| | ___  __ _  ___ _ __    _| |_
 275  *  / __/ _ \ / _` |/ _ \/ _` |/ _ \ '_ \  | |  _|
 276  * | (_| (_) | (_| |  __/ (_| |  __/ | | | | | |
 277  *  \___\___/ \__,_|\___|\__, |\___|_| |_| |_|_|
 278  *                        __/ |
 279  *                       |___/
 280  **************************************************/
 281
 282 /**
 283  * Transforms the standard Firm graph into
 284  * a ARM firm graph.
 285  */
 286 static void arm_prepare_graph(void *self) {
 287         arm_code_gen_t *cg = self;
 288
 289         /* transform nodes into assembler instructions */
 290         arm_transform_graph(cg);
 291
 292         /* do local optimizations (mainly CSE) */
 293         local_optimize_graph(cg->irg);
 294
 295         if (cg->dump)
 296                 be_dump(cg->irg, "-transformed", dump_ir_block_graph_sched);
 297
 298         /* do code placement, to optimize the position of constants */
 299         place_code(cg->irg);
 300
 301         if (cg->dump)
 302                 be_dump(cg->irg, "-place", dump_ir_block_graph_sched);
 303 }
 304
 305 /**
 306  * Called immediately before emit phase.
 307  */
 308 static void arm_finish_irg(void *self)
 309 {
 310         arm_code_gen_t *cg = self;
 311
 312         /* do peephole optimizations and fix stack offsets */
 313         arm_peephole_optimization(cg);
 314 }
 315
 316
 317 /**
 318  * These are some hooks which must be filled but are probably not needed.
 319  */
 320 static void arm_before_sched(void *self)
 321 {
 322         (void) self;
 323         /* Some stuff you need to do after scheduling but before register allocation */
 324 }
 325
 326 static void arm_before_ra(void *self)
 327 {
 328         (void) self;
 329         /* Some stuff you need to do immediately after register allocation */
 330 }
 331
 332 /**
 333  * We transform Spill and Reload here. This needs to be done before
 334  * stack biasing otherwise we would miss the corrected offset for these nodes.
 335  */
 336 static void arm_after_ra(void *self)
 337 {
 338         arm_code_gen_t *cg = self;
 339         be_coalesce_spillslots(cg->birg);
 340 }
 341
 342 /**
 343  * Emits the code, closes the output file and frees
 344  * the code generator interface.
 345  */
 346 static void arm_emit_and_done(void *self) {
 347         arm_code_gen_t *cg = self;
 348         ir_graph       *irg = cg->irg;
 349
 350         arm_gen_routine(cg, irg);
 351
 352         cur_reg_set = NULL;
 353
 354         /* de-allocate code generator */
 355         del_set(cg->reg_set);
 356         free(self);
 357 }
 358
 359 /**
 360  * Move a double floating point value into an integer register.
 361  * Place the move operation into block bl.
 362  *
 363  * Handle some special cases here:
 364  * 1.) A constant: simply split into two
 365  * 2.) A load: simply split into two
 366  */
 367 static ir_node *convert_dbl_to_int(ir_node *bl, ir_node *arg, ir_node *mem,
 368                                    ir_node **resH, ir_node **resL) {
 369         if (is_Const(arg)) {
 370                 tarval *tv = get_Const_tarval(arg);
 371                 unsigned v;
 372
 373                 /* get the upper 32 bits */
 374                 v =            get_tarval_sub_bits(tv, 7);
 375                 v = (v << 8) | get_tarval_sub_bits(tv, 6);
 376                 v = (v << 8) | get_tarval_sub_bits(tv, 5);
 377                 v = (v << 8) | get_tarval_sub_bits(tv, 4);
 378                 *resH = new_Const_long(mode_Is, v);
 379
 380                 /* get the lower 32 bits */
 381                 v =            get_tarval_sub_bits(tv, 3);
 382                 v = (v << 8) | get_tarval_sub_bits(tv, 2);
 383                 v = (v << 8) | get_tarval_sub_bits(tv, 1);
 384                 v = (v << 8) | get_tarval_sub_bits(tv, 0);
 385                 *resL = new_Const_long(mode_Is, v);
 386         }
 387         else if (get_irn_op(skip_Proj(arg)) == op_Load) {
 388                 /* FIXME: handling of low/high depends on LE/BE here */
 389                 assert(0);
 390         }
 391         else {
 392                 ir_graph *irg = current_ir_graph;
 393                 ir_node *conv;
 394
 395                 conv = new_rd_arm_fpaDbl2GP(NULL, irg, bl, arg, mem);
 396                 /* move high/low */
 397                 *resL = new_r_Proj(irg, bl, conv, mode_Is, pn_arm_fpaDbl2GP_low);
 398                 *resH = new_r_Proj(irg, bl, conv, mode_Is, pn_arm_fpaDbl2GP_high);
 399                 mem   = new_r_Proj(irg, bl, conv, mode_M,  pn_arm_fpaDbl2GP_M);
 400         }
 401         return mem;
 402 }
 403
 404 /**
 405  * Move a single floating point value into an integer register.
 406  * Place the move operation into block bl.
 407  *
 408  * Handle some special cases here:
 409  * 1.) A constant: simply move
 410  * 2.) A load: simply load
 411  */
 412 static ir_node *convert_sng_to_int(ir_node *bl, ir_node *arg)
 413 {
 414         (void) bl;
 415
 416         if (is_Const(arg)) {
 417                 tarval *tv = get_Const_tarval(arg);
 418                 unsigned v;
 419
 420                 /* get the lower 32 bits */
 421                 v =            get_tarval_sub_bits(tv, 3);
 422                 v = (v << 8) | get_tarval_sub_bits(tv, 2);
 423                 v = (v << 8) | get_tarval_sub_bits(tv, 1);
 424                 v = (v << 8) | get_tarval_sub_bits(tv, 0);
 425                 return new_Const_long(mode_Is, v);
 426         }
 427         else if (get_irn_op(skip_Proj(arg)) == op_Load) {
 428                 ir_node *load;
 429
 430                 load = skip_Proj(arg);
 431         }
 432         assert(0);
 433         return NULL;
 434 }
 435
 436 /**
 437  * Convert the arguments of a call to support the
 438  * ARM calling convention of general purpose AND floating
 439  * point arguments.
 440  */
 441 static void handle_calls(ir_node *call, void *env)
 442 {
 443         arm_code_gen_t *cg = env;
 444         int i, j, n, size, idx, flag, n_param, n_res, first_variadic;
 445         ir_type *mtp, *new_mtd, *new_tp[5];
 446         ir_node *new_in[5], **in;
 447         ir_node *bl;
 448
 449         if (! is_Call(call))
 450                 return;
 451
 452         /* check, if we need conversions */
 453         n = get_Call_n_params(call);
 454         mtp = get_Call_type(call);
 455         assert(get_method_n_params(mtp) == n);
 456
 457         /* it's always enough to handle the first 4 parameters */
 458         if (n > 4)
 459                 n = 4;
 460         flag = size = idx = 0;
 461         bl = get_nodes_block(call);
 462         for (i = 0; i < n; ++i) {
 463                 ir_type *param_tp = get_method_param_type(mtp, i);
 464
 465                 if (is_compound_type(param_tp)) {
 466                         /* an aggregate parameter: bad case */
 467                         assert(0);
 468                 }
 469                 else {
 470                         /* a primitive parameter */
 471                         ir_mode *mode = get_type_mode(param_tp);
 472
 473                         if (mode_is_float(mode)) {
 474                                 if (get_mode_size_bits(mode) > 32) {
 475                                         ir_node *mem = get_Call_mem(call);
 476
 477                                         /* Beware: ARM wants the high part first */
 478                                         size += 2 * 4;
 479                                         new_tp[idx]   = cg->int_tp;
 480                                         new_tp[idx+1] = cg->int_tp;
 481                                         mem = convert_dbl_to_int(bl, get_Call_param(call, i), mem, &new_in[idx], &new_in[idx+1]);
 482                                         idx += 2;
 483                                         set_Call_mem(call, mem);
 484                                 }
 485                                 else {
 486                                         size += 4;
 487                                         new_tp[idx] = cg->int_tp;
 488                                         new_in[idx] = convert_sng_to_int(bl, get_Call_param(call, i));
 489                                         ++idx;
 490                                 }
 491                                 flag = 1;
 492                         }
 493                         else {
 494                                 size += 4;
 495                                 new_tp[idx] = param_tp;
 496                                 new_in[idx] = get_Call_param(call, i);
 497                                 ++idx;
 498                         }
 499                 }
 500
 501                 if (size >= 16)
 502                         break;
 503         }
 504
 505         /* if flag is NOT set, no need to translate the method type */
 506         if (! flag)
 507                 return;
 508
 509         /* construct a new method type */
 510         n       = i;
 511         n_param = get_method_n_params(mtp) - n + idx;
 512         n_res   = get_method_n_ress(mtp);
 513         new_mtd = new_d_type_method(get_type_ident(mtp), n_param, n_res, get_type_dbg_info(mtp));
 514
 515         for (i = 0; i < idx; ++i)
 516                 set_method_param_type(new_mtd, i, new_tp[i]);
 517         for (i = n, j = idx; i < get_method_n_params(mtp); ++i)
 518                 set_method_param_type(new_mtd, j++, get_method_param_type(mtp, i));
 519         for (i = 0; i < n_res; ++i)
 520                 set_method_res_type(new_mtd, i, get_method_res_type(mtp, i));
 521
 522         set_method_calling_convention(new_mtd, get_method_calling_convention(mtp));
 523         first_variadic = get_method_first_variadic_param_index(mtp);
 524         if (first_variadic >= 0)
 525                 set_method_first_variadic_param_index(new_mtd, first_variadic);
 526
 527         if (is_lowered_type(mtp)) {
 528                 mtp = get_associated_type(mtp);
 529         }
 530         set_lowered_type(mtp, new_mtd);
 531
 532         set_Call_type(call, new_mtd);
 533
 534         /* calculate new in array of the Call */
 535         NEW_ARR_A(ir_node *, in, n_param + 2);
 536         for (i = 0; i < idx; ++i)
 537                 in[2 + i] = new_in[i];
 538         for (i = n, j = idx; i < get_method_n_params(mtp); ++i)
 539                 in[2 + j++] = get_Call_param(call, i);
 540
 541         in[0] = get_Call_mem(call);
 542         in[1] = get_Call_ptr(call);
 543
 544         /* finally, change the call inputs */
 545         set_irn_in(call, n_param + 2, in);
 546 }
 547
 548 /**
 549  * Handle graph transformations before the abi converter does its work.
 550  */
 551 static void arm_before_abi(void *self) {
 552         arm_code_gen_t *cg = self;
 553
 554         irg_walk_graph(cg->irg, NULL, handle_calls, cg);
 555 }
 556
 557 /* forward */
 558 static void *arm_cg_init(be_irg_t *birg);
 559
 560 static const arch_code_generator_if_t arm_code_gen_if = {
 561         arm_cg_init,
 562         NULL,               /* get_pic_base */
 563         arm_before_abi,     /* before abi introduce */
 564         arm_prepare_graph,
 565         NULL,               /* spill */
 566         arm_before_sched,   /* before scheduling hook */
 567         arm_before_ra,      /* before register allocation hook */
 568         arm_after_ra,
 569         arm_finish_irg,
 570         arm_emit_and_done,
 571 };
 572
 573 /**
 574  * Initializes the code generator.
 575  */
 576 static void *arm_cg_init(be_irg_t *birg) {
 577         static ir_type *int_tp = NULL;
 578         arm_isa_t      *isa = (arm_isa_t *)birg->main_env->arch_env;
 579         arm_code_gen_t *cg;
 580
 581         if (! int_tp) {
 582                 /* create an integer type with machine size */
 583                 int_tp = new_type_primitive(new_id_from_chars("int", 3), mode_Is);
 584         }
 585
 586         cg = xmalloc(sizeof(*cg));
 587         cg->impl         = &arm_code_gen_if;
 588         cg->irg          = birg->irg;
 589         cg->reg_set      = new_set(arm_cmp_irn_reg_assoc, 1024);
 590         cg->arch_env     = birg->main_env->arch_env;
 591         cg->isa          = isa;
 592         cg->birg         = birg;
 593         cg->int_tp       = int_tp;
 594         cg->have_fp_insn = 0;
 595         cg->unknown_gp   = NULL;
 596         cg->unknown_fpa  = NULL;
 597         cg->dump         = (birg->main_env->options->dump_flags & DUMP_BE) ? 1 : 0;
 598
 599         FIRM_DBG_REGISTER(cg->mod, "firm.be.arm.cg");
 600
 601         cur_reg_set = cg->reg_set;
 602
 603         /* enter the current code generator */
 604         isa->cg = cg;
 605
 606         return (arch_code_generator_t *)cg;
 607 }
 608
 609
 610 /**
 611  * Maps all intrinsic calls that the backend support
 612  * and map all instructions the backend did not support
 613  * to runtime calls.
 614  */
 615 static void arm_handle_intrinsics(void) {
 616         ir_type *tp, *int_tp, *uint_tp;
 617         i_record records[8];
 618         int n_records = 0;
 619
 620         runtime_rt rt_iDiv, rt_uDiv, rt_iMod, rt_uMod;
 621
 622 #define ID(x) new_id_from_chars(x, sizeof(x)-1)
 623
 624         int_tp  = new_type_primitive(ID("int"), mode_Is);
 625         uint_tp = new_type_primitive(ID("uint"), mode_Iu);
 626
 627         /* ARM has neither a signed div instruction ... */
 628         {
 629                 i_instr_record *map_Div = &records[n_records++].i_instr;
 630
 631                 tp = new_type_method(ID("rt_iDiv"), 2, 1);
 632                 set_method_param_type(tp, 0, int_tp);
 633                 set_method_param_type(tp, 1, int_tp);
 634                 set_method_res_type(tp, 0, int_tp);
 635
 636                 rt_iDiv.ent             = new_entity(get_glob_type(), ID("__divsi3"), tp);
 637                 set_entity_ld_ident(rt_iDiv.ent, ID("__divsi3"));
 638                 rt_iDiv.mode            = mode_T;
 639                 rt_iDiv.res_mode        = mode_Is;
 640                 rt_iDiv.mem_proj_nr     = pn_Div_M;
 641                 rt_iDiv.regular_proj_nr = pn_Div_X_regular;
 642                 rt_iDiv.exc_proj_nr     = pn_Div_X_except;
 643                 rt_iDiv.exc_mem_proj_nr = pn_Div_M;
 644                 rt_iDiv.res_proj_nr     = pn_Div_res;
 645
 646                 set_entity_visibility(rt_iDiv.ent, visibility_external_allocated);
 647
 648                 map_Div->kind     = INTRINSIC_INSTR;
 649                 map_Div->op       = op_Div;
 650                 map_Div->i_mapper = (i_mapper_func)i_mapper_RuntimeCall;
 651                 map_Div->ctx      = &rt_iDiv;
 652         }
 653         /* ... nor an unsigned div instruction ... */
 654         {
 655                 i_instr_record *map_Div = &records[n_records++].i_instr;
 656
 657                 tp = new_type_method(ID("rt_uDiv"), 2, 1);
 658                 set_method_param_type(tp, 0, uint_tp);
 659                 set_method_param_type(tp, 1, uint_tp);
 660                 set_method_res_type(tp, 0, uint_tp);
 661
 662                 rt_uDiv.ent             = new_entity(get_glob_type(), ID("__udivsi3"), tp);
 663                 set_entity_ld_ident(rt_uDiv.ent, ID("__udivsi3"));
 664                 rt_uDiv.mode            = mode_T;
 665                 rt_uDiv.res_mode        = mode_Iu;
 666                 rt_uDiv.mem_proj_nr     = pn_Div_M;
 667                 rt_uDiv.regular_proj_nr = pn_Div_X_regular;
 668                 rt_uDiv.exc_proj_nr     = pn_Div_X_except;
 669                 rt_uDiv.exc_mem_proj_nr = pn_Div_M;
 670                 rt_uDiv.res_proj_nr     = pn_Div_res;
 671
 672                 set_entity_visibility(rt_uDiv.ent, visibility_external_allocated);
 673
 674                 map_Div->kind     = INTRINSIC_INSTR;
 675                 map_Div->op       = op_Div;
 676                 map_Div->i_mapper = (i_mapper_func)i_mapper_RuntimeCall;
 677                 map_Div->ctx      = &rt_uDiv;
 678         }
 679         /* ... nor a signed mod instruction ... */
 680         {
 681                 i_instr_record *map_Mod = &records[n_records++].i_instr;
 682
 683                 tp = new_type_method(ID("rt_iMod"), 2, 1);
 684                 set_method_param_type(tp, 0, int_tp);
 685                 set_method_param_type(tp, 1, int_tp);
 686                 set_method_res_type(tp, 0, int_tp);
 687
 688                 rt_iMod.ent             = new_entity(get_glob_type(), ID("__modsi3"), tp);
 689                 set_entity_ld_ident(rt_iMod.ent, ID("__modsi3"));
 690                 rt_iMod.mode            = mode_T;
 691                 rt_iMod.res_mode        = mode_Is;
 692                 rt_iMod.mem_proj_nr     = pn_Mod_M;
 693                 rt_iMod.regular_proj_nr = pn_Mod_X_regular;
 694                 rt_iMod.exc_proj_nr     = pn_Mod_X_except;
 695                 rt_iMod.exc_mem_proj_nr = pn_Mod_M;
 696                 rt_iMod.res_proj_nr     = pn_Mod_res;
 697
 698                 set_entity_visibility(rt_iMod.ent, visibility_external_allocated);
 699
 700                 map_Mod->kind     = INTRINSIC_INSTR;
 701                 map_Mod->op       = op_Mod;
 702                 map_Mod->i_mapper = (i_mapper_func)i_mapper_RuntimeCall;
 703                 map_Mod->ctx      = &rt_iMod;
 704         }
 705         /* ... nor an unsigned mod. */
 706         {
 707                 i_instr_record *map_Mod = &records[n_records++].i_instr;
 708
 709                 tp = new_type_method(ID("rt_uMod"), 2, 1);
 710                 set_method_param_type(tp, 0, uint_tp);
 711                 set_method_param_type(tp, 1, uint_tp);
 712                 set_method_res_type(tp, 0, uint_tp);
 713
 714                 rt_uMod.ent             = new_entity(get_glob_type(), ID("__umodsi3"), tp);
 715                 set_entity_ld_ident(rt_uMod.ent, ID("__umodsi3"));
 716                 rt_uMod.mode            = mode_T;
 717                 rt_uMod.res_mode        = mode_Iu;
 718                 rt_uMod.mem_proj_nr     = pn_Mod_M;
 719                 rt_uMod.regular_proj_nr = pn_Mod_X_regular;
 720                 rt_uMod.exc_proj_nr     = pn_Mod_X_except;
 721                 rt_uMod.exc_mem_proj_nr = pn_Mod_M;
 722                 rt_uMod.res_proj_nr     = pn_Mod_res;
 723
 724                 set_entity_visibility(rt_uMod.ent, visibility_external_allocated);
 725
 726                 map_Mod->kind     = INTRINSIC_INSTR;
 727                 map_Mod->op       = op_Mod;
 728                 map_Mod->i_mapper = (i_mapper_func)i_mapper_RuntimeCall;
 729                 map_Mod->ctx      = &rt_uMod;
 730         }
 731
 732         if (n_records > 0)
 733                 lower_intrinsics(records, n_records, /*part_block_used=*/0);
 734 }
 735
 736 /*****************************************************************
 737  *  ____             _                  _   _____  _____
 738  * |  _ \           | |                | | |_   _|/ ____|  /\
 739  * | |_) | __ _  ___| | _____ _ __   __| |   | | | (___   /  \
 740  * |  _ < / _` |/ __| |/ / _ \ '_ \ / _` |   | |  \___ \ / /\ \
 741  * | |_) | (_| | (__|   <  __/ | | | (_| |  _| |_ ____) / ____ \
 742  * |____/ \__,_|\___|_|\_\___|_| |_|\__,_| |_____|_____/_/    \_\
 743  *
 744  *****************************************************************/
 745
 746 static arm_isa_t arm_isa_template = {
 747         {
 748                 &arm_isa_if,           /* isa interface */
 749                 &arm_gp_regs[REG_SP],  /* stack pointer */
 750                 &arm_gp_regs[REG_R11], /* base pointer */
 751                 -1,                    /* stack direction */
 752                 2,                     /* power of two stack alignment for calls, 2^2 == 4 */
 753                 NULL,                  /* main environment */
 754                 7,                     /* spill costs */
 755                 5,                     /* reload costs */
 756         },
 757         0,                     /* use generic register names instead of SP, LR, PC */
 758         ARM_FPU_ARCH_FPE,      /* FPU architecture */
 759         NULL,                  /* current code generator */
 760 };
 761
 762 /**
 763  * Initializes the backend ISA and opens the output file.
 764  */
 765 static arch_env_t *arm_init(FILE *file_handle) {
 766         static int inited = 0;
 767         arm_isa_t *isa;
 768
 769         if (inited)
 770                 return NULL;
 771
 772         isa = xmalloc(sizeof(*isa));
 773         memcpy(isa, &arm_isa_template, sizeof(*isa));
 774
 775         arm_register_init();
 776
 777         isa->cg  = NULL;
 778         be_emit_init(file_handle);
 779
 780         arm_create_opcodes(&arm_irn_ops);
 781         arm_handle_intrinsics();
 782
 783         /* needed for the debug support */
 784         be_gas_emit_switch_section(GAS_SECTION_TEXT);
 785         be_emit_cstring(".Ltext0:\n");
 786         be_emit_write_line();
 787
 788         /* we mark referenced global entities, so we can only emit those which
 789          * are actually referenced. (Note: you mustn't use the type visited flag
 790          * elsewhere in the backend)
 791          */
 792         inc_master_type_visited();
 793
 794         inited = 1;
 795         return &isa->arch_env;
 796 }
 797
 798
 799
 800 /**
 801  * Closes the output file and frees the ISA structure.
 802  */
 803 static void arm_done(void *self) {
 804         arm_isa_t *isa = self;
 805
 806         be_gas_emit_decls(isa->arch_env.main_env, 1);
 807
 808         be_emit_exit();
 809         free(self);
 810 }
 811
 812
 813 /**
 814  * Report the number of register classes.
 815  * If we don't have fp instructions, report only GP
 816  * here to speed up register allocation (and makes dumps
 817  * smaller and more readable).
 818  */
 819 static unsigned arm_get_n_reg_class(const void *self) {
 820         (void) self;
 821         return N_CLASSES;
 822 }
 823
 824 /**
 825  * Return the register class with requested index.
 826  */
 827 static const arch_register_class_t *arm_get_reg_class(const void *self,
 828                                                       unsigned i) {
 829         (void) self;
 830         assert(i < N_CLASSES);
 831         return &arm_reg_classes[i];
 832 }
 833
 834 /**
 835  * Get the register class which shall be used to store a value of a given mode.
 836  * @param self The this pointer.
 837  * @param mode The mode in question.
 838  * @return A register class which can hold values of the given mode.
 839  */
 840 const arch_register_class_t *arm_get_reg_class_for_mode(const void *self, const ir_mode *mode) {
 841         (void) self;
 842         if (mode_is_float(mode))
 843                 return &arm_reg_classes[CLASS_arm_fpa];
 844         else
 845                 return &arm_reg_classes[CLASS_arm_gp];
 846 }
 847
 848 /**
 849  * Produces the type which sits between the stack args and the locals on the stack.
 850  * it will contain the return address and space to store the old base pointer.
 851  * @return The Firm type modeling the ABI between type.
 852  */
 853 static ir_type *arm_get_between_type(void *self) {
 854         static ir_type *between_type = NULL;
 855         static ir_entity *old_bp_ent = NULL;
 856         (void) self;
 857
 858         if (between_type == NULL) {
 859                 ir_entity *ret_addr_ent;
 860                 ir_type *ret_addr_type = new_type_primitive(new_id_from_str("return_addr"), mode_P);
 861                 ir_type *old_bp_type   = new_type_primitive(new_id_from_str("bp"), mode_P);
 862
 863                 between_type           = new_type_class(new_id_from_str("arm_between_type"));
 864                 old_bp_ent             = new_entity(between_type, new_id_from_str("old_bp"), old_bp_type);
 865                 ret_addr_ent           = new_entity(between_type, new_id_from_str("old_bp"), ret_addr_type);
 866
 867                 set_entity_offset(old_bp_ent, 0);
 868                 set_entity_offset(ret_addr_ent, get_type_size_bytes(old_bp_type));
 869                 set_type_size_bytes(between_type, get_type_size_bytes(old_bp_type) + get_type_size_bytes(ret_addr_type));
 870         }
 871
 872         return between_type;
 873 }
 874
 875
 876 typedef struct {
 877         be_abi_call_flags_bits_t flags;
 878         const arch_env_t *arch_env;
 879         ir_graph *irg;
 880 } arm_abi_env_t;
 881
 882 static void *arm_abi_init(const be_abi_call_t *call, const arch_env_t *arch_env, ir_graph *irg)
 883 {
 884         arm_abi_env_t *env     = xmalloc(sizeof(env[0]));
 885         be_abi_call_flags_t fl = be_abi_call_get_flags(call);
 886         env->flags    = fl.bits;
 887         env->irg      = irg;
 888         env->arch_env = arch_env;
 889         return env;
 890 }
 891
 892 static void arm_abi_dont_save_regs(void *self, pset *s)
 893 {
 894         arm_abi_env_t *env = self;
 895         if (env->flags.try_omit_fp)
 896                 pset_insert_ptr(s, env->arch_env->bp);
 897 }
 898
 899
 900
 901 /**
 902  * Build the ARM prolog
 903  */
 904 static const arch_register_t *arm_abi_prologue(void *self, ir_node **mem, pmap *reg_map) {
 905         ir_node *keep, *store;
 906         arm_abi_env_t *env = self;
 907         ir_graph *irg = env->irg;
 908         ir_node *block = get_irg_start_block(irg);
 909         arch_register_class_t *gp = &arm_reg_classes[CLASS_arm_gp];
 910
 911         ir_node *fp = be_abi_reg_map_get(reg_map, env->arch_env->bp);
 912         ir_node *ip = be_abi_reg_map_get(reg_map, &arm_gp_regs[REG_R12]);
 913         ir_node *sp = be_abi_reg_map_get(reg_map, env->arch_env->sp);
 914         ir_node *lr = be_abi_reg_map_get(reg_map, &arm_gp_regs[REG_LR]);
 915         ir_node *pc = be_abi_reg_map_get(reg_map, &arm_gp_regs[REG_PC]);
 916
 917         if (env->flags.try_omit_fp)
 918                 return env->arch_env->sp;
 919
 920         ip = be_new_Copy(gp, irg, block, sp);
 921         arch_set_irn_register(env->arch_env, ip, &arm_gp_regs[REG_R12]);
 922         be_set_constr_single_reg(ip, BE_OUT_POS(0), &arm_gp_regs[REG_R12] );
 923
 924         store = new_rd_arm_StoreStackM4Inc(NULL, irg, block, sp, fp, ip, lr, pc, *mem);
 925
 926         sp = new_r_Proj(irg, block, store, env->arch_env->sp->reg_class->mode, pn_arm_StoreStackM4Inc_ptr);
 927         arch_set_irn_register(env->arch_env, sp, env->arch_env->sp);
 928         *mem = new_r_Proj(irg, block, store, mode_M, pn_arm_StoreStackM4Inc_M);
 929
 930         keep = be_new_CopyKeep_single(gp, irg, block, ip, sp, get_irn_mode(ip));
 931         be_node_set_reg_class(keep, 1, gp);
 932         arch_set_irn_register(env->arch_env, keep, &arm_gp_regs[REG_R12]);
 933         be_set_constr_single_reg(keep, BE_OUT_POS(0), &arm_gp_regs[REG_R12] );
 934
 935         fp = new_rd_arm_Sub_i(NULL, irg, block, keep, get_irn_mode(fp), 4);
 936         arch_set_irn_register(env->arch_env, fp, env->arch_env->bp);
 937         fp = be_new_Copy(gp, irg, block, fp); // XXX Gammelfix: only be_ nodes can have the ignore flag set
 938         arch_set_irn_register(env->arch_env, fp, env->arch_env->bp);
 939         be_node_set_flags(fp, BE_OUT_POS(0), arch_irn_flags_ignore);
 940
 941         be_abi_reg_map_set(reg_map, env->arch_env->bp, fp);
 942         be_abi_reg_map_set(reg_map, &arm_gp_regs[REG_R12], keep);
 943         be_abi_reg_map_set(reg_map, env->arch_env->sp, sp);
 944         be_abi_reg_map_set(reg_map, &arm_gp_regs[REG_LR], lr);
 945         be_abi_reg_map_set(reg_map, &arm_gp_regs[REG_PC], pc);
 946
 947         return env->arch_env->bp;
 948 }
 949
 950 /**
 951  * Builds the ARM epilogue
 952  */
 953 static void arm_abi_epilogue(void *self, ir_node *bl, ir_node **mem, pmap *reg_map) {
 954         arm_abi_env_t *env = self;
 955         ir_node *curr_sp = be_abi_reg_map_get(reg_map, env->arch_env->sp);
 956         ir_node *curr_bp = be_abi_reg_map_get(reg_map, env->arch_env->bp);
 957         ir_node *curr_pc = be_abi_reg_map_get(reg_map, &arm_gp_regs[REG_PC]);
 958         ir_node *curr_lr = be_abi_reg_map_get(reg_map, &arm_gp_regs[REG_LR]);
 959
 960         // TODO: Activate Omit fp in epilogue
 961         if (env->flags.try_omit_fp) {
 962                 curr_sp = be_new_IncSP(env->arch_env->sp, env->irg, bl, curr_sp, BE_STACK_FRAME_SIZE_SHRINK, 0);
 963                 add_irn_dep(curr_sp, *mem);
 964
 965                 curr_lr = be_new_CopyKeep_single(&arm_reg_classes[CLASS_arm_gp], env->irg, bl, curr_lr, curr_sp, get_irn_mode(curr_lr));
 966                 be_node_set_reg_class(curr_lr, 1, &arm_reg_classes[CLASS_arm_gp]);
 967                 arch_set_irn_register(env->arch_env, curr_lr, &arm_gp_regs[REG_LR]);
 968                 be_set_constr_single_reg(curr_lr, BE_OUT_POS(0), &arm_gp_regs[REG_LR] );
 969
 970                 curr_pc = be_new_Copy(&arm_reg_classes[CLASS_arm_gp], env->irg, bl, curr_lr );
 971                 arch_set_irn_register(env->arch_env, curr_pc, &arm_gp_regs[REG_PC]);
 972                 be_set_constr_single_reg(curr_pc, BE_OUT_POS(0), &arm_gp_regs[REG_PC] );
 973                 be_node_set_flags(curr_pc, BE_OUT_POS(0), arch_irn_flags_ignore);
 974         } else {
 975                 ir_node *sub12_node;
 976                 ir_node *load_node;
 977                 sub12_node = new_rd_arm_Sub_i(NULL, env->irg, bl, curr_bp, mode_Iu, 12);
 978                 // FIXME
 979                 //set_arm_req_out_all(sub12_node, sub12_req);
 980                 arch_set_irn_register(env->arch_env, sub12_node, env->arch_env->sp);
 981                 load_node = new_rd_arm_LoadStackM3( NULL, env->irg, bl, sub12_node, *mem );
 982                 // FIXME
 983                 //set_arm_req_out(load_node, &arm_default_req_arm_gp_r11, 0);
 984                 //set_arm_req_out(load_node, &arm_default_req_arm_gp_sp, 1);
 985                 //set_arm_req_out(load_node, &arm_default_req_arm_gp_pc, 2);
 986                 curr_bp = new_r_Proj(env->irg, bl, load_node, env->arch_env->bp->reg_class->mode, pn_arm_LoadStackM3_res0);
 987                 curr_sp = new_r_Proj(env->irg, bl, load_node, env->arch_env->sp->reg_class->mode, pn_arm_LoadStackM3_res1);
 988                 curr_pc = new_r_Proj(env->irg, bl, load_node, mode_Iu, pn_arm_LoadStackM3_res2);
 989                 *mem    = new_r_Proj(env->irg, bl, load_node, mode_M, pn_arm_LoadStackM3_M);
 990                 arch_set_irn_register(env->arch_env, curr_bp, env->arch_env->bp);
 991                 arch_set_irn_register(env->arch_env, curr_sp, env->arch_env->sp);
 992                 arch_set_irn_register(env->arch_env, curr_pc, &arm_gp_regs[REG_PC]);
 993         }
 994         be_abi_reg_map_set(reg_map, env->arch_env->sp, curr_sp);
 995         be_abi_reg_map_set(reg_map, env->arch_env->bp, curr_bp);
 996         be_abi_reg_map_set(reg_map, &arm_gp_regs[REG_LR], curr_lr);
 997         be_abi_reg_map_set(reg_map, &arm_gp_regs[REG_PC], curr_pc);
 998 }
 999
1000 static const be_abi_callbacks_t arm_abi_callbacks = {
1001         arm_abi_init,
1002         free,
1003         arm_get_between_type,
1004         arm_abi_dont_save_regs,
1005         arm_abi_prologue,
1006         arm_abi_epilogue,
1007 };
1008
1009
1010 /**
1011  * Get the ABI restrictions for procedure calls.
1012  * @param self        The this pointer.
1013  * @param method_type The type of the method (procedure) in question.
1014  * @param abi         The abi object to be modified
1015  */
1016 void arm_get_call_abi(const void *self, ir_type *method_type, be_abi_call_t *abi) {
1017         ir_type  *tp;
1018         ir_mode  *mode;
1019         int       i;
1020         int       n = get_method_n_params(method_type);
1021         be_abi_call_flags_t call_flags = be_abi_call_get_flags(abi);
1022         (void) self;
1023
1024         /* set abi flags for calls */
1025         call_flags.bits.left_to_right         = 0;
1026         call_flags.bits.store_args_sequential = 0;
1027         /* call_flags.bits.try_omit_fp     don't change this we can handle both */
1028         call_flags.bits.fp_free               = 0;
1029         call_flags.bits.call_has_imm          = 1;  /* IA32 calls can have immediate address */
1030
1031         /* set stack parameter passing style */
1032         be_abi_call_set_flags(abi, call_flags, &arm_abi_callbacks);
1033
1034         for (i = 0; i < n; i++) {
1035                 /* reg = get reg for param i;          */
1036                 /* be_abi_call_param_reg(abi, i, reg); */
1037                 if (i < 4) {
1038                         be_abi_call_param_reg(abi, i, arm_get_RegParam_reg(i));
1039                 } else {
1040                         tp   = get_method_param_type(method_type, i);
1041                         mode = get_type_mode(tp);
1042                         be_abi_call_param_stack(abi, i, mode, 4, 0, 0);
1043                 }
1044         }
1045
1046         /* set return registers */
1047         n = get_method_n_ress(method_type);
1048
1049         assert(n <= 2 && "more than two results not supported");
1050
1051         /* In case of 64bit returns, we will have two 32bit values */
1052         if (n == 2) {
1053                 tp   = get_method_res_type(method_type, 0);
1054                 mode = get_type_mode(tp);
1055
1056                 assert(!mode_is_float(mode) && "two FP results not supported");
1057
1058                 tp   = get_method_res_type(method_type, 1);
1059                 mode = get_type_mode(tp);
1060
1061                 assert(!mode_is_float(mode) && "mixed INT, FP results not supported");
1062
1063                 be_abi_call_res_reg(abi, 0, &arm_gp_regs[REG_R0]);
1064                 be_abi_call_res_reg(abi, 1, &arm_gp_regs[REG_R1]);
1065         } else if (n == 1) {
1066                 const arch_register_t *reg;
1067
1068                 tp   = get_method_res_type(method_type, 0);
1069                 assert(is_atomic_type(tp));
1070                 mode = get_type_mode(tp);
1071
1072                 reg = mode_is_float(mode) ? &arm_fpa_regs[REG_F0] : &arm_gp_regs[REG_R0];
1073                 be_abi_call_res_reg(abi, 0, reg);
1074         }
1075 }
1076
1077 int arm_to_appear_in_schedule(void *block_env, const ir_node *irn) {
1078         (void) block_env;
1079         if(!is_arm_irn(irn))
1080                 return -1;
1081
1082         return 1;
1083 }
1084
1085 /**
1086  * Initializes the code generator interface.
1087  */
1088 static const arch_code_generator_if_t *arm_get_code_generator_if(void *self) {
1089         (void) self;
1090         return &arm_code_gen_if;
1091 }
1092
1093 list_sched_selector_t arm_sched_selector;
1094
1095 /**
1096  * Returns the reg_pressure scheduler with to_appear_in_schedule() over\loaded
1097  */
1098 static const list_sched_selector_t *arm_get_list_sched_selector(const void *self, list_sched_selector_t *selector) {
1099         (void) self;
1100         memcpy(&arm_sched_selector, selector, sizeof(arm_sched_selector));
1101         /* arm_sched_selector.exectime              = arm_sched_exectime; */
1102         arm_sched_selector.to_appear_in_schedule = arm_to_appear_in_schedule;
1103         return &arm_sched_selector;
1104
1105 }
1106
1107 static const ilp_sched_selector_t *arm_get_ilp_sched_selector(const void *self) {
1108         (void) self;
1109         return NULL;
1110 }
1111
1112 /**
1113  * Returns the necessary byte alignment for storing a register of given class.
1114  */
1115 static int arm_get_reg_class_alignment(const void *self, const arch_register_class_t *cls) {
1116         (void) self;
1117         (void) cls;
1118         /* ARM is a 32 bit CPU, no need for other alignment */
1119         return 4;
1120 }
1121
1122 static const be_execution_unit_t ***arm_get_allowed_execution_units(const void *self, const ir_node *irn) {
1123         (void) self;
1124         (void) irn;
1125         /* TODO */
1126         assert(0);
1127         return NULL;
1128 }
1129
1130 static const be_machine_t *arm_get_machine(const void *self) {
1131         (void) self;
1132         /* TODO */
1133         assert(0);
1134         return NULL;
1135 }
1136
1137 /**
1138  * Return irp irgs in the desired order.
1139  */
1140 static ir_graph **arm_get_irg_list(const void *self, ir_graph ***irg_list) {
1141         (void) self;
1142         (void) irg_list;
1143         return NULL;
1144 }
1145
1146 /**
1147  * Allows or disallows the creation of Psi nodes for the given Phi nodes.
1148  * @return 1 if allowed, 0 otherwise
1149  */
1150 static int arm_is_psi_allowed(ir_node *sel, ir_node *phi_list, int i, int j) {
1151         ir_node *cmp, *cmp_a, *phi;
1152         ir_mode *mode;
1153
1154
1155         /* currently Psi support is not implemented */
1156         return 0;
1157
1158 /* we don't want long long Psi */
1159 #define IS_BAD_PSI_MODE(mode) (!mode_is_float(mode) && get_mode_size_bits(mode) > 32)
1160
1161         if (get_irn_mode(sel) != mode_b)
1162                 return 0;
1163
1164         cmp   = get_Proj_pred(sel);
1165         cmp_a = get_Cmp_left(cmp);
1166         mode  = get_irn_mode(cmp_a);
1167
1168         if (IS_BAD_PSI_MODE(mode))
1169                 return 0;
1170
1171         /* check the Phi nodes */
1172         for (phi = phi_list; phi; phi = get_irn_link(phi)) {
1173                 ir_node *pred_i = get_irn_n(phi, i);
1174                 ir_node *pred_j = get_irn_n(phi, j);
1175                 ir_mode *mode_i = get_irn_mode(pred_i);
1176                 ir_mode *mode_j = get_irn_mode(pred_j);
1177
1178                 if (IS_BAD_PSI_MODE(mode_i) || IS_BAD_PSI_MODE(mode_j))
1179                         return 0;
1180         }
1181
1182 #undef IS_BAD_PSI_MODE
1183
1184         return 1;
1185 }
1186
1187 /**
1188  * Returns the libFirm configuration parameter for this backend.
1189  */
1190 static const backend_params *arm_get_libfirm_params(void) {
1191         static const ir_settings_if_conv_t ifconv = {
1192                 4,                    /* maxdepth, doesn't matter for Psi-conversion */
1193                 arm_is_psi_allowed   /* allows or disallows Psi creation for given selector */
1194         };
1195         static ir_settings_arch_dep_t ad = {
1196                 1,    /* allow subs */
1197                 1,        /* Muls are fast enough on ARM but ... */
1198                 31,   /* ... one shift would be possible better */
1199                 NULL, /* no evaluator function */
1200                 0,    /* SMUL is needed, only in Arch M */
1201                 0,    /* UMUL is needed, only in Arch M */
1202                 32,   /* SMUL & UMUL available for 32 bit */
1203         };
1204         static backend_params p = {
1205                 1,     /* need dword lowering */
1206                 0,     /* don't support inline assembler yet */
1207                 0,     /* no immediate floating point mode. */
1208                 NULL,  /* no additional opcodes */
1209                 NULL,  /* will be set later */
1210                 NULL,  /* but yet no creator function */
1211                 NULL,  /* context for create_intrinsic_fkt */
1212                 NULL,  /* will be set below */
1213                 NULL   /* no immediate fp mode */
1214         };
1215
1216         p.dep_param    = &ad;
1217         p.if_conv_info = &ifconv;
1218         return &p;
1219 }
1220
1221 /* fpu set architectures. */
1222 static const lc_opt_enum_int_items_t arm_fpu_items[] = {
1223         { "softfloat", ARM_FPU_ARCH_SOFTFLOAT },
1224         { "fpe",       ARM_FPU_ARCH_FPE },
1225         { "fpa",       ARM_FPU_ARCH_FPA },
1226         { "vfp1xd",    ARM_FPU_ARCH_VFP_V1xD },
1227         { "vfp1",      ARM_FPU_ARCH_VFP_V1 },
1228         { "vfp2",      ARM_FPU_ARCH_VFP_V2 },
1229         { NULL,        0 }
1230 };
1231
1232 static lc_opt_enum_int_var_t arch_fpu_var = {
1233         &arm_isa_template.fpu_arch, arm_fpu_items
1234 };
1235
1236 static const lc_opt_table_entry_t arm_options[] = {
1237         LC_OPT_ENT_ENUM_INT("fpunit",    "select the floating point unit", &arch_fpu_var),
1238         LC_OPT_ENT_BOOL("gen_reg_names", "use generic register names", &arm_isa_template.gen_reg_names),
1239         LC_OPT_LAST
1240 };
1241
1242 const arch_isa_if_t arm_isa_if = {
1243         arm_init,
1244         arm_done,
1245         arm_get_n_reg_class,
1246         arm_get_reg_class,
1247         arm_get_reg_class_for_mode,
1248         arm_get_call_abi,
1249         arm_get_code_generator_if,
1250         arm_get_list_sched_selector,
1251         arm_get_ilp_sched_selector,
1252         arm_get_reg_class_alignment,
1253         arm_get_libfirm_params,
1254         arm_get_allowed_execution_units,
1255         arm_get_machine,
1256         arm_get_irg_list,
1257 };
1258
1259 void be_init_arch_arm(void)
1260 {
1261         lc_opt_entry_t *be_grp = lc_opt_get_grp(firm_opt_get_root(), "be");
1262         lc_opt_entry_t *arm_grp = lc_opt_get_grp(be_grp, "arm");
1263
1264         lc_opt_add_table(arm_grp, arm_options);
1265
1266         be_register_isa_if("arm", &arm_isa_if);
1267
1268         arm_init_transform();
1269         arm_init_emitter();
1270 }
1271
1272 BE_REGISTER_MODULE_CONSTRUCTOR(be_init_arch_arm);