nsz Git - libfirm/blob - ir/be/arm/bearch_arm.c

   1 /*
   2  * Copyright (C) 1995-2008 University of Karlsruhe.  All right reserved.
   3  *
   4  * This file is part of libFirm.
   5  *
   6  * This file may be distributed and/or modified under the terms of the
   7  * GNU General Public License version 2 as published by the Free Software
   8  * Foundation and appearing in the file LICENSE.GPL included in the
   9  * packaging of this file.
  10  *
  11  * Licensees holding valid libFirm Professional Edition licenses may use
  12  * this file in accordance with the libFirm Commercial License.
  13  * Agreement provided with the Software.
  14  *
  15  * This file is provided AS IS with NO WARRANTY OF ANY KIND, INCLUDING THE
  16  * WARRANTY OF DESIGN, MERCHANTABILITY AND FITNESS FOR A PARTICULAR
  17  * PURPOSE.
  18  */
  19
  20 /**
  21  * @file
  22  * @brief   The main arm backend driver file.
  23  * @author  Oliver Richter, Tobias Gneist
  24  * @version $Id$
  25  */
  26 #ifdef HAVE_CONFIG_H
  27 #include "config.h"
  28 #endif
  29
  30 #include "lc_opts.h"
  31 #include "lc_opts_enum.h"
  32
  33 #include "pseudo_irg.h"
  34 #include "irgwalk.h"
  35 #include "irprog.h"
  36 #include "irprintf.h"
  37 #include "ircons.h"
  38 #include "irgmod.h"
  39 #include "irgopt.h"
  40 #include "iroptimize.h"
  41 #include "lowering.h"
  42
  43 #include "bitset.h"
  44 #include "debug.h"
  45 #include "irtools.h"
  46
  47 #include "../bearch_t.h"                /* the general register allocator interface */
  48 #include "../benode_t.h"
  49 #include "../belower.h"
  50 #include "../besched_t.h"
  51 #include "be.h"
  52 #include "../beabi.h"
  53 #include "../bemachine.h"
  54 #include "../beilpsched.h"
  55 #include "../bemodule.h"
  56 #include "../beirg_t.h"
  57 #include "../bespillslots.h"
  58 #include "../begnuas.h"
  59
  60 #include "bearch_arm_t.h"
  61
  62 #include "arm_new_nodes.h"           /* arm nodes interface */
  63 #include "gen_arm_regalloc_if.h"     /* the generated interface (register type and class defenitions) */
  64 #include "arm_transform.h"
  65 #include "arm_emitter.h"
  66 #include "arm_map_regs.h"
  67
  68 #define DEBUG_MODULE "firm.be.arm.isa"
  69
  70 /* TODO: ugly, but we need it to get access to the registers assigned to Phi nodes */
  71 static set *cur_reg_set = NULL;
  72
  73 /**************************************************
  74  *                         _ _              _  __
  75  *                        | | |            (_)/ _|
  76  *  _ __ ___  __ _    __ _| | | ___   ___   _| |_
  77  * | '__/ _ \/ _` |  / _` | | |/ _ \ / __| | |  _|
  78  * | | |  __/ (_| | | (_| | | | (_) | (__  | | |
  79  * |_|  \___|\__, |  \__,_|_|_|\___/ \___| |_|_|
  80  *            __/ |
  81  *           |___/
  82  **************************************************/
  83
  84 /**
  85  * Return register requirements for a arm node.
  86  * If the node returns a tuple (mode_T) then the proj's
  87  * will be asked for this information.
  88  */
  89 static const
  90 arch_register_req_t *arm_get_irn_reg_req(const void *self, const ir_node *node,
  91                                          int pos)
  92 {
  93         long               node_pos = pos == -1 ? 0 : pos;
  94         ir_mode           *mode     = get_irn_mode(node);
  95         (void) self;
  96
  97         if (is_Block(node) || mode == mode_X) {
  98                 return arch_no_register_req;
  99         }
 100
 101         if (mode == mode_T && pos < 0) {
 102                 return arch_no_register_req;
 103         }
 104
 105         if (is_Proj(node)) {
 106                 if(mode == mode_M)
 107                         return arch_no_register_req;
 108
 109                 if(pos >= 0) {
 110                         return arch_no_register_req;
 111                 }
 112
 113                 node_pos = (pos == -1) ? get_Proj_proj(node) : pos;
 114                 node     = skip_Proj_const(node);
 115         }
 116
 117         /* get requirements for our own nodes */
 118         if (is_arm_irn(node)) {
 119                 const arch_register_req_t *req;
 120                 if (pos >= 0) {
 121                         req = get_arm_in_req(node, pos);
 122                 } else {
 123                         req = get_arm_out_req(node, node_pos);
 124                 }
 125
 126                 return req;
 127         }
 128
 129         /* unknown should be transformed by now */
 130         assert(!is_Unknown(node));
 131         return arch_no_register_req;
 132 }
 133
 134 static void arm_set_irn_reg(const void *self, ir_node *irn,
 135                             const arch_register_t *reg)
 136 {
 137         int pos = 0;
 138         (void) self;
 139
 140         if (get_irn_mode(irn) == mode_X) {
 141                 return;
 142         }
 143
 144         if (is_Proj(irn)) {
 145                 pos = get_Proj_proj(irn);
 146                 irn = skip_Proj(irn);
 147         }
 148
 149         if (is_arm_irn(irn)) {
 150                 const arch_register_t **slots;
 151
 152                 slots      = get_arm_slots(irn);
 153                 slots[pos] = reg;
 154         }
 155         else {
 156                 /* here we set the registers for the Phi nodes */
 157                 arm_set_firm_reg(irn, reg, cur_reg_set);
 158         }
 159 }
 160
 161 static const arch_register_t *arm_get_irn_reg(const void *self,
 162                                               const ir_node *irn)
 163 {
 164         int pos = 0;
 165         const arch_register_t *reg = NULL;
 166         (void) self;
 167
 168         if (is_Proj(irn)) {
 169
 170                 if (get_irn_mode(irn) == mode_X) {
 171                         return NULL;
 172                 }
 173
 174                 pos = get_Proj_proj(irn);
 175                 irn = skip_Proj_const(irn);
 176         }
 177
 178         if (is_arm_irn(irn)) {
 179                 const arch_register_t **slots;
 180                 slots = get_arm_slots(irn);
 181                 reg   = slots[pos];
 182         }
 183         else {
 184                 reg = arm_get_firm_reg(irn, cur_reg_set);
 185         }
 186
 187         return reg;
 188 }
 189
 190 static arch_irn_class_t arm_classify(const void *self, const ir_node *irn)
 191 {
 192         (void) self;
 193         irn = skip_Proj_const(irn);
 194
 195         if (is_cfop(irn)) {
 196                 return arch_irn_class_branch;
 197         }
 198         else if (is_arm_irn(irn)) {
 199                 return arch_irn_class_normal;
 200         }
 201
 202         return 0;
 203 }
 204
 205 static arch_irn_flags_t arm_get_flags(const void *self, const ir_node *irn)
 206 {
 207         arch_irn_flags_t flags = arch_irn_flags_none;
 208         (void) self;
 209
 210         if(is_Unknown(irn)) {
 211                 return arch_irn_flags_ignore;
 212         }
 213
 214         if (is_Proj(irn) && mode_is_datab(get_irn_mode(irn))) {
 215                 ir_node *pred = get_Proj_pred(irn);
 216                 if (is_arm_irn(pred)) {
 217                         flags = get_arm_out_flags(pred, get_Proj_proj(irn));
 218                 }
 219                 irn = pred;
 220         }
 221
 222         if (is_arm_irn(irn)) {
 223                 flags |= get_arm_flags(irn);
 224         }
 225
 226         return flags;
 227 }
 228
 229 static ir_entity *arm_get_frame_entity(const void *self, const ir_node *irn)
 230 {
 231         (void) self;
 232         (void) irn;
 233         /* TODO: return the entity assigned to the frame */
 234         return NULL;
 235 }
 236
 237 static void arm_set_frame_entity(const void *self, ir_node *irn, ir_entity *ent)
 238 {
 239         (void) self;
 240         (void) irn;
 241         (void) ent;
 242         /* TODO: set the entity assigned to the frame */
 243 }
 244
 245 /**
 246  * This function is called by the generic backend to correct offsets for
 247  * nodes accessing the stack.
 248  */
 249 static void arm_set_stack_bias(const void *self, ir_node *irn, int bias)
 250 {
 251         (void) self;
 252         (void) irn;
 253         (void) bias;
 254         /* TODO: correct offset if irn accesses the stack */
 255 }
 256
 257 static int arm_get_sp_bias(const void *self, const ir_node *irn)
 258 {
 259         (void) self;
 260         (void) irn;
 261         return 0;
 262 }
 263
 264 /* fill register allocator interface */
 265
 266 static const arch_irn_ops_t arm_irn_ops = {
 267         arm_get_irn_reg_req,
 268         arm_set_irn_reg,
 269         arm_get_irn_reg,
 270         arm_classify,
 271         arm_get_flags,
 272         arm_get_frame_entity,
 273         arm_set_frame_entity,
 274         arm_set_stack_bias,
 275         arm_get_sp_bias,
 276         NULL,    /* get_inverse             */
 277         NULL,    /* get_op_estimated_cost   */
 278         NULL,    /* possible_memory_operand */
 279         NULL,    /* perform_memory_operand  */
 280 };
 281
 282 /**************************************************
 283  *                _                         _  __
 284  *               | |                       (_)/ _|
 285  *   ___ ___   __| | ___  __ _  ___ _ __    _| |_
 286  *  / __/ _ \ / _` |/ _ \/ _` |/ _ \ '_ \  | |  _|
 287  * | (_| (_) | (_| |  __/ (_| |  __/ | | | | | |
 288  *  \___\___/ \__,_|\___|\__, |\___|_| |_| |_|_|
 289  *                        __/ |
 290  *                       |___/
 291  **************************************************/
 292
 293 /**
 294  * Transforms the standard Firm graph into
 295  * a ARM firm graph.
 296  */
 297 static void arm_prepare_graph(void *self) {
 298         arm_code_gen_t *cg = self;
 299
 300         /* transform nodes into assembler instructions */
 301         arm_transform_graph(cg);
 302
 303         /* do local optimizations (mainly CSE) */
 304         local_optimize_graph(cg->irg);
 305
 306         if (cg->dump)
 307                 be_dump(cg->irg, "-transformed", dump_ir_block_graph_sched);
 308
 309         /* do code placement, to optimize the position of constants */
 310         place_code(cg->irg);
 311
 312         if (cg->dump)
 313                 be_dump(cg->irg, "-place", dump_ir_block_graph_sched);
 314 }
 315
 316 /**
 317  * Called immediately before emit phase.
 318  */
 319 static void arm_finish_irg(void *self)
 320 {
 321         (void) self;
 322         /* TODO: - fix offsets for nodes accessing stack
 323                          - ...
 324         */
 325 }
 326
 327
 328 /**
 329  * These are some hooks which must be filled but are probably not needed.
 330  */
 331 static void arm_before_sched(void *self)
 332 {
 333         (void) self;
 334         /* Some stuff you need to do after scheduling but before register allocation */
 335 }
 336
 337 static void arm_before_ra(void *self)
 338 {
 339         (void) self;
 340         /* Some stuff you need to do immediately after register allocation */
 341 }
 342
 343 /**
 344  * We transform Spill and Reload here. This needs to be done before
 345  * stack biasing otherwise we would miss the corrected offset for these nodes.
 346  */
 347 static void arm_after_ra(void *self)
 348 {
 349         arm_code_gen_t *cg = self;
 350         be_coalesce_spillslots(cg->birg);
 351 }
 352
 353 /**
 354  * Emits the code, closes the output file and frees
 355  * the code generator interface.
 356  */
 357 static void arm_emit_and_done(void *self) {
 358         arm_code_gen_t *cg = self;
 359         ir_graph       *irg = cg->irg;
 360
 361         arm_gen_routine(cg, irg);
 362
 363         cur_reg_set = NULL;
 364
 365         /* de-allocate code generator */
 366         del_set(cg->reg_set);
 367         free(self);
 368 }
 369
 370 /**
 371  * Move a double floating point value into an integer register.
 372  * Place the move operation into block bl.
 373  *
 374  * Handle some special cases here:
 375  * 1.) A constant: simply split into two
 376  * 2.) A load: simply split into two
 377  */
 378 static ir_node *convert_dbl_to_int(ir_node *bl, ir_node *arg, ir_node *mem,
 379                                    ir_node **resH, ir_node **resL) {
 380         if (is_Const(arg)) {
 381                 tarval *tv = get_Const_tarval(arg);
 382                 unsigned v;
 383
 384                 /* get the upper 32 bits */
 385                 v =            get_tarval_sub_bits(tv, 7);
 386                 v = (v << 8) | get_tarval_sub_bits(tv, 6);
 387                 v = (v << 8) | get_tarval_sub_bits(tv, 5);
 388                 v = (v << 8) | get_tarval_sub_bits(tv, 4);
 389                 *resH = new_Const_long(mode_Is, v);
 390
 391                 /* get the lower 32 bits */
 392                 v =            get_tarval_sub_bits(tv, 3);
 393                 v = (v << 8) | get_tarval_sub_bits(tv, 2);
 394                 v = (v << 8) | get_tarval_sub_bits(tv, 1);
 395                 v = (v << 8) | get_tarval_sub_bits(tv, 0);
 396                 *resL = new_Const_long(mode_Is, v);
 397         }
 398         else if (get_irn_op(skip_Proj(arg)) == op_Load) {
 399                 /* FIXME: handling of low/high depends on LE/BE here */
 400                 assert(0);
 401         }
 402         else {
 403                 ir_graph *irg = current_ir_graph;
 404                 ir_node *conv;
 405
 406                 conv = new_rd_arm_fpaDbl2GP(NULL, irg, bl, arg, mem);
 407                 /* move high/low */
 408                 *resL = new_r_Proj(irg, bl, conv, mode_Is, pn_arm_fpaDbl2GP_low);
 409                 *resH = new_r_Proj(irg, bl, conv, mode_Is, pn_arm_fpaDbl2GP_high);
 410                 mem   = new_r_Proj(irg, bl, conv, mode_M,  pn_arm_fpaDbl2GP_M);
 411         }
 412         return mem;
 413 }
 414
 415 /**
 416  * Move a single floating point value into an integer register.
 417  * Place the move operation into block bl.
 418  *
 419  * Handle some special cases here:
 420  * 1.) A constant: simply move
 421  * 2.) A load: simply load
 422  */
 423 static ir_node *convert_sng_to_int(ir_node *bl, ir_node *arg)
 424 {
 425         (void) bl;
 426
 427         if (is_Const(arg)) {
 428                 tarval *tv = get_Const_tarval(arg);
 429                 unsigned v;
 430
 431                 /* get the lower 32 bits */
 432                 v =            get_tarval_sub_bits(tv, 3);
 433                 v = (v << 8) | get_tarval_sub_bits(tv, 2);
 434                 v = (v << 8) | get_tarval_sub_bits(tv, 1);
 435                 v = (v << 8) | get_tarval_sub_bits(tv, 0);
 436                 return new_Const_long(mode_Is, v);
 437         }
 438         else if (get_irn_op(skip_Proj(arg)) == op_Load) {
 439                 ir_node *load;
 440
 441                 load = skip_Proj(arg);
 442         }
 443         assert(0);
 444         return NULL;
 445 }
 446
 447 /**
 448  * Convert the arguments of a call to support the
 449  * ARM calling convention of general purpose AND floating
 450  * point arguments.
 451  */
 452 static void handle_calls(ir_node *call, void *env)
 453 {
 454         arm_code_gen_t *cg = env;
 455         int i, j, n, size, idx, flag, n_param, n_res, first_variadic;
 456         ir_type *mtp, *new_mtd, *new_tp[5];
 457         ir_node *new_in[5], **in;
 458         ir_node *bl;
 459
 460         if (! is_Call(call))
 461                 return;
 462
 463         /* check, if we need conversions */
 464         n = get_Call_n_params(call);
 465         mtp = get_Call_type(call);
 466         assert(get_method_n_params(mtp) == n);
 467
 468         /* it's always enough to handle the first 4 parameters */
 469         if (n > 4)
 470                 n = 4;
 471         flag = size = idx = 0;
 472         bl = get_nodes_block(call);
 473         for (i = 0; i < n; ++i) {
 474                 ir_type *param_tp = get_method_param_type(mtp, i);
 475
 476                 if (is_compound_type(param_tp)) {
 477                         /* an aggregate parameter: bad case */
 478                         assert(0);
 479                 }
 480                 else {
 481                         /* a primitive parameter */
 482                         ir_mode *mode = get_type_mode(param_tp);
 483
 484                         if (mode_is_float(mode)) {
 485                                 if (get_mode_size_bits(mode) > 32) {
 486                                         ir_node *mem = get_Call_mem(call);
 487
 488                                         /* Beware: ARM wants the high part first */
 489                                         size += 2 * 4;
 490                                         new_tp[idx]   = cg->int_tp;
 491                                         new_tp[idx+1] = cg->int_tp;
 492                                         mem = convert_dbl_to_int(bl, get_Call_param(call, i), mem, &new_in[idx], &new_in[idx+1]);
 493                                         idx += 2;
 494                                         set_Call_mem(call, mem);
 495                                 }
 496                                 else {
 497                                         size += 4;
 498                                         new_tp[idx] = cg->int_tp;
 499                                         new_in[idx] = convert_sng_to_int(bl, get_Call_param(call, i));
 500                                         ++idx;
 501                                 }
 502                                 flag = 1;
 503                         }
 504                         else {
 505                                 size += 4;
 506                                 new_tp[idx] = param_tp;
 507                                 new_in[idx] = get_Call_param(call, i);
 508                                 ++idx;
 509                         }
 510                 }
 511
 512                 if (size >= 16)
 513                         break;
 514         }
 515
 516         /* if flag is NOT set, no need to translate the method type */
 517         if (! flag)
 518                 return;
 519
 520         /* construct a new method type */
 521         n       = i;
 522         n_param = get_method_n_params(mtp) - n + idx;
 523         n_res   = get_method_n_ress(mtp);
 524         new_mtd = new_d_type_method(get_type_ident(mtp), n_param, n_res, get_type_dbg_info(mtp));
 525
 526         for (i = 0; i < idx; ++i)
 527                 set_method_param_type(new_mtd, i, new_tp[i]);
 528         for (i = n, j = idx; i < get_method_n_params(mtp); ++i)
 529                 set_method_param_type(new_mtd, j++, get_method_param_type(mtp, i));
 530         for (i = 0; i < n_res; ++i)
 531                 set_method_res_type(new_mtd, i, get_method_res_type(mtp, i));
 532
 533         set_method_calling_convention(new_mtd, get_method_calling_convention(mtp));
 534         first_variadic = get_method_first_variadic_param_index(mtp);
 535         if (first_variadic >= 0)
 536                 set_method_first_variadic_param_index(new_mtd, first_variadic);
 537
 538         if (is_lowered_type(mtp)) {
 539                 mtp = get_associated_type(mtp);
 540         }
 541         set_lowered_type(mtp, new_mtd);
 542
 543         set_Call_type(call, new_mtd);
 544
 545         /* calculate new in array of the Call */
 546         NEW_ARR_A(ir_node *, in, n_param + 2);
 547         for (i = 0; i < idx; ++i)
 548                 in[2 + i] = new_in[i];
 549         for (i = n, j = idx; i < get_method_n_params(mtp); ++i)
 550                 in[2 + j++] = get_Call_param(call, i);
 551
 552         in[0] = get_Call_mem(call);
 553         in[1] = get_Call_ptr(call);
 554
 555         /* finally, change the call inputs */
 556         set_irn_in(call, n_param + 2, in);
 557 }
 558
 559 /**
 560  * Handle graph transformations before the abi converter does its work.
 561  */
 562 static void arm_before_abi(void *self) {
 563         arm_code_gen_t *cg = self;
 564
 565         irg_walk_graph(cg->irg, NULL, handle_calls, cg);
 566 }
 567
 568 /* forward */
 569 static void *arm_cg_init(be_irg_t *birg);
 570
 571 static const arch_code_generator_if_t arm_code_gen_if = {
 572         arm_cg_init,
 573         NULL,               /* get_pic_base */
 574         arm_before_abi,     /* before abi introduce */
 575         arm_prepare_graph,
 576         NULL,               /* spill */
 577         arm_before_sched,   /* before scheduling hook */
 578         arm_before_ra,      /* before register allocation hook */
 579         arm_after_ra,
 580         arm_finish_irg,
 581         arm_emit_and_done,
 582 };
 583
 584 /**
 585  * Initializes the code generator.
 586  */
 587 static void *arm_cg_init(be_irg_t *birg) {
 588         static ir_type *int_tp = NULL;
 589         arm_isa_t      *isa = (arm_isa_t *)birg->main_env->arch_env.isa;
 590         arm_code_gen_t *cg;
 591
 592         if (! int_tp) {
 593                 /* create an integer type with machine size */
 594                 int_tp = new_type_primitive(new_id_from_chars("int", 3), mode_Is);
 595         }
 596
 597         cg = xmalloc(sizeof(*cg));
 598         cg->impl         = &arm_code_gen_if;
 599         cg->irg          = birg->irg;
 600         cg->reg_set      = new_set(arm_cmp_irn_reg_assoc, 1024);
 601         cg->arch_env     = &birg->main_env->arch_env;
 602         cg->isa          = isa;
 603         cg->birg         = birg;
 604         cg->int_tp       = int_tp;
 605         cg->have_fp_insn = 0;
 606         cg->unknown_gp   = NULL;
 607         cg->unknown_fpa  = NULL;
 608         cg->dump         = (birg->main_env->options->dump_flags & DUMP_BE) ? 1 : 0;
 609
 610         FIRM_DBG_REGISTER(cg->mod, "firm.be.arm.cg");
 611
 612         cur_reg_set = cg->reg_set;
 613
 614         /* enter the current code generator */
 615         isa->cg = cg;
 616
 617         return (arch_code_generator_t *)cg;
 618 }
 619
 620
 621 /**
 622  * Maps all intrinsic calls that the backend support
 623  * and map all instructions the backend did not support
 624  * to runtime calls.
 625  */
 626 static void arm_handle_intrinsics(void) {
 627         ir_type *tp, *int_tp, *uint_tp;
 628         i_record records[8];
 629         int n_records = 0;
 630
 631         runtime_rt rt_iDiv, rt_uDiv, rt_iMod, rt_uMod;
 632
 633 #define ID(x) new_id_from_chars(x, sizeof(x)-1)
 634
 635         int_tp  = new_type_primitive(ID("int"), mode_Is);
 636         uint_tp = new_type_primitive(ID("uint"), mode_Iu);
 637
 638         /* ARM has neither a signed div instruction ... */
 639         {
 640                 i_instr_record *map_Div = &records[n_records++].i_instr;
 641
 642                 tp = new_type_method(ID("rt_iDiv"), 2, 1);
 643                 set_method_param_type(tp, 0, int_tp);
 644                 set_method_param_type(tp, 1, int_tp);
 645                 set_method_res_type(tp, 0, int_tp);
 646
 647                 rt_iDiv.ent             = new_entity(get_glob_type(), ID("__divsi3"), tp);
 648                 set_entity_ld_ident(rt_iDiv.ent, ID("__divsi3"));
 649                 rt_iDiv.mode            = mode_T;
 650                 rt_iDiv.res_mode        = mode_Is;
 651                 rt_iDiv.mem_proj_nr     = pn_Div_M;
 652                 rt_iDiv.regular_proj_nr = pn_Div_X_regular;
 653                 rt_iDiv.exc_proj_nr     = pn_Div_X_except;
 654                 rt_iDiv.exc_mem_proj_nr = pn_Div_M;
 655                 rt_iDiv.res_proj_nr     = pn_Div_res;
 656
 657                 set_entity_visibility(rt_iDiv.ent, visibility_external_allocated);
 658
 659                 map_Div->kind     = INTRINSIC_INSTR;
 660                 map_Div->op       = op_Div;
 661                 map_Div->i_mapper = (i_mapper_func)i_mapper_RuntimeCall;
 662                 map_Div->ctx      = &rt_iDiv;
 663         }
 664         /* ... nor an unsigned div instruction ... */
 665         {
 666                 i_instr_record *map_Div = &records[n_records++].i_instr;
 667
 668                 tp = new_type_method(ID("rt_uDiv"), 2, 1);
 669                 set_method_param_type(tp, 0, uint_tp);
 670                 set_method_param_type(tp, 1, uint_tp);
 671                 set_method_res_type(tp, 0, uint_tp);
 672
 673                 rt_uDiv.ent             = new_entity(get_glob_type(), ID("__udivsi3"), tp);
 674                 set_entity_ld_ident(rt_uDiv.ent, ID("__udivsi3"));
 675                 rt_uDiv.mode            = mode_T;
 676                 rt_uDiv.res_mode        = mode_Iu;
 677                 rt_uDiv.mem_proj_nr     = pn_Div_M;
 678                 rt_uDiv.regular_proj_nr = pn_Div_X_regular;
 679                 rt_uDiv.exc_proj_nr     = pn_Div_X_except;
 680                 rt_uDiv.exc_mem_proj_nr = pn_Div_M;
 681                 rt_uDiv.res_proj_nr     = pn_Div_res;
 682
 683                 set_entity_visibility(rt_uDiv.ent, visibility_external_allocated);
 684
 685                 map_Div->kind     = INTRINSIC_INSTR;
 686                 map_Div->op       = op_Div;
 687                 map_Div->i_mapper = (i_mapper_func)i_mapper_RuntimeCall;
 688                 map_Div->ctx      = &rt_uDiv;
 689         }
 690         /* ... nor a signed mod instruction ... */
 691         {
 692                 i_instr_record *map_Mod = &records[n_records++].i_instr;
 693
 694                 tp = new_type_method(ID("rt_iMod"), 2, 1);
 695                 set_method_param_type(tp, 0, int_tp);
 696                 set_method_param_type(tp, 1, int_tp);
 697                 set_method_res_type(tp, 0, int_tp);
 698
 699                 rt_iMod.ent             = new_entity(get_glob_type(), ID("__modsi3"), tp);
 700                 set_entity_ld_ident(rt_iMod.ent, ID("__modsi3"));
 701                 rt_iMod.mode            = mode_T;
 702                 rt_iMod.res_mode        = mode_Is;
 703                 rt_iMod.mem_proj_nr     = pn_Mod_M;
 704                 rt_iMod.regular_proj_nr = pn_Mod_X_regular;
 705                 rt_iMod.exc_proj_nr     = pn_Mod_X_except;
 706                 rt_iMod.exc_mem_proj_nr = pn_Mod_M;
 707                 rt_iMod.res_proj_nr     = pn_Mod_res;
 708
 709                 set_entity_visibility(rt_iMod.ent, visibility_external_allocated);
 710
 711                 map_Mod->kind     = INTRINSIC_INSTR;
 712                 map_Mod->op       = op_Mod;
 713                 map_Mod->i_mapper = (i_mapper_func)i_mapper_RuntimeCall;
 714                 map_Mod->ctx      = &rt_iMod;
 715         }
 716         /* ... nor an unsigned mod. */
 717         {
 718                 i_instr_record *map_Mod = &records[n_records++].i_instr;
 719
 720                 tp = new_type_method(ID("rt_uMod"), 2, 1);
 721                 set_method_param_type(tp, 0, uint_tp);
 722                 set_method_param_type(tp, 1, uint_tp);
 723                 set_method_res_type(tp, 0, uint_tp);
 724
 725                 rt_uMod.ent             = new_entity(get_glob_type(), ID("__umodsi3"), tp);
 726                 set_entity_ld_ident(rt_uMod.ent, ID("__umodsi3"));
 727                 rt_uMod.mode            = mode_T;
 728                 rt_uMod.res_mode        = mode_Iu;
 729                 rt_uMod.mem_proj_nr     = pn_Mod_M;
 730                 rt_uMod.regular_proj_nr = pn_Mod_X_regular;
 731                 rt_uMod.exc_proj_nr     = pn_Mod_X_except;
 732                 rt_uMod.exc_mem_proj_nr = pn_Mod_M;
 733                 rt_uMod.res_proj_nr     = pn_Mod_res;
 734
 735                 set_entity_visibility(rt_uMod.ent, visibility_external_allocated);
 736
 737                 map_Mod->kind     = INTRINSIC_INSTR;
 738                 map_Mod->op       = op_Mod;
 739                 map_Mod->i_mapper = (i_mapper_func)i_mapper_RuntimeCall;
 740                 map_Mod->ctx      = &rt_uMod;
 741         }
 742
 743         if (n_records > 0)
 744                 lower_intrinsics(records, n_records, /*part_block_used=*/0);
 745 }
 746
 747 /*****************************************************************
 748  *  ____             _                  _   _____  _____
 749  * |  _ \           | |                | | |_   _|/ ____|  /\
 750  * | |_) | __ _  ___| | _____ _ __   __| |   | | | (___   /  \
 751  * |  _ < / _` |/ __| |/ / _ \ '_ \ / _` |   | |  \___ \ / /\ \
 752  * | |_) | (_| | (__|   <  __/ | | | (_| |  _| |_ ____) / ____ \
 753  * |____/ \__,_|\___|_|\_\___|_| |_|\__,_| |_____|_____/_/    \_\
 754  *
 755  *****************************************************************/
 756
 757 static arm_isa_t arm_isa_template = {
 758         {
 759                 &arm_isa_if,           /* isa interface */
 760                 &arm_gp_regs[REG_SP],  /* stack pointer */
 761                 &arm_gp_regs[REG_R11], /* base pointer */
 762                 -1,                    /* stack direction */
 763                 1,                     /* stack alignment for calls */
 764                 NULL,                  /* main environment */
 765                 7,                     /* spill costs */
 766                 5,                     /* reload costs */
 767         },
 768         0,                     /* use generic register names instead of SP, LR, PC */
 769         ARM_FPU_ARCH_FPE,      /* FPU architecture */
 770         NULL,                  /* current code generator */
 771 };
 772
 773 /**
 774  * Initializes the backend ISA and opens the output file.
 775  */
 776 static void *arm_init(FILE *file_handle) {
 777         static int inited = 0;
 778         arm_isa_t *isa;
 779
 780         if(inited)
 781                 return NULL;
 782
 783         isa = xmalloc(sizeof(*isa));
 784         memcpy(isa, &arm_isa_template, sizeof(*isa));
 785
 786         arm_register_init();
 787
 788         isa->cg  = NULL;
 789         be_emit_init(file_handle);
 790
 791         arm_create_opcodes(&arm_irn_ops);
 792         arm_handle_intrinsics();
 793
 794         /* we mark referenced global entities, so we can only emit those which
 795          * are actually referenced. (Note: you mustn't use the type visited flag
 796          * elsewhere in the backend)
 797          */
 798         inc_master_type_visited();
 799
 800         inited = 1;
 801         return isa;
 802 }
 803
 804
 805
 806 /**
 807  * Closes the output file and frees the ISA structure.
 808  */
 809 static void arm_done(void *self) {
 810         arm_isa_t *isa = self;
 811
 812         be_gas_emit_decls(isa->arch_isa.main_env, 1);
 813
 814         be_emit_exit();
 815         free(self);
 816 }
 817
 818
 819 /**
 820  * Report the number of register classes.
 821  * If we don't have fp instructions, report only GP
 822  * here to speed up register allocation (and makes dumps
 823  * smaller and more readable).
 824  */
 825 static unsigned arm_get_n_reg_class(const void *self) {
 826         (void) self;
 827         return N_CLASSES;
 828 }
 829
 830 /**
 831  * Return the register class with requested index.
 832  */
 833 static const arch_register_class_t *arm_get_reg_class(const void *self,
 834                                                       unsigned i) {
 835         (void) self;
 836         assert(i < N_CLASSES);
 837         return &arm_reg_classes[i];
 838 }
 839
 840 /**
 841  * Get the register class which shall be used to store a value of a given mode.
 842  * @param self The this pointer.
 843  * @param mode The mode in question.
 844  * @return A register class which can hold values of the given mode.
 845  */
 846 const arch_register_class_t *arm_get_reg_class_for_mode(const void *self, const ir_mode *mode) {
 847         (void) self;
 848         if (mode_is_float(mode))
 849                 return &arm_reg_classes[CLASS_arm_fpa];
 850         else
 851                 return &arm_reg_classes[CLASS_arm_gp];
 852 }
 853
 854 /**
 855  * Produces the type which sits between the stack args and the locals on the stack.
 856  * it will contain the return address and space to store the old base pointer.
 857  * @return The Firm type modeling the ABI between type.
 858  */
 859 static ir_type *arm_get_between_type(void *self) {
 860         static ir_type *between_type = NULL;
 861         static ir_entity *old_bp_ent = NULL;
 862         (void) self;
 863
 864         if (between_type == NULL) {
 865                 ir_entity *ret_addr_ent;
 866                 ir_type *ret_addr_type = new_type_primitive(new_id_from_str("return_addr"), mode_P);
 867                 ir_type *old_bp_type   = new_type_primitive(new_id_from_str("bp"), mode_P);
 868
 869                 between_type           = new_type_class(new_id_from_str("arm_between_type"));
 870                 old_bp_ent             = new_entity(between_type, new_id_from_str("old_bp"), old_bp_type);
 871                 ret_addr_ent           = new_entity(between_type, new_id_from_str("old_bp"), ret_addr_type);
 872
 873                 set_entity_offset(old_bp_ent, 0);
 874                 set_entity_offset(ret_addr_ent, get_type_size_bytes(old_bp_type));
 875                 set_type_size_bytes(between_type, get_type_size_bytes(old_bp_type) + get_type_size_bytes(ret_addr_type));
 876         }
 877
 878         return between_type;
 879 }
 880
 881
 882 typedef struct {
 883         be_abi_call_flags_bits_t flags;
 884         const arch_env_t *arch_env;
 885         const arch_isa_t *isa;
 886         ir_graph *irg;
 887 } arm_abi_env_t;
 888
 889 static void *arm_abi_init(const be_abi_call_t *call, const arch_env_t *arch_env, ir_graph *irg)
 890 {
 891         arm_abi_env_t *env     = xmalloc(sizeof(env[0]));
 892         be_abi_call_flags_t fl = be_abi_call_get_flags(call);
 893         env->flags    = fl.bits;
 894         env->irg      = irg;
 895         env->arch_env = arch_env;
 896         env->isa      = arch_env->isa;
 897         return env;
 898 }
 899
 900 static void arm_abi_dont_save_regs(void *self, pset *s)
 901 {
 902         arm_abi_env_t *env = self;
 903         if (env->flags.try_omit_fp)
 904                 pset_insert_ptr(s, env->isa->bp);
 905 }
 906
 907
 908
 909 /**
 910  * Build the ARM prolog
 911  */
 912 static const arch_register_t *arm_abi_prologue(void *self, ir_node **mem, pmap *reg_map) {
 913         ir_node *keep, *store;
 914         arm_abi_env_t *env = self;
 915         ir_graph *irg = env->irg;
 916         ir_node *block = get_irg_start_block(irg);
 917         arch_register_class_t *gp = &arm_reg_classes[CLASS_arm_gp];
 918
 919         ir_node *fp = be_abi_reg_map_get(reg_map, env->isa->bp);
 920         ir_node *ip = be_abi_reg_map_get(reg_map, &arm_gp_regs[REG_R12]);
 921         ir_node *sp = be_abi_reg_map_get(reg_map, env->isa->sp);
 922         ir_node *lr = be_abi_reg_map_get(reg_map, &arm_gp_regs[REG_LR]);
 923         ir_node *pc = be_abi_reg_map_get(reg_map, &arm_gp_regs[REG_PC]);
 924
 925         if (env->flags.try_omit_fp)
 926                 return env->isa->sp;
 927
 928         ip = be_new_Copy(gp, irg, block, sp);
 929         arch_set_irn_register(env->arch_env, ip, &arm_gp_regs[REG_R12]);
 930         be_set_constr_single_reg(ip, BE_OUT_POS(0), &arm_gp_regs[REG_R12] );
 931
 932         store = new_rd_arm_StoreStackM4Inc(NULL, irg, block, sp, fp, ip, lr, pc, *mem);
 933
 934         sp = new_r_Proj(irg, block, store, env->isa->sp->reg_class->mode, pn_arm_StoreStackM4Inc_ptr);
 935         arch_set_irn_register(env->arch_env, sp, env->isa->sp);
 936         *mem = new_r_Proj(irg, block, store, mode_M, pn_arm_StoreStackM4Inc_M);
 937
 938         keep = be_new_CopyKeep_single(gp, irg, block, ip, sp, get_irn_mode(ip));
 939         be_node_set_reg_class(keep, 1, gp);
 940         arch_set_irn_register(env->arch_env, keep, &arm_gp_regs[REG_R12]);
 941         be_set_constr_single_reg(keep, BE_OUT_POS(0), &arm_gp_regs[REG_R12] );
 942
 943         fp = new_rd_arm_Sub_i(NULL, irg, block, keep, get_irn_mode(fp), 4);
 944         arch_set_irn_register(env->arch_env, fp, env->isa->bp);
 945
 946         be_abi_reg_map_set(reg_map, env->isa->bp, fp);
 947         be_abi_reg_map_set(reg_map, &arm_gp_regs[REG_R12], keep);
 948         be_abi_reg_map_set(reg_map, env->isa->sp, sp);
 949         be_abi_reg_map_set(reg_map, &arm_gp_regs[REG_LR], lr);
 950         be_abi_reg_map_set(reg_map, &arm_gp_regs[REG_PC], pc);
 951
 952         return env->isa->bp;
 953 }
 954
 955 /**
 956  * Builds the ARM epilogue
 957  */
 958 static void arm_abi_epilogue(void *self, ir_node *bl, ir_node **mem, pmap *reg_map) {
 959         arm_abi_env_t *env = self;
 960         ir_node *curr_sp = be_abi_reg_map_get(reg_map, env->isa->sp);
 961         ir_node *curr_bp = be_abi_reg_map_get(reg_map, env->isa->bp);
 962         ir_node *curr_pc = be_abi_reg_map_get(reg_map, &arm_gp_regs[REG_PC]);
 963         ir_node *curr_lr = be_abi_reg_map_get(reg_map, &arm_gp_regs[REG_LR]);
 964
 965         // TODO: Activate Omit fp in epilogue
 966         if (env->flags.try_omit_fp) {
 967                 curr_sp = be_new_IncSP(env->isa->sp, env->irg, bl, curr_sp, BE_STACK_FRAME_SIZE_SHRINK, 0);
 968                 add_irn_dep(curr_sp, *mem);
 969
 970                 curr_lr = be_new_CopyKeep_single(&arm_reg_classes[CLASS_arm_gp], env->irg, bl, curr_lr, curr_sp, get_irn_mode(curr_lr));
 971                 be_node_set_reg_class(curr_lr, 1, &arm_reg_classes[CLASS_arm_gp]);
 972                 arch_set_irn_register(env->arch_env, curr_lr, &arm_gp_regs[REG_LR]);
 973                 be_set_constr_single_reg(curr_lr, BE_OUT_POS(0), &arm_gp_regs[REG_LR] );
 974
 975                 curr_pc = be_new_Copy(&arm_reg_classes[CLASS_arm_gp], env->irg, bl, curr_lr );
 976                 arch_set_irn_register(env->arch_env, curr_pc, &arm_gp_regs[REG_PC]);
 977                 be_set_constr_single_reg(curr_pc, BE_OUT_POS(0), &arm_gp_regs[REG_PC] );
 978                 be_node_set_flags(curr_pc, BE_OUT_POS(0), arch_irn_flags_ignore);
 979         } else {
 980                 ir_node *sub12_node;
 981                 ir_node *load_node;
 982                 sub12_node = new_rd_arm_Sub_i(NULL, env->irg, bl, curr_bp, mode_Iu, 12);
 983                 // FIXME
 984                 //set_arm_req_out_all(sub12_node, sub12_req);
 985                 arch_set_irn_register(env->arch_env, sub12_node, env->isa->sp);
 986                 load_node = new_rd_arm_LoadStackM3( NULL, env->irg, bl, sub12_node, *mem );
 987                 // FIXME
 988                 //set_arm_req_out(load_node, &arm_default_req_arm_gp_r11, 0);
 989                 //set_arm_req_out(load_node, &arm_default_req_arm_gp_sp, 1);
 990                 //set_arm_req_out(load_node, &arm_default_req_arm_gp_pc, 2);
 991                 curr_bp = new_r_Proj(env->irg, bl, load_node, env->isa->bp->reg_class->mode, pn_arm_LoadStackM3_res0);
 992                 curr_sp = new_r_Proj(env->irg, bl, load_node, env->isa->sp->reg_class->mode, pn_arm_LoadStackM3_res1);
 993                 curr_pc = new_r_Proj(env->irg, bl, load_node, mode_Iu, pn_arm_LoadStackM3_res2);
 994                 *mem    = new_r_Proj(env->irg, bl, load_node, mode_M, pn_arm_LoadStackM3_M);
 995                 arch_set_irn_register(env->arch_env, curr_bp, env->isa->bp);
 996                 arch_set_irn_register(env->arch_env, curr_sp, env->isa->sp);
 997                 arch_set_irn_register(env->arch_env, curr_pc, &arm_gp_regs[REG_PC]);
 998         }
 999         be_abi_reg_map_set(reg_map, env->isa->sp, curr_sp);
1000         be_abi_reg_map_set(reg_map, env->isa->bp, curr_bp);
1001         be_abi_reg_map_set(reg_map, &arm_gp_regs[REG_LR], curr_lr);
1002         be_abi_reg_map_set(reg_map, &arm_gp_regs[REG_PC], curr_pc);
1003 }
1004
1005 static const be_abi_callbacks_t arm_abi_callbacks = {
1006         arm_abi_init,
1007         free,
1008         arm_get_between_type,
1009         arm_abi_dont_save_regs,
1010         arm_abi_prologue,
1011         arm_abi_epilogue,
1012 };
1013
1014
1015 /**
1016  * Get the ABI restrictions for procedure calls.
1017  * @param self        The this pointer.
1018  * @param method_type The type of the method (procedure) in question.
1019  * @param abi         The abi object to be modified
1020  */
1021 void arm_get_call_abi(const void *self, ir_type *method_type, be_abi_call_t *abi) {
1022         ir_type  *tp;
1023         ir_mode  *mode;
1024         int       i;
1025         int       n = get_method_n_params(method_type);
1026         be_abi_call_flags_t call_flags = be_abi_call_get_flags(abi);
1027         (void) self;
1028
1029         /* set abi flags for calls */
1030         call_flags.bits.left_to_right         = 0;
1031         call_flags.bits.store_args_sequential = 0;
1032         /* call_flags.bits.try_omit_fp     don't change this we can handle both */
1033         call_flags.bits.fp_free               = 0;
1034         call_flags.bits.call_has_imm          = 1;  /* IA32 calls can have immediate address */
1035
1036         /* set stack parameter passing style */
1037         be_abi_call_set_flags(abi, call_flags, &arm_abi_callbacks);
1038
1039         for (i = 0; i < n; i++) {
1040                 /* reg = get reg for param i;          */
1041                 /* be_abi_call_param_reg(abi, i, reg); */
1042                 if (i < 4) {
1043                         be_abi_call_param_reg(abi, i, arm_get_RegParam_reg(i));
1044                 } else {
1045                         tp   = get_method_param_type(method_type, i);
1046                         mode = get_type_mode(tp);
1047                         be_abi_call_param_stack(abi, i, mode, 4, 0, 0);
1048                 }
1049         }
1050
1051         /* set return registers */
1052         n = get_method_n_ress(method_type);
1053
1054         assert(n <= 2 && "more than two results not supported");
1055
1056         /* In case of 64bit returns, we will have two 32bit values */
1057         if (n == 2) {
1058                 tp   = get_method_res_type(method_type, 0);
1059                 mode = get_type_mode(tp);
1060
1061                 assert(!mode_is_float(mode) && "two FP results not supported");
1062
1063                 tp   = get_method_res_type(method_type, 1);
1064                 mode = get_type_mode(tp);
1065
1066                 assert(!mode_is_float(mode) && "mixed INT, FP results not supported");
1067
1068                 be_abi_call_res_reg(abi, 0, &arm_gp_regs[REG_R0]);
1069                 be_abi_call_res_reg(abi, 1, &arm_gp_regs[REG_R1]);
1070         } else if (n == 1) {
1071                 const arch_register_t *reg;
1072
1073                 tp   = get_method_res_type(method_type, 0);
1074                 assert(is_atomic_type(tp));
1075                 mode = get_type_mode(tp);
1076
1077                 reg = mode_is_float(mode) ? &arm_fpa_regs[REG_F0] : &arm_gp_regs[REG_R0];
1078                 be_abi_call_res_reg(abi, 0, reg);
1079         }
1080 }
1081
1082 int arm_to_appear_in_schedule(void *block_env, const ir_node *irn) {
1083         (void) block_env;
1084         if(!is_arm_irn(irn))
1085                 return -1;
1086
1087         return 1;
1088 }
1089
1090 /**
1091  * Initializes the code generator interface.
1092  */
1093 static const arch_code_generator_if_t *arm_get_code_generator_if(void *self) {
1094         (void) self;
1095         return &arm_code_gen_if;
1096 }
1097
1098 list_sched_selector_t arm_sched_selector;
1099
1100 /**
1101  * Returns the reg_pressure scheduler with to_appear_in_schedule() over\loaded
1102  */
1103 static const list_sched_selector_t *arm_get_list_sched_selector(const void *self, list_sched_selector_t *selector) {
1104         (void) self;
1105         memcpy(&arm_sched_selector, selector, sizeof(arm_sched_selector));
1106         /* arm_sched_selector.exectime              = arm_sched_exectime; */
1107         arm_sched_selector.to_appear_in_schedule = arm_to_appear_in_schedule;
1108         return &arm_sched_selector;
1109
1110 }
1111
1112 static const ilp_sched_selector_t *arm_get_ilp_sched_selector(const void *self) {
1113         (void) self;
1114         return NULL;
1115 }
1116
1117 /**
1118  * Returns the necessary byte alignment for storing a register of given class.
1119  */
1120 static int arm_get_reg_class_alignment(const void *self, const arch_register_class_t *cls) {
1121         (void) self;
1122         (void) cls;
1123         /* ARM is a 32 bit CPU, no need for other alignment */
1124         return 4;
1125 }
1126
1127 static const be_execution_unit_t ***arm_get_allowed_execution_units(const void *self, const ir_node *irn) {
1128         (void) self;
1129         (void) irn;
1130         /* TODO */
1131         assert(0);
1132         return NULL;
1133 }
1134
1135 static const be_machine_t *arm_get_machine(const void *self) {
1136         (void) self;
1137         /* TODO */
1138         assert(0);
1139         return NULL;
1140 }
1141
1142 /**
1143  * Return irp irgs in the desired order.
1144  */
1145 static ir_graph **arm_get_irg_list(const void *self, ir_graph ***irg_list) {
1146         (void) self;
1147         (void) irg_list;
1148         return NULL;
1149 }
1150
1151 /**
1152  * Allows or disallows the creation of Psi nodes for the given Phi nodes.
1153  * @return 1 if allowed, 0 otherwise
1154  */
1155 static int arm_is_psi_allowed(ir_node *sel, ir_node *phi_list, int i, int j) {
1156         ir_node *cmp, *cmp_a, *phi;
1157         ir_mode *mode;
1158
1159
1160         /* currently Psi support is not implemented */
1161         return 0;
1162
1163 /* we don't want long long Psi */
1164 #define IS_BAD_PSI_MODE(mode) (!mode_is_float(mode) && get_mode_size_bits(mode) > 32)
1165
1166         if (get_irn_mode(sel) != mode_b)
1167                 return 0;
1168
1169         cmp   = get_Proj_pred(sel);
1170         cmp_a = get_Cmp_left(cmp);
1171         mode  = get_irn_mode(cmp_a);
1172
1173         if (IS_BAD_PSI_MODE(mode))
1174                 return 0;
1175
1176         /* check the Phi nodes */
1177         for (phi = phi_list; phi; phi = get_irn_link(phi)) {
1178                 ir_node *pred_i = get_irn_n(phi, i);
1179                 ir_node *pred_j = get_irn_n(phi, j);
1180                 ir_mode *mode_i = get_irn_mode(pred_i);
1181                 ir_mode *mode_j = get_irn_mode(pred_j);
1182
1183                 if (IS_BAD_PSI_MODE(mode_i) || IS_BAD_PSI_MODE(mode_j))
1184                         return 0;
1185         }
1186
1187 #undef IS_BAD_PSI_MODE
1188
1189         return 1;
1190 }
1191
1192 /**
1193  * Returns the libFirm configuration parameter for this backend.
1194  */
1195 static const backend_params *arm_get_libfirm_params(void) {
1196         static const ir_settings_if_conv_t ifconv = {
1197                 4,                    /* maxdepth, doesn't matter for Psi-conversion */
1198                 arm_is_psi_allowed   /* allows or disallows Psi creation for given selector */
1199         };
1200         static ir_settings_arch_dep_t ad = {
1201                 1,    /* allow subs */
1202                 1,        /* Muls are fast enough on ARM but ... */
1203                 31,   /* ... one shift would be possible better */
1204                 NULL, /* no evaluator function */
1205                 0,    /* SMUL is needed, only in Arch M */
1206                 0,    /* UMUL is needed, only in Arch M */
1207                 32,   /* SMUL & UMUL available for 32 bit */
1208         };
1209         static backend_params p = {
1210                 1,     /* need dword lowering */
1211                 0,     /* don't support inline assembler yet */
1212                 NULL,  /* no additional opcodes */
1213                 NULL,  /* will be set later */
1214                 NULL,  /* but yet no creator function */
1215                 NULL,  /* context for create_intrinsic_fkt */
1216                 NULL,  /* will be set below */
1217         };
1218
1219         p.dep_param    = &ad;
1220         p.if_conv_info = &ifconv;
1221         return &p;
1222 }
1223
1224 /* fpu set architectures. */
1225 static const lc_opt_enum_int_items_t arm_fpu_items[] = {
1226         { "softfloat", ARM_FPU_ARCH_SOFTFLOAT },
1227         { "fpe",       ARM_FPU_ARCH_FPE },
1228         { "fpa",       ARM_FPU_ARCH_FPA },
1229         { "vfp1xd",    ARM_FPU_ARCH_VFP_V1xD },
1230         { "vfp1",      ARM_FPU_ARCH_VFP_V1 },
1231         { "vfp2",      ARM_FPU_ARCH_VFP_V2 },
1232         { NULL,        0 }
1233 };
1234
1235 static lc_opt_enum_int_var_t arch_fpu_var = {
1236         &arm_isa_template.fpu_arch, arm_fpu_items
1237 };
1238
1239 static const lc_opt_table_entry_t arm_options[] = {
1240         LC_OPT_ENT_ENUM_INT("fpunit",    "select the floating point unit", &arch_fpu_var),
1241         LC_OPT_ENT_BOOL("gen_reg_names", "use generic register names", &arm_isa_template.gen_reg_names),
1242         LC_OPT_LAST
1243 };
1244
1245 const arch_isa_if_t arm_isa_if = {
1246         arm_init,
1247         arm_done,
1248         arm_get_n_reg_class,
1249         arm_get_reg_class,
1250         arm_get_reg_class_for_mode,
1251         arm_get_call_abi,
1252         arm_get_code_generator_if,
1253         arm_get_list_sched_selector,
1254         arm_get_ilp_sched_selector,
1255         arm_get_reg_class_alignment,
1256         arm_get_libfirm_params,
1257         arm_get_allowed_execution_units,
1258         arm_get_machine,
1259         arm_get_irg_list,
1260 };
1261
1262 void be_init_arch_arm(void)
1263 {
1264         lc_opt_entry_t *be_grp = lc_opt_get_grp(firm_opt_get_root(), "be");
1265         lc_opt_entry_t *arm_grp = lc_opt_get_grp(be_grp, "arm");
1266
1267         lc_opt_add_table(arm_grp, arm_options);
1268
1269         be_register_isa_if("arm", &arm_isa_if);
1270
1271         arm_init_transform();
1272         arm_init_emitter();
1273 }
1274
1275 BE_REGISTER_MODULE_CONSTRUCTOR(be_init_arch_arm);