nsz Git - libfirm/blob - ir/be/arm/bearch_arm.c

   1 /*
   2  * Copyright (C) 1995-2007 University of Karlsruhe.  All right reserved.
   3  *
   4  * This file is part of libFirm.
   5  *
   6  * This file may be distributed and/or modified under the terms of the
   7  * GNU General Public License version 2 as published by the Free Software
   8  * Foundation and appearing in the file LICENSE.GPL included in the
   9  * packaging of this file.
  10  *
  11  * Licensees holding valid libFirm Professional Edition licenses may use
  12  * this file in accordance with the libFirm Commercial License.
  13  * Agreement provided with the Software.
  14  *
  15  * This file is provided AS IS with NO WARRANTY OF ANY KIND, INCLUDING THE
  16  * WARRANTY OF DESIGN, MERCHANTABILITY AND FITNESS FOR A PARTICULAR
  17  * PURPOSE.
  18  */
  19
  20 /**
  21  * @file
  22  * @brief   The main arm backend driver file.
  23  * @author  Oliver Richter, Tobias Gneist
  24  * @version $Id$
  25  */
  26 #ifdef HAVE_CONFIG_H
  27 #include "config.h"
  28 #endif
  29
  30 #include <libcore/lc_opts.h>
  31 #include <libcore/lc_opts_enum.h>
  32
  33 #include "pseudo_irg.h"
  34 #include "irgwalk.h"
  35 #include "irprog.h"
  36 #include "irprintf.h"
  37 #include "ircons.h"
  38 #include "irgmod.h"
  39 #include "irgopt.h"
  40 #include "lowering.h"
  41
  42 #include "bitset.h"
  43 #include "debug.h"
  44
  45 #include "../bearch_t.h"                /* the general register allocator interface */
  46 #include "../benode_t.h"
  47 #include "../belower.h"
  48 #include "../besched_t.h"
  49 #include "be.h"
  50 #include "../beabi.h"
  51 #include "../bemachine.h"
  52 #include "../beilpsched.h"
  53 #include "../bemodule.h"
  54 #include "../beirg_t.h"
  55 #include "../bespillslots.h"
  56 #include "../begnuas.h"
  57
  58 #include "bearch_arm_t.h"
  59
  60 #include "arm_new_nodes.h"           /* arm nodes interface */
  61 #include "gen_arm_regalloc_if.h"     /* the generated interface (register type and class defenitions) */
  62 #include "arm_transform.h"
  63 #include "arm_emitter.h"
  64 #include "arm_map_regs.h"
  65
  66 #define DEBUG_MODULE "firm.be.arm.isa"
  67
  68 /* TODO: ugly, but we need it to get access to the registers assigned to Phi nodes */
  69 static set *cur_reg_set = NULL;
  70
  71 /**************************************************
  72  *                         _ _              _  __
  73  *                        | | |            (_)/ _|
  74  *  _ __ ___  __ _    __ _| | | ___   ___   _| |_
  75  * | '__/ _ \/ _` |  / _` | | |/ _ \ / __| | |  _|
  76  * | | |  __/ (_| | | (_| | | | (_) | (__  | | |
  77  * |_|  \___|\__, |  \__,_|_|_|\___/ \___| |_|_|
  78  *            __/ |
  79  *           |___/
  80  **************************************************/
  81
  82 /**
  83  * Return register requirements for a arm node.
  84  * If the node returns a tuple (mode_T) then the proj's
  85  * will be asked for this information.
  86  */
  87 static const
  88 arch_register_req_t *arm_get_irn_reg_req(const void *self, const ir_node *node,
  89                                          int pos)
  90 {
  91         long               node_pos = pos == -1 ? 0 : pos;
  92         ir_mode           *mode     = get_irn_mode(node);
  93         (void) self;
  94
  95         if (is_Block(node) || mode == mode_X || mode == mode_M) {
  96                 return arch_no_register_req;
  97         }
  98
  99         if (mode == mode_T && pos < 0) {
 100                 return arch_no_register_req;
 101         }
 102
 103         if (is_Proj(node)) {
 104                 /* in case of a proj, we need to get the correct OUT slot */
 105                 /* of the node corresponding to the proj number */
 106                 if(pos >= 0) {
 107                         return arch_no_register_req;
 108                 }
 109
 110                 node_pos = (pos == -1) ? get_Proj_proj(node) : pos;
 111                 node     = skip_Proj_const(node);
 112         }
 113
 114         /* get requirements for our own nodes */
 115         if (is_arm_irn(node)) {
 116                 const arch_register_req_t *req;
 117                 if (pos >= 0) {
 118                         req = get_arm_in_req(node, pos);
 119                 } else {
 120                         req = get_arm_out_req(node, node_pos);
 121                 }
 122
 123                 return req;
 124         }
 125
 126         /* unknown should be transformed by now */
 127         assert(!is_Unknown(node));
 128         return arch_no_register_req;
 129 }
 130
 131 static void arm_set_irn_reg(const void *self, ir_node *irn,
 132                             const arch_register_t *reg)
 133 {
 134         int pos = 0;
 135         (void) self;
 136
 137         if (get_irn_mode(irn) == mode_X) {
 138                 return;
 139         }
 140
 141         if (is_Proj(irn)) {
 142                 pos = get_Proj_proj(irn);
 143                 irn = skip_Proj(irn);
 144         }
 145
 146         if (is_arm_irn(irn)) {
 147                 const arch_register_t **slots;
 148
 149                 slots      = get_arm_slots(irn);
 150                 slots[pos] = reg;
 151         }
 152         else {
 153                 /* here we set the registers for the Phi nodes */
 154                 arm_set_firm_reg(irn, reg, cur_reg_set);
 155         }
 156 }
 157
 158 static const arch_register_t *arm_get_irn_reg(const void *self,
 159                                               const ir_node *irn)
 160 {
 161         int pos = 0;
 162         const arch_register_t *reg = NULL;
 163         (void) self;
 164
 165         if (is_Proj(irn)) {
 166
 167                 if (get_irn_mode(irn) == mode_X) {
 168                         return NULL;
 169                 }
 170
 171                 pos = get_Proj_proj(irn);
 172                 irn = skip_Proj_const(irn);
 173         }
 174
 175         if (is_arm_irn(irn)) {
 176                 const arch_register_t **slots;
 177                 slots = get_arm_slots(irn);
 178                 reg   = slots[pos];
 179         }
 180         else {
 181                 reg = arm_get_firm_reg(irn, cur_reg_set);
 182         }
 183
 184         return reg;
 185 }
 186
 187 static arch_irn_class_t arm_classify(const void *self, const ir_node *irn)
 188 {
 189         (void) self;
 190         irn = skip_Proj_const(irn);
 191
 192         if (is_cfop(irn)) {
 193                 return arch_irn_class_branch;
 194         }
 195         else if (is_arm_irn(irn)) {
 196                 return arch_irn_class_normal;
 197         }
 198
 199         return 0;
 200 }
 201
 202 static arch_irn_flags_t arm_get_flags(const void *self, const ir_node *irn)
 203 {
 204         (void) self;
 205         irn = skip_Proj_const(irn);
 206
 207         if (is_arm_irn(irn)) {
 208                 return get_arm_flags(irn);
 209         }
 210         else if (is_Unknown(irn)) {
 211                 return arch_irn_flags_ignore;
 212         }
 213
 214         return 0;
 215 }
 216
 217 static ir_entity *arm_get_frame_entity(const void *self, const ir_node *irn)
 218 {
 219         (void) self;
 220         (void) irn;
 221         /* TODO: return the entity assigned to the frame */
 222         return NULL;
 223 }
 224
 225 static void arm_set_frame_entity(const void *self, ir_node *irn, ir_entity *ent)
 226 {
 227         (void) self;
 228         (void) irn;
 229         (void) ent;
 230         /* TODO: set the entity assigned to the frame */
 231 }
 232
 233 /**
 234  * This function is called by the generic backend to correct offsets for
 235  * nodes accessing the stack.
 236  */
 237 static void arm_set_stack_bias(const void *self, ir_node *irn, int bias)
 238 {
 239         (void) self;
 240         (void) irn;
 241         (void) bias;
 242         /* TODO: correct offset if irn accesses the stack */
 243 }
 244
 245 static int arm_get_sp_bias(const void *self, const ir_node *irn)
 246 {
 247         (void) self;
 248         (void) irn;
 249         return 0;
 250 }
 251
 252 /* fill register allocator interface */
 253
 254 static const arch_irn_ops_if_t arm_irn_ops_if = {
 255         arm_get_irn_reg_req,
 256         arm_set_irn_reg,
 257         arm_get_irn_reg,
 258         arm_classify,
 259         arm_get_flags,
 260         arm_get_frame_entity,
 261         arm_set_frame_entity,
 262         arm_set_stack_bias,
 263         arm_get_sp_bias,
 264         NULL,    /* get_inverse             */
 265         NULL,    /* get_op_estimated_cost   */
 266         NULL,    /* possible_memory_operand */
 267         NULL,    /* perform_memory_operand  */
 268 };
 269
 270 arm_irn_ops_t arm_irn_ops = {
 271         &arm_irn_ops_if,
 272         NULL
 273 };
 274
 275
 276
 277 /**************************************************
 278  *                _                         _  __
 279  *               | |                       (_)/ _|
 280  *   ___ ___   __| | ___  __ _  ___ _ __    _| |_
 281  *  / __/ _ \ / _` |/ _ \/ _` |/ _ \ '_ \  | |  _|
 282  * | (_| (_) | (_| |  __/ (_| |  __/ | | | | | |
 283  *  \___\___/ \__,_|\___|\__, |\___|_| |_| |_|_|
 284  *                        __/ |
 285  *                       |___/
 286  **************************************************/
 287
 288 /**
 289  * Transforms the standard Firm graph into
 290  * a ARM firm graph.
 291  */
 292 static void arm_prepare_graph(void *self) {
 293         arm_code_gen_t *cg = self;
 294
 295         /* transform nodes into assembler instructions */
 296         arm_transform_graph(cg);
 297
 298         /* do local optimizations (mainly CSE) */
 299         local_optimize_graph(cg->irg);
 300
 301         if (cg->dump)
 302                 be_dump(cg->irg, "-transformed", dump_ir_block_graph_sched);
 303
 304         /* do code placement, to optimize the position of constants */
 305         place_code(cg->irg);
 306
 307         if (cg->dump)
 308                 be_dump(cg->irg, "-place", dump_ir_block_graph_sched);
 309 }
 310
 311 /**
 312  * Called immediately before emit phase.
 313  */
 314 static void arm_finish_irg(void *self)
 315 {
 316         (void) self;
 317         /* TODO: - fix offsets for nodes accessing stack
 318                          - ...
 319         */
 320 }
 321
 322
 323 /**
 324  * These are some hooks which must be filled but are probably not needed.
 325  */
 326 static void arm_before_sched(void *self)
 327 {
 328         (void) self;
 329         /* Some stuff you need to do after scheduling but before register allocation */
 330 }
 331
 332 static void arm_before_ra(void *self)
 333 {
 334         (void) self;
 335         /* Some stuff you need to do immediately after register allocation */
 336 }
 337
 338 /**
 339  * We transform Spill and Reload here. This needs to be done before
 340  * stack biasing otherwise we would miss the corrected offset for these nodes.
 341  */
 342 static void arm_after_ra(void *self)
 343 {
 344         arm_code_gen_t *cg = self;
 345         be_coalesce_spillslots(cg->birg);
 346 }
 347
 348 /**
 349  * Emits the code, closes the output file and frees
 350  * the code generator interface.
 351  */
 352 static void arm_emit_and_done(void *self) {
 353         arm_code_gen_t *cg = self;
 354         ir_graph       *irg = cg->irg;
 355
 356         arm_gen_routine(cg, irg);
 357
 358         cur_reg_set = NULL;
 359
 360         /* de-allocate code generator */
 361         del_set(cg->reg_set);
 362         free(self);
 363 }
 364
 365 /**
 366  * Move a double floating point value into an integer register.
 367  * Place the move operation into block bl.
 368  *
 369  * Handle some special cases here:
 370  * 1.) A constant: simply split into two
 371  * 2.) A load: simply split into two
 372  */
 373 static ir_node *convert_dbl_to_int(ir_node *bl, ir_node *arg, ir_node *mem,
 374                                    ir_node **resH, ir_node **resL) {
 375         if (is_Const(arg)) {
 376                 tarval *tv = get_Const_tarval(arg);
 377                 unsigned v;
 378
 379                 /* get the upper 32 bits */
 380                 v =            get_tarval_sub_bits(tv, 7);
 381                 v = (v << 8) | get_tarval_sub_bits(tv, 6);
 382                 v = (v << 8) | get_tarval_sub_bits(tv, 5);
 383                 v = (v << 8) | get_tarval_sub_bits(tv, 4);
 384                 *resH = new_Const_long(mode_Is, v);
 385
 386                 /* get the lower 32 bits */
 387                 v =            get_tarval_sub_bits(tv, 3);
 388                 v = (v << 8) | get_tarval_sub_bits(tv, 2);
 389                 v = (v << 8) | get_tarval_sub_bits(tv, 1);
 390                 v = (v << 8) | get_tarval_sub_bits(tv, 0);
 391                 *resL = new_Const_long(mode_Is, v);
 392         }
 393         else if (get_irn_op(skip_Proj(arg)) == op_Load) {
 394                 /* FIXME: handling of low/high depends on LE/BE here */
 395                 assert(0);
 396         }
 397         else {
 398                 ir_graph *irg = current_ir_graph;
 399                 ir_node *conv;
 400
 401                 conv = new_rd_arm_fpaDbl2GP(NULL, irg, bl, arg, mem);
 402                 /* move high/low */
 403                 *resL = new_r_Proj(irg, bl, conv, mode_Is, pn_arm_fpaDbl2GP_low);
 404                 *resH = new_r_Proj(irg, bl, conv, mode_Is, pn_arm_fpaDbl2GP_high);
 405                 mem   = new_r_Proj(irg, bl, conv, mode_M,  pn_arm_fpaDbl2GP_M);
 406         }
 407         return mem;
 408 }
 409
 410 /**
 411  * Move a single floating point value into an integer register.
 412  * Place the move operation into block bl.
 413  *
 414  * Handle some special cases here:
 415  * 1.) A constant: simply move
 416  * 2.) A load: simply load
 417  */
 418 static ir_node *convert_sng_to_int(ir_node *bl, ir_node *arg)
 419 {
 420         (void) bl;
 421
 422         if (is_Const(arg)) {
 423                 tarval *tv = get_Const_tarval(arg);
 424                 unsigned v;
 425
 426                 /* get the lower 32 bits */
 427                 v =            get_tarval_sub_bits(tv, 3);
 428                 v = (v << 8) | get_tarval_sub_bits(tv, 2);
 429                 v = (v << 8) | get_tarval_sub_bits(tv, 1);
 430                 v = (v << 8) | get_tarval_sub_bits(tv, 0);
 431                 return new_Const_long(mode_Is, v);
 432         }
 433         else if (get_irn_op(skip_Proj(arg)) == op_Load) {
 434                 ir_node *load;
 435
 436                 load = skip_Proj(arg);
 437         }
 438         assert(0);
 439         return NULL;
 440 }
 441
 442 /**
 443  * Convert the arguments of a call to support the
 444  * ARM calling convention of general purpose AND floating
 445  * point arguments.
 446  */
 447 static void handle_calls(ir_node *call, void *env)
 448 {
 449         arm_code_gen_t *cg = env;
 450         int i, j, n, size, idx, flag, n_param, n_res;
 451         ir_type *mtp, *new_mtd, *new_tp[5];
 452         ir_node *new_in[5], **in;
 453         ir_node *bl;
 454
 455         if (! is_Call(call))
 456                 return;
 457
 458         /* check, if we need conversions */
 459         n = get_Call_n_params(call);
 460         mtp = get_Call_type(call);
 461         assert(get_method_n_params(mtp) == n);
 462
 463         /* it's always enough to handle the first 4 parameters */
 464         if (n > 4)
 465                 n = 4;
 466         flag = size = idx = 0;
 467         bl = get_nodes_block(call);
 468         for (i = 0; i < n; ++i) {
 469                 ir_type *param_tp = get_method_param_type(mtp, i);
 470
 471                 if (is_compound_type(param_tp)) {
 472                         /* an aggregate parameter: bad case */
 473                         assert(0);
 474                 }
 475                 else {
 476                         /* a primitive parameter */
 477                         ir_mode *mode = get_type_mode(param_tp);
 478
 479                         if (mode_is_float(mode)) {
 480                                 if (get_mode_size_bits(mode) > 32) {
 481                                         ir_node *mem = get_Call_mem(call);
 482
 483                                         /* Beware: ARM wants the high part first */
 484                                         size += 2 * 4;
 485                                         new_tp[idx]   = cg->int_tp;
 486                                         new_tp[idx+1] = cg->int_tp;
 487                                         mem = convert_dbl_to_int(bl, get_Call_param(call, i), mem, &new_in[idx], &new_in[idx+1]);
 488                                         idx += 2;
 489                                         set_Call_mem(call, mem);
 490                                 }
 491                                 else {
 492                                         size += 4;
 493                                         new_tp[idx] = cg->int_tp;
 494                                         new_in[idx] = convert_sng_to_int(bl, get_Call_param(call, i));
 495                                         ++idx;
 496                                 }
 497                                 flag = 1;
 498                         }
 499                         else {
 500                                 size += 4;
 501                                 new_tp[idx] = param_tp;
 502                                 new_in[idx] = get_Call_param(call, i);
 503                                 ++idx;
 504                         }
 505                 }
 506
 507                 if (size >= 16)
 508                         break;
 509         }
 510
 511         /* if flag is NOT set, no need to translate the method type */
 512         if (! flag)
 513                 return;
 514
 515         /* construct a new method type */
 516         n       = i;
 517         n_param = get_method_n_params(mtp) - n + idx;
 518         n_res   = get_method_n_ress(mtp);
 519         new_mtd = new_d_type_method(get_type_ident(mtp), n_param, n_res, get_type_dbg_info(mtp));
 520
 521         for (i = 0; i < idx; ++i)
 522                 set_method_param_type(new_mtd, i, new_tp[i]);
 523         for (i = n, j = idx; i < get_method_n_params(mtp); ++i)
 524                 set_method_param_type(new_mtd, j++, get_method_param_type(mtp, i));
 525         for (i = 0; i < n_res; ++i)
 526                 set_method_res_type(new_mtd, i, get_method_res_type(mtp, i));
 527
 528         set_method_calling_convention(new_mtd, get_method_calling_convention(mtp));
 529         set_method_first_variadic_param_index(new_mtd, get_method_first_variadic_param_index(mtp));
 530
 531         if (is_lowered_type(mtp)) {
 532                 mtp = get_associated_type(mtp);
 533         }
 534         set_lowered_type(mtp, new_mtd);
 535
 536         set_Call_type(call, new_mtd);
 537
 538         /* calculate new in array of the Call */
 539         NEW_ARR_A(ir_node *, in, n_param + 2);
 540         for (i = 0; i < idx; ++i)
 541                 in[2 + i] = new_in[i];
 542         for (i = n, j = idx; i < get_method_n_params(mtp); ++i)
 543                 in[2 + j++] = get_Call_param(call, i);
 544
 545         in[0] = get_Call_mem(call);
 546         in[1] = get_Call_ptr(call);
 547
 548         /* finally, change the call inputs */
 549         set_irn_in(call, n_param + 2, in);
 550 }
 551
 552 /**
 553  * Handle graph transformations before the abi converter does its work.
 554  */
 555 static void arm_before_abi(void *self) {
 556         arm_code_gen_t *cg = self;
 557
 558         irg_walk_graph(cg->irg, NULL, handle_calls, cg);
 559 }
 560
 561 /* forward */
 562 static void *arm_cg_init(be_irg_t *birg);
 563
 564 static const arch_code_generator_if_t arm_code_gen_if = {
 565         arm_cg_init,
 566         arm_before_abi,     /* before abi introduce */
 567         arm_prepare_graph,
 568         NULL,               /* spill */
 569         arm_before_sched,   /* before scheduling hook */
 570         arm_before_ra,      /* before register allocation hook */
 571         arm_after_ra,
 572         arm_finish_irg,
 573         arm_emit_and_done,
 574 };
 575
 576 /**
 577  * Initializes the code generator.
 578  */
 579 static void *arm_cg_init(be_irg_t *birg) {
 580         static ir_type *int_tp = NULL;
 581         arm_isa_t      *isa = (arm_isa_t *)birg->main_env->arch_env->isa;
 582         arm_code_gen_t *cg;
 583
 584         if (! int_tp) {
 585                 /* create an integer type with machine size */
 586                 int_tp = new_type_primitive(new_id_from_chars("int", 3), mode_Is);
 587         }
 588
 589         cg = xmalloc(sizeof(*cg));
 590         cg->impl         = &arm_code_gen_if;
 591         cg->irg          = birg->irg;
 592         cg->reg_set      = new_set(arm_cmp_irn_reg_assoc, 1024);
 593         cg->arch_env     = birg->main_env->arch_env;
 594         cg->isa          = isa;
 595         cg->birg         = birg;
 596         cg->int_tp       = int_tp;
 597         cg->have_fp_insn = 0;
 598         cg->dump         = (birg->main_env->options->dump_flags & DUMP_BE) ? 1 : 0;
 599
 600         FIRM_DBG_REGISTER(cg->mod, "firm.be.arm.cg");
 601
 602         cur_reg_set = cg->reg_set;
 603
 604         arm_irn_ops.cg = cg;
 605
 606         /* enter the current code generator */
 607         isa->cg = cg;
 608
 609         return (arch_code_generator_t *)cg;
 610 }
 611
 612
 613 /**
 614  * Maps all intrinsic calls that the backend support
 615  * and map all instructions the backend did not support
 616  * to runtime calls.
 617  */
 618 static void arm_handle_intrinsics(void) {
 619         ir_type *tp, *int_tp, *uint_tp;
 620         i_record records[8];
 621         int n_records = 0;
 622
 623 #define ID(x) new_id_from_chars(x, sizeof(x)-1)
 624
 625         int_tp  = new_type_primitive(ID("int"), mode_Is);
 626         uint_tp = new_type_primitive(ID("uint"), mode_Iu);
 627
 628         /* ARM has neither a signed div instruction ... */
 629         {
 630                 runtime_rt rt_Div;
 631                 i_instr_record *map_Div = &records[n_records++].i_instr;
 632
 633                 tp = new_type_method(ID("rt_iDiv"), 2, 1);
 634                 set_method_param_type(tp, 0, int_tp);
 635                 set_method_param_type(tp, 1, int_tp);
 636                 set_method_res_type(tp, 0, int_tp);
 637
 638                 rt_Div.ent             = new_entity(get_glob_type(), ID("__divsi3"), tp);
 639                 rt_Div.mode            = mode_T;
 640                 rt_Div.res_mode        = mode_Is;
 641                 rt_Div.mem_proj_nr     = pn_Div_M;
 642                 rt_Div.regular_proj_nr = pn_Div_X_regular;
 643                 rt_Div.exc_proj_nr     = pn_Div_X_except;
 644                 rt_Div.exc_mem_proj_nr = pn_Div_M;
 645                 rt_Div.res_proj_nr     = pn_Div_res;
 646
 647                 set_entity_visibility(rt_Div.ent, visibility_external_allocated);
 648
 649                 map_Div->kind     = INTRINSIC_INSTR;
 650                 map_Div->op       = op_Div;
 651                 map_Div->i_mapper = (i_mapper_func)i_mapper_RuntimeCall;
 652                 map_Div->ctx      = &rt_Div;
 653         }
 654         /* ... nor an unsigned div instruction ... */
 655         {
 656                 runtime_rt rt_Div;
 657                 i_instr_record *map_Div = &records[n_records++].i_instr;
 658
 659                 tp = new_type_method(ID("rt_uDiv"), 2, 1);
 660                 set_method_param_type(tp, 0, uint_tp);
 661                 set_method_param_type(tp, 1, uint_tp);
 662                 set_method_res_type(tp, 0, uint_tp);
 663
 664                 rt_Div.ent             = new_entity(get_glob_type(), ID("__udivsi3"), tp);
 665                 rt_Div.mode            = mode_T;
 666                 rt_Div.res_mode        = mode_Iu;
 667                 rt_Div.mem_proj_nr     = pn_Div_M;
 668                 rt_Div.regular_proj_nr = pn_Div_X_regular;
 669                 rt_Div.exc_proj_nr     = pn_Div_X_except;
 670                 rt_Div.exc_mem_proj_nr = pn_Div_M;
 671                 rt_Div.res_proj_nr     = pn_Div_res;
 672
 673                 set_entity_visibility(rt_Div.ent, visibility_external_allocated);
 674
 675                 map_Div->kind     = INTRINSIC_INSTR;
 676                 map_Div->op       = op_Div;
 677                 map_Div->i_mapper = (i_mapper_func)i_mapper_RuntimeCall;
 678                 map_Div->ctx      = &rt_Div;
 679         }
 680         /* ... nor a signed mod instruction ... */
 681         {
 682                 runtime_rt rt_Mod;
 683                 i_instr_record *map_Mod = &records[n_records++].i_instr;
 684
 685                 tp = new_type_method(ID("rt_iMod"), 2, 1);
 686                 set_method_param_type(tp, 0, int_tp);
 687                 set_method_param_type(tp, 1, int_tp);
 688                 set_method_res_type(tp, 0, int_tp);
 689
 690                 rt_Mod.ent             = new_entity(get_glob_type(), ID("__modsi3"), tp);
 691                 rt_Mod.mode            = mode_T;
 692                 rt_Mod.res_mode        = mode_Is;
 693                 rt_Mod.mem_proj_nr     = pn_Mod_M;
 694                 rt_Mod.regular_proj_nr = pn_Mod_X_regular;
 695                 rt_Mod.exc_proj_nr     = pn_Mod_X_except;
 696                 rt_Mod.exc_mem_proj_nr = pn_Mod_M;
 697                 rt_Mod.res_proj_nr     = pn_Mod_res;
 698
 699                 set_entity_visibility(rt_Mod.ent, visibility_external_allocated);
 700
 701                 map_Mod->kind     = INTRINSIC_INSTR;
 702                 map_Mod->op       = op_Mod;
 703                 map_Mod->i_mapper = (i_mapper_func)i_mapper_RuntimeCall;
 704                 map_Mod->ctx      = &rt_Mod;
 705         }
 706         /* ... nor an unsigned mod. */
 707         {
 708                 runtime_rt rt_Mod;
 709                 i_instr_record *map_Mod = &records[n_records++].i_instr;
 710
 711                 tp = new_type_method(ID("rt_uMod"), 2, 1);
 712                 set_method_param_type(tp, 0, uint_tp);
 713                 set_method_param_type(tp, 1, uint_tp);
 714                 set_method_res_type(tp, 0, uint_tp);
 715
 716                 rt_Mod.ent             = new_entity(get_glob_type(), ID("__umodsi3"), tp);
 717                 rt_Mod.mode            = mode_T;
 718                 rt_Mod.res_mode        = mode_Iu;
 719                 rt_Mod.mem_proj_nr     = pn_Mod_M;
 720                 rt_Mod.regular_proj_nr = pn_Mod_X_regular;
 721                 rt_Mod.exc_proj_nr     = pn_Mod_X_except;
 722                 rt_Mod.exc_mem_proj_nr = pn_Mod_M;
 723                 rt_Mod.res_proj_nr     = pn_Mod_res;
 724
 725                 set_entity_visibility(rt_Mod.ent, visibility_external_allocated);
 726
 727                 map_Mod->kind     = INTRINSIC_INSTR;
 728                 map_Mod->op       = op_Mod;
 729                 map_Mod->i_mapper = (i_mapper_func)i_mapper_RuntimeCall;
 730                 map_Mod->ctx      = &rt_Mod;
 731         }
 732
 733         if (n_records > 0)
 734                 lower_intrinsics(records, n_records);
 735 }
 736
 737 /*****************************************************************
 738  *  ____             _                  _   _____  _____
 739  * |  _ \           | |                | | |_   _|/ ____|  /\
 740  * | |_) | __ _  ___| | _____ _ __   __| |   | | | (___   /  \
 741  * |  _ < / _` |/ __| |/ / _ \ '_ \ / _` |   | |  \___ \ / /\ \
 742  * | |_) | (_| | (__|   <  __/ | | | (_| |  _| |_ ____) / ____ \
 743  * |____/ \__,_|\___|_|\_\___|_| |_|\__,_| |_____|_____/_/    \_\
 744  *
 745  *****************************************************************/
 746
 747 static arm_isa_t arm_isa_template = {
 748         {
 749                 &arm_isa_if,           /* isa interface */
 750                 &arm_gp_regs[REG_SP],  /* stack pointer */
 751                 &arm_gp_regs[REG_R11], /* base pointer */
 752                 -1,                    /* stack direction */
 753                 NULL,                  /* main environment */
 754                 7,                     /* spill costs */
 755                 5,                     /* reload costs */
 756         },
 757         0,                     /* use generic register names instead of SP, LR, PC */
 758         ARM_FPU_ARCH_FPE,      /* FPU architecture */
 759         NULL,                  /* current code generator */
 760         NULL_EMITTER,          /* emitter environment */
 761 };
 762
 763 /**
 764  * Initializes the backend ISA and opens the output file.
 765  */
 766 static void *arm_init(FILE *file_handle) {
 767         static int inited = 0;
 768         arm_isa_t *isa;
 769
 770         if(inited)
 771                 return NULL;
 772
 773         isa = xmalloc(sizeof(*isa));
 774         memcpy(isa, &arm_isa_template, sizeof(*isa));
 775
 776         arm_register_init();
 777
 778         isa->cg  = NULL;
 779         be_emit_init_env(&isa->emit, file_handle);
 780
 781         arm_create_opcodes();
 782         arm_register_copy_attr_func();
 783         arm_handle_intrinsics();
 784
 785         /* we mark referenced global entities, so we can only emit those which
 786          * are actually referenced. (Note: you mustn't use the type visited flag
 787          * elsewhere in the backend)
 788          */
 789         inc_master_type_visited();
 790
 791         inited = 1;
 792         return isa;
 793 }
 794
 795
 796
 797 /**
 798  * Closes the output file and frees the ISA structure.
 799  */
 800 static void arm_done(void *self) {
 801         arm_isa_t *isa = self;
 802
 803         be_gas_emit_decls(&isa->emit, isa->arch_isa.main_env, 1);
 804
 805         be_emit_destroy_env(&isa->emit);
 806         free(self);
 807 }
 808
 809
 810 /**
 811  * Report the number of register classes.
 812  * If we don't have fp instructions, report only GP
 813  * here to speed up register allocation (and makes dumps
 814  * smaller and more readable).
 815  */
 816 static int arm_get_n_reg_class(const void *self) {
 817         const arm_isa_t *isa = self;
 818
 819         /* ARGH! is called BEFORE transform */
 820         return 2;
 821         return isa->cg->have_fp_insn ? 2 : 1;
 822 }
 823
 824 /**
 825  * Return the register class with requested index.
 826  */
 827 static const arch_register_class_t *arm_get_reg_class(const void *self, int i) {
 828         (void) self;
 829         return i == 0 ? &arm_reg_classes[CLASS_arm_gp] : &arm_reg_classes[CLASS_arm_fpa];
 830 }
 831
 832 /**
 833  * Get the register class which shall be used to store a value of a given mode.
 834  * @param self The this pointer.
 835  * @param mode The mode in question.
 836  * @return A register class which can hold values of the given mode.
 837  */
 838 const arch_register_class_t *arm_get_reg_class_for_mode(const void *self, const ir_mode *mode) {
 839         if (mode_is_float(mode))
 840                 return &arm_reg_classes[CLASS_arm_fpa];
 841         else
 842                 return &arm_reg_classes[CLASS_arm_gp];
 843 }
 844
 845 /**
 846  * Produces the type which sits between the stack args and the locals on the stack.
 847  * it will contain the return address and space to store the old base pointer.
 848  * @return The Firm type modelling the ABI between type.
 849  */
 850 static ir_type *arm_get_between_type(void *self) {
 851         static ir_type *between_type = NULL;
 852         static ir_entity *old_bp_ent = NULL;
 853
 854         if(!between_type) {
 855                 ir_entity *ret_addr_ent;
 856                 ir_type *ret_addr_type = new_type_primitive(new_id_from_str("return_addr"), mode_P);
 857                 ir_type *old_bp_type   = new_type_primitive(new_id_from_str("bp"), mode_P);
 858
 859                 between_type           = new_type_class(new_id_from_str("arm_between_type"));
 860                 old_bp_ent             = new_entity(between_type, new_id_from_str("old_bp"), old_bp_type);
 861                 ret_addr_ent           = new_entity(between_type, new_id_from_str("old_bp"), ret_addr_type);
 862
 863                 set_entity_offset(old_bp_ent, 0);
 864                 set_entity_offset(ret_addr_ent, get_type_size_bytes(old_bp_type));
 865                 set_type_size_bytes(between_type, get_type_size_bytes(old_bp_type) + get_type_size_bytes(ret_addr_type));
 866         }
 867
 868         return between_type;
 869 }
 870
 871
 872 typedef struct {
 873         be_abi_call_flags_bits_t flags;
 874         const arch_env_t *arch_env;
 875         const arch_isa_t *isa;
 876         ir_graph *irg;
 877 } arm_abi_env_t;
 878
 879 static void *arm_abi_init(const be_abi_call_t *call, const arch_env_t *arch_env, ir_graph *irg)
 880 {
 881         arm_abi_env_t *env     = xmalloc(sizeof(env[0]));
 882         be_abi_call_flags_t fl = be_abi_call_get_flags(call);
 883         env->flags    = fl.bits;
 884         env->irg      = irg;
 885         env->arch_env = arch_env;
 886         env->isa      = arch_env->isa;
 887         return env;
 888 }
 889
 890 static void arm_abi_dont_save_regs(void *self, pset *s)
 891 {
 892         arm_abi_env_t *env = self;
 893         if (env->flags.try_omit_fp)
 894                 pset_insert_ptr(s, env->isa->bp);
 895 }
 896
 897
 898
 899 /**
 900  * Build the ARM prolog
 901  */
 902 static const arch_register_t *arm_abi_prologue(void *self, ir_node **mem, pmap *reg_map) {
 903         ir_node *keep, *store;
 904         arm_abi_env_t *env = self;
 905         ir_graph *irg = env->irg;
 906         ir_node *block = get_irg_start_block(irg);
 907 //      ir_node *regs[16];
 908 //      int n_regs = 0;
 909         arch_register_class_t *gp = &arm_reg_classes[CLASS_arm_gp];
 910
 911         ir_node *fp = be_abi_reg_map_get(reg_map, env->isa->bp);
 912         ir_node *ip = be_abi_reg_map_get(reg_map, &arm_gp_regs[REG_R12]);
 913         ir_node *sp = be_abi_reg_map_get(reg_map, env->isa->sp);
 914         ir_node *lr = be_abi_reg_map_get(reg_map, &arm_gp_regs[REG_LR]);
 915         ir_node *pc = be_abi_reg_map_get(reg_map, &arm_gp_regs[REG_PC]);
 916 //      ir_node *r0 = be_abi_reg_map_get(reg_map, &arm_gp_regs[REG_R0]);
 917 //      ir_node *r1 = be_abi_reg_map_get(reg_map, &arm_gp_regs[REG_R1]);
 918 //      ir_node *r2 = be_abi_reg_map_get(reg_map, &arm_gp_regs[REG_R2]);
 919 //      ir_node *r3 = be_abi_reg_map_get(reg_map, &arm_gp_regs[REG_R3]);
 920
 921         if(env->flags.try_omit_fp)
 922                 return env->isa->sp;
 923
 924         ip = be_new_Copy(gp, irg, block, sp );
 925         arch_set_irn_register(env->arch_env, ip, &arm_gp_regs[REG_R12]);
 926         be_set_constr_single_reg(ip, BE_OUT_POS(0), &arm_gp_regs[REG_R12] );
 927
 928 //      if (r0) regs[n_regs++] = r0;
 929 //      if (r1) regs[n_regs++] = r1;
 930 //      if (r2) regs[n_regs++] = r2;
 931 //      if (r3) regs[n_regs++] = r3;
 932 //      sp = new_r_arm_StoreStackMInc(irg, block, *mem, sp, n_regs, regs, get_irn_mode(sp));
 933 //              set_arm_req_out(sp, &arm_default_req_arm_gp_sp, 0);
 934 //              arch_set_irn_register(env->arch_env, sp, env->isa->sp);
 935         store = new_rd_arm_StoreStackM4Inc(NULL, irg, block, sp, fp, ip, lr, pc, *mem);
 936         // TODO
 937         // set_arm_req_out(store, &arm_default_req_arm_gp_sp, 0);
 938         // arch_set_irn_register(env->arch_env, store, env->isa->sp);
 939
 940         sp = new_r_Proj(irg, block, store, env->isa->sp->reg_class->mode, pn_arm_StoreStackM4Inc_ptr);
 941         arch_set_irn_register(env->arch_env, sp, env->isa->sp);
 942         *mem = new_r_Proj(irg, block, store, mode_M, pn_arm_StoreStackM4Inc_M);
 943
 944         keep = be_new_CopyKeep_single(gp, irg, block, ip, sp, get_irn_mode(ip));
 945         be_node_set_reg_class(keep, 1, gp);
 946         arch_set_irn_register(env->arch_env, keep, &arm_gp_regs[REG_R12]);
 947         be_set_constr_single_reg(keep, BE_OUT_POS(0), &arm_gp_regs[REG_R12] );
 948
 949         fp = new_rd_arm_Sub_i(NULL, irg, block, keep, get_irn_mode(fp),
 950                               new_tarval_from_long(4, get_irn_mode(fp)));
 951         // TODO...
 952         //set_arm_req_out_all(fp, fp_req);
 953         //set_arm_req_out(fp, &arm_default_req_arm_gp_r11, 0);
 954         arch_set_irn_register(env->arch_env, fp, env->isa->bp);
 955
 956 //      be_abi_reg_map_set(reg_map, &arm_gp_regs[REG_R0], r0);
 957 //      be_abi_reg_map_set(reg_map, &arm_gp_regs[REG_R1], r1);
 958 //      be_abi_reg_map_set(reg_map, &arm_gp_regs[REG_R2], r2);
 959 //      be_abi_reg_map_set(reg_map, &arm_gp_regs[REG_R3], r3);
 960         be_abi_reg_map_set(reg_map, env->isa->bp, fp);
 961         be_abi_reg_map_set(reg_map, &arm_gp_regs[REG_R12], keep);
 962         be_abi_reg_map_set(reg_map, env->isa->sp, sp);
 963         be_abi_reg_map_set(reg_map, &arm_gp_regs[REG_LR], lr);
 964         be_abi_reg_map_set(reg_map, &arm_gp_regs[REG_PC], pc);
 965
 966         return env->isa->bp;
 967 }
 968
 969 static void arm_abi_epilogue(void *self, ir_node *bl, ir_node **mem, pmap *reg_map) {
 970         arm_abi_env_t *env = self;
 971         ir_node *curr_sp = be_abi_reg_map_get(reg_map, env->isa->sp);
 972         ir_node *curr_bp = be_abi_reg_map_get(reg_map, env->isa->bp);
 973         ir_node *curr_pc = be_abi_reg_map_get(reg_map, &arm_gp_regs[REG_PC]);
 974         ir_node *curr_lr = be_abi_reg_map_get(reg_map, &arm_gp_regs[REG_LR]);
 975
 976         // TODO: Activate Omit fp in epilogue
 977         if(env->flags.try_omit_fp) {
 978                 curr_sp = be_new_IncSP(env->isa->sp, env->irg, bl, curr_sp, BE_STACK_FRAME_SIZE_SHRINK);
 979                 add_irn_dep(curr_sp, *mem);
 980
 981                 curr_lr = be_new_CopyKeep_single(&arm_reg_classes[CLASS_arm_gp], env->irg, bl, curr_lr, curr_sp, get_irn_mode(curr_lr));
 982                 be_node_set_reg_class(curr_lr, 1, &arm_reg_classes[CLASS_arm_gp]);
 983                 arch_set_irn_register(env->arch_env, curr_lr, &arm_gp_regs[REG_LR]);
 984                 be_set_constr_single_reg(curr_lr, BE_OUT_POS(0), &arm_gp_regs[REG_LR] );
 985
 986                 curr_pc = be_new_Copy(&arm_reg_classes[CLASS_arm_gp], env->irg, bl, curr_lr );
 987                 arch_set_irn_register(env->arch_env, curr_pc, &arm_gp_regs[REG_PC]);
 988                 be_set_constr_single_reg(curr_pc, BE_OUT_POS(0), &arm_gp_regs[REG_PC] );
 989                 be_node_set_flags(curr_pc, BE_OUT_POS(0), arch_irn_flags_ignore);
 990         } else {
 991                 ir_node *sub12_node;
 992                 ir_node *load_node;
 993                 tarval *tv = new_tarval_from_long(12,mode_Iu);
 994                 sub12_node = new_rd_arm_Sub_i(NULL, env->irg, bl, curr_bp, mode_Iu, tv);
 995                 // FIXME
 996                 //set_arm_req_out_all(sub12_node, sub12_req);
 997                 arch_set_irn_register(env->arch_env, sub12_node, env->isa->sp);
 998                 load_node = new_rd_arm_LoadStackM3( NULL, env->irg, bl, sub12_node, *mem );
 999                 // FIXME
1000                 //set_arm_req_out(load_node, &arm_default_req_arm_gp_r11, 0);
1001                 //set_arm_req_out(load_node, &arm_default_req_arm_gp_sp, 1);
1002                 //set_arm_req_out(load_node, &arm_default_req_arm_gp_pc, 2);
1003                 curr_bp = new_r_Proj(env->irg, bl, load_node, env->isa->bp->reg_class->mode, pn_arm_LoadStackM3_res0);
1004                 curr_sp = new_r_Proj(env->irg, bl, load_node, env->isa->sp->reg_class->mode, pn_arm_LoadStackM3_res1);
1005                 curr_pc = new_r_Proj(env->irg, bl, load_node, mode_Iu, pn_arm_LoadStackM3_res2);
1006                 *mem    = new_r_Proj(env->irg, bl, load_node, mode_M, pn_arm_LoadStackM3_M);
1007                 arch_set_irn_register(env->arch_env, curr_bp, env->isa->bp);
1008                 arch_set_irn_register(env->arch_env, curr_sp, env->isa->sp);
1009                 arch_set_irn_register(env->arch_env, curr_pc, &arm_gp_regs[REG_PC]);
1010         }
1011         be_abi_reg_map_set(reg_map, env->isa->sp, curr_sp);
1012         be_abi_reg_map_set(reg_map, env->isa->bp, curr_bp);
1013         be_abi_reg_map_set(reg_map, &arm_gp_regs[REG_LR], curr_lr);
1014         be_abi_reg_map_set(reg_map, &arm_gp_regs[REG_PC], curr_pc);
1015 }
1016
1017 static const be_abi_callbacks_t arm_abi_callbacks = {
1018         arm_abi_init,
1019         free,
1020         arm_get_between_type,
1021         arm_abi_dont_save_regs,
1022         arm_abi_prologue,
1023         arm_abi_epilogue,
1024 };
1025
1026
1027 /**
1028  * Get the ABI restrictions for procedure calls.
1029  * @param self        The this pointer.
1030  * @param method_type The type of the method (procedure) in question.
1031  * @param abi         The abi object to be modified
1032  */
1033 void arm_get_call_abi(const void *self, ir_type *method_type, be_abi_call_t *abi) {
1034         ir_type  *tp;
1035         ir_mode  *mode;
1036         int       i;
1037         int       n = get_method_n_params(method_type);
1038         be_abi_call_flags_t flags = {
1039                 {
1040                         0, /* store from left to right */
1041                         0, /* store arguments sequential */
1042                         1, /* try to omit the frame pointer */
1043                         1, /* the function can use any register as frame pointer */
1044                         1  /* a call can take the callee's address as an immediate */
1045                 }
1046         };
1047
1048         /* set stack parameter passing style */
1049         be_abi_call_set_flags(abi, flags, &arm_abi_callbacks);
1050
1051         for (i = 0; i < n; i++) {
1052                 /* reg = get reg for param i;          */
1053                 /* be_abi_call_param_reg(abi, i, reg); */
1054                 if (i < 4)
1055
1056                         be_abi_call_param_reg(abi, i, arm_get_RegParam_reg(i));
1057                 else
1058                         be_abi_call_param_stack(abi, i, 4, 0, 0);
1059         }
1060
1061         /* default: return value is in R0 resp. F0 */
1062         assert(get_method_n_ress(method_type) < 2);
1063         if (get_method_n_ress(method_type) > 0) {
1064                 tp   = get_method_res_type(method_type, 0);
1065                 mode = get_type_mode(tp);
1066
1067                 be_abi_call_res_reg(abi, 0,
1068                         mode_is_float(mode) ? &arm_fpa_regs[REG_F0] : &arm_gp_regs[REG_R0]);
1069         }
1070 }
1071
1072 static const void *arm_get_irn_ops(const arch_irn_handler_t *self, const ir_node *irn) {
1073         return &arm_irn_ops;
1074 }
1075
1076 const arch_irn_handler_t arm_irn_handler = {
1077         arm_get_irn_ops
1078 };
1079
1080 const arch_irn_handler_t *arm_get_irn_handler(const void *self) {
1081         return &arm_irn_handler;
1082 }
1083
1084 int arm_to_appear_in_schedule(void *block_env, const ir_node *irn) {
1085         if(!is_arm_irn(irn))
1086                 return -1;
1087
1088         return 1;
1089 }
1090
1091 /**
1092  * Initializes the code generator interface.
1093  */
1094 static const arch_code_generator_if_t *arm_get_code_generator_if(void *self) {
1095         return &arm_code_gen_if;
1096 }
1097
1098 list_sched_selector_t arm_sched_selector;
1099
1100 /**
1101  * Returns the reg_pressure scheduler with to_appear_in_schedule() over\loaded
1102  */
1103 static const list_sched_selector_t *arm_get_list_sched_selector(const void *self, list_sched_selector_t *selector) {
1104         memcpy(&arm_sched_selector, reg_pressure_selector, sizeof(list_sched_selector_t));
1105         arm_sched_selector.to_appear_in_schedule = arm_to_appear_in_schedule;
1106         return &arm_sched_selector;
1107 }
1108
1109 static const ilp_sched_selector_t *arm_get_ilp_sched_selector(const void *self) {
1110         return NULL;
1111 }
1112
1113 /**
1114  * Returns the necessary byte alignment for storing a register of given class.
1115  */
1116 static int arm_get_reg_class_alignment(const void *self, const arch_register_class_t *cls) {
1117         /* ARM is a 32 bit CPU, no need for other alignment */
1118         return 4;
1119 }
1120
1121 static const be_execution_unit_t ***arm_get_allowed_execution_units(const void *self, const ir_node *irn) {
1122         /* TODO */
1123         assert(0);
1124         return NULL;
1125 }
1126
1127 static const be_machine_t *arm_get_machine(const void *self) {
1128         /* TODO */
1129         assert(0);
1130         return NULL;
1131 }
1132
1133 /**
1134  * Return irp irgs in the desired order.
1135  */
1136 static ir_graph **arm_get_irg_list(const void *self, ir_graph ***irg_list) {
1137         return NULL;
1138 }
1139
1140 /**
1141  * Returns the libFirm configuration parameter for this backend.
1142  */
1143 static const backend_params *arm_get_libfirm_params(void) {
1144         static arch_dep_params_t ad = {
1145                 1,  /* allow subs */
1146                 1,      /* Muls are fast enough on ARM but ... */
1147                 1,  /* ... one shift would be possible better */
1148                 0,  /* SMUL is needed, only in Arch M*/
1149                 0,  /* UMUL is needed, only in Arch M */
1150                 32, /* SMUL & UMUL available for 32 bit */
1151         };
1152         static backend_params p = {
1153                 1,     /* need dword lowering */
1154                 0,     /* don't support inline assembler yet */
1155                 NULL,  /* no additional opcodes */
1156                 NULL,  /* will be set later */
1157                 NULL,  /* but yet no creator function */
1158                 NULL,  /* context for create_intrinsic_fkt */
1159                 NULL,  /* no if conversion settings */
1160         };
1161
1162         p.dep_param = &ad;
1163         return &p;
1164 }
1165
1166 /* fpu set architectures. */
1167 static const lc_opt_enum_int_items_t arm_fpu_items[] = {
1168         { "softfloat", ARM_FPU_ARCH_SOFTFLOAT },
1169         { "fpe",       ARM_FPU_ARCH_FPE },
1170         { "fpa",       ARM_FPU_ARCH_FPA },
1171         { "vfp1xd",    ARM_FPU_ARCH_VFP_V1xD },
1172         { "vfp1",      ARM_FPU_ARCH_VFP_V1 },
1173         { "vfp2",      ARM_FPU_ARCH_VFP_V2 },
1174         { NULL,        0 }
1175 };
1176
1177 static lc_opt_enum_int_var_t arch_fpu_var = {
1178         &arm_isa_template.fpu_arch, arm_fpu_items
1179 };
1180
1181 static const lc_opt_table_entry_t arm_options[] = {
1182         LC_OPT_ENT_ENUM_INT("fpunit",    "select the floating point unit", &arch_fpu_var),
1183         LC_OPT_ENT_BOOL("gen_reg_names", "use generic register names", &arm_isa_template.gen_reg_names),
1184         { NULL }
1185 };
1186
1187 const arch_isa_if_t arm_isa_if = {
1188         arm_init,
1189         arm_done,
1190         arm_get_n_reg_class,
1191         arm_get_reg_class,
1192         arm_get_reg_class_for_mode,
1193         arm_get_call_abi,
1194         arm_get_irn_handler,
1195         arm_get_code_generator_if,
1196         arm_get_list_sched_selector,
1197         arm_get_ilp_sched_selector,
1198         arm_get_reg_class_alignment,
1199         arm_get_libfirm_params,
1200         arm_get_allowed_execution_units,
1201         arm_get_machine,
1202         arm_get_irg_list,
1203 };
1204
1205 void be_init_arch_arm(void)
1206 {
1207         lc_opt_entry_t *be_grp = lc_opt_get_grp(firm_opt_get_root(), "be");
1208         lc_opt_entry_t *arm_grp = lc_opt_get_grp(be_grp, "arm");
1209
1210         lc_opt_add_table(arm_grp, arm_options);
1211
1212         be_register_isa_if("arm", &arm_isa_if);
1213
1214         arm_init_transform();
1215 }
1216
1217 BE_REGISTER_MODULE_CONSTRUCTOR(be_init_arch_arm);