nsz Git - libfirm/blob - ir/be/arm/bearch_arm.c

   1 /*
   2  * Copyright (C) 1995-2008 University of Karlsruhe.  All right reserved.
   3  *
   4  * This file is part of libFirm.
   5  *
   6  * This file may be distributed and/or modified under the terms of the
   7  * GNU General Public License version 2 as published by the Free Software
   8  * Foundation and appearing in the file LICENSE.GPL included in the
   9  * packaging of this file.
  10  *
  11  * Licensees holding valid libFirm Professional Edition licenses may use
  12  * this file in accordance with the libFirm Commercial License.
  13  * Agreement provided with the Software.
  14  *
  15  * This file is provided AS IS with NO WARRANTY OF ANY KIND, INCLUDING THE
  16  * WARRANTY OF DESIGN, MERCHANTABILITY AND FITNESS FOR A PARTICULAR
  17  * PURPOSE.
  18  */
  19
  20 /**
  21  * @file
  22  * @brief   The main arm backend driver file.
  23  * @author  Oliver Richter, Tobias Gneist
  24  * @version $Id$
  25  */
  26 #ifdef HAVE_CONFIG_H
  27 #include "config.h"
  28 #endif
  29
  30 #include "lc_opts.h"
  31 #include "lc_opts_enum.h"
  32
  33 #include "pseudo_irg.h"
  34 #include "irgwalk.h"
  35 #include "irprog.h"
  36 #include "irprintf.h"
  37 #include "ircons.h"
  38 #include "irgmod.h"
  39 #include "irgopt.h"
  40 #include "iroptimize.h"
  41 #include "lowering.h"
  42 #include "error.h"
  43
  44 #include "bitset.h"
  45 #include "debug.h"
  46 #include "irtools.h"
  47
  48 #include "../bearch_t.h"                /* the general register allocator interface */
  49 #include "../benode_t.h"
  50 #include "../belower.h"
  51 #include "../besched_t.h"
  52 #include "be.h"
  53 #include "../beabi.h"
  54 #include "../bemachine.h"
  55 #include "../beilpsched.h"
  56 #include "../bemodule.h"
  57 #include "../beirg_t.h"
  58 #include "../bespillslots.h"
  59 #include "../begnuas.h"
  60
  61 #include "bearch_arm_t.h"
  62
  63 #include "arm_new_nodes.h"           /* arm nodes interface */
  64 #include "gen_arm_regalloc_if.h"     /* the generated interface (register type and class defenitions) */
  65 #include "arm_transform.h"
  66 #include "arm_optimize.h"
  67 #include "arm_emitter.h"
  68 #include "arm_map_regs.h"
  69
  70 #define DEBUG_MODULE "firm.be.arm.isa"
  71
  72 /* TODO: ugly, but we need it to get access to the registers assigned to Phi nodes */
  73 static set *cur_reg_set = NULL;
  74
  75 /**************************************************
  76  *                         _ _              _  __
  77  *                        | | |            (_)/ _|
  78  *  _ __ ___  __ _    __ _| | | ___   ___   _| |_
  79  * | '__/ _ \/ _` |  / _` | | |/ _ \ / __| | |  _|
  80  * | | |  __/ (_| | | (_| | | | (_) | (__  | | |
  81  * |_|  \___|\__, |  \__,_|_|_|\___/ \___| |_|_|
  82  *            __/ |
  83  *           |___/
  84  **************************************************/
  85
  86 /**
  87  * Return register requirements for a arm node.
  88  * If the node returns a tuple (mode_T) then the proj's
  89  * will be asked for this information.
  90  */
  91 static const arch_register_req_t *arm_get_irn_reg_req(const ir_node *node,
  92                                                       int pos)
  93 {
  94         long               node_pos = pos == -1 ? 0 : pos;
  95         ir_mode           *mode     = get_irn_mode(node);
  96
  97         if (is_Block(node) || mode == mode_X) {
  98                 return arch_no_register_req;
  99         }
 100
 101         if (mode == mode_T && pos < 0) {
 102                 return arch_no_register_req;
 103         }
 104
 105         if (is_Proj(node)) {
 106                 if(mode == mode_M)
 107                         return arch_no_register_req;
 108
 109                 if(pos >= 0) {
 110                         return arch_no_register_req;
 111                 }
 112
 113                 node_pos = (pos == -1) ? get_Proj_proj(node) : pos;
 114                 node     = skip_Proj_const(node);
 115         }
 116
 117         /* get requirements for our own nodes */
 118         if (is_arm_irn(node)) {
 119                 const arch_register_req_t *req;
 120                 if (pos >= 0) {
 121                         req = get_arm_in_req(node, pos);
 122                 } else {
 123                         req = get_arm_out_req(node, node_pos);
 124                 }
 125
 126                 return req;
 127         }
 128
 129         /* unknown should be transformed by now */
 130         assert(!is_Unknown(node));
 131         return arch_no_register_req;
 132 }
 133
 134 static void arm_set_irn_reg(ir_node *irn, const arch_register_t *reg)
 135 {
 136         int pos = 0;
 137
 138         if (get_irn_mode(irn) == mode_X) {
 139                 return;
 140         }
 141
 142         if (is_Proj(irn)) {
 143                 pos = get_Proj_proj(irn);
 144                 irn = skip_Proj(irn);
 145         }
 146
 147         if (is_arm_irn(irn)) {
 148                 const arch_register_t **slots;
 149
 150                 slots      = get_arm_slots(irn);
 151                 slots[pos] = reg;
 152         }
 153         else {
 154                 /* here we set the registers for the Phi nodes */
 155                 arm_set_firm_reg(irn, reg, cur_reg_set);
 156         }
 157 }
 158
 159 static const arch_register_t *arm_get_irn_reg(const ir_node *irn)
 160 {
 161         int pos = 0;
 162         const arch_register_t *reg = NULL;
 163
 164         if (is_Proj(irn)) {
 165
 166                 if (get_irn_mode(irn) == mode_X) {
 167                         return NULL;
 168                 }
 169
 170                 pos = get_Proj_proj(irn);
 171                 irn = skip_Proj_const(irn);
 172         }
 173
 174         if (is_arm_irn(irn)) {
 175                 const arch_register_t **slots;
 176                 slots = get_arm_slots(irn);
 177                 reg   = slots[pos];
 178         }
 179         else {
 180                 reg = arm_get_firm_reg(irn, cur_reg_set);
 181         }
 182
 183         return reg;
 184 }
 185
 186 static arch_irn_class_t arm_classify(const ir_node *irn)
 187 {
 188         irn = skip_Proj_const(irn);
 189
 190         if (is_cfop(irn)) {
 191                 return arch_irn_class_branch;
 192         }
 193         else if (is_arm_irn(irn)) {
 194                 return arch_irn_class_normal;
 195         }
 196
 197         return 0;
 198 }
 199
 200 static arch_irn_flags_t arm_get_flags(const ir_node *irn)
 201 {
 202         arch_irn_flags_t flags = arch_irn_flags_none;
 203
 204         if(is_Unknown(irn)) {
 205                 return arch_irn_flags_ignore;
 206         }
 207
 208         if (is_Proj(irn) && mode_is_datab(get_irn_mode(irn))) {
 209                 ir_node *pred = get_Proj_pred(irn);
 210                 if (is_arm_irn(pred)) {
 211                         flags = get_arm_out_flags(pred, get_Proj_proj(irn));
 212                 }
 213                 irn = pred;
 214         }
 215
 216         if (is_arm_irn(irn)) {
 217                 flags |= get_arm_flags(irn);
 218         }
 219
 220         return flags;
 221 }
 222
 223 static ir_entity *arm_get_frame_entity(const ir_node *irn) {
 224         /* we do NOT transform be_Spill or be_Reload nodes, so we never
 225            have frame access using ARM nodes. */
 226         return NULL;
 227 }
 228
 229 static void arm_set_frame_entity(ir_node *irn, ir_entity *ent) {
 230         panic("arm_set_frame_entity() called. This should not happen.");
 231 }
 232
 233 /**
 234  * This function is called by the generic backend to correct offsets for
 235  * nodes accessing the stack.
 236  */
 237 static void arm_set_stack_bias(ir_node *irn, int bias)
 238 {
 239         (void) irn;
 240         (void) bias;
 241         /* TODO: correct offset if irn accesses the stack */
 242 }
 243
 244 static int arm_get_sp_bias(const ir_node *irn)
 245 {
 246         (void) irn;
 247         return 0;
 248 }
 249
 250 /* fill register allocator interface */
 251
 252 static const arch_irn_ops_t arm_irn_ops = {
 253         arm_get_irn_reg_req,
 254         arm_set_irn_reg,
 255         arm_get_irn_reg,
 256         arm_classify,
 257         arm_get_flags,
 258         arm_get_frame_entity,
 259         arm_set_frame_entity,
 260         arm_set_stack_bias,
 261         arm_get_sp_bias,
 262         NULL,    /* get_inverse             */
 263         NULL,    /* get_op_estimated_cost   */
 264         NULL,    /* possible_memory_operand */
 265         NULL,    /* perform_memory_operand  */
 266 };
 267
 268 /**************************************************
 269  *                _                         _  __
 270  *               | |                       (_)/ _|
 271  *   ___ ___   __| | ___  __ _  ___ _ __    _| |_
 272  *  / __/ _ \ / _` |/ _ \/ _` |/ _ \ '_ \  | |  _|
 273  * | (_| (_) | (_| |  __/ (_| |  __/ | | | | | |
 274  *  \___\___/ \__,_|\___|\__, |\___|_| |_| |_|_|
 275  *                        __/ |
 276  *                       |___/
 277  **************************************************/
 278
 279 /**
 280  * Transforms the standard Firm graph into
 281  * a ARM firm graph.
 282  */
 283 static void arm_prepare_graph(void *self) {
 284         arm_code_gen_t *cg = self;
 285
 286         /* transform nodes into assembler instructions */
 287         arm_transform_graph(cg);
 288
 289         /* do local optimizations (mainly CSE) */
 290         local_optimize_graph(cg->irg);
 291
 292         if (cg->dump)
 293                 be_dump(cg->irg, "-transformed", dump_ir_block_graph_sched);
 294
 295         /* do code placement, to optimize the position of constants */
 296         place_code(cg->irg);
 297
 298         if (cg->dump)
 299                 be_dump(cg->irg, "-place", dump_ir_block_graph_sched);
 300 }
 301
 302 /**
 303  * Called immediately before emit phase.
 304  */
 305 static void arm_finish_irg(void *self)
 306 {
 307         arm_code_gen_t *cg = self;
 308
 309         /* do peephole optimizations and fix stack offsets */
 310         arm_peephole_optimization(cg);
 311 }
 312
 313
 314 /**
 315  * These are some hooks which must be filled but are probably not needed.
 316  */
 317 static void arm_before_sched(void *self)
 318 {
 319         (void) self;
 320         /* Some stuff you need to do after scheduling but before register allocation */
 321 }
 322
 323 static void arm_before_ra(void *self)
 324 {
 325         (void) self;
 326         /* Some stuff you need to do immediately after register allocation */
 327 }
 328
 329 /**
 330  * We transform Spill and Reload here. This needs to be done before
 331  * stack biasing otherwise we would miss the corrected offset for these nodes.
 332  */
 333 static void arm_after_ra(void *self)
 334 {
 335         arm_code_gen_t *cg = self;
 336         be_coalesce_spillslots(cg->birg);
 337 }
 338
 339 /**
 340  * Emits the code, closes the output file and frees
 341  * the code generator interface.
 342  */
 343 static void arm_emit_and_done(void *self) {
 344         arm_code_gen_t *cg = self;
 345         ir_graph       *irg = cg->irg;
 346
 347         arm_gen_routine(cg, irg);
 348
 349         cur_reg_set = NULL;
 350
 351         /* de-allocate code generator */
 352         del_set(cg->reg_set);
 353         free(self);
 354 }
 355
 356 /**
 357  * Move a double floating point value into an integer register.
 358  * Place the move operation into block bl.
 359  *
 360  * Handle some special cases here:
 361  * 1.) A constant: simply split into two
 362  * 2.) A load: simply split into two
 363  */
 364 static ir_node *convert_dbl_to_int(ir_node *bl, ir_node *arg, ir_node *mem,
 365                                    ir_node **resH, ir_node **resL) {
 366         if (is_Const(arg)) {
 367                 tarval *tv = get_Const_tarval(arg);
 368                 unsigned v;
 369
 370                 /* get the upper 32 bits */
 371                 v =            get_tarval_sub_bits(tv, 7);
 372                 v = (v << 8) | get_tarval_sub_bits(tv, 6);
 373                 v = (v << 8) | get_tarval_sub_bits(tv, 5);
 374                 v = (v << 8) | get_tarval_sub_bits(tv, 4);
 375                 *resH = new_Const_long(mode_Is, v);
 376
 377                 /* get the lower 32 bits */
 378                 v =            get_tarval_sub_bits(tv, 3);
 379                 v = (v << 8) | get_tarval_sub_bits(tv, 2);
 380                 v = (v << 8) | get_tarval_sub_bits(tv, 1);
 381                 v = (v << 8) | get_tarval_sub_bits(tv, 0);
 382                 *resL = new_Const_long(mode_Is, v);
 383         }
 384         else if (get_irn_op(skip_Proj(arg)) == op_Load) {
 385                 /* FIXME: handling of low/high depends on LE/BE here */
 386                 assert(0);
 387         }
 388         else {
 389                 ir_graph *irg = current_ir_graph;
 390                 ir_node *conv;
 391
 392                 conv = new_rd_arm_fpaDbl2GP(NULL, irg, bl, arg, mem);
 393                 /* move high/low */
 394                 *resL = new_r_Proj(irg, bl, conv, mode_Is, pn_arm_fpaDbl2GP_low);
 395                 *resH = new_r_Proj(irg, bl, conv, mode_Is, pn_arm_fpaDbl2GP_high);
 396                 mem   = new_r_Proj(irg, bl, conv, mode_M,  pn_arm_fpaDbl2GP_M);
 397         }
 398         return mem;
 399 }
 400
 401 /**
 402  * Move a single floating point value into an integer register.
 403  * Place the move operation into block bl.
 404  *
 405  * Handle some special cases here:
 406  * 1.) A constant: simply move
 407  * 2.) A load: simply load
 408  */
 409 static ir_node *convert_sng_to_int(ir_node *bl, ir_node *arg)
 410 {
 411         (void) bl;
 412
 413         if (is_Const(arg)) {
 414                 tarval *tv = get_Const_tarval(arg);
 415                 unsigned v;
 416
 417                 /* get the lower 32 bits */
 418                 v =            get_tarval_sub_bits(tv, 3);
 419                 v = (v << 8) | get_tarval_sub_bits(tv, 2);
 420                 v = (v << 8) | get_tarval_sub_bits(tv, 1);
 421                 v = (v << 8) | get_tarval_sub_bits(tv, 0);
 422                 return new_Const_long(mode_Is, v);
 423         }
 424         else if (get_irn_op(skip_Proj(arg)) == op_Load) {
 425                 ir_node *load;
 426
 427                 load = skip_Proj(arg);
 428         }
 429         assert(0);
 430         return NULL;
 431 }
 432
 433 /**
 434  * Convert the arguments of a call to support the
 435  * ARM calling convention of general purpose AND floating
 436  * point arguments.
 437  */
 438 static void handle_calls(ir_node *call, void *env)
 439 {
 440         arm_code_gen_t *cg = env;
 441         int i, j, n, size, idx, flag, n_param, n_res, first_variadic;
 442         ir_type *mtp, *new_mtd, *new_tp[5];
 443         ir_node *new_in[5], **in;
 444         ir_node *bl;
 445
 446         if (! is_Call(call))
 447                 return;
 448
 449         /* check, if we need conversions */
 450         n = get_Call_n_params(call);
 451         mtp = get_Call_type(call);
 452         assert(get_method_n_params(mtp) == n);
 453
 454         /* it's always enough to handle the first 4 parameters */
 455         if (n > 4)
 456                 n = 4;
 457         flag = size = idx = 0;
 458         bl = get_nodes_block(call);
 459         for (i = 0; i < n; ++i) {
 460                 ir_type *param_tp = get_method_param_type(mtp, i);
 461
 462                 if (is_compound_type(param_tp)) {
 463                         /* an aggregate parameter: bad case */
 464                         assert(0);
 465                 }
 466                 else {
 467                         /* a primitive parameter */
 468                         ir_mode *mode = get_type_mode(param_tp);
 469
 470                         if (mode_is_float(mode)) {
 471                                 if (get_mode_size_bits(mode) > 32) {
 472                                         ir_node *mem = get_Call_mem(call);
 473
 474                                         /* Beware: ARM wants the high part first */
 475                                         size += 2 * 4;
 476                                         new_tp[idx]   = cg->int_tp;
 477                                         new_tp[idx+1] = cg->int_tp;
 478                                         mem = convert_dbl_to_int(bl, get_Call_param(call, i), mem, &new_in[idx], &new_in[idx+1]);
 479                                         idx += 2;
 480                                         set_Call_mem(call, mem);
 481                                 }
 482                                 else {
 483                                         size += 4;
 484                                         new_tp[idx] = cg->int_tp;
 485                                         new_in[idx] = convert_sng_to_int(bl, get_Call_param(call, i));
 486                                         ++idx;
 487                                 }
 488                                 flag = 1;
 489                         }
 490                         else {
 491                                 size += 4;
 492                                 new_tp[idx] = param_tp;
 493                                 new_in[idx] = get_Call_param(call, i);
 494                                 ++idx;
 495                         }
 496                 }
 497
 498                 if (size >= 16)
 499                         break;
 500         }
 501
 502         /* if flag is NOT set, no need to translate the method type */
 503         if (! flag)
 504                 return;
 505
 506         /* construct a new method type */
 507         n       = i;
 508         n_param = get_method_n_params(mtp) - n + idx;
 509         n_res   = get_method_n_ress(mtp);
 510         new_mtd = new_d_type_method(get_type_ident(mtp), n_param, n_res, get_type_dbg_info(mtp));
 511
 512         for (i = 0; i < idx; ++i)
 513                 set_method_param_type(new_mtd, i, new_tp[i]);
 514         for (i = n, j = idx; i < get_method_n_params(mtp); ++i)
 515                 set_method_param_type(new_mtd, j++, get_method_param_type(mtp, i));
 516         for (i = 0; i < n_res; ++i)
 517                 set_method_res_type(new_mtd, i, get_method_res_type(mtp, i));
 518
 519         set_method_calling_convention(new_mtd, get_method_calling_convention(mtp));
 520         first_variadic = get_method_first_variadic_param_index(mtp);
 521         if (first_variadic >= 0)
 522                 set_method_first_variadic_param_index(new_mtd, first_variadic);
 523
 524         if (is_lowered_type(mtp)) {
 525                 mtp = get_associated_type(mtp);
 526         }
 527         set_lowered_type(mtp, new_mtd);
 528
 529         set_Call_type(call, new_mtd);
 530
 531         /* calculate new in array of the Call */
 532         NEW_ARR_A(ir_node *, in, n_param + 2);
 533         for (i = 0; i < idx; ++i)
 534                 in[2 + i] = new_in[i];
 535         for (i = n, j = idx; i < get_method_n_params(mtp); ++i)
 536                 in[2 + j++] = get_Call_param(call, i);
 537
 538         in[0] = get_Call_mem(call);
 539         in[1] = get_Call_ptr(call);
 540
 541         /* finally, change the call inputs */
 542         set_irn_in(call, n_param + 2, in);
 543 }
 544
 545 /**
 546  * Handle graph transformations before the abi converter does its work.
 547  */
 548 static void arm_before_abi(void *self) {
 549         arm_code_gen_t *cg = self;
 550
 551         irg_walk_graph(cg->irg, NULL, handle_calls, cg);
 552 }
 553
 554 /* forward */
 555 static void *arm_cg_init(be_irg_t *birg);
 556
 557 static const arch_code_generator_if_t arm_code_gen_if = {
 558         arm_cg_init,
 559         NULL,               /* get_pic_base */
 560         arm_before_abi,     /* before abi introduce */
 561         arm_prepare_graph,
 562         NULL,               /* spill */
 563         arm_before_sched,   /* before scheduling hook */
 564         arm_before_ra,      /* before register allocation hook */
 565         arm_after_ra,
 566         arm_finish_irg,
 567         arm_emit_and_done,
 568 };
 569
 570 /**
 571  * Initializes the code generator.
 572  */
 573 static void *arm_cg_init(be_irg_t *birg) {
 574         static ir_type *int_tp = NULL;
 575         arm_isa_t      *isa = (arm_isa_t *)birg->main_env->arch_env;
 576         arm_code_gen_t *cg;
 577
 578         if (! int_tp) {
 579                 /* create an integer type with machine size */
 580                 int_tp = new_type_primitive(new_id_from_chars("int", 3), mode_Is);
 581         }
 582
 583         cg = xmalloc(sizeof(*cg));
 584         cg->impl         = &arm_code_gen_if;
 585         cg->irg          = birg->irg;
 586         cg->reg_set      = new_set(arm_cmp_irn_reg_assoc, 1024);
 587         cg->arch_env     = birg->main_env->arch_env;
 588         cg->isa          = isa;
 589         cg->birg         = birg;
 590         cg->int_tp       = int_tp;
 591         cg->have_fp_insn = 0;
 592         cg->unknown_gp   = NULL;
 593         cg->unknown_fpa  = NULL;
 594         cg->dump         = (birg->main_env->options->dump_flags & DUMP_BE) ? 1 : 0;
 595
 596         FIRM_DBG_REGISTER(cg->mod, "firm.be.arm.cg");
 597
 598         cur_reg_set = cg->reg_set;
 599
 600         /* enter the current code generator */
 601         isa->cg = cg;
 602
 603         return (arch_code_generator_t *)cg;
 604 }
 605
 606
 607 /**
 608  * Maps all intrinsic calls that the backend support
 609  * and map all instructions the backend did not support
 610  * to runtime calls.
 611  */
 612 static void arm_handle_intrinsics(void) {
 613         ir_type *tp, *int_tp, *uint_tp;
 614         i_record records[8];
 615         int n_records = 0;
 616
 617         runtime_rt rt_iDiv, rt_uDiv, rt_iMod, rt_uMod;
 618
 619 #define ID(x) new_id_from_chars(x, sizeof(x)-1)
 620
 621         int_tp  = new_type_primitive(ID("int"), mode_Is);
 622         uint_tp = new_type_primitive(ID("uint"), mode_Iu);
 623
 624         /* ARM has neither a signed div instruction ... */
 625         {
 626                 i_instr_record *map_Div = &records[n_records++].i_instr;
 627
 628                 tp = new_type_method(ID("rt_iDiv"), 2, 1);
 629                 set_method_param_type(tp, 0, int_tp);
 630                 set_method_param_type(tp, 1, int_tp);
 631                 set_method_res_type(tp, 0, int_tp);
 632
 633                 rt_iDiv.ent             = new_entity(get_glob_type(), ID("__divsi3"), tp);
 634                 set_entity_ld_ident(rt_iDiv.ent, ID("__divsi3"));
 635                 rt_iDiv.mode            = mode_T;
 636                 rt_iDiv.res_mode        = mode_Is;
 637                 rt_iDiv.mem_proj_nr     = pn_Div_M;
 638                 rt_iDiv.regular_proj_nr = pn_Div_X_regular;
 639                 rt_iDiv.exc_proj_nr     = pn_Div_X_except;
 640                 rt_iDiv.exc_mem_proj_nr = pn_Div_M;
 641                 rt_iDiv.res_proj_nr     = pn_Div_res;
 642
 643                 set_entity_visibility(rt_iDiv.ent, visibility_external_allocated);
 644
 645                 map_Div->kind     = INTRINSIC_INSTR;
 646                 map_Div->op       = op_Div;
 647                 map_Div->i_mapper = (i_mapper_func)i_mapper_RuntimeCall;
 648                 map_Div->ctx      = &rt_iDiv;
 649         }
 650         /* ... nor an unsigned div instruction ... */
 651         {
 652                 i_instr_record *map_Div = &records[n_records++].i_instr;
 653
 654                 tp = new_type_method(ID("rt_uDiv"), 2, 1);
 655                 set_method_param_type(tp, 0, uint_tp);
 656                 set_method_param_type(tp, 1, uint_tp);
 657                 set_method_res_type(tp, 0, uint_tp);
 658
 659                 rt_uDiv.ent             = new_entity(get_glob_type(), ID("__udivsi3"), tp);
 660                 set_entity_ld_ident(rt_uDiv.ent, ID("__udivsi3"));
 661                 rt_uDiv.mode            = mode_T;
 662                 rt_uDiv.res_mode        = mode_Iu;
 663                 rt_uDiv.mem_proj_nr     = pn_Div_M;
 664                 rt_uDiv.regular_proj_nr = pn_Div_X_regular;
 665                 rt_uDiv.exc_proj_nr     = pn_Div_X_except;
 666                 rt_uDiv.exc_mem_proj_nr = pn_Div_M;
 667                 rt_uDiv.res_proj_nr     = pn_Div_res;
 668
 669                 set_entity_visibility(rt_uDiv.ent, visibility_external_allocated);
 670
 671                 map_Div->kind     = INTRINSIC_INSTR;
 672                 map_Div->op       = op_Div;
 673                 map_Div->i_mapper = (i_mapper_func)i_mapper_RuntimeCall;
 674                 map_Div->ctx      = &rt_uDiv;
 675         }
 676         /* ... nor a signed mod instruction ... */
 677         {
 678                 i_instr_record *map_Mod = &records[n_records++].i_instr;
 679
 680                 tp = new_type_method(ID("rt_iMod"), 2, 1);
 681                 set_method_param_type(tp, 0, int_tp);
 682                 set_method_param_type(tp, 1, int_tp);
 683                 set_method_res_type(tp, 0, int_tp);
 684
 685                 rt_iMod.ent             = new_entity(get_glob_type(), ID("__modsi3"), tp);
 686                 set_entity_ld_ident(rt_iMod.ent, ID("__modsi3"));
 687                 rt_iMod.mode            = mode_T;
 688                 rt_iMod.res_mode        = mode_Is;
 689                 rt_iMod.mem_proj_nr     = pn_Mod_M;
 690                 rt_iMod.regular_proj_nr = pn_Mod_X_regular;
 691                 rt_iMod.exc_proj_nr     = pn_Mod_X_except;
 692                 rt_iMod.exc_mem_proj_nr = pn_Mod_M;
 693                 rt_iMod.res_proj_nr     = pn_Mod_res;
 694
 695                 set_entity_visibility(rt_iMod.ent, visibility_external_allocated);
 696
 697                 map_Mod->kind     = INTRINSIC_INSTR;
 698                 map_Mod->op       = op_Mod;
 699                 map_Mod->i_mapper = (i_mapper_func)i_mapper_RuntimeCall;
 700                 map_Mod->ctx      = &rt_iMod;
 701         }
 702         /* ... nor an unsigned mod. */
 703         {
 704                 i_instr_record *map_Mod = &records[n_records++].i_instr;
 705
 706                 tp = new_type_method(ID("rt_uMod"), 2, 1);
 707                 set_method_param_type(tp, 0, uint_tp);
 708                 set_method_param_type(tp, 1, uint_tp);
 709                 set_method_res_type(tp, 0, uint_tp);
 710
 711                 rt_uMod.ent             = new_entity(get_glob_type(), ID("__umodsi3"), tp);
 712                 set_entity_ld_ident(rt_uMod.ent, ID("__umodsi3"));
 713                 rt_uMod.mode            = mode_T;
 714                 rt_uMod.res_mode        = mode_Iu;
 715                 rt_uMod.mem_proj_nr     = pn_Mod_M;
 716                 rt_uMod.regular_proj_nr = pn_Mod_X_regular;
 717                 rt_uMod.exc_proj_nr     = pn_Mod_X_except;
 718                 rt_uMod.exc_mem_proj_nr = pn_Mod_M;
 719                 rt_uMod.res_proj_nr     = pn_Mod_res;
 720
 721                 set_entity_visibility(rt_uMod.ent, visibility_external_allocated);
 722
 723                 map_Mod->kind     = INTRINSIC_INSTR;
 724                 map_Mod->op       = op_Mod;
 725                 map_Mod->i_mapper = (i_mapper_func)i_mapper_RuntimeCall;
 726                 map_Mod->ctx      = &rt_uMod;
 727         }
 728
 729         if (n_records > 0)
 730                 lower_intrinsics(records, n_records, /*part_block_used=*/0);
 731 }
 732
 733 /*****************************************************************
 734  *  ____             _                  _   _____  _____
 735  * |  _ \           | |                | | |_   _|/ ____|  /\
 736  * | |_) | __ _  ___| | _____ _ __   __| |   | | | (___   /  \
 737  * |  _ < / _` |/ __| |/ / _ \ '_ \ / _` |   | |  \___ \ / /\ \
 738  * | |_) | (_| | (__|   <  __/ | | | (_| |  _| |_ ____) / ____ \
 739  * |____/ \__,_|\___|_|\_\___|_| |_|\__,_| |_____|_____/_/    \_\
 740  *
 741  *****************************************************************/
 742
 743 static arm_isa_t arm_isa_template = {
 744         {
 745                 &arm_isa_if,           /* isa interface */
 746                 &arm_gp_regs[REG_SP],  /* stack pointer */
 747                 &arm_gp_regs[REG_R11], /* base pointer */
 748                 -1,                    /* stack direction */
 749                 2,                     /* power of two stack alignment for calls, 2^2 == 4 */
 750                 NULL,                  /* main environment */
 751                 7,                     /* spill costs */
 752                 5,                     /* reload costs */
 753         },
 754         0,                     /* use generic register names instead of SP, LR, PC */
 755         ARM_FPU_ARCH_FPE,      /* FPU architecture */
 756         NULL,                  /* current code generator */
 757 };
 758
 759 /**
 760  * Initializes the backend ISA and opens the output file.
 761  */
 762 static arch_env_t *arm_init(FILE *file_handle) {
 763         static int inited = 0;
 764         arm_isa_t *isa;
 765
 766         if(inited)
 767                 return NULL;
 768
 769         isa = xmalloc(sizeof(*isa));
 770         memcpy(isa, &arm_isa_template, sizeof(*isa));
 771
 772         arm_register_init();
 773
 774         isa->cg  = NULL;
 775         be_emit_init(file_handle);
 776
 777         arm_create_opcodes(&arm_irn_ops);
 778         arm_handle_intrinsics();
 779
 780         /* we mark referenced global entities, so we can only emit those which
 781          * are actually referenced. (Note: you mustn't use the type visited flag
 782          * elsewhere in the backend)
 783          */
 784         inc_master_type_visited();
 785
 786         inited = 1;
 787         return &isa->arch_env;
 788 }
 789
 790
 791
 792 /**
 793  * Closes the output file and frees the ISA structure.
 794  */
 795 static void arm_done(void *self) {
 796         arm_isa_t *isa = self;
 797
 798         be_gas_emit_decls(isa->arch_env.main_env, 1);
 799
 800         be_emit_exit();
 801         free(self);
 802 }
 803
 804
 805 /**
 806  * Report the number of register classes.
 807  * If we don't have fp instructions, report only GP
 808  * here to speed up register allocation (and makes dumps
 809  * smaller and more readable).
 810  */
 811 static unsigned arm_get_n_reg_class(const void *self) {
 812         (void) self;
 813         return N_CLASSES;
 814 }
 815
 816 /**
 817  * Return the register class with requested index.
 818  */
 819 static const arch_register_class_t *arm_get_reg_class(const void *self,
 820                                                       unsigned i) {
 821         (void) self;
 822         assert(i < N_CLASSES);
 823         return &arm_reg_classes[i];
 824 }
 825
 826 /**
 827  * Get the register class which shall be used to store a value of a given mode.
 828  * @param self The this pointer.
 829  * @param mode The mode in question.
 830  * @return A register class which can hold values of the given mode.
 831  */
 832 const arch_register_class_t *arm_get_reg_class_for_mode(const void *self, const ir_mode *mode) {
 833         (void) self;
 834         if (mode_is_float(mode))
 835                 return &arm_reg_classes[CLASS_arm_fpa];
 836         else
 837                 return &arm_reg_classes[CLASS_arm_gp];
 838 }
 839
 840 /**
 841  * Produces the type which sits between the stack args and the locals on the stack.
 842  * it will contain the return address and space to store the old base pointer.
 843  * @return The Firm type modeling the ABI between type.
 844  */
 845 static ir_type *arm_get_between_type(void *self) {
 846         static ir_type *between_type = NULL;
 847         static ir_entity *old_bp_ent = NULL;
 848         (void) self;
 849
 850         if (between_type == NULL) {
 851                 ir_entity *ret_addr_ent;
 852                 ir_type *ret_addr_type = new_type_primitive(new_id_from_str("return_addr"), mode_P);
 853                 ir_type *old_bp_type   = new_type_primitive(new_id_from_str("bp"), mode_P);
 854
 855                 between_type           = new_type_class(new_id_from_str("arm_between_type"));
 856                 old_bp_ent             = new_entity(between_type, new_id_from_str("old_bp"), old_bp_type);
 857                 ret_addr_ent           = new_entity(between_type, new_id_from_str("old_bp"), ret_addr_type);
 858
 859                 set_entity_offset(old_bp_ent, 0);
 860                 set_entity_offset(ret_addr_ent, get_type_size_bytes(old_bp_type));
 861                 set_type_size_bytes(between_type, get_type_size_bytes(old_bp_type) + get_type_size_bytes(ret_addr_type));
 862         }
 863
 864         return between_type;
 865 }
 866
 867
 868 typedef struct {
 869         be_abi_call_flags_bits_t flags;
 870         const arch_env_t *arch_env;
 871         ir_graph *irg;
 872 } arm_abi_env_t;
 873
 874 static void *arm_abi_init(const be_abi_call_t *call, const arch_env_t *arch_env, ir_graph *irg)
 875 {
 876         arm_abi_env_t *env     = xmalloc(sizeof(env[0]));
 877         be_abi_call_flags_t fl = be_abi_call_get_flags(call);
 878         env->flags    = fl.bits;
 879         env->irg      = irg;
 880         env->arch_env = arch_env;
 881         return env;
 882 }
 883
 884 static void arm_abi_dont_save_regs(void *self, pset *s)
 885 {
 886         arm_abi_env_t *env = self;
 887         if (env->flags.try_omit_fp)
 888                 pset_insert_ptr(s, env->arch_env->bp);
 889 }
 890
 891
 892
 893 /**
 894  * Build the ARM prolog
 895  */
 896 static const arch_register_t *arm_abi_prologue(void *self, ir_node **mem, pmap *reg_map) {
 897         ir_node *keep, *store;
 898         arm_abi_env_t *env = self;
 899         ir_graph *irg = env->irg;
 900         ir_node *block = get_irg_start_block(irg);
 901         arch_register_class_t *gp = &arm_reg_classes[CLASS_arm_gp];
 902
 903         ir_node *fp = be_abi_reg_map_get(reg_map, env->arch_env->bp);
 904         ir_node *ip = be_abi_reg_map_get(reg_map, &arm_gp_regs[REG_R12]);
 905         ir_node *sp = be_abi_reg_map_get(reg_map, env->arch_env->sp);
 906         ir_node *lr = be_abi_reg_map_get(reg_map, &arm_gp_regs[REG_LR]);
 907         ir_node *pc = be_abi_reg_map_get(reg_map, &arm_gp_regs[REG_PC]);
 908
 909         if (env->flags.try_omit_fp)
 910                 return env->arch_env->sp;
 911
 912         ip = be_new_Copy(gp, irg, block, sp);
 913         arch_set_irn_register(env->arch_env, ip, &arm_gp_regs[REG_R12]);
 914         be_set_constr_single_reg(ip, BE_OUT_POS(0), &arm_gp_regs[REG_R12] );
 915
 916         store = new_rd_arm_StoreStackM4Inc(NULL, irg, block, sp, fp, ip, lr, pc, *mem);
 917
 918         sp = new_r_Proj(irg, block, store, env->arch_env->sp->reg_class->mode, pn_arm_StoreStackM4Inc_ptr);
 919         arch_set_irn_register(env->arch_env, sp, env->arch_env->sp);
 920         *mem = new_r_Proj(irg, block, store, mode_M, pn_arm_StoreStackM4Inc_M);
 921
 922         keep = be_new_CopyKeep_single(gp, irg, block, ip, sp, get_irn_mode(ip));
 923         be_node_set_reg_class(keep, 1, gp);
 924         arch_set_irn_register(env->arch_env, keep, &arm_gp_regs[REG_R12]);
 925         be_set_constr_single_reg(keep, BE_OUT_POS(0), &arm_gp_regs[REG_R12] );
 926
 927         fp = new_rd_arm_Sub_i(NULL, irg, block, keep, get_irn_mode(fp), 4);
 928         arch_set_irn_register(env->arch_env, fp, env->arch_env->bp);
 929
 930         be_abi_reg_map_set(reg_map, env->arch_env->bp, fp);
 931         be_abi_reg_map_set(reg_map, &arm_gp_regs[REG_R12], keep);
 932         be_abi_reg_map_set(reg_map, env->arch_env->sp, sp);
 933         be_abi_reg_map_set(reg_map, &arm_gp_regs[REG_LR], lr);
 934         be_abi_reg_map_set(reg_map, &arm_gp_regs[REG_PC], pc);
 935
 936         return env->arch_env->bp;
 937 }
 938
 939 /**
 940  * Builds the ARM epilogue
 941  */
 942 static void arm_abi_epilogue(void *self, ir_node *bl, ir_node **mem, pmap *reg_map) {
 943         arm_abi_env_t *env = self;
 944         ir_node *curr_sp = be_abi_reg_map_get(reg_map, env->arch_env->sp);
 945         ir_node *curr_bp = be_abi_reg_map_get(reg_map, env->arch_env->bp);
 946         ir_node *curr_pc = be_abi_reg_map_get(reg_map, &arm_gp_regs[REG_PC]);
 947         ir_node *curr_lr = be_abi_reg_map_get(reg_map, &arm_gp_regs[REG_LR]);
 948
 949         // TODO: Activate Omit fp in epilogue
 950         if (env->flags.try_omit_fp) {
 951                 curr_sp = be_new_IncSP(env->arch_env->sp, env->irg, bl, curr_sp, BE_STACK_FRAME_SIZE_SHRINK, 0);
 952                 add_irn_dep(curr_sp, *mem);
 953
 954                 curr_lr = be_new_CopyKeep_single(&arm_reg_classes[CLASS_arm_gp], env->irg, bl, curr_lr, curr_sp, get_irn_mode(curr_lr));
 955                 be_node_set_reg_class(curr_lr, 1, &arm_reg_classes[CLASS_arm_gp]);
 956                 arch_set_irn_register(env->arch_env, curr_lr, &arm_gp_regs[REG_LR]);
 957                 be_set_constr_single_reg(curr_lr, BE_OUT_POS(0), &arm_gp_regs[REG_LR] );
 958
 959                 curr_pc = be_new_Copy(&arm_reg_classes[CLASS_arm_gp], env->irg, bl, curr_lr );
 960                 arch_set_irn_register(env->arch_env, curr_pc, &arm_gp_regs[REG_PC]);
 961                 be_set_constr_single_reg(curr_pc, BE_OUT_POS(0), &arm_gp_regs[REG_PC] );
 962                 be_node_set_flags(curr_pc, BE_OUT_POS(0), arch_irn_flags_ignore);
 963         } else {
 964                 ir_node *sub12_node;
 965                 ir_node *load_node;
 966                 sub12_node = new_rd_arm_Sub_i(NULL, env->irg, bl, curr_bp, mode_Iu, 12);
 967                 // FIXME
 968                 //set_arm_req_out_all(sub12_node, sub12_req);
 969                 arch_set_irn_register(env->arch_env, sub12_node, env->arch_env->sp);
 970                 load_node = new_rd_arm_LoadStackM3( NULL, env->irg, bl, sub12_node, *mem );
 971                 // FIXME
 972                 //set_arm_req_out(load_node, &arm_default_req_arm_gp_r11, 0);
 973                 //set_arm_req_out(load_node, &arm_default_req_arm_gp_sp, 1);
 974                 //set_arm_req_out(load_node, &arm_default_req_arm_gp_pc, 2);
 975                 curr_bp = new_r_Proj(env->irg, bl, load_node, env->arch_env->bp->reg_class->mode, pn_arm_LoadStackM3_res0);
 976                 curr_sp = new_r_Proj(env->irg, bl, load_node, env->arch_env->sp->reg_class->mode, pn_arm_LoadStackM3_res1);
 977                 curr_pc = new_r_Proj(env->irg, bl, load_node, mode_Iu, pn_arm_LoadStackM3_res2);
 978                 *mem    = new_r_Proj(env->irg, bl, load_node, mode_M, pn_arm_LoadStackM3_M);
 979                 arch_set_irn_register(env->arch_env, curr_bp, env->arch_env->bp);
 980                 arch_set_irn_register(env->arch_env, curr_sp, env->arch_env->sp);
 981                 arch_set_irn_register(env->arch_env, curr_pc, &arm_gp_regs[REG_PC]);
 982         }
 983         be_abi_reg_map_set(reg_map, env->arch_env->sp, curr_sp);
 984         be_abi_reg_map_set(reg_map, env->arch_env->bp, curr_bp);
 985         be_abi_reg_map_set(reg_map, &arm_gp_regs[REG_LR], curr_lr);
 986         be_abi_reg_map_set(reg_map, &arm_gp_regs[REG_PC], curr_pc);
 987 }
 988
 989 static const be_abi_callbacks_t arm_abi_callbacks = {
 990         arm_abi_init,
 991         free,
 992         arm_get_between_type,
 993         arm_abi_dont_save_regs,
 994         arm_abi_prologue,
 995         arm_abi_epilogue,
 996 };
 997
 998
 999 /**
1000  * Get the ABI restrictions for procedure calls.
1001  * @param self        The this pointer.
1002  * @param method_type The type of the method (procedure) in question.
1003  * @param abi         The abi object to be modified
1004  */
1005 void arm_get_call_abi(const void *self, ir_type *method_type, be_abi_call_t *abi) {
1006         ir_type  *tp;
1007         ir_mode  *mode;
1008         int       i;
1009         int       n = get_method_n_params(method_type);
1010         be_abi_call_flags_t call_flags = be_abi_call_get_flags(abi);
1011         (void) self;
1012
1013         /* set abi flags for calls */
1014         call_flags.bits.left_to_right         = 0;
1015         call_flags.bits.store_args_sequential = 0;
1016         /* call_flags.bits.try_omit_fp     don't change this we can handle both */
1017         call_flags.bits.fp_free               = 0;
1018         call_flags.bits.call_has_imm          = 1;  /* IA32 calls can have immediate address */
1019
1020         /* set stack parameter passing style */
1021         be_abi_call_set_flags(abi, call_flags, &arm_abi_callbacks);
1022
1023         for (i = 0; i < n; i++) {
1024                 /* reg = get reg for param i;          */
1025                 /* be_abi_call_param_reg(abi, i, reg); */
1026                 if (i < 4) {
1027                         be_abi_call_param_reg(abi, i, arm_get_RegParam_reg(i));
1028                 } else {
1029                         tp   = get_method_param_type(method_type, i);
1030                         mode = get_type_mode(tp);
1031                         be_abi_call_param_stack(abi, i, mode, 4, 0, 0);
1032                 }
1033         }
1034
1035         /* set return registers */
1036         n = get_method_n_ress(method_type);
1037
1038         assert(n <= 2 && "more than two results not supported");
1039
1040         /* In case of 64bit returns, we will have two 32bit values */
1041         if (n == 2) {
1042                 tp   = get_method_res_type(method_type, 0);
1043                 mode = get_type_mode(tp);
1044
1045                 assert(!mode_is_float(mode) && "two FP results not supported");
1046
1047                 tp   = get_method_res_type(method_type, 1);
1048                 mode = get_type_mode(tp);
1049
1050                 assert(!mode_is_float(mode) && "mixed INT, FP results not supported");
1051
1052                 be_abi_call_res_reg(abi, 0, &arm_gp_regs[REG_R0]);
1053                 be_abi_call_res_reg(abi, 1, &arm_gp_regs[REG_R1]);
1054         } else if (n == 1) {
1055                 const arch_register_t *reg;
1056
1057                 tp   = get_method_res_type(method_type, 0);
1058                 assert(is_atomic_type(tp));
1059                 mode = get_type_mode(tp);
1060
1061                 reg = mode_is_float(mode) ? &arm_fpa_regs[REG_F0] : &arm_gp_regs[REG_R0];
1062                 be_abi_call_res_reg(abi, 0, reg);
1063         }
1064 }
1065
1066 int arm_to_appear_in_schedule(void *block_env, const ir_node *irn) {
1067         (void) block_env;
1068         if(!is_arm_irn(irn))
1069                 return -1;
1070
1071         return 1;
1072 }
1073
1074 /**
1075  * Initializes the code generator interface.
1076  */
1077 static const arch_code_generator_if_t *arm_get_code_generator_if(void *self) {
1078         (void) self;
1079         return &arm_code_gen_if;
1080 }
1081
1082 list_sched_selector_t arm_sched_selector;
1083
1084 /**
1085  * Returns the reg_pressure scheduler with to_appear_in_schedule() over\loaded
1086  */
1087 static const list_sched_selector_t *arm_get_list_sched_selector(const void *self, list_sched_selector_t *selector) {
1088         (void) self;
1089         memcpy(&arm_sched_selector, selector, sizeof(arm_sched_selector));
1090         /* arm_sched_selector.exectime              = arm_sched_exectime; */
1091         arm_sched_selector.to_appear_in_schedule = arm_to_appear_in_schedule;
1092         return &arm_sched_selector;
1093
1094 }
1095
1096 static const ilp_sched_selector_t *arm_get_ilp_sched_selector(const void *self) {
1097         (void) self;
1098         return NULL;
1099 }
1100
1101 /**
1102  * Returns the necessary byte alignment for storing a register of given class.
1103  */
1104 static int arm_get_reg_class_alignment(const void *self, const arch_register_class_t *cls) {
1105         (void) self;
1106         (void) cls;
1107         /* ARM is a 32 bit CPU, no need for other alignment */
1108         return 4;
1109 }
1110
1111 static const be_execution_unit_t ***arm_get_allowed_execution_units(const void *self, const ir_node *irn) {
1112         (void) self;
1113         (void) irn;
1114         /* TODO */
1115         assert(0);
1116         return NULL;
1117 }
1118
1119 static const be_machine_t *arm_get_machine(const void *self) {
1120         (void) self;
1121         /* TODO */
1122         assert(0);
1123         return NULL;
1124 }
1125
1126 /**
1127  * Return irp irgs in the desired order.
1128  */
1129 static ir_graph **arm_get_irg_list(const void *self, ir_graph ***irg_list) {
1130         (void) self;
1131         (void) irg_list;
1132         return NULL;
1133 }
1134
1135 /**
1136  * Allows or disallows the creation of Psi nodes for the given Phi nodes.
1137  * @return 1 if allowed, 0 otherwise
1138  */
1139 static int arm_is_psi_allowed(ir_node *sel, ir_node *phi_list, int i, int j) {
1140         ir_node *cmp, *cmp_a, *phi;
1141         ir_mode *mode;
1142
1143
1144         /* currently Psi support is not implemented */
1145         return 0;
1146
1147 /* we don't want long long Psi */
1148 #define IS_BAD_PSI_MODE(mode) (!mode_is_float(mode) && get_mode_size_bits(mode) > 32)
1149
1150         if (get_irn_mode(sel) != mode_b)
1151                 return 0;
1152
1153         cmp   = get_Proj_pred(sel);
1154         cmp_a = get_Cmp_left(cmp);
1155         mode  = get_irn_mode(cmp_a);
1156
1157         if (IS_BAD_PSI_MODE(mode))
1158                 return 0;
1159
1160         /* check the Phi nodes */
1161         for (phi = phi_list; phi; phi = get_irn_link(phi)) {
1162                 ir_node *pred_i = get_irn_n(phi, i);
1163                 ir_node *pred_j = get_irn_n(phi, j);
1164                 ir_mode *mode_i = get_irn_mode(pred_i);
1165                 ir_mode *mode_j = get_irn_mode(pred_j);
1166
1167                 if (IS_BAD_PSI_MODE(mode_i) || IS_BAD_PSI_MODE(mode_j))
1168                         return 0;
1169         }
1170
1171 #undef IS_BAD_PSI_MODE
1172
1173         return 1;
1174 }
1175
1176 /**
1177  * Returns the libFirm configuration parameter for this backend.
1178  */
1179 static const backend_params *arm_get_libfirm_params(void) {
1180         static const ir_settings_if_conv_t ifconv = {
1181                 4,                    /* maxdepth, doesn't matter for Psi-conversion */
1182                 arm_is_psi_allowed   /* allows or disallows Psi creation for given selector */
1183         };
1184         static ir_settings_arch_dep_t ad = {
1185                 1,    /* allow subs */
1186                 1,        /* Muls are fast enough on ARM but ... */
1187                 31,   /* ... one shift would be possible better */
1188                 NULL, /* no evaluator function */
1189                 0,    /* SMUL is needed, only in Arch M */
1190                 0,    /* UMUL is needed, only in Arch M */
1191                 32,   /* SMUL & UMUL available for 32 bit */
1192         };
1193         static backend_params p = {
1194                 1,     /* need dword lowering */
1195                 0,     /* don't support inline assembler yet */
1196                 0,     /* no immediate floating point mode. */
1197                 NULL,  /* no additional opcodes */
1198                 NULL,  /* will be set later */
1199                 NULL,  /* but yet no creator function */
1200                 NULL,  /* context for create_intrinsic_fkt */
1201                 NULL,  /* will be set below */
1202                 NULL   /* no immediate fp mode */
1203         };
1204
1205         p.dep_param    = &ad;
1206         p.if_conv_info = &ifconv;
1207         return &p;
1208 }
1209
1210 /* fpu set architectures. */
1211 static const lc_opt_enum_int_items_t arm_fpu_items[] = {
1212         { "softfloat", ARM_FPU_ARCH_SOFTFLOAT },
1213         { "fpe",       ARM_FPU_ARCH_FPE },
1214         { "fpa",       ARM_FPU_ARCH_FPA },
1215         { "vfp1xd",    ARM_FPU_ARCH_VFP_V1xD },
1216         { "vfp1",      ARM_FPU_ARCH_VFP_V1 },
1217         { "vfp2",      ARM_FPU_ARCH_VFP_V2 },
1218         { NULL,        0 }
1219 };
1220
1221 static lc_opt_enum_int_var_t arch_fpu_var = {
1222         &arm_isa_template.fpu_arch, arm_fpu_items
1223 };
1224
1225 static const lc_opt_table_entry_t arm_options[] = {
1226         LC_OPT_ENT_ENUM_INT("fpunit",    "select the floating point unit", &arch_fpu_var),
1227         LC_OPT_ENT_BOOL("gen_reg_names", "use generic register names", &arm_isa_template.gen_reg_names),
1228         LC_OPT_LAST
1229 };
1230
1231 const arch_isa_if_t arm_isa_if = {
1232         arm_init,
1233         arm_done,
1234         arm_get_n_reg_class,
1235         arm_get_reg_class,
1236         arm_get_reg_class_for_mode,
1237         arm_get_call_abi,
1238         arm_get_code_generator_if,
1239         arm_get_list_sched_selector,
1240         arm_get_ilp_sched_selector,
1241         arm_get_reg_class_alignment,
1242         arm_get_libfirm_params,
1243         arm_get_allowed_execution_units,
1244         arm_get_machine,
1245         arm_get_irg_list,
1246 };
1247
1248 void be_init_arch_arm(void)
1249 {
1250         lc_opt_entry_t *be_grp = lc_opt_get_grp(firm_opt_get_root(), "be");
1251         lc_opt_entry_t *arm_grp = lc_opt_get_grp(be_grp, "arm");
1252
1253         lc_opt_add_table(arm_grp, arm_options);
1254
1255         be_register_isa_if("arm", &arm_isa_if);
1256
1257         arm_init_transform();
1258         arm_init_emitter();
1259 }
1260
1261 BE_REGISTER_MODULE_CONSTRUCTOR(be_init_arch_arm);