nsz Git - libfirm/blob - ir/be/arm/bearch_arm.c

   1 /*
   2  * Copyright (C) 1995-2008 University of Karlsruhe.  All right reserved.
   3  *
   4  * This file is part of libFirm.
   5  *
   6  * This file may be distributed and/or modified under the terms of the
   7  * GNU General Public License version 2 as published by the Free Software
   8  * Foundation and appearing in the file LICENSE.GPL included in the
   9  * packaging of this file.
  10  *
  11  * Licensees holding valid libFirm Professional Edition licenses may use
  12  * this file in accordance with the libFirm Commercial License.
  13  * Agreement provided with the Software.
  14  *
  15  * This file is provided AS IS with NO WARRANTY OF ANY KIND, INCLUDING THE
  16  * WARRANTY OF DESIGN, MERCHANTABILITY AND FITNESS FOR A PARTICULAR
  17  * PURPOSE.
  18  */
  19
  20 /**
  21  * @file
  22  * @brief   The main arm backend driver file.
  23  * @author  Oliver Richter, Tobias Gneist
  24  * @version $Id$
  25  */
  26 #include "config.h"
  27
  28 #include "lc_opts.h"
  29 #include "lc_opts_enum.h"
  30
  31 #include "pseudo_irg.h"
  32 #include "irgwalk.h"
  33 #include "irprog.h"
  34 #include "irprintf.h"
  35 #include "ircons.h"
  36 #include "irgmod.h"
  37 #include "irgopt.h"
  38 #include "iroptimize.h"
  39 #include "lowering.h"
  40 #include "error.h"
  41
  42 #include "bitset.h"
  43 #include "debug.h"
  44 #include "array_t.h"
  45 #include "irtools.h"
  46
  47 #include "../bearch_t.h"                /* the general register allocator interface */
  48 #include "../benode_t.h"
  49 #include "../belower.h"
  50 #include "../besched_t.h"
  51 #include "be.h"
  52 #include "../beabi.h"
  53 #include "../bemachine.h"
  54 #include "../beilpsched.h"
  55 #include "../bemodule.h"
  56 #include "../beirg_t.h"
  57 #include "../bespillslots.h"
  58 #include "../begnuas.h"
  59
  60 #include "bearch_arm_t.h"
  61
  62 #include "arm_new_nodes.h"           /* arm nodes interface */
  63 #include "gen_arm_regalloc_if.h"     /* the generated interface (register type and class defenitions) */
  64 #include "arm_transform.h"
  65 #include "arm_optimize.h"
  66 #include "arm_emitter.h"
  67 #include "arm_map_regs.h"
  68
  69 #define DEBUG_MODULE "firm.be.arm.isa"
  70
  71 /* TODO: ugly, but we need it to get access to the registers assigned to Phi nodes */
  72 static set *cur_reg_set = NULL;
  73
  74 /**************************************************
  75  *                         _ _              _  __
  76  *                        | | |            (_)/ _|
  77  *  _ __ ___  __ _    __ _| | | ___   ___   _| |_
  78  * | '__/ _ \/ _` |  / _` | | |/ _ \ / __| | |  _|
  79  * | | |  __/ (_| | | (_| | | | (_) | (__  | | |
  80  * |_|  \___|\__, |  \__,_|_|_|\___/ \___| |_|_|
  81  *            __/ |
  82  *           |___/
  83  **************************************************/
  84
  85 /**
  86  * Return register requirements for a arm node.
  87  * If the node returns a tuple (mode_T) then the proj's
  88  * will be asked for this information.
  89  */
  90 static const arch_register_req_t *arm_get_irn_reg_req(const ir_node *node,
  91                                                       int pos)
  92 {
  93         long               node_pos = pos == -1 ? 0 : pos;
  94         ir_mode           *mode     = get_irn_mode(node);
  95
  96         if (is_Block(node) || mode == mode_X) {
  97                 return arch_no_register_req;
  98         }
  99
 100         if (mode == mode_T && pos < 0) {
 101                 return arch_no_register_req;
 102         }
 103
 104         if (is_Proj(node)) {
 105                 if(mode == mode_M)
 106                         return arch_no_register_req;
 107
 108                 if(pos >= 0) {
 109                         return arch_no_register_req;
 110                 }
 111
 112                 node_pos = (pos == -1) ? get_Proj_proj(node) : pos;
 113                 node     = skip_Proj_const(node);
 114         }
 115
 116         /* get requirements for our own nodes */
 117         if (is_arm_irn(node)) {
 118                 const arch_register_req_t *req;
 119                 if (pos >= 0) {
 120                         req = get_arm_in_req(node, pos);
 121                 } else {
 122                         req = get_arm_out_req(node, node_pos);
 123                 }
 124
 125                 return req;
 126         }
 127
 128         /* unknown should be transformed by now */
 129         assert(!is_Unknown(node));
 130         return arch_no_register_req;
 131 }
 132
 133 static void arm_set_irn_reg(ir_node *irn, const arch_register_t *reg)
 134 {
 135         int pos = 0;
 136
 137         if (get_irn_mode(irn) == mode_X) {
 138                 return;
 139         }
 140
 141         if (is_Proj(irn)) {
 142                 pos = get_Proj_proj(irn);
 143                 irn = skip_Proj(irn);
 144         }
 145
 146         if (is_arm_irn(irn)) {
 147                 const arch_register_t **slots;
 148
 149                 slots      = get_arm_slots(irn);
 150                 slots[pos] = reg;
 151         }
 152         else {
 153                 /* here we set the registers for the Phi nodes */
 154                 arm_set_firm_reg(irn, reg, cur_reg_set);
 155         }
 156 }
 157
 158 static const arch_register_t *arm_get_irn_reg(const ir_node *irn)
 159 {
 160         int pos = 0;
 161         const arch_register_t *reg = NULL;
 162
 163         if (is_Proj(irn)) {
 164
 165                 if (get_irn_mode(irn) == mode_X) {
 166                         return NULL;
 167                 }
 168
 169                 pos = get_Proj_proj(irn);
 170                 irn = skip_Proj_const(irn);
 171         }
 172
 173         if (is_arm_irn(irn)) {
 174                 const arch_register_t **slots;
 175                 slots = get_arm_slots(irn);
 176                 reg   = slots[pos];
 177         }
 178         else {
 179                 reg = arm_get_firm_reg(irn, cur_reg_set);
 180         }
 181
 182         return reg;
 183 }
 184
 185 static arch_irn_class_t arm_classify(const ir_node *irn)
 186 {
 187         irn = skip_Proj_const(irn);
 188
 189         if (is_cfop(irn)) {
 190                 return arch_irn_class_branch;
 191         }
 192         else if (is_arm_irn(irn)) {
 193                 return arch_irn_class_normal;
 194         }
 195
 196         return 0;
 197 }
 198
 199 static arch_irn_flags_t arm_get_flags(const ir_node *irn)
 200 {
 201         arch_irn_flags_t flags = arch_irn_flags_none;
 202
 203         if(is_Unknown(irn)) {
 204                 return arch_irn_flags_ignore;
 205         }
 206
 207         if (is_Proj(irn) && mode_is_datab(get_irn_mode(irn))) {
 208                 ir_node *pred = get_Proj_pred(irn);
 209                 if (is_arm_irn(pred)) {
 210                         flags = get_arm_out_flags(pred, get_Proj_proj(irn));
 211                 }
 212                 irn = pred;
 213         }
 214
 215         if (is_arm_irn(irn)) {
 216                 flags |= get_arm_flags(irn);
 217         }
 218
 219         return flags;
 220 }
 221
 222 static ir_entity *arm_get_frame_entity(const ir_node *irn) {
 223         /* we do NOT transform be_Spill or be_Reload nodes, so we never
 224            have frame access using ARM nodes. */
 225         (void) irn;
 226         return NULL;
 227 }
 228
 229 static void arm_set_frame_entity(ir_node *irn, ir_entity *ent) {
 230         (void) irn;
 231         (void) ent;
 232         panic("arm_set_frame_entity() called. This should not happen.");
 233 }
 234
 235 /**
 236  * This function is called by the generic backend to correct offsets for
 237  * nodes accessing the stack.
 238  */
 239 static void arm_set_stack_bias(ir_node *irn, int bias)
 240 {
 241         (void) irn;
 242         (void) bias;
 243         /* TODO: correct offset if irn accesses the stack */
 244 }
 245
 246 static int arm_get_sp_bias(const ir_node *irn)
 247 {
 248         (void) irn;
 249         return 0;
 250 }
 251
 252 /* fill register allocator interface */
 253
 254 static const arch_irn_ops_t arm_irn_ops = {
 255         arm_get_irn_reg_req,
 256         arm_set_irn_reg,
 257         arm_get_irn_reg,
 258         arm_classify,
 259         arm_get_flags,
 260         arm_get_frame_entity,
 261         arm_set_frame_entity,
 262         arm_set_stack_bias,
 263         arm_get_sp_bias,
 264         NULL,    /* get_inverse             */
 265         NULL,    /* get_op_estimated_cost   */
 266         NULL,    /* possible_memory_operand */
 267         NULL,    /* perform_memory_operand  */
 268 };
 269
 270 /**************************************************
 271  *                _                         _  __
 272  *               | |                       (_)/ _|
 273  *   ___ ___   __| | ___  __ _  ___ _ __    _| |_
 274  *  / __/ _ \ / _` |/ _ \/ _` |/ _ \ '_ \  | |  _|
 275  * | (_| (_) | (_| |  __/ (_| |  __/ | | | | | |
 276  *  \___\___/ \__,_|\___|\__, |\___|_| |_| |_|_|
 277  *                        __/ |
 278  *                       |___/
 279  **************************************************/
 280
 281 /**
 282  * Transforms the standard Firm graph into
 283  * a ARM firm graph.
 284  */
 285 static void arm_prepare_graph(void *self) {
 286         arm_code_gen_t *cg = self;
 287
 288         /* transform nodes into assembler instructions */
 289         arm_transform_graph(cg);
 290
 291         /* do local optimizations (mainly CSE) */
 292         local_optimize_graph(cg->irg);
 293
 294         if (cg->dump)
 295                 be_dump(cg->irg, "-transformed", dump_ir_block_graph_sched);
 296
 297         /* do code placement, to optimize the position of constants */
 298         place_code(cg->irg);
 299
 300         if (cg->dump)
 301                 be_dump(cg->irg, "-place", dump_ir_block_graph_sched);
 302 }
 303
 304 /**
 305  * Called immediately before emit phase.
 306  */
 307 static void arm_finish_irg(void *self)
 308 {
 309         arm_code_gen_t *cg = self;
 310
 311         /* do peephole optimizations and fix stack offsets */
 312         arm_peephole_optimization(cg);
 313 }
 314
 315
 316 /**
 317  * These are some hooks which must be filled but are probably not needed.
 318  */
 319 static void arm_before_sched(void *self)
 320 {
 321         (void) self;
 322         /* Some stuff you need to do after scheduling but before register allocation */
 323 }
 324
 325 static void arm_before_ra(void *self)
 326 {
 327         (void) self;
 328         /* Some stuff you need to do immediately after register allocation */
 329 }
 330
 331 /**
 332  * We transform Spill and Reload here. This needs to be done before
 333  * stack biasing otherwise we would miss the corrected offset for these nodes.
 334  */
 335 static void arm_after_ra(void *self)
 336 {
 337         arm_code_gen_t *cg = self;
 338         be_coalesce_spillslots(cg->birg);
 339 }
 340
 341 /**
 342  * Emits the code, closes the output file and frees
 343  * the code generator interface.
 344  */
 345 static void arm_emit_and_done(void *self) {
 346         arm_code_gen_t *cg = self;
 347         ir_graph       *irg = cg->irg;
 348
 349         arm_gen_routine(cg, irg);
 350
 351         cur_reg_set = NULL;
 352
 353         /* de-allocate code generator */
 354         del_set(cg->reg_set);
 355         free(self);
 356 }
 357
 358 /**
 359  * Move a double floating point value into an integer register.
 360  * Place the move operation into block bl.
 361  *
 362  * Handle some special cases here:
 363  * 1.) A constant: simply split into two
 364  * 2.) A load: simply split into two
 365  */
 366 static ir_node *convert_dbl_to_int(ir_node *bl, ir_node *arg, ir_node *mem,
 367                                    ir_node **resH, ir_node **resL) {
 368         if (is_Const(arg)) {
 369                 tarval *tv = get_Const_tarval(arg);
 370                 unsigned v;
 371
 372                 /* get the upper 32 bits */
 373                 v =            get_tarval_sub_bits(tv, 7);
 374                 v = (v << 8) | get_tarval_sub_bits(tv, 6);
 375                 v = (v << 8) | get_tarval_sub_bits(tv, 5);
 376                 v = (v << 8) | get_tarval_sub_bits(tv, 4);
 377                 *resH = new_Const_long(mode_Is, v);
 378
 379                 /* get the lower 32 bits */
 380                 v =            get_tarval_sub_bits(tv, 3);
 381                 v = (v << 8) | get_tarval_sub_bits(tv, 2);
 382                 v = (v << 8) | get_tarval_sub_bits(tv, 1);
 383                 v = (v << 8) | get_tarval_sub_bits(tv, 0);
 384                 *resL = new_Const_long(mode_Is, v);
 385         } else if (is_Load(skip_Proj(arg))) {
 386                 /* FIXME: handling of low/high depends on LE/BE here */
 387                 panic("Unimplemented convert_dbl_to_int() case");
 388         }
 389         else {
 390                 ir_graph *irg = current_ir_graph;
 391                 ir_node *conv;
 392
 393                 conv = new_rd_arm_fpaDbl2GP(NULL, irg, bl, arg, mem);
 394                 /* move high/low */
 395                 *resL = new_r_Proj(irg, bl, conv, mode_Is, pn_arm_fpaDbl2GP_low);
 396                 *resH = new_r_Proj(irg, bl, conv, mode_Is, pn_arm_fpaDbl2GP_high);
 397                 mem   = new_r_Proj(irg, bl, conv, mode_M,  pn_arm_fpaDbl2GP_M);
 398         }
 399         return mem;
 400 }
 401
 402 /**
 403  * Move a single floating point value into an integer register.
 404  * Place the move operation into block bl.
 405  *
 406  * Handle some special cases here:
 407  * 1.) A constant: simply move
 408  * 2.) A load: simply load
 409  */
 410 static ir_node *convert_sng_to_int(ir_node *bl, ir_node *arg)
 411 {
 412         (void) bl;
 413
 414         if (is_Const(arg)) {
 415                 tarval *tv = get_Const_tarval(arg);
 416                 unsigned v;
 417
 418                 /* get the lower 32 bits */
 419                 v =            get_tarval_sub_bits(tv, 3);
 420                 v = (v << 8) | get_tarval_sub_bits(tv, 2);
 421                 v = (v << 8) | get_tarval_sub_bits(tv, 1);
 422                 v = (v << 8) | get_tarval_sub_bits(tv, 0);
 423                 return new_Const_long(mode_Is, v);
 424         } else if (is_Load(skip_Proj(arg))) {
 425                 ir_node *load;
 426
 427                 load = skip_Proj(arg);
 428         }
 429         panic("Unimplemented convert_sng_to_int() case");
 430 }
 431
 432 /**
 433  * Convert the arguments of a call to support the
 434  * ARM calling convention of general purpose AND floating
 435  * point arguments.
 436  */
 437 static void handle_calls(ir_node *call, void *env)
 438 {
 439         arm_code_gen_t *cg = env;
 440         int i, j, n, size, idx, flag, n_param, n_res, first_variadic;
 441         ir_type *mtp, *new_mtd, *new_tp[5];
 442         ir_node *new_in[5], **in;
 443         ir_node *bl;
 444
 445         if (! is_Call(call))
 446                 return;
 447
 448         /* check, if we need conversions */
 449         n = get_Call_n_params(call);
 450         mtp = get_Call_type(call);
 451         assert(get_method_n_params(mtp) == n);
 452
 453         /* it's always enough to handle the first 4 parameters */
 454         if (n > 4)
 455                 n = 4;
 456         flag = size = idx = 0;
 457         bl = get_nodes_block(call);
 458         for (i = 0; i < n; ++i) {
 459                 ir_type *param_tp = get_method_param_type(mtp, i);
 460
 461                 if (is_compound_type(param_tp)) {
 462                         /* an aggregate parameter: bad case */
 463                         assert(0);
 464                 }
 465                 else {
 466                         /* a primitive parameter */
 467                         ir_mode *mode = get_type_mode(param_tp);
 468
 469                         if (mode_is_float(mode)) {
 470                                 if (get_mode_size_bits(mode) > 32) {
 471                                         ir_node *mem = get_Call_mem(call);
 472
 473                                         /* Beware: ARM wants the high part first */
 474                                         size += 2 * 4;
 475                                         new_tp[idx]   = cg->int_tp;
 476                                         new_tp[idx+1] = cg->int_tp;
 477                                         mem = convert_dbl_to_int(bl, get_Call_param(call, i), mem, &new_in[idx], &new_in[idx+1]);
 478                                         idx += 2;
 479                                         set_Call_mem(call, mem);
 480                                 }
 481                                 else {
 482                                         size += 4;
 483                                         new_tp[idx] = cg->int_tp;
 484                                         new_in[idx] = convert_sng_to_int(bl, get_Call_param(call, i));
 485                                         ++idx;
 486                                 }
 487                                 flag = 1;
 488                         }
 489                         else {
 490                                 size += 4;
 491                                 new_tp[idx] = param_tp;
 492                                 new_in[idx] = get_Call_param(call, i);
 493                                 ++idx;
 494                         }
 495                 }
 496
 497                 if (size >= 16)
 498                         break;
 499         }
 500
 501         /* if flag is NOT set, no need to translate the method type */
 502         if (! flag)
 503                 return;
 504
 505         /* construct a new method type */
 506         n       = i;
 507         n_param = get_method_n_params(mtp) - n + idx;
 508         n_res   = get_method_n_ress(mtp);
 509         new_mtd = new_d_type_method(get_type_ident(mtp), n_param, n_res, get_type_dbg_info(mtp));
 510
 511         for (i = 0; i < idx; ++i)
 512                 set_method_param_type(new_mtd, i, new_tp[i]);
 513         for (i = n, j = idx; i < get_method_n_params(mtp); ++i)
 514                 set_method_param_type(new_mtd, j++, get_method_param_type(mtp, i));
 515         for (i = 0; i < n_res; ++i)
 516                 set_method_res_type(new_mtd, i, get_method_res_type(mtp, i));
 517
 518         set_method_calling_convention(new_mtd, get_method_calling_convention(mtp));
 519         first_variadic = get_method_first_variadic_param_index(mtp);
 520         if (first_variadic >= 0)
 521                 set_method_first_variadic_param_index(new_mtd, first_variadic);
 522
 523         if (is_lowered_type(mtp)) {
 524                 mtp = get_associated_type(mtp);
 525         }
 526         set_lowered_type(mtp, new_mtd);
 527
 528         set_Call_type(call, new_mtd);
 529
 530         /* calculate new in array of the Call */
 531         NEW_ARR_A(ir_node *, in, n_param + 2);
 532         for (i = 0; i < idx; ++i)
 533                 in[2 + i] = new_in[i];
 534         for (i = n, j = idx; i < get_method_n_params(mtp); ++i)
 535                 in[2 + j++] = get_Call_param(call, i);
 536
 537         in[0] = get_Call_mem(call);
 538         in[1] = get_Call_ptr(call);
 539
 540         /* finally, change the call inputs */
 541         set_irn_in(call, n_param + 2, in);
 542 }
 543
 544 /**
 545  * Handle graph transformations before the abi converter does its work.
 546  */
 547 static void arm_before_abi(void *self) {
 548         arm_code_gen_t *cg = self;
 549
 550         irg_walk_graph(cg->irg, NULL, handle_calls, cg);
 551 }
 552
 553 /* forward */
 554 static void *arm_cg_init(be_irg_t *birg);
 555
 556 static const arch_code_generator_if_t arm_code_gen_if = {
 557         arm_cg_init,
 558         NULL,               /* get_pic_base */
 559         arm_before_abi,     /* before abi introduce */
 560         arm_prepare_graph,
 561         NULL,               /* spill */
 562         arm_before_sched,   /* before scheduling hook */
 563         arm_before_ra,      /* before register allocation hook */
 564         arm_after_ra,
 565         arm_finish_irg,
 566         arm_emit_and_done,
 567 };
 568
 569 /**
 570  * Initializes the code generator.
 571  */
 572 static void *arm_cg_init(be_irg_t *birg) {
 573         static ir_type *int_tp = NULL;
 574         arm_isa_t      *isa = (arm_isa_t *)birg->main_env->arch_env;
 575         arm_code_gen_t *cg;
 576
 577         if (! int_tp) {
 578                 /* create an integer type with machine size */
 579                 int_tp = new_type_primitive(new_id_from_chars("int", 3), mode_Is);
 580         }
 581
 582         cg = XMALLOC(arm_code_gen_t);
 583         cg->impl         = &arm_code_gen_if;
 584         cg->irg          = birg->irg;
 585         cg->reg_set      = new_set(arm_cmp_irn_reg_assoc, 1024);
 586         cg->arch_env     = birg->main_env->arch_env;
 587         cg->isa          = isa;
 588         cg->birg         = birg;
 589         cg->int_tp       = int_tp;
 590         cg->have_fp_insn = 0;
 591         cg->unknown_gp   = NULL;
 592         cg->unknown_fpa  = NULL;
 593         cg->dump         = (birg->main_env->options->dump_flags & DUMP_BE) ? 1 : 0;
 594
 595         FIRM_DBG_REGISTER(cg->mod, "firm.be.arm.cg");
 596
 597         cur_reg_set = cg->reg_set;
 598
 599         /* enter the current code generator */
 600         isa->cg = cg;
 601
 602         return (arch_code_generator_t *)cg;
 603 }
 604
 605
 606 /**
 607  * Maps all intrinsic calls that the backend support
 608  * and map all instructions the backend did not support
 609  * to runtime calls.
 610  */
 611 static void arm_handle_intrinsics(void) {
 612         ir_type *tp, *int_tp, *uint_tp;
 613         i_record records[8];
 614         int n_records = 0;
 615
 616         runtime_rt rt_iDiv, rt_uDiv, rt_iMod, rt_uMod;
 617
 618 #define ID(x) new_id_from_chars(x, sizeof(x)-1)
 619
 620         int_tp  = new_type_primitive(ID("int"), mode_Is);
 621         uint_tp = new_type_primitive(ID("uint"), mode_Iu);
 622
 623         /* ARM has neither a signed div instruction ... */
 624         {
 625                 i_instr_record *map_Div = &records[n_records++].i_instr;
 626
 627                 tp = new_type_method(ID("rt_iDiv"), 2, 1);
 628                 set_method_param_type(tp, 0, int_tp);
 629                 set_method_param_type(tp, 1, int_tp);
 630                 set_method_res_type(tp, 0, int_tp);
 631
 632                 rt_iDiv.ent             = new_entity(get_glob_type(), ID("__divsi3"), tp);
 633                 set_entity_ld_ident(rt_iDiv.ent, ID("__divsi3"));
 634                 rt_iDiv.mode            = mode_T;
 635                 rt_iDiv.res_mode        = mode_Is;
 636                 rt_iDiv.mem_proj_nr     = pn_Div_M;
 637                 rt_iDiv.regular_proj_nr = pn_Div_X_regular;
 638                 rt_iDiv.exc_proj_nr     = pn_Div_X_except;
 639                 rt_iDiv.exc_mem_proj_nr = pn_Div_M;
 640                 rt_iDiv.res_proj_nr     = pn_Div_res;
 641
 642                 set_entity_visibility(rt_iDiv.ent, visibility_external_allocated);
 643
 644                 map_Div->kind     = INTRINSIC_INSTR;
 645                 map_Div->op       = op_Div;
 646                 map_Div->i_mapper = (i_mapper_func)i_mapper_RuntimeCall;
 647                 map_Div->ctx      = &rt_iDiv;
 648         }
 649         /* ... nor an unsigned div instruction ... */
 650         {
 651                 i_instr_record *map_Div = &records[n_records++].i_instr;
 652
 653                 tp = new_type_method(ID("rt_uDiv"), 2, 1);
 654                 set_method_param_type(tp, 0, uint_tp);
 655                 set_method_param_type(tp, 1, uint_tp);
 656                 set_method_res_type(tp, 0, uint_tp);
 657
 658                 rt_uDiv.ent             = new_entity(get_glob_type(), ID("__udivsi3"), tp);
 659                 set_entity_ld_ident(rt_uDiv.ent, ID("__udivsi3"));
 660                 rt_uDiv.mode            = mode_T;
 661                 rt_uDiv.res_mode        = mode_Iu;
 662                 rt_uDiv.mem_proj_nr     = pn_Div_M;
 663                 rt_uDiv.regular_proj_nr = pn_Div_X_regular;
 664                 rt_uDiv.exc_proj_nr     = pn_Div_X_except;
 665                 rt_uDiv.exc_mem_proj_nr = pn_Div_M;
 666                 rt_uDiv.res_proj_nr     = pn_Div_res;
 667
 668                 set_entity_visibility(rt_uDiv.ent, visibility_external_allocated);
 669
 670                 map_Div->kind     = INTRINSIC_INSTR;
 671                 map_Div->op       = op_Div;
 672                 map_Div->i_mapper = (i_mapper_func)i_mapper_RuntimeCall;
 673                 map_Div->ctx      = &rt_uDiv;
 674         }
 675         /* ... nor a signed mod instruction ... */
 676         {
 677                 i_instr_record *map_Mod = &records[n_records++].i_instr;
 678
 679                 tp = new_type_method(ID("rt_iMod"), 2, 1);
 680                 set_method_param_type(tp, 0, int_tp);
 681                 set_method_param_type(tp, 1, int_tp);
 682                 set_method_res_type(tp, 0, int_tp);
 683
 684                 rt_iMod.ent             = new_entity(get_glob_type(), ID("__modsi3"), tp);
 685                 set_entity_ld_ident(rt_iMod.ent, ID("__modsi3"));
 686                 rt_iMod.mode            = mode_T;
 687                 rt_iMod.res_mode        = mode_Is;
 688                 rt_iMod.mem_proj_nr     = pn_Mod_M;
 689                 rt_iMod.regular_proj_nr = pn_Mod_X_regular;
 690                 rt_iMod.exc_proj_nr     = pn_Mod_X_except;
 691                 rt_iMod.exc_mem_proj_nr = pn_Mod_M;
 692                 rt_iMod.res_proj_nr     = pn_Mod_res;
 693
 694                 set_entity_visibility(rt_iMod.ent, visibility_external_allocated);
 695
 696                 map_Mod->kind     = INTRINSIC_INSTR;
 697                 map_Mod->op       = op_Mod;
 698                 map_Mod->i_mapper = (i_mapper_func)i_mapper_RuntimeCall;
 699                 map_Mod->ctx      = &rt_iMod;
 700         }
 701         /* ... nor an unsigned mod. */
 702         {
 703                 i_instr_record *map_Mod = &records[n_records++].i_instr;
 704
 705                 tp = new_type_method(ID("rt_uMod"), 2, 1);
 706                 set_method_param_type(tp, 0, uint_tp);
 707                 set_method_param_type(tp, 1, uint_tp);
 708                 set_method_res_type(tp, 0, uint_tp);
 709
 710                 rt_uMod.ent             = new_entity(get_glob_type(), ID("__umodsi3"), tp);
 711                 set_entity_ld_ident(rt_uMod.ent, ID("__umodsi3"));
 712                 rt_uMod.mode            = mode_T;
 713                 rt_uMod.res_mode        = mode_Iu;
 714                 rt_uMod.mem_proj_nr     = pn_Mod_M;
 715                 rt_uMod.regular_proj_nr = pn_Mod_X_regular;
 716                 rt_uMod.exc_proj_nr     = pn_Mod_X_except;
 717                 rt_uMod.exc_mem_proj_nr = pn_Mod_M;
 718                 rt_uMod.res_proj_nr     = pn_Mod_res;
 719
 720                 set_entity_visibility(rt_uMod.ent, visibility_external_allocated);
 721
 722                 map_Mod->kind     = INTRINSIC_INSTR;
 723                 map_Mod->op       = op_Mod;
 724                 map_Mod->i_mapper = (i_mapper_func)i_mapper_RuntimeCall;
 725                 map_Mod->ctx      = &rt_uMod;
 726         }
 727
 728         if (n_records > 0)
 729                 lower_intrinsics(records, n_records, /*part_block_used=*/0);
 730 }
 731
 732 /*****************************************************************
 733  *  ____             _                  _   _____  _____
 734  * |  _ \           | |                | | |_   _|/ ____|  /\
 735  * | |_) | __ _  ___| | _____ _ __   __| |   | | | (___   /  \
 736  * |  _ < / _` |/ __| |/ / _ \ '_ \ / _` |   | |  \___ \ / /\ \
 737  * | |_) | (_| | (__|   <  __/ | | | (_| |  _| |_ ____) / ____ \
 738  * |____/ \__,_|\___|_|\_\___|_| |_|\__,_| |_____|_____/_/    \_\
 739  *
 740  *****************************************************************/
 741
 742 static arm_isa_t arm_isa_template = {
 743         {
 744                 &arm_isa_if,           /* isa interface */
 745                 &arm_gp_regs[REG_SP],  /* stack pointer */
 746                 &arm_gp_regs[REG_R11], /* base pointer */
 747                 -1,                    /* stack direction */
 748                 2,                     /* power of two stack alignment for calls, 2^2 == 4 */
 749                 NULL,                  /* main environment */
 750                 7,                     /* spill costs */
 751                 5,                     /* reload costs */
 752         },
 753         0,                     /* use generic register names instead of SP, LR, PC */
 754         ARM_FPU_ARCH_FPE,      /* FPU architecture */
 755         NULL,                  /* current code generator */
 756 };
 757
 758 /**
 759  * Initializes the backend ISA and opens the output file.
 760  */
 761 static arch_env_t *arm_init(FILE *file_handle) {
 762         static int inited = 0;
 763         arm_isa_t *isa;
 764
 765         if (inited)
 766                 return NULL;
 767
 768         isa = XMALLOC(arm_isa_t);
 769         memcpy(isa, &arm_isa_template, sizeof(*isa));
 770
 771         arm_register_init();
 772
 773         isa->cg  = NULL;
 774         be_emit_init(file_handle);
 775
 776         arm_create_opcodes(&arm_irn_ops);
 777         arm_handle_intrinsics();
 778
 779         /* needed for the debug support */
 780         be_gas_emit_switch_section(GAS_SECTION_TEXT);
 781         be_emit_cstring(".Ltext0:\n");
 782         be_emit_write_line();
 783
 784         /* we mark referenced global entities, so we can only emit those which
 785          * are actually referenced. (Note: you mustn't use the type visited flag
 786          * elsewhere in the backend)
 787          */
 788         inc_master_type_visited();
 789
 790         inited = 1;
 791         return &isa->arch_env;
 792 }
 793
 794
 795
 796 /**
 797  * Closes the output file and frees the ISA structure.
 798  */
 799 static void arm_done(void *self) {
 800         arm_isa_t *isa = self;
 801
 802         be_gas_emit_decls(isa->arch_env.main_env, 1);
 803
 804         be_emit_exit();
 805         free(self);
 806 }
 807
 808
 809 /**
 810  * Report the number of register classes.
 811  * If we don't have fp instructions, report only GP
 812  * here to speed up register allocation (and makes dumps
 813  * smaller and more readable).
 814  */
 815 static unsigned arm_get_n_reg_class(const void *self) {
 816         (void) self;
 817         return N_CLASSES;
 818 }
 819
 820 /**
 821  * Return the register class with requested index.
 822  */
 823 static const arch_register_class_t *arm_get_reg_class(const void *self,
 824                                                       unsigned i) {
 825         (void) self;
 826         assert(i < N_CLASSES);
 827         return &arm_reg_classes[i];
 828 }
 829
 830 /**
 831  * Get the register class which shall be used to store a value of a given mode.
 832  * @param self The this pointer.
 833  * @param mode The mode in question.
 834  * @return A register class which can hold values of the given mode.
 835  */
 836 const arch_register_class_t *arm_get_reg_class_for_mode(const void *self, const ir_mode *mode) {
 837         (void) self;
 838         if (mode_is_float(mode))
 839                 return &arm_reg_classes[CLASS_arm_fpa];
 840         else
 841                 return &arm_reg_classes[CLASS_arm_gp];
 842 }
 843
 844 /**
 845  * Produces the type which sits between the stack args and the locals on the stack.
 846  * it will contain the return address and space to store the old base pointer.
 847  * @return The Firm type modeling the ABI between type.
 848  */
 849 static ir_type *arm_get_between_type(void *self) {
 850         static ir_type *between_type = NULL;
 851         static ir_entity *old_bp_ent = NULL;
 852         (void) self;
 853
 854         if (between_type == NULL) {
 855                 ir_entity *ret_addr_ent;
 856                 ir_type *ret_addr_type = new_type_primitive(new_id_from_str("return_addr"), mode_P);
 857                 ir_type *old_bp_type   = new_type_primitive(new_id_from_str("bp"), mode_P);
 858
 859                 between_type           = new_type_class(new_id_from_str("arm_between_type"));
 860                 old_bp_ent             = new_entity(between_type, new_id_from_str("old_bp"), old_bp_type);
 861                 ret_addr_ent           = new_entity(between_type, new_id_from_str("old_bp"), ret_addr_type);
 862
 863                 set_entity_offset(old_bp_ent, 0);
 864                 set_entity_offset(ret_addr_ent, get_type_size_bytes(old_bp_type));
 865                 set_type_size_bytes(between_type, get_type_size_bytes(old_bp_type) + get_type_size_bytes(ret_addr_type));
 866         }
 867
 868         return between_type;
 869 }
 870
 871
 872 typedef struct {
 873         be_abi_call_flags_bits_t flags;
 874         const arch_env_t *arch_env;
 875         ir_graph *irg;
 876 } arm_abi_env_t;
 877
 878 static void *arm_abi_init(const be_abi_call_t *call, const arch_env_t *arch_env, ir_graph *irg)
 879 {
 880         arm_abi_env_t       *env = XMALLOC(arm_abi_env_t);
 881         be_abi_call_flags_t  fl  = be_abi_call_get_flags(call);
 882         env->flags    = fl.bits;
 883         env->irg      = irg;
 884         env->arch_env = arch_env;
 885         return env;
 886 }
 887
 888 /**
 889  * Put all registers which are saved by the prologue/epilogue in a set.
 890  *
 891  * @param self  The callback object.
 892  * @param s     The result set.
 893  */
 894 static void arm_abi_dont_save_regs(void *self, pset *s)
 895 {
 896         arm_abi_env_t *env = self;
 897         if (env->flags.try_omit_fp)
 898                 pset_insert_ptr(s, env->arch_env->bp);
 899 }
 900
 901 /**
 902  * Generate the routine prologue.
 903  *
 904  * @param self       The callback object.
 905  * @param mem        A pointer to the mem node. Update this if you define new memory.
 906  * @param reg_map    A map mapping all callee_save/ignore/parameter registers to their defining nodes.
 907  * @param stack_bias Points to the current stack bias, can be modified if needed.
 908  *
 909  * @return        The register which shall be used as a stack frame base.
 910  *
 911  * All nodes which define registers in @p reg_map must keep @p reg_map current.
 912  */
 913 static const arch_register_t *arm_abi_prologue(void *self, ir_node **mem, pmap *reg_map, int *stack_bias) {
 914         arm_abi_env_t         *env = self;
 915         ir_node               *keep, *store;
 916         ir_graph              *irg;
 917         ir_node               *block;
 918         arch_register_class_t *gp;
 919
 920         ir_node               *fp, *ip, *lr, *pc;
 921         ir_node               *sp = be_abi_reg_map_get(reg_map, env->arch_env->sp);
 922
 923         (void) stack_bias;
 924
 925         if (env->flags.try_omit_fp)
 926                 return env->arch_env->sp;
 927
 928         fp = be_abi_reg_map_get(reg_map, env->arch_env->bp);
 929         ip = be_abi_reg_map_get(reg_map, &arm_gp_regs[REG_R12]);
 930         lr = be_abi_reg_map_get(reg_map, &arm_gp_regs[REG_LR]);
 931         pc = be_abi_reg_map_get(reg_map, &arm_gp_regs[REG_PC]);
 932
 933         gp    = &arm_reg_classes[CLASS_arm_gp];
 934         irg   = env->irg;
 935         block = get_irg_start_block(irg);
 936
 937         ip = be_new_Copy(gp, irg, block, sp);
 938         arch_set_irn_register(ip, &arm_gp_regs[REG_R12]);
 939         be_set_constr_single_reg(ip, BE_OUT_POS(0), &arm_gp_regs[REG_R12] );
 940
 941         store = new_rd_arm_StoreStackM4Inc(NULL, irg, block, sp, fp, ip, lr, pc, *mem);
 942
 943         sp = new_r_Proj(irg, block, store, env->arch_env->sp->reg_class->mode, pn_arm_StoreStackM4Inc_ptr);
 944         arch_set_irn_register(sp, env->arch_env->sp);
 945         *mem = new_r_Proj(irg, block, store, mode_M, pn_arm_StoreStackM4Inc_M);
 946
 947         keep = be_new_CopyKeep_single(gp, irg, block, ip, sp, get_irn_mode(ip));
 948         be_node_set_reg_class(keep, 1, gp);
 949         arch_set_irn_register(keep, &arm_gp_regs[REG_R12]);
 950         be_set_constr_single_reg(keep, BE_OUT_POS(0), &arm_gp_regs[REG_R12] );
 951
 952         fp = new_rd_arm_Sub_i(NULL, irg, block, keep, get_irn_mode(fp), 4);
 953         arch_set_irn_register(fp, env->arch_env->bp);
 954         fp = be_new_Copy(gp, irg, block, fp); // XXX Gammelfix: only be_ nodes can have the ignore flag set
 955         arch_set_irn_register(fp, env->arch_env->bp);
 956         be_node_set_flags(fp, BE_OUT_POS(0), arch_irn_flags_ignore);
 957
 958         be_abi_reg_map_set(reg_map, env->arch_env->bp, fp);
 959         be_abi_reg_map_set(reg_map, &arm_gp_regs[REG_R12], keep);
 960         be_abi_reg_map_set(reg_map, env->arch_env->sp, sp);
 961         be_abi_reg_map_set(reg_map, &arm_gp_regs[REG_LR], lr);
 962         be_abi_reg_map_set(reg_map, &arm_gp_regs[REG_PC], pc);
 963
 964         return env->arch_env->bp;
 965 }
 966
 967 /**
 968  * Builds the ARM epilogue
 969  */
 970 static void arm_abi_epilogue(void *self, ir_node *bl, ir_node **mem, pmap *reg_map) {
 971         arm_abi_env_t *env = self;
 972         ir_node *curr_sp = be_abi_reg_map_get(reg_map, env->arch_env->sp);
 973         ir_node *curr_bp = be_abi_reg_map_get(reg_map, env->arch_env->bp);
 974         ir_node *curr_pc = be_abi_reg_map_get(reg_map, &arm_gp_regs[REG_PC]);
 975         ir_node *curr_lr = be_abi_reg_map_get(reg_map, &arm_gp_regs[REG_LR]);
 976
 977         // TODO: Activate Omit fp in epilogue
 978         if (env->flags.try_omit_fp) {
 979                 curr_sp = be_new_IncSP(env->arch_env->sp, env->irg, bl, curr_sp, BE_STACK_FRAME_SIZE_SHRINK, 0);
 980
 981                 curr_lr = be_new_CopyKeep_single(&arm_reg_classes[CLASS_arm_gp], env->irg, bl, curr_lr, curr_sp, get_irn_mode(curr_lr));
 982                 be_node_set_reg_class(curr_lr, 1, &arm_reg_classes[CLASS_arm_gp]);
 983                 arch_set_irn_register(curr_lr, &arm_gp_regs[REG_LR]);
 984                 be_set_constr_single_reg(curr_lr, BE_OUT_POS(0), &arm_gp_regs[REG_LR] );
 985
 986                 curr_pc = be_new_Copy(&arm_reg_classes[CLASS_arm_gp], env->irg, bl, curr_lr );
 987                 arch_set_irn_register(curr_pc, &arm_gp_regs[REG_PC]);
 988                 be_set_constr_single_reg(curr_pc, BE_OUT_POS(0), &arm_gp_regs[REG_PC] );
 989                 be_node_set_flags(curr_pc, BE_OUT_POS(0), arch_irn_flags_ignore);
 990         } else {
 991                 ir_node *sub12_node;
 992                 ir_node *load_node;
 993                 sub12_node = new_rd_arm_Sub_i(NULL, env->irg, bl, curr_bp, mode_Iu, 12);
 994                 // FIXME
 995                 //set_arm_req_out_all(sub12_node, sub12_req);
 996                 arch_set_irn_register(sub12_node, env->arch_env->sp);
 997                 load_node = new_rd_arm_LoadStackM3( NULL, env->irg, bl, sub12_node, *mem );
 998                 // FIXME
 999                 //set_arm_req_out(load_node, &arm_default_req_arm_gp_r11, 0);
1000                 //set_arm_req_out(load_node, &arm_default_req_arm_gp_sp, 1);
1001                 //set_arm_req_out(load_node, &arm_default_req_arm_gp_pc, 2);
1002                 curr_bp = new_r_Proj(env->irg, bl, load_node, env->arch_env->bp->reg_class->mode, pn_arm_LoadStackM3_res0);
1003                 curr_sp = new_r_Proj(env->irg, bl, load_node, env->arch_env->sp->reg_class->mode, pn_arm_LoadStackM3_res1);
1004                 curr_pc = new_r_Proj(env->irg, bl, load_node, mode_Iu, pn_arm_LoadStackM3_res2);
1005                 *mem    = new_r_Proj(env->irg, bl, load_node, mode_M, pn_arm_LoadStackM3_M);
1006                 arch_set_irn_register(curr_bp, env->arch_env->bp);
1007                 arch_set_irn_register(curr_sp, env->arch_env->sp);
1008                 arch_set_irn_register(curr_pc, &arm_gp_regs[REG_PC]);
1009         }
1010         be_abi_reg_map_set(reg_map, env->arch_env->sp, curr_sp);
1011         be_abi_reg_map_set(reg_map, env->arch_env->bp, curr_bp);
1012         be_abi_reg_map_set(reg_map, &arm_gp_regs[REG_LR], curr_lr);
1013         be_abi_reg_map_set(reg_map, &arm_gp_regs[REG_PC], curr_pc);
1014 }
1015
1016 static const be_abi_callbacks_t arm_abi_callbacks = {
1017         arm_abi_init,
1018         free,
1019         arm_get_between_type,
1020         arm_abi_dont_save_regs,
1021         arm_abi_prologue,
1022         arm_abi_epilogue,
1023 };
1024
1025
1026 /**
1027  * Get the ABI restrictions for procedure calls.
1028  * @param self        The this pointer.
1029  * @param method_type The type of the method (procedure) in question.
1030  * @param abi         The abi object to be modified
1031  */
1032 void arm_get_call_abi(const void *self, ir_type *method_type, be_abi_call_t *abi) {
1033         ir_type  *tp;
1034         ir_mode  *mode;
1035         int       i;
1036         int       n = get_method_n_params(method_type);
1037         be_abi_call_flags_t call_flags = be_abi_call_get_flags(abi);
1038         (void) self;
1039
1040         /* set abi flags for calls */
1041         call_flags.bits.left_to_right         = 0;
1042         call_flags.bits.store_args_sequential = 0;
1043         /* call_flags.bits.try_omit_fp     don't change this we can handle both */
1044         call_flags.bits.fp_free               = 0;
1045         call_flags.bits.call_has_imm          = 1;  /* IA32 calls can have immediate address */
1046
1047         /* set stack parameter passing style */
1048         be_abi_call_set_flags(abi, call_flags, &arm_abi_callbacks);
1049
1050         for (i = 0; i < n; i++) {
1051                 /* reg = get reg for param i;          */
1052                 /* be_abi_call_param_reg(abi, i, reg); */
1053                 if (i < 4) {
1054                         be_abi_call_param_reg(abi, i, arm_get_RegParam_reg(i));
1055                 } else {
1056                         tp   = get_method_param_type(method_type, i);
1057                         mode = get_type_mode(tp);
1058                         be_abi_call_param_stack(abi, i, mode, 4, 0, 0);
1059                 }
1060         }
1061
1062         /* set return registers */
1063         n = get_method_n_ress(method_type);
1064
1065         assert(n <= 2 && "more than two results not supported");
1066
1067         /* In case of 64bit returns, we will have two 32bit values */
1068         if (n == 2) {
1069                 tp   = get_method_res_type(method_type, 0);
1070                 mode = get_type_mode(tp);
1071
1072                 assert(!mode_is_float(mode) && "two FP results not supported");
1073
1074                 tp   = get_method_res_type(method_type, 1);
1075                 mode = get_type_mode(tp);
1076
1077                 assert(!mode_is_float(mode) && "mixed INT, FP results not supported");
1078
1079                 be_abi_call_res_reg(abi, 0, &arm_gp_regs[REG_R0]);
1080                 be_abi_call_res_reg(abi, 1, &arm_gp_regs[REG_R1]);
1081         } else if (n == 1) {
1082                 const arch_register_t *reg;
1083
1084                 tp   = get_method_res_type(method_type, 0);
1085                 assert(is_atomic_type(tp));
1086                 mode = get_type_mode(tp);
1087
1088                 reg = mode_is_float(mode) ? &arm_fpa_regs[REG_F0] : &arm_gp_regs[REG_R0];
1089                 be_abi_call_res_reg(abi, 0, reg);
1090         }
1091 }
1092
1093 int arm_to_appear_in_schedule(void *block_env, const ir_node *irn) {
1094         (void) block_env;
1095         if(!is_arm_irn(irn))
1096                 return -1;
1097
1098         return 1;
1099 }
1100
1101 /**
1102  * Initializes the code generator interface.
1103  */
1104 static const arch_code_generator_if_t *arm_get_code_generator_if(void *self) {
1105         (void) self;
1106         return &arm_code_gen_if;
1107 }
1108
1109 list_sched_selector_t arm_sched_selector;
1110
1111 /**
1112  * Returns the reg_pressure scheduler with to_appear_in_schedule() over\loaded
1113  */
1114 static const list_sched_selector_t *arm_get_list_sched_selector(const void *self, list_sched_selector_t *selector) {
1115         (void) self;
1116         memcpy(&arm_sched_selector, selector, sizeof(arm_sched_selector));
1117         /* arm_sched_selector.exectime              = arm_sched_exectime; */
1118         arm_sched_selector.to_appear_in_schedule = arm_to_appear_in_schedule;
1119         return &arm_sched_selector;
1120
1121 }
1122
1123 static const ilp_sched_selector_t *arm_get_ilp_sched_selector(const void *self) {
1124         (void) self;
1125         return NULL;
1126 }
1127
1128 /**
1129  * Returns the necessary byte alignment for storing a register of given class.
1130  */
1131 static int arm_get_reg_class_alignment(const void *self, const arch_register_class_t *cls) {
1132         (void) self;
1133         (void) cls;
1134         /* ARM is a 32 bit CPU, no need for other alignment */
1135         return 4;
1136 }
1137
1138 static const be_execution_unit_t ***arm_get_allowed_execution_units(const void *self, const ir_node *irn) {
1139         (void) self;
1140         (void) irn;
1141         /* TODO */
1142         panic("Unimplemented arm_get_allowed_execution_units()");
1143 }
1144
1145 static const be_machine_t *arm_get_machine(const void *self) {
1146         (void) self;
1147         /* TODO */
1148         panic("Unimplemented arm_get_machine()");
1149 }
1150
1151 /**
1152  * Return irp irgs in the desired order.
1153  */
1154 static ir_graph **arm_get_irg_list(const void *self, ir_graph ***irg_list) {
1155         (void) self;
1156         (void) irg_list;
1157         return NULL;
1158 }
1159
1160 /**
1161  * Allows or disallows the creation of Psi nodes for the given Phi nodes.
1162  * @return 1 if allowed, 0 otherwise
1163  */
1164 static int arm_is_psi_allowed(ir_node *sel, ir_node *phi_list, int i, int j) {
1165         ir_node *cmp, *cmp_a, *phi;
1166         ir_mode *mode;
1167
1168
1169         /* currently Psi support is not implemented */
1170         return 0;
1171
1172 /* we don't want long long Psi */
1173 #define IS_BAD_PSI_MODE(mode) (!mode_is_float(mode) && get_mode_size_bits(mode) > 32)
1174
1175         if (get_irn_mode(sel) != mode_b)
1176                 return 0;
1177
1178         cmp   = get_Proj_pred(sel);
1179         cmp_a = get_Cmp_left(cmp);
1180         mode  = get_irn_mode(cmp_a);
1181
1182         if (IS_BAD_PSI_MODE(mode))
1183                 return 0;
1184
1185         /* check the Phi nodes */
1186         for (phi = phi_list; phi; phi = get_irn_link(phi)) {
1187                 ir_node *pred_i = get_irn_n(phi, i);
1188                 ir_node *pred_j = get_irn_n(phi, j);
1189                 ir_mode *mode_i = get_irn_mode(pred_i);
1190                 ir_mode *mode_j = get_irn_mode(pred_j);
1191
1192                 if (IS_BAD_PSI_MODE(mode_i) || IS_BAD_PSI_MODE(mode_j))
1193                         return 0;
1194         }
1195
1196 #undef IS_BAD_PSI_MODE
1197
1198         return 1;
1199 }
1200
1201 static asm_constraint_flags_t arm_parse_asm_constraint(const void *self, const char **c)
1202 {
1203         /* asm not supported */
1204         (void) self;
1205         (void) c;
1206         return ASM_CONSTRAINT_FLAG_INVALID;
1207 }
1208
1209 static int arm_is_valid_clobber(const void *self, const char *clobber)
1210 {
1211         (void) self;
1212         (void) clobber;
1213         return 0;
1214 }
1215
1216 /**
1217  * Returns the libFirm configuration parameter for this backend.
1218  */
1219 static const backend_params *arm_get_libfirm_params(void) {
1220         static const ir_settings_if_conv_t ifconv = {
1221                 4,                    /* maxdepth, doesn't matter for Psi-conversion */
1222                 arm_is_psi_allowed   /* allows or disallows Psi creation for given selector */
1223         };
1224         static ir_settings_arch_dep_t ad = {
1225                 1,    /* allow subs */
1226                 1,        /* Muls are fast enough on ARM but ... */
1227                 31,   /* ... one shift would be possible better */
1228                 NULL, /* no evaluator function */
1229                 0,    /* SMUL is needed, only in Arch M */
1230                 0,    /* UMUL is needed, only in Arch M */
1231                 32,   /* SMUL & UMUL available for 32 bit */
1232         };
1233         static backend_params p = {
1234                 1,     /* need dword lowering */
1235                 0,     /* don't support inline assembler yet */
1236                 0,     /* no immediate floating point mode. */
1237                 NULL,  /* no additional opcodes */
1238                 NULL,  /* will be set later */
1239                 NULL,  /* but yet no creator function */
1240                 NULL,  /* context for create_intrinsic_fkt */
1241                 NULL,  /* will be set below */
1242                 NULL   /* no immediate fp mode */
1243         };
1244
1245         p.dep_param    = &ad;
1246         p.if_conv_info = &ifconv;
1247         return &p;
1248 }
1249
1250 /* fpu set architectures. */
1251 static const lc_opt_enum_int_items_t arm_fpu_items[] = {
1252         { "softfloat", ARM_FPU_ARCH_SOFTFLOAT },
1253         { "fpe",       ARM_FPU_ARCH_FPE },
1254         { "fpa",       ARM_FPU_ARCH_FPA },
1255         { "vfp1xd",    ARM_FPU_ARCH_VFP_V1xD },
1256         { "vfp1",      ARM_FPU_ARCH_VFP_V1 },
1257         { "vfp2",      ARM_FPU_ARCH_VFP_V2 },
1258         { NULL,        0 }
1259 };
1260
1261 static lc_opt_enum_int_var_t arch_fpu_var = {
1262         &arm_isa_template.fpu_arch, arm_fpu_items
1263 };
1264
1265 static const lc_opt_table_entry_t arm_options[] = {
1266         LC_OPT_ENT_ENUM_INT("fpunit",    "select the floating point unit", &arch_fpu_var),
1267         LC_OPT_ENT_BOOL("gen_reg_names", "use generic register names", &arm_isa_template.gen_reg_names),
1268         LC_OPT_LAST
1269 };
1270
1271 const arch_isa_if_t arm_isa_if = {
1272         arm_init,
1273         arm_done,
1274         arm_get_n_reg_class,
1275         arm_get_reg_class,
1276         arm_get_reg_class_for_mode,
1277         arm_get_call_abi,
1278         arm_get_code_generator_if,
1279         arm_get_list_sched_selector,
1280         arm_get_ilp_sched_selector,
1281         arm_get_reg_class_alignment,
1282         arm_get_libfirm_params,
1283         arm_get_allowed_execution_units,
1284         arm_get_machine,
1285         arm_get_irg_list,
1286         NULL,               /* mark remat */
1287         arm_parse_asm_constraint,
1288         arm_is_valid_clobber
1289 };
1290
1291 void be_init_arch_arm(void)
1292 {
1293         lc_opt_entry_t *be_grp = lc_opt_get_grp(firm_opt_get_root(), "be");
1294         lc_opt_entry_t *arm_grp = lc_opt_get_grp(be_grp, "arm");
1295
1296         lc_opt_add_table(arm_grp, arm_options);
1297
1298         be_register_isa_if("arm", &arm_isa_if);
1299
1300         arm_init_transform();
1301         arm_init_emitter();
1302 }
1303
1304 BE_REGISTER_MODULE_CONSTRUCTOR(be_init_arch_arm);