nsz Git - libfirm/blob - ir/be/arm/bearch_arm.c

   1 /*
   2  * Copyright (C) 1995-2007 University of Karlsruhe.  All right reserved.
   3  *
   4  * This file is part of libFirm.
   5  *
   6  * This file may be distributed and/or modified under the terms of the
   7  * GNU General Public License version 2 as published by the Free Software
   8  * Foundation and appearing in the file LICENSE.GPL included in the
   9  * packaging of this file.
  10  *
  11  * Licensees holding valid libFirm Professional Edition licenses may use
  12  * this file in accordance with the libFirm Commercial License.
  13  * Agreement provided with the Software.
  14  *
  15  * This file is provided AS IS with NO WARRANTY OF ANY KIND, INCLUDING THE
  16  * WARRANTY OF DESIGN, MERCHANTABILITY AND FITNESS FOR A PARTICULAR
  17  * PURPOSE.
  18  */
  19
  20 /**
  21  * @file
  22  * @brief   The main arm backend driver file.
  23  * @author  Oliver Richter, Tobias Gneist
  24  * @version $Id$
  25  */
  26 #ifdef HAVE_CONFIG_H
  27 #include "config.h"
  28 #endif
  29
  30 #include <libcore/lc_opts.h>
  31 #include <libcore/lc_opts_enum.h>
  32
  33 #include "pseudo_irg.h"
  34 #include "irgwalk.h"
  35 #include "irprog.h"
  36 #include "irprintf.h"
  37 #include "ircons.h"
  38 #include "irgmod.h"
  39 #include "irgopt.h"
  40 #include "iroptimize.h"
  41 #include "lowering.h"
  42
  43 #include "bitset.h"
  44 #include "debug.h"
  45 #include "irtools.h"
  46
  47 #include "../bearch_t.h"                /* the general register allocator interface */
  48 #include "../benode_t.h"
  49 #include "../belower.h"
  50 #include "../besched_t.h"
  51 #include "be.h"
  52 #include "../beabi.h"
  53 #include "../bemachine.h"
  54 #include "../beilpsched.h"
  55 #include "../bemodule.h"
  56 #include "../beirg_t.h"
  57 #include "../bespillslots.h"
  58 #include "../begnuas.h"
  59
  60 #include "bearch_arm_t.h"
  61
  62 #include "arm_new_nodes.h"           /* arm nodes interface */
  63 #include "gen_arm_regalloc_if.h"     /* the generated interface (register type and class defenitions) */
  64 #include "arm_transform.h"
  65 #include "arm_emitter.h"
  66 #include "arm_map_regs.h"
  67
  68 #define DEBUG_MODULE "firm.be.arm.isa"
  69
  70 /* TODO: ugly, but we need it to get access to the registers assigned to Phi nodes */
  71 static set *cur_reg_set = NULL;
  72
  73 /**************************************************
  74  *                         _ _              _  __
  75  *                        | | |            (_)/ _|
  76  *  _ __ ___  __ _    __ _| | | ___   ___   _| |_
  77  * | '__/ _ \/ _` |  / _` | | |/ _ \ / __| | |  _|
  78  * | | |  __/ (_| | | (_| | | | (_) | (__  | | |
  79  * |_|  \___|\__, |  \__,_|_|_|\___/ \___| |_|_|
  80  *            __/ |
  81  *           |___/
  82  **************************************************/
  83
  84 /**
  85  * Return register requirements for a arm node.
  86  * If the node returns a tuple (mode_T) then the proj's
  87  * will be asked for this information.
  88  */
  89 static const
  90 arch_register_req_t *arm_get_irn_reg_req(const void *self, const ir_node *node,
  91                                          int pos)
  92 {
  93         long               node_pos = pos == -1 ? 0 : pos;
  94         ir_mode           *mode     = get_irn_mode(node);
  95         (void) self;
  96
  97         if (is_Block(node) || mode == mode_X) {
  98                 return arch_no_register_req;
  99         }
 100
 101         if (mode == mode_T && pos < 0) {
 102                 return arch_no_register_req;
 103         }
 104
 105         if (is_Proj(node)) {
 106                 if(mode == mode_M)
 107                         return arch_no_register_req;
 108
 109                 if(pos >= 0) {
 110                         return arch_no_register_req;
 111                 }
 112
 113                 node_pos = (pos == -1) ? get_Proj_proj(node) : pos;
 114                 node     = skip_Proj_const(node);
 115         }
 116
 117         /* get requirements for our own nodes */
 118         if (is_arm_irn(node)) {
 119                 const arch_register_req_t *req;
 120                 if (pos >= 0) {
 121                         req = get_arm_in_req(node, pos);
 122                 } else {
 123                         req = get_arm_out_req(node, node_pos);
 124                 }
 125
 126                 return req;
 127         }
 128
 129         /* unknown should be transformed by now */
 130         assert(!is_Unknown(node));
 131         return arch_no_register_req;
 132 }
 133
 134 static void arm_set_irn_reg(const void *self, ir_node *irn,
 135                             const arch_register_t *reg)
 136 {
 137         int pos = 0;
 138         (void) self;
 139
 140         if (get_irn_mode(irn) == mode_X) {
 141                 return;
 142         }
 143
 144         if (is_Proj(irn)) {
 145                 pos = get_Proj_proj(irn);
 146                 irn = skip_Proj(irn);
 147         }
 148
 149         if (is_arm_irn(irn)) {
 150                 const arch_register_t **slots;
 151
 152                 slots      = get_arm_slots(irn);
 153                 slots[pos] = reg;
 154         }
 155         else {
 156                 /* here we set the registers for the Phi nodes */
 157                 arm_set_firm_reg(irn, reg, cur_reg_set);
 158         }
 159 }
 160
 161 static const arch_register_t *arm_get_irn_reg(const void *self,
 162                                               const ir_node *irn)
 163 {
 164         int pos = 0;
 165         const arch_register_t *reg = NULL;
 166         (void) self;
 167
 168         if (is_Proj(irn)) {
 169
 170                 if (get_irn_mode(irn) == mode_X) {
 171                         return NULL;
 172                 }
 173
 174                 pos = get_Proj_proj(irn);
 175                 irn = skip_Proj_const(irn);
 176         }
 177
 178         if (is_arm_irn(irn)) {
 179                 const arch_register_t **slots;
 180                 slots = get_arm_slots(irn);
 181                 reg   = slots[pos];
 182         }
 183         else {
 184                 reg = arm_get_firm_reg(irn, cur_reg_set);
 185         }
 186
 187         return reg;
 188 }
 189
 190 static arch_irn_class_t arm_classify(const void *self, const ir_node *irn)
 191 {
 192         (void) self;
 193         irn = skip_Proj_const(irn);
 194
 195         if (is_cfop(irn)) {
 196                 return arch_irn_class_branch;
 197         }
 198         else if (is_arm_irn(irn)) {
 199                 return arch_irn_class_normal;
 200         }
 201
 202         return 0;
 203 }
 204
 205 static arch_irn_flags_t arm_get_flags(const void *self, const ir_node *irn)
 206 {
 207         (void) self;
 208         irn = skip_Proj_const(irn);
 209
 210         if (is_arm_irn(irn)) {
 211                 return get_arm_flags(irn);
 212         }
 213         else if (is_Unknown(irn)) {
 214                 return arch_irn_flags_ignore;
 215         }
 216
 217         return 0;
 218 }
 219
 220 static ir_entity *arm_get_frame_entity(const void *self, const ir_node *irn)
 221 {
 222         (void) self;
 223         (void) irn;
 224         /* TODO: return the entity assigned to the frame */
 225         return NULL;
 226 }
 227
 228 static void arm_set_frame_entity(const void *self, ir_node *irn, ir_entity *ent)
 229 {
 230         (void) self;
 231         (void) irn;
 232         (void) ent;
 233         /* TODO: set the entity assigned to the frame */
 234 }
 235
 236 /**
 237  * This function is called by the generic backend to correct offsets for
 238  * nodes accessing the stack.
 239  */
 240 static void arm_set_stack_bias(const void *self, ir_node *irn, int bias)
 241 {
 242         (void) self;
 243         (void) irn;
 244         (void) bias;
 245         /* TODO: correct offset if irn accesses the stack */
 246 }
 247
 248 static int arm_get_sp_bias(const void *self, const ir_node *irn)
 249 {
 250         (void) self;
 251         (void) irn;
 252         return 0;
 253 }
 254
 255 /* fill register allocator interface */
 256
 257 static const arch_irn_ops_if_t arm_irn_ops_if = {
 258         arm_get_irn_reg_req,
 259         arm_set_irn_reg,
 260         arm_get_irn_reg,
 261         arm_classify,
 262         arm_get_flags,
 263         arm_get_frame_entity,
 264         arm_set_frame_entity,
 265         arm_set_stack_bias,
 266         arm_get_sp_bias,
 267         NULL,    /* get_inverse             */
 268         NULL,    /* get_op_estimated_cost   */
 269         NULL,    /* possible_memory_operand */
 270         NULL,    /* perform_memory_operand  */
 271 };
 272
 273 arm_irn_ops_t arm_irn_ops = {
 274         &arm_irn_ops_if,
 275         NULL
 276 };
 277
 278
 279
 280 /**************************************************
 281  *                _                         _  __
 282  *               | |                       (_)/ _|
 283  *   ___ ___   __| | ___  __ _  ___ _ __    _| |_
 284  *  / __/ _ \ / _` |/ _ \/ _` |/ _ \ '_ \  | |  _|
 285  * | (_| (_) | (_| |  __/ (_| |  __/ | | | | | |
 286  *  \___\___/ \__,_|\___|\__, |\___|_| |_| |_|_|
 287  *                        __/ |
 288  *                       |___/
 289  **************************************************/
 290
 291 /**
 292  * Transforms the standard Firm graph into
 293  * a ARM firm graph.
 294  */
 295 static void arm_prepare_graph(void *self) {
 296         arm_code_gen_t *cg = self;
 297
 298         /* transform nodes into assembler instructions */
 299         arm_transform_graph(cg);
 300
 301         /* do local optimizations (mainly CSE) */
 302         local_optimize_graph(cg->irg);
 303
 304         if (cg->dump)
 305                 be_dump(cg->irg, "-transformed", dump_ir_block_graph_sched);
 306
 307         /* do code placement, to optimize the position of constants */
 308         place_code(cg->irg);
 309
 310         if (cg->dump)
 311                 be_dump(cg->irg, "-place", dump_ir_block_graph_sched);
 312 }
 313
 314 /**
 315  * Called immediately before emit phase.
 316  */
 317 static void arm_finish_irg(void *self)
 318 {
 319         (void) self;
 320         /* TODO: - fix offsets for nodes accessing stack
 321                          - ...
 322         */
 323 }
 324
 325
 326 /**
 327  * These are some hooks which must be filled but are probably not needed.
 328  */
 329 static void arm_before_sched(void *self)
 330 {
 331         (void) self;
 332         /* Some stuff you need to do after scheduling but before register allocation */
 333 }
 334
 335 static void arm_before_ra(void *self)
 336 {
 337         (void) self;
 338         /* Some stuff you need to do immediately after register allocation */
 339 }
 340
 341 /**
 342  * We transform Spill and Reload here. This needs to be done before
 343  * stack biasing otherwise we would miss the corrected offset for these nodes.
 344  */
 345 static void arm_after_ra(void *self)
 346 {
 347         arm_code_gen_t *cg = self;
 348         be_coalesce_spillslots(cg->birg);
 349 }
 350
 351 /**
 352  * Emits the code, closes the output file and frees
 353  * the code generator interface.
 354  */
 355 static void arm_emit_and_done(void *self) {
 356         arm_code_gen_t *cg = self;
 357         ir_graph       *irg = cg->irg;
 358
 359         arm_gen_routine(cg, irg);
 360
 361         cur_reg_set = NULL;
 362
 363         /* de-allocate code generator */
 364         del_set(cg->reg_set);
 365         free(self);
 366 }
 367
 368 /**
 369  * Move a double floating point value into an integer register.
 370  * Place the move operation into block bl.
 371  *
 372  * Handle some special cases here:
 373  * 1.) A constant: simply split into two
 374  * 2.) A load: simply split into two
 375  */
 376 static ir_node *convert_dbl_to_int(ir_node *bl, ir_node *arg, ir_node *mem,
 377                                    ir_node **resH, ir_node **resL) {
 378         if (is_Const(arg)) {
 379                 tarval *tv = get_Const_tarval(arg);
 380                 unsigned v;
 381
 382                 /* get the upper 32 bits */
 383                 v =            get_tarval_sub_bits(tv, 7);
 384                 v = (v << 8) | get_tarval_sub_bits(tv, 6);
 385                 v = (v << 8) | get_tarval_sub_bits(tv, 5);
 386                 v = (v << 8) | get_tarval_sub_bits(tv, 4);
 387                 *resH = new_Const_long(mode_Is, v);
 388
 389                 /* get the lower 32 bits */
 390                 v =            get_tarval_sub_bits(tv, 3);
 391                 v = (v << 8) | get_tarval_sub_bits(tv, 2);
 392                 v = (v << 8) | get_tarval_sub_bits(tv, 1);
 393                 v = (v << 8) | get_tarval_sub_bits(tv, 0);
 394                 *resL = new_Const_long(mode_Is, v);
 395         }
 396         else if (get_irn_op(skip_Proj(arg)) == op_Load) {
 397                 /* FIXME: handling of low/high depends on LE/BE here */
 398                 assert(0);
 399         }
 400         else {
 401                 ir_graph *irg = current_ir_graph;
 402                 ir_node *conv;
 403
 404                 conv = new_rd_arm_fpaDbl2GP(NULL, irg, bl, arg, mem);
 405                 /* move high/low */
 406                 *resL = new_r_Proj(irg, bl, conv, mode_Is, pn_arm_fpaDbl2GP_low);
 407                 *resH = new_r_Proj(irg, bl, conv, mode_Is, pn_arm_fpaDbl2GP_high);
 408                 mem   = new_r_Proj(irg, bl, conv, mode_M,  pn_arm_fpaDbl2GP_M);
 409         }
 410         return mem;
 411 }
 412
 413 /**
 414  * Move a single floating point value into an integer register.
 415  * Place the move operation into block bl.
 416  *
 417  * Handle some special cases here:
 418  * 1.) A constant: simply move
 419  * 2.) A load: simply load
 420  */
 421 static ir_node *convert_sng_to_int(ir_node *bl, ir_node *arg)
 422 {
 423         (void) bl;
 424
 425         if (is_Const(arg)) {
 426                 tarval *tv = get_Const_tarval(arg);
 427                 unsigned v;
 428
 429                 /* get the lower 32 bits */
 430                 v =            get_tarval_sub_bits(tv, 3);
 431                 v = (v << 8) | get_tarval_sub_bits(tv, 2);
 432                 v = (v << 8) | get_tarval_sub_bits(tv, 1);
 433                 v = (v << 8) | get_tarval_sub_bits(tv, 0);
 434                 return new_Const_long(mode_Is, v);
 435         }
 436         else if (get_irn_op(skip_Proj(arg)) == op_Load) {
 437                 ir_node *load;
 438
 439                 load = skip_Proj(arg);
 440         }
 441         assert(0);
 442         return NULL;
 443 }
 444
 445 /**
 446  * Convert the arguments of a call to support the
 447  * ARM calling convention of general purpose AND floating
 448  * point arguments.
 449  */
 450 static void handle_calls(ir_node *call, void *env)
 451 {
 452         arm_code_gen_t *cg = env;
 453         int i, j, n, size, idx, flag, n_param, n_res, first_variadic;
 454         ir_type *mtp, *new_mtd, *new_tp[5];
 455         ir_node *new_in[5], **in;
 456         ir_node *bl;
 457
 458         if (! is_Call(call))
 459                 return;
 460
 461         /* check, if we need conversions */
 462         n = get_Call_n_params(call);
 463         mtp = get_Call_type(call);
 464         assert(get_method_n_params(mtp) == n);
 465
 466         /* it's always enough to handle the first 4 parameters */
 467         if (n > 4)
 468                 n = 4;
 469         flag = size = idx = 0;
 470         bl = get_nodes_block(call);
 471         for (i = 0; i < n; ++i) {
 472                 ir_type *param_tp = get_method_param_type(mtp, i);
 473
 474                 if (is_compound_type(param_tp)) {
 475                         /* an aggregate parameter: bad case */
 476                         assert(0);
 477                 }
 478                 else {
 479                         /* a primitive parameter */
 480                         ir_mode *mode = get_type_mode(param_tp);
 481
 482                         if (mode_is_float(mode)) {
 483                                 if (get_mode_size_bits(mode) > 32) {
 484                                         ir_node *mem = get_Call_mem(call);
 485
 486                                         /* Beware: ARM wants the high part first */
 487                                         size += 2 * 4;
 488                                         new_tp[idx]   = cg->int_tp;
 489                                         new_tp[idx+1] = cg->int_tp;
 490                                         mem = convert_dbl_to_int(bl, get_Call_param(call, i), mem, &new_in[idx], &new_in[idx+1]);
 491                                         idx += 2;
 492                                         set_Call_mem(call, mem);
 493                                 }
 494                                 else {
 495                                         size += 4;
 496                                         new_tp[idx] = cg->int_tp;
 497                                         new_in[idx] = convert_sng_to_int(bl, get_Call_param(call, i));
 498                                         ++idx;
 499                                 }
 500                                 flag = 1;
 501                         }
 502                         else {
 503                                 size += 4;
 504                                 new_tp[idx] = param_tp;
 505                                 new_in[idx] = get_Call_param(call, i);
 506                                 ++idx;
 507                         }
 508                 }
 509
 510                 if (size >= 16)
 511                         break;
 512         }
 513
 514         /* if flag is NOT set, no need to translate the method type */
 515         if (! flag)
 516                 return;
 517
 518         /* construct a new method type */
 519         n       = i;
 520         n_param = get_method_n_params(mtp) - n + idx;
 521         n_res   = get_method_n_ress(mtp);
 522         new_mtd = new_d_type_method(get_type_ident(mtp), n_param, n_res, get_type_dbg_info(mtp));
 523
 524         for (i = 0; i < idx; ++i)
 525                 set_method_param_type(new_mtd, i, new_tp[i]);
 526         for (i = n, j = idx; i < get_method_n_params(mtp); ++i)
 527                 set_method_param_type(new_mtd, j++, get_method_param_type(mtp, i));
 528         for (i = 0; i < n_res; ++i)
 529                 set_method_res_type(new_mtd, i, get_method_res_type(mtp, i));
 530
 531         set_method_calling_convention(new_mtd, get_method_calling_convention(mtp));
 532         first_variadic = get_method_first_variadic_param_index(mtp);
 533         if (first_variadic >= 0)
 534                 set_method_first_variadic_param_index(new_mtd, first_variadic);
 535
 536         if (is_lowered_type(mtp)) {
 537                 mtp = get_associated_type(mtp);
 538         }
 539         set_lowered_type(mtp, new_mtd);
 540
 541         set_Call_type(call, new_mtd);
 542
 543         /* calculate new in array of the Call */
 544         NEW_ARR_A(ir_node *, in, n_param + 2);
 545         for (i = 0; i < idx; ++i)
 546                 in[2 + i] = new_in[i];
 547         for (i = n, j = idx; i < get_method_n_params(mtp); ++i)
 548                 in[2 + j++] = get_Call_param(call, i);
 549
 550         in[0] = get_Call_mem(call);
 551         in[1] = get_Call_ptr(call);
 552
 553         /* finally, change the call inputs */
 554         set_irn_in(call, n_param + 2, in);
 555 }
 556
 557 /**
 558  * Handle graph transformations before the abi converter does its work.
 559  */
 560 static void arm_before_abi(void *self) {
 561         arm_code_gen_t *cg = self;
 562
 563         irg_walk_graph(cg->irg, NULL, handle_calls, cg);
 564 }
 565
 566 /* forward */
 567 static void *arm_cg_init(be_irg_t *birg);
 568
 569 static const arch_code_generator_if_t arm_code_gen_if = {
 570         arm_cg_init,
 571         arm_before_abi,     /* before abi introduce */
 572         arm_prepare_graph,
 573         NULL,               /* spill */
 574         arm_before_sched,   /* before scheduling hook */
 575         arm_before_ra,      /* before register allocation hook */
 576         arm_after_ra,
 577         arm_finish_irg,
 578         arm_emit_and_done,
 579 };
 580
 581 /**
 582  * Initializes the code generator.
 583  */
 584 static void *arm_cg_init(be_irg_t *birg) {
 585         static ir_type *int_tp = NULL;
 586         arm_isa_t      *isa = (arm_isa_t *)birg->main_env->arch_env->isa;
 587         arm_code_gen_t *cg;
 588
 589         if (! int_tp) {
 590                 /* create an integer type with machine size */
 591                 int_tp = new_type_primitive(new_id_from_chars("int", 3), mode_Is);
 592         }
 593
 594         cg = xmalloc(sizeof(*cg));
 595         cg->impl         = &arm_code_gen_if;
 596         cg->irg          = birg->irg;
 597         cg->reg_set      = new_set(arm_cmp_irn_reg_assoc, 1024);
 598         cg->arch_env     = birg->main_env->arch_env;
 599         cg->isa          = isa;
 600         cg->birg         = birg;
 601         cg->int_tp       = int_tp;
 602         cg->have_fp_insn = 0;
 603         cg->unknown_gp   = NULL;
 604         cg->unknown_fpa  = NULL;
 605         cg->dump         = (birg->main_env->options->dump_flags & DUMP_BE) ? 1 : 0;
 606
 607         FIRM_DBG_REGISTER(cg->mod, "firm.be.arm.cg");
 608
 609         cur_reg_set = cg->reg_set;
 610
 611         arm_irn_ops.cg = cg;
 612
 613         /* enter the current code generator */
 614         isa->cg = cg;
 615
 616         return (arch_code_generator_t *)cg;
 617 }
 618
 619
 620 /**
 621  * Maps all intrinsic calls that the backend support
 622  * and map all instructions the backend did not support
 623  * to runtime calls.
 624  */
 625 static void arm_handle_intrinsics(void) {
 626         ir_type *tp, *int_tp, *uint_tp;
 627         i_record records[8];
 628         int n_records = 0;
 629
 630         runtime_rt rt_iDiv, rt_uDiv, rt_iMod, rt_uMod;
 631
 632 #define ID(x) new_id_from_chars(x, sizeof(x)-1)
 633
 634         int_tp  = new_type_primitive(ID("int"), mode_Is);
 635         uint_tp = new_type_primitive(ID("uint"), mode_Iu);
 636
 637         /* ARM has neither a signed div instruction ... */
 638         {
 639                 i_instr_record *map_Div = &records[n_records++].i_instr;
 640
 641                 tp = new_type_method(ID("rt_iDiv"), 2, 1);
 642                 set_method_param_type(tp, 0, int_tp);
 643                 set_method_param_type(tp, 1, int_tp);
 644                 set_method_res_type(tp, 0, int_tp);
 645
 646                 rt_iDiv.ent             = new_entity(get_glob_type(), ID("__divsi3"), tp);
 647                 set_entity_ld_ident(rt_iDiv.ent, ID("__divsi3"));
 648                 rt_iDiv.mode            = mode_T;
 649                 rt_iDiv.res_mode        = mode_Is;
 650                 rt_iDiv.mem_proj_nr     = pn_Div_M;
 651                 rt_iDiv.regular_proj_nr = pn_Div_X_regular;
 652                 rt_iDiv.exc_proj_nr     = pn_Div_X_except;
 653                 rt_iDiv.exc_mem_proj_nr = pn_Div_M;
 654                 rt_iDiv.res_proj_nr     = pn_Div_res;
 655
 656                 set_entity_visibility(rt_iDiv.ent, visibility_external_allocated);
 657
 658                 map_Div->kind     = INTRINSIC_INSTR;
 659                 map_Div->op       = op_Div;
 660                 map_Div->i_mapper = (i_mapper_func)i_mapper_RuntimeCall;
 661                 map_Div->ctx      = &rt_iDiv;
 662         }
 663         /* ... nor an unsigned div instruction ... */
 664         {
 665                 i_instr_record *map_Div = &records[n_records++].i_instr;
 666
 667                 tp = new_type_method(ID("rt_uDiv"), 2, 1);
 668                 set_method_param_type(tp, 0, uint_tp);
 669                 set_method_param_type(tp, 1, uint_tp);
 670                 set_method_res_type(tp, 0, uint_tp);
 671
 672                 rt_uDiv.ent             = new_entity(get_glob_type(), ID("__udivsi3"), tp);
 673                 set_entity_ld_ident(rt_uDiv.ent, ID("__udivsi3"));
 674                 rt_uDiv.mode            = mode_T;
 675                 rt_uDiv.res_mode        = mode_Iu;
 676                 rt_uDiv.mem_proj_nr     = pn_Div_M;
 677                 rt_uDiv.regular_proj_nr = pn_Div_X_regular;
 678                 rt_uDiv.exc_proj_nr     = pn_Div_X_except;
 679                 rt_uDiv.exc_mem_proj_nr = pn_Div_M;
 680                 rt_uDiv.res_proj_nr     = pn_Div_res;
 681
 682                 set_entity_visibility(rt_uDiv.ent, visibility_external_allocated);
 683
 684                 map_Div->kind     = INTRINSIC_INSTR;
 685                 map_Div->op       = op_Div;
 686                 map_Div->i_mapper = (i_mapper_func)i_mapper_RuntimeCall;
 687                 map_Div->ctx      = &rt_uDiv;
 688         }
 689         /* ... nor a signed mod instruction ... */
 690         {
 691                 i_instr_record *map_Mod = &records[n_records++].i_instr;
 692
 693                 tp = new_type_method(ID("rt_iMod"), 2, 1);
 694                 set_method_param_type(tp, 0, int_tp);
 695                 set_method_param_type(tp, 1, int_tp);
 696                 set_method_res_type(tp, 0, int_tp);
 697
 698                 rt_iMod.ent             = new_entity(get_glob_type(), ID("__modsi3"), tp);
 699                 set_entity_ld_ident(rt_iMod.ent, ID("__modsi3"));
 700                 rt_iMod.mode            = mode_T;
 701                 rt_iMod.res_mode        = mode_Is;
 702                 rt_iMod.mem_proj_nr     = pn_Mod_M;
 703                 rt_iMod.regular_proj_nr = pn_Mod_X_regular;
 704                 rt_iMod.exc_proj_nr     = pn_Mod_X_except;
 705                 rt_iMod.exc_mem_proj_nr = pn_Mod_M;
 706                 rt_iMod.res_proj_nr     = pn_Mod_res;
 707
 708                 set_entity_visibility(rt_iMod.ent, visibility_external_allocated);
 709
 710                 map_Mod->kind     = INTRINSIC_INSTR;
 711                 map_Mod->op       = op_Mod;
 712                 map_Mod->i_mapper = (i_mapper_func)i_mapper_RuntimeCall;
 713                 map_Mod->ctx      = &rt_iMod;
 714         }
 715         /* ... nor an unsigned mod. */
 716         {
 717                 i_instr_record *map_Mod = &records[n_records++].i_instr;
 718
 719                 tp = new_type_method(ID("rt_uMod"), 2, 1);
 720                 set_method_param_type(tp, 0, uint_tp);
 721                 set_method_param_type(tp, 1, uint_tp);
 722                 set_method_res_type(tp, 0, uint_tp);
 723
 724                 rt_uMod.ent             = new_entity(get_glob_type(), ID("__umodsi3"), tp);
 725                 set_entity_ld_ident(rt_uMod.ent, ID("__umodsi3"));
 726                 rt_uMod.mode            = mode_T;
 727                 rt_uMod.res_mode        = mode_Iu;
 728                 rt_uMod.mem_proj_nr     = pn_Mod_M;
 729                 rt_uMod.regular_proj_nr = pn_Mod_X_regular;
 730                 rt_uMod.exc_proj_nr     = pn_Mod_X_except;
 731                 rt_uMod.exc_mem_proj_nr = pn_Mod_M;
 732                 rt_uMod.res_proj_nr     = pn_Mod_res;
 733
 734                 set_entity_visibility(rt_uMod.ent, visibility_external_allocated);
 735
 736                 map_Mod->kind     = INTRINSIC_INSTR;
 737                 map_Mod->op       = op_Mod;
 738                 map_Mod->i_mapper = (i_mapper_func)i_mapper_RuntimeCall;
 739                 map_Mod->ctx      = &rt_uMod;
 740         }
 741
 742         if (n_records > 0)
 743                 lower_intrinsics(records, n_records, /*part_block_used=*/0);
 744 }
 745
 746 /*****************************************************************
 747  *  ____             _                  _   _____  _____
 748  * |  _ \           | |                | | |_   _|/ ____|  /\
 749  * | |_) | __ _  ___| | _____ _ __   __| |   | | | (___   /  \
 750  * |  _ < / _` |/ __| |/ / _ \ '_ \ / _` |   | |  \___ \ / /\ \
 751  * | |_) | (_| | (__|   <  __/ | | | (_| |  _| |_ ____) / ____ \
 752  * |____/ \__,_|\___|_|\_\___|_| |_|\__,_| |_____|_____/_/    \_\
 753  *
 754  *****************************************************************/
 755
 756 static arm_isa_t arm_isa_template = {
 757         {
 758                 &arm_isa_if,           /* isa interface */
 759                 &arm_gp_regs[REG_SP],  /* stack pointer */
 760                 &arm_gp_regs[REG_R11], /* base pointer */
 761                 -1,                    /* stack direction */
 762                 NULL,                  /* main environment */
 763                 7,                     /* spill costs */
 764                 5,                     /* reload costs */
 765         },
 766         0,                     /* use generic register names instead of SP, LR, PC */
 767         ARM_FPU_ARCH_FPE,      /* FPU architecture */
 768         NULL,                  /* current code generator */
 769 };
 770
 771 /**
 772  * Initializes the backend ISA and opens the output file.
 773  */
 774 static void *arm_init(FILE *file_handle) {
 775         static int inited = 0;
 776         arm_isa_t *isa;
 777
 778         if(inited)
 779                 return NULL;
 780
 781         isa = xmalloc(sizeof(*isa));
 782         memcpy(isa, &arm_isa_template, sizeof(*isa));
 783
 784         arm_register_init();
 785
 786         isa->cg  = NULL;
 787         be_emit_init(file_handle);
 788
 789         arm_create_opcodes();
 790         arm_handle_intrinsics();
 791
 792         /* we mark referenced global entities, so we can only emit those which
 793          * are actually referenced. (Note: you mustn't use the type visited flag
 794          * elsewhere in the backend)
 795          */
 796         inc_master_type_visited();
 797
 798         inited = 1;
 799         return isa;
 800 }
 801
 802
 803
 804 /**
 805  * Closes the output file and frees the ISA structure.
 806  */
 807 static void arm_done(void *self) {
 808         arm_isa_t *isa = self;
 809
 810         be_gas_emit_decls(isa->arch_isa.main_env, 1);
 811
 812         be_emit_exit();
 813         free(self);
 814 }
 815
 816
 817 /**
 818  * Report the number of register classes.
 819  * If we don't have fp instructions, report only GP
 820  * here to speed up register allocation (and makes dumps
 821  * smaller and more readable).
 822  */
 823 static unsigned arm_get_n_reg_class(const void *self) {
 824         (void) self;
 825         return N_CLASSES;
 826 }
 827
 828 /**
 829  * Return the register class with requested index.
 830  */
 831 static const arch_register_class_t *arm_get_reg_class(const void *self,
 832                                                       unsigned i) {
 833         (void) self;
 834         assert(i < N_CLASSES);
 835         return &arm_reg_classes[i];
 836 }
 837
 838 /**
 839  * Get the register class which shall be used to store a value of a given mode.
 840  * @param self The this pointer.
 841  * @param mode The mode in question.
 842  * @return A register class which can hold values of the given mode.
 843  */
 844 const arch_register_class_t *arm_get_reg_class_for_mode(const void *self, const ir_mode *mode) {
 845         (void) self;
 846         if (mode_is_float(mode))
 847                 return &arm_reg_classes[CLASS_arm_fpa];
 848         else
 849                 return &arm_reg_classes[CLASS_arm_gp];
 850 }
 851
 852 /**
 853  * Produces the type which sits between the stack args and the locals on the stack.
 854  * it will contain the return address and space to store the old base pointer.
 855  * @return The Firm type modeling the ABI between type.
 856  */
 857 static ir_type *arm_get_between_type(void *self) {
 858         static ir_type *between_type = NULL;
 859         static ir_entity *old_bp_ent = NULL;
 860         (void) self;
 861
 862         if (between_type == NULL) {
 863                 ir_entity *ret_addr_ent;
 864                 ir_type *ret_addr_type = new_type_primitive(new_id_from_str("return_addr"), mode_P);
 865                 ir_type *old_bp_type   = new_type_primitive(new_id_from_str("bp"), mode_P);
 866
 867                 between_type           = new_type_class(new_id_from_str("arm_between_type"));
 868                 old_bp_ent             = new_entity(between_type, new_id_from_str("old_bp"), old_bp_type);
 869                 ret_addr_ent           = new_entity(between_type, new_id_from_str("old_bp"), ret_addr_type);
 870
 871                 set_entity_offset(old_bp_ent, 0);
 872                 set_entity_offset(ret_addr_ent, get_type_size_bytes(old_bp_type));
 873                 set_type_size_bytes(between_type, get_type_size_bytes(old_bp_type) + get_type_size_bytes(ret_addr_type));
 874         }
 875
 876         return between_type;
 877 }
 878
 879
 880 typedef struct {
 881         be_abi_call_flags_bits_t flags;
 882         const arch_env_t *arch_env;
 883         const arch_isa_t *isa;
 884         ir_graph *irg;
 885 } arm_abi_env_t;
 886
 887 static void *arm_abi_init(const be_abi_call_t *call, const arch_env_t *arch_env, ir_graph *irg)
 888 {
 889         arm_abi_env_t *env     = xmalloc(sizeof(env[0]));
 890         be_abi_call_flags_t fl = be_abi_call_get_flags(call);
 891         env->flags    = fl.bits;
 892         env->irg      = irg;
 893         env->arch_env = arch_env;
 894         env->isa      = arch_env->isa;
 895         return env;
 896 }
 897
 898 static void arm_abi_dont_save_regs(void *self, pset *s)
 899 {
 900         arm_abi_env_t *env = self;
 901         if (env->flags.try_omit_fp)
 902                 pset_insert_ptr(s, env->isa->bp);
 903 }
 904
 905
 906
 907 /**
 908  * Build the ARM prolog
 909  */
 910 static const arch_register_t *arm_abi_prologue(void *self, ir_node **mem, pmap *reg_map) {
 911         ir_node *keep, *store;
 912         arm_abi_env_t *env = self;
 913         ir_graph *irg = env->irg;
 914         ir_node *block = get_irg_start_block(irg);
 915         arch_register_class_t *gp = &arm_reg_classes[CLASS_arm_gp];
 916
 917         ir_node *fp = be_abi_reg_map_get(reg_map, env->isa->bp);
 918         ir_node *ip = be_abi_reg_map_get(reg_map, &arm_gp_regs[REG_R12]);
 919         ir_node *sp = be_abi_reg_map_get(reg_map, env->isa->sp);
 920         ir_node *lr = be_abi_reg_map_get(reg_map, &arm_gp_regs[REG_LR]);
 921         ir_node *pc = be_abi_reg_map_get(reg_map, &arm_gp_regs[REG_PC]);
 922
 923         if (env->flags.try_omit_fp)
 924                 return env->isa->sp;
 925
 926         ip = be_new_Copy(gp, irg, block, sp);
 927         arch_set_irn_register(env->arch_env, ip, &arm_gp_regs[REG_R12]);
 928         be_set_constr_single_reg(ip, BE_OUT_POS(0), &arm_gp_regs[REG_R12] );
 929
 930         store = new_rd_arm_StoreStackM4Inc(NULL, irg, block, sp, fp, ip, lr, pc, *mem);
 931
 932         sp = new_r_Proj(irg, block, store, env->isa->sp->reg_class->mode, pn_arm_StoreStackM4Inc_ptr);
 933         arch_set_irn_register(env->arch_env, sp, env->isa->sp);
 934         *mem = new_r_Proj(irg, block, store, mode_M, pn_arm_StoreStackM4Inc_M);
 935
 936         keep = be_new_CopyKeep_single(gp, irg, block, ip, sp, get_irn_mode(ip));
 937         be_node_set_reg_class(keep, 1, gp);
 938         arch_set_irn_register(env->arch_env, keep, &arm_gp_regs[REG_R12]);
 939         be_set_constr_single_reg(keep, BE_OUT_POS(0), &arm_gp_regs[REG_R12] );
 940
 941         fp = new_rd_arm_Sub_i(NULL, irg, block, keep, get_irn_mode(fp),
 942                               new_tarval_from_long(4, get_irn_mode(fp)));
 943         arch_set_irn_register(env->arch_env, fp, env->isa->bp);
 944
 945         be_abi_reg_map_set(reg_map, env->isa->bp, fp);
 946         be_abi_reg_map_set(reg_map, &arm_gp_regs[REG_R12], keep);
 947         be_abi_reg_map_set(reg_map, env->isa->sp, sp);
 948         be_abi_reg_map_set(reg_map, &arm_gp_regs[REG_LR], lr);
 949         be_abi_reg_map_set(reg_map, &arm_gp_regs[REG_PC], pc);
 950
 951         return env->isa->bp;
 952 }
 953
 954 /**
 955  * Builds the ARM epilogue
 956  */
 957 static void arm_abi_epilogue(void *self, ir_node *bl, ir_node **mem, pmap *reg_map) {
 958         arm_abi_env_t *env = self;
 959         ir_node *curr_sp = be_abi_reg_map_get(reg_map, env->isa->sp);
 960         ir_node *curr_bp = be_abi_reg_map_get(reg_map, env->isa->bp);
 961         ir_node *curr_pc = be_abi_reg_map_get(reg_map, &arm_gp_regs[REG_PC]);
 962         ir_node *curr_lr = be_abi_reg_map_get(reg_map, &arm_gp_regs[REG_LR]);
 963
 964         // TODO: Activate Omit fp in epilogue
 965         if (env->flags.try_omit_fp) {
 966                 curr_sp = be_new_IncSP(env->isa->sp, env->irg, bl, curr_sp, BE_STACK_FRAME_SIZE_SHRINK);
 967                 add_irn_dep(curr_sp, *mem);
 968
 969                 curr_lr = be_new_CopyKeep_single(&arm_reg_classes[CLASS_arm_gp], env->irg, bl, curr_lr, curr_sp, get_irn_mode(curr_lr));
 970                 be_node_set_reg_class(curr_lr, 1, &arm_reg_classes[CLASS_arm_gp]);
 971                 arch_set_irn_register(env->arch_env, curr_lr, &arm_gp_regs[REG_LR]);
 972                 be_set_constr_single_reg(curr_lr, BE_OUT_POS(0), &arm_gp_regs[REG_LR] );
 973
 974                 curr_pc = be_new_Copy(&arm_reg_classes[CLASS_arm_gp], env->irg, bl, curr_lr );
 975                 arch_set_irn_register(env->arch_env, curr_pc, &arm_gp_regs[REG_PC]);
 976                 be_set_constr_single_reg(curr_pc, BE_OUT_POS(0), &arm_gp_regs[REG_PC] );
 977                 be_node_set_flags(curr_pc, BE_OUT_POS(0), arch_irn_flags_ignore);
 978         } else {
 979                 ir_node *sub12_node;
 980                 ir_node *load_node;
 981                 tarval *tv = new_tarval_from_long(12,mode_Iu);
 982                 sub12_node = new_rd_arm_Sub_i(NULL, env->irg, bl, curr_bp, mode_Iu, tv);
 983                 // FIXME
 984                 //set_arm_req_out_all(sub12_node, sub12_req);
 985                 arch_set_irn_register(env->arch_env, sub12_node, env->isa->sp);
 986                 load_node = new_rd_arm_LoadStackM3( NULL, env->irg, bl, sub12_node, *mem );
 987                 // FIXME
 988                 //set_arm_req_out(load_node, &arm_default_req_arm_gp_r11, 0);
 989                 //set_arm_req_out(load_node, &arm_default_req_arm_gp_sp, 1);
 990                 //set_arm_req_out(load_node, &arm_default_req_arm_gp_pc, 2);
 991                 curr_bp = new_r_Proj(env->irg, bl, load_node, env->isa->bp->reg_class->mode, pn_arm_LoadStackM3_res0);
 992                 curr_sp = new_r_Proj(env->irg, bl, load_node, env->isa->sp->reg_class->mode, pn_arm_LoadStackM3_res1);
 993                 curr_pc = new_r_Proj(env->irg, bl, load_node, mode_Iu, pn_arm_LoadStackM3_res2);
 994                 *mem    = new_r_Proj(env->irg, bl, load_node, mode_M, pn_arm_LoadStackM3_M);
 995                 arch_set_irn_register(env->arch_env, curr_bp, env->isa->bp);
 996                 arch_set_irn_register(env->arch_env, curr_sp, env->isa->sp);
 997                 arch_set_irn_register(env->arch_env, curr_pc, &arm_gp_regs[REG_PC]);
 998         }
 999         be_abi_reg_map_set(reg_map, env->isa->sp, curr_sp);
1000         be_abi_reg_map_set(reg_map, env->isa->bp, curr_bp);
1001         be_abi_reg_map_set(reg_map, &arm_gp_regs[REG_LR], curr_lr);
1002         be_abi_reg_map_set(reg_map, &arm_gp_regs[REG_PC], curr_pc);
1003 }
1004
1005 static const be_abi_callbacks_t arm_abi_callbacks = {
1006         arm_abi_init,
1007         free,
1008         arm_get_between_type,
1009         arm_abi_dont_save_regs,
1010         arm_abi_prologue,
1011         arm_abi_epilogue,
1012 };
1013
1014
1015 /**
1016  * Get the ABI restrictions for procedure calls.
1017  * @param self        The this pointer.
1018  * @param method_type The type of the method (procedure) in question.
1019  * @param abi         The abi object to be modified
1020  */
1021 void arm_get_call_abi(const void *self, ir_type *method_type, be_abi_call_t *abi) {
1022         ir_type  *tp;
1023         ir_mode  *mode;
1024         int       i;
1025         int       n = get_method_n_params(method_type);
1026         be_abi_call_flags_t flags = {
1027                 {
1028                         0, /* store from left to right */
1029                         0, /* store arguments sequential */
1030                         1, /* try to omit the frame pointer */
1031                         1, /* the function can use any register as frame pointer */
1032                         1, /* a call can take the callee's address as an immediate */
1033                         0, /* IRG is a leaf function */
1034                         0  /* Set to one, if there is already enough room on the stack for call args. */
1035                 }
1036         };
1037         (void) self;
1038
1039         /* set stack parameter passing style */
1040         be_abi_call_set_flags(abi, flags, &arm_abi_callbacks);
1041
1042         for (i = 0; i < n; i++) {
1043                 /* reg = get reg for param i;          */
1044                 /* be_abi_call_param_reg(abi, i, reg); */
1045                 if (i < 4) {
1046                         be_abi_call_param_reg(abi, i, arm_get_RegParam_reg(i));
1047                 } else {
1048                         tp   = get_method_param_type(method_type, i);
1049                         mode = get_type_mode(tp);
1050                         be_abi_call_param_stack(abi, i, mode, 4, 0, 0);
1051                 }
1052         }
1053
1054         /* set return registers */
1055         n = get_method_n_ress(method_type);
1056
1057         assert(n <= 2 && "more than two results not supported");
1058
1059         /* In case of 64bit returns, we will have two 32bit values */
1060         if (n == 2) {
1061                 tp   = get_method_res_type(method_type, 0);
1062                 mode = get_type_mode(tp);
1063
1064                 assert(!mode_is_float(mode) && "two FP results not supported");
1065
1066                 tp   = get_method_res_type(method_type, 1);
1067                 mode = get_type_mode(tp);
1068
1069                 assert(!mode_is_float(mode) && "mixed INT, FP results not supported");
1070
1071                 be_abi_call_res_reg(abi, 0, &arm_gp_regs[REG_R0]);
1072                 be_abi_call_res_reg(abi, 1, &arm_gp_regs[REG_R1]);
1073         } else if (n == 1) {
1074                 const arch_register_t *reg;
1075
1076                 tp   = get_method_res_type(method_type, 0);
1077                 assert(is_atomic_type(tp));
1078                 mode = get_type_mode(tp);
1079
1080                 reg = mode_is_float(mode) ? &arm_fpa_regs[REG_F0] : &arm_gp_regs[REG_R0];
1081                 be_abi_call_res_reg(abi, 0, reg);
1082         }
1083 }
1084
1085 static const void *arm_get_irn_ops(const arch_irn_handler_t *self, const ir_node *irn) {
1086         (void) self;
1087         (void) irn;
1088         return &arm_irn_ops;
1089 }
1090
1091 const arch_irn_handler_t arm_irn_handler = {
1092         arm_get_irn_ops
1093 };
1094
1095 const arch_irn_handler_t *arm_get_irn_handler(const void *self) {
1096         (void) self;
1097         return &arm_irn_handler;
1098 }
1099
1100 int arm_to_appear_in_schedule(void *block_env, const ir_node *irn) {
1101         (void) block_env;
1102         if(!is_arm_irn(irn))
1103                 return -1;
1104
1105         return 1;
1106 }
1107
1108 /**
1109  * Initializes the code generator interface.
1110  */
1111 static const arch_code_generator_if_t *arm_get_code_generator_if(void *self) {
1112         (void) self;
1113         return &arm_code_gen_if;
1114 }
1115
1116 list_sched_selector_t arm_sched_selector;
1117
1118 /**
1119  * Returns the reg_pressure scheduler with to_appear_in_schedule() over\loaded
1120  */
1121 static const list_sched_selector_t *arm_get_list_sched_selector(const void *self, list_sched_selector_t *selector) {
1122         (void) self;
1123         (void) selector;
1124         arm_sched_selector = reg_pressure_selector;
1125         arm_sched_selector.to_appear_in_schedule = arm_to_appear_in_schedule;
1126         return &arm_sched_selector;
1127 }
1128
1129 static const ilp_sched_selector_t *arm_get_ilp_sched_selector(const void *self) {
1130         (void) self;
1131         return NULL;
1132 }
1133
1134 /**
1135  * Returns the necessary byte alignment for storing a register of given class.
1136  */
1137 static int arm_get_reg_class_alignment(const void *self, const arch_register_class_t *cls) {
1138         (void) self;
1139         (void) cls;
1140         /* ARM is a 32 bit CPU, no need for other alignment */
1141         return 4;
1142 }
1143
1144 static const be_execution_unit_t ***arm_get_allowed_execution_units(const void *self, const ir_node *irn) {
1145         (void) self;
1146         (void) irn;
1147         /* TODO */
1148         assert(0);
1149         return NULL;
1150 }
1151
1152 static const be_machine_t *arm_get_machine(const void *self) {
1153         (void) self;
1154         /* TODO */
1155         assert(0);
1156         return NULL;
1157 }
1158
1159 /**
1160  * Return irp irgs in the desired order.
1161  */
1162 static ir_graph **arm_get_irg_list(const void *self, ir_graph ***irg_list) {
1163         (void) self;
1164         (void) irg_list;
1165         return NULL;
1166 }
1167
1168 /**
1169  * Allows or disallows the creation of Psi nodes for the given Phi nodes.
1170  * @return 1 if allowed, 0 otherwise
1171  */
1172 static int arm_is_psi_allowed(ir_node *sel, ir_node *phi_list, int i, int j) {
1173         ir_node *cmp, *cmp_a, *phi;
1174         ir_mode *mode;
1175
1176
1177         /* currently Psi support is not implemented */
1178         return 0;
1179
1180 /* we don't want long long Psi */
1181 #define IS_BAD_PSI_MODE(mode) (!mode_is_float(mode) && get_mode_size_bits(mode) > 32)
1182
1183         if (get_irn_mode(sel) != mode_b)
1184                 return 0;
1185
1186         cmp   = get_Proj_pred(sel);
1187         cmp_a = get_Cmp_left(cmp);
1188         mode  = get_irn_mode(cmp_a);
1189
1190         if (IS_BAD_PSI_MODE(mode))
1191                 return 0;
1192
1193         /* check the Phi nodes */
1194         for (phi = phi_list; phi; phi = get_irn_link(phi)) {
1195                 ir_node *pred_i = get_irn_n(phi, i);
1196                 ir_node *pred_j = get_irn_n(phi, j);
1197                 ir_mode *mode_i = get_irn_mode(pred_i);
1198                 ir_mode *mode_j = get_irn_mode(pred_j);
1199
1200                 if (IS_BAD_PSI_MODE(mode_i) || IS_BAD_PSI_MODE(mode_j))
1201                         return 0;
1202         }
1203
1204 #undef IS_BAD_PSI_MODE
1205
1206         return 1;
1207 }
1208
1209 /**
1210  * Returns the libFirm configuration parameter for this backend.
1211  */
1212 static const backend_params *arm_get_libfirm_params(void) {
1213         static const ir_settings_if_conv_t ifconv = {
1214                 4,                    /* maxdepth, doesn't matter for Psi-conversion */
1215                 arm_is_psi_allowed   /* allows or disallows Psi creation for given selector */
1216         };
1217         static ir_settings_arch_dep_t ad = {
1218                 1,    /* allow subs */
1219                 1,        /* Muls are fast enough on ARM but ... */
1220                 31,   /* ... one shift would be possible better */
1221                 NULL, /* no evaluator function */
1222                 0,    /* SMUL is needed, only in Arch M */
1223                 0,    /* UMUL is needed, only in Arch M */
1224                 32,   /* SMUL & UMUL available for 32 bit */
1225         };
1226         static backend_params p = {
1227                 1,     /* need dword lowering */
1228                 0,     /* don't support inline assembler yet */
1229                 NULL,  /* no additional opcodes */
1230                 NULL,  /* will be set later */
1231                 NULL,  /* but yet no creator function */
1232                 NULL,  /* context for create_intrinsic_fkt */
1233                 NULL,  /* will be set below */
1234         };
1235
1236         p.dep_param    = &ad;
1237         p.if_conv_info = &ifconv;
1238         return &p;
1239 }
1240
1241 /* fpu set architectures. */
1242 static const lc_opt_enum_int_items_t arm_fpu_items[] = {
1243         { "softfloat", ARM_FPU_ARCH_SOFTFLOAT },
1244         { "fpe",       ARM_FPU_ARCH_FPE },
1245         { "fpa",       ARM_FPU_ARCH_FPA },
1246         { "vfp1xd",    ARM_FPU_ARCH_VFP_V1xD },
1247         { "vfp1",      ARM_FPU_ARCH_VFP_V1 },
1248         { "vfp2",      ARM_FPU_ARCH_VFP_V2 },
1249         { NULL,        0 }
1250 };
1251
1252 static lc_opt_enum_int_var_t arch_fpu_var = {
1253         &arm_isa_template.fpu_arch, arm_fpu_items
1254 };
1255
1256 static const lc_opt_table_entry_t arm_options[] = {
1257         LC_OPT_ENT_ENUM_INT("fpunit",    "select the floating point unit", &arch_fpu_var),
1258         LC_OPT_ENT_BOOL("gen_reg_names", "use generic register names", &arm_isa_template.gen_reg_names),
1259         LC_OPT_LAST
1260 };
1261
1262 const arch_isa_if_t arm_isa_if = {
1263         arm_init,
1264         arm_done,
1265         arm_get_n_reg_class,
1266         arm_get_reg_class,
1267         arm_get_reg_class_for_mode,
1268         arm_get_call_abi,
1269         arm_get_irn_handler,
1270         arm_get_code_generator_if,
1271         arm_get_list_sched_selector,
1272         arm_get_ilp_sched_selector,
1273         arm_get_reg_class_alignment,
1274         arm_get_libfirm_params,
1275         arm_get_allowed_execution_units,
1276         arm_get_machine,
1277         arm_get_irg_list,
1278 };
1279
1280 void be_init_arch_arm(void)
1281 {
1282         lc_opt_entry_t *be_grp = lc_opt_get_grp(firm_opt_get_root(), "be");
1283         lc_opt_entry_t *arm_grp = lc_opt_get_grp(be_grp, "arm");
1284
1285         lc_opt_add_table(arm_grp, arm_options);
1286
1287         be_register_isa_if("arm", &arm_isa_if);
1288
1289         arm_init_transform();
1290         arm_init_emitter();
1291 }
1292
1293 BE_REGISTER_MODULE_CONSTRUCTOR(be_init_arch_arm);