nsz Git - libfirm/blob - ir/be/arm/arm_transform.c

   1 /*
   2  * Copyright (C) 1995-2010 University of Karlsruhe.  All right reserved.
   3  *
   4  * This file is part of libFirm.
   5  *
   6  * This file may be distributed and/or modified under the terms of the
   7  * GNU General Public License version 2 as published by the Free Software
   8  * Foundation and appearing in the file LICENSE.GPL included in the
   9  * packaging of this file.
  10  *
  11  * Licensees holding valid libFirm Professional Edition licenses may use
  12  * this file in accordance with the libFirm Commercial License.
  13  * Agreement provided with the Software.
  14  *
  15  * This file is provided AS IS with NO WARRANTY OF ANY KIND, INCLUDING THE
  16  * WARRANTY OF DESIGN, MERCHANTABILITY AND FITNESS FOR A PARTICULAR
  17  * PURPOSE.
  18  */
  19
  20 /**
  21  * @file
  22  * @brief   The codegenerator (transform FIRM into arm FIRM)
  23  * @author  Matthias Braun, Oliver Richter, Tobias Gneist, Michael Beck
  24  * @version $Id$
  25  */
  26 #include "config.h"
  27
  28 #include "irnode_t.h"
  29 #include "irgraph_t.h"
  30 #include "irmode_t.h"
  31 #include "irgmod.h"
  32 #include "iredges.h"
  33 #include "ircons.h"
  34 #include "irprintf.h"
  35 #include "dbginfo.h"
  36 #include "iropt_t.h"
  37 #include "debug.h"
  38 #include "error.h"
  39
  40 #include "../benode.h"
  41 #include "../beirg.h"
  42 #include "../beutil.h"
  43 #include "../betranshlp.h"
  44 #include "../beabihelper.h"
  45 #include "../beabi.h"
  46
  47 #include "bearch_arm_t.h"
  48 #include "arm_nodes_attr.h"
  49 #include "arm_transform.h"
  50 #include "arm_optimize.h"
  51 #include "arm_new_nodes.h"
  52 #include "arm_map_regs.h"
  53 #include "arm_cconv.h"
  54
  55 #include "gen_arm_regalloc_if.h"
  56
  57 #include <limits.h>
  58
  59 DEBUG_ONLY(static firm_dbg_module_t *dbg = NULL;)
  60
  61 static const arch_register_t *sp_reg = &arm_registers[REG_SP];
  62 static ir_mode               *mode_gp;
  63 static ir_mode               *mode_fp;
  64 static beabi_helper_env_t    *abihelper;
  65 static be_stackorder_t       *stackorder;
  66 static calling_convention_t  *cconv = NULL;
  67 static arm_isa_t             *isa;
  68
  69 static pmap                  *node_to_stack;
  70
  71 static const arch_register_t *const callee_saves[] = {
  72         &arm_registers[REG_R4],
  73         &arm_registers[REG_R5],
  74         &arm_registers[REG_R6],
  75         &arm_registers[REG_R7],
  76         &arm_registers[REG_R8],
  77         &arm_registers[REG_R9],
  78         &arm_registers[REG_R10],
  79         &arm_registers[REG_R11],
  80         &arm_registers[REG_LR],
  81 };
  82
  83 static const arch_register_t *const caller_saves[] = {
  84         &arm_registers[REG_R0],
  85         &arm_registers[REG_R1],
  86         &arm_registers[REG_R2],
  87         &arm_registers[REG_R3],
  88         &arm_registers[REG_LR],
  89
  90         &arm_registers[REG_F0],
  91         &arm_registers[REG_F1],
  92         &arm_registers[REG_F2],
  93         &arm_registers[REG_F3],
  94         &arm_registers[REG_F4],
  95         &arm_registers[REG_F5],
  96         &arm_registers[REG_F6],
  97         &arm_registers[REG_F7],
  98 };
  99
 100 static bool mode_needs_gp_reg(ir_mode *mode)
 101 {
 102         return mode_is_int(mode) || mode_is_reference(mode);
 103 }
 104
 105 /**
 106  * create firm graph for a constant
 107  */
 108 static ir_node *create_const_graph_value(dbg_info *dbgi, ir_node *block,
 109                                          unsigned int value)
 110 {
 111         ir_node *result;
 112         arm_vals v, vn;
 113         int cnt;
 114
 115         /* We only have 8 bit immediates. So we possibly have to combine several
 116          * operations to construct the desired value.
 117          *
 118          * we can either create the value by adding bits to 0 or by removing bits
 119          * from an register with all bits set. Try which alternative needs fewer
 120          * operations */
 121         arm_gen_vals_from_word(value, &v);
 122         arm_gen_vals_from_word(~value, &vn);
 123
 124         if (vn.ops < v.ops) {
 125                 /* remove bits */
 126                 result = new_bd_arm_Mvn_imm(dbgi, block, vn.values[0], vn.rors[0]);
 127
 128                 for (cnt = 1; cnt < vn.ops; ++cnt) {
 129                         result = new_bd_arm_Bic_imm(dbgi, block, result,
 130                                                     vn.values[cnt], vn.rors[cnt]);
 131                 }
 132         } else {
 133                 /* add bits */
 134                 result = new_bd_arm_Mov_imm(dbgi, block, v.values[0], v.rors[0]);
 135
 136                 for (cnt = 1; cnt < v.ops; ++cnt) {
 137                         result = new_bd_arm_Or_imm(dbgi, block, result,
 138                                                    v.values[cnt], v.rors[cnt]);
 139                 }
 140         }
 141         return result;
 142 }
 143
 144 /**
 145  * Create a DAG constructing a given Const.
 146  *
 147  * @param irn  a Firm const
 148  */
 149 static ir_node *create_const_graph(ir_node *irn, ir_node *block)
 150 {
 151         ir_tarval *tv   = get_Const_tarval(irn);
 152         ir_mode   *mode = get_tarval_mode(tv);
 153         unsigned   value;
 154
 155         if (mode_is_reference(mode)) {
 156                 /* ARM is 32bit, so we can safely convert a reference tarval into Iu */
 157                 assert(get_mode_size_bits(mode) == get_mode_size_bits(mode_Iu));
 158                 tv = tarval_convert_to(tv, mode_Iu);
 159         }
 160         value = get_tarval_long(tv);
 161         return create_const_graph_value(get_irn_dbg_info(irn), block, value);
 162 }
 163
 164 /**
 165  * Create an And that will zero out upper bits.
 166  *
 167  * @param dbgi     debug info
 168  * @param block    the basic block
 169  * @param op       the original node
 170  * param src_bits  number of lower bits that will remain
 171  */
 172 static ir_node *gen_zero_extension(dbg_info *dbgi, ir_node *block, ir_node *op,
 173                                    int src_bits)
 174 {
 175         if (src_bits == 8) {
 176                 return new_bd_arm_And_imm(dbgi, block, op, 0xFF, 0);
 177         } else if (src_bits == 16) {
 178                 ir_node *lshift = new_bd_arm_Mov_reg_shift_imm(dbgi, block, op, ARM_SHF_LSL_IMM, 16);
 179                 ir_node *rshift = new_bd_arm_Mov_reg_shift_imm(dbgi, block, lshift, ARM_SHF_LSR_IMM, 16);
 180                 return rshift;
 181         } else {
 182                 panic("zero extension only supported for 8 and 16 bits");
 183         }
 184 }
 185
 186 /**
 187  * Generate code for a sign extension.
 188  */
 189 static ir_node *gen_sign_extension(dbg_info *dbgi, ir_node *block, ir_node *op,
 190                                    int src_bits)
 191 {
 192         int shift_width = 32 - src_bits;
 193         ir_node *lshift_node = new_bd_arm_Mov_reg_shift_imm(dbgi, block, op, ARM_SHF_LSL_IMM, shift_width);
 194         ir_node *rshift_node = new_bd_arm_Mov_reg_shift_imm(dbgi, block, lshift_node, ARM_SHF_ASR_IMM, shift_width);
 195         return rshift_node;
 196 }
 197
 198 static ir_node *gen_extension(dbg_info *dbgi, ir_node *block, ir_node *op,
 199                               ir_mode *orig_mode)
 200 {
 201         int bits = get_mode_size_bits(orig_mode);
 202         if (bits == 32)
 203                 return op;
 204
 205         if (mode_is_signed(orig_mode)) {
 206                 return gen_sign_extension(dbgi, block, op, bits);
 207         } else {
 208                 return gen_zero_extension(dbgi, block, op, bits);
 209         }
 210 }
 211
 212 /**
 213  * returns true if it is assured, that the upper bits of a node are "clean"
 214  * which means for a 16 or 8 bit value, that the upper bits in the register
 215  * are 0 for unsigned and a copy of the last significant bit for signed
 216  * numbers.
 217  */
 218 static bool upper_bits_clean(ir_node *transformed_node, ir_mode *mode)
 219 {
 220         (void) transformed_node;
 221         (void) mode;
 222         /* TODO */
 223         return false;
 224 }
 225
 226 /**
 227  * Transforms a Conv node.
 228  *
 229  * @return The created ia32 Conv node
 230  */
 231 static ir_node *gen_Conv(ir_node *node)
 232 {
 233         ir_node  *block    = be_transform_node(get_nodes_block(node));
 234         ir_node  *op       = get_Conv_op(node);
 235         ir_node  *new_op   = be_transform_node(op);
 236         ir_mode  *src_mode = get_irn_mode(op);
 237         ir_mode  *dst_mode = get_irn_mode(node);
 238         dbg_info *dbg      = get_irn_dbg_info(node);
 239
 240         if (src_mode == dst_mode)
 241                 return new_op;
 242
 243         if (mode_is_float(src_mode) || mode_is_float(dst_mode)) {
 244                 if (USE_FPA(isa)) {
 245                         if (mode_is_float(src_mode)) {
 246                                 if (mode_is_float(dst_mode)) {
 247                                         /* from float to float */
 248                                         return new_bd_arm_Mvf(dbg, block, new_op, dst_mode);
 249                                 } else {
 250                                         /* from float to int */
 251                                         panic("TODO");
 252                                 }
 253                         } else {
 254                                 /* from int to float */
 255                                 if (!mode_is_signed(src_mode)) {
 256                                         panic("TODO");
 257                                 } else {
 258                                         return new_bd_arm_FltX(dbg, block, new_op, dst_mode);
 259                                 }
 260                         }
 261                 } else if (USE_VFP(isa)) {
 262                         panic("VFP not supported yet");
 263                 } else {
 264                         panic("Softfloat not supported yet");
 265                 }
 266         } else { /* complete in gp registers */
 267                 int src_bits = get_mode_size_bits(src_mode);
 268                 int dst_bits = get_mode_size_bits(dst_mode);
 269                 int min_bits;
 270                 ir_mode *min_mode;
 271
 272                 if (src_bits == dst_bits) {
 273                         /* kill unnecessary conv */
 274                         return new_op;
 275                 }
 276
 277                 if (src_bits < dst_bits) {
 278                         min_bits = src_bits;
 279                         min_mode = src_mode;
 280                 } else {
 281                         min_bits = dst_bits;
 282                         min_mode = dst_mode;
 283                 }
 284
 285                 if (upper_bits_clean(new_op, min_mode)) {
 286                         return new_op;
 287                 }
 288
 289                 if (mode_is_signed(min_mode)) {
 290                         return gen_sign_extension(dbg, block, new_op, min_bits);
 291                 } else {
 292                         return gen_zero_extension(dbg, block, new_op, min_bits);
 293                 }
 294         }
 295 }
 296
 297 typedef struct {
 298         unsigned char  imm_8;
 299         unsigned char  rot;
 300 } arm_immediate_t;
 301
 302 static bool try_encode_as_immediate(const ir_node *node, arm_immediate_t *res)
 303 {
 304         unsigned val, low_pos, high_pos;
 305
 306         if (!is_Const(node))
 307                 return false;
 308
 309         val = get_tarval_long(get_Const_tarval(node));
 310
 311         if (val == 0) {
 312                 res->imm_8 = 0;
 313                 res->rot   = 0;
 314                 return true;
 315         }
 316         if (val <= 0xff) {
 317                 res->imm_8 = val;
 318                 res->rot   = 0;
 319                 return true;
 320         }
 321         /* arm allows to use to rotate an 8bit immediate value by a multiple of 2
 322            (= 0, 2, 4, 6, ...).
 323            So we determine the smallest even position with a bit set
 324            and the highest even position with no bit set anymore.
 325            If the difference between these 2 is <= 8, then we can encode the value
 326            as immediate.
 327          */
 328         low_pos  = ntz(val) & ~1u;
 329         high_pos = (32-nlz(val)+1) & ~1u;
 330
 331         if (high_pos - low_pos <= 8) {
 332                 res->imm_8 = val >> low_pos;
 333                 res->rot   = 32 - low_pos;
 334                 return true;
 335         }
 336
 337         if (high_pos > 24) {
 338                 res->rot = 34 - high_pos;
 339                 val      = val >> (32-res->rot) | val << (res->rot);
 340                 if (val <= 0xff) {
 341                         res->imm_8 = val;
 342                         return true;
 343                 }
 344         }
 345
 346         return false;
 347 }
 348
 349 static bool is_downconv(const ir_node *node)
 350 {
 351         ir_mode *src_mode;
 352         ir_mode *dest_mode;
 353
 354         if (!is_Conv(node))
 355                 return false;
 356
 357         /* we only want to skip the conv when we're the only user
 358          * (not optimal but for now...)
 359          */
 360         if (get_irn_n_edges(node) > 1)
 361                 return false;
 362
 363         src_mode  = get_irn_mode(get_Conv_op(node));
 364         dest_mode = get_irn_mode(node);
 365         return
 366                 mode_needs_gp_reg(src_mode)  &&
 367                 mode_needs_gp_reg(dest_mode) &&
 368                 get_mode_size_bits(dest_mode) <= get_mode_size_bits(src_mode);
 369 }
 370
 371 static ir_node *arm_skip_downconv(ir_node *node)
 372 {
 373         while (is_downconv(node))
 374                 node = get_Conv_op(node);
 375         return node;
 376 }
 377
 378 typedef enum {
 379         MATCH_NONE         = 0,
 380         MATCH_COMMUTATIVE  = 1 << 0,  /**< commutative node */
 381         MATCH_REVERSE      = 1 << 1,  /**< support reverse opcode */
 382         MATCH_SIZE_NEUTRAL = 1 << 2,
 383         MATCH_SKIP_NOT     = 1 << 3,  /**< skip Not on ONE input */
 384 } match_flags_t;
 385 ENUM_BITSET(match_flags_t)
 386
 387 /**
 388  * possible binop constructors.
 389  */
 390 typedef struct arm_binop_factory_t {
 391         /** normal reg op reg operation. */
 392         ir_node *(*new_binop_reg)(dbg_info *dbgi, ir_node *block, ir_node *op1, ir_node *op2);
 393         /** normal reg op imm operation. */
 394         ir_node *(*new_binop_imm)(dbg_info *dbgi, ir_node *block, ir_node *op1, unsigned char imm8, unsigned char imm_rot);
 395         /** barrel shifter reg op (reg shift reg operation. */
 396         ir_node *(*new_binop_reg_shift_reg)(dbg_info *dbgi, ir_node *block, ir_node *left, ir_node *right, ir_node *shift, arm_shift_modifier_t shift_modifier);
 397         /** barrel shifter reg op (reg shift imm operation. */
 398         ir_node *(*new_binop_reg_shift_imm)(dbg_info *dbgi, ir_node *block, ir_node *left, ir_node *right, arm_shift_modifier_t shift_modifier, unsigned shift_immediate);
 399 } arm_binop_factory_t;
 400
 401 static ir_node *gen_int_binop(ir_node *node, match_flags_t flags,
 402                 const arm_binop_factory_t *factory)
 403 {
 404         ir_node  *block   = be_transform_node(get_nodes_block(node));
 405         ir_node  *op1     = get_binop_left(node);
 406         ir_node  *new_op1;
 407         ir_node  *op2     = get_binop_right(node);
 408         ir_node  *new_op2;
 409         dbg_info *dbgi    = get_irn_dbg_info(node);
 410         arm_immediate_t imm;
 411
 412         if (flags & MATCH_SKIP_NOT) {
 413                 if (is_Not(op1))
 414                         op1 = get_Not_op(op1);
 415                 else if (is_Not(op2))
 416                         op2 = get_Not_op(op2);
 417                 else
 418                         panic("cannot execute MATCH_SKIP_NOT");
 419         }
 420         if (flags & MATCH_SIZE_NEUTRAL) {
 421                 op1 = arm_skip_downconv(op1);
 422                 op2 = arm_skip_downconv(op2);
 423         } else {
 424                 assert(get_mode_size_bits(get_irn_mode(node)) == 32);
 425         }
 426
 427         if (try_encode_as_immediate(op2, &imm)) {
 428                 new_op1 = be_transform_node(op1);
 429                 return factory->new_binop_imm(dbgi, block, new_op1, imm.imm_8, imm.rot);
 430         }
 431         new_op2 = be_transform_node(op2);
 432     if ((flags & (MATCH_COMMUTATIVE|MATCH_REVERSE)) && try_encode_as_immediate(op1, &imm)) {
 433                 if (flags & MATCH_REVERSE)
 434                         return factory[1].new_binop_imm(dbgi, block, new_op2, imm.imm_8, imm.rot);
 435                 else
 436                         return factory[0].new_binop_imm(dbgi, block, new_op2, imm.imm_8, imm.rot);
 437         }
 438         new_op1 = be_transform_node(op1);
 439
 440         /* check if we can fold in a Mov */
 441         if (is_arm_Mov(new_op2)) {
 442                 const arm_shifter_operand_t *attr = get_arm_shifter_operand_attr_const(new_op2);
 443
 444                 switch (attr->shift_modifier) {
 445                 case ARM_SHF_IMM:
 446                 case ARM_SHF_ASR_IMM:
 447                 case ARM_SHF_LSL_IMM:
 448                 case ARM_SHF_LSR_IMM:
 449                 case ARM_SHF_ROR_IMM:
 450                         if (factory->new_binop_reg_shift_imm) {
 451                                 ir_node *mov_op = get_irn_n(new_op2, 0);
 452                                 return factory->new_binop_reg_shift_imm(dbgi, block, new_op1, mov_op,
 453                                         attr->shift_modifier, attr->shift_immediate);
 454                         }
 455                         break;
 456
 457                 case ARM_SHF_ASR_REG:
 458                 case ARM_SHF_LSL_REG:
 459                 case ARM_SHF_LSR_REG:
 460                 case ARM_SHF_ROR_REG:
 461                         if (factory->new_binop_reg_shift_reg) {
 462                                 ir_node *mov_op  = get_irn_n(new_op2, 0);
 463                                 ir_node *mov_sft = get_irn_n(new_op2, 1);
 464                                 return factory->new_binop_reg_shift_reg(dbgi, block, new_op1, mov_op, mov_sft,
 465                                         attr->shift_modifier);
 466                         }
 467                         break;
 468                 case ARM_SHF_REG:
 469                 case ARM_SHF_RRX:
 470                         break;
 471                 case ARM_SHF_INVALID:
 472                         panic("invalid shift");
 473                 }
 474         }
 475         if ((flags & (MATCH_COMMUTATIVE|MATCH_REVERSE)) && is_arm_Mov(new_op1)) {
 476                 const arm_shifter_operand_t *attr = get_arm_shifter_operand_attr_const(new_op1);
 477                 int idx = flags & MATCH_REVERSE ? 1 : 0;
 478
 479                 switch (attr->shift_modifier) {
 480                 ir_node *mov_op, *mov_sft;
 481
 482                 case ARM_SHF_IMM:
 483                 case ARM_SHF_ASR_IMM:
 484                 case ARM_SHF_LSL_IMM:
 485                 case ARM_SHF_LSR_IMM:
 486                 case ARM_SHF_ROR_IMM:
 487                         if (factory[idx].new_binop_reg_shift_imm) {
 488                                 mov_op = get_irn_n(new_op1, 0);
 489                                 return factory[idx].new_binop_reg_shift_imm(dbgi, block, new_op2, mov_op,
 490                                         attr->shift_modifier, attr->shift_immediate);
 491                         }
 492                         break;
 493
 494                 case ARM_SHF_ASR_REG:
 495                 case ARM_SHF_LSL_REG:
 496                 case ARM_SHF_LSR_REG:
 497                 case ARM_SHF_ROR_REG:
 498                         if (factory[idx].new_binop_reg_shift_reg) {
 499                                 mov_op  = get_irn_n(new_op1, 0);
 500                                 mov_sft = get_irn_n(new_op1, 1);
 501                                 return factory[idx].new_binop_reg_shift_reg(dbgi, block, new_op2, mov_op, mov_sft,
 502                                         attr->shift_modifier);
 503                         }
 504                         break;
 505
 506                 case ARM_SHF_REG:
 507                 case ARM_SHF_RRX:
 508                         break;
 509                 case ARM_SHF_INVALID:
 510                         panic("invalid shift");
 511                 }
 512         }
 513         return factory->new_binop_reg(dbgi, block, new_op1, new_op2);
 514 }
 515
 516 /**
 517  * Creates an ARM Add.
 518  *
 519  * @return the created arm Add node
 520  */
 521 static ir_node *gen_Add(ir_node *node)
 522 {
 523         static const arm_binop_factory_t add_factory = {
 524                 new_bd_arm_Add_reg,
 525                 new_bd_arm_Add_imm,
 526                 new_bd_arm_Add_reg_shift_reg,
 527                 new_bd_arm_Add_reg_shift_imm
 528         };
 529
 530         ir_mode *mode = get_irn_mode(node);
 531
 532         if (mode_is_float(mode)) {
 533                 ir_node  *block   = be_transform_node(get_nodes_block(node));
 534                 ir_node  *op1     = get_Add_left(node);
 535                 ir_node  *op2     = get_Add_right(node);
 536                 dbg_info *dbgi    = get_irn_dbg_info(node);
 537                 ir_node  *new_op1 = be_transform_node(op1);
 538                 ir_node  *new_op2 = be_transform_node(op2);
 539                 if (USE_FPA(isa)) {
 540                         return new_bd_arm_Adf(dbgi, block, new_op1, new_op2, mode);
 541                 } else if (USE_VFP(isa)) {
 542                         assert(mode != mode_E && "IEEE Extended FP not supported");
 543                         panic("VFP not supported yet");
 544                 } else {
 545                         panic("Softfloat not supported yet");
 546                 }
 547         } else {
 548 #if 0
 549                 /* check for MLA */
 550                 if (is_arm_Mul(new_op1) && get_irn_n_edges(op1) == 1) {
 551                         new_op3 = new_op2;
 552                         new_op2 = get_irn_n(new_op1, 1);
 553                         new_op1 = get_irn_n(new_op1, 0);
 554
 555                         return new_bd_arm_Mla(dbgi, block, new_op1, new_op2, new_op3);
 556                 }
 557                 if (is_arm_Mul(new_op2) && get_irn_n_edges(op2) == 1) {
 558                         new_op3 = new_op1;
 559                         new_op1 = get_irn_n(new_op2, 0);
 560                         new_op2 = get_irn_n(new_op2, 1);
 561
 562                         return new_bd_arm_Mla(dbgi, block, new_op1, new_op2, new_op3);
 563                 }
 564 #endif
 565
 566                 return gen_int_binop(node, MATCH_COMMUTATIVE | MATCH_SIZE_NEUTRAL, &add_factory);
 567         }
 568 }
 569
 570 /**
 571  * Creates an ARM Mul.
 572  *
 573  * @return the created arm Mul node
 574  */
 575 static ir_node *gen_Mul(ir_node *node)
 576 {
 577         ir_node  *block   = be_transform_node(get_nodes_block(node));
 578         ir_node  *op1     = get_Mul_left(node);
 579         ir_node  *new_op1 = be_transform_node(op1);
 580         ir_node  *op2     = get_Mul_right(node);
 581         ir_node  *new_op2 = be_transform_node(op2);
 582         ir_mode  *mode    = get_irn_mode(node);
 583         dbg_info *dbg     = get_irn_dbg_info(node);
 584
 585         if (mode_is_float(mode)) {
 586                 if (USE_FPA(isa)) {
 587                         return new_bd_arm_Muf(dbg, block, new_op1, new_op2, mode);
 588                 } else if (USE_VFP(isa)) {
 589                         assert(mode != mode_E && "IEEE Extended FP not supported");
 590                         panic("VFP not supported yet");
 591                 } else {
 592                         panic("Softfloat not supported yet");
 593                 }
 594         }
 595         assert(mode_is_data(mode));
 596         return new_bd_arm_Mul(dbg, block, new_op1, new_op2);
 597 }
 598
 599 static ir_node *gen_Div(ir_node *node)
 600 {
 601         ir_node  *block   = be_transform_node(get_nodes_block(node));
 602         ir_node  *op1     = get_Div_left(node);
 603         ir_node  *new_op1 = be_transform_node(op1);
 604         ir_node  *op2     = get_Div_right(node);
 605         ir_node  *new_op2 = be_transform_node(op2);
 606         ir_mode  *mode    = get_Div_resmode(node);
 607         dbg_info *dbg     = get_irn_dbg_info(node);
 608
 609         assert(mode != mode_E && "IEEE Extended FP not supported");
 610         /* integer division should be replaced by builtin call */
 611         assert(mode_is_float(mode));
 612
 613         if (USE_FPA(isa)) {
 614                 return new_bd_arm_Dvf(dbg, block, new_op1, new_op2, mode);
 615         } else if (USE_VFP(isa)) {
 616                 assert(mode != mode_E && "IEEE Extended FP not supported");
 617                 panic("VFP not supported yet");
 618         } else {
 619                 panic("Softfloat not supported yet");
 620         }
 621 }
 622
 623 static ir_node *gen_And(ir_node *node)
 624 {
 625         static const arm_binop_factory_t and_factory = {
 626                 new_bd_arm_And_reg,
 627                 new_bd_arm_And_imm,
 628                 new_bd_arm_And_reg_shift_reg,
 629                 new_bd_arm_And_reg_shift_imm
 630         };
 631         static const arm_binop_factory_t bic_factory = {
 632                 new_bd_arm_Bic_reg,
 633                 new_bd_arm_Bic_imm,
 634                 new_bd_arm_Bic_reg_shift_reg,
 635                 new_bd_arm_Bic_reg_shift_imm
 636         };
 637
 638         /* check for and not */
 639         ir_node *left  = get_And_left(node);
 640         ir_node *right = get_And_right(node);
 641
 642         if (is_Not(left) || is_Not(right)) {
 643                 return gen_int_binop(node, MATCH_COMMUTATIVE | MATCH_SIZE_NEUTRAL | MATCH_SKIP_NOT,
 644                         &bic_factory);
 645         }
 646
 647         return gen_int_binop(node, MATCH_COMMUTATIVE | MATCH_SIZE_NEUTRAL, &and_factory);
 648 }
 649
 650 static ir_node *gen_Or(ir_node *node)
 651 {
 652         static const arm_binop_factory_t or_factory = {
 653                 new_bd_arm_Or_reg,
 654                 new_bd_arm_Or_imm,
 655                 new_bd_arm_Or_reg_shift_reg,
 656                 new_bd_arm_Or_reg_shift_imm
 657         };
 658
 659         return gen_int_binop(node, MATCH_COMMUTATIVE | MATCH_SIZE_NEUTRAL, &or_factory);
 660 }
 661
 662 static ir_node *gen_Eor(ir_node *node)
 663 {
 664         static const arm_binop_factory_t eor_factory = {
 665                 new_bd_arm_Eor_reg,
 666                 new_bd_arm_Eor_imm,
 667                 new_bd_arm_Eor_reg_shift_reg,
 668                 new_bd_arm_Eor_reg_shift_imm
 669         };
 670
 671         return gen_int_binop(node, MATCH_COMMUTATIVE | MATCH_SIZE_NEUTRAL, &eor_factory);
 672 }
 673
 674 static ir_node *gen_Sub(ir_node *node)
 675 {
 676         static const arm_binop_factory_t sub_rsb_factory[2] = {
 677                 {
 678                         new_bd_arm_Sub_reg,
 679                         new_bd_arm_Sub_imm,
 680                         new_bd_arm_Sub_reg_shift_reg,
 681                         new_bd_arm_Sub_reg_shift_imm
 682                 },
 683                 {
 684                         new_bd_arm_Rsb_reg,
 685                         new_bd_arm_Rsb_imm,
 686                         new_bd_arm_Rsb_reg_shift_reg,
 687                         new_bd_arm_Rsb_reg_shift_imm
 688                 }
 689         };
 690
 691         ir_node  *block   = be_transform_node(get_nodes_block(node));
 692         ir_node  *op1     = get_Sub_left(node);
 693         ir_node  *new_op1 = be_transform_node(op1);
 694         ir_node  *op2     = get_Sub_right(node);
 695         ir_node  *new_op2 = be_transform_node(op2);
 696         ir_mode  *mode    = get_irn_mode(node);
 697         dbg_info *dbgi    = get_irn_dbg_info(node);
 698
 699         if (mode_is_float(mode)) {
 700                 if (USE_FPA(isa)) {
 701                         return new_bd_arm_Suf(dbgi, block, new_op1, new_op2, mode);
 702                 } else if (USE_VFP(isa)) {
 703                         assert(mode != mode_E && "IEEE Extended FP not supported");
 704                         panic("VFP not supported yet");
 705                 } else {
 706                         panic("Softfloat not supported yet");
 707                 }
 708         } else {
 709                 return gen_int_binop(node, MATCH_SIZE_NEUTRAL | MATCH_REVERSE, sub_rsb_factory);
 710         }
 711 }
 712
 713 /**
 714  * Checks if a given value can be used as an immediate for the given
 715  * ARM shift mode.
 716  */
 717 static bool can_use_shift_constant(unsigned int val,
 718                                    arm_shift_modifier_t modifier)
 719 {
 720         if (val <= 31)
 721                 return true;
 722         if (val == 32 && modifier != ARM_SHF_LSL_REG && modifier != ARM_SHF_ROR_REG)
 723                 return true;
 724         return false;
 725 }
 726
 727 /**
 728  * generate an ARM shift instruction.
 729  *
 730  * @param node            the node
 731  * @param flags           matching flags
 732  * @param shift_modifier  initial encoding of the desired shift operation
 733  */
 734 static ir_node *make_shift(ir_node *node, match_flags_t flags,
 735                 arm_shift_modifier_t shift_modifier)
 736 {
 737         ir_node  *block = be_transform_node(get_nodes_block(node));
 738         ir_node  *op1   = get_binop_left(node);
 739         ir_node  *op2   = get_binop_right(node);
 740         dbg_info *dbgi  = get_irn_dbg_info(node);
 741         ir_node  *new_op1;
 742         ir_node  *new_op2;
 743
 744         if (flags & MATCH_SIZE_NEUTRAL) {
 745                 op1 = arm_skip_downconv(op1);
 746                 op2 = arm_skip_downconv(op2);
 747         }
 748
 749         new_op1 = be_transform_node(op1);
 750         if (is_Const(op2)) {
 751                 ir_tarval   *tv  = get_Const_tarval(op2);
 752                 unsigned int val = get_tarval_long(tv);
 753                 assert(tarval_is_long(tv));
 754                 if (can_use_shift_constant(val, shift_modifier)) {
 755                         switch (shift_modifier) {
 756                         case ARM_SHF_LSL_REG: shift_modifier = ARM_SHF_LSL_IMM; break;
 757                         case ARM_SHF_LSR_REG: shift_modifier = ARM_SHF_LSR_IMM; break;
 758                         case ARM_SHF_ASR_REG: shift_modifier = ARM_SHF_ASR_IMM; break;
 759                         case ARM_SHF_ROR_REG: shift_modifier = ARM_SHF_ROR_IMM; break;
 760                         default: panic("unexpected shift modifier");
 761                         }
 762                         return new_bd_arm_Mov_reg_shift_imm(dbgi, block, new_op1,
 763                                                             shift_modifier, val);
 764                 }
 765         }
 766
 767         new_op2 = be_transform_node(op2);
 768         return new_bd_arm_Mov_reg_shift_reg(dbgi, block, new_op1, new_op2,
 769                                             shift_modifier);
 770 }
 771
 772 static ir_node *gen_Shl(ir_node *node)
 773 {
 774         return make_shift(node, MATCH_SIZE_NEUTRAL, ARM_SHF_LSL_REG);
 775 }
 776
 777 static ir_node *gen_Shr(ir_node *node)
 778 {
 779         return make_shift(node, MATCH_NONE, ARM_SHF_LSR_REG);
 780 }
 781
 782 static ir_node *gen_Shrs(ir_node *node)
 783 {
 784         return make_shift(node, MATCH_NONE, ARM_SHF_ASR_REG);
 785 }
 786
 787 static ir_node *gen_Ror(ir_node *node, ir_node *op1, ir_node *op2)
 788 {
 789         ir_node  *block   = be_transform_node(get_nodes_block(node));
 790         ir_node  *new_op1 = be_transform_node(op1);
 791         dbg_info *dbgi    = get_irn_dbg_info(node);
 792         ir_node  *new_op2 = be_transform_node(op2);
 793
 794         return new_bd_arm_Mov_reg_shift_reg(dbgi, block, new_op1, new_op2,
 795                                             ARM_SHF_ROR_REG);
 796 }
 797
 798 static ir_node *gen_Rol(ir_node *node, ir_node *op1, ir_node *op2)
 799 {
 800         ir_node  *block   = be_transform_node(get_nodes_block(node));
 801         ir_node  *new_op1 = be_transform_node(op1);
 802         dbg_info *dbgi    = get_irn_dbg_info(node);
 803         ir_node  *new_op2 = be_transform_node(op2);
 804
 805         /* Note: there is no Rol on arm, we have to use Ror */
 806         new_op2 = new_bd_arm_Rsb_imm(dbgi, block, new_op2, 32, 0);
 807         return new_bd_arm_Mov_reg_shift_reg(dbgi, block, new_op1, new_op2,
 808                                             ARM_SHF_ROR_REG);
 809 }
 810
 811 static ir_node *gen_Rotl(ir_node *node)
 812 {
 813         ir_node *rotate = NULL;
 814         ir_node *op1    = get_Rotl_left(node);
 815         ir_node *op2    = get_Rotl_right(node);
 816
 817         /* Firm has only RotL, so we are looking for a right (op2)
 818            operand "-e+mode_size_bits" (it's an already modified "mode_size_bits-e",
 819            that means we can create a RotR. */
 820
 821         if (is_Add(op2)) {
 822                 ir_node *right = get_Add_right(op2);
 823                 if (is_Const(right)) {
 824                         ir_tarval *tv   = get_Const_tarval(right);
 825                         ir_mode   *mode = get_irn_mode(node);
 826                         long       bits = get_mode_size_bits(mode);
 827                         ir_node   *left = get_Add_left(op2);
 828
 829                         if (is_Minus(left) &&
 830                             tarval_is_long(tv)          &&
 831                             get_tarval_long(tv) == bits &&
 832                             bits                == 32)
 833                                 rotate = gen_Ror(node, op1, get_Minus_op(left));
 834                 }
 835         } else if (is_Sub(op2)) {
 836                 ir_node *left = get_Sub_left(op2);
 837                 if (is_Const(left)) {
 838                         ir_tarval *tv   = get_Const_tarval(left);
 839                         ir_mode   *mode = get_irn_mode(node);
 840                         long       bits = get_mode_size_bits(mode);
 841                         ir_node   *right = get_Sub_right(op2);
 842
 843                         if (tarval_is_long(tv)          &&
 844                             get_tarval_long(tv) == bits &&
 845                             bits                == 32)
 846                                 rotate = gen_Ror(node, op1, right);
 847                 }
 848         } else if (is_Const(op2)) {
 849                 ir_tarval *tv   = get_Const_tarval(op2);
 850                 ir_mode   *mode = get_irn_mode(node);
 851                 long       bits = get_mode_size_bits(mode);
 852
 853                 if (tarval_is_long(tv) && bits == 32) {
 854                         ir_node  *block   = be_transform_node(get_nodes_block(node));
 855                         ir_node  *new_op1 = be_transform_node(op1);
 856                         dbg_info *dbgi    = get_irn_dbg_info(node);
 857
 858                         bits = (bits - get_tarval_long(tv)) & 31;
 859                         rotate = new_bd_arm_Mov_reg_shift_imm(dbgi, block, new_op1, ARM_SHF_ROR_IMM, bits);
 860                 }
 861         }
 862
 863         if (rotate == NULL) {
 864                 rotate = gen_Rol(node, op1, op2);
 865         }
 866
 867         return rotate;
 868 }
 869
 870 static ir_node *gen_Not(ir_node *node)
 871 {
 872         ir_node  *block   = be_transform_node(get_nodes_block(node));
 873         ir_node  *op      = get_Not_op(node);
 874         ir_node  *new_op  = be_transform_node(op);
 875         dbg_info *dbgi    = get_irn_dbg_info(node);
 876
 877         /* check if we can fold in a Mov */
 878         if (is_arm_Mov(new_op)) {
 879                 const arm_shifter_operand_t *attr = get_arm_shifter_operand_attr_const(new_op);
 880
 881                 switch (attr->shift_modifier) {
 882                 ir_node *mov_op, *mov_sft;
 883
 884                 case ARM_SHF_IMM:
 885                 case ARM_SHF_ASR_IMM:
 886                 case ARM_SHF_LSL_IMM:
 887                 case ARM_SHF_LSR_IMM:
 888                 case ARM_SHF_ROR_IMM:
 889                         mov_op = get_irn_n(new_op, 0);
 890                         return new_bd_arm_Mvn_reg_shift_imm(dbgi, block, mov_op,
 891                                 attr->shift_modifier, attr->shift_immediate);
 892
 893                 case ARM_SHF_ASR_REG:
 894                 case ARM_SHF_LSL_REG:
 895                 case ARM_SHF_LSR_REG:
 896                 case ARM_SHF_ROR_REG:
 897                         mov_op  = get_irn_n(new_op, 0);
 898                         mov_sft = get_irn_n(new_op, 1);
 899                         return new_bd_arm_Mvn_reg_shift_reg(dbgi, block, mov_op, mov_sft,
 900                                 attr->shift_modifier);
 901
 902                 case ARM_SHF_REG:
 903                 case ARM_SHF_RRX:
 904                         break;
 905                 case ARM_SHF_INVALID:
 906                         panic("invalid shift");
 907                 }
 908         }
 909
 910         return new_bd_arm_Mvn_reg(dbgi, block, new_op);
 911 }
 912
 913 static ir_node *gen_Minus(ir_node *node)
 914 {
 915         ir_node  *block   = be_transform_node(get_nodes_block(node));
 916         ir_node  *op      = get_Minus_op(node);
 917         ir_node  *new_op  = be_transform_node(op);
 918         dbg_info *dbgi    = get_irn_dbg_info(node);
 919         ir_mode  *mode    = get_irn_mode(node);
 920
 921         if (mode_is_float(mode)) {
 922                 if (USE_FPA(isa)) {
 923                         return new_bd_arm_Mvf(dbgi, block, op, mode);
 924                 } else if (USE_VFP(isa)) {
 925                         assert(mode != mode_E && "IEEE Extended FP not supported");
 926                         panic("VFP not supported yet");
 927                 } else {
 928                         panic("Softfloat not supported yet");
 929                 }
 930         }
 931         assert(mode_is_data(mode));
 932         return new_bd_arm_Rsb_imm(dbgi, block, new_op, 0, 0);
 933 }
 934
 935 static ir_node *gen_Load(ir_node *node)
 936 {
 937         ir_node  *block    = be_transform_node(get_nodes_block(node));
 938         ir_node  *ptr      = get_Load_ptr(node);
 939         ir_node  *new_ptr  = be_transform_node(ptr);
 940         ir_node  *mem      = get_Load_mem(node);
 941         ir_node  *new_mem  = be_transform_node(mem);
 942         ir_mode  *mode     = get_Load_mode(node);
 943         dbg_info *dbgi      = get_irn_dbg_info(node);
 944         ir_node  *new_load = NULL;
 945
 946         if (get_Load_unaligned(node) == align_non_aligned)
 947                 panic("arm: unaligned Loads not supported yet");
 948
 949         if (mode_is_float(mode)) {
 950                 if (USE_FPA(isa)) {
 951                         new_load = new_bd_arm_Ldf(dbgi, block, new_ptr, new_mem, mode,
 952                                                   NULL, 0, 0, false);
 953                 } else if (USE_VFP(isa)) {
 954                         assert(mode != mode_E && "IEEE Extended FP not supported");
 955                         panic("VFP not supported yet");
 956                 } else {
 957                         panic("Softfloat not supported yet");
 958                 }
 959         } else {
 960                 assert(mode_is_data(mode) && "unsupported mode for Load");
 961
 962                 new_load = new_bd_arm_Ldr(dbgi, block, new_ptr, new_mem, mode, NULL, 0, 0, false);
 963         }
 964         set_irn_pinned(new_load, get_irn_pinned(node));
 965
 966         /* check for special case: the loaded value might not be used */
 967         if (be_get_Proj_for_pn(node, pn_Load_res) == NULL) {
 968                 /* add a result proj and a Keep to produce a pseudo use */
 969                 ir_node *proj = new_r_Proj(new_load, mode_Iu, pn_arm_Ldr_res);
 970                 be_new_Keep(block, 1, &proj);
 971         }
 972
 973         return new_load;
 974 }
 975
 976 static ir_node *gen_Store(ir_node *node)
 977 {
 978         ir_node  *block    = be_transform_node(get_nodes_block(node));
 979         ir_node  *ptr      = get_Store_ptr(node);
 980         ir_node  *new_ptr  = be_transform_node(ptr);
 981         ir_node  *mem      = get_Store_mem(node);
 982         ir_node  *new_mem  = be_transform_node(mem);
 983         ir_node  *val      = get_Store_value(node);
 984         ir_node  *new_val  = be_transform_node(val);
 985         ir_mode  *mode     = get_irn_mode(val);
 986         dbg_info *dbgi     = get_irn_dbg_info(node);
 987         ir_node *new_store = NULL;
 988
 989         if (get_Store_unaligned(node) == align_non_aligned)
 990                 panic("arm: unaligned Stores not supported yet");
 991
 992         if (mode_is_float(mode)) {
 993                 if (USE_FPA(isa)) {
 994                         new_store = new_bd_arm_Stf(dbgi, block, new_ptr, new_val,
 995                                                    new_mem, mode, NULL, 0, 0, false);
 996                 } else if (USE_VFP(isa)) {
 997                         assert(mode != mode_E && "IEEE Extended FP not supported");
 998                         panic("VFP not supported yet");
 999                 } else {
1000                         panic("Softfloat not supported yet");
1001                 }
1002         } else {
1003                 assert(mode_is_data(mode) && "unsupported mode for Store");
1004                 new_store = new_bd_arm_Str(dbgi, block, new_ptr, new_val, new_mem, mode,
1005                                            NULL, 0, 0, false);
1006         }
1007         set_irn_pinned(new_store, get_irn_pinned(node));
1008         return new_store;
1009 }
1010
1011 static ir_node *gen_Jmp(ir_node *node)
1012 {
1013         ir_node  *block     = get_nodes_block(node);
1014         ir_node  *new_block = be_transform_node(block);
1015         dbg_info *dbgi      = get_irn_dbg_info(node);
1016
1017         return new_bd_arm_Jmp(dbgi, new_block);
1018 }
1019
1020 static ir_node *gen_SwitchJmp(ir_node *node)
1021 {
1022         ir_node  *block    = be_transform_node(get_nodes_block(node));
1023         ir_node  *selector = get_Cond_selector(node);
1024         dbg_info *dbgi     = get_irn_dbg_info(node);
1025         ir_node *new_op = be_transform_node(selector);
1026         ir_node *const_graph;
1027         ir_node *sub;
1028
1029         ir_node *proj;
1030         const ir_edge_t *edge;
1031         int min = INT_MAX;
1032         int max = INT_MIN;
1033         int translation;
1034         int pn;
1035         int n_projs;
1036
1037         foreach_out_edge(node, edge) {
1038                 proj = get_edge_src_irn(edge);
1039                 assert(is_Proj(proj) && "Only proj allowed at SwitchJmp");
1040
1041                 pn = get_Proj_proj(proj);
1042
1043                 min = pn<min ? pn : min;
1044                 max = pn>max ? pn : max;
1045         }
1046         translation = min;
1047         n_projs = max - translation + 1;
1048
1049         foreach_out_edge(node, edge) {
1050                 proj = get_edge_src_irn(edge);
1051                 assert(is_Proj(proj) && "Only proj allowed at SwitchJmp");
1052
1053                 pn = get_Proj_proj(proj) - translation;
1054                 set_Proj_proj(proj, pn);
1055         }
1056
1057         const_graph = create_const_graph_value(dbgi, block, translation);
1058         sub = new_bd_arm_Sub_reg(dbgi, block, new_op, const_graph);
1059         return new_bd_arm_SwitchJmp(dbgi, block, sub, n_projs, get_Cond_default_proj(node) - translation);
1060 }
1061
1062 static ir_node *gen_Cmp(ir_node *node)
1063 {
1064         ir_node  *block    = be_transform_node(get_nodes_block(node));
1065         ir_node  *op1      = get_Cmp_left(node);
1066         ir_node  *op2      = get_Cmp_right(node);
1067         ir_mode  *cmp_mode = get_irn_mode(op1);
1068         dbg_info *dbgi     = get_irn_dbg_info(node);
1069         ir_node  *new_op1;
1070         ir_node  *new_op2;
1071         bool      is_unsigned;
1072
1073         if (mode_is_float(cmp_mode)) {
1074                 /* TODO: this is broken... */
1075                 new_op1 = be_transform_node(op1);
1076                 new_op2 = be_transform_node(op2);
1077
1078                 return new_bd_arm_Cmfe(dbgi, block, new_op1, new_op2, false);
1079         }
1080
1081         assert(get_irn_mode(op2) == cmp_mode);
1082         is_unsigned = !mode_is_signed(cmp_mode);
1083
1084         /* integer compare, TODO: use shifter_op in all its combinations */
1085         new_op1 = be_transform_node(op1);
1086         new_op1 = gen_extension(dbgi, block, new_op1, cmp_mode);
1087         new_op2 = be_transform_node(op2);
1088         new_op2 = gen_extension(dbgi, block, new_op2, cmp_mode);
1089         return new_bd_arm_Cmp_reg(dbgi, block, new_op1, new_op2, false,
1090                                   is_unsigned);
1091 }
1092
1093 static ir_node *gen_Cond(ir_node *node)
1094 {
1095         ir_node    *selector = get_Cond_selector(node);
1096         ir_mode    *mode     = get_irn_mode(selector);
1097         ir_relation relation;
1098         ir_node    *block;
1099         ir_node    *flag_node;
1100         dbg_info   *dbgi;
1101
1102         if (mode != mode_b) {
1103                 return gen_SwitchJmp(node);
1104         }
1105         assert(is_Cmp(selector));
1106
1107         block     = be_transform_node(get_nodes_block(node));
1108         dbgi      = get_irn_dbg_info(node);
1109         flag_node = be_transform_node(selector);
1110         relation  = get_Cmp_relation(selector);
1111
1112         return new_bd_arm_B(dbgi, block, flag_node, relation);
1113 }
1114
1115 enum fpa_imm_mode {
1116         FPA_IMM_FLOAT    = 0,
1117         FPA_IMM_DOUBLE   = 1,
1118         FPA_IMM_EXTENDED = 2,
1119         FPA_IMM_MAX = FPA_IMM_EXTENDED
1120 };
1121
1122 static ir_tarval *fpa_imm[FPA_IMM_MAX + 1][fpa_max];
1123
1124 #if 0
1125 /**
1126  * Check, if a floating point tarval is an fpa immediate, i.e.
1127  * one of 0, 1, 2, 3, 4, 5, 10, or 0.5.
1128  */
1129 static int is_fpa_immediate(tarval *tv)
1130 {
1131         ir_mode *mode = get_tarval_mode(tv);
1132         int i, j, res = 1;
1133
1134         switch (get_mode_size_bits(mode)) {
1135         case 32:
1136                 i = FPA_IMM_FLOAT;
1137                 break;
1138         case 64:
1139                 i = FPA_IMM_DOUBLE;
1140                 break;
1141         default:
1142                 i = FPA_IMM_EXTENDED;
1143         }
1144
1145         if (tarval_is_negative(tv)) {
1146                 tv = tarval_neg(tv);
1147                 res = -1;
1148         }
1149
1150         for (j = 0; j < fpa_max; ++j) {
1151                 if (tv == fpa_imm[i][j])
1152                         return res * j;
1153         }
1154         return fpa_max;
1155 }
1156 #endif
1157
1158 static ir_node *gen_Const(ir_node *node)
1159 {
1160         ir_node  *block = be_transform_node(get_nodes_block(node));
1161         ir_mode *mode = get_irn_mode(node);
1162         dbg_info *dbg = get_irn_dbg_info(node);
1163
1164         if (mode_is_float(mode)) {
1165                 if (USE_FPA(isa)) {
1166                         ir_tarval *tv = get_Const_tarval(node);
1167                         node          = new_bd_arm_fConst(dbg, block, tv);
1168                         return node;
1169                 } else if (USE_VFP(isa)) {
1170                         assert(mode != mode_E && "IEEE Extended FP not supported");
1171                         panic("VFP not supported yet");
1172                 } else {
1173                         panic("Softfloat not supported yet");
1174                 }
1175         }
1176         return create_const_graph(node, block);
1177 }
1178
1179 static ir_node *gen_SymConst(ir_node *node)
1180 {
1181         ir_node   *block  = be_transform_node(get_nodes_block(node));
1182         ir_entity *entity = get_SymConst_entity(node);
1183         dbg_info  *dbgi   = get_irn_dbg_info(node);
1184         ir_node   *new_node;
1185
1186         new_node = new_bd_arm_SymConst(dbgi, block, entity, 0);
1187         return new_node;
1188 }
1189
1190 static ir_node *ints_to_double(dbg_info *dbgi, ir_node *block, ir_node *node0,
1191                                ir_node *node1)
1192 {
1193         /* the good way to do this would be to use the stm (store multiple)
1194          * instructions, since our input is nearly always 2 consecutive 32bit
1195          * registers... */
1196         ir_graph *irg   = current_ir_graph;
1197         ir_node  *stack = get_irg_frame(irg);
1198         ir_node  *nomem = get_irg_no_mem(irg);
1199         ir_node  *str0  = new_bd_arm_Str(dbgi, block, stack, node0, nomem, mode_gp,
1200                                          NULL, 0, 0, true);
1201         ir_node  *str1  = new_bd_arm_Str(dbgi, block, stack, node1, nomem, mode_gp,
1202                                          NULL, 0, 4, true);
1203         ir_node  *in[2] = { str0, str1 };
1204         ir_node  *sync  = new_r_Sync(block, 2, in);
1205         ir_node  *ldf;
1206         set_irn_pinned(str0, op_pin_state_floats);
1207         set_irn_pinned(str1, op_pin_state_floats);
1208
1209         ldf = new_bd_arm_Ldf(dbgi, block, stack, sync, mode_D, NULL, 0, 0, true);
1210         set_irn_pinned(ldf, op_pin_state_floats);
1211
1212         return new_r_Proj(ldf, mode_fp, pn_arm_Ldf_res);
1213 }
1214
1215 static ir_node *int_to_float(dbg_info *dbgi, ir_node *block, ir_node *node)
1216 {
1217         ir_graph *irg   = current_ir_graph;
1218         ir_node  *stack = get_irg_frame(irg);
1219         ir_node  *nomem = get_irg_no_mem(irg);
1220         ir_node  *str   = new_bd_arm_Str(dbgi, block, stack, node, nomem, mode_gp,
1221                                          NULL, 0, 0, true);
1222         ir_node  *ldf;
1223         set_irn_pinned(str, op_pin_state_floats);
1224
1225         ldf = new_bd_arm_Ldf(dbgi, block, stack, str, mode_F, NULL, 0, 0, true);
1226         set_irn_pinned(ldf, op_pin_state_floats);
1227
1228         return new_r_Proj(ldf, mode_fp, pn_arm_Ldf_res);
1229 }
1230
1231 static ir_node *float_to_int(dbg_info *dbgi, ir_node *block, ir_node *node)
1232 {
1233         ir_graph *irg   = current_ir_graph;
1234         ir_node  *stack = get_irg_frame(irg);
1235         ir_node  *nomem = get_irg_no_mem(irg);
1236         ir_node  *stf   = new_bd_arm_Stf(dbgi, block, stack, node, nomem, mode_F,
1237                                          NULL, 0, 0, true);
1238         ir_node  *ldr;
1239         set_irn_pinned(stf, op_pin_state_floats);
1240
1241         ldr = new_bd_arm_Ldr(dbgi, block, stack, stf, mode_gp, NULL, 0, 0, true);
1242         set_irn_pinned(ldr, op_pin_state_floats);
1243
1244         return new_r_Proj(ldr, mode_gp, pn_arm_Ldr_res);
1245 }
1246
1247 static void double_to_ints(dbg_info *dbgi, ir_node *block, ir_node *node,
1248                            ir_node **out_value0, ir_node **out_value1)
1249 {
1250         ir_graph *irg   = current_ir_graph;
1251         ir_node  *stack = get_irg_frame(irg);
1252         ir_node  *nomem = get_irg_no_mem(irg);
1253         ir_node  *stf   = new_bd_arm_Stf(dbgi, block, stack, node, nomem, mode_D,
1254                                          NULL, 0, 0, true);
1255         ir_node  *ldr0, *ldr1;
1256         set_irn_pinned(stf, op_pin_state_floats);
1257
1258         ldr0 = new_bd_arm_Ldr(dbgi, block, stack, stf, mode_gp, NULL, 0, 0, true);
1259         set_irn_pinned(ldr0, op_pin_state_floats);
1260         ldr1 = new_bd_arm_Ldr(dbgi, block, stack, stf, mode_gp, NULL, 0, 4, true);
1261         set_irn_pinned(ldr1, op_pin_state_floats);
1262
1263         *out_value0 = new_r_Proj(ldr0, mode_gp, pn_arm_Ldr_res);
1264         *out_value1 = new_r_Proj(ldr1, mode_gp, pn_arm_Ldr_res);
1265 }
1266
1267 static ir_node *gen_CopyB(ir_node *node)
1268 {
1269         ir_node  *block    = be_transform_node(get_nodes_block(node));
1270         ir_node  *src      = get_CopyB_src(node);
1271         ir_node  *new_src  = be_transform_node(src);
1272         ir_node  *dst      = get_CopyB_dst(node);
1273         ir_node  *new_dst  = be_transform_node(dst);
1274         ir_node  *mem      = get_CopyB_mem(node);
1275         ir_node  *new_mem  = be_transform_node(mem);
1276         dbg_info *dbg      = get_irn_dbg_info(node);
1277         int      size      = get_type_size_bytes(get_CopyB_type(node));
1278         ir_node  *src_copy;
1279         ir_node  *dst_copy;
1280
1281         src_copy = be_new_Copy(&arm_reg_classes[CLASS_arm_gp], block, new_src);
1282         dst_copy = be_new_Copy(&arm_reg_classes[CLASS_arm_gp], block, new_dst);
1283
1284         return new_bd_arm_CopyB(dbg, block, dst_copy, src_copy,
1285                         new_bd_arm_EmptyReg(dbg, block),
1286                         new_bd_arm_EmptyReg(dbg, block),
1287                         new_bd_arm_EmptyReg(dbg, block),
1288                         new_mem, size);
1289 }
1290
1291 /**
1292  * Transform builtin clz.
1293  */
1294 static ir_node *gen_clz(ir_node *node)
1295 {
1296         ir_node  *block  = be_transform_node(get_nodes_block(node));
1297         dbg_info *dbg    = get_irn_dbg_info(node);
1298         ir_node  *op     = get_irn_n(node, 1);
1299         ir_node  *new_op = be_transform_node(op);
1300
1301         /* TODO armv5 instruction, otherwise create a call */
1302         return new_bd_arm_Clz(dbg, block, new_op);
1303 }
1304
1305 /**
1306  * Transform Builtin node.
1307  */
1308 static ir_node *gen_Builtin(ir_node *node)
1309 {
1310         ir_builtin_kind kind = get_Builtin_kind(node);
1311
1312         switch (kind) {
1313         case ir_bk_trap:
1314         case ir_bk_debugbreak:
1315         case ir_bk_return_address:
1316         case ir_bk_frame_address:
1317         case ir_bk_prefetch:
1318         case ir_bk_ffs:
1319                 break;
1320         case ir_bk_clz:
1321                 return gen_clz(node);
1322         case ir_bk_ctz:
1323         case ir_bk_parity:
1324         case ir_bk_popcount:
1325         case ir_bk_bswap:
1326         case ir_bk_outport:
1327         case ir_bk_inport:
1328         case ir_bk_inner_trampoline:
1329                 break;
1330         }
1331         panic("Builtin %s not implemented in ARM", get_builtin_kind_name(kind));
1332 }
1333
1334 /**
1335  * Transform Proj(Builtin) node.
1336  */
1337 static ir_node *gen_Proj_Builtin(ir_node *proj)
1338 {
1339         ir_node         *node     = get_Proj_pred(proj);
1340         ir_node         *new_node = be_transform_node(node);
1341         ir_builtin_kind kind      = get_Builtin_kind(node);
1342
1343         switch (kind) {
1344         case ir_bk_return_address:
1345         case ir_bk_frame_address:
1346         case ir_bk_ffs:
1347         case ir_bk_clz:
1348         case ir_bk_ctz:
1349         case ir_bk_parity:
1350         case ir_bk_popcount:
1351         case ir_bk_bswap:
1352                 assert(get_Proj_proj(proj) == pn_Builtin_1_result);
1353                 return new_node;
1354         case ir_bk_trap:
1355         case ir_bk_debugbreak:
1356         case ir_bk_prefetch:
1357         case ir_bk_outport:
1358                 assert(get_Proj_proj(proj) == pn_Builtin_M);
1359                 return new_node;
1360         case ir_bk_inport:
1361         case ir_bk_inner_trampoline:
1362                 break;
1363         }
1364         panic("Builtin %s not implemented in ARM", get_builtin_kind_name(kind));
1365 }
1366
1367 static ir_node *gen_Proj_Load(ir_node *node)
1368 {
1369         ir_node  *load     = get_Proj_pred(node);
1370         ir_node  *new_load = be_transform_node(load);
1371         dbg_info *dbgi     = get_irn_dbg_info(node);
1372         long     proj      = get_Proj_proj(node);
1373
1374         /* renumber the proj */
1375         switch (get_arm_irn_opcode(new_load)) {
1376         case iro_arm_Ldr:
1377                 /* handle all gp loads equal: they have the same proj numbers. */
1378                 if (proj == pn_Load_res) {
1379                         return new_rd_Proj(dbgi, new_load, mode_Iu, pn_arm_Ldr_res);
1380                 } else if (proj == pn_Load_M) {
1381                         return new_rd_Proj(dbgi, new_load, mode_M, pn_arm_Ldr_M);
1382                 }
1383                 break;
1384         case iro_arm_Ldf:
1385                 if (proj == pn_Load_res) {
1386                         ir_mode *mode = get_Load_mode(load);
1387                         return new_rd_Proj(dbgi, new_load, mode, pn_arm_Ldf_res);
1388                 } else if (proj == pn_Load_M) {
1389                         return new_rd_Proj(dbgi, new_load, mode_M, pn_arm_Ldf_M);
1390                 }
1391                 break;
1392         default:
1393                 break;
1394         }
1395         panic("Unsupported Proj from Load");
1396 }
1397
1398 static ir_node *gen_Proj_CopyB(ir_node *node)
1399 {
1400         ir_node  *pred     = get_Proj_pred(node);
1401         ir_node  *new_pred = be_transform_node(pred);
1402         dbg_info *dbgi     = get_irn_dbg_info(node);
1403         long     proj      = get_Proj_proj(node);
1404
1405         switch (proj) {
1406         case pn_CopyB_M:
1407                 if (is_arm_CopyB(new_pred)) {
1408                         return new_rd_Proj(dbgi, new_pred, mode_M, pn_arm_CopyB_M);
1409                 }
1410                 break;
1411         default:
1412                 break;
1413         }
1414         panic("Unsupported Proj from CopyB");
1415 }
1416
1417 static ir_node *gen_Proj_Div(ir_node *node)
1418 {
1419         ir_node  *pred     = get_Proj_pred(node);
1420         ir_node  *new_pred = be_transform_node(pred);
1421         dbg_info *dbgi     = get_irn_dbg_info(node);
1422         ir_mode  *mode     = get_irn_mode(node);
1423         long     proj      = get_Proj_proj(node);
1424
1425         switch (proj) {
1426         case pn_Div_M:
1427                 return new_rd_Proj(dbgi, new_pred, mode_M, pn_arm_Dvf_M);
1428         case pn_Div_res:
1429                 return new_rd_Proj(dbgi, new_pred, mode, pn_arm_Dvf_res);
1430         default:
1431                 break;
1432         }
1433         panic("Unsupported Proj from Div");
1434 }
1435
1436 /**
1437  * Transform the Projs from a Cmp.
1438  */
1439 static ir_node *gen_Proj_Cmp(ir_node *node)
1440 {
1441         (void) node;
1442         /* we should only be here in case of a Mux node */
1443         panic("Mux NYI");
1444 }
1445
1446 static ir_node *gen_Proj_Start(ir_node *node)
1447 {
1448         ir_node *block     = get_nodes_block(node);
1449         ir_node *new_block = be_transform_node(block);
1450         long     proj      = get_Proj_proj(node);
1451
1452         switch ((pn_Start) proj) {
1453         case pn_Start_X_initial_exec:
1454                 /* we exchange the ProjX with a jump */
1455                 return new_bd_arm_Jmp(NULL, new_block);
1456
1457         case pn_Start_M:
1458                 return be_prolog_get_memory(abihelper);
1459
1460         case pn_Start_T_args:
1461                 return new_r_Bad(get_irn_irg(block), mode_T);
1462
1463         case pn_Start_P_frame_base:
1464                 return be_prolog_get_reg_value(abihelper, sp_reg);
1465         }
1466         panic("unexpected start proj: %ld\n", proj);
1467 }
1468
1469 static ir_node *gen_Proj_Proj_Start(ir_node *node)
1470 {
1471         long       pn          = get_Proj_proj(node);
1472         ir_node   *block       = get_nodes_block(node);
1473         ir_node   *new_block   = be_transform_node(block);
1474         ir_entity *entity      = get_irg_entity(current_ir_graph);
1475         ir_type   *method_type = get_entity_type(entity);
1476         ir_type   *param_type  = get_method_param_type(method_type, pn);
1477         const reg_or_stackslot_t *param;
1478
1479         /* Proj->Proj->Start must be a method argument */
1480         assert(get_Proj_proj(get_Proj_pred(node)) == pn_Start_T_args);
1481
1482         param = &cconv->parameters[pn];
1483
1484         if (param->reg0 != NULL) {
1485                 /* argument transmitted in register */
1486                 ir_mode *mode  = get_type_mode(param_type);
1487                 ir_node *value = be_prolog_get_reg_value(abihelper, param->reg0);
1488
1489                 if (mode_is_float(mode)) {
1490                         ir_node *value1 = NULL;
1491
1492                         if (param->reg1 != NULL) {
1493                                 value1 = be_prolog_get_reg_value(abihelper, param->reg1);
1494                         } else if (param->entity != NULL) {
1495                                 ir_graph *irg = get_irn_irg(node);
1496                                 ir_node  *fp  = get_irg_frame(irg);
1497                                 ir_node  *mem = be_prolog_get_memory(abihelper);
1498                                 ir_node  *ldr = new_bd_arm_Ldr(NULL, new_block, fp, mem,
1499                                                                mode_gp, param->entity,
1500                                                                0, 0, true);
1501                                 value1 = new_r_Proj(ldr, mode_gp, pn_arm_Ldr_res);
1502                         }
1503
1504                         /* convert integer value to float */
1505                         if (value1 == NULL) {
1506                                 value = int_to_float(NULL, new_block, value);
1507                         } else {
1508                                 value = ints_to_double(NULL, new_block, value, value1);
1509                         }
1510                 }
1511                 return value;
1512         } else {
1513                 /* argument transmitted on stack */
1514                 ir_graph *irg  = get_irn_irg(node);
1515                 ir_node  *fp   = get_irg_frame(irg);
1516                 ir_node  *mem  = be_prolog_get_memory(abihelper);
1517                 ir_mode  *mode = get_type_mode(param->type);
1518                 ir_node  *load;
1519                 ir_node  *value;
1520
1521                 if (mode_is_float(mode)) {
1522                         load  = new_bd_arm_Ldf(NULL, new_block, fp, mem, mode,
1523                                                param->entity, 0, 0, true);
1524                         value = new_r_Proj(load, mode_fp, pn_arm_Ldf_res);
1525                 } else {
1526                         load  = new_bd_arm_Ldr(NULL, new_block, fp, mem, mode,
1527                                                param->entity, 0, 0, true);
1528                         value = new_r_Proj(load, mode_gp, pn_arm_Ldr_res);
1529                 }
1530                 set_irn_pinned(load, op_pin_state_floats);
1531
1532                 return value;
1533         }
1534 }
1535
1536 /**
1537  * Finds number of output value of a mode_T node which is constrained to
1538  * a single specific register.
1539  */
1540 static int find_out_for_reg(ir_node *node, const arch_register_t *reg)
1541 {
1542         int n_outs = arch_irn_get_n_outs(node);
1543         int o;
1544
1545         for (o = 0; o < n_outs; ++o) {
1546                 const arch_register_req_t *req = arch_get_out_register_req(node, o);
1547                 if (req == reg->single_req)
1548                         return o;
1549         }
1550         return -1;
1551 }
1552
1553 static ir_node *gen_Proj_Proj_Call(ir_node *node)
1554 {
1555         long                  pn            = get_Proj_proj(node);
1556         ir_node              *call          = get_Proj_pred(get_Proj_pred(node));
1557         ir_node              *new_call      = be_transform_node(call);
1558         ir_type              *function_type = get_Call_type(call);
1559         calling_convention_t *cconv
1560                 = arm_decide_calling_convention(NULL, function_type);
1561         const reg_or_stackslot_t *res = &cconv->results[pn];
1562         ir_mode              *mode;
1563         int                   regn;
1564
1565         /* TODO 64bit modes */
1566         assert(res->reg0 != NULL && res->reg1 == NULL);
1567         regn = find_out_for_reg(new_call, res->reg0);
1568         if (regn < 0) {
1569                 panic("Internal error in calling convention for return %+F", node);
1570         }
1571         mode = res->reg0->reg_class->mode;
1572
1573         arm_free_calling_convention(cconv);
1574
1575         return new_r_Proj(new_call, mode, regn);
1576 }
1577
1578 static ir_node *gen_Proj_Call(ir_node *node)
1579 {
1580         long     pn        = get_Proj_proj(node);
1581         ir_node *call      = get_Proj_pred(node);
1582         ir_node *new_call  = be_transform_node(call);
1583
1584         switch ((pn_Call) pn) {
1585         case pn_Call_M:
1586                 return new_r_Proj(new_call, mode_M, 0);
1587         case pn_Call_X_regular:
1588         case pn_Call_X_except:
1589         case pn_Call_T_result:
1590                 break;
1591         }
1592         panic("Unexpected Call proj %ld\n", pn);
1593 }
1594
1595 /**
1596  * Transform a Proj node.
1597  */
1598 static ir_node *gen_Proj(ir_node *node)
1599 {
1600         ir_node  *pred = get_Proj_pred(node);
1601         long      proj = get_Proj_proj(node);
1602
1603         switch (get_irn_opcode(pred)) {
1604         case iro_Store:
1605                 if (proj == pn_Store_M) {
1606                         return be_transform_node(pred);
1607                 } else {
1608                         panic("Unsupported Proj from Store");
1609                 }
1610         case iro_Load:
1611                 return gen_Proj_Load(node);
1612         case iro_Call:
1613                 return gen_Proj_Call(node);
1614         case iro_CopyB:
1615                 return gen_Proj_CopyB(node);
1616         case iro_Div:
1617                 return gen_Proj_Div(node);
1618         case iro_Cmp:
1619                 return gen_Proj_Cmp(node);
1620         case iro_Start:
1621                 return gen_Proj_Start(node);
1622         case iro_Cond:
1623                 /* nothing to do */
1624                 return be_duplicate_node(node);
1625         case iro_Proj: {
1626                 ir_node *pred_pred = get_Proj_pred(pred);
1627                 if (is_Call(pred_pred)) {
1628                         return gen_Proj_Proj_Call(node);
1629                 } else if (is_Start(pred_pred)) {
1630                         return gen_Proj_Proj_Start(node);
1631                 }
1632                 /* FALLTHROUGH */
1633         }
1634         case iro_Builtin:
1635                 return gen_Proj_Builtin(node);
1636         default:
1637                 panic("code selection didn't expect Proj after %+F\n", pred);
1638         }
1639 }
1640
1641 typedef ir_node *(*create_const_node_func)(dbg_info *db, ir_node *block);
1642
1643 static inline ir_node *create_const(ir_graph *irg, ir_node **place,
1644                                     create_const_node_func func,
1645                                     const arch_register_t* reg)
1646 {
1647         ir_node *block, *res;
1648
1649         if (*place != NULL)
1650                 return *place;
1651
1652         block = get_irg_start_block(irg);
1653         res = func(NULL, block);
1654         arch_set_irn_register(res, reg);
1655         *place = res;
1656         return res;
1657 }
1658
1659 static ir_node *gen_Unknown(ir_node *node)
1660 {
1661         ir_node  *block     = get_nodes_block(node);
1662         ir_node  *new_block = be_transform_node(block);
1663         dbg_info *dbgi      = get_irn_dbg_info(node);
1664
1665         /* just produce a 0 */
1666         ir_mode *mode = get_irn_mode(node);
1667         if (mode_is_float(mode)) {
1668                 ir_tarval *tv     = get_mode_null(mode);
1669                 ir_node   *fconst = new_bd_arm_fConst(dbgi, new_block, tv);
1670                 return fconst;
1671         } else if (mode_needs_gp_reg(mode)) {
1672                 return create_const_graph_value(dbgi, new_block, 0);
1673         }
1674
1675         panic("Unexpected Unknown mode");
1676 }
1677
1678 /**
1679  * Produces the type which sits between the stack args and the locals on the
1680  * stack. It will contain the return address and space to store the old base
1681  * pointer.
1682  * @return The Firm type modeling the ABI between type.
1683  */
1684 static ir_type *arm_get_between_type(void)
1685 {
1686         static ir_type *between_type = NULL;
1687
1688         if (between_type == NULL) {
1689                 between_type = new_type_class(new_id_from_str("arm_between_type"));
1690                 set_type_size_bytes(between_type, 0);
1691         }
1692
1693         return between_type;
1694 }
1695
1696 static void create_stacklayout(ir_graph *irg)
1697 {
1698         ir_entity         *entity        = get_irg_entity(irg);
1699         ir_type           *function_type = get_entity_type(entity);
1700         be_stack_layout_t *layout        = be_get_irg_stack_layout(irg);
1701         ir_type           *arg_type;
1702         int                p;
1703         int                n_params;
1704
1705         /* calling conventions must be decided by now */
1706         assert(cconv != NULL);
1707
1708         /* construct argument type */
1709         arg_type = new_type_struct(id_mangle_u(get_entity_ident(entity), new_id_from_chars("arg_type", 8)));
1710         n_params = get_method_n_params(function_type);
1711         for (p = 0; p < n_params; ++p) {
1712                 reg_or_stackslot_t *param = &cconv->parameters[p];
1713                 char                buf[128];
1714                 ident              *id;
1715
1716                 if (param->type == NULL)
1717                         continue;
1718
1719                 snprintf(buf, sizeof(buf), "param_%d", p);
1720                 id            = new_id_from_str(buf);
1721                 param->entity = new_entity(arg_type, id, param->type);
1722                 set_entity_offset(param->entity, param->offset);
1723         }
1724
1725         /* TODO: what about external functions? we don't know most of the stack
1726          * layout for them. And probably don't need all of this... */
1727         memset(layout, 0, sizeof(*layout));
1728
1729         layout->frame_type     = get_irg_frame_type(irg);
1730         layout->between_type   = arm_get_between_type();
1731         layout->arg_type       = arg_type;
1732         layout->param_map      = NULL; /* TODO */
1733         layout->initial_offset = 0;
1734         layout->initial_bias   = 0;
1735         layout->sp_relative    = true;
1736
1737         assert(N_FRAME_TYPES == 3);
1738         layout->order[0] = layout->frame_type;
1739         layout->order[1] = layout->between_type;
1740         layout->order[2] = layout->arg_type;
1741 }
1742
1743 /**
1744  * transform the start node to the prolog code
1745  */
1746 static ir_node *gen_Start(ir_node *node)
1747 {
1748         ir_graph  *irg           = get_irn_irg(node);
1749         ir_entity *entity        = get_irg_entity(irg);
1750         ir_type   *function_type = get_entity_type(entity);
1751         ir_node   *block         = get_nodes_block(node);
1752         ir_node   *new_block     = be_transform_node(block);
1753         dbg_info  *dbgi          = get_irn_dbg_info(node);
1754         ir_node   *start;
1755         size_t     i;
1756
1757         /* stackpointer is important at function prolog */
1758         be_prolog_add_reg(abihelper, sp_reg,
1759                         arch_register_req_type_produces_sp | arch_register_req_type_ignore);
1760         /* function parameters in registers */
1761         for (i = 0; i < get_method_n_params(function_type); ++i) {
1762                 const reg_or_stackslot_t *param = &cconv->parameters[i];
1763                 if (param->reg0 != NULL)
1764                         be_prolog_add_reg(abihelper, param->reg0, arch_register_req_type_none);
1765                 if (param->reg1 != NULL)
1766                         be_prolog_add_reg(abihelper, param->reg1, arch_register_req_type_none);
1767         }
1768         /* announce that we need the values of the callee save regs */
1769         for (i = 0; i < (sizeof(callee_saves)/sizeof(callee_saves[0])); ++i) {
1770                 be_prolog_add_reg(abihelper, callee_saves[i], arch_register_req_type_none);
1771         }
1772
1773         start = be_prolog_create_start(abihelper, dbgi, new_block);
1774         return start;
1775 }
1776
1777 static ir_node *get_stack_pointer_for(ir_node *node)
1778 {
1779         /* get predecessor in stack_order list */
1780         ir_node *stack_pred = be_get_stack_pred(stackorder, node);
1781         ir_node *stack;
1782
1783         if (stack_pred == NULL) {
1784                 /* first stack user in the current block. We can simply use the
1785                  * initial sp_proj for it */
1786                 ir_node *sp_proj = be_prolog_get_reg_value(abihelper, sp_reg);
1787                 return sp_proj;
1788         }
1789
1790         be_transform_node(stack_pred);
1791         stack = (ir_node*)pmap_get(node_to_stack, stack_pred);
1792         if (stack == NULL) {
1793                 return get_stack_pointer_for(stack_pred);
1794         }
1795
1796         return stack;
1797 }
1798
1799 /**
1800  * transform a Return node into epilogue code + return statement
1801  */
1802 static ir_node *gen_Return(ir_node *node)
1803 {
1804         ir_node   *block          = get_nodes_block(node);
1805         ir_node   *new_block      = be_transform_node(block);
1806         dbg_info  *dbgi           = get_irn_dbg_info(node);
1807         ir_node   *mem            = get_Return_mem(node);
1808         ir_node   *new_mem        = be_transform_node(mem);
1809         int        n_callee_saves = sizeof(callee_saves)/sizeof(callee_saves[0]);
1810         ir_node   *sp_proj        = get_stack_pointer_for(node);
1811         int        n_res          = get_Return_n_ress(node);
1812         ir_node   *bereturn;
1813         int        i;
1814
1815         be_epilog_begin(abihelper);
1816         be_epilog_set_memory(abihelper, new_mem);
1817         /* connect stack pointer with initial stack pointer. fix_stack phase
1818            will later serialize all stack pointer adjusting nodes */
1819         be_epilog_add_reg(abihelper, sp_reg,
1820                         arch_register_req_type_produces_sp | arch_register_req_type_ignore,
1821                         sp_proj);
1822
1823         /* result values */
1824         for (i = 0; i < n_res; ++i) {
1825                 ir_node                  *res_value     = get_Return_res(node, i);
1826                 ir_node                  *new_res_value = be_transform_node(res_value);
1827                 const reg_or_stackslot_t *slot          = &cconv->results[i];
1828                 const arch_register_t    *reg           = slot->reg0;
1829                 assert(slot->reg1 == NULL);
1830                 be_epilog_add_reg(abihelper, reg, arch_register_req_type_none, new_res_value);
1831         }
1832
1833         /* connect callee saves with their values at the function begin */
1834         for (i = 0; i < n_callee_saves; ++i) {
1835                 const arch_register_t *reg   = callee_saves[i];
1836                 ir_node               *value = be_prolog_get_reg_value(abihelper, reg);
1837                 be_epilog_add_reg(abihelper, reg, arch_register_req_type_none, value);
1838         }
1839
1840         /* epilog code: an incsp */
1841         bereturn = be_epilog_create_return(abihelper, dbgi, new_block);
1842         return bereturn;
1843 }
1844
1845
1846 static ir_node *gen_Call(ir_node *node)
1847 {
1848         ir_graph             *irg          = get_irn_irg(node);
1849         ir_node              *callee       = get_Call_ptr(node);
1850         ir_node              *block        = get_nodes_block(node);
1851         ir_node              *new_block    = be_transform_node(block);
1852         ir_node              *mem          = get_Call_mem(node);
1853         ir_node              *new_mem      = be_transform_node(mem);
1854         dbg_info             *dbgi         = get_irn_dbg_info(node);
1855         ir_type              *type         = get_Call_type(node);
1856         calling_convention_t *cconv        = arm_decide_calling_convention(NULL, type);
1857         size_t                n_params     = get_Call_n_params(node);
1858         size_t                n_param_regs = cconv->n_reg_params;
1859         /* max inputs: memory, callee, register arguments */
1860         int                   max_inputs   = 2 + n_param_regs;
1861         ir_node             **in           = ALLOCAN(ir_node*, max_inputs);
1862         ir_node             **sync_ins     = ALLOCAN(ir_node*, max_inputs);
1863         struct obstack       *obst         = be_get_be_obst(irg);
1864         const arch_register_req_t **in_req
1865                 = OALLOCNZ(obst, const arch_register_req_t*, max_inputs);
1866         int                   in_arity     = 0;
1867         int                   sync_arity   = 0;
1868         int                   n_caller_saves
1869                 = sizeof(caller_saves)/sizeof(caller_saves[0]);
1870         ir_entity            *entity       = NULL;
1871         ir_node              *incsp        = NULL;
1872         int                   mem_pos;
1873         ir_node              *res;
1874         size_t                p;
1875         int                   o;
1876         int                   out_arity;
1877
1878         assert(n_params == get_method_n_params(type));
1879
1880         /* construct arguments */
1881
1882         /* memory input */
1883         in_req[in_arity] = arch_no_register_req;
1884         mem_pos          = in_arity;
1885         ++in_arity;
1886         /* parameters */
1887         for (p = 0; p < n_params; ++p) {
1888                 ir_node                  *value      = get_Call_param(node, p);
1889                 ir_node                  *new_value  = be_transform_node(value);
1890                 ir_node                  *new_value1 = NULL;
1891                 const reg_or_stackslot_t *param      = &cconv->parameters[p];
1892                 ir_type                  *param_type = get_method_param_type(type, p);
1893                 ir_mode                  *mode       = get_type_mode(param_type);
1894                 ir_node                  *str;
1895
1896                 if (mode_is_float(mode) && param->reg0 != NULL) {
1897                         unsigned size_bits = get_mode_size_bits(mode);
1898                         if (size_bits == 64) {
1899                                 double_to_ints(dbgi, new_block, new_value, &new_value,
1900                                                &new_value1);
1901                         } else {
1902                                 assert(size_bits == 32);
1903                                 new_value = float_to_int(dbgi, new_block, new_value);
1904                         }
1905                 }
1906
1907                 /* put value into registers */
1908                 if (param->reg0 != NULL) {
1909                         in[in_arity]     = new_value;
1910                         in_req[in_arity] = param->reg0->single_req;
1911                         ++in_arity;
1912                         if (new_value1 == NULL)
1913                                 continue;
1914                 }
1915                 if (param->reg1 != NULL) {
1916                         assert(new_value1 != NULL);
1917                         in[in_arity]     = new_value1;
1918                         in_req[in_arity] = param->reg1->single_req;
1919                         ++in_arity;
1920                         continue;
1921                 }
1922
1923                 /* we need a store if we're here */
1924                 if (new_value1 != NULL) {
1925                         new_value = new_value1;
1926                         mode      = mode_gp;
1927                 }
1928
1929                 /* create a parameter frame if necessary */
1930                 if (incsp == NULL) {
1931                         ir_node *new_frame = get_stack_pointer_for(node);
1932                         incsp = be_new_IncSP(sp_reg, new_block, new_frame,
1933                                                                  cconv->param_stack_size, 1);
1934                 }
1935                 if (mode_is_float(mode)) {
1936                         str = new_bd_arm_Stf(dbgi, new_block, incsp, new_value, new_mem,
1937                                              mode, NULL, 0, param->offset, true);
1938                 } else {
1939                         str = new_bd_arm_Str(dbgi, new_block, incsp, new_value, new_mem,
1940                                                                  mode, NULL, 0, param->offset, true);
1941                 }
1942                 sync_ins[sync_arity++] = str;
1943         }
1944         assert(in_arity <= max_inputs);
1945
1946         /* construct memory input */
1947         if (sync_arity == 0) {
1948                 in[mem_pos] = new_mem;
1949         } else if (sync_arity == 1) {
1950                 in[mem_pos] = sync_ins[0];
1951         } else {
1952                 in[mem_pos] = new_rd_Sync(NULL, new_block, sync_arity, sync_ins);
1953         }
1954
1955         /* TODO: use a generic symconst matcher here */
1956         if (is_SymConst(callee)) {
1957                 entity = get_SymConst_entity(callee);
1958         } else {
1959                 /* TODO: finish load matcher here */
1960 #if 0
1961                 /* callee */
1962                 if (is_Proj(callee) && is_Load(get_Proj_pred(callee))) {
1963                         ir_node *load    = get_Proj_pred(callee);
1964                         ir_node *ptr     = get_Load_ptr(load);
1965                         ir_node *new_ptr = be_transform_node(ptr);
1966                         ir_node *mem     = get_Load_mem(load);
1967                         ir_node *new_mem = be_transform_node(mem);
1968                         ir_mode *mode    = get_Load_mode(node);
1969
1970                 } else {
1971 #endif
1972                         in[in_arity]     = be_transform_node(callee);
1973                         in_req[in_arity] = arm_reg_classes[CLASS_arm_gp].class_req;
1974                         ++in_arity;
1975                 //}
1976         }
1977
1978         /* outputs:
1979          *  - memory
1980          *  - caller saves
1981          */
1982         out_arity = 1 + n_caller_saves;
1983
1984         if (entity != NULL) {
1985                 /* TODO: use a generic symconst matcher here
1986                  * so we can also handle entity+offset, etc. */
1987                 res = new_bd_arm_Bl(dbgi, new_block, in_arity, in, out_arity,entity, 0);
1988         } else {
1989                 /* TODO:
1990                  * - use a proper shifter_operand matcher
1991                  * - we could also use LinkLdrPC
1992                  */
1993                 res = new_bd_arm_LinkMovPC(dbgi, new_block, in_arity, in, out_arity,
1994                                            ARM_SHF_REG, 0, 0);
1995         }
1996
1997         if (incsp != NULL) {
1998                 /* IncSP to destroy the call stackframe */
1999                 incsp = be_new_IncSP(sp_reg, new_block, incsp, -cconv->param_stack_size,
2000                                      0);
2001                 /* if we are the last IncSP producer in a block then we have to keep
2002                  * the stack value.
2003                  * Note: This here keeps all producers which is more than necessary */
2004                 add_irn_dep(incsp, res);
2005                 keep_alive(incsp);
2006
2007                 pmap_insert(node_to_stack, node, incsp);
2008         }
2009
2010         arch_set_in_register_reqs(res, in_req);
2011
2012         /* create output register reqs */
2013         arch_set_out_register_req(res, 0, arch_no_register_req);
2014         for (o = 0; o < n_caller_saves; ++o) {
2015                 const arch_register_t *reg = caller_saves[o];
2016                 arch_set_out_register_req(res, o+1, reg->single_req);
2017         }
2018
2019         /* copy pinned attribute */
2020         set_irn_pinned(res, get_irn_pinned(node));
2021
2022         arm_free_calling_convention(cconv);
2023         return res;
2024 }
2025
2026 static ir_node *gen_Sel(ir_node *node)
2027 {
2028         dbg_info  *dbgi      = get_irn_dbg_info(node);
2029         ir_node   *block     = get_nodes_block(node);
2030         ir_node   *new_block = be_transform_node(block);
2031         ir_node   *ptr       = get_Sel_ptr(node);
2032         ir_node   *new_ptr   = be_transform_node(ptr);
2033         ir_entity *entity    = get_Sel_entity(node);
2034
2035         /* must be the frame pointer all other sels must have been lowered
2036          * already */
2037         assert(is_Proj(ptr) && is_Start(get_Proj_pred(ptr)));
2038
2039         return new_bd_arm_FrameAddr(dbgi, new_block, new_ptr, entity, 0);
2040 }
2041
2042 /**
2043  * Change some phi modes
2044  */
2045 static ir_node *gen_Phi(ir_node *node)
2046 {
2047         const arch_register_req_t *req;
2048         ir_node  *block = be_transform_node(get_nodes_block(node));
2049         ir_graph *irg   = current_ir_graph;
2050         dbg_info *dbgi  = get_irn_dbg_info(node);
2051         ir_mode  *mode  = get_irn_mode(node);
2052         ir_node  *phi;
2053
2054         if (mode_needs_gp_reg(mode)) {
2055                 /* we shouldn't have any 64bit stuff around anymore */
2056                 assert(get_mode_size_bits(mode) <= 32);
2057                 /* all integer operations are on 32bit registers now */
2058                 mode = mode_Iu;
2059                 req  = arm_reg_classes[CLASS_arm_gp].class_req;
2060         } else {
2061                 req = arch_no_register_req;
2062         }
2063
2064         /* phi nodes allow loops, so we use the old arguments for now
2065          * and fix this later */
2066         phi = new_ir_node(dbgi, irg, block, op_Phi, mode, get_irn_arity(node),
2067                           get_irn_in(node) + 1);
2068         copy_node_attr(irg, node, phi);
2069         be_duplicate_deps(node, phi);
2070
2071         arch_set_out_register_req(phi, 0, req);
2072
2073         be_enqueue_preds(node);
2074
2075         return phi;
2076 }
2077
2078
2079 /**
2080  * Enters all transform functions into the generic pointer
2081  */
2082 static void arm_register_transformers(void)
2083 {
2084         be_start_transform_setup();
2085
2086         be_set_transform_function(op_Add,      gen_Add);
2087         be_set_transform_function(op_And,      gen_And);
2088         be_set_transform_function(op_Call,     gen_Call);
2089         be_set_transform_function(op_Cmp,      gen_Cmp);
2090         be_set_transform_function(op_Cond,     gen_Cond);
2091         be_set_transform_function(op_Const,    gen_Const);
2092         be_set_transform_function(op_Conv,     gen_Conv);
2093         be_set_transform_function(op_CopyB,    gen_CopyB);
2094         be_set_transform_function(op_Div,      gen_Div);
2095         be_set_transform_function(op_Eor,      gen_Eor);
2096         be_set_transform_function(op_Jmp,      gen_Jmp);
2097         be_set_transform_function(op_Load,     gen_Load);
2098         be_set_transform_function(op_Minus,    gen_Minus);
2099         be_set_transform_function(op_Mul,      gen_Mul);
2100         be_set_transform_function(op_Not,      gen_Not);
2101         be_set_transform_function(op_Or,       gen_Or);
2102         be_set_transform_function(op_Phi,      gen_Phi);
2103         be_set_transform_function(op_Proj,     gen_Proj);
2104         be_set_transform_function(op_Return,   gen_Return);
2105         be_set_transform_function(op_Rotl,     gen_Rotl);
2106         be_set_transform_function(op_Sel,      gen_Sel);
2107         be_set_transform_function(op_Shl,      gen_Shl);
2108         be_set_transform_function(op_Shr,      gen_Shr);
2109         be_set_transform_function(op_Shrs,     gen_Shrs);
2110         be_set_transform_function(op_Start,    gen_Start);
2111         be_set_transform_function(op_Store,    gen_Store);
2112         be_set_transform_function(op_Sub,      gen_Sub);
2113         be_set_transform_function(op_SymConst, gen_SymConst);
2114         be_set_transform_function(op_Unknown,  gen_Unknown);
2115         be_set_transform_function(op_Builtin,  gen_Builtin);
2116 }
2117
2118 /**
2119  * Initialize fpa Immediate support.
2120  */
2121 static void arm_init_fpa_immediate(void)
2122 {
2123         /* 0, 1, 2, 3, 4, 5, 10, or 0.5. */
2124         fpa_imm[FPA_IMM_FLOAT][fpa_null]  = get_mode_null(mode_F);
2125         fpa_imm[FPA_IMM_FLOAT][fpa_one]   = get_mode_one(mode_F);
2126         fpa_imm[FPA_IMM_FLOAT][fpa_two]   = new_tarval_from_str("2", 1, mode_F);
2127         fpa_imm[FPA_IMM_FLOAT][fpa_three] = new_tarval_from_str("3", 1, mode_F);
2128         fpa_imm[FPA_IMM_FLOAT][fpa_four]  = new_tarval_from_str("4", 1, mode_F);
2129         fpa_imm[FPA_IMM_FLOAT][fpa_five]  = new_tarval_from_str("5", 1, mode_F);
2130         fpa_imm[FPA_IMM_FLOAT][fpa_ten]   = new_tarval_from_str("10", 2, mode_F);
2131         fpa_imm[FPA_IMM_FLOAT][fpa_half]  = new_tarval_from_str("0.5", 3, mode_F);
2132
2133         fpa_imm[FPA_IMM_DOUBLE][fpa_null]  = get_mode_null(mode_D);
2134         fpa_imm[FPA_IMM_DOUBLE][fpa_one]   = get_mode_one(mode_D);
2135         fpa_imm[FPA_IMM_DOUBLE][fpa_two]   = new_tarval_from_str("2", 1, mode_D);
2136         fpa_imm[FPA_IMM_DOUBLE][fpa_three] = new_tarval_from_str("3", 1, mode_D);
2137         fpa_imm[FPA_IMM_DOUBLE][fpa_four]  = new_tarval_from_str("4", 1, mode_D);
2138         fpa_imm[FPA_IMM_DOUBLE][fpa_five]  = new_tarval_from_str("5", 1, mode_D);
2139         fpa_imm[FPA_IMM_DOUBLE][fpa_ten]   = new_tarval_from_str("10", 2, mode_D);
2140         fpa_imm[FPA_IMM_DOUBLE][fpa_half]  = new_tarval_from_str("0.5", 3, mode_D);
2141
2142         fpa_imm[FPA_IMM_EXTENDED][fpa_null]  = get_mode_null(mode_E);
2143         fpa_imm[FPA_IMM_EXTENDED][fpa_one]   = get_mode_one(mode_E);
2144         fpa_imm[FPA_IMM_EXTENDED][fpa_two]   = new_tarval_from_str("2", 1, mode_E);
2145         fpa_imm[FPA_IMM_EXTENDED][fpa_three] = new_tarval_from_str("3", 1, mode_E);
2146         fpa_imm[FPA_IMM_EXTENDED][fpa_four]  = new_tarval_from_str("4", 1, mode_E);
2147         fpa_imm[FPA_IMM_EXTENDED][fpa_five]  = new_tarval_from_str("5", 1, mode_E);
2148         fpa_imm[FPA_IMM_EXTENDED][fpa_ten]   = new_tarval_from_str("10", 2, mode_E);
2149         fpa_imm[FPA_IMM_EXTENDED][fpa_half]  = new_tarval_from_str("0.5", 3, mode_E);
2150 }
2151
2152 /**
2153  * Transform a Firm graph into an ARM graph.
2154  */
2155 void arm_transform_graph(ir_graph *irg)
2156 {
2157         static int imm_initialized = 0;
2158         ir_entity *entity          = get_irg_entity(irg);
2159         const arch_env_t *arch_env = be_get_irg_arch_env(irg);
2160         ir_type   *frame_type;
2161
2162         mode_gp = mode_Iu;
2163         mode_fp = mode_E;
2164
2165         if (! imm_initialized) {
2166                 arm_init_fpa_immediate();
2167                 imm_initialized = 1;
2168         }
2169         arm_register_transformers();
2170
2171         isa = (arm_isa_t*) arch_env;
2172
2173         node_to_stack = pmap_create();
2174
2175         assert(abihelper == NULL);
2176         abihelper = be_abihelper_prepare(irg);
2177         stackorder = be_collect_stacknodes(irg);
2178         assert(cconv == NULL);
2179         cconv = arm_decide_calling_convention(irg, get_entity_type(entity));
2180         create_stacklayout(irg);
2181
2182         be_transform_graph(irg, NULL);
2183
2184         be_abihelper_finish(abihelper);
2185         abihelper = NULL;
2186         be_free_stackorder(stackorder);
2187         stackorder = NULL;
2188
2189         arm_free_calling_convention(cconv);
2190         cconv = NULL;
2191
2192         frame_type = get_irg_frame_type(irg);
2193         if (get_type_state(frame_type) == layout_undefined) {
2194                 default_layout_compound_type(frame_type);
2195         }
2196
2197         pmap_destroy(node_to_stack);
2198         node_to_stack = NULL;
2199
2200         be_add_missing_keeps(irg);
2201 }
2202
2203 void arm_init_transform(void)
2204 {
2205         FIRM_DBG_REGISTER(dbg, "firm.be.arm.transform");
2206 }