nsz Git - libfirm/blob - ir/be/arm/arm_transform.c

   1 /*
   2  * Copyright (C) 1995-2010 University of Karlsruhe.  All right reserved.
   3  *
   4  * This file is part of libFirm.
   5  *
   6  * This file may be distributed and/or modified under the terms of the
   7  * GNU General Public License version 2 as published by the Free Software
   8  * Foundation and appearing in the file LICENSE.GPL included in the
   9  * packaging of this file.
  10  *
  11  * Licensees holding valid libFirm Professional Edition licenses may use
  12  * this file in accordance with the libFirm Commercial License.
  13  * Agreement provided with the Software.
  14  *
  15  * This file is provided AS IS with NO WARRANTY OF ANY KIND, INCLUDING THE
  16  * WARRANTY OF DESIGN, MERCHANTABILITY AND FITNESS FOR A PARTICULAR
  17  * PURPOSE.
  18  */
  19
  20 /**
  21  * @file
  22  * @brief   The codegenerator (transform FIRM into arm FIRM)
  23  * @author  Matthias Braun, Oliver Richter, Tobias Gneist, Michael Beck
  24  * @version $Id$
  25  */
  26 #include "config.h"
  27
  28 #include "irnode_t.h"
  29 #include "irgraph_t.h"
  30 #include "irmode_t.h"
  31 #include "irgmod.h"
  32 #include "iredges.h"
  33 #include "ircons.h"
  34 #include "irprintf.h"
  35 #include "dbginfo.h"
  36 #include "iropt_t.h"
  37 #include "debug.h"
  38 #include "error.h"
  39
  40 #include "../benode.h"
  41 #include "../beirg.h"
  42 #include "../beutil.h"
  43 #include "../betranshlp.h"
  44 #include "../beabihelper.h"
  45 #include "../beabi.h"
  46
  47 #include "bearch_arm_t.h"
  48 #include "arm_nodes_attr.h"
  49 #include "arm_transform.h"
  50 #include "arm_optimize.h"
  51 #include "arm_new_nodes.h"
  52 #include "arm_map_regs.h"
  53 #include "arm_cconv.h"
  54
  55 #include "gen_arm_regalloc_if.h"
  56
  57 #include <limits.h>
  58
  59 DEBUG_ONLY(static firm_dbg_module_t *dbg = NULL;)
  60
  61 static const arch_register_t *sp_reg = &arm_registers[REG_SP];
  62 static ir_mode               *mode_gp;
  63 static ir_mode               *mode_fp;
  64 static beabi_helper_env_t    *abihelper;
  65 static calling_convention_t  *cconv = NULL;
  66 static arm_isa_t             *isa;
  67
  68 static pmap                  *node_to_stack;
  69
  70 static bool mode_needs_gp_reg(ir_mode *mode)
  71 {
  72         return mode_is_int(mode) || mode_is_reference(mode);
  73 }
  74
  75 /**
  76  * create firm graph for a constant
  77  */
  78 static ir_node *create_const_graph_value(dbg_info *dbgi, ir_node *block,
  79                                          unsigned int value)
  80 {
  81         ir_node *result;
  82         arm_vals v, vn;
  83         int cnt;
  84
  85         /* We only have 8 bit immediates. So we possibly have to combine several
  86          * operations to construct the desired value.
  87          *
  88          * we can either create the value by adding bits to 0 or by removing bits
  89          * from an register with all bits set. Try which alternative needs fewer
  90          * operations */
  91         arm_gen_vals_from_word(value, &v);
  92         arm_gen_vals_from_word(~value, &vn);
  93
  94         if (vn.ops < v.ops) {
  95                 /* remove bits */
  96                 result = new_bd_arm_Mvn_imm(dbgi, block, vn.values[0], vn.rors[0]);
  97
  98                 for (cnt = 1; cnt < vn.ops; ++cnt) {
  99                         result = new_bd_arm_Bic_imm(dbgi, block, result,
 100                                                     vn.values[cnt], vn.rors[cnt]);
 101                 }
 102         } else {
 103                 /* add bits */
 104                 result = new_bd_arm_Mov_imm(dbgi, block, v.values[0], v.rors[0]);
 105
 106                 for (cnt = 1; cnt < v.ops; ++cnt) {
 107                         result = new_bd_arm_Or_imm(dbgi, block, result,
 108                                                    v.values[cnt], v.rors[cnt]);
 109                 }
 110         }
 111         return result;
 112 }
 113
 114 /**
 115  * Create a DAG constructing a given Const.
 116  *
 117  * @param irn  a Firm const
 118  */
 119 static ir_node *create_const_graph(ir_node *irn, ir_node *block)
 120 {
 121         ir_tarval *tv   = get_Const_tarval(irn);
 122         ir_mode   *mode = get_tarval_mode(tv);
 123         unsigned   value;
 124
 125         if (mode_is_reference(mode)) {
 126                 /* ARM is 32bit, so we can safely convert a reference tarval into Iu */
 127                 assert(get_mode_size_bits(mode) == get_mode_size_bits(mode_Iu));
 128                 tv = tarval_convert_to(tv, mode_Iu);
 129         }
 130         value = get_tarval_long(tv);
 131         return create_const_graph_value(get_irn_dbg_info(irn), block, value);
 132 }
 133
 134 /**
 135  * Create an And that will zero out upper bits.
 136  *
 137  * @param dbgi     debug info
 138  * @param block    the basic block
 139  * @param op       the original node
 140  * param src_bits  number of lower bits that will remain
 141  */
 142 static ir_node *gen_zero_extension(dbg_info *dbgi, ir_node *block, ir_node *op,
 143                                    int src_bits)
 144 {
 145         if (src_bits == 8) {
 146                 return new_bd_arm_And_imm(dbgi, block, op, 0xFF, 0);
 147         } else if (src_bits == 16) {
 148                 ir_node *lshift = new_bd_arm_Mov_reg_shift_imm(dbgi, block, op, ARM_SHF_LSL_IMM, 16);
 149                 ir_node *rshift = new_bd_arm_Mov_reg_shift_imm(dbgi, block, lshift, ARM_SHF_LSR_IMM, 16);
 150                 return rshift;
 151         } else {
 152                 panic("zero extension only supported for 8 and 16 bits");
 153         }
 154 }
 155
 156 /**
 157  * Generate code for a sign extension.
 158  */
 159 static ir_node *gen_sign_extension(dbg_info *dbgi, ir_node *block, ir_node *op,
 160                                    int src_bits)
 161 {
 162         int shift_width = 32 - src_bits;
 163         ir_node *lshift_node = new_bd_arm_Mov_reg_shift_imm(dbgi, block, op, ARM_SHF_LSL_IMM, shift_width);
 164         ir_node *rshift_node = new_bd_arm_Mov_reg_shift_imm(dbgi, block, lshift_node, ARM_SHF_ASR_IMM, shift_width);
 165         return rshift_node;
 166 }
 167
 168 static ir_node *gen_extension(dbg_info *dbgi, ir_node *block, ir_node *op,
 169                               ir_mode *orig_mode)
 170 {
 171         int bits = get_mode_size_bits(orig_mode);
 172         if (bits == 32)
 173                 return op;
 174
 175         if (mode_is_signed(orig_mode)) {
 176                 return gen_sign_extension(dbgi, block, op, bits);
 177         } else {
 178                 return gen_zero_extension(dbgi, block, op, bits);
 179         }
 180 }
 181
 182 /**
 183  * returns true if it is assured, that the upper bits of a node are "clean"
 184  * which means for a 16 or 8 bit value, that the upper bits in the register
 185  * are 0 for unsigned and a copy of the last significant bit for signed
 186  * numbers.
 187  */
 188 static bool upper_bits_clean(ir_node *transformed_node, ir_mode *mode)
 189 {
 190         (void) transformed_node;
 191         (void) mode;
 192         /* TODO */
 193         return false;
 194 }
 195
 196 /**
 197  * Transforms a Conv node.
 198  *
 199  * @return The created ia32 Conv node
 200  */
 201 static ir_node *gen_Conv(ir_node *node)
 202 {
 203         ir_node  *block    = be_transform_node(get_nodes_block(node));
 204         ir_node  *op       = get_Conv_op(node);
 205         ir_node  *new_op   = be_transform_node(op);
 206         ir_mode  *src_mode = get_irn_mode(op);
 207         ir_mode  *dst_mode = get_irn_mode(node);
 208         dbg_info *dbg      = get_irn_dbg_info(node);
 209
 210         if (src_mode == dst_mode)
 211                 return new_op;
 212
 213         if (mode_is_float(src_mode) || mode_is_float(dst_mode)) {
 214                 if (USE_FPA(isa)) {
 215                         if (mode_is_float(src_mode)) {
 216                                 if (mode_is_float(dst_mode)) {
 217                                         /* from float to float */
 218                                         return new_bd_arm_Mvf(dbg, block, new_op, dst_mode);
 219                                 } else {
 220                                         /* from float to int */
 221                                         panic("TODO");
 222                                 }
 223                         } else {
 224                                 /* from int to float */
 225                                 if (!mode_is_signed(src_mode)) {
 226                                         panic("TODO");
 227                                 } else {
 228                                         return new_bd_arm_FltX(dbg, block, new_op, dst_mode);
 229                                 }
 230                         }
 231                 } else if (USE_VFP(isa)) {
 232                         panic("VFP not supported yet");
 233                 } else {
 234                         panic("Softfloat not supported yet");
 235                 }
 236         } else { /* complete in gp registers */
 237                 int src_bits = get_mode_size_bits(src_mode);
 238                 int dst_bits = get_mode_size_bits(dst_mode);
 239                 int min_bits;
 240                 ir_mode *min_mode;
 241
 242                 if (src_bits == dst_bits) {
 243                         /* kill unnecessary conv */
 244                         return new_op;
 245                 }
 246
 247                 if (src_bits < dst_bits) {
 248                         min_bits = src_bits;
 249                         min_mode = src_mode;
 250                 } else {
 251                         min_bits = dst_bits;
 252                         min_mode = dst_mode;
 253                 }
 254
 255                 if (upper_bits_clean(new_op, min_mode)) {
 256                         return new_op;
 257                 }
 258
 259                 if (mode_is_signed(min_mode)) {
 260                         return gen_sign_extension(dbg, block, new_op, min_bits);
 261                 } else {
 262                         return gen_zero_extension(dbg, block, new_op, min_bits);
 263                 }
 264         }
 265 }
 266
 267 typedef struct {
 268         unsigned char  imm_8;
 269         unsigned char  rot;
 270 } arm_immediate_t;
 271
 272 static bool try_encode_as_immediate(const ir_node *node, arm_immediate_t *res)
 273 {
 274         unsigned val, low_pos, high_pos;
 275
 276         if (!is_Const(node))
 277                 return false;
 278
 279         val = get_tarval_long(get_Const_tarval(node));
 280
 281         if (val == 0) {
 282                 res->imm_8 = 0;
 283                 res->rot   = 0;
 284                 return true;
 285         }
 286         if (val <= 0xff) {
 287                 res->imm_8 = val;
 288                 res->rot   = 0;
 289                 return true;
 290         }
 291         /* arm allows to use to rotate an 8bit immediate value by a multiple of 2
 292            (= 0, 2, 4, 6, ...).
 293            So we determine the smallest even position with a bit set
 294            and the highest even position with no bit set anymore.
 295            If the difference between these 2 is <= 8, then we can encode the value
 296            as immediate.
 297          */
 298         low_pos  = ntz(val) & ~1u;
 299         high_pos = (32-nlz(val)+1) & ~1u;
 300
 301         if (high_pos - low_pos <= 8) {
 302                 res->imm_8 = val >> low_pos;
 303                 res->rot   = 32 - low_pos;
 304                 return true;
 305         }
 306
 307         if (high_pos > 24) {
 308                 res->rot = 34 - high_pos;
 309                 val      = val >> (32-res->rot) | val << (res->rot);
 310                 if (val <= 0xff) {
 311                         res->imm_8 = val;
 312                         return true;
 313                 }
 314         }
 315
 316         return false;
 317 }
 318
 319 static bool is_downconv(const ir_node *node)
 320 {
 321         ir_mode *src_mode;
 322         ir_mode *dest_mode;
 323
 324         if (!is_Conv(node))
 325                 return false;
 326
 327         /* we only want to skip the conv when we're the only user
 328          * (not optimal but for now...)
 329          */
 330         if (get_irn_n_edges(node) > 1)
 331                 return false;
 332
 333         src_mode  = get_irn_mode(get_Conv_op(node));
 334         dest_mode = get_irn_mode(node);
 335         return
 336                 mode_needs_gp_reg(src_mode)  &&
 337                 mode_needs_gp_reg(dest_mode) &&
 338                 get_mode_size_bits(dest_mode) <= get_mode_size_bits(src_mode);
 339 }
 340
 341 static ir_node *arm_skip_downconv(ir_node *node)
 342 {
 343         while (is_downconv(node))
 344                 node = get_Conv_op(node);
 345         return node;
 346 }
 347
 348 typedef enum {
 349         MATCH_NONE         = 0,
 350         MATCH_COMMUTATIVE  = 1 << 0,  /**< commutative node */
 351         MATCH_REVERSE      = 1 << 1,  /**< support reverse opcode */
 352         MATCH_SIZE_NEUTRAL = 1 << 2,
 353         MATCH_SKIP_NOT     = 1 << 3,  /**< skip Not on ONE input */
 354 } match_flags_t;
 355 ENUM_BITSET(match_flags_t)
 356
 357 /**
 358  * possible binop constructors.
 359  */
 360 typedef struct arm_binop_factory_t {
 361         /** normal reg op reg operation. */
 362         ir_node *(*new_binop_reg)(dbg_info *dbgi, ir_node *block, ir_node *op1, ir_node *op2);
 363         /** normal reg op imm operation. */
 364         ir_node *(*new_binop_imm)(dbg_info *dbgi, ir_node *block, ir_node *op1, unsigned char imm8, unsigned char imm_rot);
 365         /** barrel shifter reg op (reg shift reg operation. */
 366         ir_node *(*new_binop_reg_shift_reg)(dbg_info *dbgi, ir_node *block, ir_node *left, ir_node *right, ir_node *shift, arm_shift_modifier_t shift_modifier);
 367         /** barrel shifter reg op (reg shift imm operation. */
 368         ir_node *(*new_binop_reg_shift_imm)(dbg_info *dbgi, ir_node *block, ir_node *left, ir_node *right, arm_shift_modifier_t shift_modifier, unsigned shift_immediate);
 369 } arm_binop_factory_t;
 370
 371 static ir_node *gen_int_binop(ir_node *node, match_flags_t flags,
 372                 const arm_binop_factory_t *factory)
 373 {
 374         ir_node  *block   = be_transform_node(get_nodes_block(node));
 375         ir_node  *op1     = get_binop_left(node);
 376         ir_node  *new_op1;
 377         ir_node  *op2     = get_binop_right(node);
 378         ir_node  *new_op2;
 379         dbg_info *dbgi    = get_irn_dbg_info(node);
 380         arm_immediate_t imm;
 381
 382         if (flags & MATCH_SKIP_NOT) {
 383                 if (is_Not(op1))
 384                         op1 = get_Not_op(op1);
 385                 else if (is_Not(op2))
 386                         op2 = get_Not_op(op2);
 387                 else
 388                         panic("cannot execute MATCH_SKIP_NOT");
 389         }
 390         if (flags & MATCH_SIZE_NEUTRAL) {
 391                 op1 = arm_skip_downconv(op1);
 392                 op2 = arm_skip_downconv(op2);
 393         } else {
 394                 assert(get_mode_size_bits(get_irn_mode(node)) == 32);
 395         }
 396
 397         if (try_encode_as_immediate(op2, &imm)) {
 398                 ir_node *new_op1 = be_transform_node(op1);
 399                 return factory->new_binop_imm(dbgi, block, new_op1, imm.imm_8, imm.rot);
 400         }
 401         new_op2 = be_transform_node(op2);
 402     if ((flags & (MATCH_COMMUTATIVE|MATCH_REVERSE)) && try_encode_as_immediate(op1, &imm)) {
 403                 if (flags & MATCH_REVERSE)
 404                         return factory[1].new_binop_imm(dbgi, block, new_op2, imm.imm_8, imm.rot);
 405                 else
 406                         return factory[0].new_binop_imm(dbgi, block, new_op2, imm.imm_8, imm.rot);
 407         }
 408         new_op1 = be_transform_node(op1);
 409
 410         /* check if we can fold in a Mov */
 411         if (is_arm_Mov(new_op2)) {
 412                 const arm_shifter_operand_t *attr = get_arm_shifter_operand_attr_const(new_op2);
 413
 414                 switch (attr->shift_modifier) {
 415                 case ARM_SHF_IMM:
 416                 case ARM_SHF_ASR_IMM:
 417                 case ARM_SHF_LSL_IMM:
 418                 case ARM_SHF_LSR_IMM:
 419                 case ARM_SHF_ROR_IMM:
 420                         if (factory->new_binop_reg_shift_imm) {
 421                                 ir_node *mov_op = get_irn_n(new_op2, 0);
 422                                 return factory->new_binop_reg_shift_imm(dbgi, block, new_op1, mov_op,
 423                                         attr->shift_modifier, attr->shift_immediate);
 424                         }
 425                         break;
 426
 427                 case ARM_SHF_ASR_REG:
 428                 case ARM_SHF_LSL_REG:
 429                 case ARM_SHF_LSR_REG:
 430                 case ARM_SHF_ROR_REG:
 431                         if (factory->new_binop_reg_shift_reg) {
 432                                 ir_node *mov_op  = get_irn_n(new_op2, 0);
 433                                 ir_node *mov_sft = get_irn_n(new_op2, 1);
 434                                 return factory->new_binop_reg_shift_reg(dbgi, block, new_op1, mov_op, mov_sft,
 435                                         attr->shift_modifier);
 436                         }
 437                         break;
 438                 case ARM_SHF_REG:
 439                 case ARM_SHF_RRX:
 440                         break;
 441                 case ARM_SHF_INVALID:
 442                         panic("invalid shift");
 443                 }
 444         }
 445         if ((flags & (MATCH_COMMUTATIVE|MATCH_REVERSE)) && is_arm_Mov(new_op1)) {
 446                 const arm_shifter_operand_t *attr = get_arm_shifter_operand_attr_const(new_op1);
 447                 int idx = flags & MATCH_REVERSE ? 1 : 0;
 448
 449                 switch (attr->shift_modifier) {
 450                 ir_node *mov_op, *mov_sft;
 451
 452                 case ARM_SHF_IMM:
 453                 case ARM_SHF_ASR_IMM:
 454                 case ARM_SHF_LSL_IMM:
 455                 case ARM_SHF_LSR_IMM:
 456                 case ARM_SHF_ROR_IMM:
 457                         if (factory[idx].new_binop_reg_shift_imm) {
 458                                 mov_op = get_irn_n(new_op1, 0);
 459                                 return factory[idx].new_binop_reg_shift_imm(dbgi, block, new_op2, mov_op,
 460                                         attr->shift_modifier, attr->shift_immediate);
 461                         }
 462                         break;
 463
 464                 case ARM_SHF_ASR_REG:
 465                 case ARM_SHF_LSL_REG:
 466                 case ARM_SHF_LSR_REG:
 467                 case ARM_SHF_ROR_REG:
 468                         if (factory[idx].new_binop_reg_shift_reg) {
 469                                 mov_op  = get_irn_n(new_op1, 0);
 470                                 mov_sft = get_irn_n(new_op1, 1);
 471                                 return factory[idx].new_binop_reg_shift_reg(dbgi, block, new_op2, mov_op, mov_sft,
 472                                         attr->shift_modifier);
 473                         }
 474                         break;
 475
 476                 case ARM_SHF_REG:
 477                 case ARM_SHF_RRX:
 478                         break;
 479                 case ARM_SHF_INVALID:
 480                         panic("invalid shift");
 481                 }
 482         }
 483         return factory->new_binop_reg(dbgi, block, new_op1, new_op2);
 484 }
 485
 486 /**
 487  * Creates an ARM Add.
 488  *
 489  * @return the created arm Add node
 490  */
 491 static ir_node *gen_Add(ir_node *node)
 492 {
 493         static const arm_binop_factory_t add_factory = {
 494                 new_bd_arm_Add_reg,
 495                 new_bd_arm_Add_imm,
 496                 new_bd_arm_Add_reg_shift_reg,
 497                 new_bd_arm_Add_reg_shift_imm
 498         };
 499
 500         ir_mode *mode = get_irn_mode(node);
 501
 502         if (mode_is_float(mode)) {
 503                 ir_node  *block   = be_transform_node(get_nodes_block(node));
 504                 ir_node  *op1     = get_Add_left(node);
 505                 ir_node  *op2     = get_Add_right(node);
 506                 dbg_info *dbgi    = get_irn_dbg_info(node);
 507                 ir_node  *new_op1 = be_transform_node(op1);
 508                 ir_node  *new_op2 = be_transform_node(op2);
 509                 if (USE_FPA(isa)) {
 510                         return new_bd_arm_Adf(dbgi, block, new_op1, new_op2, mode);
 511                 } else if (USE_VFP(isa)) {
 512                         assert(mode != mode_E && "IEEE Extended FP not supported");
 513                         panic("VFP not supported yet");
 514                 } else {
 515                         panic("Softfloat not supported yet");
 516                 }
 517         } else {
 518 #if 0
 519                 /* check for MLA */
 520                 if (is_arm_Mul(new_op1) && get_irn_n_edges(op1) == 1) {
 521                         new_op3 = new_op2;
 522                         new_op2 = get_irn_n(new_op1, 1);
 523                         new_op1 = get_irn_n(new_op1, 0);
 524
 525                         return new_bd_arm_Mla(dbgi, block, new_op1, new_op2, new_op3);
 526                 }
 527                 if (is_arm_Mul(new_op2) && get_irn_n_edges(op2) == 1) {
 528                         new_op3 = new_op1;
 529                         new_op1 = get_irn_n(new_op2, 0);
 530                         new_op2 = get_irn_n(new_op2, 1);
 531
 532                         return new_bd_arm_Mla(dbgi, block, new_op1, new_op2, new_op3);
 533                 }
 534 #endif
 535
 536                 return gen_int_binop(node, MATCH_COMMUTATIVE | MATCH_SIZE_NEUTRAL, &add_factory);
 537         }
 538 }
 539
 540 /**
 541  * Creates an ARM Mul.
 542  *
 543  * @return the created arm Mul node
 544  */
 545 static ir_node *gen_Mul(ir_node *node)
 546 {
 547         ir_node  *block   = be_transform_node(get_nodes_block(node));
 548         ir_node  *op1     = get_Mul_left(node);
 549         ir_node  *new_op1 = be_transform_node(op1);
 550         ir_node  *op2     = get_Mul_right(node);
 551         ir_node  *new_op2 = be_transform_node(op2);
 552         ir_mode  *mode    = get_irn_mode(node);
 553         dbg_info *dbg     = get_irn_dbg_info(node);
 554
 555         if (mode_is_float(mode)) {
 556                 if (USE_FPA(isa)) {
 557                         return new_bd_arm_Muf(dbg, block, new_op1, new_op2, mode);
 558                 } else if (USE_VFP(isa)) {
 559                         assert(mode != mode_E && "IEEE Extended FP not supported");
 560                         panic("VFP not supported yet");
 561                 } else {
 562                         panic("Softfloat not supported yet");
 563                 }
 564         }
 565         assert(mode_is_data(mode));
 566         return new_bd_arm_Mul(dbg, block, new_op1, new_op2);
 567 }
 568
 569 static ir_node *gen_Div(ir_node *node)
 570 {
 571         ir_node  *block   = be_transform_node(get_nodes_block(node));
 572         ir_node  *op1     = get_Div_left(node);
 573         ir_node  *new_op1 = be_transform_node(op1);
 574         ir_node  *op2     = get_Div_right(node);
 575         ir_node  *new_op2 = be_transform_node(op2);
 576         ir_mode  *mode    = get_Div_resmode(node);
 577         dbg_info *dbg     = get_irn_dbg_info(node);
 578
 579         assert(mode != mode_E && "IEEE Extended FP not supported");
 580         /* integer division should be replaced by builtin call */
 581         assert(mode_is_float(mode));
 582
 583         if (USE_FPA(isa)) {
 584                 return new_bd_arm_Dvf(dbg, block, new_op1, new_op2, mode);
 585         } else if (USE_VFP(isa)) {
 586                 assert(mode != mode_E && "IEEE Extended FP not supported");
 587                 panic("VFP not supported yet");
 588         } else {
 589                 panic("Softfloat not supported yet");
 590         }
 591 }
 592
 593 static ir_node *gen_And(ir_node *node)
 594 {
 595         static const arm_binop_factory_t and_factory = {
 596                 new_bd_arm_And_reg,
 597                 new_bd_arm_And_imm,
 598                 new_bd_arm_And_reg_shift_reg,
 599                 new_bd_arm_And_reg_shift_imm
 600         };
 601         static const arm_binop_factory_t bic_factory = {
 602                 new_bd_arm_Bic_reg,
 603                 new_bd_arm_Bic_imm,
 604                 new_bd_arm_Bic_reg_shift_reg,
 605                 new_bd_arm_Bic_reg_shift_imm
 606         };
 607
 608         /* check for and not */
 609         ir_node *left  = get_And_left(node);
 610         ir_node *right = get_And_right(node);
 611
 612         if (is_Not(left) || is_Not(right)) {
 613                 return gen_int_binop(node, MATCH_COMMUTATIVE | MATCH_SIZE_NEUTRAL | MATCH_SKIP_NOT,
 614                         &bic_factory);
 615         }
 616
 617         return gen_int_binop(node, MATCH_COMMUTATIVE | MATCH_SIZE_NEUTRAL, &and_factory);
 618 }
 619
 620 static ir_node *gen_Or(ir_node *node)
 621 {
 622         static const arm_binop_factory_t or_factory = {
 623                 new_bd_arm_Or_reg,
 624                 new_bd_arm_Or_imm,
 625                 new_bd_arm_Or_reg_shift_reg,
 626                 new_bd_arm_Or_reg_shift_imm
 627         };
 628
 629         return gen_int_binop(node, MATCH_COMMUTATIVE | MATCH_SIZE_NEUTRAL, &or_factory);
 630 }
 631
 632 static ir_node *gen_Eor(ir_node *node)
 633 {
 634         static const arm_binop_factory_t eor_factory = {
 635                 new_bd_arm_Eor_reg,
 636                 new_bd_arm_Eor_imm,
 637                 new_bd_arm_Eor_reg_shift_reg,
 638                 new_bd_arm_Eor_reg_shift_imm
 639         };
 640
 641         return gen_int_binop(node, MATCH_COMMUTATIVE | MATCH_SIZE_NEUTRAL, &eor_factory);
 642 }
 643
 644 static ir_node *gen_Sub(ir_node *node)
 645 {
 646         static const arm_binop_factory_t sub_rsb_factory[2] = {
 647                 {
 648                         new_bd_arm_Sub_reg,
 649                         new_bd_arm_Sub_imm,
 650                         new_bd_arm_Sub_reg_shift_reg,
 651                         new_bd_arm_Sub_reg_shift_imm
 652                 },
 653                 {
 654                         new_bd_arm_Rsb_reg,
 655                         new_bd_arm_Rsb_imm,
 656                         new_bd_arm_Rsb_reg_shift_reg,
 657                         new_bd_arm_Rsb_reg_shift_imm
 658                 }
 659         };
 660
 661         ir_node  *block   = be_transform_node(get_nodes_block(node));
 662         ir_node  *op1     = get_Sub_left(node);
 663         ir_node  *new_op1 = be_transform_node(op1);
 664         ir_node  *op2     = get_Sub_right(node);
 665         ir_node  *new_op2 = be_transform_node(op2);
 666         ir_mode  *mode    = get_irn_mode(node);
 667         dbg_info *dbgi    = get_irn_dbg_info(node);
 668
 669         if (mode_is_float(mode)) {
 670                 if (USE_FPA(isa)) {
 671                         return new_bd_arm_Suf(dbgi, block, new_op1, new_op2, mode);
 672                 } else if (USE_VFP(isa)) {
 673                         assert(mode != mode_E && "IEEE Extended FP not supported");
 674                         panic("VFP not supported yet");
 675                 } else {
 676                         panic("Softfloat not supported yet");
 677                 }
 678         } else {
 679                 return gen_int_binop(node, MATCH_SIZE_NEUTRAL | MATCH_REVERSE, sub_rsb_factory);
 680         }
 681 }
 682
 683 /**
 684  * Checks if a given value can be used as an immediate for the given
 685  * ARM shift mode.
 686  */
 687 static bool can_use_shift_constant(unsigned int val,
 688                                    arm_shift_modifier_t modifier)
 689 {
 690         if (val <= 31)
 691                 return true;
 692         if (val == 32 && modifier != ARM_SHF_LSL_REG && modifier != ARM_SHF_ROR_REG)
 693                 return true;
 694         return false;
 695 }
 696
 697 /**
 698  * generate an ARM shift instruction.
 699  *
 700  * @param node            the node
 701  * @param flags           matching flags
 702  * @param shift_modifier  initial encoding of the desired shift operation
 703  */
 704 static ir_node *make_shift(ir_node *node, match_flags_t flags,
 705                 arm_shift_modifier_t shift_modifier)
 706 {
 707         ir_node  *block = be_transform_node(get_nodes_block(node));
 708         ir_node  *op1   = get_binop_left(node);
 709         ir_node  *op2   = get_binop_right(node);
 710         dbg_info *dbgi  = get_irn_dbg_info(node);
 711         ir_node  *new_op1;
 712         ir_node  *new_op2;
 713
 714         if (flags & MATCH_SIZE_NEUTRAL) {
 715                 op1 = arm_skip_downconv(op1);
 716                 op2 = arm_skip_downconv(op2);
 717         }
 718
 719         new_op1 = be_transform_node(op1);
 720         if (is_Const(op2)) {
 721                 ir_tarval   *tv  = get_Const_tarval(op2);
 722                 unsigned int val = get_tarval_long(tv);
 723                 assert(tarval_is_long(tv));
 724                 if (can_use_shift_constant(val, shift_modifier)) {
 725                         switch (shift_modifier) {
 726                         case ARM_SHF_LSL_REG: shift_modifier = ARM_SHF_LSL_IMM; break;
 727                         case ARM_SHF_LSR_REG: shift_modifier = ARM_SHF_LSR_IMM; break;
 728                         case ARM_SHF_ASR_REG: shift_modifier = ARM_SHF_ASR_IMM; break;
 729                         case ARM_SHF_ROR_REG: shift_modifier = ARM_SHF_ROR_IMM; break;
 730                         default: panic("unexpected shift modifier");
 731                         }
 732                         return new_bd_arm_Mov_reg_shift_imm(dbgi, block, new_op1,
 733                                                             shift_modifier, val);
 734                 }
 735         }
 736
 737         new_op2 = be_transform_node(op2);
 738         return new_bd_arm_Mov_reg_shift_reg(dbgi, block, new_op1, new_op2,
 739                                             shift_modifier);
 740 }
 741
 742 static ir_node *gen_Shl(ir_node *node)
 743 {
 744         return make_shift(node, MATCH_SIZE_NEUTRAL, ARM_SHF_LSL_REG);
 745 }
 746
 747 static ir_node *gen_Shr(ir_node *node)
 748 {
 749         return make_shift(node, MATCH_NONE, ARM_SHF_LSR_REG);
 750 }
 751
 752 static ir_node *gen_Shrs(ir_node *node)
 753 {
 754         return make_shift(node, MATCH_NONE, ARM_SHF_ASR_REG);
 755 }
 756
 757 static ir_node *gen_Ror(ir_node *node, ir_node *op1, ir_node *op2)
 758 {
 759         ir_node  *block   = be_transform_node(get_nodes_block(node));
 760         ir_node  *new_op1 = be_transform_node(op1);
 761         dbg_info *dbgi    = get_irn_dbg_info(node);
 762         ir_node  *new_op2 = be_transform_node(op2);
 763
 764         return new_bd_arm_Mov_reg_shift_reg(dbgi, block, new_op1, new_op2,
 765                                             ARM_SHF_ROR_REG);
 766 }
 767
 768 static ir_node *gen_Rol(ir_node *node, ir_node *op1, ir_node *op2)
 769 {
 770         ir_node  *block   = be_transform_node(get_nodes_block(node));
 771         ir_node  *new_op1 = be_transform_node(op1);
 772         dbg_info *dbgi    = get_irn_dbg_info(node);
 773         ir_node  *new_op2 = be_transform_node(op2);
 774
 775         /* Note: there is no Rol on arm, we have to use Ror */
 776         new_op2 = new_bd_arm_Rsb_imm(dbgi, block, new_op2, 32, 0);
 777         return new_bd_arm_Mov_reg_shift_reg(dbgi, block, new_op1, new_op2,
 778                                             ARM_SHF_ROR_REG);
 779 }
 780
 781 static ir_node *gen_Rotl(ir_node *node)
 782 {
 783         ir_node *rotate = NULL;
 784         ir_node *op1    = get_Rotl_left(node);
 785         ir_node *op2    = get_Rotl_right(node);
 786
 787         /* Firm has only RotL, so we are looking for a right (op2)
 788            operand "-e+mode_size_bits" (it's an already modified "mode_size_bits-e",
 789            that means we can create a RotR. */
 790
 791         if (is_Add(op2)) {
 792                 ir_node *right = get_Add_right(op2);
 793                 if (is_Const(right)) {
 794                         ir_tarval *tv   = get_Const_tarval(right);
 795                         ir_mode   *mode = get_irn_mode(node);
 796                         long       bits = get_mode_size_bits(mode);
 797                         ir_node   *left = get_Add_left(op2);
 798
 799                         if (is_Minus(left) &&
 800                             tarval_is_long(tv)          &&
 801                             get_tarval_long(tv) == bits &&
 802                             bits                == 32)
 803                                 rotate = gen_Ror(node, op1, get_Minus_op(left));
 804                 }
 805         } else if (is_Sub(op2)) {
 806                 ir_node *left = get_Sub_left(op2);
 807                 if (is_Const(left)) {
 808                         ir_tarval *tv   = get_Const_tarval(left);
 809                         ir_mode   *mode = get_irn_mode(node);
 810                         long       bits = get_mode_size_bits(mode);
 811                         ir_node   *right = get_Sub_right(op2);
 812
 813                         if (tarval_is_long(tv)          &&
 814                             get_tarval_long(tv) == bits &&
 815                             bits                == 32)
 816                                 rotate = gen_Ror(node, op1, right);
 817                 }
 818         } else if (is_Const(op2)) {
 819                 ir_tarval *tv   = get_Const_tarval(op2);
 820                 ir_mode   *mode = get_irn_mode(node);
 821                 long       bits = get_mode_size_bits(mode);
 822
 823                 if (tarval_is_long(tv) && bits == 32) {
 824                         ir_node  *block   = be_transform_node(get_nodes_block(node));
 825                         ir_node  *new_op1 = be_transform_node(op1);
 826                         dbg_info *dbgi    = get_irn_dbg_info(node);
 827
 828                         bits = (bits - get_tarval_long(tv)) & 31;
 829                         rotate = new_bd_arm_Mov_reg_shift_imm(dbgi, block, new_op1, ARM_SHF_ROR_IMM, bits);
 830                 }
 831         }
 832
 833         if (rotate == NULL) {
 834                 rotate = gen_Rol(node, op1, op2);
 835         }
 836
 837         return rotate;
 838 }
 839
 840 static ir_node *gen_Not(ir_node *node)
 841 {
 842         ir_node  *block   = be_transform_node(get_nodes_block(node));
 843         ir_node  *op      = get_Not_op(node);
 844         ir_node  *new_op  = be_transform_node(op);
 845         dbg_info *dbgi    = get_irn_dbg_info(node);
 846
 847         /* check if we can fold in a Mov */
 848         if (is_arm_Mov(new_op)) {
 849                 const arm_shifter_operand_t *attr = get_arm_shifter_operand_attr_const(new_op);
 850
 851                 switch (attr->shift_modifier) {
 852                 ir_node *mov_op, *mov_sft;
 853
 854                 case ARM_SHF_IMM:
 855                 case ARM_SHF_ASR_IMM:
 856                 case ARM_SHF_LSL_IMM:
 857                 case ARM_SHF_LSR_IMM:
 858                 case ARM_SHF_ROR_IMM:
 859                         mov_op = get_irn_n(new_op, 0);
 860                         return new_bd_arm_Mvn_reg_shift_imm(dbgi, block, mov_op,
 861                                 attr->shift_modifier, attr->shift_immediate);
 862
 863                 case ARM_SHF_ASR_REG:
 864                 case ARM_SHF_LSL_REG:
 865                 case ARM_SHF_LSR_REG:
 866                 case ARM_SHF_ROR_REG:
 867                         mov_op  = get_irn_n(new_op, 0);
 868                         mov_sft = get_irn_n(new_op, 1);
 869                         return new_bd_arm_Mvn_reg_shift_reg(dbgi, block, mov_op, mov_sft,
 870                                 attr->shift_modifier);
 871
 872                 case ARM_SHF_REG:
 873                 case ARM_SHF_RRX:
 874                         break;
 875                 case ARM_SHF_INVALID:
 876                         panic("invalid shift");
 877                 }
 878         }
 879
 880         return new_bd_arm_Mvn_reg(dbgi, block, new_op);
 881 }
 882
 883 static ir_node *gen_Minus(ir_node *node)
 884 {
 885         ir_node  *block   = be_transform_node(get_nodes_block(node));
 886         ir_node  *op      = get_Minus_op(node);
 887         ir_node  *new_op  = be_transform_node(op);
 888         dbg_info *dbgi    = get_irn_dbg_info(node);
 889         ir_mode  *mode    = get_irn_mode(node);
 890
 891         if (mode_is_float(mode)) {
 892                 if (USE_FPA(isa)) {
 893                         return new_bd_arm_Mvf(dbgi, block, op, mode);
 894                 } else if (USE_VFP(isa)) {
 895                         assert(mode != mode_E && "IEEE Extended FP not supported");
 896                         panic("VFP not supported yet");
 897                 } else {
 898                         panic("Softfloat not supported yet");
 899                 }
 900         }
 901         assert(mode_is_data(mode));
 902         return new_bd_arm_Rsb_imm(dbgi, block, new_op, 0, 0);
 903 }
 904
 905 static ir_node *gen_Load(ir_node *node)
 906 {
 907         ir_node  *block    = be_transform_node(get_nodes_block(node));
 908         ir_node  *ptr      = get_Load_ptr(node);
 909         ir_node  *new_ptr  = be_transform_node(ptr);
 910         ir_node  *mem      = get_Load_mem(node);
 911         ir_node  *new_mem  = be_transform_node(mem);
 912         ir_mode  *mode     = get_Load_mode(node);
 913         dbg_info *dbgi      = get_irn_dbg_info(node);
 914         ir_node  *new_load = NULL;
 915
 916         if (get_Load_unaligned(node) == align_non_aligned)
 917                 panic("arm: unaligned Loads not supported yet");
 918
 919         if (mode_is_float(mode)) {
 920                 if (USE_FPA(isa)) {
 921                         new_load = new_bd_arm_Ldf(dbgi, block, new_ptr, new_mem, mode,
 922                                                   NULL, 0, 0, false);
 923                 } else if (USE_VFP(isa)) {
 924                         assert(mode != mode_E && "IEEE Extended FP not supported");
 925                         panic("VFP not supported yet");
 926                 } else {
 927                         panic("Softfloat not supported yet");
 928                 }
 929         } else {
 930                 assert(mode_is_data(mode) && "unsupported mode for Load");
 931
 932                 new_load = new_bd_arm_Ldr(dbgi, block, new_ptr, new_mem, mode, NULL, 0, 0, false);
 933         }
 934         set_irn_pinned(new_load, get_irn_pinned(node));
 935
 936         /* check for special case: the loaded value might not be used */
 937         if (be_get_Proj_for_pn(node, pn_Load_res) == NULL) {
 938                 /* add a result proj and a Keep to produce a pseudo use */
 939                 ir_node *proj = new_r_Proj(new_load, mode_Iu, pn_arm_Ldr_res);
 940                 be_new_Keep(block, 1, &proj);
 941         }
 942
 943         return new_load;
 944 }
 945
 946 static ir_node *gen_Store(ir_node *node)
 947 {
 948         ir_node  *block    = be_transform_node(get_nodes_block(node));
 949         ir_node  *ptr      = get_Store_ptr(node);
 950         ir_node  *new_ptr  = be_transform_node(ptr);
 951         ir_node  *mem      = get_Store_mem(node);
 952         ir_node  *new_mem  = be_transform_node(mem);
 953         ir_node  *val      = get_Store_value(node);
 954         ir_node  *new_val  = be_transform_node(val);
 955         ir_mode  *mode     = get_irn_mode(val);
 956         dbg_info *dbgi     = get_irn_dbg_info(node);
 957         ir_node *new_store = NULL;
 958
 959         if (get_Store_unaligned(node) == align_non_aligned)
 960                 panic("arm: unaligned Stores not supported yet");
 961
 962         if (mode_is_float(mode)) {
 963                 if (USE_FPA(isa)) {
 964                         new_store = new_bd_arm_Stf(dbgi, block, new_ptr, new_val,
 965                                                    new_mem, mode, NULL, 0, 0, false);
 966                 } else if (USE_VFP(isa)) {
 967                         assert(mode != mode_E && "IEEE Extended FP not supported");
 968                         panic("VFP not supported yet");
 969                 } else {
 970                         panic("Softfloat not supported yet");
 971                 }
 972         } else {
 973                 assert(mode_is_data(mode) && "unsupported mode for Store");
 974                 new_store = new_bd_arm_Str(dbgi, block, new_ptr, new_val, new_mem, mode,
 975                                            NULL, 0, 0, false);
 976         }
 977         set_irn_pinned(new_store, get_irn_pinned(node));
 978         return new_store;
 979 }
 980
 981 static ir_node *gen_Jmp(ir_node *node)
 982 {
 983         ir_node  *block     = get_nodes_block(node);
 984         ir_node  *new_block = be_transform_node(block);
 985         dbg_info *dbgi      = get_irn_dbg_info(node);
 986
 987         return new_bd_arm_Jmp(dbgi, new_block);
 988 }
 989
 990 static ir_node *gen_SwitchJmp(ir_node *node)
 991 {
 992         ir_node  *block    = be_transform_node(get_nodes_block(node));
 993         ir_node  *selector = get_Cond_selector(node);
 994         dbg_info *dbgi     = get_irn_dbg_info(node);
 995         ir_node *new_op = be_transform_node(selector);
 996         ir_node *const_graph;
 997         ir_node *sub;
 998
 999         ir_node *proj;
1000         const ir_edge_t *edge;
1001         int min = INT_MAX;
1002         int max = INT_MIN;
1003         int translation;
1004         int pn;
1005         int n_projs;
1006
1007         foreach_out_edge(node, edge) {
1008                 proj = get_edge_src_irn(edge);
1009                 assert(is_Proj(proj) && "Only proj allowed at SwitchJmp");
1010
1011                 pn = get_Proj_proj(proj);
1012
1013                 min = pn<min ? pn : min;
1014                 max = pn>max ? pn : max;
1015         }
1016         translation = min;
1017         n_projs = max - translation + 1;
1018
1019         foreach_out_edge(node, edge) {
1020                 proj = get_edge_src_irn(edge);
1021                 assert(is_Proj(proj) && "Only proj allowed at SwitchJmp");
1022
1023                 pn = get_Proj_proj(proj) - translation;
1024                 set_Proj_proj(proj, pn);
1025         }
1026
1027         const_graph = create_const_graph_value(dbgi, block, translation);
1028         sub = new_bd_arm_Sub_reg(dbgi, block, new_op, const_graph);
1029         return new_bd_arm_SwitchJmp(dbgi, block, sub, n_projs, get_Cond_default_proj(node) - translation);
1030 }
1031
1032 static ir_node *gen_Cmp(ir_node *node)
1033 {
1034         ir_node  *block    = be_transform_node(get_nodes_block(node));
1035         ir_node  *op1      = get_Cmp_left(node);
1036         ir_node  *op2      = get_Cmp_right(node);
1037         ir_mode  *cmp_mode = get_irn_mode(op1);
1038         dbg_info *dbgi     = get_irn_dbg_info(node);
1039         ir_node  *new_op1;
1040         ir_node  *new_op2;
1041         bool      is_unsigned;
1042
1043         if (mode_is_float(cmp_mode)) {
1044                 /* TODO: this is broken... */
1045                 new_op1 = be_transform_node(op1);
1046                 new_op2 = be_transform_node(op2);
1047
1048                 return new_bd_arm_Cmfe(dbgi, block, new_op1, new_op2, false);
1049         }
1050
1051         assert(get_irn_mode(op2) == cmp_mode);
1052         is_unsigned = !mode_is_signed(cmp_mode);
1053
1054         /* integer compare, TODO: use shifter_op in all its combinations */
1055         new_op1 = be_transform_node(op1);
1056         new_op1 = gen_extension(dbgi, block, new_op1, cmp_mode);
1057         new_op2 = be_transform_node(op2);
1058         new_op2 = gen_extension(dbgi, block, new_op2, cmp_mode);
1059         return new_bd_arm_Cmp_reg(dbgi, block, new_op1, new_op2, false,
1060                                   is_unsigned);
1061 }
1062
1063 static ir_node *gen_Cond(ir_node *node)
1064 {
1065         ir_node    *selector = get_Cond_selector(node);
1066         ir_mode    *mode     = get_irn_mode(selector);
1067         ir_relation relation;
1068         ir_node    *block;
1069         ir_node    *flag_node;
1070         dbg_info   *dbgi;
1071
1072         if (mode != mode_b) {
1073                 return gen_SwitchJmp(node);
1074         }
1075         assert(is_Cmp(selector));
1076
1077         block     = be_transform_node(get_nodes_block(node));
1078         dbgi      = get_irn_dbg_info(node);
1079         flag_node = be_transform_node(selector);
1080         relation  = get_Cmp_relation(selector);
1081
1082         return new_bd_arm_B(dbgi, block, flag_node, relation);
1083 }
1084
1085 enum fpa_imm_mode {
1086         FPA_IMM_FLOAT    = 0,
1087         FPA_IMM_DOUBLE   = 1,
1088         FPA_IMM_EXTENDED = 2,
1089         FPA_IMM_MAX = FPA_IMM_EXTENDED
1090 };
1091
1092 static ir_tarval *fpa_imm[FPA_IMM_MAX + 1][fpa_max];
1093
1094 #if 0
1095 /**
1096  * Check, if a floating point tarval is an fpa immediate, i.e.
1097  * one of 0, 1, 2, 3, 4, 5, 10, or 0.5.
1098  */
1099 static int is_fpa_immediate(tarval *tv)
1100 {
1101         ir_mode *mode = get_tarval_mode(tv);
1102         int i, j, res = 1;
1103
1104         switch (get_mode_size_bits(mode)) {
1105         case 32:
1106                 i = FPA_IMM_FLOAT;
1107                 break;
1108         case 64:
1109                 i = FPA_IMM_DOUBLE;
1110                 break;
1111         default:
1112                 i = FPA_IMM_EXTENDED;
1113         }
1114
1115         if (tarval_is_negative(tv)) {
1116                 tv = tarval_neg(tv);
1117                 res = -1;
1118         }
1119
1120         for (j = 0; j < fpa_max; ++j) {
1121                 if (tv == fpa_imm[i][j])
1122                         return res * j;
1123         }
1124         return fpa_max;
1125 }
1126 #endif
1127
1128 static ir_node *gen_Const(ir_node *node)
1129 {
1130         ir_node  *block = be_transform_node(get_nodes_block(node));
1131         ir_mode *mode = get_irn_mode(node);
1132         dbg_info *dbg = get_irn_dbg_info(node);
1133
1134         if (mode_is_float(mode)) {
1135                 if (USE_FPA(isa)) {
1136                         ir_tarval *tv = get_Const_tarval(node);
1137                         node          = new_bd_arm_fConst(dbg, block, tv);
1138                         return node;
1139                 } else if (USE_VFP(isa)) {
1140                         assert(mode != mode_E && "IEEE Extended FP not supported");
1141                         panic("VFP not supported yet");
1142                 } else {
1143                         panic("Softfloat not supported yet");
1144                 }
1145         }
1146         return create_const_graph(node, block);
1147 }
1148
1149 static ir_node *gen_SymConst(ir_node *node)
1150 {
1151         ir_node   *block  = be_transform_node(get_nodes_block(node));
1152         ir_entity *entity = get_SymConst_entity(node);
1153         dbg_info  *dbgi   = get_irn_dbg_info(node);
1154         ir_node   *new_node;
1155
1156         new_node = new_bd_arm_SymConst(dbgi, block, entity, 0);
1157         return new_node;
1158 }
1159
1160 static ir_node *ints_to_double(dbg_info *dbgi, ir_node *block, ir_node *node0,
1161                                ir_node *node1)
1162 {
1163         /* the good way to do this would be to use the stm (store multiple)
1164          * instructions, since our input is nearly always 2 consecutive 32bit
1165          * registers... */
1166         ir_graph *irg   = current_ir_graph;
1167         ir_node  *stack = get_irg_frame(irg);
1168         ir_node  *nomem = new_r_NoMem(irg);
1169         ir_node  *str0  = new_bd_arm_Str(dbgi, block, stack, node0, nomem, mode_gp,
1170                                          NULL, 0, 0, true);
1171         ir_node  *str1  = new_bd_arm_Str(dbgi, block, stack, node1, nomem, mode_gp,
1172                                          NULL, 0, 4, true);
1173         ir_node  *in[2] = { str0, str1 };
1174         ir_node  *sync  = new_r_Sync(block, 2, in);
1175         ir_node  *ldf;
1176         set_irn_pinned(str0, op_pin_state_floats);
1177         set_irn_pinned(str1, op_pin_state_floats);
1178
1179         ldf = new_bd_arm_Ldf(dbgi, block, stack, sync, mode_D, NULL, 0, 0, true);
1180         set_irn_pinned(ldf, op_pin_state_floats);
1181
1182         return new_r_Proj(ldf, mode_fp, pn_arm_Ldf_res);
1183 }
1184
1185 static ir_node *int_to_float(dbg_info *dbgi, ir_node *block, ir_node *node)
1186 {
1187         ir_graph *irg   = current_ir_graph;
1188         ir_node  *stack = get_irg_frame(irg);
1189         ir_node  *nomem = new_r_NoMem(irg);
1190         ir_node  *str   = new_bd_arm_Str(dbgi, block, stack, node, nomem, mode_gp,
1191                                          NULL, 0, 0, true);
1192         ir_node  *ldf;
1193         set_irn_pinned(str, op_pin_state_floats);
1194
1195         ldf = new_bd_arm_Ldf(dbgi, block, stack, str, mode_F, NULL, 0, 0, true);
1196         set_irn_pinned(ldf, op_pin_state_floats);
1197
1198         return new_r_Proj(ldf, mode_fp, pn_arm_Ldf_res);
1199 }
1200
1201 static ir_node *float_to_int(dbg_info *dbgi, ir_node *block, ir_node *node)
1202 {
1203         ir_graph *irg   = current_ir_graph;
1204         ir_node  *stack = get_irg_frame(irg);
1205         ir_node  *nomem = new_r_NoMem(irg);
1206         ir_node  *stf   = new_bd_arm_Stf(dbgi, block, stack, node, nomem, mode_F,
1207                                          NULL, 0, 0, true);
1208         ir_node  *ldr;
1209         set_irn_pinned(stf, op_pin_state_floats);
1210
1211         ldr = new_bd_arm_Ldr(dbgi, block, stack, stf, mode_gp, NULL, 0, 0, true);
1212         set_irn_pinned(ldr, op_pin_state_floats);
1213
1214         return new_r_Proj(ldr, mode_gp, pn_arm_Ldr_res);
1215 }
1216
1217 static void double_to_ints(dbg_info *dbgi, ir_node *block, ir_node *node,
1218                            ir_node **out_value0, ir_node **out_value1)
1219 {
1220         ir_graph *irg   = current_ir_graph;
1221         ir_node  *stack = get_irg_frame(irg);
1222         ir_node  *nomem = new_r_NoMem(irg);
1223         ir_node  *stf   = new_bd_arm_Stf(dbgi, block, stack, node, nomem, mode_D,
1224                                          NULL, 0, 0, true);
1225         ir_node  *ldr0, *ldr1;
1226         set_irn_pinned(stf, op_pin_state_floats);
1227
1228         ldr0 = new_bd_arm_Ldr(dbgi, block, stack, stf, mode_gp, NULL, 0, 0, true);
1229         set_irn_pinned(ldr0, op_pin_state_floats);
1230         ldr1 = new_bd_arm_Ldr(dbgi, block, stack, stf, mode_gp, NULL, 0, 4, true);
1231         set_irn_pinned(ldr1, op_pin_state_floats);
1232
1233         *out_value0 = new_r_Proj(ldr0, mode_gp, pn_arm_Ldr_res);
1234         *out_value1 = new_r_Proj(ldr1, mode_gp, pn_arm_Ldr_res);
1235 }
1236
1237 static ir_node *gen_CopyB(ir_node *node)
1238 {
1239         ir_node  *block    = be_transform_node(get_nodes_block(node));
1240         ir_node  *src      = get_CopyB_src(node);
1241         ir_node  *new_src  = be_transform_node(src);
1242         ir_node  *dst      = get_CopyB_dst(node);
1243         ir_node  *new_dst  = be_transform_node(dst);
1244         ir_node  *mem      = get_CopyB_mem(node);
1245         ir_node  *new_mem  = be_transform_node(mem);
1246         dbg_info *dbg      = get_irn_dbg_info(node);
1247         int      size      = get_type_size_bytes(get_CopyB_type(node));
1248         ir_node  *src_copy;
1249         ir_node  *dst_copy;
1250
1251         src_copy = be_new_Copy(&arm_reg_classes[CLASS_arm_gp], block, new_src);
1252         dst_copy = be_new_Copy(&arm_reg_classes[CLASS_arm_gp], block, new_dst);
1253
1254         return new_bd_arm_CopyB(dbg, block, dst_copy, src_copy,
1255                         new_bd_arm_EmptyReg(dbg, block),
1256                         new_bd_arm_EmptyReg(dbg, block),
1257                         new_bd_arm_EmptyReg(dbg, block),
1258                         new_mem, size);
1259 }
1260
1261 /**
1262  * Transform builtin clz.
1263  */
1264 static ir_node *gen_clz(ir_node *node)
1265 {
1266         ir_node  *block  = be_transform_node(get_nodes_block(node));
1267         dbg_info *dbg    = get_irn_dbg_info(node);
1268         ir_node  *op     = get_irn_n(node, 1);
1269         ir_node  *new_op = be_transform_node(op);
1270
1271         /* TODO armv5 instruction, otherwise create a call */
1272         return new_bd_arm_Clz(dbg, block, new_op);
1273 }
1274
1275 /**
1276  * Transform Builtin node.
1277  */
1278 static ir_node *gen_Builtin(ir_node *node)
1279 {
1280         ir_builtin_kind kind = get_Builtin_kind(node);
1281
1282         switch (kind) {
1283         case ir_bk_trap:
1284         case ir_bk_debugbreak:
1285         case ir_bk_return_address:
1286         case ir_bk_frame_address:
1287         case ir_bk_prefetch:
1288         case ir_bk_ffs:
1289                 break;
1290         case ir_bk_clz:
1291                 return gen_clz(node);
1292         case ir_bk_ctz:
1293         case ir_bk_parity:
1294         case ir_bk_popcount:
1295         case ir_bk_bswap:
1296         case ir_bk_outport:
1297         case ir_bk_inport:
1298         case ir_bk_inner_trampoline:
1299                 break;
1300         }
1301         panic("Builtin %s not implemented in ARM", get_builtin_kind_name(kind));
1302 }
1303
1304 /**
1305  * Transform Proj(Builtin) node.
1306  */
1307 static ir_node *gen_Proj_Builtin(ir_node *proj)
1308 {
1309         ir_node         *node     = get_Proj_pred(proj);
1310         ir_node         *new_node = be_transform_node(node);
1311         ir_builtin_kind kind      = get_Builtin_kind(node);
1312
1313         switch (kind) {
1314         case ir_bk_return_address:
1315         case ir_bk_frame_address:
1316         case ir_bk_ffs:
1317         case ir_bk_clz:
1318         case ir_bk_ctz:
1319         case ir_bk_parity:
1320         case ir_bk_popcount:
1321         case ir_bk_bswap:
1322                 assert(get_Proj_proj(proj) == pn_Builtin_1_result);
1323                 return new_node;
1324         case ir_bk_trap:
1325         case ir_bk_debugbreak:
1326         case ir_bk_prefetch:
1327         case ir_bk_outport:
1328                 assert(get_Proj_proj(proj) == pn_Builtin_M);
1329                 return new_node;
1330         case ir_bk_inport:
1331         case ir_bk_inner_trampoline:
1332                 break;
1333         }
1334         panic("Builtin %s not implemented in ARM", get_builtin_kind_name(kind));
1335 }
1336
1337 static ir_node *gen_Proj_Load(ir_node *node)
1338 {
1339         ir_node  *load     = get_Proj_pred(node);
1340         ir_node  *new_load = be_transform_node(load);
1341         dbg_info *dbgi     = get_irn_dbg_info(node);
1342         long     proj      = get_Proj_proj(node);
1343
1344         /* renumber the proj */
1345         switch (get_arm_irn_opcode(new_load)) {
1346         case iro_arm_Ldr:
1347                 /* handle all gp loads equal: they have the same proj numbers. */
1348                 if (proj == pn_Load_res) {
1349                         return new_rd_Proj(dbgi, new_load, mode_Iu, pn_arm_Ldr_res);
1350                 } else if (proj == pn_Load_M) {
1351                         return new_rd_Proj(dbgi, new_load, mode_M, pn_arm_Ldr_M);
1352                 }
1353                 break;
1354         case iro_arm_Ldf:
1355                 if (proj == pn_Load_res) {
1356                         ir_mode *mode = get_Load_mode(load);
1357                         return new_rd_Proj(dbgi, new_load, mode, pn_arm_Ldf_res);
1358                 } else if (proj == pn_Load_M) {
1359                         return new_rd_Proj(dbgi, new_load, mode_M, pn_arm_Ldf_M);
1360                 }
1361                 break;
1362         default:
1363                 break;
1364         }
1365         panic("Unsupported Proj from Load");
1366 }
1367
1368 static ir_node *gen_Proj_CopyB(ir_node *node)
1369 {
1370         ir_node  *pred     = get_Proj_pred(node);
1371         ir_node  *new_pred = be_transform_node(pred);
1372         dbg_info *dbgi     = get_irn_dbg_info(node);
1373         long     proj      = get_Proj_proj(node);
1374
1375         switch (proj) {
1376         case pn_CopyB_M:
1377                 if (is_arm_CopyB(new_pred)) {
1378                         return new_rd_Proj(dbgi, new_pred, mode_M, pn_arm_CopyB_M);
1379                 }
1380                 break;
1381         default:
1382                 break;
1383         }
1384         panic("Unsupported Proj from CopyB");
1385 }
1386
1387 static ir_node *gen_Proj_Div(ir_node *node)
1388 {
1389         ir_node  *pred     = get_Proj_pred(node);
1390         ir_node  *new_pred = be_transform_node(pred);
1391         dbg_info *dbgi     = get_irn_dbg_info(node);
1392         ir_mode  *mode     = get_irn_mode(node);
1393         long     proj      = get_Proj_proj(node);
1394
1395         switch (proj) {
1396         case pn_Div_M:
1397                 return new_rd_Proj(dbgi, new_pred, mode_M, pn_arm_Dvf_M);
1398         case pn_Div_res:
1399                 return new_rd_Proj(dbgi, new_pred, mode, pn_arm_Dvf_res);
1400         default:
1401                 break;
1402         }
1403         panic("Unsupported Proj from Div");
1404 }
1405
1406 /**
1407  * Transform the Projs from a Cmp.
1408  */
1409 static ir_node *gen_Proj_Cmp(ir_node *node)
1410 {
1411         (void) node;
1412         /* we should only be here in case of a Mux node */
1413         panic("Mux NYI");
1414 }
1415
1416 static ir_node *gen_Proj_Start(ir_node *node)
1417 {
1418         ir_node *block     = get_nodes_block(node);
1419         ir_node *new_block = be_transform_node(block);
1420         long     proj      = get_Proj_proj(node);
1421
1422         switch ((pn_Start) proj) {
1423         case pn_Start_X_initial_exec:
1424                 /* we exchange the ProjX with a jump */
1425                 return new_bd_arm_Jmp(NULL, new_block);
1426
1427         case pn_Start_M:
1428                 return be_prolog_get_memory(abihelper);
1429
1430         case pn_Start_T_args:
1431                 /* we should never need this explicitely */
1432                 return new_r_Bad(get_irn_irg(node));
1433
1434         case pn_Start_P_frame_base:
1435                 return be_prolog_get_reg_value(abihelper, sp_reg);
1436
1437         case pn_Start_max:
1438                 break;
1439         }
1440         panic("unexpected start proj: %ld\n", proj);
1441 }
1442
1443 static ir_node *gen_Proj_Proj_Start(ir_node *node)
1444 {
1445         long       pn          = get_Proj_proj(node);
1446         ir_node   *block       = get_nodes_block(node);
1447         ir_node   *new_block   = be_transform_node(block);
1448         ir_entity *entity      = get_irg_entity(current_ir_graph);
1449         ir_type   *method_type = get_entity_type(entity);
1450         ir_type   *param_type  = get_method_param_type(method_type, pn);
1451         const reg_or_stackslot_t *param;
1452
1453         /* Proj->Proj->Start must be a method argument */
1454         assert(get_Proj_proj(get_Proj_pred(node)) == pn_Start_T_args);
1455
1456         param = &cconv->parameters[pn];
1457
1458         if (param->reg0 != NULL) {
1459                 /* argument transmitted in register */
1460                 ir_mode *mode  = get_type_mode(param_type);
1461                 ir_node *value = be_prolog_get_reg_value(abihelper, param->reg0);
1462
1463                 if (mode_is_float(mode)) {
1464                         ir_node *value1 = NULL;
1465
1466                         if (param->reg1 != NULL) {
1467                                 value1 = be_prolog_get_reg_value(abihelper, param->reg1);
1468                         } else if (param->entity != NULL) {
1469                                 ir_graph *irg = get_irn_irg(node);
1470                                 ir_node  *fp  = get_irg_frame(irg);
1471                                 ir_node  *mem = be_prolog_get_memory(abihelper);
1472                                 ir_node  *ldr = new_bd_arm_Ldr(NULL, new_block, fp, mem,
1473                                                                mode_gp, param->entity,
1474                                                                0, 0, true);
1475                                 value1 = new_r_Proj(ldr, mode_gp, pn_arm_Ldr_res);
1476                         }
1477
1478                         /* convert integer value to float */
1479                         if (value1 == NULL) {
1480                                 value = int_to_float(NULL, new_block, value);
1481                         } else {
1482                                 value = ints_to_double(NULL, new_block, value, value1);
1483                         }
1484                 }
1485                 return value;
1486         } else {
1487                 /* argument transmitted on stack */
1488                 ir_graph *irg  = get_irn_irg(node);
1489                 ir_node  *fp   = get_irg_frame(irg);
1490                 ir_node  *mem  = be_prolog_get_memory(abihelper);
1491                 ir_mode  *mode = get_type_mode(param->type);
1492                 ir_node  *load;
1493                 ir_node  *value;
1494
1495                 if (mode_is_float(mode)) {
1496                         load  = new_bd_arm_Ldf(NULL, new_block, fp, mem, mode,
1497                                                param->entity, 0, 0, true);
1498                         value = new_r_Proj(load, mode_fp, pn_arm_Ldf_res);
1499                 } else {
1500                         load  = new_bd_arm_Ldr(NULL, new_block, fp, mem, mode,
1501                                                param->entity, 0, 0, true);
1502                         value = new_r_Proj(load, mode_gp, pn_arm_Ldr_res);
1503                 }
1504                 set_irn_pinned(load, op_pin_state_floats);
1505
1506                 return value;
1507         }
1508 }
1509
1510 /**
1511  * Finds number of output value of a mode_T node which is constrained to
1512  * a single specific register.
1513  */
1514 static int find_out_for_reg(ir_node *node, const arch_register_t *reg)
1515 {
1516         int n_outs = arch_irn_get_n_outs(node);
1517         int o;
1518
1519         for (o = 0; o < n_outs; ++o) {
1520                 const arch_register_req_t *req = arch_get_out_register_req(node, o);
1521                 if (req == reg->single_req)
1522                         return o;
1523         }
1524         return -1;
1525 }
1526
1527 static ir_node *gen_Proj_Proj_Call(ir_node *node)
1528 {
1529         long                  pn            = get_Proj_proj(node);
1530         ir_node              *call          = get_Proj_pred(get_Proj_pred(node));
1531         ir_node              *new_call      = be_transform_node(call);
1532         ir_type              *function_type = get_Call_type(call);
1533         calling_convention_t *cconv
1534                 = arm_decide_calling_convention(NULL, function_type);
1535         const reg_or_stackslot_t *res = &cconv->results[pn];
1536         ir_mode              *mode;
1537         int                   regn;
1538
1539         /* TODO 64bit modes */
1540         assert(res->reg0 != NULL && res->reg1 == NULL);
1541         regn = find_out_for_reg(new_call, res->reg0);
1542         if (regn < 0) {
1543                 panic("Internal error in calling convention for return %+F", node);
1544         }
1545         mode = res->reg0->reg_class->mode;
1546
1547         arm_free_calling_convention(cconv);
1548
1549         return new_r_Proj(new_call, mode, regn);
1550 }
1551
1552 static ir_node *gen_Proj_Call(ir_node *node)
1553 {
1554         long     pn        = get_Proj_proj(node);
1555         ir_node *call      = get_Proj_pred(node);
1556         ir_node *new_call  = be_transform_node(call);
1557
1558         switch ((pn_Call) pn) {
1559         case pn_Call_M:
1560                 return new_r_Proj(new_call, mode_M, 0);
1561         case pn_Call_X_regular:
1562         case pn_Call_X_except:
1563         case pn_Call_T_result:
1564         case pn_Call_max:
1565                 break;
1566         }
1567         panic("Unexpected Call proj %ld\n", pn);
1568 }
1569
1570 /**
1571  * Transform a Proj node.
1572  */
1573 static ir_node *gen_Proj(ir_node *node)
1574 {
1575         ir_node  *pred = get_Proj_pred(node);
1576         long      proj = get_Proj_proj(node);
1577
1578         switch (get_irn_opcode(pred)) {
1579         case iro_Store:
1580                 if (proj == pn_Store_M) {
1581                         return be_transform_node(pred);
1582                 } else {
1583                         panic("Unsupported Proj from Store");
1584                 }
1585         case iro_Load:
1586                 return gen_Proj_Load(node);
1587         case iro_Call:
1588                 return gen_Proj_Call(node);
1589         case iro_CopyB:
1590                 return gen_Proj_CopyB(node);
1591         case iro_Div:
1592                 return gen_Proj_Div(node);
1593         case iro_Cmp:
1594                 return gen_Proj_Cmp(node);
1595         case iro_Start:
1596                 return gen_Proj_Start(node);
1597         case iro_Cond:
1598                 /* nothing to do */
1599                 return be_duplicate_node(node);
1600         case iro_Proj: {
1601                 ir_node *pred_pred = get_Proj_pred(pred);
1602                 if (is_Call(pred_pred)) {
1603                         return gen_Proj_Proj_Call(node);
1604                 } else if (is_Start(pred_pred)) {
1605                         return gen_Proj_Proj_Start(node);
1606                 }
1607                 /* FALLTHROUGH */
1608         }
1609         case iro_Builtin:
1610                 return gen_Proj_Builtin(node);
1611         default:
1612                 panic("code selection didn't expect Proj after %+F\n", pred);
1613         }
1614 }
1615
1616 typedef ir_node *(*create_const_node_func)(dbg_info *db, ir_node *block);
1617
1618 static inline ir_node *create_const(ir_graph *irg, ir_node **place,
1619                                     create_const_node_func func,
1620                                     const arch_register_t* reg)
1621 {
1622         ir_node *block, *res;
1623
1624         if (*place != NULL)
1625                 return *place;
1626
1627         block = get_irg_start_block(irg);
1628         res = func(NULL, block);
1629         arch_set_irn_register(res, reg);
1630         *place = res;
1631         return res;
1632 }
1633
1634 static ir_node *gen_Unknown(ir_node *node)
1635 {
1636         ir_node  *block     = get_nodes_block(node);
1637         ir_node  *new_block = be_transform_node(block);
1638         dbg_info *dbgi      = get_irn_dbg_info(node);
1639
1640         /* just produce a 0 */
1641         ir_mode *mode = get_irn_mode(node);
1642         if (mode_is_float(mode)) {
1643                 ir_tarval *tv   = get_mode_null(mode);
1644                 ir_node   *node = new_bd_arm_fConst(dbgi, new_block, tv);
1645                 return node;
1646         } else if (mode_needs_gp_reg(mode)) {
1647                 return create_const_graph_value(dbgi, new_block, 0);
1648         }
1649
1650         panic("Unexpected Unknown mode");
1651 }
1652
1653 /**
1654  * Produces the type which sits between the stack args and the locals on the
1655  * stack. It will contain the return address and space to store the old base
1656  * pointer.
1657  * @return The Firm type modeling the ABI between type.
1658  */
1659 static ir_type *arm_get_between_type(void)
1660 {
1661         static ir_type *between_type = NULL;
1662
1663         if (between_type == NULL) {
1664                 between_type = new_type_class(new_id_from_str("arm_between_type"));
1665                 set_type_size_bytes(between_type, 0);
1666         }
1667
1668         return between_type;
1669 }
1670
1671 static void create_stacklayout(ir_graph *irg)
1672 {
1673         ir_entity         *entity        = get_irg_entity(irg);
1674         ir_type           *function_type = get_entity_type(entity);
1675         be_stack_layout_t *layout        = be_get_irg_stack_layout(irg);
1676         ir_type           *arg_type;
1677         int                p;
1678         int                n_params;
1679
1680         /* calling conventions must be decided by now */
1681         assert(cconv != NULL);
1682
1683         /* construct argument type */
1684         arg_type = new_type_struct(id_mangle_u(get_entity_ident(entity), new_id_from_chars("arg_type", 8)));
1685         n_params = get_method_n_params(function_type);
1686         for (p = 0; p < n_params; ++p) {
1687                 reg_or_stackslot_t *param = &cconv->parameters[p];
1688                 char                buf[128];
1689                 ident              *id;
1690
1691                 if (param->type == NULL)
1692                         continue;
1693
1694                 snprintf(buf, sizeof(buf), "param_%d", p);
1695                 id            = new_id_from_str(buf);
1696                 param->entity = new_entity(arg_type, id, param->type);
1697                 set_entity_offset(param->entity, param->offset);
1698         }
1699
1700         /* TODO: what about external functions? we don't know most of the stack
1701          * layout for them. And probably don't need all of this... */
1702         memset(layout, 0, sizeof(*layout));
1703
1704         layout->frame_type     = get_irg_frame_type(irg);
1705         layout->between_type   = arm_get_between_type();
1706         layout->arg_type       = arg_type;
1707         layout->param_map      = NULL; /* TODO */
1708         layout->initial_offset = 0;
1709         layout->initial_bias   = 0;
1710         layout->sp_relative    = true;
1711
1712         assert(N_FRAME_TYPES == 3);
1713         layout->order[0] = layout->frame_type;
1714         layout->order[1] = layout->between_type;
1715         layout->order[2] = layout->arg_type;
1716 }
1717
1718 /**
1719  * transform the start node to the prolog code
1720  */
1721 static ir_node *gen_Start(ir_node *node)
1722 {
1723         ir_graph  *irg           = get_irn_irg(node);
1724         ir_entity *entity        = get_irg_entity(irg);
1725         ir_type   *function_type = get_entity_type(entity);
1726         ir_node   *block         = get_nodes_block(node);
1727         ir_node   *new_block     = be_transform_node(block);
1728         dbg_info  *dbgi          = get_irn_dbg_info(node);
1729         ir_node   *start;
1730         ir_node   *incsp;
1731         ir_node   *sp;
1732         size_t     i;
1733
1734         /* stackpointer is important at function prolog */
1735         be_prolog_add_reg(abihelper, sp_reg,
1736                         arch_register_req_type_produces_sp | arch_register_req_type_ignore);
1737         /* function parameters in registers */
1738         for (i = 0; i < get_method_n_params(function_type); ++i) {
1739                 const reg_or_stackslot_t *param = &cconv->parameters[i];
1740                 if (param->reg0 != NULL)
1741                         be_prolog_add_reg(abihelper, param->reg0, arch_register_req_type_none);
1742                 if (param->reg1 != NULL)
1743                         be_prolog_add_reg(abihelper, param->reg1, arch_register_req_type_none);
1744         }
1745         /* announce that we need the values of the callee save regs */
1746         for (i = 0; i < (sizeof(callee_saves)/sizeof(callee_saves[0])); ++i) {
1747                 be_prolog_add_reg(abihelper, callee_saves[i], arch_register_req_type_none);
1748         }
1749
1750         start = be_prolog_create_start(abihelper, dbgi, new_block);
1751         sp    = be_prolog_get_reg_value(abihelper, sp_reg);
1752         incsp = be_new_IncSP(sp_reg, new_block, sp, BE_STACK_FRAME_SIZE_EXPAND, 0);
1753         be_prolog_set_reg_value(abihelper, sp_reg, incsp);
1754
1755         return start;
1756 }
1757
1758 static ir_node *get_stack_pointer_for(ir_node *node)
1759 {
1760         /* get predecessor in stack_order list */
1761         ir_node *stack_pred = be_get_stack_pred(abihelper, node);
1762         ir_node *stack_pred_transformed;
1763         ir_node *stack;
1764
1765         if (stack_pred == NULL) {
1766                 /* first stack user in the current block. We can simply use the
1767                  * initial sp_proj for it */
1768                 ir_node *sp_proj = be_prolog_get_reg_value(abihelper, sp_reg);
1769                 return sp_proj;
1770         }
1771
1772         stack_pred_transformed = be_transform_node(stack_pred);
1773         stack                  = (ir_node*)pmap_get(node_to_stack, stack_pred);
1774         if (stack == NULL) {
1775                 return get_stack_pointer_for(stack_pred);
1776         }
1777
1778         return stack;
1779 }
1780
1781 /**
1782  * transform a Return node into epilogue code + return statement
1783  */
1784 static ir_node *gen_Return(ir_node *node)
1785 {
1786         ir_node   *block          = get_nodes_block(node);
1787         ir_node   *new_block      = be_transform_node(block);
1788         dbg_info  *dbgi           = get_irn_dbg_info(node);
1789         ir_node   *mem            = get_Return_mem(node);
1790         ir_node   *new_mem        = be_transform_node(mem);
1791         int        n_callee_saves = sizeof(callee_saves)/sizeof(callee_saves[0]);
1792         ir_node   *sp_proj        = get_stack_pointer_for(node);
1793         int        n_res          = get_Return_n_ress(node);
1794         ir_node   *bereturn;
1795         ir_node   *incsp;
1796         int        i;
1797
1798         be_epilog_begin(abihelper);
1799         be_epilog_set_memory(abihelper, new_mem);
1800         /* connect stack pointer with initial stack pointer. fix_stack phase
1801            will later serialize all stack pointer adjusting nodes */
1802         be_epilog_add_reg(abihelper, sp_reg,
1803                         arch_register_req_type_produces_sp | arch_register_req_type_ignore,
1804                         sp_proj);
1805
1806         /* result values */
1807         for (i = 0; i < n_res; ++i) {
1808                 ir_node                  *res_value     = get_Return_res(node, i);
1809                 ir_node                  *new_res_value = be_transform_node(res_value);
1810                 const reg_or_stackslot_t *slot          = &cconv->results[i];
1811                 const arch_register_t    *reg           = slot->reg0;
1812                 assert(slot->reg1 == NULL);
1813                 be_epilog_add_reg(abihelper, reg, arch_register_req_type_none, new_res_value);
1814         }
1815
1816         /* connect callee saves with their values at the function begin */
1817         for (i = 0; i < n_callee_saves; ++i) {
1818                 const arch_register_t *reg   = callee_saves[i];
1819                 ir_node               *value = be_prolog_get_reg_value(abihelper, reg);
1820                 be_epilog_add_reg(abihelper, reg, arch_register_req_type_none, value);
1821         }
1822
1823         /* epilog code: an incsp */
1824         sp_proj = be_epilog_get_reg_value(abihelper, sp_reg);
1825         incsp   = be_new_IncSP(sp_reg, new_block, sp_proj,
1826                                BE_STACK_FRAME_SIZE_SHRINK, 0);
1827         be_epilog_set_reg_value(abihelper, sp_reg, incsp);
1828
1829         bereturn = be_epilog_create_return(abihelper, dbgi, new_block);
1830
1831         return bereturn;
1832 }
1833
1834
1835 static ir_node *gen_Call(ir_node *node)
1836 {
1837         ir_graph             *irg          = get_irn_irg(node);
1838         ir_node              *callee       = get_Call_ptr(node);
1839         ir_node              *block        = get_nodes_block(node);
1840         ir_node              *new_block    = be_transform_node(block);
1841         ir_node              *mem          = get_Call_mem(node);
1842         ir_node              *new_mem      = be_transform_node(mem);
1843         dbg_info             *dbgi         = get_irn_dbg_info(node);
1844         ir_type              *type         = get_Call_type(node);
1845         calling_convention_t *cconv        = arm_decide_calling_convention(NULL, type);
1846         size_t                n_params     = get_Call_n_params(node);
1847         size_t                n_param_regs = sizeof(param_regs)/sizeof(param_regs[0]);
1848         /* max inputs: memory, callee, register arguments */
1849         int                   max_inputs   = 2 + n_param_regs;
1850         ir_node             **in           = ALLOCAN(ir_node*, max_inputs);
1851         ir_node             **sync_ins     = ALLOCAN(ir_node*, max_inputs);
1852         struct obstack       *obst         = be_get_be_obst(irg);
1853         const arch_register_req_t **in_req
1854                 = OALLOCNZ(obst, const arch_register_req_t*, max_inputs);
1855         int                   in_arity     = 0;
1856         int                   sync_arity   = 0;
1857         int                   n_caller_saves
1858                 = sizeof(caller_saves)/sizeof(caller_saves[0]);
1859         ir_entity            *entity       = NULL;
1860         ir_node              *incsp        = NULL;
1861         int                   mem_pos;
1862         ir_node              *res;
1863         size_t                p;
1864         int                   o;
1865         int                   out_arity;
1866
1867         assert(n_params == get_method_n_params(type));
1868
1869         /* construct arguments */
1870
1871         /* memory input */
1872         in_req[in_arity] = arch_no_register_req;
1873         mem_pos          = in_arity;
1874         ++in_arity;
1875         /* parameters */
1876         for (p = 0; p < n_params; ++p) {
1877                 ir_node                  *value      = get_Call_param(node, p);
1878                 ir_node                  *new_value  = be_transform_node(value);
1879                 ir_node                  *new_value1 = NULL;
1880                 const reg_or_stackslot_t *param      = &cconv->parameters[p];
1881                 ir_type                  *param_type = get_method_param_type(type, p);
1882                 ir_mode                  *mode       = get_type_mode(param_type);
1883                 ir_node                  *str;
1884
1885                 if (mode_is_float(mode) && param->reg0 != NULL) {
1886                         unsigned size_bits = get_mode_size_bits(mode);
1887                         if (size_bits == 64) {
1888                                 double_to_ints(dbgi, new_block, new_value, &new_value,
1889                                                &new_value1);
1890                         } else {
1891                                 assert(size_bits == 32);
1892                                 new_value = float_to_int(dbgi, new_block, new_value);
1893                         }
1894                 }
1895
1896                 /* put value into registers */
1897                 if (param->reg0 != NULL) {
1898                         in[in_arity]     = new_value;
1899                         in_req[in_arity] = param->reg0->single_req;
1900                         ++in_arity;
1901                         if (new_value1 == NULL)
1902                                 continue;
1903                 }
1904                 if (param->reg1 != NULL) {
1905                         assert(new_value1 != NULL);
1906                         in[in_arity]     = new_value1;
1907                         in_req[in_arity] = param->reg1->single_req;
1908                         ++in_arity;
1909                         continue;
1910                 }
1911
1912                 /* we need a store if we're here */
1913                 if (new_value1 != NULL) {
1914                         new_value = new_value1;
1915                         mode      = mode_gp;
1916                 }
1917
1918                 /* create a parameter frame if necessary */
1919                 if (incsp == NULL) {
1920                         ir_node *new_frame = get_stack_pointer_for(node);
1921                         incsp = be_new_IncSP(sp_reg, new_block, new_frame,
1922                                                                  cconv->param_stack_size, 1);
1923                 }
1924                 if (mode_is_float(mode)) {
1925                         str = new_bd_arm_Stf(dbgi, new_block, incsp, new_value, new_mem,
1926                                              mode, NULL, 0, param->offset, true);
1927                 } else {
1928                         str = new_bd_arm_Str(dbgi, new_block, incsp, new_value, new_mem,
1929                                                                  mode, NULL, 0, param->offset, true);
1930                 }
1931                 sync_ins[sync_arity++] = str;
1932         }
1933         assert(in_arity <= max_inputs);
1934
1935         /* construct memory input */
1936         if (sync_arity == 0) {
1937                 in[mem_pos] = new_mem;
1938         } else if (sync_arity == 1) {
1939                 in[mem_pos] = sync_ins[0];
1940         } else {
1941                 in[mem_pos] = new_rd_Sync(NULL, new_block, sync_arity, sync_ins);
1942         }
1943
1944         /* TODO: use a generic symconst matcher here */
1945         if (is_SymConst(callee)) {
1946                 entity = get_SymConst_entity(callee);
1947         } else {
1948                 /* TODO: finish load matcher here */
1949 #if 0
1950                 /* callee */
1951                 if (is_Proj(callee) && is_Load(get_Proj_pred(callee))) {
1952                         ir_node *load    = get_Proj_pred(callee);
1953                         ir_node *ptr     = get_Load_ptr(load);
1954                         ir_node *new_ptr = be_transform_node(ptr);
1955                         ir_node *mem     = get_Load_mem(load);
1956                         ir_node *new_mem = be_transform_node(mem);
1957                         ir_mode *mode    = get_Load_mode(node);
1958
1959                 } else {
1960 #endif
1961                         in[in_arity]     = be_transform_node(callee);
1962                         in_req[in_arity] = arm_reg_classes[CLASS_arm_gp].class_req;
1963                         ++in_arity;
1964                 //}
1965         }
1966
1967         /* outputs:
1968          *  - memory
1969          *  - caller saves
1970          */
1971         out_arity = 1 + n_caller_saves;
1972
1973         if (entity != NULL) {
1974                 /* TODO: use a generic symconst matcher here
1975                  * so we can also handle entity+offset, etc. */
1976                 res = new_bd_arm_Bl(dbgi, new_block, in_arity, in, out_arity,entity, 0);
1977         } else {
1978                 /* TODO:
1979                  * - use a proper shifter_operand matcher
1980                  * - we could also use LinkLdrPC
1981                  */
1982                 res = new_bd_arm_LinkMovPC(dbgi, new_block, in_arity, in, out_arity,
1983                                            ARM_SHF_REG, 0, 0);
1984         }
1985
1986         if (incsp != NULL) {
1987                 /* IncSP to destroy the call stackframe */
1988                 incsp = be_new_IncSP(sp_reg, new_block, incsp, -cconv->param_stack_size,
1989                                      0);
1990                 /* if we are the last IncSP producer in a block then we have to keep
1991                  * the stack value.
1992                  * Note: This here keeps all producers which is more than necessary */
1993                 add_irn_dep(incsp, res);
1994                 keep_alive(incsp);
1995
1996                 pmap_insert(node_to_stack, node, incsp);
1997         }
1998
1999         arch_set_in_register_reqs(res, in_req);
2000
2001         /* create output register reqs */
2002         arch_set_out_register_req(res, 0, arch_no_register_req);
2003         for (o = 0; o < n_caller_saves; ++o) {
2004                 const arch_register_t *reg = caller_saves[o];
2005                 arch_set_out_register_req(res, o+1, reg->single_req);
2006         }
2007
2008         /* copy pinned attribute */
2009         set_irn_pinned(res, get_irn_pinned(node));
2010
2011         arm_free_calling_convention(cconv);
2012         return res;
2013 }
2014
2015 static ir_node *gen_Sel(ir_node *node)
2016 {
2017         dbg_info  *dbgi      = get_irn_dbg_info(node);
2018         ir_node   *block     = get_nodes_block(node);
2019         ir_node   *new_block = be_transform_node(block);
2020         ir_node   *ptr       = get_Sel_ptr(node);
2021         ir_node   *new_ptr   = be_transform_node(ptr);
2022         ir_entity *entity    = get_Sel_entity(node);
2023
2024         /* must be the frame pointer all other sels must have been lowered
2025          * already */
2026         assert(is_Proj(ptr) && is_Start(get_Proj_pred(ptr)));
2027         /* we should not have value types from parameters anymore - they should be
2028            lowered */
2029         assert(get_entity_owner(entity) !=
2030                         get_method_value_param_type(get_entity_type(get_irg_entity(get_irn_irg(node)))));
2031
2032         return new_bd_arm_FrameAddr(dbgi, new_block, new_ptr, entity, 0);
2033 }
2034
2035 /**
2036  * Change some phi modes
2037  */
2038 static ir_node *gen_Phi(ir_node *node)
2039 {
2040         const arch_register_req_t *req;
2041         ir_node  *block = be_transform_node(get_nodes_block(node));
2042         ir_graph *irg   = current_ir_graph;
2043         dbg_info *dbgi  = get_irn_dbg_info(node);
2044         ir_mode  *mode  = get_irn_mode(node);
2045         ir_node  *phi;
2046
2047         if (mode_needs_gp_reg(mode)) {
2048                 /* we shouldn't have any 64bit stuff around anymore */
2049                 assert(get_mode_size_bits(mode) <= 32);
2050                 /* all integer operations are on 32bit registers now */
2051                 mode = mode_Iu;
2052                 req  = arm_reg_classes[CLASS_arm_gp].class_req;
2053         } else {
2054                 req = arch_no_register_req;
2055         }
2056
2057         /* phi nodes allow loops, so we use the old arguments for now
2058          * and fix this later */
2059         phi = new_ir_node(dbgi, irg, block, op_Phi, mode, get_irn_arity(node),
2060                           get_irn_in(node) + 1);
2061         copy_node_attr(irg, node, phi);
2062         be_duplicate_deps(node, phi);
2063
2064         arch_set_out_register_req(phi, 0, req);
2065
2066         be_enqueue_preds(node);
2067
2068         return phi;
2069 }
2070
2071
2072 /**
2073  * Enters all transform functions into the generic pointer
2074  */
2075 static void arm_register_transformers(void)
2076 {
2077         be_start_transform_setup();
2078
2079         be_set_transform_function(op_Add,      gen_Add);
2080         be_set_transform_function(op_And,      gen_And);
2081         be_set_transform_function(op_Call,     gen_Call);
2082         be_set_transform_function(op_Cmp,      gen_Cmp);
2083         be_set_transform_function(op_Cond,     gen_Cond);
2084         be_set_transform_function(op_Const,    gen_Const);
2085         be_set_transform_function(op_Conv,     gen_Conv);
2086         be_set_transform_function(op_CopyB,    gen_CopyB);
2087         be_set_transform_function(op_Div,      gen_Div);
2088         be_set_transform_function(op_Eor,      gen_Eor);
2089         be_set_transform_function(op_Jmp,      gen_Jmp);
2090         be_set_transform_function(op_Load,     gen_Load);
2091         be_set_transform_function(op_Minus,    gen_Minus);
2092         be_set_transform_function(op_Mul,      gen_Mul);
2093         be_set_transform_function(op_Not,      gen_Not);
2094         be_set_transform_function(op_Or,       gen_Or);
2095         be_set_transform_function(op_Phi,      gen_Phi);
2096         be_set_transform_function(op_Proj,     gen_Proj);
2097         be_set_transform_function(op_Return,   gen_Return);
2098         be_set_transform_function(op_Rotl,     gen_Rotl);
2099         be_set_transform_function(op_Sel,      gen_Sel);
2100         be_set_transform_function(op_Shl,      gen_Shl);
2101         be_set_transform_function(op_Shr,      gen_Shr);
2102         be_set_transform_function(op_Shrs,     gen_Shrs);
2103         be_set_transform_function(op_Start,    gen_Start);
2104         be_set_transform_function(op_Store,    gen_Store);
2105         be_set_transform_function(op_Sub,      gen_Sub);
2106         be_set_transform_function(op_SymConst, gen_SymConst);
2107         be_set_transform_function(op_Unknown,  gen_Unknown);
2108         be_set_transform_function(op_Builtin,  gen_Builtin);
2109 }
2110
2111 /**
2112  * Initialize fpa Immediate support.
2113  */
2114 static void arm_init_fpa_immediate(void)
2115 {
2116         /* 0, 1, 2, 3, 4, 5, 10, or 0.5. */
2117         fpa_imm[FPA_IMM_FLOAT][fpa_null]  = get_mode_null(mode_F);
2118         fpa_imm[FPA_IMM_FLOAT][fpa_one]   = get_mode_one(mode_F);
2119         fpa_imm[FPA_IMM_FLOAT][fpa_two]   = new_tarval_from_str("2", 1, mode_F);
2120         fpa_imm[FPA_IMM_FLOAT][fpa_three] = new_tarval_from_str("3", 1, mode_F);
2121         fpa_imm[FPA_IMM_FLOAT][fpa_four]  = new_tarval_from_str("4", 1, mode_F);
2122         fpa_imm[FPA_IMM_FLOAT][fpa_five]  = new_tarval_from_str("5", 1, mode_F);
2123         fpa_imm[FPA_IMM_FLOAT][fpa_ten]   = new_tarval_from_str("10", 2, mode_F);
2124         fpa_imm[FPA_IMM_FLOAT][fpa_half]  = new_tarval_from_str("0.5", 3, mode_F);
2125
2126         fpa_imm[FPA_IMM_DOUBLE][fpa_null]  = get_mode_null(mode_D);
2127         fpa_imm[FPA_IMM_DOUBLE][fpa_one]   = get_mode_one(mode_D);
2128         fpa_imm[FPA_IMM_DOUBLE][fpa_two]   = new_tarval_from_str("2", 1, mode_D);
2129         fpa_imm[FPA_IMM_DOUBLE][fpa_three] = new_tarval_from_str("3", 1, mode_D);
2130         fpa_imm[FPA_IMM_DOUBLE][fpa_four]  = new_tarval_from_str("4", 1, mode_D);
2131         fpa_imm[FPA_IMM_DOUBLE][fpa_five]  = new_tarval_from_str("5", 1, mode_D);
2132         fpa_imm[FPA_IMM_DOUBLE][fpa_ten]   = new_tarval_from_str("10", 2, mode_D);
2133         fpa_imm[FPA_IMM_DOUBLE][fpa_half]  = new_tarval_from_str("0.5", 3, mode_D);
2134
2135         fpa_imm[FPA_IMM_EXTENDED][fpa_null]  = get_mode_null(mode_E);
2136         fpa_imm[FPA_IMM_EXTENDED][fpa_one]   = get_mode_one(mode_E);
2137         fpa_imm[FPA_IMM_EXTENDED][fpa_two]   = new_tarval_from_str("2", 1, mode_E);
2138         fpa_imm[FPA_IMM_EXTENDED][fpa_three] = new_tarval_from_str("3", 1, mode_E);
2139         fpa_imm[FPA_IMM_EXTENDED][fpa_four]  = new_tarval_from_str("4", 1, mode_E);
2140         fpa_imm[FPA_IMM_EXTENDED][fpa_five]  = new_tarval_from_str("5", 1, mode_E);
2141         fpa_imm[FPA_IMM_EXTENDED][fpa_ten]   = new_tarval_from_str("10", 2, mode_E);
2142         fpa_imm[FPA_IMM_EXTENDED][fpa_half]  = new_tarval_from_str("0.5", 3, mode_E);
2143 }
2144
2145 /**
2146  * Transform a Firm graph into an ARM graph.
2147  */
2148 void arm_transform_graph(ir_graph *irg)
2149 {
2150         static int imm_initialized = 0;
2151         ir_entity *entity          = get_irg_entity(irg);
2152         const arch_env_t *arch_env = be_get_irg_arch_env(irg);
2153         ir_type   *frame_type;
2154
2155         mode_gp = mode_Iu;
2156         mode_fp = mode_E;
2157
2158         if (! imm_initialized) {
2159                 arm_init_fpa_immediate();
2160                 imm_initialized = 1;
2161         }
2162         arm_register_transformers();
2163
2164         isa = (arm_isa_t*) arch_env;
2165
2166         node_to_stack = pmap_create();
2167
2168         assert(abihelper == NULL);
2169         abihelper = be_abihelper_prepare(irg);
2170         be_collect_stacknodes(abihelper);
2171         assert(cconv == NULL);
2172         cconv = arm_decide_calling_convention(irg, get_entity_type(entity));
2173         create_stacklayout(irg);
2174
2175         be_transform_graph(irg, NULL);
2176
2177         be_abihelper_finish(abihelper);
2178         abihelper = NULL;
2179
2180         arm_free_calling_convention(cconv);
2181         cconv = NULL;
2182
2183         frame_type = get_irg_frame_type(irg);
2184         if (get_type_state(frame_type) == layout_undefined) {
2185                 default_layout_compound_type(frame_type);
2186         }
2187
2188         pmap_destroy(node_to_stack);
2189         node_to_stack = NULL;
2190
2191         be_add_missing_keeps(irg);
2192 }
2193
2194 void arm_init_transform(void)
2195 {
2196         FIRM_DBG_REGISTER(dbg, "firm.be.arm.transform");
2197 }