nsz Git - libfirm/blob - ir/be/arm/arm_transform.c

   1 /*
   2  * Copyright (C) 1995-2010 University of Karlsruhe.  All right reserved.
   3  *
   4  * This file is part of libFirm.
   5  *
   6  * This file may be distributed and/or modified under the terms of the
   7  * GNU General Public License version 2 as published by the Free Software
   8  * Foundation and appearing in the file LICENSE.GPL included in the
   9  * packaging of this file.
  10  *
  11  * Licensees holding valid libFirm Professional Edition licenses may use
  12  * this file in accordance with the libFirm Commercial License.
  13  * Agreement provided with the Software.
  14  *
  15  * This file is provided AS IS with NO WARRANTY OF ANY KIND, INCLUDING THE
  16  * WARRANTY OF DESIGN, MERCHANTABILITY AND FITNESS FOR A PARTICULAR
  17  * PURPOSE.
  18  */
  19
  20 /**
  21  * @file
  22  * @brief   The codegenerator (transform FIRM into arm FIRM)
  23  * @author  Matthias Braun, Oliver Richter, Tobias Gneist, Michael Beck
  24  * @version $Id$
  25  */
  26 #include "config.h"
  27
  28 #include "irnode_t.h"
  29 #include "irgraph_t.h"
  30 #include "irmode_t.h"
  31 #include "irgmod.h"
  32 #include "iredges.h"
  33 #include "irvrfy.h"
  34 #include "ircons.h"
  35 #include "irprintf.h"
  36 #include "dbginfo.h"
  37 #include "iropt_t.h"
  38 #include "debug.h"
  39 #include "error.h"
  40
  41 #include "../benode.h"
  42 #include "../beirg.h"
  43 #include "../beutil.h"
  44 #include "../betranshlp.h"
  45 #include "../beabihelper.h"
  46 #include "../beabi.h"
  47
  48 #include "bearch_arm_t.h"
  49 #include "arm_nodes_attr.h"
  50 #include "arm_transform.h"
  51 #include "arm_optimize.h"
  52 #include "arm_new_nodes.h"
  53 #include "arm_map_regs.h"
  54 #include "arm_cconv.h"
  55
  56 #include "gen_arm_regalloc_if.h"
  57
  58 #include <limits.h>
  59
  60 DEBUG_ONLY(static firm_dbg_module_t *dbg = NULL;)
  61
  62 /** hold the current code generator during transformation */
  63 static arm_code_gen_t *env_cg;
  64
  65 static const arch_register_t *sp_reg = &arm_gp_regs[REG_SP];
  66 static ir_mode               *mode_gp;
  67 static ir_mode               *mode_fp;
  68 static beabi_helper_env_t    *abihelper;
  69 static calling_convention_t  *cconv = NULL;
  70
  71 static pmap                  *node_to_stack;
  72
  73 static bool mode_needs_gp_reg(ir_mode *mode)
  74 {
  75         return mode_is_int(mode) || mode_is_reference(mode);
  76 }
  77
  78 /**
  79  * create firm graph for a constant
  80  */
  81 static ir_node *create_const_graph_value(dbg_info *dbgi, ir_node *block,
  82                                          unsigned int value)
  83 {
  84         ir_node *result;
  85         arm_vals v, vn;
  86         int cnt;
  87
  88         /* We only have 8 bit immediates. So we possibly have to combine several
  89          * operations to construct the desired value.
  90          *
  91          * we can either create the value by adding bits to 0 or by removing bits
  92          * from an register with all bits set. Try which alternative needs fewer
  93          * operations */
  94         arm_gen_vals_from_word(value, &v);
  95         arm_gen_vals_from_word(~value, &vn);
  96
  97         if (vn.ops < v.ops) {
  98                 /* remove bits */
  99                 result = new_bd_arm_Mvn_imm(dbgi, block, vn.values[0], vn.rors[0]);
 100                 be_dep_on_frame(result);
 101
 102                 for (cnt = 1; cnt < vn.ops; ++cnt) {
 103                         result = new_bd_arm_Bic_imm(dbgi, block, result,
 104                                                     vn.values[cnt], vn.rors[cnt]);
 105                 }
 106         } else {
 107                 /* add bits */
 108                 result = new_bd_arm_Mov_imm(dbgi, block, v.values[0], v.rors[0]);
 109                 be_dep_on_frame(result);
 110
 111                 for (cnt = 1; cnt < v.ops; ++cnt) {
 112                         result = new_bd_arm_Or_imm(dbgi, block, result,
 113                                                    v.values[cnt], v.rors[cnt]);
 114                 }
 115         }
 116         return result;
 117 }
 118
 119 /**
 120  * Create a DAG constructing a given Const.
 121  *
 122  * @param irn  a Firm const
 123  */
 124 static ir_node *create_const_graph(ir_node *irn, ir_node *block)
 125 {
 126         tarval  *tv = get_Const_tarval(irn);
 127         ir_mode *mode = get_tarval_mode(tv);
 128         unsigned value;
 129
 130         if (mode_is_reference(mode)) {
 131                 /* ARM is 32bit, so we can safely convert a reference tarval into Iu */
 132                 assert(get_mode_size_bits(mode) == get_mode_size_bits(mode_Iu));
 133                 tv = tarval_convert_to(tv, mode_Iu);
 134         }
 135         value = get_tarval_long(tv);
 136         return create_const_graph_value(get_irn_dbg_info(irn), block, value);
 137 }
 138
 139 /**
 140  * Create an And that will zero out upper bits.
 141  *
 142  * @param dbgi     debug info
 143  * @param block    the basic block
 144  * @param op       the original node
 145  * param src_bits  number of lower bits that will remain
 146  */
 147 static ir_node *gen_zero_extension(dbg_info *dbgi, ir_node *block, ir_node *op,
 148                                    int src_bits)
 149 {
 150         if (src_bits == 8) {
 151                 return new_bd_arm_And_imm(dbgi, block, op, 0xFF, 0);
 152         } else if (src_bits == 16) {
 153                 ir_node *lshift = new_bd_arm_Mov_reg_shift_imm(dbgi, block, op, ARM_SHF_LSL_IMM, 16);
 154                 ir_node *rshift = new_bd_arm_Mov_reg_shift_imm(dbgi, block, lshift, ARM_SHF_LSR_IMM, 16);
 155                 return rshift;
 156         } else {
 157                 panic("zero extension only supported for 8 and 16 bits");
 158         }
 159 }
 160
 161 /**
 162  * Generate code for a sign extension.
 163  */
 164 static ir_node *gen_sign_extension(dbg_info *dbgi, ir_node *block, ir_node *op,
 165                                    int src_bits)
 166 {
 167         int shift_width = 32 - src_bits;
 168         ir_node *lshift_node = new_bd_arm_Mov_reg_shift_imm(dbgi, block, op, ARM_SHF_LSL_IMM, shift_width);
 169         ir_node *rshift_node = new_bd_arm_Mov_reg_shift_imm(dbgi, block, lshift_node, ARM_SHF_ASR_IMM, shift_width);
 170         return rshift_node;
 171 }
 172
 173 static ir_node *gen_extension(dbg_info *dbgi, ir_node *block, ir_node *op,
 174                               ir_mode *orig_mode)
 175 {
 176         int bits = get_mode_size_bits(orig_mode);
 177         if (bits == 32)
 178                 return op;
 179
 180         if (mode_is_signed(orig_mode)) {
 181                 return gen_sign_extension(dbgi, block, op, bits);
 182         } else {
 183                 return gen_zero_extension(dbgi, block, op, bits);
 184         }
 185 }
 186
 187 /**
 188  * returns true if it is assured, that the upper bits of a node are "clean"
 189  * which means for a 16 or 8 bit value, that the upper bits in the register
 190  * are 0 for unsigned and a copy of the last significant bit for signed
 191  * numbers.
 192  */
 193 static bool upper_bits_clean(ir_node *transformed_node, ir_mode *mode)
 194 {
 195         (void) transformed_node;
 196         (void) mode;
 197         /* TODO */
 198         return false;
 199 }
 200
 201 /**
 202  * Transforms a Conv node.
 203  *
 204  * @return The created ia32 Conv node
 205  */
 206 static ir_node *gen_Conv(ir_node *node)
 207 {
 208         ir_node  *block    = be_transform_node(get_nodes_block(node));
 209         ir_node  *op       = get_Conv_op(node);
 210         ir_node  *new_op   = be_transform_node(op);
 211         ir_mode  *src_mode = get_irn_mode(op);
 212         ir_mode  *dst_mode = get_irn_mode(node);
 213         dbg_info *dbg      = get_irn_dbg_info(node);
 214
 215         if (src_mode == dst_mode)
 216                 return new_op;
 217
 218         if (mode_is_float(src_mode) || mode_is_float(dst_mode)) {
 219                 if (USE_FPA(env_cg->isa)) {
 220                         if (mode_is_float(src_mode)) {
 221                                 if (mode_is_float(dst_mode)) {
 222                                         /* from float to float */
 223                                         return new_bd_arm_Mvf(dbg, block, new_op, dst_mode);
 224                                 } else {
 225                                         /* from float to int */
 226                                         panic("TODO");
 227                                 }
 228                         } else {
 229                                 /* from int to float */
 230                                 if (!mode_is_signed(src_mode)) {
 231                                         panic("TODO");
 232                                 } else {
 233                                         return new_bd_arm_FltX(dbg, block, new_op, dst_mode);
 234                                 }
 235                         }
 236                 } else if (USE_VFP(env_cg->isa)) {
 237                         panic("VFP not supported yet");
 238                 } else {
 239                         panic("Softfloat not supported yet");
 240                 }
 241         } else { /* complete in gp registers */
 242                 int src_bits = get_mode_size_bits(src_mode);
 243                 int dst_bits = get_mode_size_bits(dst_mode);
 244                 int min_bits;
 245                 ir_mode *min_mode;
 246
 247                 if (src_bits == dst_bits) {
 248                         /* kill unnecessary conv */
 249                         return new_op;
 250                 }
 251
 252                 if (src_bits < dst_bits) {
 253                         min_bits = src_bits;
 254                         min_mode = src_mode;
 255                 } else {
 256                         min_bits = dst_bits;
 257                         min_mode = dst_mode;
 258                 }
 259
 260                 if (upper_bits_clean(new_op, min_mode)) {
 261                         return new_op;
 262                 }
 263
 264                 if (mode_is_signed(min_mode)) {
 265                         return gen_sign_extension(dbg, block, new_op, min_bits);
 266                 } else {
 267                         return gen_zero_extension(dbg, block, new_op, min_bits);
 268                 }
 269         }
 270 }
 271
 272 typedef struct {
 273         unsigned char  imm_8;
 274         unsigned char  rot;
 275 } arm_immediate_t;
 276
 277 static bool try_encode_as_immediate(const ir_node *node, arm_immediate_t *res)
 278 {
 279         unsigned val, low_pos, high_pos;
 280
 281         if (!is_Const(node))
 282                 return false;
 283
 284         val = get_tarval_long(get_Const_tarval(node));
 285
 286         if (val == 0) {
 287                 res->imm_8 = 0;
 288                 res->rot   = 0;
 289                 return true;
 290         }
 291         if (val <= 0xff) {
 292                 res->imm_8 = val;
 293                 res->rot   = 0;
 294                 return true;
 295         }
 296         /* arm allows to use to rotate an 8bit immediate value by a multiple of 2
 297            (= 0, 2, 4, 6, ...).
 298            So we determine the smallest even position with a bit set
 299            and the highest even position with no bit set anymore.
 300            If the difference between these 2 is <= 8, then we can encode the value
 301            as immediate.
 302          */
 303         low_pos  = ntz(val) & ~1u;
 304         high_pos = (32-nlz(val)+1) & ~1u;
 305
 306         if (high_pos - low_pos <= 8) {
 307                 res->imm_8 = val >> low_pos;
 308                 res->rot   = 32 - low_pos;
 309                 return true;
 310         }
 311
 312         if (high_pos > 24) {
 313                 res->rot = 34 - high_pos;
 314                 val      = val >> (32-res->rot) | val << (res->rot);
 315                 if (val <= 0xff) {
 316                         res->imm_8 = val;
 317                         return true;
 318                 }
 319         }
 320
 321         return false;
 322 }
 323
 324 static bool is_downconv(const ir_node *node)
 325 {
 326         ir_mode *src_mode;
 327         ir_mode *dest_mode;
 328
 329         if (!is_Conv(node))
 330                 return false;
 331
 332         /* we only want to skip the conv when we're the only user
 333          * (not optimal but for now...)
 334          */
 335         if (get_irn_n_edges(node) > 1)
 336                 return false;
 337
 338         src_mode  = get_irn_mode(get_Conv_op(node));
 339         dest_mode = get_irn_mode(node);
 340         return
 341                 mode_needs_gp_reg(src_mode)  &&
 342                 mode_needs_gp_reg(dest_mode) &&
 343                 get_mode_size_bits(dest_mode) <= get_mode_size_bits(src_mode);
 344 }
 345
 346 static ir_node *arm_skip_downconv(ir_node *node)
 347 {
 348         while (is_downconv(node))
 349                 node = get_Conv_op(node);
 350         return node;
 351 }
 352
 353 typedef enum {
 354         MATCH_NONE         = 0,
 355         MATCH_COMMUTATIVE  = 1 << 0,  /**< commutative node */
 356         MATCH_REVERSE      = 1 << 1,  /**< support reverse opcode */
 357         MATCH_SIZE_NEUTRAL = 1 << 2,
 358         MATCH_SKIP_NOT     = 1 << 3,  /**< skip Not on ONE input */
 359 } match_flags_t;
 360
 361 /**
 362  * possible binop constructors.
 363  */
 364 typedef struct arm_binop_factory_t {
 365         /** normal reg op reg operation. */
 366         ir_node *(*new_binop_reg)(dbg_info *dbgi, ir_node *block, ir_node *op1, ir_node *op2);
 367         /** normal reg op imm operation. */
 368         ir_node *(*new_binop_imm)(dbg_info *dbgi, ir_node *block, ir_node *op1, unsigned char imm8, unsigned char imm_rot);
 369         /** barrel shifter reg op (reg shift reg operation. */
 370         ir_node *(*new_binop_reg_shift_reg)(dbg_info *dbgi, ir_node *block, ir_node *left, ir_node *right, ir_node *shift, arm_shift_modifier_t shift_modifier);
 371         /** barrel shifter reg op (reg shift imm operation. */
 372         ir_node *(*new_binop_reg_shift_imm)(dbg_info *dbgi, ir_node *block, ir_node *left, ir_node *right, arm_shift_modifier_t shift_modifier, unsigned shift_immediate);
 373 } arm_binop_factory_t;
 374
 375 static ir_node *gen_int_binop(ir_node *node, match_flags_t flags,
 376                 const arm_binop_factory_t *factory)
 377 {
 378         ir_node  *block   = be_transform_node(get_nodes_block(node));
 379         ir_node  *op1     = get_binop_left(node);
 380         ir_node  *new_op1;
 381         ir_node  *op2     = get_binop_right(node);
 382         ir_node  *new_op2;
 383         dbg_info *dbgi    = get_irn_dbg_info(node);
 384         arm_immediate_t imm;
 385
 386         if (flags & MATCH_SKIP_NOT) {
 387                 if (is_Not(op1))
 388                         op1 = get_Not_op(op1);
 389                 else if (is_Not(op2))
 390                         op2 = get_Not_op(op2);
 391                 else
 392                         panic("cannot execute MATCH_SKIP_NOT");
 393         }
 394         if (flags & MATCH_SIZE_NEUTRAL) {
 395                 op1 = arm_skip_downconv(op1);
 396                 op2 = arm_skip_downconv(op2);
 397         } else {
 398                 assert(get_mode_size_bits(get_irn_mode(node)) == 32);
 399         }
 400
 401         if (try_encode_as_immediate(op2, &imm)) {
 402                 ir_node *new_op1 = be_transform_node(op1);
 403                 return factory->new_binop_imm(dbgi, block, new_op1, imm.imm_8, imm.rot);
 404         }
 405         new_op2 = be_transform_node(op2);
 406     if ((flags & (MATCH_COMMUTATIVE|MATCH_REVERSE)) && try_encode_as_immediate(op1, &imm)) {
 407                 if (flags & MATCH_REVERSE)
 408                         return factory[1].new_binop_imm(dbgi, block, new_op2, imm.imm_8, imm.rot);
 409                 else
 410                         return factory[0].new_binop_imm(dbgi, block, new_op2, imm.imm_8, imm.rot);
 411         }
 412         new_op1 = be_transform_node(op1);
 413
 414         /* check if we can fold in a Mov */
 415         if (is_arm_Mov(new_op2)) {
 416                 const arm_shifter_operand_t *attr = get_arm_shifter_operand_attr_const(new_op2);
 417
 418                 switch (attr->shift_modifier) {
 419                 case ARM_SHF_IMM:
 420                 case ARM_SHF_ASR_IMM:
 421                 case ARM_SHF_LSL_IMM:
 422                 case ARM_SHF_LSR_IMM:
 423                 case ARM_SHF_ROR_IMM:
 424                         if (factory->new_binop_reg_shift_imm) {
 425                                 ir_node *mov_op = get_irn_n(new_op2, 0);
 426                                 return factory->new_binop_reg_shift_imm(dbgi, block, new_op1, mov_op,
 427                                         attr->shift_modifier, attr->shift_immediate);
 428                         }
 429                         break;
 430
 431                 case ARM_SHF_ASR_REG:
 432                 case ARM_SHF_LSL_REG:
 433                 case ARM_SHF_LSR_REG:
 434                 case ARM_SHF_ROR_REG:
 435                         if (factory->new_binop_reg_shift_reg) {
 436                                 ir_node *mov_op  = get_irn_n(new_op2, 0);
 437                                 ir_node *mov_sft = get_irn_n(new_op2, 1);
 438                                 return factory->new_binop_reg_shift_reg(dbgi, block, new_op1, mov_op, mov_sft,
 439                                         attr->shift_modifier);
 440                         }
 441                         break;
 442                 }
 443         }
 444         if ((flags & (MATCH_COMMUTATIVE|MATCH_REVERSE)) && is_arm_Mov(new_op1)) {
 445                 const arm_shifter_operand_t *attr = get_arm_shifter_operand_attr_const(new_op1);
 446                 int idx = flags & MATCH_REVERSE ? 1 : 0;
 447
 448                 switch (attr->shift_modifier) {
 449                         ir_node *mov_op, *mov_sft;
 450
 451                 case ARM_SHF_IMM:
 452                 case ARM_SHF_ASR_IMM:
 453                 case ARM_SHF_LSL_IMM:
 454                 case ARM_SHF_LSR_IMM:
 455                 case ARM_SHF_ROR_IMM:
 456                         if (factory[idx].new_binop_reg_shift_imm) {
 457                                 mov_op = get_irn_n(new_op1, 0);
 458                                 return factory[idx].new_binop_reg_shift_imm(dbgi, block, new_op2, mov_op,
 459                                         attr->shift_modifier, attr->shift_immediate);
 460                         }
 461                         break;
 462
 463                 case ARM_SHF_ASR_REG:
 464                 case ARM_SHF_LSL_REG:
 465                 case ARM_SHF_LSR_REG:
 466                 case ARM_SHF_ROR_REG:
 467                         if (factory[idx].new_binop_reg_shift_reg) {
 468                                 mov_op  = get_irn_n(new_op1, 0);
 469                                 mov_sft = get_irn_n(new_op1, 1);
 470                                 return factory[idx].new_binop_reg_shift_reg(dbgi, block, new_op2, mov_op, mov_sft,
 471                                         attr->shift_modifier);
 472                         }
 473                         break;
 474                 }
 475         }
 476         return factory->new_binop_reg(dbgi, block, new_op1, new_op2);
 477 }
 478
 479 /**
 480  * Creates an ARM Add.
 481  *
 482  * @return the created arm Add node
 483  */
 484 static ir_node *gen_Add(ir_node *node)
 485 {
 486         static const arm_binop_factory_t add_factory = {
 487                 new_bd_arm_Add_reg,
 488                 new_bd_arm_Add_imm,
 489                 new_bd_arm_Add_reg_shift_reg,
 490                 new_bd_arm_Add_reg_shift_imm
 491         };
 492
 493         ir_mode *mode = get_irn_mode(node);
 494
 495         if (mode_is_float(mode)) {
 496                 ir_node  *block   = be_transform_node(get_nodes_block(node));
 497                 ir_node  *op1     = get_Add_left(node);
 498                 ir_node  *op2     = get_Add_right(node);
 499                 dbg_info *dbgi    = get_irn_dbg_info(node);
 500                 ir_node  *new_op1 = be_transform_node(op1);
 501                 ir_node  *new_op2 = be_transform_node(op2);
 502                 if (USE_FPA(env_cg->isa)) {
 503                         return new_bd_arm_Adf(dbgi, block, new_op1, new_op2, mode);
 504                 } else if (USE_VFP(env_cg->isa)) {
 505                         assert(mode != mode_E && "IEEE Extended FP not supported");
 506                         panic("VFP not supported yet");
 507                 } else {
 508                         panic("Softfloat not supported yet");
 509                 }
 510         } else {
 511 #if 0
 512                 /* check for MLA */
 513                 if (is_arm_Mul(new_op1) && get_irn_n_edges(op1) == 1) {
 514                         new_op3 = new_op2;
 515                         new_op2 = get_irn_n(new_op1, 1);
 516                         new_op1 = get_irn_n(new_op1, 0);
 517
 518                         return new_bd_arm_Mla(dbgi, block, new_op1, new_op2, new_op3);
 519                 }
 520                 if (is_arm_Mul(new_op2) && get_irn_n_edges(op2) == 1) {
 521                         new_op3 = new_op1;
 522                         new_op1 = get_irn_n(new_op2, 0);
 523                         new_op2 = get_irn_n(new_op2, 1);
 524
 525                         return new_bd_arm_Mla(dbgi, block, new_op1, new_op2, new_op3);
 526                 }
 527 #endif
 528
 529                 return gen_int_binop(node, MATCH_COMMUTATIVE | MATCH_SIZE_NEUTRAL, &add_factory);
 530         }
 531 }
 532
 533 /**
 534  * Creates an ARM Mul.
 535  *
 536  * @return the created arm Mul node
 537  */
 538 static ir_node *gen_Mul(ir_node *node)
 539 {
 540         ir_node  *block   = be_transform_node(get_nodes_block(node));
 541         ir_node  *op1     = get_Mul_left(node);
 542         ir_node  *new_op1 = be_transform_node(op1);
 543         ir_node  *op2     = get_Mul_right(node);
 544         ir_node  *new_op2 = be_transform_node(op2);
 545         ir_mode  *mode    = get_irn_mode(node);
 546         dbg_info *dbg     = get_irn_dbg_info(node);
 547
 548         if (mode_is_float(mode)) {
 549                 if (USE_FPA(env_cg->isa)) {
 550                         return new_bd_arm_Muf(dbg, block, new_op1, new_op2, mode);
 551                 } else if (USE_VFP(env_cg->isa)) {
 552                         assert(mode != mode_E && "IEEE Extended FP not supported");
 553                         panic("VFP not supported yet");
 554                 } else {
 555                         panic("Softfloat not supported yet");
 556                 }
 557         }
 558         assert(mode_is_data(mode));
 559         return new_bd_arm_Mul(dbg, block, new_op1, new_op2);
 560 }
 561
 562 static ir_node *gen_Quot(ir_node *node)
 563 {
 564         ir_node  *block   = be_transform_node(get_nodes_block(node));
 565         ir_node  *op1     = get_Quot_left(node);
 566         ir_node  *new_op1 = be_transform_node(op1);
 567         ir_node  *op2     = get_Quot_right(node);
 568         ir_node  *new_op2 = be_transform_node(op2);
 569         ir_mode  *mode    = get_irn_mode(node);
 570         dbg_info *dbg     = get_irn_dbg_info(node);
 571
 572         assert(mode != mode_E && "IEEE Extended FP not supported");
 573
 574         if (USE_FPA(env_cg->isa)) {
 575                 return new_bd_arm_Dvf(dbg, block, new_op1, new_op2, mode);
 576         } else if (USE_VFP(env_cg->isa)) {
 577                 assert(mode != mode_E && "IEEE Extended FP not supported");
 578                 panic("VFP not supported yet");
 579         } else {
 580                 panic("Softfloat not supported yet");
 581         }
 582 }
 583
 584 static ir_node *gen_And(ir_node *node)
 585 {
 586         static const arm_binop_factory_t and_factory = {
 587                 new_bd_arm_And_reg,
 588                 new_bd_arm_And_imm,
 589                 new_bd_arm_And_reg_shift_reg,
 590                 new_bd_arm_And_reg_shift_imm
 591         };
 592         static const arm_binop_factory_t bic_factory = {
 593                 new_bd_arm_Bic_reg,
 594                 new_bd_arm_Bic_imm,
 595                 new_bd_arm_Bic_reg_shift_reg,
 596                 new_bd_arm_Bic_reg_shift_imm
 597         };
 598
 599         /* check for and not */
 600         ir_node *left  = get_And_left(node);
 601         ir_node *right = get_And_right(node);
 602
 603         if (is_Not(left) || is_Not(right)) {
 604                 return gen_int_binop(node, MATCH_COMMUTATIVE | MATCH_SIZE_NEUTRAL | MATCH_SKIP_NOT,
 605                         &bic_factory);
 606         }
 607
 608         return gen_int_binop(node, MATCH_COMMUTATIVE | MATCH_SIZE_NEUTRAL, &and_factory);
 609 }
 610
 611 static ir_node *gen_Or(ir_node *node)
 612 {
 613         static const arm_binop_factory_t or_factory = {
 614                 new_bd_arm_Or_reg,
 615                 new_bd_arm_Or_imm,
 616                 new_bd_arm_Or_reg_shift_reg,
 617                 new_bd_arm_Or_reg_shift_imm
 618         };
 619
 620         return gen_int_binop(node, MATCH_COMMUTATIVE | MATCH_SIZE_NEUTRAL, &or_factory);
 621 }
 622
 623 static ir_node *gen_Eor(ir_node *node)
 624 {
 625         static const arm_binop_factory_t eor_factory = {
 626                 new_bd_arm_Eor_reg,
 627                 new_bd_arm_Eor_imm,
 628                 new_bd_arm_Eor_reg_shift_reg,
 629                 new_bd_arm_Eor_reg_shift_imm
 630         };
 631
 632         return gen_int_binop(node, MATCH_COMMUTATIVE | MATCH_SIZE_NEUTRAL, &eor_factory);
 633 }
 634
 635 static ir_node *gen_Sub(ir_node *node)
 636 {
 637         static const arm_binop_factory_t sub_rsb_factory[2] = {
 638                 {
 639                         new_bd_arm_Sub_reg,
 640                         new_bd_arm_Sub_imm,
 641                         new_bd_arm_Sub_reg_shift_reg,
 642                         new_bd_arm_Sub_reg_shift_imm
 643                 },
 644                 {
 645                         new_bd_arm_Rsb_reg,
 646                         new_bd_arm_Rsb_imm,
 647                         new_bd_arm_Rsb_reg_shift_reg,
 648                         new_bd_arm_Rsb_reg_shift_imm
 649                 }
 650         };
 651
 652         ir_node  *block   = be_transform_node(get_nodes_block(node));
 653         ir_node  *op1     = get_Sub_left(node);
 654         ir_node  *new_op1 = be_transform_node(op1);
 655         ir_node  *op2     = get_Sub_right(node);
 656         ir_node  *new_op2 = be_transform_node(op2);
 657         ir_mode  *mode    = get_irn_mode(node);
 658         dbg_info *dbgi    = get_irn_dbg_info(node);
 659
 660         if (mode_is_float(mode)) {
 661                 if (USE_FPA(env_cg->isa)) {
 662                         return new_bd_arm_Suf(dbgi, block, new_op1, new_op2, mode);
 663                 } else if (USE_VFP(env_cg->isa)) {
 664                         assert(mode != mode_E && "IEEE Extended FP not supported");
 665                         panic("VFP not supported yet");
 666                 } else {
 667                         panic("Softfloat not supported yet");
 668                 }
 669         } else {
 670                 return gen_int_binop(node, MATCH_SIZE_NEUTRAL | MATCH_REVERSE, sub_rsb_factory);
 671         }
 672 }
 673
 674 /**
 675  * Checks if a given value can be used as an immediate for the given
 676  * ARM shift mode.
 677  */
 678 static bool can_use_shift_constant(unsigned int val,
 679                                    arm_shift_modifier_t modifier)
 680 {
 681         if (val <= 31)
 682                 return true;
 683         if (val == 32 && modifier != ARM_SHF_LSL_REG && modifier != ARM_SHF_ROR_REG)
 684                 return true;
 685         return false;
 686 }
 687
 688 /**
 689  * generate an ARM shift instruction.
 690  *
 691  * @param node            the node
 692  * @param flags           matching flags
 693  * @param shift_modifier  initial encoding of the desired shift operation
 694  */
 695 static ir_node *make_shift(ir_node *node, match_flags_t flags,
 696                 arm_shift_modifier_t shift_modifier)
 697 {
 698         ir_node  *block = be_transform_node(get_nodes_block(node));
 699         ir_node  *op1   = get_binop_left(node);
 700         ir_node  *op2   = get_binop_right(node);
 701         dbg_info *dbgi  = get_irn_dbg_info(node);
 702         ir_node  *new_op1;
 703         ir_node  *new_op2;
 704
 705         if (flags & MATCH_SIZE_NEUTRAL) {
 706                 op1 = arm_skip_downconv(op1);
 707                 op2 = arm_skip_downconv(op2);
 708         }
 709
 710         new_op1 = be_transform_node(op1);
 711         if (is_Const(op2)) {
 712                 tarval      *tv  = get_Const_tarval(op2);
 713                 unsigned int val = get_tarval_long(tv);
 714                 assert(tarval_is_long(tv));
 715                 if (can_use_shift_constant(val, shift_modifier)) {
 716                         switch (shift_modifier) {
 717                         case ARM_SHF_LSL_REG: shift_modifier = ARM_SHF_LSL_IMM; break;
 718                         case ARM_SHF_LSR_REG: shift_modifier = ARM_SHF_LSR_IMM; break;
 719                         case ARM_SHF_ASR_REG: shift_modifier = ARM_SHF_ASR_IMM; break;
 720                         case ARM_SHF_ROR_REG: shift_modifier = ARM_SHF_ROR_IMM; break;
 721                         default: panic("unexpected shift modifier");
 722                         }
 723                         return new_bd_arm_Mov_reg_shift_imm(dbgi, block, new_op1,
 724                                                             shift_modifier, val);
 725                 }
 726         }
 727
 728         new_op2 = be_transform_node(op2);
 729         return new_bd_arm_Mov_reg_shift_reg(dbgi, block, new_op1, new_op2,
 730                                             shift_modifier);
 731 }
 732
 733 static ir_node *gen_Shl(ir_node *node)
 734 {
 735         return make_shift(node, MATCH_SIZE_NEUTRAL, ARM_SHF_LSL_REG);
 736 }
 737
 738 static ir_node *gen_Shr(ir_node *node)
 739 {
 740         return make_shift(node, MATCH_NONE, ARM_SHF_LSR_REG);
 741 }
 742
 743 static ir_node *gen_Shrs(ir_node *node)
 744 {
 745         return make_shift(node, MATCH_NONE, ARM_SHF_ASR_REG);
 746 }
 747
 748 static ir_node *gen_Ror(ir_node *node, ir_node *op1, ir_node *op2)
 749 {
 750         ir_node  *block   = be_transform_node(get_nodes_block(node));
 751         ir_node  *new_op1 = be_transform_node(op1);
 752         dbg_info *dbgi    = get_irn_dbg_info(node);
 753         ir_node  *new_op2 = be_transform_node(op2);
 754
 755         return new_bd_arm_Mov_reg_shift_reg(dbgi, block, new_op1, new_op2,
 756                                             ARM_SHF_ROR_REG);
 757 }
 758
 759 static ir_node *gen_Rol(ir_node *node, ir_node *op1, ir_node *op2)
 760 {
 761         ir_node  *block   = be_transform_node(get_nodes_block(node));
 762         ir_node  *new_op1 = be_transform_node(op1);
 763         dbg_info *dbgi    = get_irn_dbg_info(node);
 764         ir_node  *new_op2 = be_transform_node(op2);
 765
 766         /* Note: there is no Rol on arm, we have to use Ror */
 767         new_op2 = new_bd_arm_Rsb_imm(dbgi, block, new_op2, 32, 0);
 768         return new_bd_arm_Mov_reg_shift_reg(dbgi, block, new_op1, new_op2,
 769                                             ARM_SHF_ROR_REG);
 770 }
 771
 772 static ir_node *gen_Rotl(ir_node *node)
 773 {
 774         ir_node *rotate = NULL;
 775         ir_node *op1    = get_Rotl_left(node);
 776         ir_node *op2    = get_Rotl_right(node);
 777
 778         /* Firm has only RotL, so we are looking for a right (op2)
 779            operand "-e+mode_size_bits" (it's an already modified "mode_size_bits-e",
 780            that means we can create a RotR. */
 781
 782         if (is_Add(op2)) {
 783                 ir_node *right = get_Add_right(op2);
 784                 if (is_Const(right)) {
 785                         tarval  *tv   = get_Const_tarval(right);
 786                         ir_mode *mode = get_irn_mode(node);
 787                         long     bits = get_mode_size_bits(mode);
 788                         ir_node *left = get_Add_left(op2);
 789
 790                         if (is_Minus(left) &&
 791                             tarval_is_long(tv)          &&
 792                             get_tarval_long(tv) == bits &&
 793                             bits                == 32)
 794                                 rotate = gen_Ror(node, op1, get_Minus_op(left));
 795                 }
 796         } else if (is_Sub(op2)) {
 797                 ir_node *left = get_Sub_left(op2);
 798                 if (is_Const(left)) {
 799                         tarval  *tv   = get_Const_tarval(left);
 800                         ir_mode *mode = get_irn_mode(node);
 801                         long     bits = get_mode_size_bits(mode);
 802                         ir_node *right = get_Sub_right(op2);
 803
 804                         if (tarval_is_long(tv)          &&
 805                             get_tarval_long(tv) == bits &&
 806                             bits                == 32)
 807                                 rotate = gen_Ror(node, op1, right);
 808                 }
 809         } else if (is_Const(op2)) {
 810                 tarval  *tv   = get_Const_tarval(op2);
 811                 ir_mode *mode = get_irn_mode(node);
 812                 long     bits = get_mode_size_bits(mode);
 813
 814                 if (tarval_is_long(tv) && bits == 32) {
 815                         ir_node  *block   = be_transform_node(get_nodes_block(node));
 816                         ir_node  *new_op1 = be_transform_node(op1);
 817                         dbg_info *dbgi    = get_irn_dbg_info(node);
 818
 819                         bits = (bits - get_tarval_long(tv)) & 31;
 820                         rotate = new_bd_arm_Mov_reg_shift_imm(dbgi, block, new_op1, ARM_SHF_ROR_IMM, bits);
 821                 }
 822         }
 823
 824         if (rotate == NULL) {
 825                 rotate = gen_Rol(node, op1, op2);
 826         }
 827
 828         return rotate;
 829 }
 830
 831 static ir_node *gen_Not(ir_node *node)
 832 {
 833         ir_node  *block   = be_transform_node(get_nodes_block(node));
 834         ir_node  *op      = get_Not_op(node);
 835         ir_node  *new_op  = be_transform_node(op);
 836         dbg_info *dbgi    = get_irn_dbg_info(node);
 837
 838         /* check if we can fold in a Mov */
 839         if (is_arm_Mov(new_op)) {
 840                 const arm_shifter_operand_t *attr = get_arm_shifter_operand_attr_const(new_op);
 841
 842                 switch (attr->shift_modifier) {
 843                         ir_node *mov_op, *mov_sft;
 844
 845                 case ARM_SHF_IMM:
 846                 case ARM_SHF_ASR_IMM:
 847                 case ARM_SHF_LSL_IMM:
 848                 case ARM_SHF_LSR_IMM:
 849                 case ARM_SHF_ROR_IMM:
 850                         mov_op = get_irn_n(new_op, 0);
 851                         return new_bd_arm_Mvn_reg_shift_imm(dbgi, block, mov_op,
 852                                 attr->shift_modifier, attr->shift_immediate);
 853
 854                 case ARM_SHF_ASR_REG:
 855                 case ARM_SHF_LSL_REG:
 856                 case ARM_SHF_LSR_REG:
 857                 case ARM_SHF_ROR_REG:
 858                         mov_op  = get_irn_n(new_op, 0);
 859                         mov_sft = get_irn_n(new_op, 1);
 860                         return new_bd_arm_Mvn_reg_shift_reg(dbgi, block, mov_op, mov_sft,
 861                                 attr->shift_modifier);
 862                 }
 863         }
 864
 865         return new_bd_arm_Mvn_reg(dbgi, block, new_op);
 866 }
 867
 868 static ir_node *gen_Minus(ir_node *node)
 869 {
 870         ir_node  *block   = be_transform_node(get_nodes_block(node));
 871         ir_node  *op      = get_Minus_op(node);
 872         ir_node  *new_op  = be_transform_node(op);
 873         dbg_info *dbgi    = get_irn_dbg_info(node);
 874         ir_mode  *mode    = get_irn_mode(node);
 875
 876         if (mode_is_float(mode)) {
 877                 if (USE_FPA(env_cg->isa)) {
 878                         return new_bd_arm_Mvf(dbgi, block, op, mode);
 879                 } else if (USE_VFP(env_cg->isa)) {
 880                         assert(mode != mode_E && "IEEE Extended FP not supported");
 881                         panic("VFP not supported yet");
 882                 } else {
 883                         panic("Softfloat not supported yet");
 884                 }
 885         }
 886         assert(mode_is_data(mode));
 887         return new_bd_arm_Rsb_imm(dbgi, block, new_op, 0, 0);
 888 }
 889
 890 static ir_node *gen_Load(ir_node *node)
 891 {
 892         ir_node  *block    = be_transform_node(get_nodes_block(node));
 893         ir_node  *ptr      = get_Load_ptr(node);
 894         ir_node  *new_ptr  = be_transform_node(ptr);
 895         ir_node  *mem      = get_Load_mem(node);
 896         ir_node  *new_mem  = be_transform_node(mem);
 897         ir_mode  *mode     = get_Load_mode(node);
 898         dbg_info *dbgi      = get_irn_dbg_info(node);
 899         ir_node  *new_load = NULL;
 900
 901         if (mode_is_float(mode)) {
 902                 if (USE_FPA(env_cg->isa)) {
 903                         new_load = new_bd_arm_Ldf(dbgi, block, new_ptr, new_mem, mode,
 904                                                   NULL, 0, 0, false);
 905                 } else if (USE_VFP(env_cg->isa)) {
 906                         assert(mode != mode_E && "IEEE Extended FP not supported");
 907                         panic("VFP not supported yet");
 908                 } else {
 909                         panic("Softfloat not supported yet");
 910                 }
 911         } else {
 912                 assert(mode_is_data(mode) && "unsupported mode for Load");
 913
 914                 new_load = new_bd_arm_Ldr(dbgi, block, new_ptr, new_mem, mode, NULL, 0, 0, false);
 915         }
 916         set_irn_pinned(new_load, get_irn_pinned(node));
 917
 918         /* check for special case: the loaded value might not be used */
 919         if (be_get_Proj_for_pn(node, pn_Load_res) == NULL) {
 920                 /* add a result proj and a Keep to produce a pseudo use */
 921                 ir_node *proj = new_r_Proj(new_load, mode_Iu, pn_arm_Ldr_res);
 922                 be_new_Keep(block, 1, &proj);
 923         }
 924
 925         return new_load;
 926 }
 927
 928 static ir_node *gen_Store(ir_node *node)
 929 {
 930         ir_node  *block    = be_transform_node(get_nodes_block(node));
 931         ir_node  *ptr      = get_Store_ptr(node);
 932         ir_node  *new_ptr  = be_transform_node(ptr);
 933         ir_node  *mem      = get_Store_mem(node);
 934         ir_node  *new_mem  = be_transform_node(mem);
 935         ir_node  *val      = get_Store_value(node);
 936         ir_node  *new_val  = be_transform_node(val);
 937         ir_mode  *mode     = get_irn_mode(val);
 938         dbg_info *dbgi     = get_irn_dbg_info(node);
 939         ir_node *new_store = NULL;
 940
 941         if (mode_is_float(mode)) {
 942                 if (USE_FPA(env_cg->isa)) {
 943                         new_store = new_bd_arm_Stf(dbgi, block, new_ptr, new_val,
 944                                                    new_mem, mode, NULL, 0, 0, false);
 945                 } else if (USE_VFP(env_cg->isa)) {
 946                         assert(mode != mode_E && "IEEE Extended FP not supported");
 947                         panic("VFP not supported yet");
 948                 } else {
 949                         panic("Softfloat not supported yet");
 950                 }
 951         } else {
 952                 assert(mode_is_data(mode) && "unsupported mode for Store");
 953                 new_store = new_bd_arm_Str(dbgi, block, new_ptr, new_val, new_mem, mode,
 954                                            NULL, 0, 0, false);
 955         }
 956         set_irn_pinned(new_store, get_irn_pinned(node));
 957         return new_store;
 958 }
 959
 960 static ir_node *gen_Jmp(ir_node *node)
 961 {
 962         ir_node  *block     = get_nodes_block(node);
 963         ir_node  *new_block = be_transform_node(block);
 964         dbg_info *dbgi      = get_irn_dbg_info(node);
 965
 966         return new_bd_arm_Jmp(dbgi, new_block);
 967 }
 968
 969 static ir_node *gen_SwitchJmp(ir_node *node)
 970 {
 971         ir_node  *block    = be_transform_node(get_nodes_block(node));
 972         ir_node  *selector = get_Cond_selector(node);
 973         dbg_info *dbgi     = get_irn_dbg_info(node);
 974         ir_node *new_op = be_transform_node(selector);
 975         ir_node *const_graph;
 976         ir_node *sub;
 977
 978         ir_node *proj;
 979         const ir_edge_t *edge;
 980         int min = INT_MAX;
 981         int max = INT_MIN;
 982         int translation;
 983         int pn;
 984         int n_projs;
 985
 986         foreach_out_edge(node, edge) {
 987                 proj = get_edge_src_irn(edge);
 988                 assert(is_Proj(proj) && "Only proj allowed at SwitchJmp");
 989
 990                 pn = get_Proj_proj(proj);
 991
 992                 min = pn<min ? pn : min;
 993                 max = pn>max ? pn : max;
 994         }
 995         translation = min;
 996         n_projs = max - translation + 1;
 997
 998         foreach_out_edge(node, edge) {
 999                 proj = get_edge_src_irn(edge);
1000                 assert(is_Proj(proj) && "Only proj allowed at SwitchJmp");
1001
1002                 pn = get_Proj_proj(proj) - translation;
1003                 set_Proj_proj(proj, pn);
1004         }
1005
1006         const_graph = create_const_graph_value(dbgi, block, translation);
1007         sub = new_bd_arm_Sub_reg(dbgi, block, new_op, const_graph);
1008         return new_bd_arm_SwitchJmp(dbgi, block, sub, n_projs, get_Cond_default_proj(node) - translation);
1009 }
1010
1011 static ir_node *gen_Cmp(ir_node *node)
1012 {
1013         ir_node  *block    = be_transform_node(get_nodes_block(node));
1014         ir_node  *op1      = get_Cmp_left(node);
1015         ir_node  *op2      = get_Cmp_right(node);
1016         ir_mode  *cmp_mode = get_irn_mode(op1);
1017         dbg_info *dbgi     = get_irn_dbg_info(node);
1018         ir_node  *new_op1;
1019         ir_node  *new_op2;
1020         bool      is_unsigned;
1021
1022         if (mode_is_float(cmp_mode)) {
1023                 /* TODO: this is broken... */
1024                 new_op1 = be_transform_node(op1);
1025                 new_op2 = be_transform_node(op2);
1026
1027                 return new_bd_arm_Cmfe(dbgi, block, new_op1, new_op2, false);
1028
1029                 panic("FloatCmp NIY");
1030 #if 0
1031                 ir_node *new_op2  = be_transform_node(op2);
1032                 /* floating point compare */
1033                 pn_Cmp pnc = get_Proj_proj(selector);
1034
1035                 if (pnc & pn_Cmp_Uo) {
1036                         /* check for unordered, need cmf */
1037                         return new_bd_arm_CmfBra(dbgi, block, new_op1, new_op2, pnc);
1038                 }
1039                 /* Hmm: use need cmfe */
1040                 return new_bd_arm_CmfeBra(dbgi, block, new_op1, new_op2, pnc);
1041 #endif
1042         }
1043
1044         assert(get_irn_mode(op2) == cmp_mode);
1045         is_unsigned = !mode_is_signed(cmp_mode);
1046
1047         /* compare with 0 can be done with Tst */
1048         if (is_Const(op2) && tarval_is_null(get_Const_tarval(op2))) {
1049                 new_op1 = be_transform_node(op1);
1050                 new_op1 = gen_extension(dbgi, block, new_op1, cmp_mode);
1051                 return new_bd_arm_Tst_reg(dbgi, block, new_op1, new_op1, false,
1052                                           is_unsigned);
1053         }
1054         if (is_Const(op1) && tarval_is_null(get_Const_tarval(op1))) {
1055                 new_op2 = be_transform_node(op2);
1056                 new_op2 = gen_extension(dbgi, block, new_op2, cmp_mode);
1057                 return new_bd_arm_Tst_reg(dbgi, block, new_op2, new_op2, true,
1058                                           is_unsigned);
1059         }
1060
1061         /* integer compare, TODO: use shifter_op in all its combinations */
1062         new_op1 = be_transform_node(op1);
1063         new_op1 = gen_extension(dbgi, block, new_op1, cmp_mode);
1064         new_op2 = be_transform_node(op2);
1065         new_op2 = gen_extension(dbgi, block, new_op2, cmp_mode);
1066         return new_bd_arm_Cmp_reg(dbgi, block, new_op1, new_op2, false,
1067                                   is_unsigned);
1068 }
1069
1070 static ir_node *gen_Cond(ir_node *node)
1071 {
1072         ir_node  *selector = get_Cond_selector(node);
1073         ir_mode  *mode     = get_irn_mode(selector);
1074         ir_node  *block;
1075         ir_node  *flag_node;
1076         dbg_info *dbgi;
1077
1078         if (mode != mode_b) {
1079                 return gen_SwitchJmp(node);
1080         }
1081         assert(is_Proj(selector));
1082
1083         block     = be_transform_node(get_nodes_block(node));
1084         dbgi      = get_irn_dbg_info(node);
1085         flag_node = be_transform_node(get_Proj_pred(selector));
1086
1087         return new_bd_arm_B(dbgi, block, flag_node, get_Proj_proj(selector));
1088 }
1089
1090 static tarval *fpa_imm[3][fpa_max];
1091
1092 #if 0
1093 /**
1094  * Check, if a floating point tarval is an fpa immediate, i.e.
1095  * one of 0, 1, 2, 3, 4, 5, 10, or 0.5.
1096  */
1097 static int is_fpa_immediate(tarval *tv)
1098 {
1099         ir_mode *mode = get_tarval_mode(tv);
1100         int i, j, res = 1;
1101
1102         switch (get_mode_size_bits(mode)) {
1103         case 32:
1104                 i = 0;
1105                 break;
1106         case 64:
1107                 i = 1;
1108                 break;
1109         default:
1110                 i = 2;
1111         }
1112
1113         if (tarval_is_negative(tv)) {
1114                 tv = tarval_neg(tv);
1115                 res = -1;
1116         }
1117
1118         for (j = 0; j < fpa_max; ++j) {
1119                 if (tv == fpa_imm[i][j])
1120                         return res * j;
1121         }
1122         return fpa_max;
1123 }
1124 #endif
1125
1126 static ir_node *gen_Const(ir_node *node)
1127 {
1128         ir_node  *block = be_transform_node(get_nodes_block(node));
1129         ir_mode *mode = get_irn_mode(node);
1130         dbg_info *dbg = get_irn_dbg_info(node);
1131
1132         if (mode_is_float(mode)) {
1133                 if (USE_FPA(env_cg->isa)) {
1134                         tarval *tv = get_Const_tarval(node);
1135                         node       = new_bd_arm_fConst(dbg, block, tv);
1136                         be_dep_on_frame(node);
1137                         return node;
1138                 } else if (USE_VFP(env_cg->isa)) {
1139                         assert(mode != mode_E && "IEEE Extended FP not supported");
1140                         panic("VFP not supported yet");
1141                 } else {
1142                         panic("Softfloat not supported yet");
1143                 }
1144         }
1145         return create_const_graph(node, block);
1146 }
1147
1148 static ir_node *gen_SymConst(ir_node *node)
1149 {
1150         ir_node   *block  = be_transform_node(get_nodes_block(node));
1151         ir_entity *entity = get_SymConst_entity(node);
1152         dbg_info  *dbgi   = get_irn_dbg_info(node);
1153         ir_node   *new_node;
1154
1155         new_node = new_bd_arm_SymConst(dbgi, block, entity, 0);
1156         be_dep_on_frame(new_node);
1157         return new_node;
1158 }
1159
1160 static ir_node *ints_to_double(dbg_info *dbgi, ir_node *block, ir_node *node0,
1161                                ir_node *node1)
1162 {
1163         /* the good way to do this would be to use the stm (store multiple)
1164          * instructions, since our input is nearly always 2 consecutive 32bit
1165          * registers... */
1166         ir_graph *irg   = current_ir_graph;
1167         ir_node  *stack = get_irg_frame(irg);
1168         ir_node  *nomem = new_NoMem();
1169         ir_node  *str0  = new_bd_arm_Str(dbgi, block, stack, node0, nomem, mode_gp,
1170                                          NULL, 0, 0, true);
1171         ir_node  *str1  = new_bd_arm_Str(dbgi, block, stack, node1, nomem, mode_gp,
1172                                          NULL, 0, 4, true);
1173         ir_node  *in[2] = { str0, str1 };
1174         ir_node  *sync  = new_r_Sync(block, 2, in);
1175         ir_node  *ldf;
1176         set_irn_pinned(str0, op_pin_state_floats);
1177         set_irn_pinned(str1, op_pin_state_floats);
1178
1179         ldf = new_bd_arm_Ldf(dbgi, block, stack, sync, mode_D, NULL, 0, 0, true);
1180         set_irn_pinned(ldf, op_pin_state_floats);
1181
1182         return new_Proj(ldf, mode_fp, pn_arm_Ldf_res);
1183 }
1184
1185 static ir_node *int_to_float(dbg_info *dbgi, ir_node *block, ir_node *node)
1186 {
1187         ir_graph *irg   = current_ir_graph;
1188         ir_node  *stack = get_irg_frame(irg);
1189         ir_node  *nomem = new_NoMem();
1190         ir_node  *str   = new_bd_arm_Str(dbgi, block, stack, node, nomem, mode_gp,
1191                                          NULL, 0, 0, true);
1192         ir_node  *ldf;
1193         set_irn_pinned(str, op_pin_state_floats);
1194
1195         ldf = new_bd_arm_Ldf(dbgi, block, stack, str, mode_F, NULL, 0, 0, true);
1196         set_irn_pinned(ldf, op_pin_state_floats);
1197
1198         return new_Proj(ldf, mode_fp, pn_arm_Ldf_res);
1199 }
1200
1201 static ir_node *float_to_int(dbg_info *dbgi, ir_node *block, ir_node *node)
1202 {
1203         ir_graph *irg   = current_ir_graph;
1204         ir_node  *stack = get_irg_frame(irg);
1205         ir_node  *nomem = new_NoMem();
1206         ir_node  *stf   = new_bd_arm_Stf(dbgi, block, stack, node, nomem, mode_F,
1207                                          NULL, 0, 0, true);
1208         ir_node  *ldr;
1209         set_irn_pinned(stf, op_pin_state_floats);
1210
1211         ldr = new_bd_arm_Ldr(dbgi, block, stack, stf, mode_gp, NULL, 0, 0, true);
1212         set_irn_pinned(ldr, op_pin_state_floats);
1213
1214         return new_Proj(ldr, mode_gp, pn_arm_Ldr_res);
1215 }
1216
1217 static void double_to_ints(dbg_info *dbgi, ir_node *block, ir_node *node,
1218                            ir_node **out_value0, ir_node **out_value1)
1219 {
1220         ir_graph *irg   = current_ir_graph;
1221         ir_node  *stack = get_irg_frame(irg);
1222         ir_node  *nomem = new_NoMem();
1223         ir_node  *stf   = new_bd_arm_Stf(dbgi, block, stack, node, nomem, mode_D,
1224                                          NULL, 0, 0, true);
1225         ir_node  *ldr0, *ldr1;
1226         set_irn_pinned(stf, op_pin_state_floats);
1227
1228         ldr0 = new_bd_arm_Ldr(dbgi, block, stack, stf, mode_gp, NULL, 0, 0, true);
1229         set_irn_pinned(ldr0, op_pin_state_floats);
1230         ldr1 = new_bd_arm_Ldr(dbgi, block, stack, stf, mode_gp, NULL, 0, 4, true);
1231         set_irn_pinned(ldr1, op_pin_state_floats);
1232
1233         *out_value0 = new_Proj(ldr0, mode_gp, pn_arm_Ldr_res);
1234         *out_value1 = new_Proj(ldr1, mode_gp, pn_arm_Ldr_res);
1235 }
1236
1237 static ir_node *gen_CopyB(ir_node *node)
1238 {
1239         ir_node  *block    = be_transform_node(get_nodes_block(node));
1240         ir_node  *src      = get_CopyB_src(node);
1241         ir_node  *new_src  = be_transform_node(src);
1242         ir_node  *dst      = get_CopyB_dst(node);
1243         ir_node  *new_dst  = be_transform_node(dst);
1244         ir_node  *mem      = get_CopyB_mem(node);
1245         ir_node  *new_mem  = be_transform_node(mem);
1246         dbg_info *dbg      = get_irn_dbg_info(node);
1247         int      size      = get_type_size_bytes(get_CopyB_type(node));
1248         ir_node  *src_copy;
1249         ir_node  *dst_copy;
1250
1251         src_copy = be_new_Copy(&arm_reg_classes[CLASS_arm_gp], block, new_src);
1252         dst_copy = be_new_Copy(&arm_reg_classes[CLASS_arm_gp], block, new_dst);
1253
1254         return new_bd_arm_CopyB(dbg, block, dst_copy, src_copy,
1255                         new_bd_arm_EmptyReg(dbg, block),
1256                         new_bd_arm_EmptyReg(dbg, block),
1257                         new_bd_arm_EmptyReg(dbg, block),
1258                         new_mem, size);
1259 }
1260
1261 static ir_node *gen_Proj_Load(ir_node *node)
1262 {
1263         ir_node  *load     = get_Proj_pred(node);
1264         ir_node  *new_load = be_transform_node(load);
1265         dbg_info *dbgi     = get_irn_dbg_info(node);
1266         long     proj      = get_Proj_proj(node);
1267
1268         /* renumber the proj */
1269         switch (get_arm_irn_opcode(new_load)) {
1270         case iro_arm_Ldr:
1271                 /* handle all gp loads equal: they have the same proj numbers. */
1272                 if (proj == pn_Load_res) {
1273                         return new_rd_Proj(dbgi, new_load, mode_Iu, pn_arm_Ldr_res);
1274                 } else if (proj == pn_Load_M) {
1275                         return new_rd_Proj(dbgi, new_load, mode_M, pn_arm_Ldr_M);
1276                 }
1277                 break;
1278         case iro_arm_Ldf:
1279                 if (proj == pn_Load_res) {
1280                         ir_mode *mode = get_Load_mode(load);
1281                         return new_rd_Proj(dbgi, new_load, mode, pn_arm_Ldf_res);
1282                 } else if (proj == pn_Load_M) {
1283                         return new_rd_Proj(dbgi, new_load, mode_M, pn_arm_Ldf_M);
1284                 }
1285                 break;
1286         default:
1287                 break;
1288         }
1289         panic("Unsupported Proj from Load");
1290 }
1291
1292 static ir_node *gen_Proj_CopyB(ir_node *node)
1293 {
1294         ir_node  *pred     = get_Proj_pred(node);
1295         ir_node  *new_pred = be_transform_node(pred);
1296         dbg_info *dbgi     = get_irn_dbg_info(node);
1297         long     proj      = get_Proj_proj(node);
1298
1299         switch (proj) {
1300         case pn_CopyB_M:
1301                 if (is_arm_CopyB(new_pred)) {
1302                         return new_rd_Proj(dbgi, new_pred, mode_M, pn_arm_CopyB_M);
1303                 }
1304                 break;
1305         default:
1306                 break;
1307         }
1308         panic("Unsupported Proj from CopyB");
1309 }
1310
1311 static ir_node *gen_Proj_Quot(ir_node *node)
1312 {
1313         ir_node  *pred     = get_Proj_pred(node);
1314         ir_node  *new_pred = be_transform_node(pred);
1315         dbg_info *dbgi     = get_irn_dbg_info(node);
1316         ir_mode  *mode     = get_irn_mode(node);
1317         long     proj      = get_Proj_proj(node);
1318
1319         switch (proj) {
1320         case pn_Quot_M:
1321                 if (is_arm_Dvf(new_pred)) {
1322                         return new_rd_Proj(dbgi, new_pred, mode_M, pn_arm_Dvf_M);
1323                 }
1324                 break;
1325         case pn_Quot_res:
1326                 if (is_arm_Dvf(new_pred)) {
1327                         return new_rd_Proj(dbgi, new_pred, mode, pn_arm_Dvf_res);
1328                 }
1329                 break;
1330         default:
1331                 break;
1332         }
1333         panic("Unsupported Proj from Quot");
1334 }
1335
1336 /**
1337  * Transform the Projs from a Cmp.
1338  */
1339 static ir_node *gen_Proj_Cmp(ir_node *node)
1340 {
1341         (void) node;
1342         /* we should only be here in case of a Mux node */
1343         panic("Mux NYI");
1344 }
1345
1346 static ir_node *gen_Proj_Start(ir_node *node)
1347 {
1348         ir_node *block     = get_nodes_block(node);
1349         ir_node *new_block = be_transform_node(block);
1350         ir_node *barrier   = be_transform_node(get_Proj_pred(node));
1351         long     proj      = get_Proj_proj(node);
1352
1353         switch ((pn_Start) proj) {
1354         case pn_Start_X_initial_exec:
1355                 /* we exchange the ProjX with a jump */
1356                 return new_bd_arm_Jmp(NULL, new_block);
1357
1358         case pn_Start_M:
1359                 return new_r_Proj(barrier, mode_M, 0);
1360
1361         case pn_Start_T_args:
1362                 return barrier;
1363
1364         case pn_Start_P_frame_base:
1365                 return be_prolog_get_reg_value(abihelper, sp_reg);
1366
1367         case pn_Start_P_tls:
1368                 return new_Bad();
1369
1370         case pn_Start_max:
1371                 break;
1372         }
1373         panic("unexpected start proj: %ld\n", proj);
1374 }
1375
1376 static ir_node *gen_Proj_Proj_Start(ir_node *node)
1377 {
1378         long       pn          = get_Proj_proj(node);
1379         ir_node   *block       = get_nodes_block(node);
1380         ir_node   *new_block   = be_transform_node(block);
1381         ir_entity *entity      = get_irg_entity(current_ir_graph);
1382         ir_type   *method_type = get_entity_type(entity);
1383         ir_type   *param_type  = get_method_param_type(method_type, pn);
1384         const reg_or_stackslot_t *param;
1385
1386         /* Proj->Proj->Start must be a method argument */
1387         assert(get_Proj_proj(get_Proj_pred(node)) == pn_Start_T_args);
1388
1389         param = &cconv->parameters[pn];
1390
1391         if (param->reg0 != NULL) {
1392                 /* argument transmitted in register */
1393                 ir_mode *mode  = get_type_mode(param_type);
1394                 ir_node *value = be_prolog_get_reg_value(abihelper, param->reg0);
1395
1396                 if (mode_is_float(mode)) {
1397                         ir_node *value1 = NULL;
1398
1399                         if (param->reg1 != NULL) {
1400                                 value1 = be_prolog_get_reg_value(abihelper, param->reg1);
1401                         } else if (param->entity != NULL) {
1402                                 ir_graph *irg = get_irn_irg(node);
1403                                 ir_node  *fp  = get_irg_frame(irg);
1404                                 ir_node  *mem = be_prolog_get_memory(abihelper);
1405                                 ir_node  *ldr = new_bd_arm_Ldr(NULL, new_block, fp, mem,
1406                                                                mode_gp, param->entity,
1407                                                                0, 0, true);
1408                                 value1 = new_Proj(ldr, mode_gp, pn_arm_Ldr_res);
1409                         }
1410
1411                         /* convert integer value to float */
1412                         if (value1 == NULL) {
1413                                 value = int_to_float(NULL, new_block, value);
1414                         } else {
1415                                 value = ints_to_double(NULL, new_block, value, value1);
1416                         }
1417                 }
1418                 return value;
1419         } else {
1420                 /* argument transmitted on stack */
1421                 ir_graph *irg  = get_irn_irg(node);
1422                 ir_node  *fp   = get_irg_frame(irg);
1423                 ir_node  *mem  = be_prolog_get_memory(abihelper);
1424                 ir_mode  *mode = get_type_mode(param->type);
1425                 ir_node  *load;
1426                 ir_node  *value;
1427
1428                 if (mode_is_float(mode)) {
1429                         load  = new_bd_arm_Ldf(NULL, new_block, fp, mem, mode,
1430                                                param->entity, 0, 0, true);
1431                         value = new_r_Proj(load, mode_fp, pn_arm_Ldf_res);
1432                 } else {
1433                         load  = new_bd_arm_Ldr(NULL, new_block, fp, mem, mode,
1434                                                param->entity, 0, 0, true);
1435                         value = new_r_Proj(load, mode_gp, pn_arm_Ldr_res);
1436                 }
1437                 set_irn_pinned(load, op_pin_state_floats);
1438
1439                 return value;
1440         }
1441 }
1442
1443 /**
1444  * Finds number of output value of a mode_T node which is constrained to
1445  * a single specific register.
1446  */
1447 static int find_out_for_reg(ir_node *node, const arch_register_t *reg)
1448 {
1449         int n_outs = arch_irn_get_n_outs(node);
1450         int o;
1451
1452         for (o = 0; o < n_outs; ++o) {
1453                 const arch_register_req_t *req = arch_get_out_register_req(node, o);
1454                 if (req == reg->single_req)
1455                         return o;
1456         }
1457         return -1;
1458 }
1459
1460 static ir_node *gen_Proj_Proj_Call(ir_node *node)
1461 {
1462         long                  pn            = get_Proj_proj(node);
1463         ir_node              *call          = get_Proj_pred(get_Proj_pred(node));
1464         ir_node              *new_call      = be_transform_node(call);
1465         ir_type              *function_type = get_Call_type(call);
1466         calling_convention_t *cconv = arm_decide_calling_convention(function_type);
1467         const reg_or_stackslot_t *res = &cconv->results[pn];
1468         ir_mode              *mode;
1469         int                   regn;
1470
1471         /* TODO 64bit modes */
1472         assert(res->reg0 != NULL && res->reg1 == NULL);
1473         regn = find_out_for_reg(new_call, res->reg0);
1474         if (regn < 0) {
1475                 panic("Internal error in calling convention for return %+F", node);
1476         }
1477         mode = res->reg0->reg_class->mode;
1478
1479         arm_free_calling_convention(cconv);
1480
1481         return new_r_Proj(new_call, mode, regn);
1482 }
1483
1484 static ir_node *gen_Proj_Call(ir_node *node)
1485 {
1486         long     pn        = get_Proj_proj(node);
1487         ir_node *call      = get_Proj_pred(node);
1488         ir_node *new_call  = be_transform_node(call);
1489
1490         switch ((pn_Call) pn) {
1491         case pn_Call_M:
1492                 return new_r_Proj(new_call, mode_M, 0);
1493         case pn_Call_X_regular:
1494         case pn_Call_X_except:
1495         case pn_Call_T_result:
1496         case pn_Call_P_value_res_base:
1497         case pn_Call_max:
1498                 break;
1499         }
1500         panic("Unexpected Call proj %ld\n", pn);
1501 }
1502
1503 /**
1504  * Transform a Proj node.
1505  */
1506 static ir_node *gen_Proj(ir_node *node)
1507 {
1508         ir_node  *pred = get_Proj_pred(node);
1509         long      proj = get_Proj_proj(node);
1510
1511         switch (get_irn_opcode(pred)) {
1512         case iro_Store:
1513                 if (proj == pn_Store_M) {
1514                         return be_transform_node(pred);
1515                 } else {
1516                         panic("Unsupported Proj from Store");
1517                 }
1518         case iro_Load:
1519                 return gen_Proj_Load(node);
1520         case iro_Call:
1521                 return gen_Proj_Call(node);
1522         case iro_CopyB:
1523                 return gen_Proj_CopyB(node);
1524         case iro_Quot:
1525                 return gen_Proj_Quot(node);
1526         case iro_Cmp:
1527                 return gen_Proj_Cmp(node);
1528         case iro_Start:
1529                 return gen_Proj_Start(node);
1530         case iro_Cond:
1531                 /* nothing to do */
1532                 return be_duplicate_node(node);
1533         case iro_Proj: {
1534                 ir_node *pred_pred = get_Proj_pred(pred);
1535                 if (is_Call(pred_pred)) {
1536                         return gen_Proj_Proj_Call(node);
1537                 } else if (is_Start(pred_pred)) {
1538                         return gen_Proj_Proj_Start(node);
1539                 }
1540                 /* FALLTHROUGH */
1541         }
1542         default:
1543                 panic("code selection didn't expect Proj after %+F\n", pred);
1544         }
1545 }
1546
1547 typedef ir_node *(*create_const_node_func)(dbg_info *db, ir_node *block);
1548
1549 static inline ir_node *create_const(ir_node **place,
1550                                     create_const_node_func func,
1551                                     const arch_register_t* reg)
1552 {
1553         ir_node *block, *res;
1554
1555         if (*place != NULL)
1556                 return *place;
1557
1558         block = get_irg_start_block(env_cg->irg);
1559         res = func(NULL, block);
1560         arch_set_irn_register(res, reg);
1561         *place = res;
1562         return res;
1563 }
1564
1565 static ir_node *gen_Unknown(ir_node *node)
1566 {
1567         ir_node  *block     = get_nodes_block(node);
1568         ir_node  *new_block = be_transform_node(block);
1569         dbg_info *dbgi      = get_irn_dbg_info(node);
1570
1571         /* just produce a 0 */
1572         ir_mode *mode = get_irn_mode(node);
1573         if (mode_is_float(mode)) {
1574                 tarval *tv = get_mode_null(mode);
1575                 ir_node *node = new_bd_arm_fConst(dbgi, new_block, tv);
1576                 be_dep_on_frame(node);
1577                 return node;
1578         } else if (mode_needs_gp_reg(mode)) {
1579                 return create_const_graph_value(dbgi, new_block, 0);
1580         }
1581
1582         panic("Unexpected Unknown mode");
1583 }
1584
1585 /**
1586  * Produces the type which sits between the stack args and the locals on the
1587  * stack. It will contain the return address and space to store the old base
1588  * pointer.
1589  * @return The Firm type modeling the ABI between type.
1590  */
1591 static ir_type *arm_get_between_type(void)
1592 {
1593         static ir_type *between_type = NULL;
1594
1595         if (between_type == NULL) {
1596                 between_type = new_type_class(new_id_from_str("arm_between_type"));
1597                 set_type_size_bytes(between_type, 0);
1598         }
1599
1600         return between_type;
1601 }
1602
1603 static void create_stacklayout(ir_graph *irg)
1604 {
1605         ir_entity         *entity        = get_irg_entity(irg);
1606         ir_type           *function_type = get_entity_type(entity);
1607         be_stack_layout_t *layout        = be_get_irg_stack_layout(irg);
1608         ir_type           *arg_type;
1609         int                p;
1610         int                n_params;
1611
1612         /* calling conventions must be decided by now */
1613         assert(cconv != NULL);
1614
1615         /* construct argument type */
1616         arg_type = new_type_struct(id_mangle_u(get_entity_ident(entity), new_id_from_chars("arg_type", 8)));
1617         n_params = get_method_n_params(function_type);
1618         for (p = 0; p < n_params; ++p) {
1619                 reg_or_stackslot_t *param = &cconv->parameters[p];
1620                 char                buf[128];
1621                 ident              *id;
1622
1623                 if (param->type == NULL)
1624                         continue;
1625
1626                 snprintf(buf, sizeof(buf), "param_%d", p);
1627                 id            = new_id_from_str(buf);
1628                 param->entity = new_entity(arg_type, id, param->type);
1629                 set_entity_offset(param->entity, param->offset);
1630         }
1631
1632         /* TODO: what about external functions? we don't know most of the stack
1633          * layout for them. And probably don't need all of this... */
1634         memset(layout, 0, sizeof(*layout));
1635
1636         layout->frame_type     = get_irg_frame_type(irg);
1637         layout->between_type   = arm_get_between_type();
1638         layout->arg_type       = arg_type;
1639         layout->param_map      = NULL; /* TODO */
1640         layout->initial_offset = 0;
1641         layout->initial_bias   = 0;
1642         layout->stack_dir      = -1;
1643         layout->sp_relative    = true;
1644
1645         assert(N_FRAME_TYPES == 3);
1646         layout->order[0] = layout->frame_type;
1647         layout->order[1] = layout->between_type;
1648         layout->order[2] = layout->arg_type;
1649 }
1650
1651 /**
1652  * transform the start node to the prolog code + initial barrier
1653  */
1654 static ir_node *gen_Start(ir_node *node)
1655 {
1656         ir_graph  *irg           = get_irn_irg(node);
1657         ir_entity *entity        = get_irg_entity(irg);
1658         ir_type   *function_type = get_entity_type(entity);
1659         ir_node   *block         = get_nodes_block(node);
1660         ir_node   *new_block     = be_transform_node(block);
1661         dbg_info  *dbgi          = get_irn_dbg_info(node);
1662         ir_node   *start;
1663         ir_node   *incsp;
1664         ir_node   *sp;
1665         ir_node   *barrier;
1666         int        i;
1667
1668         /* stackpointer is important at function prolog */
1669         be_prolog_add_reg(abihelper, sp_reg,
1670                         arch_register_req_type_produces_sp | arch_register_req_type_ignore);
1671         /* function parameters in registers */
1672         for (i = 0; i < get_method_n_params(function_type); ++i) {
1673                 const reg_or_stackslot_t *param = &cconv->parameters[i];
1674                 if (param->reg0 != NULL)
1675                         be_prolog_add_reg(abihelper, param->reg0, 0);
1676                 if (param->reg1 != NULL)
1677                         be_prolog_add_reg(abihelper, param->reg1, 0);
1678         }
1679         /* announce that we need the values of the callee save regs */
1680         for (i = 0; i < (int) (sizeof(callee_saves)/sizeof(callee_saves[0])); ++i) {
1681                 be_prolog_add_reg(abihelper, callee_saves[i], 0);
1682         }
1683
1684         start = be_prolog_create_start(abihelper, dbgi, new_block);
1685         sp    = be_prolog_get_reg_value(abihelper, sp_reg);
1686         incsp = be_new_IncSP(sp_reg, new_block, sp, BE_STACK_FRAME_SIZE_EXPAND, 0);
1687         be_prolog_set_reg_value(abihelper, sp_reg, incsp);
1688         barrier = be_prolog_create_barrier(abihelper, new_block);
1689
1690         return barrier;
1691 }
1692
1693 static ir_node *get_stack_pointer_for(ir_node *node)
1694 {
1695         /* get predecessor in stack_order list */
1696         ir_node *stack_pred = be_get_stack_pred(abihelper, node);
1697         ir_node *stack_pred_transformed;
1698         ir_node *stack;
1699
1700         if (stack_pred == NULL) {
1701                 /* first stack user in the current block. We can simply use the
1702                  * initial sp_proj for it */
1703                 ir_node *sp_proj = be_prolog_get_reg_value(abihelper, sp_reg);
1704                 return sp_proj;
1705         }
1706
1707         stack_pred_transformed = be_transform_node(stack_pred);
1708         stack                  = pmap_get(node_to_stack, stack_pred);
1709         if (stack == NULL) {
1710                 return get_stack_pointer_for(stack_pred);
1711         }
1712
1713         return stack;
1714 }
1715
1716 /**
1717  * transform a Return node into epilogue code + return statement
1718  */
1719 static ir_node *gen_Return(ir_node *node)
1720 {
1721         ir_node   *block          = get_nodes_block(node);
1722         ir_node   *new_block      = be_transform_node(block);
1723         dbg_info  *dbgi           = get_irn_dbg_info(node);
1724         ir_node   *mem            = get_Return_mem(node);
1725         ir_node   *new_mem        = be_transform_node(mem);
1726         int        n_callee_saves = sizeof(callee_saves)/sizeof(callee_saves[0]);
1727         ir_node   *sp_proj        = get_stack_pointer_for(node);
1728         int        n_res          = get_Return_n_ress(node);
1729         ir_node   *bereturn;
1730         ir_node   *incsp;
1731         int        i;
1732
1733         be_epilog_begin(abihelper);
1734         be_epilog_set_memory(abihelper, new_mem);
1735         /* connect stack pointer with initial stack pointer. fix_stack phase
1736            will later serialize all stack pointer adjusting nodes */
1737         be_epilog_add_reg(abihelper, sp_reg,
1738                         arch_register_req_type_produces_sp | arch_register_req_type_ignore,
1739                         sp_proj);
1740
1741         /* result values */
1742         for (i = 0; i < n_res; ++i) {
1743                 ir_node                  *res_value     = get_Return_res(node, i);
1744                 ir_node                  *new_res_value = be_transform_node(res_value);
1745                 const reg_or_stackslot_t *slot          = &cconv->results[i];
1746                 const arch_register_t    *reg           = slot->reg0;
1747                 assert(slot->reg1 == NULL);
1748                 be_epilog_add_reg(abihelper, reg, 0, new_res_value);
1749         }
1750
1751         /* connect callee saves with their values at the function begin */
1752         for (i = 0; i < n_callee_saves; ++i) {
1753                 const arch_register_t *reg   = callee_saves[i];
1754                 ir_node               *value = be_prolog_get_reg_value(abihelper, reg);
1755                 be_epilog_add_reg(abihelper, reg, 0, value);
1756         }
1757
1758         /* create the barrier before the epilog code */
1759         be_epilog_create_barrier(abihelper, new_block);
1760
1761         /* epilog code: an incsp */
1762         sp_proj = be_epilog_get_reg_value(abihelper, sp_reg);
1763         incsp   = be_new_IncSP(sp_reg, new_block, sp_proj,
1764                                BE_STACK_FRAME_SIZE_SHRINK, 0);
1765         be_epilog_set_reg_value(abihelper, sp_reg, incsp);
1766
1767         bereturn = be_epilog_create_return(abihelper, dbgi, new_block);
1768
1769         return bereturn;
1770 }
1771
1772
1773 static ir_node *gen_Call(ir_node *node)
1774 {
1775         ir_graph             *irg          = get_irn_irg(node);
1776         ir_node              *callee       = get_Call_ptr(node);
1777         ir_node              *block        = get_nodes_block(node);
1778         ir_node              *new_block    = be_transform_node(block);
1779         ir_node              *mem          = get_Call_mem(node);
1780         ir_node              *new_mem      = be_transform_node(mem);
1781         dbg_info             *dbgi         = get_irn_dbg_info(node);
1782         ir_type              *type         = get_Call_type(node);
1783         calling_convention_t *cconv        = arm_decide_calling_convention(type);
1784         int                   n_params     = get_Call_n_params(node);
1785         int                   n_param_regs = sizeof(param_regs)/sizeof(param_regs[0]);
1786         /* max inputs: memory, callee, register arguments */
1787         int                   max_inputs   = 2 + n_param_regs;
1788         ir_node             **in           = ALLOCAN(ir_node*, max_inputs);
1789         ir_node             **sync_ins     = ALLOCAN(ir_node*, max_inputs);
1790         struct obstack       *obst         = be_get_be_obst(irg);
1791         const arch_register_req_t **in_req
1792                 = OALLOCNZ(obst, const arch_register_req_t*, max_inputs);
1793         int                   in_arity     = 0;
1794         int                   sync_arity   = 0;
1795         int                   n_caller_saves
1796                 = sizeof(caller_saves)/sizeof(caller_saves[0]);
1797         ir_entity            *entity       = NULL;
1798         ir_node              *incsp        = NULL;
1799         int                   mem_pos;
1800         ir_node              *res;
1801         int                   p;
1802         int                   o;
1803         int                   out_arity;
1804
1805         assert(n_params == get_method_n_params(type));
1806
1807         /* construct arguments */
1808
1809         /* memory input */
1810         in_req[in_arity] = arch_no_register_req;
1811         mem_pos          = in_arity;
1812         ++in_arity;
1813         /* parameters */
1814         for (p = 0; p < n_params; ++p) {
1815                 ir_node                  *value      = get_Call_param(node, p);
1816                 ir_node                  *new_value  = be_transform_node(value);
1817                 ir_node                  *new_value1 = NULL;
1818                 const reg_or_stackslot_t *param      = &cconv->parameters[p];
1819                 ir_type                  *param_type = get_method_param_type(type, p);
1820                 ir_mode                  *mode       = get_type_mode(param_type);
1821                 ir_node                  *str;
1822
1823                 if (mode_is_float(mode) && param->reg0 != NULL) {
1824                         unsigned size_bits = get_mode_size_bits(mode);
1825                         if (size_bits == 64) {
1826                                 double_to_ints(dbgi, new_block, new_value, &new_value,
1827                                                &new_value1);
1828                         } else {
1829                                 assert(size_bits == 32);
1830                                 new_value = float_to_int(dbgi, new_block, new_value);
1831                         }
1832                 }
1833
1834                 /* put value into registers */
1835                 if (param->reg0 != NULL) {
1836                         in[in_arity]     = new_value;
1837                         in_req[in_arity] = param->reg0->single_req;
1838                         ++in_arity;
1839                         if (new_value1 == NULL)
1840                                 continue;
1841                 }
1842                 if (param->reg1 != NULL) {
1843                         assert(new_value1 != NULL);
1844                         in[in_arity]     = new_value1;
1845                         in_req[in_arity] = param->reg1->single_req;
1846                         ++in_arity;
1847                         continue;
1848                 }
1849
1850                 /* we need a store if we're here */
1851                 if (new_value1 != NULL) {
1852                         new_value = new_value1;
1853                         mode      = mode_gp;
1854                 }
1855
1856                 /* create a parameter frame if necessary */
1857                 if (incsp == NULL) {
1858                         ir_node *new_frame = get_stack_pointer_for(node);
1859                         incsp = be_new_IncSP(sp_reg, new_block, new_frame,
1860                                                                  cconv->param_stack_size, 1);
1861                 }
1862                 if (mode_is_float(mode)) {
1863                         str = new_bd_arm_Stf(dbgi, new_block, incsp, new_value, new_mem,
1864                                              mode, NULL, 0, param->offset, true);
1865                 } else {
1866                         str = new_bd_arm_Str(dbgi, new_block, incsp, new_value, new_mem,
1867                                                                  mode, NULL, 0, param->offset, true);
1868                 }
1869                 sync_ins[sync_arity++] = str;
1870         }
1871         assert(in_arity <= max_inputs);
1872
1873         /* construct memory input */
1874         if (sync_arity == 0) {
1875                 in[mem_pos] = new_mem;
1876         } else if (sync_arity == 1) {
1877                 in[mem_pos] = sync_ins[0];
1878         } else {
1879                 in[mem_pos] = new_rd_Sync(NULL, new_block, sync_arity, sync_ins);
1880         }
1881
1882         /* TODO: use a generic symconst matcher here */
1883         if (is_SymConst(callee)) {
1884                 entity = get_SymConst_entity(callee);
1885         } else {
1886                 /* TODO: finish load matcher here */
1887 #if 0
1888                 /* callee */
1889                 if (is_Proj(callee) && is_Load(get_Proj_pred(callee))) {
1890                         ir_node *load    = get_Proj_pred(callee);
1891                         ir_node *ptr     = get_Load_ptr(load);
1892                         ir_node *new_ptr = be_transform_node(ptr);
1893                         ir_node *mem     = get_Load_mem(load);
1894                         ir_node *new_mem = be_transform_node(mem);
1895                         ir_mode *mode    = get_Load_mode(node);
1896
1897                 } else {
1898 #endif
1899                         in[in_arity]     = be_transform_node(callee);
1900                         in_req[in_arity] = arm_reg_classes[CLASS_arm_gp].class_req;
1901                         ++in_arity;
1902                 //}
1903         }
1904
1905         /* outputs:
1906          *  - memory
1907          *  - caller saves
1908          */
1909         out_arity = 1 + n_caller_saves;
1910
1911         if (entity != NULL) {
1912                 /* TODO: use a generic symconst matcher here
1913                  * so we can also handle entity+offset, etc. */
1914                 res = new_bd_arm_Bl(dbgi, new_block, in_arity, in, out_arity,entity, 0);
1915         } else {
1916                 /* TODO:
1917                  * - use a proper shifter_operand matcher
1918                  * - we could also use LinkLdrPC
1919                  */
1920                 res = new_bd_arm_LinkMovPC(dbgi, new_block, in_arity, in, out_arity,
1921                                            ARM_SHF_REG, 0, 0);
1922         }
1923
1924         if (incsp != NULL) {
1925                 /* IncSP to destroy the call stackframe */
1926                 incsp = be_new_IncSP(sp_reg, new_block, incsp, -cconv->param_stack_size,
1927                                      0);
1928                 /* if we are the last IncSP producer in a block then we have to keep
1929                  * the stack value.
1930                  * Note: This here keeps all producers which is more than necessary */
1931                 add_irn_dep(incsp, res);
1932                 keep_alive(incsp);
1933
1934                 pmap_insert(node_to_stack, node, incsp);
1935         }
1936
1937         set_arm_in_req_all(res, in_req);
1938
1939         /* create output register reqs */
1940         arch_set_out_register_req(res, 0, arch_no_register_req);
1941         for (o = 0; o < n_caller_saves; ++o) {
1942                 const arch_register_t *reg = caller_saves[o];
1943                 arch_set_out_register_req(res, o+1, reg->single_req);
1944         }
1945
1946         /* copy pinned attribute */
1947         set_irn_pinned(res, get_irn_pinned(node));
1948
1949         arm_free_calling_convention(cconv);
1950         return res;
1951 }
1952
1953 static ir_node *gen_Sel(ir_node *node)
1954 {
1955         dbg_info  *dbgi      = get_irn_dbg_info(node);
1956         ir_node   *block     = get_nodes_block(node);
1957         ir_node   *new_block = be_transform_node(block);
1958         ir_node   *ptr       = get_Sel_ptr(node);
1959         ir_node   *new_ptr   = be_transform_node(ptr);
1960         ir_entity *entity    = get_Sel_entity(node);
1961
1962         /* must be the frame pointer all other sels must have been lowered
1963          * already */
1964         assert(is_Proj(ptr) && is_Start(get_Proj_pred(ptr)));
1965         /* we should not have value types from parameters anymore - they should be
1966            lowered */
1967         assert(get_entity_owner(entity) !=
1968                         get_method_value_param_type(get_entity_type(get_irg_entity(get_irn_irg(node)))));
1969
1970         return new_bd_arm_FrameAddr(dbgi, new_block, new_ptr, entity, 0);
1971 }
1972
1973 /**
1974  * Change some phi modes
1975  */
1976 static ir_node *gen_Phi(ir_node *node)
1977 {
1978         const arch_register_req_t *req;
1979         ir_node  *block = be_transform_node(get_nodes_block(node));
1980         ir_graph *irg   = current_ir_graph;
1981         dbg_info *dbgi  = get_irn_dbg_info(node);
1982         ir_mode  *mode  = get_irn_mode(node);
1983         ir_node  *phi;
1984
1985         if (mode_needs_gp_reg(mode)) {
1986                 /* we shouldn't have any 64bit stuff around anymore */
1987                 assert(get_mode_size_bits(mode) <= 32);
1988                 /* all integer operations are on 32bit registers now */
1989                 mode = mode_Iu;
1990                 req  = arm_reg_classes[CLASS_arm_gp].class_req;
1991         } else {
1992                 req = arch_no_register_req;
1993         }
1994
1995         /* phi nodes allow loops, so we use the old arguments for now
1996          * and fix this later */
1997         phi = new_ir_node(dbgi, irg, block, op_Phi, mode, get_irn_arity(node),
1998                           get_irn_in(node) + 1);
1999         copy_node_attr(irg, node, phi);
2000         be_duplicate_deps(node, phi);
2001
2002         arch_set_out_register_req(phi, 0, req);
2003
2004         be_enqueue_preds(node);
2005
2006         return phi;
2007 }
2008
2009
2010 /**
2011  * Enters all transform functions into the generic pointer
2012  */
2013 static void arm_register_transformers(void)
2014 {
2015         be_start_transform_setup();
2016
2017         be_set_transform_function(op_Add,      gen_Add);
2018         be_set_transform_function(op_And,      gen_And);
2019         be_set_transform_function(op_Call,     gen_Call);
2020         be_set_transform_function(op_Cmp,      gen_Cmp);
2021         be_set_transform_function(op_Cond,     gen_Cond);
2022         be_set_transform_function(op_Const,    gen_Const);
2023         be_set_transform_function(op_Conv,     gen_Conv);
2024         be_set_transform_function(op_CopyB,    gen_CopyB);
2025         be_set_transform_function(op_Eor,      gen_Eor);
2026         be_set_transform_function(op_Jmp,      gen_Jmp);
2027         be_set_transform_function(op_Load,     gen_Load);
2028         be_set_transform_function(op_Minus,    gen_Minus);
2029         be_set_transform_function(op_Mul,      gen_Mul);
2030         be_set_transform_function(op_Not,      gen_Not);
2031         be_set_transform_function(op_Or,       gen_Or);
2032         be_set_transform_function(op_Phi,      gen_Phi);
2033         be_set_transform_function(op_Proj,     gen_Proj);
2034         be_set_transform_function(op_Quot,     gen_Quot);
2035         be_set_transform_function(op_Return,   gen_Return);
2036         be_set_transform_function(op_Rotl,     gen_Rotl);
2037         be_set_transform_function(op_Sel,      gen_Sel);
2038         be_set_transform_function(op_Shl,      gen_Shl);
2039         be_set_transform_function(op_Shr,      gen_Shr);
2040         be_set_transform_function(op_Shrs,     gen_Shrs);
2041         be_set_transform_function(op_Start,    gen_Start);
2042         be_set_transform_function(op_Store,    gen_Store);
2043         be_set_transform_function(op_Sub,      gen_Sub);
2044         be_set_transform_function(op_SymConst, gen_SymConst);
2045         be_set_transform_function(op_Unknown,  gen_Unknown);
2046 }
2047
2048 /**
2049  * Initialize fpa Immediate support.
2050  */
2051 static void arm_init_fpa_immediate(void)
2052 {
2053         /* 0, 1, 2, 3, 4, 5, 10, or 0.5. */
2054         fpa_imm[0][fpa_null]  = get_mode_null(mode_F);
2055         fpa_imm[0][fpa_one]   = get_mode_one(mode_F);
2056         fpa_imm[0][fpa_two]   = new_tarval_from_str("2", 1, mode_F);
2057         fpa_imm[0][fpa_three] = new_tarval_from_str("3", 1, mode_F);
2058         fpa_imm[0][fpa_four]  = new_tarval_from_str("4", 1, mode_F);
2059         fpa_imm[0][fpa_five]  = new_tarval_from_str("5", 1, mode_F);
2060         fpa_imm[0][fpa_ten]   = new_tarval_from_str("10", 2, mode_F);
2061         fpa_imm[0][fpa_half]  = new_tarval_from_str("0.5", 3, mode_F);
2062
2063         fpa_imm[1][fpa_null]  = get_mode_null(mode_D);
2064         fpa_imm[1][fpa_one]   = get_mode_one(mode_D);
2065         fpa_imm[1][fpa_two]   = new_tarval_from_str("2", 1, mode_D);
2066         fpa_imm[1][fpa_three] = new_tarval_from_str("3", 1, mode_D);
2067         fpa_imm[1][fpa_four]  = new_tarval_from_str("4", 1, mode_D);
2068         fpa_imm[1][fpa_five]  = new_tarval_from_str("5", 1, mode_D);
2069         fpa_imm[1][fpa_ten]   = new_tarval_from_str("10", 2, mode_D);
2070         fpa_imm[1][fpa_half]  = new_tarval_from_str("0.5", 3, mode_D);
2071
2072         fpa_imm[2][fpa_null]  = get_mode_null(mode_E);
2073         fpa_imm[2][fpa_one]   = get_mode_one(mode_E);
2074         fpa_imm[2][fpa_two]   = new_tarval_from_str("2", 1, mode_E);
2075         fpa_imm[2][fpa_three] = new_tarval_from_str("3", 1, mode_E);
2076         fpa_imm[2][fpa_four]  = new_tarval_from_str("4", 1, mode_E);
2077         fpa_imm[2][fpa_five]  = new_tarval_from_str("5", 1, mode_E);
2078         fpa_imm[2][fpa_ten]   = new_tarval_from_str("10", 2, mode_E);
2079         fpa_imm[2][fpa_half]  = new_tarval_from_str("0.5", 3, mode_E);
2080 }
2081
2082 /**
2083  * Transform a Firm graph into an ARM graph.
2084  */
2085 void arm_transform_graph(arm_code_gen_t *cg)
2086 {
2087         static int imm_initialized = 0;
2088         ir_graph  *irg             = cg->irg;
2089         ir_entity *entity          = get_irg_entity(irg);
2090         ir_type   *frame_type;
2091
2092         mode_gp = mode_Iu;
2093         mode_fp = mode_E;
2094
2095         if (! imm_initialized) {
2096                 arm_init_fpa_immediate();
2097                 imm_initialized = 1;
2098         }
2099         arm_register_transformers();
2100         env_cg = cg;
2101
2102         node_to_stack = pmap_create();
2103
2104         assert(abihelper == NULL);
2105         abihelper = be_abihelper_prepare(irg);
2106         be_collect_stacknodes(abihelper);
2107         assert(cconv == NULL);
2108         cconv = arm_decide_calling_convention(get_entity_type(entity));
2109         create_stacklayout(irg);
2110
2111         be_transform_graph(cg->irg, NULL);
2112
2113         be_abihelper_finish(abihelper);
2114         abihelper = NULL;
2115
2116         arm_free_calling_convention(cconv);
2117         cconv = NULL;
2118
2119         frame_type = get_irg_frame_type(irg);
2120         if (get_type_state(frame_type) == layout_undefined) {
2121                 default_layout_compound_type(frame_type);
2122         }
2123
2124         pmap_destroy(node_to_stack);
2125         node_to_stack = NULL;
2126
2127         be_add_missing_keeps(irg);
2128 }
2129
2130 void arm_init_transform(void)
2131 {
2132         FIRM_DBG_REGISTER(dbg, "firm.be.arm.transform");
2133 }