nsz Git - libfirm/blob - ir/be/arm/arm_transform.c

   1 /*
   2  * Copyright (C) 1995-2010 University of Karlsruhe.  All right reserved.
   3  *
   4  * This file is part of libFirm.
   5  *
   6  * This file may be distributed and/or modified under the terms of the
   7  * GNU General Public License version 2 as published by the Free Software
   8  * Foundation and appearing in the file LICENSE.GPL included in the
   9  * packaging of this file.
  10  *
  11  * Licensees holding valid libFirm Professional Edition licenses may use
  12  * this file in accordance with the libFirm Commercial License.
  13  * Agreement provided with the Software.
  14  *
  15  * This file is provided AS IS with NO WARRANTY OF ANY KIND, INCLUDING THE
  16  * WARRANTY OF DESIGN, MERCHANTABILITY AND FITNESS FOR A PARTICULAR
  17  * PURPOSE.
  18  */
  19
  20 /**
  21  * @file
  22  * @brief   The codegenerator (transform FIRM into arm FIRM)
  23  * @author  Matthias Braun, Oliver Richter, Tobias Gneist, Michael Beck
  24  * @version $Id$
  25  */
  26 #include "config.h"
  27
  28 #include "irnode_t.h"
  29 #include "irgraph_t.h"
  30 #include "irmode_t.h"
  31 #include "irgmod.h"
  32 #include "iredges.h"
  33 #include "ircons.h"
  34 #include "irprintf.h"
  35 #include "dbginfo.h"
  36 #include "iropt_t.h"
  37 #include "debug.h"
  38 #include "error.h"
  39
  40 #include "../benode.h"
  41 #include "../beirg.h"
  42 #include "../beutil.h"
  43 #include "../betranshlp.h"
  44 #include "../beabihelper.h"
  45 #include "../beabi.h"
  46
  47 #include "bearch_arm_t.h"
  48 #include "arm_nodes_attr.h"
  49 #include "arm_transform.h"
  50 #include "arm_optimize.h"
  51 #include "arm_new_nodes.h"
  52 #include "arm_map_regs.h"
  53 #include "arm_cconv.h"
  54
  55 #include "gen_arm_regalloc_if.h"
  56
  57 #include <limits.h>
  58
  59 DEBUG_ONLY(static firm_dbg_module_t *dbg = NULL;)
  60
  61 static const arch_register_t *sp_reg = &arm_registers[REG_SP];
  62 static ir_mode               *mode_gp;
  63 static ir_mode               *mode_fp;
  64 static beabi_helper_env_t    *abihelper;
  65 static calling_convention_t  *cconv = NULL;
  66 static arm_isa_t             *isa;
  67
  68 static pmap                  *node_to_stack;
  69
  70 static bool mode_needs_gp_reg(ir_mode *mode)
  71 {
  72         return mode_is_int(mode) || mode_is_reference(mode);
  73 }
  74
  75 /**
  76  * create firm graph for a constant
  77  */
  78 static ir_node *create_const_graph_value(dbg_info *dbgi, ir_node *block,
  79                                          unsigned int value)
  80 {
  81         ir_node *result;
  82         arm_vals v, vn;
  83         int cnt;
  84
  85         /* We only have 8 bit immediates. So we possibly have to combine several
  86          * operations to construct the desired value.
  87          *
  88          * we can either create the value by adding bits to 0 or by removing bits
  89          * from an register with all bits set. Try which alternative needs fewer
  90          * operations */
  91         arm_gen_vals_from_word(value, &v);
  92         arm_gen_vals_from_word(~value, &vn);
  93
  94         if (vn.ops < v.ops) {
  95                 /* remove bits */
  96                 result = new_bd_arm_Mvn_imm(dbgi, block, vn.values[0], vn.rors[0]);
  97                 be_dep_on_frame(result);
  98
  99                 for (cnt = 1; cnt < vn.ops; ++cnt) {
 100                         result = new_bd_arm_Bic_imm(dbgi, block, result,
 101                                                     vn.values[cnt], vn.rors[cnt]);
 102                 }
 103         } else {
 104                 /* add bits */
 105                 result = new_bd_arm_Mov_imm(dbgi, block, v.values[0], v.rors[0]);
 106                 be_dep_on_frame(result);
 107
 108                 for (cnt = 1; cnt < v.ops; ++cnt) {
 109                         result = new_bd_arm_Or_imm(dbgi, block, result,
 110                                                    v.values[cnt], v.rors[cnt]);
 111                 }
 112         }
 113         return result;
 114 }
 115
 116 /**
 117  * Create a DAG constructing a given Const.
 118  *
 119  * @param irn  a Firm const
 120  */
 121 static ir_node *create_const_graph(ir_node *irn, ir_node *block)
 122 {
 123         ir_tarval *tv   = get_Const_tarval(irn);
 124         ir_mode   *mode = get_tarval_mode(tv);
 125         unsigned   value;
 126
 127         if (mode_is_reference(mode)) {
 128                 /* ARM is 32bit, so we can safely convert a reference tarval into Iu */
 129                 assert(get_mode_size_bits(mode) == get_mode_size_bits(mode_Iu));
 130                 tv = tarval_convert_to(tv, mode_Iu);
 131         }
 132         value = get_tarval_long(tv);
 133         return create_const_graph_value(get_irn_dbg_info(irn), block, value);
 134 }
 135
 136 /**
 137  * Create an And that will zero out upper bits.
 138  *
 139  * @param dbgi     debug info
 140  * @param block    the basic block
 141  * @param op       the original node
 142  * param src_bits  number of lower bits that will remain
 143  */
 144 static ir_node *gen_zero_extension(dbg_info *dbgi, ir_node *block, ir_node *op,
 145                                    int src_bits)
 146 {
 147         if (src_bits == 8) {
 148                 return new_bd_arm_And_imm(dbgi, block, op, 0xFF, 0);
 149         } else if (src_bits == 16) {
 150                 ir_node *lshift = new_bd_arm_Mov_reg_shift_imm(dbgi, block, op, ARM_SHF_LSL_IMM, 16);
 151                 ir_node *rshift = new_bd_arm_Mov_reg_shift_imm(dbgi, block, lshift, ARM_SHF_LSR_IMM, 16);
 152                 return rshift;
 153         } else {
 154                 panic("zero extension only supported for 8 and 16 bits");
 155         }
 156 }
 157
 158 /**
 159  * Generate code for a sign extension.
 160  */
 161 static ir_node *gen_sign_extension(dbg_info *dbgi, ir_node *block, ir_node *op,
 162                                    int src_bits)
 163 {
 164         int shift_width = 32 - src_bits;
 165         ir_node *lshift_node = new_bd_arm_Mov_reg_shift_imm(dbgi, block, op, ARM_SHF_LSL_IMM, shift_width);
 166         ir_node *rshift_node = new_bd_arm_Mov_reg_shift_imm(dbgi, block, lshift_node, ARM_SHF_ASR_IMM, shift_width);
 167         return rshift_node;
 168 }
 169
 170 static ir_node *gen_extension(dbg_info *dbgi, ir_node *block, ir_node *op,
 171                               ir_mode *orig_mode)
 172 {
 173         int bits = get_mode_size_bits(orig_mode);
 174         if (bits == 32)
 175                 return op;
 176
 177         if (mode_is_signed(orig_mode)) {
 178                 return gen_sign_extension(dbgi, block, op, bits);
 179         } else {
 180                 return gen_zero_extension(dbgi, block, op, bits);
 181         }
 182 }
 183
 184 /**
 185  * returns true if it is assured, that the upper bits of a node are "clean"
 186  * which means for a 16 or 8 bit value, that the upper bits in the register
 187  * are 0 for unsigned and a copy of the last significant bit for signed
 188  * numbers.
 189  */
 190 static bool upper_bits_clean(ir_node *transformed_node, ir_mode *mode)
 191 {
 192         (void) transformed_node;
 193         (void) mode;
 194         /* TODO */
 195         return false;
 196 }
 197
 198 /**
 199  * Transforms a Conv node.
 200  *
 201  * @return The created ia32 Conv node
 202  */
 203 static ir_node *gen_Conv(ir_node *node)
 204 {
 205         ir_node  *block    = be_transform_node(get_nodes_block(node));
 206         ir_node  *op       = get_Conv_op(node);
 207         ir_node  *new_op   = be_transform_node(op);
 208         ir_mode  *src_mode = get_irn_mode(op);
 209         ir_mode  *dst_mode = get_irn_mode(node);
 210         dbg_info *dbg      = get_irn_dbg_info(node);
 211
 212         if (src_mode == dst_mode)
 213                 return new_op;
 214
 215         if (mode_is_float(src_mode) || mode_is_float(dst_mode)) {
 216                 if (USE_FPA(isa)) {
 217                         if (mode_is_float(src_mode)) {
 218                                 if (mode_is_float(dst_mode)) {
 219                                         /* from float to float */
 220                                         return new_bd_arm_Mvf(dbg, block, new_op, dst_mode);
 221                                 } else {
 222                                         /* from float to int */
 223                                         panic("TODO");
 224                                 }
 225                         } else {
 226                                 /* from int to float */
 227                                 if (!mode_is_signed(src_mode)) {
 228                                         panic("TODO");
 229                                 } else {
 230                                         return new_bd_arm_FltX(dbg, block, new_op, dst_mode);
 231                                 }
 232                         }
 233                 } else if (USE_VFP(isa)) {
 234                         panic("VFP not supported yet");
 235                 } else {
 236                         panic("Softfloat not supported yet");
 237                 }
 238         } else { /* complete in gp registers */
 239                 int src_bits = get_mode_size_bits(src_mode);
 240                 int dst_bits = get_mode_size_bits(dst_mode);
 241                 int min_bits;
 242                 ir_mode *min_mode;
 243
 244                 if (src_bits == dst_bits) {
 245                         /* kill unnecessary conv */
 246                         return new_op;
 247                 }
 248
 249                 if (src_bits < dst_bits) {
 250                         min_bits = src_bits;
 251                         min_mode = src_mode;
 252                 } else {
 253                         min_bits = dst_bits;
 254                         min_mode = dst_mode;
 255                 }
 256
 257                 if (upper_bits_clean(new_op, min_mode)) {
 258                         return new_op;
 259                 }
 260
 261                 if (mode_is_signed(min_mode)) {
 262                         return gen_sign_extension(dbg, block, new_op, min_bits);
 263                 } else {
 264                         return gen_zero_extension(dbg, block, new_op, min_bits);
 265                 }
 266         }
 267 }
 268
 269 typedef struct {
 270         unsigned char  imm_8;
 271         unsigned char  rot;
 272 } arm_immediate_t;
 273
 274 static bool try_encode_as_immediate(const ir_node *node, arm_immediate_t *res)
 275 {
 276         unsigned val, low_pos, high_pos;
 277
 278         if (!is_Const(node))
 279                 return false;
 280
 281         val = get_tarval_long(get_Const_tarval(node));
 282
 283         if (val == 0) {
 284                 res->imm_8 = 0;
 285                 res->rot   = 0;
 286                 return true;
 287         }
 288         if (val <= 0xff) {
 289                 res->imm_8 = val;
 290                 res->rot   = 0;
 291                 return true;
 292         }
 293         /* arm allows to use to rotate an 8bit immediate value by a multiple of 2
 294            (= 0, 2, 4, 6, ...).
 295            So we determine the smallest even position with a bit set
 296            and the highest even position with no bit set anymore.
 297            If the difference between these 2 is <= 8, then we can encode the value
 298            as immediate.
 299          */
 300         low_pos  = ntz(val) & ~1u;
 301         high_pos = (32-nlz(val)+1) & ~1u;
 302
 303         if (high_pos - low_pos <= 8) {
 304                 res->imm_8 = val >> low_pos;
 305                 res->rot   = 32 - low_pos;
 306                 return true;
 307         }
 308
 309         if (high_pos > 24) {
 310                 res->rot = 34 - high_pos;
 311                 val      = val >> (32-res->rot) | val << (res->rot);
 312                 if (val <= 0xff) {
 313                         res->imm_8 = val;
 314                         return true;
 315                 }
 316         }
 317
 318         return false;
 319 }
 320
 321 static bool is_downconv(const ir_node *node)
 322 {
 323         ir_mode *src_mode;
 324         ir_mode *dest_mode;
 325
 326         if (!is_Conv(node))
 327                 return false;
 328
 329         /* we only want to skip the conv when we're the only user
 330          * (not optimal but for now...)
 331          */
 332         if (get_irn_n_edges(node) > 1)
 333                 return false;
 334
 335         src_mode  = get_irn_mode(get_Conv_op(node));
 336         dest_mode = get_irn_mode(node);
 337         return
 338                 mode_needs_gp_reg(src_mode)  &&
 339                 mode_needs_gp_reg(dest_mode) &&
 340                 get_mode_size_bits(dest_mode) <= get_mode_size_bits(src_mode);
 341 }
 342
 343 static ir_node *arm_skip_downconv(ir_node *node)
 344 {
 345         while (is_downconv(node))
 346                 node = get_Conv_op(node);
 347         return node;
 348 }
 349
 350 typedef enum {
 351         MATCH_NONE         = 0,
 352         MATCH_COMMUTATIVE  = 1 << 0,  /**< commutative node */
 353         MATCH_REVERSE      = 1 << 1,  /**< support reverse opcode */
 354         MATCH_SIZE_NEUTRAL = 1 << 2,
 355         MATCH_SKIP_NOT     = 1 << 3,  /**< skip Not on ONE input */
 356 } match_flags_t;
 357 ENUM_BITSET(match_flags_t)
 358
 359 /**
 360  * possible binop constructors.
 361  */
 362 typedef struct arm_binop_factory_t {
 363         /** normal reg op reg operation. */
 364         ir_node *(*new_binop_reg)(dbg_info *dbgi, ir_node *block, ir_node *op1, ir_node *op2);
 365         /** normal reg op imm operation. */
 366         ir_node *(*new_binop_imm)(dbg_info *dbgi, ir_node *block, ir_node *op1, unsigned char imm8, unsigned char imm_rot);
 367         /** barrel shifter reg op (reg shift reg operation. */
 368         ir_node *(*new_binop_reg_shift_reg)(dbg_info *dbgi, ir_node *block, ir_node *left, ir_node *right, ir_node *shift, arm_shift_modifier_t shift_modifier);
 369         /** barrel shifter reg op (reg shift imm operation. */
 370         ir_node *(*new_binop_reg_shift_imm)(dbg_info *dbgi, ir_node *block, ir_node *left, ir_node *right, arm_shift_modifier_t shift_modifier, unsigned shift_immediate);
 371 } arm_binop_factory_t;
 372
 373 static ir_node *gen_int_binop(ir_node *node, match_flags_t flags,
 374                 const arm_binop_factory_t *factory)
 375 {
 376         ir_node  *block   = be_transform_node(get_nodes_block(node));
 377         ir_node  *op1     = get_binop_left(node);
 378         ir_node  *new_op1;
 379         ir_node  *op2     = get_binop_right(node);
 380         ir_node  *new_op2;
 381         dbg_info *dbgi    = get_irn_dbg_info(node);
 382         arm_immediate_t imm;
 383
 384         if (flags & MATCH_SKIP_NOT) {
 385                 if (is_Not(op1))
 386                         op1 = get_Not_op(op1);
 387                 else if (is_Not(op2))
 388                         op2 = get_Not_op(op2);
 389                 else
 390                         panic("cannot execute MATCH_SKIP_NOT");
 391         }
 392         if (flags & MATCH_SIZE_NEUTRAL) {
 393                 op1 = arm_skip_downconv(op1);
 394                 op2 = arm_skip_downconv(op2);
 395         } else {
 396                 assert(get_mode_size_bits(get_irn_mode(node)) == 32);
 397         }
 398
 399         if (try_encode_as_immediate(op2, &imm)) {
 400                 ir_node *new_op1 = be_transform_node(op1);
 401                 return factory->new_binop_imm(dbgi, block, new_op1, imm.imm_8, imm.rot);
 402         }
 403         new_op2 = be_transform_node(op2);
 404     if ((flags & (MATCH_COMMUTATIVE|MATCH_REVERSE)) && try_encode_as_immediate(op1, &imm)) {
 405                 if (flags & MATCH_REVERSE)
 406                         return factory[1].new_binop_imm(dbgi, block, new_op2, imm.imm_8, imm.rot);
 407                 else
 408                         return factory[0].new_binop_imm(dbgi, block, new_op2, imm.imm_8, imm.rot);
 409         }
 410         new_op1 = be_transform_node(op1);
 411
 412         /* check if we can fold in a Mov */
 413         if (is_arm_Mov(new_op2)) {
 414                 const arm_shifter_operand_t *attr = get_arm_shifter_operand_attr_const(new_op2);
 415
 416                 switch (attr->shift_modifier) {
 417                 case ARM_SHF_IMM:
 418                 case ARM_SHF_ASR_IMM:
 419                 case ARM_SHF_LSL_IMM:
 420                 case ARM_SHF_LSR_IMM:
 421                 case ARM_SHF_ROR_IMM:
 422                         if (factory->new_binop_reg_shift_imm) {
 423                                 ir_node *mov_op = get_irn_n(new_op2, 0);
 424                                 return factory->new_binop_reg_shift_imm(dbgi, block, new_op1, mov_op,
 425                                         attr->shift_modifier, attr->shift_immediate);
 426                         }
 427                         break;
 428
 429                 case ARM_SHF_ASR_REG:
 430                 case ARM_SHF_LSL_REG:
 431                 case ARM_SHF_LSR_REG:
 432                 case ARM_SHF_ROR_REG:
 433                         if (factory->new_binop_reg_shift_reg) {
 434                                 ir_node *mov_op  = get_irn_n(new_op2, 0);
 435                                 ir_node *mov_sft = get_irn_n(new_op2, 1);
 436                                 return factory->new_binop_reg_shift_reg(dbgi, block, new_op1, mov_op, mov_sft,
 437                                         attr->shift_modifier);
 438                         }
 439                         break;
 440                 case ARM_SHF_REG:
 441                 case ARM_SHF_RRX:
 442                         break;
 443                 case ARM_SHF_INVALID:
 444                         panic("invalid shift");
 445                 }
 446         }
 447         if ((flags & (MATCH_COMMUTATIVE|MATCH_REVERSE)) && is_arm_Mov(new_op1)) {
 448                 const arm_shifter_operand_t *attr = get_arm_shifter_operand_attr_const(new_op1);
 449                 int idx = flags & MATCH_REVERSE ? 1 : 0;
 450
 451                 switch (attr->shift_modifier) {
 452                 ir_node *mov_op, *mov_sft;
 453
 454                 case ARM_SHF_IMM:
 455                 case ARM_SHF_ASR_IMM:
 456                 case ARM_SHF_LSL_IMM:
 457                 case ARM_SHF_LSR_IMM:
 458                 case ARM_SHF_ROR_IMM:
 459                         if (factory[idx].new_binop_reg_shift_imm) {
 460                                 mov_op = get_irn_n(new_op1, 0);
 461                                 return factory[idx].new_binop_reg_shift_imm(dbgi, block, new_op2, mov_op,
 462                                         attr->shift_modifier, attr->shift_immediate);
 463                         }
 464                         break;
 465
 466                 case ARM_SHF_ASR_REG:
 467                 case ARM_SHF_LSL_REG:
 468                 case ARM_SHF_LSR_REG:
 469                 case ARM_SHF_ROR_REG:
 470                         if (factory[idx].new_binop_reg_shift_reg) {
 471                                 mov_op  = get_irn_n(new_op1, 0);
 472                                 mov_sft = get_irn_n(new_op1, 1);
 473                                 return factory[idx].new_binop_reg_shift_reg(dbgi, block, new_op2, mov_op, mov_sft,
 474                                         attr->shift_modifier);
 475                         }
 476                         break;
 477
 478                 case ARM_SHF_REG:
 479                 case ARM_SHF_RRX:
 480                         break;
 481                 case ARM_SHF_INVALID:
 482                         panic("invalid shift");
 483                 }
 484         }
 485         return factory->new_binop_reg(dbgi, block, new_op1, new_op2);
 486 }
 487
 488 /**
 489  * Creates an ARM Add.
 490  *
 491  * @return the created arm Add node
 492  */
 493 static ir_node *gen_Add(ir_node *node)
 494 {
 495         static const arm_binop_factory_t add_factory = {
 496                 new_bd_arm_Add_reg,
 497                 new_bd_arm_Add_imm,
 498                 new_bd_arm_Add_reg_shift_reg,
 499                 new_bd_arm_Add_reg_shift_imm
 500         };
 501
 502         ir_mode *mode = get_irn_mode(node);
 503
 504         if (mode_is_float(mode)) {
 505                 ir_node  *block   = be_transform_node(get_nodes_block(node));
 506                 ir_node  *op1     = get_Add_left(node);
 507                 ir_node  *op2     = get_Add_right(node);
 508                 dbg_info *dbgi    = get_irn_dbg_info(node);
 509                 ir_node  *new_op1 = be_transform_node(op1);
 510                 ir_node  *new_op2 = be_transform_node(op2);
 511                 if (USE_FPA(isa)) {
 512                         return new_bd_arm_Adf(dbgi, block, new_op1, new_op2, mode);
 513                 } else if (USE_VFP(isa)) {
 514                         assert(mode != mode_E && "IEEE Extended FP not supported");
 515                         panic("VFP not supported yet");
 516                 } else {
 517                         panic("Softfloat not supported yet");
 518                 }
 519         } else {
 520 #if 0
 521                 /* check for MLA */
 522                 if (is_arm_Mul(new_op1) && get_irn_n_edges(op1) == 1) {
 523                         new_op3 = new_op2;
 524                         new_op2 = get_irn_n(new_op1, 1);
 525                         new_op1 = get_irn_n(new_op1, 0);
 526
 527                         return new_bd_arm_Mla(dbgi, block, new_op1, new_op2, new_op3);
 528                 }
 529                 if (is_arm_Mul(new_op2) && get_irn_n_edges(op2) == 1) {
 530                         new_op3 = new_op1;
 531                         new_op1 = get_irn_n(new_op2, 0);
 532                         new_op2 = get_irn_n(new_op2, 1);
 533
 534                         return new_bd_arm_Mla(dbgi, block, new_op1, new_op2, new_op3);
 535                 }
 536 #endif
 537
 538                 return gen_int_binop(node, MATCH_COMMUTATIVE | MATCH_SIZE_NEUTRAL, &add_factory);
 539         }
 540 }
 541
 542 /**
 543  * Creates an ARM Mul.
 544  *
 545  * @return the created arm Mul node
 546  */
 547 static ir_node *gen_Mul(ir_node *node)
 548 {
 549         ir_node  *block   = be_transform_node(get_nodes_block(node));
 550         ir_node  *op1     = get_Mul_left(node);
 551         ir_node  *new_op1 = be_transform_node(op1);
 552         ir_node  *op2     = get_Mul_right(node);
 553         ir_node  *new_op2 = be_transform_node(op2);
 554         ir_mode  *mode    = get_irn_mode(node);
 555         dbg_info *dbg     = get_irn_dbg_info(node);
 556
 557         if (mode_is_float(mode)) {
 558                 if (USE_FPA(isa)) {
 559                         return new_bd_arm_Muf(dbg, block, new_op1, new_op2, mode);
 560                 } else if (USE_VFP(isa)) {
 561                         assert(mode != mode_E && "IEEE Extended FP not supported");
 562                         panic("VFP not supported yet");
 563                 } else {
 564                         panic("Softfloat not supported yet");
 565                 }
 566         }
 567         assert(mode_is_data(mode));
 568         return new_bd_arm_Mul(dbg, block, new_op1, new_op2);
 569 }
 570
 571 static ir_node *gen_Div(ir_node *node)
 572 {
 573         ir_node  *block   = be_transform_node(get_nodes_block(node));
 574         ir_node  *op1     = get_Div_left(node);
 575         ir_node  *new_op1 = be_transform_node(op1);
 576         ir_node  *op2     = get_Div_right(node);
 577         ir_node  *new_op2 = be_transform_node(op2);
 578         ir_mode  *mode    = get_Div_resmode(node);
 579         dbg_info *dbg     = get_irn_dbg_info(node);
 580
 581         assert(mode != mode_E && "IEEE Extended FP not supported");
 582         /* integer division should be replaced by builtin call */
 583         assert(mode_is_float(mode));
 584
 585         if (USE_FPA(isa)) {
 586                 return new_bd_arm_Dvf(dbg, block, new_op1, new_op2, mode);
 587         } else if (USE_VFP(isa)) {
 588                 assert(mode != mode_E && "IEEE Extended FP not supported");
 589                 panic("VFP not supported yet");
 590         } else {
 591                 panic("Softfloat not supported yet");
 592         }
 593 }
 594
 595 static ir_node *gen_And(ir_node *node)
 596 {
 597         static const arm_binop_factory_t and_factory = {
 598                 new_bd_arm_And_reg,
 599                 new_bd_arm_And_imm,
 600                 new_bd_arm_And_reg_shift_reg,
 601                 new_bd_arm_And_reg_shift_imm
 602         };
 603         static const arm_binop_factory_t bic_factory = {
 604                 new_bd_arm_Bic_reg,
 605                 new_bd_arm_Bic_imm,
 606                 new_bd_arm_Bic_reg_shift_reg,
 607                 new_bd_arm_Bic_reg_shift_imm
 608         };
 609
 610         /* check for and not */
 611         ir_node *left  = get_And_left(node);
 612         ir_node *right = get_And_right(node);
 613
 614         if (is_Not(left) || is_Not(right)) {
 615                 return gen_int_binop(node, MATCH_COMMUTATIVE | MATCH_SIZE_NEUTRAL | MATCH_SKIP_NOT,
 616                         &bic_factory);
 617         }
 618
 619         return gen_int_binop(node, MATCH_COMMUTATIVE | MATCH_SIZE_NEUTRAL, &and_factory);
 620 }
 621
 622 static ir_node *gen_Or(ir_node *node)
 623 {
 624         static const arm_binop_factory_t or_factory = {
 625                 new_bd_arm_Or_reg,
 626                 new_bd_arm_Or_imm,
 627                 new_bd_arm_Or_reg_shift_reg,
 628                 new_bd_arm_Or_reg_shift_imm
 629         };
 630
 631         return gen_int_binop(node, MATCH_COMMUTATIVE | MATCH_SIZE_NEUTRAL, &or_factory);
 632 }
 633
 634 static ir_node *gen_Eor(ir_node *node)
 635 {
 636         static const arm_binop_factory_t eor_factory = {
 637                 new_bd_arm_Eor_reg,
 638                 new_bd_arm_Eor_imm,
 639                 new_bd_arm_Eor_reg_shift_reg,
 640                 new_bd_arm_Eor_reg_shift_imm
 641         };
 642
 643         return gen_int_binop(node, MATCH_COMMUTATIVE | MATCH_SIZE_NEUTRAL, &eor_factory);
 644 }
 645
 646 static ir_node *gen_Sub(ir_node *node)
 647 {
 648         static const arm_binop_factory_t sub_rsb_factory[2] = {
 649                 {
 650                         new_bd_arm_Sub_reg,
 651                         new_bd_arm_Sub_imm,
 652                         new_bd_arm_Sub_reg_shift_reg,
 653                         new_bd_arm_Sub_reg_shift_imm
 654                 },
 655                 {
 656                         new_bd_arm_Rsb_reg,
 657                         new_bd_arm_Rsb_imm,
 658                         new_bd_arm_Rsb_reg_shift_reg,
 659                         new_bd_arm_Rsb_reg_shift_imm
 660                 }
 661         };
 662
 663         ir_node  *block   = be_transform_node(get_nodes_block(node));
 664         ir_node  *op1     = get_Sub_left(node);
 665         ir_node  *new_op1 = be_transform_node(op1);
 666         ir_node  *op2     = get_Sub_right(node);
 667         ir_node  *new_op2 = be_transform_node(op2);
 668         ir_mode  *mode    = get_irn_mode(node);
 669         dbg_info *dbgi    = get_irn_dbg_info(node);
 670
 671         if (mode_is_float(mode)) {
 672                 if (USE_FPA(isa)) {
 673                         return new_bd_arm_Suf(dbgi, block, new_op1, new_op2, mode);
 674                 } else if (USE_VFP(isa)) {
 675                         assert(mode != mode_E && "IEEE Extended FP not supported");
 676                         panic("VFP not supported yet");
 677                 } else {
 678                         panic("Softfloat not supported yet");
 679                 }
 680         } else {
 681                 return gen_int_binop(node, MATCH_SIZE_NEUTRAL | MATCH_REVERSE, sub_rsb_factory);
 682         }
 683 }
 684
 685 /**
 686  * Checks if a given value can be used as an immediate for the given
 687  * ARM shift mode.
 688  */
 689 static bool can_use_shift_constant(unsigned int val,
 690                                    arm_shift_modifier_t modifier)
 691 {
 692         if (val <= 31)
 693                 return true;
 694         if (val == 32 && modifier != ARM_SHF_LSL_REG && modifier != ARM_SHF_ROR_REG)
 695                 return true;
 696         return false;
 697 }
 698
 699 /**
 700  * generate an ARM shift instruction.
 701  *
 702  * @param node            the node
 703  * @param flags           matching flags
 704  * @param shift_modifier  initial encoding of the desired shift operation
 705  */
 706 static ir_node *make_shift(ir_node *node, match_flags_t flags,
 707                 arm_shift_modifier_t shift_modifier)
 708 {
 709         ir_node  *block = be_transform_node(get_nodes_block(node));
 710         ir_node  *op1   = get_binop_left(node);
 711         ir_node  *op2   = get_binop_right(node);
 712         dbg_info *dbgi  = get_irn_dbg_info(node);
 713         ir_node  *new_op1;
 714         ir_node  *new_op2;
 715
 716         if (flags & MATCH_SIZE_NEUTRAL) {
 717                 op1 = arm_skip_downconv(op1);
 718                 op2 = arm_skip_downconv(op2);
 719         }
 720
 721         new_op1 = be_transform_node(op1);
 722         if (is_Const(op2)) {
 723                 ir_tarval   *tv  = get_Const_tarval(op2);
 724                 unsigned int val = get_tarval_long(tv);
 725                 assert(tarval_is_long(tv));
 726                 if (can_use_shift_constant(val, shift_modifier)) {
 727                         switch (shift_modifier) {
 728                         case ARM_SHF_LSL_REG: shift_modifier = ARM_SHF_LSL_IMM; break;
 729                         case ARM_SHF_LSR_REG: shift_modifier = ARM_SHF_LSR_IMM; break;
 730                         case ARM_SHF_ASR_REG: shift_modifier = ARM_SHF_ASR_IMM; break;
 731                         case ARM_SHF_ROR_REG: shift_modifier = ARM_SHF_ROR_IMM; break;
 732                         default: panic("unexpected shift modifier");
 733                         }
 734                         return new_bd_arm_Mov_reg_shift_imm(dbgi, block, new_op1,
 735                                                             shift_modifier, val);
 736                 }
 737         }
 738
 739         new_op2 = be_transform_node(op2);
 740         return new_bd_arm_Mov_reg_shift_reg(dbgi, block, new_op1, new_op2,
 741                                             shift_modifier);
 742 }
 743
 744 static ir_node *gen_Shl(ir_node *node)
 745 {
 746         return make_shift(node, MATCH_SIZE_NEUTRAL, ARM_SHF_LSL_REG);
 747 }
 748
 749 static ir_node *gen_Shr(ir_node *node)
 750 {
 751         return make_shift(node, MATCH_NONE, ARM_SHF_LSR_REG);
 752 }
 753
 754 static ir_node *gen_Shrs(ir_node *node)
 755 {
 756         return make_shift(node, MATCH_NONE, ARM_SHF_ASR_REG);
 757 }
 758
 759 static ir_node *gen_Ror(ir_node *node, ir_node *op1, ir_node *op2)
 760 {
 761         ir_node  *block   = be_transform_node(get_nodes_block(node));
 762         ir_node  *new_op1 = be_transform_node(op1);
 763         dbg_info *dbgi    = get_irn_dbg_info(node);
 764         ir_node  *new_op2 = be_transform_node(op2);
 765
 766         return new_bd_arm_Mov_reg_shift_reg(dbgi, block, new_op1, new_op2,
 767                                             ARM_SHF_ROR_REG);
 768 }
 769
 770 static ir_node *gen_Rol(ir_node *node, ir_node *op1, ir_node *op2)
 771 {
 772         ir_node  *block   = be_transform_node(get_nodes_block(node));
 773         ir_node  *new_op1 = be_transform_node(op1);
 774         dbg_info *dbgi    = get_irn_dbg_info(node);
 775         ir_node  *new_op2 = be_transform_node(op2);
 776
 777         /* Note: there is no Rol on arm, we have to use Ror */
 778         new_op2 = new_bd_arm_Rsb_imm(dbgi, block, new_op2, 32, 0);
 779         return new_bd_arm_Mov_reg_shift_reg(dbgi, block, new_op1, new_op2,
 780                                             ARM_SHF_ROR_REG);
 781 }
 782
 783 static ir_node *gen_Rotl(ir_node *node)
 784 {
 785         ir_node *rotate = NULL;
 786         ir_node *op1    = get_Rotl_left(node);
 787         ir_node *op2    = get_Rotl_right(node);
 788
 789         /* Firm has only RotL, so we are looking for a right (op2)
 790            operand "-e+mode_size_bits" (it's an already modified "mode_size_bits-e",
 791            that means we can create a RotR. */
 792
 793         if (is_Add(op2)) {
 794                 ir_node *right = get_Add_right(op2);
 795                 if (is_Const(right)) {
 796                         ir_tarval *tv   = get_Const_tarval(right);
 797                         ir_mode   *mode = get_irn_mode(node);
 798                         long       bits = get_mode_size_bits(mode);
 799                         ir_node   *left = get_Add_left(op2);
 800
 801                         if (is_Minus(left) &&
 802                             tarval_is_long(tv)          &&
 803                             get_tarval_long(tv) == bits &&
 804                             bits                == 32)
 805                                 rotate = gen_Ror(node, op1, get_Minus_op(left));
 806                 }
 807         } else if (is_Sub(op2)) {
 808                 ir_node *left = get_Sub_left(op2);
 809                 if (is_Const(left)) {
 810                         ir_tarval *tv   = get_Const_tarval(left);
 811                         ir_mode   *mode = get_irn_mode(node);
 812                         long       bits = get_mode_size_bits(mode);
 813                         ir_node   *right = get_Sub_right(op2);
 814
 815                         if (tarval_is_long(tv)          &&
 816                             get_tarval_long(tv) == bits &&
 817                             bits                == 32)
 818                                 rotate = gen_Ror(node, op1, right);
 819                 }
 820         } else if (is_Const(op2)) {
 821                 ir_tarval *tv   = get_Const_tarval(op2);
 822                 ir_mode   *mode = get_irn_mode(node);
 823                 long       bits = get_mode_size_bits(mode);
 824
 825                 if (tarval_is_long(tv) && bits == 32) {
 826                         ir_node  *block   = be_transform_node(get_nodes_block(node));
 827                         ir_node  *new_op1 = be_transform_node(op1);
 828                         dbg_info *dbgi    = get_irn_dbg_info(node);
 829
 830                         bits = (bits - get_tarval_long(tv)) & 31;
 831                         rotate = new_bd_arm_Mov_reg_shift_imm(dbgi, block, new_op1, ARM_SHF_ROR_IMM, bits);
 832                 }
 833         }
 834
 835         if (rotate == NULL) {
 836                 rotate = gen_Rol(node, op1, op2);
 837         }
 838
 839         return rotate;
 840 }
 841
 842 static ir_node *gen_Not(ir_node *node)
 843 {
 844         ir_node  *block   = be_transform_node(get_nodes_block(node));
 845         ir_node  *op      = get_Not_op(node);
 846         ir_node  *new_op  = be_transform_node(op);
 847         dbg_info *dbgi    = get_irn_dbg_info(node);
 848
 849         /* check if we can fold in a Mov */
 850         if (is_arm_Mov(new_op)) {
 851                 const arm_shifter_operand_t *attr = get_arm_shifter_operand_attr_const(new_op);
 852
 853                 switch (attr->shift_modifier) {
 854                 ir_node *mov_op, *mov_sft;
 855
 856                 case ARM_SHF_IMM:
 857                 case ARM_SHF_ASR_IMM:
 858                 case ARM_SHF_LSL_IMM:
 859                 case ARM_SHF_LSR_IMM:
 860                 case ARM_SHF_ROR_IMM:
 861                         mov_op = get_irn_n(new_op, 0);
 862                         return new_bd_arm_Mvn_reg_shift_imm(dbgi, block, mov_op,
 863                                 attr->shift_modifier, attr->shift_immediate);
 864
 865                 case ARM_SHF_ASR_REG:
 866                 case ARM_SHF_LSL_REG:
 867                 case ARM_SHF_LSR_REG:
 868                 case ARM_SHF_ROR_REG:
 869                         mov_op  = get_irn_n(new_op, 0);
 870                         mov_sft = get_irn_n(new_op, 1);
 871                         return new_bd_arm_Mvn_reg_shift_reg(dbgi, block, mov_op, mov_sft,
 872                                 attr->shift_modifier);
 873
 874                 case ARM_SHF_REG:
 875                 case ARM_SHF_RRX:
 876                         break;
 877                 case ARM_SHF_INVALID:
 878                         panic("invalid shift");
 879                 }
 880         }
 881
 882         return new_bd_arm_Mvn_reg(dbgi, block, new_op);
 883 }
 884
 885 static ir_node *gen_Minus(ir_node *node)
 886 {
 887         ir_node  *block   = be_transform_node(get_nodes_block(node));
 888         ir_node  *op      = get_Minus_op(node);
 889         ir_node  *new_op  = be_transform_node(op);
 890         dbg_info *dbgi    = get_irn_dbg_info(node);
 891         ir_mode  *mode    = get_irn_mode(node);
 892
 893         if (mode_is_float(mode)) {
 894                 if (USE_FPA(isa)) {
 895                         return new_bd_arm_Mvf(dbgi, block, op, mode);
 896                 } else if (USE_VFP(isa)) {
 897                         assert(mode != mode_E && "IEEE Extended FP not supported");
 898                         panic("VFP not supported yet");
 899                 } else {
 900                         panic("Softfloat not supported yet");
 901                 }
 902         }
 903         assert(mode_is_data(mode));
 904         return new_bd_arm_Rsb_imm(dbgi, block, new_op, 0, 0);
 905 }
 906
 907 static ir_node *gen_Load(ir_node *node)
 908 {
 909         ir_node  *block    = be_transform_node(get_nodes_block(node));
 910         ir_node  *ptr      = get_Load_ptr(node);
 911         ir_node  *new_ptr  = be_transform_node(ptr);
 912         ir_node  *mem      = get_Load_mem(node);
 913         ir_node  *new_mem  = be_transform_node(mem);
 914         ir_mode  *mode     = get_Load_mode(node);
 915         dbg_info *dbgi      = get_irn_dbg_info(node);
 916         ir_node  *new_load = NULL;
 917
 918         if (mode_is_float(mode)) {
 919                 if (USE_FPA(isa)) {
 920                         new_load = new_bd_arm_Ldf(dbgi, block, new_ptr, new_mem, mode,
 921                                                   NULL, 0, 0, false);
 922                 } else if (USE_VFP(isa)) {
 923                         assert(mode != mode_E && "IEEE Extended FP not supported");
 924                         panic("VFP not supported yet");
 925                 } else {
 926                         panic("Softfloat not supported yet");
 927                 }
 928         } else {
 929                 assert(mode_is_data(mode) && "unsupported mode for Load");
 930
 931                 new_load = new_bd_arm_Ldr(dbgi, block, new_ptr, new_mem, mode, NULL, 0, 0, false);
 932         }
 933         set_irn_pinned(new_load, get_irn_pinned(node));
 934
 935         /* check for special case: the loaded value might not be used */
 936         if (be_get_Proj_for_pn(node, pn_Load_res) == NULL) {
 937                 /* add a result proj and a Keep to produce a pseudo use */
 938                 ir_node *proj = new_r_Proj(new_load, mode_Iu, pn_arm_Ldr_res);
 939                 be_new_Keep(block, 1, &proj);
 940         }
 941
 942         return new_load;
 943 }
 944
 945 static ir_node *gen_Store(ir_node *node)
 946 {
 947         ir_node  *block    = be_transform_node(get_nodes_block(node));
 948         ir_node  *ptr      = get_Store_ptr(node);
 949         ir_node  *new_ptr  = be_transform_node(ptr);
 950         ir_node  *mem      = get_Store_mem(node);
 951         ir_node  *new_mem  = be_transform_node(mem);
 952         ir_node  *val      = get_Store_value(node);
 953         ir_node  *new_val  = be_transform_node(val);
 954         ir_mode  *mode     = get_irn_mode(val);
 955         dbg_info *dbgi     = get_irn_dbg_info(node);
 956         ir_node *new_store = NULL;
 957
 958         if (mode_is_float(mode)) {
 959                 if (USE_FPA(isa)) {
 960                         new_store = new_bd_arm_Stf(dbgi, block, new_ptr, new_val,
 961                                                    new_mem, mode, NULL, 0, 0, false);
 962                 } else if (USE_VFP(isa)) {
 963                         assert(mode != mode_E && "IEEE Extended FP not supported");
 964                         panic("VFP not supported yet");
 965                 } else {
 966                         panic("Softfloat not supported yet");
 967                 }
 968         } else {
 969                 assert(mode_is_data(mode) && "unsupported mode for Store");
 970                 new_store = new_bd_arm_Str(dbgi, block, new_ptr, new_val, new_mem, mode,
 971                                            NULL, 0, 0, false);
 972         }
 973         set_irn_pinned(new_store, get_irn_pinned(node));
 974         return new_store;
 975 }
 976
 977 static ir_node *gen_Jmp(ir_node *node)
 978 {
 979         ir_node  *block     = get_nodes_block(node);
 980         ir_node  *new_block = be_transform_node(block);
 981         dbg_info *dbgi      = get_irn_dbg_info(node);
 982
 983         return new_bd_arm_Jmp(dbgi, new_block);
 984 }
 985
 986 static ir_node *gen_SwitchJmp(ir_node *node)
 987 {
 988         ir_node  *block    = be_transform_node(get_nodes_block(node));
 989         ir_node  *selector = get_Cond_selector(node);
 990         dbg_info *dbgi     = get_irn_dbg_info(node);
 991         ir_node *new_op = be_transform_node(selector);
 992         ir_node *const_graph;
 993         ir_node *sub;
 994
 995         ir_node *proj;
 996         const ir_edge_t *edge;
 997         int min = INT_MAX;
 998         int max = INT_MIN;
 999         int translation;
1000         int pn;
1001         int n_projs;
1002
1003         foreach_out_edge(node, edge) {
1004                 proj = get_edge_src_irn(edge);
1005                 assert(is_Proj(proj) && "Only proj allowed at SwitchJmp");
1006
1007                 pn = get_Proj_proj(proj);
1008
1009                 min = pn<min ? pn : min;
1010                 max = pn>max ? pn : max;
1011         }
1012         translation = min;
1013         n_projs = max - translation + 1;
1014
1015         foreach_out_edge(node, edge) {
1016                 proj = get_edge_src_irn(edge);
1017                 assert(is_Proj(proj) && "Only proj allowed at SwitchJmp");
1018
1019                 pn = get_Proj_proj(proj) - translation;
1020                 set_Proj_proj(proj, pn);
1021         }
1022
1023         const_graph = create_const_graph_value(dbgi, block, translation);
1024         sub = new_bd_arm_Sub_reg(dbgi, block, new_op, const_graph);
1025         return new_bd_arm_SwitchJmp(dbgi, block, sub, n_projs, get_Cond_default_proj(node) - translation);
1026 }
1027
1028 static ir_node *gen_Cmp(ir_node *node)
1029 {
1030         ir_node  *block    = be_transform_node(get_nodes_block(node));
1031         ir_node  *op1      = get_Cmp_left(node);
1032         ir_node  *op2      = get_Cmp_right(node);
1033         ir_mode  *cmp_mode = get_irn_mode(op1);
1034         dbg_info *dbgi     = get_irn_dbg_info(node);
1035         ir_node  *new_op1;
1036         ir_node  *new_op2;
1037         bool      is_unsigned;
1038
1039         if (mode_is_float(cmp_mode)) {
1040                 /* TODO: this is broken... */
1041                 new_op1 = be_transform_node(op1);
1042                 new_op2 = be_transform_node(op2);
1043
1044                 return new_bd_arm_Cmfe(dbgi, block, new_op1, new_op2, false);
1045         }
1046
1047         assert(get_irn_mode(op2) == cmp_mode);
1048         is_unsigned = !mode_is_signed(cmp_mode);
1049
1050         /* integer compare, TODO: use shifter_op in all its combinations */
1051         new_op1 = be_transform_node(op1);
1052         new_op1 = gen_extension(dbgi, block, new_op1, cmp_mode);
1053         new_op2 = be_transform_node(op2);
1054         new_op2 = gen_extension(dbgi, block, new_op2, cmp_mode);
1055         return new_bd_arm_Cmp_reg(dbgi, block, new_op1, new_op2, false,
1056                                   is_unsigned);
1057 }
1058
1059 static ir_node *gen_Cond(ir_node *node)
1060 {
1061         ir_node  *selector = get_Cond_selector(node);
1062         ir_mode  *mode     = get_irn_mode(selector);
1063         ir_node  *block;
1064         ir_node  *flag_node;
1065         dbg_info *dbgi;
1066
1067         if (mode != mode_b) {
1068                 return gen_SwitchJmp(node);
1069         }
1070         assert(is_Proj(selector));
1071
1072         block     = be_transform_node(get_nodes_block(node));
1073         dbgi      = get_irn_dbg_info(node);
1074         flag_node = be_transform_node(get_Proj_pred(selector));
1075
1076         return new_bd_arm_B(dbgi, block, flag_node, get_Proj_pn_cmp(selector));
1077 }
1078
1079 enum fpa_imm_mode {
1080         FPA_IMM_FLOAT    = 0,
1081         FPA_IMM_DOUBLE   = 1,
1082         FPA_IMM_EXTENDED = 2,
1083         FPA_IMM_MAX = FPA_IMM_EXTENDED
1084 };
1085
1086 static ir_tarval *fpa_imm[FPA_IMM_MAX + 1][fpa_max];
1087
1088 #if 0
1089 /**
1090  * Check, if a floating point tarval is an fpa immediate, i.e.
1091  * one of 0, 1, 2, 3, 4, 5, 10, or 0.5.
1092  */
1093 static int is_fpa_immediate(tarval *tv)
1094 {
1095         ir_mode *mode = get_tarval_mode(tv);
1096         int i, j, res = 1;
1097
1098         switch (get_mode_size_bits(mode)) {
1099         case 32:
1100                 i = FPA_IMM_FLOAT;
1101                 break;
1102         case 64:
1103                 i = FPA_IMM_DOUBLE;
1104                 break;
1105         default:
1106                 i = FPA_IMM_EXTENDED;
1107         }
1108
1109         if (tarval_is_negative(tv)) {
1110                 tv = tarval_neg(tv);
1111                 res = -1;
1112         }
1113
1114         for (j = 0; j < fpa_max; ++j) {
1115                 if (tv == fpa_imm[i][j])
1116                         return res * j;
1117         }
1118         return fpa_max;
1119 }
1120 #endif
1121
1122 static ir_node *gen_Const(ir_node *node)
1123 {
1124         ir_node  *block = be_transform_node(get_nodes_block(node));
1125         ir_mode *mode = get_irn_mode(node);
1126         dbg_info *dbg = get_irn_dbg_info(node);
1127
1128         if (mode_is_float(mode)) {
1129                 if (USE_FPA(isa)) {
1130                         ir_tarval *tv = get_Const_tarval(node);
1131                         node          = new_bd_arm_fConst(dbg, block, tv);
1132                         be_dep_on_frame(node);
1133                         return node;
1134                 } else if (USE_VFP(isa)) {
1135                         assert(mode != mode_E && "IEEE Extended FP not supported");
1136                         panic("VFP not supported yet");
1137                 } else {
1138                         panic("Softfloat not supported yet");
1139                 }
1140         }
1141         return create_const_graph(node, block);
1142 }
1143
1144 static ir_node *gen_SymConst(ir_node *node)
1145 {
1146         ir_node   *block  = be_transform_node(get_nodes_block(node));
1147         ir_entity *entity = get_SymConst_entity(node);
1148         dbg_info  *dbgi   = get_irn_dbg_info(node);
1149         ir_node   *new_node;
1150
1151         new_node = new_bd_arm_SymConst(dbgi, block, entity, 0);
1152         be_dep_on_frame(new_node);
1153         return new_node;
1154 }
1155
1156 static ir_node *ints_to_double(dbg_info *dbgi, ir_node *block, ir_node *node0,
1157                                ir_node *node1)
1158 {
1159         /* the good way to do this would be to use the stm (store multiple)
1160          * instructions, since our input is nearly always 2 consecutive 32bit
1161          * registers... */
1162         ir_graph *irg   = current_ir_graph;
1163         ir_node  *stack = get_irg_frame(irg);
1164         ir_node  *nomem = new_r_NoMem(irg);
1165         ir_node  *str0  = new_bd_arm_Str(dbgi, block, stack, node0, nomem, mode_gp,
1166                                          NULL, 0, 0, true);
1167         ir_node  *str1  = new_bd_arm_Str(dbgi, block, stack, node1, nomem, mode_gp,
1168                                          NULL, 0, 4, true);
1169         ir_node  *in[2] = { str0, str1 };
1170         ir_node  *sync  = new_r_Sync(block, 2, in);
1171         ir_node  *ldf;
1172         set_irn_pinned(str0, op_pin_state_floats);
1173         set_irn_pinned(str1, op_pin_state_floats);
1174
1175         ldf = new_bd_arm_Ldf(dbgi, block, stack, sync, mode_D, NULL, 0, 0, true);
1176         set_irn_pinned(ldf, op_pin_state_floats);
1177
1178         return new_r_Proj(ldf, mode_fp, pn_arm_Ldf_res);
1179 }
1180
1181 static ir_node *int_to_float(dbg_info *dbgi, ir_node *block, ir_node *node)
1182 {
1183         ir_graph *irg   = current_ir_graph;
1184         ir_node  *stack = get_irg_frame(irg);
1185         ir_node  *nomem = new_r_NoMem(irg);
1186         ir_node  *str   = new_bd_arm_Str(dbgi, block, stack, node, nomem, mode_gp,
1187                                          NULL, 0, 0, true);
1188         ir_node  *ldf;
1189         set_irn_pinned(str, op_pin_state_floats);
1190
1191         ldf = new_bd_arm_Ldf(dbgi, block, stack, str, mode_F, NULL, 0, 0, true);
1192         set_irn_pinned(ldf, op_pin_state_floats);
1193
1194         return new_r_Proj(ldf, mode_fp, pn_arm_Ldf_res);
1195 }
1196
1197 static ir_node *float_to_int(dbg_info *dbgi, ir_node *block, ir_node *node)
1198 {
1199         ir_graph *irg   = current_ir_graph;
1200         ir_node  *stack = get_irg_frame(irg);
1201         ir_node  *nomem = new_r_NoMem(irg);
1202         ir_node  *stf   = new_bd_arm_Stf(dbgi, block, stack, node, nomem, mode_F,
1203                                          NULL, 0, 0, true);
1204         ir_node  *ldr;
1205         set_irn_pinned(stf, op_pin_state_floats);
1206
1207         ldr = new_bd_arm_Ldr(dbgi, block, stack, stf, mode_gp, NULL, 0, 0, true);
1208         set_irn_pinned(ldr, op_pin_state_floats);
1209
1210         return new_r_Proj(ldr, mode_gp, pn_arm_Ldr_res);
1211 }
1212
1213 static void double_to_ints(dbg_info *dbgi, ir_node *block, ir_node *node,
1214                            ir_node **out_value0, ir_node **out_value1)
1215 {
1216         ir_graph *irg   = current_ir_graph;
1217         ir_node  *stack = get_irg_frame(irg);
1218         ir_node  *nomem = new_r_NoMem(irg);
1219         ir_node  *stf   = new_bd_arm_Stf(dbgi, block, stack, node, nomem, mode_D,
1220                                          NULL, 0, 0, true);
1221         ir_node  *ldr0, *ldr1;
1222         set_irn_pinned(stf, op_pin_state_floats);
1223
1224         ldr0 = new_bd_arm_Ldr(dbgi, block, stack, stf, mode_gp, NULL, 0, 0, true);
1225         set_irn_pinned(ldr0, op_pin_state_floats);
1226         ldr1 = new_bd_arm_Ldr(dbgi, block, stack, stf, mode_gp, NULL, 0, 4, true);
1227         set_irn_pinned(ldr1, op_pin_state_floats);
1228
1229         *out_value0 = new_r_Proj(ldr0, mode_gp, pn_arm_Ldr_res);
1230         *out_value1 = new_r_Proj(ldr1, mode_gp, pn_arm_Ldr_res);
1231 }
1232
1233 static ir_node *gen_CopyB(ir_node *node)
1234 {
1235         ir_node  *block    = be_transform_node(get_nodes_block(node));
1236         ir_node  *src      = get_CopyB_src(node);
1237         ir_node  *new_src  = be_transform_node(src);
1238         ir_node  *dst      = get_CopyB_dst(node);
1239         ir_node  *new_dst  = be_transform_node(dst);
1240         ir_node  *mem      = get_CopyB_mem(node);
1241         ir_node  *new_mem  = be_transform_node(mem);
1242         dbg_info *dbg      = get_irn_dbg_info(node);
1243         int      size      = get_type_size_bytes(get_CopyB_type(node));
1244         ir_node  *src_copy;
1245         ir_node  *dst_copy;
1246
1247         src_copy = be_new_Copy(&arm_reg_classes[CLASS_arm_gp], block, new_src);
1248         dst_copy = be_new_Copy(&arm_reg_classes[CLASS_arm_gp], block, new_dst);
1249
1250         return new_bd_arm_CopyB(dbg, block, dst_copy, src_copy,
1251                         new_bd_arm_EmptyReg(dbg, block),
1252                         new_bd_arm_EmptyReg(dbg, block),
1253                         new_bd_arm_EmptyReg(dbg, block),
1254                         new_mem, size);
1255 }
1256
1257 /**
1258  * Transform builtin clz.
1259  */
1260 static ir_node *gen_clz(ir_node *node)
1261 {
1262         ir_node  *block  = be_transform_node(get_nodes_block(node));
1263         dbg_info *dbg    = get_irn_dbg_info(node);
1264         ir_node  *op     = get_irn_n(node, 1);
1265         ir_node  *new_op = be_transform_node(op);
1266
1267         /* TODO armv5 instruction, otherwise create a call */
1268         return new_bd_arm_Clz(dbg, block, new_op);
1269 }
1270
1271 /**
1272  * Transform Builtin node.
1273  */
1274 static ir_node *gen_Builtin(ir_node *node)
1275 {
1276         ir_builtin_kind kind = get_Builtin_kind(node);
1277
1278         switch (kind) {
1279         case ir_bk_trap:
1280         case ir_bk_debugbreak:
1281         case ir_bk_return_address:
1282         case ir_bk_frame_address:
1283         case ir_bk_prefetch:
1284         case ir_bk_ffs:
1285                 break;
1286         case ir_bk_clz:
1287                 return gen_clz(node);
1288         case ir_bk_ctz:
1289         case ir_bk_parity:
1290         case ir_bk_popcount:
1291         case ir_bk_bswap:
1292         case ir_bk_outport:
1293         case ir_bk_inport:
1294         case ir_bk_inner_trampoline:
1295                 break;
1296         }
1297         panic("Builtin %s not implemented in ARM", get_builtin_kind_name(kind));
1298 }
1299
1300 /**
1301  * Transform Proj(Builtin) node.
1302  */
1303 static ir_node *gen_Proj_Builtin(ir_node *proj)
1304 {
1305         ir_node         *node     = get_Proj_pred(proj);
1306         ir_node         *new_node = be_transform_node(node);
1307         ir_builtin_kind kind      = get_Builtin_kind(node);
1308
1309         switch (kind) {
1310         case ir_bk_return_address:
1311         case ir_bk_frame_address:
1312         case ir_bk_ffs:
1313         case ir_bk_clz:
1314         case ir_bk_ctz:
1315         case ir_bk_parity:
1316         case ir_bk_popcount:
1317         case ir_bk_bswap:
1318                 assert(get_Proj_proj(proj) == pn_Builtin_1_result);
1319                 return new_node;
1320         case ir_bk_trap:
1321         case ir_bk_debugbreak:
1322         case ir_bk_prefetch:
1323         case ir_bk_outport:
1324                 assert(get_Proj_proj(proj) == pn_Builtin_M);
1325                 return new_node;
1326         case ir_bk_inport:
1327         case ir_bk_inner_trampoline:
1328                 break;
1329         }
1330         panic("Builtin %s not implemented in ARM", get_builtin_kind_name(kind));
1331 }
1332
1333 static ir_node *gen_Proj_Load(ir_node *node)
1334 {
1335         ir_node  *load     = get_Proj_pred(node);
1336         ir_node  *new_load = be_transform_node(load);
1337         dbg_info *dbgi     = get_irn_dbg_info(node);
1338         long     proj      = get_Proj_proj(node);
1339
1340         /* renumber the proj */
1341         switch (get_arm_irn_opcode(new_load)) {
1342         case iro_arm_Ldr:
1343                 /* handle all gp loads equal: they have the same proj numbers. */
1344                 if (proj == pn_Load_res) {
1345                         return new_rd_Proj(dbgi, new_load, mode_Iu, pn_arm_Ldr_res);
1346                 } else if (proj == pn_Load_M) {
1347                         return new_rd_Proj(dbgi, new_load, mode_M, pn_arm_Ldr_M);
1348                 }
1349                 break;
1350         case iro_arm_Ldf:
1351                 if (proj == pn_Load_res) {
1352                         ir_mode *mode = get_Load_mode(load);
1353                         return new_rd_Proj(dbgi, new_load, mode, pn_arm_Ldf_res);
1354                 } else if (proj == pn_Load_M) {
1355                         return new_rd_Proj(dbgi, new_load, mode_M, pn_arm_Ldf_M);
1356                 }
1357                 break;
1358         default:
1359                 break;
1360         }
1361         panic("Unsupported Proj from Load");
1362 }
1363
1364 static ir_node *gen_Proj_CopyB(ir_node *node)
1365 {
1366         ir_node  *pred     = get_Proj_pred(node);
1367         ir_node  *new_pred = be_transform_node(pred);
1368         dbg_info *dbgi     = get_irn_dbg_info(node);
1369         long     proj      = get_Proj_proj(node);
1370
1371         switch (proj) {
1372         case pn_CopyB_M:
1373                 if (is_arm_CopyB(new_pred)) {
1374                         return new_rd_Proj(dbgi, new_pred, mode_M, pn_arm_CopyB_M);
1375                 }
1376                 break;
1377         default:
1378                 break;
1379         }
1380         panic("Unsupported Proj from CopyB");
1381 }
1382
1383 static ir_node *gen_Proj_Div(ir_node *node)
1384 {
1385         ir_node  *pred     = get_Proj_pred(node);
1386         ir_node  *new_pred = be_transform_node(pred);
1387         dbg_info *dbgi     = get_irn_dbg_info(node);
1388         ir_mode  *mode     = get_irn_mode(node);
1389         long     proj      = get_Proj_proj(node);
1390
1391         switch (proj) {
1392         case pn_Div_M:
1393                 return new_rd_Proj(dbgi, new_pred, mode_M, pn_arm_Dvf_M);
1394         case pn_Div_res:
1395                 return new_rd_Proj(dbgi, new_pred, mode, pn_arm_Dvf_res);
1396         default:
1397                 break;
1398         }
1399         panic("Unsupported Proj from Div");
1400 }
1401
1402 /**
1403  * Transform the Projs from a Cmp.
1404  */
1405 static ir_node *gen_Proj_Cmp(ir_node *node)
1406 {
1407         (void) node;
1408         /* we should only be here in case of a Mux node */
1409         panic("Mux NYI");
1410 }
1411
1412 static ir_node *gen_Proj_Start(ir_node *node)
1413 {
1414         ir_node *block     = get_nodes_block(node);
1415         ir_node *new_block = be_transform_node(block);
1416         ir_node *barrier   = be_transform_node(get_Proj_pred(node));
1417         long     proj      = get_Proj_proj(node);
1418
1419         switch ((pn_Start) proj) {
1420         case pn_Start_X_initial_exec:
1421                 /* we exchange the ProjX with a jump */
1422                 return new_bd_arm_Jmp(NULL, new_block);
1423
1424         case pn_Start_M:
1425                 return new_r_Proj(barrier, mode_M, 0);
1426
1427         case pn_Start_T_args:
1428                 return barrier;
1429
1430         case pn_Start_P_frame_base:
1431                 return be_prolog_get_reg_value(abihelper, sp_reg);
1432
1433         case pn_Start_P_tls:
1434                 return new_r_Bad(get_irn_irg(node));
1435
1436         case pn_Start_max:
1437                 break;
1438         }
1439         panic("unexpected start proj: %ld\n", proj);
1440 }
1441
1442 static ir_node *gen_Proj_Proj_Start(ir_node *node)
1443 {
1444         long       pn          = get_Proj_proj(node);
1445         ir_node   *block       = get_nodes_block(node);
1446         ir_node   *new_block   = be_transform_node(block);
1447         ir_entity *entity      = get_irg_entity(current_ir_graph);
1448         ir_type   *method_type = get_entity_type(entity);
1449         ir_type   *param_type  = get_method_param_type(method_type, pn);
1450         const reg_or_stackslot_t *param;
1451
1452         /* Proj->Proj->Start must be a method argument */
1453         assert(get_Proj_proj(get_Proj_pred(node)) == pn_Start_T_args);
1454
1455         param = &cconv->parameters[pn];
1456
1457         if (param->reg0 != NULL) {
1458                 /* argument transmitted in register */
1459                 ir_mode *mode  = get_type_mode(param_type);
1460                 ir_node *value = be_prolog_get_reg_value(abihelper, param->reg0);
1461
1462                 if (mode_is_float(mode)) {
1463                         ir_node *value1 = NULL;
1464
1465                         if (param->reg1 != NULL) {
1466                                 value1 = be_prolog_get_reg_value(abihelper, param->reg1);
1467                         } else if (param->entity != NULL) {
1468                                 ir_graph *irg = get_irn_irg(node);
1469                                 ir_node  *fp  = get_irg_frame(irg);
1470                                 ir_node  *mem = be_prolog_get_memory(abihelper);
1471                                 ir_node  *ldr = new_bd_arm_Ldr(NULL, new_block, fp, mem,
1472                                                                mode_gp, param->entity,
1473                                                                0, 0, true);
1474                                 value1 = new_r_Proj(ldr, mode_gp, pn_arm_Ldr_res);
1475                         }
1476
1477                         /* convert integer value to float */
1478                         if (value1 == NULL) {
1479                                 value = int_to_float(NULL, new_block, value);
1480                         } else {
1481                                 value = ints_to_double(NULL, new_block, value, value1);
1482                         }
1483                 }
1484                 return value;
1485         } else {
1486                 /* argument transmitted on stack */
1487                 ir_graph *irg  = get_irn_irg(node);
1488                 ir_node  *fp   = get_irg_frame(irg);
1489                 ir_node  *mem  = be_prolog_get_memory(abihelper);
1490                 ir_mode  *mode = get_type_mode(param->type);
1491                 ir_node  *load;
1492                 ir_node  *value;
1493
1494                 if (mode_is_float(mode)) {
1495                         load  = new_bd_arm_Ldf(NULL, new_block, fp, mem, mode,
1496                                                param->entity, 0, 0, true);
1497                         value = new_r_Proj(load, mode_fp, pn_arm_Ldf_res);
1498                 } else {
1499                         load  = new_bd_arm_Ldr(NULL, new_block, fp, mem, mode,
1500                                                param->entity, 0, 0, true);
1501                         value = new_r_Proj(load, mode_gp, pn_arm_Ldr_res);
1502                 }
1503                 set_irn_pinned(load, op_pin_state_floats);
1504
1505                 return value;
1506         }
1507 }
1508
1509 /**
1510  * Finds number of output value of a mode_T node which is constrained to
1511  * a single specific register.
1512  */
1513 static int find_out_for_reg(ir_node *node, const arch_register_t *reg)
1514 {
1515         int n_outs = arch_irn_get_n_outs(node);
1516         int o;
1517
1518         for (o = 0; o < n_outs; ++o) {
1519                 const arch_register_req_t *req = arch_get_out_register_req(node, o);
1520                 if (req == reg->single_req)
1521                         return o;
1522         }
1523         return -1;
1524 }
1525
1526 static ir_node *gen_Proj_Proj_Call(ir_node *node)
1527 {
1528         long                  pn            = get_Proj_proj(node);
1529         ir_node              *call          = get_Proj_pred(get_Proj_pred(node));
1530         ir_node              *new_call      = be_transform_node(call);
1531         ir_type              *function_type = get_Call_type(call);
1532         calling_convention_t *cconv
1533                 = arm_decide_calling_convention(NULL, function_type);
1534         const reg_or_stackslot_t *res = &cconv->results[pn];
1535         ir_mode              *mode;
1536         int                   regn;
1537
1538         /* TODO 64bit modes */
1539         assert(res->reg0 != NULL && res->reg1 == NULL);
1540         regn = find_out_for_reg(new_call, res->reg0);
1541         if (regn < 0) {
1542                 panic("Internal error in calling convention for return %+F", node);
1543         }
1544         mode = res->reg0->reg_class->mode;
1545
1546         arm_free_calling_convention(cconv);
1547
1548         return new_r_Proj(new_call, mode, regn);
1549 }
1550
1551 static ir_node *gen_Proj_Call(ir_node *node)
1552 {
1553         long     pn        = get_Proj_proj(node);
1554         ir_node *call      = get_Proj_pred(node);
1555         ir_node *new_call  = be_transform_node(call);
1556
1557         switch ((pn_Call) pn) {
1558         case pn_Call_M:
1559                 return new_r_Proj(new_call, mode_M, 0);
1560         case pn_Call_X_regular:
1561         case pn_Call_X_except:
1562         case pn_Call_T_result:
1563         case pn_Call_P_value_res_base:
1564         case pn_Call_max:
1565                 break;
1566         }
1567         panic("Unexpected Call proj %ld\n", pn);
1568 }
1569
1570 /**
1571  * Transform a Proj node.
1572  */
1573 static ir_node *gen_Proj(ir_node *node)
1574 {
1575         ir_node  *pred = get_Proj_pred(node);
1576         long      proj = get_Proj_proj(node);
1577
1578         switch (get_irn_opcode(pred)) {
1579         case iro_Store:
1580                 if (proj == pn_Store_M) {
1581                         return be_transform_node(pred);
1582                 } else {
1583                         panic("Unsupported Proj from Store");
1584                 }
1585         case iro_Load:
1586                 return gen_Proj_Load(node);
1587         case iro_Call:
1588                 return gen_Proj_Call(node);
1589         case iro_CopyB:
1590                 return gen_Proj_CopyB(node);
1591         case iro_Div:
1592                 return gen_Proj_Div(node);
1593         case iro_Cmp:
1594                 return gen_Proj_Cmp(node);
1595         case iro_Start:
1596                 return gen_Proj_Start(node);
1597         case iro_Cond:
1598                 /* nothing to do */
1599                 return be_duplicate_node(node);
1600         case iro_Proj: {
1601                 ir_node *pred_pred = get_Proj_pred(pred);
1602                 if (is_Call(pred_pred)) {
1603                         return gen_Proj_Proj_Call(node);
1604                 } else if (is_Start(pred_pred)) {
1605                         return gen_Proj_Proj_Start(node);
1606                 }
1607                 /* FALLTHROUGH */
1608         }
1609         case iro_Builtin:
1610                 return gen_Proj_Builtin(node);
1611         default:
1612                 panic("code selection didn't expect Proj after %+F\n", pred);
1613         }
1614 }
1615
1616 typedef ir_node *(*create_const_node_func)(dbg_info *db, ir_node *block);
1617
1618 static inline ir_node *create_const(ir_graph *irg, ir_node **place,
1619                                     create_const_node_func func,
1620                                     const arch_register_t* reg)
1621 {
1622         ir_node *block, *res;
1623
1624         if (*place != NULL)
1625                 return *place;
1626
1627         block = get_irg_start_block(irg);
1628         res = func(NULL, block);
1629         arch_set_irn_register(res, reg);
1630         *place = res;
1631         return res;
1632 }
1633
1634 static ir_node *gen_Unknown(ir_node *node)
1635 {
1636         ir_node  *block     = get_nodes_block(node);
1637         ir_node  *new_block = be_transform_node(block);
1638         dbg_info *dbgi      = get_irn_dbg_info(node);
1639
1640         /* just produce a 0 */
1641         ir_mode *mode = get_irn_mode(node);
1642         if (mode_is_float(mode)) {
1643                 ir_tarval *tv   = get_mode_null(mode);
1644                 ir_node   *node = new_bd_arm_fConst(dbgi, new_block, tv);
1645                 be_dep_on_frame(node);
1646                 return node;
1647         } else if (mode_needs_gp_reg(mode)) {
1648                 return create_const_graph_value(dbgi, new_block, 0);
1649         }
1650
1651         panic("Unexpected Unknown mode");
1652 }
1653
1654 /**
1655  * Produces the type which sits between the stack args and the locals on the
1656  * stack. It will contain the return address and space to store the old base
1657  * pointer.
1658  * @return The Firm type modeling the ABI between type.
1659  */
1660 static ir_type *arm_get_between_type(void)
1661 {
1662         static ir_type *between_type = NULL;
1663
1664         if (between_type == NULL) {
1665                 between_type = new_type_class(new_id_from_str("arm_between_type"));
1666                 set_type_size_bytes(between_type, 0);
1667         }
1668
1669         return between_type;
1670 }
1671
1672 static void create_stacklayout(ir_graph *irg)
1673 {
1674         ir_entity         *entity        = get_irg_entity(irg);
1675         ir_type           *function_type = get_entity_type(entity);
1676         be_stack_layout_t *layout        = be_get_irg_stack_layout(irg);
1677         ir_type           *arg_type;
1678         int                p;
1679         int                n_params;
1680
1681         /* calling conventions must be decided by now */
1682         assert(cconv != NULL);
1683
1684         /* construct argument type */
1685         arg_type = new_type_struct(id_mangle_u(get_entity_ident(entity), new_id_from_chars("arg_type", 8)));
1686         n_params = get_method_n_params(function_type);
1687         for (p = 0; p < n_params; ++p) {
1688                 reg_or_stackslot_t *param = &cconv->parameters[p];
1689                 char                buf[128];
1690                 ident              *id;
1691
1692                 if (param->type == NULL)
1693                         continue;
1694
1695                 snprintf(buf, sizeof(buf), "param_%d", p);
1696                 id            = new_id_from_str(buf);
1697                 param->entity = new_entity(arg_type, id, param->type);
1698                 set_entity_offset(param->entity, param->offset);
1699         }
1700
1701         /* TODO: what about external functions? we don't know most of the stack
1702          * layout for them. And probably don't need all of this... */
1703         memset(layout, 0, sizeof(*layout));
1704
1705         layout->frame_type     = get_irg_frame_type(irg);
1706         layout->between_type   = arm_get_between_type();
1707         layout->arg_type       = arg_type;
1708         layout->param_map      = NULL; /* TODO */
1709         layout->initial_offset = 0;
1710         layout->initial_bias   = 0;
1711         layout->stack_dir      = -1;
1712         layout->sp_relative    = true;
1713
1714         assert(N_FRAME_TYPES == 3);
1715         layout->order[0] = layout->frame_type;
1716         layout->order[1] = layout->between_type;
1717         layout->order[2] = layout->arg_type;
1718 }
1719
1720 /**
1721  * transform the start node to the prolog code + initial barrier
1722  */
1723 static ir_node *gen_Start(ir_node *node)
1724 {
1725         ir_graph  *irg           = get_irn_irg(node);
1726         ir_entity *entity        = get_irg_entity(irg);
1727         ir_type   *function_type = get_entity_type(entity);
1728         ir_node   *block         = get_nodes_block(node);
1729         ir_node   *new_block     = be_transform_node(block);
1730         dbg_info  *dbgi          = get_irn_dbg_info(node);
1731         ir_node   *start;
1732         ir_node   *incsp;
1733         ir_node   *sp;
1734         ir_node   *barrier;
1735         size_t     i;
1736
1737         /* stackpointer is important at function prolog */
1738         be_prolog_add_reg(abihelper, sp_reg,
1739                         arch_register_req_type_produces_sp | arch_register_req_type_ignore);
1740         /* function parameters in registers */
1741         for (i = 0; i < get_method_n_params(function_type); ++i) {
1742                 const reg_or_stackslot_t *param = &cconv->parameters[i];
1743                 if (param->reg0 != NULL)
1744                         be_prolog_add_reg(abihelper, param->reg0, arch_register_req_type_none);
1745                 if (param->reg1 != NULL)
1746                         be_prolog_add_reg(abihelper, param->reg1, arch_register_req_type_none);
1747         }
1748         /* announce that we need the values of the callee save regs */
1749         for (i = 0; i < (sizeof(callee_saves)/sizeof(callee_saves[0])); ++i) {
1750                 be_prolog_add_reg(abihelper, callee_saves[i], arch_register_req_type_none);
1751         }
1752
1753         start = be_prolog_create_start(abihelper, dbgi, new_block);
1754         sp    = be_prolog_get_reg_value(abihelper, sp_reg);
1755         incsp = be_new_IncSP(sp_reg, new_block, sp, BE_STACK_FRAME_SIZE_EXPAND, 0);
1756         be_prolog_set_reg_value(abihelper, sp_reg, incsp);
1757         barrier = be_prolog_create_barrier(abihelper, new_block);
1758
1759         return barrier;
1760 }
1761
1762 static ir_node *get_stack_pointer_for(ir_node *node)
1763 {
1764         /* get predecessor in stack_order list */
1765         ir_node *stack_pred = be_get_stack_pred(abihelper, node);
1766         ir_node *stack_pred_transformed;
1767         ir_node *stack;
1768
1769         if (stack_pred == NULL) {
1770                 /* first stack user in the current block. We can simply use the
1771                  * initial sp_proj for it */
1772                 ir_node *sp_proj = be_prolog_get_reg_value(abihelper, sp_reg);
1773                 return sp_proj;
1774         }
1775
1776         stack_pred_transformed = be_transform_node(stack_pred);
1777         stack                  = (ir_node*)pmap_get(node_to_stack, stack_pred);
1778         if (stack == NULL) {
1779                 return get_stack_pointer_for(stack_pred);
1780         }
1781
1782         return stack;
1783 }
1784
1785 /**
1786  * transform a Return node into epilogue code + return statement
1787  */
1788 static ir_node *gen_Return(ir_node *node)
1789 {
1790         ir_node   *block          = get_nodes_block(node);
1791         ir_node   *new_block      = be_transform_node(block);
1792         dbg_info  *dbgi           = get_irn_dbg_info(node);
1793         ir_node   *mem            = get_Return_mem(node);
1794         ir_node   *new_mem        = be_transform_node(mem);
1795         int        n_callee_saves = sizeof(callee_saves)/sizeof(callee_saves[0]);
1796         ir_node   *sp_proj        = get_stack_pointer_for(node);
1797         int        n_res          = get_Return_n_ress(node);
1798         ir_node   *bereturn;
1799         ir_node   *incsp;
1800         int        i;
1801
1802         be_epilog_begin(abihelper);
1803         be_epilog_set_memory(abihelper, new_mem);
1804         /* connect stack pointer with initial stack pointer. fix_stack phase
1805            will later serialize all stack pointer adjusting nodes */
1806         be_epilog_add_reg(abihelper, sp_reg,
1807                         arch_register_req_type_produces_sp | arch_register_req_type_ignore,
1808                         sp_proj);
1809
1810         /* result values */
1811         for (i = 0; i < n_res; ++i) {
1812                 ir_node                  *res_value     = get_Return_res(node, i);
1813                 ir_node                  *new_res_value = be_transform_node(res_value);
1814                 const reg_or_stackslot_t *slot          = &cconv->results[i];
1815                 const arch_register_t    *reg           = slot->reg0;
1816                 assert(slot->reg1 == NULL);
1817                 be_epilog_add_reg(abihelper, reg, arch_register_req_type_none, new_res_value);
1818         }
1819
1820         /* connect callee saves with their values at the function begin */
1821         for (i = 0; i < n_callee_saves; ++i) {
1822                 const arch_register_t *reg   = callee_saves[i];
1823                 ir_node               *value = be_prolog_get_reg_value(abihelper, reg);
1824                 be_epilog_add_reg(abihelper, reg, arch_register_req_type_none, value);
1825         }
1826
1827         /* create the barrier before the epilog code */
1828         be_epilog_create_barrier(abihelper, new_block);
1829
1830         /* epilog code: an incsp */
1831         sp_proj = be_epilog_get_reg_value(abihelper, sp_reg);
1832         incsp   = be_new_IncSP(sp_reg, new_block, sp_proj,
1833                                BE_STACK_FRAME_SIZE_SHRINK, 0);
1834         be_epilog_set_reg_value(abihelper, sp_reg, incsp);
1835
1836         bereturn = be_epilog_create_return(abihelper, dbgi, new_block);
1837
1838         return bereturn;
1839 }
1840
1841
1842 static ir_node *gen_Call(ir_node *node)
1843 {
1844         ir_graph             *irg          = get_irn_irg(node);
1845         ir_node              *callee       = get_Call_ptr(node);
1846         ir_node              *block        = get_nodes_block(node);
1847         ir_node              *new_block    = be_transform_node(block);
1848         ir_node              *mem          = get_Call_mem(node);
1849         ir_node              *new_mem      = be_transform_node(mem);
1850         dbg_info             *dbgi         = get_irn_dbg_info(node);
1851         ir_type              *type         = get_Call_type(node);
1852         calling_convention_t *cconv        = arm_decide_calling_convention(NULL, type);
1853         size_t                n_params     = get_Call_n_params(node);
1854         size_t                n_param_regs = sizeof(param_regs)/sizeof(param_regs[0]);
1855         /* max inputs: memory, callee, register arguments */
1856         int                   max_inputs   = 2 + n_param_regs;
1857         ir_node             **in           = ALLOCAN(ir_node*, max_inputs);
1858         ir_node             **sync_ins     = ALLOCAN(ir_node*, max_inputs);
1859         struct obstack       *obst         = be_get_be_obst(irg);
1860         const arch_register_req_t **in_req
1861                 = OALLOCNZ(obst, const arch_register_req_t*, max_inputs);
1862         int                   in_arity     = 0;
1863         int                   sync_arity   = 0;
1864         int                   n_caller_saves
1865                 = sizeof(caller_saves)/sizeof(caller_saves[0]);
1866         ir_entity            *entity       = NULL;
1867         ir_node              *incsp        = NULL;
1868         int                   mem_pos;
1869         ir_node              *res;
1870         size_t                p;
1871         int                   o;
1872         int                   out_arity;
1873
1874         assert(n_params == get_method_n_params(type));
1875
1876         /* construct arguments */
1877
1878         /* memory input */
1879         in_req[in_arity] = arch_no_register_req;
1880         mem_pos          = in_arity;
1881         ++in_arity;
1882         /* parameters */
1883         for (p = 0; p < n_params; ++p) {
1884                 ir_node                  *value      = get_Call_param(node, p);
1885                 ir_node                  *new_value  = be_transform_node(value);
1886                 ir_node                  *new_value1 = NULL;
1887                 const reg_or_stackslot_t *param      = &cconv->parameters[p];
1888                 ir_type                  *param_type = get_method_param_type(type, p);
1889                 ir_mode                  *mode       = get_type_mode(param_type);
1890                 ir_node                  *str;
1891
1892                 if (mode_is_float(mode) && param->reg0 != NULL) {
1893                         unsigned size_bits = get_mode_size_bits(mode);
1894                         if (size_bits == 64) {
1895                                 double_to_ints(dbgi, new_block, new_value, &new_value,
1896                                                &new_value1);
1897                         } else {
1898                                 assert(size_bits == 32);
1899                                 new_value = float_to_int(dbgi, new_block, new_value);
1900                         }
1901                 }
1902
1903                 /* put value into registers */
1904                 if (param->reg0 != NULL) {
1905                         in[in_arity]     = new_value;
1906                         in_req[in_arity] = param->reg0->single_req;
1907                         ++in_arity;
1908                         if (new_value1 == NULL)
1909                                 continue;
1910                 }
1911                 if (param->reg1 != NULL) {
1912                         assert(new_value1 != NULL);
1913                         in[in_arity]     = new_value1;
1914                         in_req[in_arity] = param->reg1->single_req;
1915                         ++in_arity;
1916                         continue;
1917                 }
1918
1919                 /* we need a store if we're here */
1920                 if (new_value1 != NULL) {
1921                         new_value = new_value1;
1922                         mode      = mode_gp;
1923                 }
1924
1925                 /* create a parameter frame if necessary */
1926                 if (incsp == NULL) {
1927                         ir_node *new_frame = get_stack_pointer_for(node);
1928                         incsp = be_new_IncSP(sp_reg, new_block, new_frame,
1929                                                                  cconv->param_stack_size, 1);
1930                 }
1931                 if (mode_is_float(mode)) {
1932                         str = new_bd_arm_Stf(dbgi, new_block, incsp, new_value, new_mem,
1933                                              mode, NULL, 0, param->offset, true);
1934                 } else {
1935                         str = new_bd_arm_Str(dbgi, new_block, incsp, new_value, new_mem,
1936                                                                  mode, NULL, 0, param->offset, true);
1937                 }
1938                 sync_ins[sync_arity++] = str;
1939         }
1940         assert(in_arity <= max_inputs);
1941
1942         /* construct memory input */
1943         if (sync_arity == 0) {
1944                 in[mem_pos] = new_mem;
1945         } else if (sync_arity == 1) {
1946                 in[mem_pos] = sync_ins[0];
1947         } else {
1948                 in[mem_pos] = new_rd_Sync(NULL, new_block, sync_arity, sync_ins);
1949         }
1950
1951         /* TODO: use a generic symconst matcher here */
1952         if (is_SymConst(callee)) {
1953                 entity = get_SymConst_entity(callee);
1954         } else {
1955                 /* TODO: finish load matcher here */
1956 #if 0
1957                 /* callee */
1958                 if (is_Proj(callee) && is_Load(get_Proj_pred(callee))) {
1959                         ir_node *load    = get_Proj_pred(callee);
1960                         ir_node *ptr     = get_Load_ptr(load);
1961                         ir_node *new_ptr = be_transform_node(ptr);
1962                         ir_node *mem     = get_Load_mem(load);
1963                         ir_node *new_mem = be_transform_node(mem);
1964                         ir_mode *mode    = get_Load_mode(node);
1965
1966                 } else {
1967 #endif
1968                         in[in_arity]     = be_transform_node(callee);
1969                         in_req[in_arity] = arm_reg_classes[CLASS_arm_gp].class_req;
1970                         ++in_arity;
1971                 //}
1972         }
1973
1974         /* outputs:
1975          *  - memory
1976          *  - caller saves
1977          */
1978         out_arity = 1 + n_caller_saves;
1979
1980         if (entity != NULL) {
1981                 /* TODO: use a generic symconst matcher here
1982                  * so we can also handle entity+offset, etc. */
1983                 res = new_bd_arm_Bl(dbgi, new_block, in_arity, in, out_arity,entity, 0);
1984         } else {
1985                 /* TODO:
1986                  * - use a proper shifter_operand matcher
1987                  * - we could also use LinkLdrPC
1988                  */
1989                 res = new_bd_arm_LinkMovPC(dbgi, new_block, in_arity, in, out_arity,
1990                                            ARM_SHF_REG, 0, 0);
1991         }
1992
1993         if (incsp != NULL) {
1994                 /* IncSP to destroy the call stackframe */
1995                 incsp = be_new_IncSP(sp_reg, new_block, incsp, -cconv->param_stack_size,
1996                                      0);
1997                 /* if we are the last IncSP producer in a block then we have to keep
1998                  * the stack value.
1999                  * Note: This here keeps all producers which is more than necessary */
2000                 add_irn_dep(incsp, res);
2001                 keep_alive(incsp);
2002
2003                 pmap_insert(node_to_stack, node, incsp);
2004         }
2005
2006         arch_set_in_register_reqs(res, in_req);
2007
2008         /* create output register reqs */
2009         arch_set_out_register_req(res, 0, arch_no_register_req);
2010         for (o = 0; o < n_caller_saves; ++o) {
2011                 const arch_register_t *reg = caller_saves[o];
2012                 arch_set_out_register_req(res, o+1, reg->single_req);
2013         }
2014
2015         /* copy pinned attribute */
2016         set_irn_pinned(res, get_irn_pinned(node));
2017
2018         arm_free_calling_convention(cconv);
2019         return res;
2020 }
2021
2022 static ir_node *gen_Sel(ir_node *node)
2023 {
2024         dbg_info  *dbgi      = get_irn_dbg_info(node);
2025         ir_node   *block     = get_nodes_block(node);
2026         ir_node   *new_block = be_transform_node(block);
2027         ir_node   *ptr       = get_Sel_ptr(node);
2028         ir_node   *new_ptr   = be_transform_node(ptr);
2029         ir_entity *entity    = get_Sel_entity(node);
2030
2031         /* must be the frame pointer all other sels must have been lowered
2032          * already */
2033         assert(is_Proj(ptr) && is_Start(get_Proj_pred(ptr)));
2034         /* we should not have value types from parameters anymore - they should be
2035            lowered */
2036         assert(get_entity_owner(entity) !=
2037                         get_method_value_param_type(get_entity_type(get_irg_entity(get_irn_irg(node)))));
2038
2039         return new_bd_arm_FrameAddr(dbgi, new_block, new_ptr, entity, 0);
2040 }
2041
2042 /**
2043  * Change some phi modes
2044  */
2045 static ir_node *gen_Phi(ir_node *node)
2046 {
2047         const arch_register_req_t *req;
2048         ir_node  *block = be_transform_node(get_nodes_block(node));
2049         ir_graph *irg   = current_ir_graph;
2050         dbg_info *dbgi  = get_irn_dbg_info(node);
2051         ir_mode  *mode  = get_irn_mode(node);
2052         ir_node  *phi;
2053
2054         if (mode_needs_gp_reg(mode)) {
2055                 /* we shouldn't have any 64bit stuff around anymore */
2056                 assert(get_mode_size_bits(mode) <= 32);
2057                 /* all integer operations are on 32bit registers now */
2058                 mode = mode_Iu;
2059                 req  = arm_reg_classes[CLASS_arm_gp].class_req;
2060         } else {
2061                 req = arch_no_register_req;
2062         }
2063
2064         /* phi nodes allow loops, so we use the old arguments for now
2065          * and fix this later */
2066         phi = new_ir_node(dbgi, irg, block, op_Phi, mode, get_irn_arity(node),
2067                           get_irn_in(node) + 1);
2068         copy_node_attr(irg, node, phi);
2069         be_duplicate_deps(node, phi);
2070
2071         arch_set_out_register_req(phi, 0, req);
2072
2073         be_enqueue_preds(node);
2074
2075         return phi;
2076 }
2077
2078
2079 /**
2080  * Enters all transform functions into the generic pointer
2081  */
2082 static void arm_register_transformers(void)
2083 {
2084         be_start_transform_setup();
2085
2086         be_set_transform_function(op_Add,      gen_Add);
2087         be_set_transform_function(op_And,      gen_And);
2088         be_set_transform_function(op_Call,     gen_Call);
2089         be_set_transform_function(op_Cmp,      gen_Cmp);
2090         be_set_transform_function(op_Cond,     gen_Cond);
2091         be_set_transform_function(op_Const,    gen_Const);
2092         be_set_transform_function(op_Conv,     gen_Conv);
2093         be_set_transform_function(op_CopyB,    gen_CopyB);
2094         be_set_transform_function(op_Div,      gen_Div);
2095         be_set_transform_function(op_Eor,      gen_Eor);
2096         be_set_transform_function(op_Jmp,      gen_Jmp);
2097         be_set_transform_function(op_Load,     gen_Load);
2098         be_set_transform_function(op_Minus,    gen_Minus);
2099         be_set_transform_function(op_Mul,      gen_Mul);
2100         be_set_transform_function(op_Not,      gen_Not);
2101         be_set_transform_function(op_Or,       gen_Or);
2102         be_set_transform_function(op_Phi,      gen_Phi);
2103         be_set_transform_function(op_Proj,     gen_Proj);
2104         be_set_transform_function(op_Return,   gen_Return);
2105         be_set_transform_function(op_Rotl,     gen_Rotl);
2106         be_set_transform_function(op_Sel,      gen_Sel);
2107         be_set_transform_function(op_Shl,      gen_Shl);
2108         be_set_transform_function(op_Shr,      gen_Shr);
2109         be_set_transform_function(op_Shrs,     gen_Shrs);
2110         be_set_transform_function(op_Start,    gen_Start);
2111         be_set_transform_function(op_Store,    gen_Store);
2112         be_set_transform_function(op_Sub,      gen_Sub);
2113         be_set_transform_function(op_SymConst, gen_SymConst);
2114         be_set_transform_function(op_Unknown,  gen_Unknown);
2115         be_set_transform_function(op_Builtin,  gen_Builtin);
2116 }
2117
2118 /**
2119  * Initialize fpa Immediate support.
2120  */
2121 static void arm_init_fpa_immediate(void)
2122 {
2123         /* 0, 1, 2, 3, 4, 5, 10, or 0.5. */
2124         fpa_imm[FPA_IMM_FLOAT][fpa_null]  = get_mode_null(mode_F);
2125         fpa_imm[FPA_IMM_FLOAT][fpa_one]   = get_mode_one(mode_F);
2126         fpa_imm[FPA_IMM_FLOAT][fpa_two]   = new_tarval_from_str("2", 1, mode_F);
2127         fpa_imm[FPA_IMM_FLOAT][fpa_three] = new_tarval_from_str("3", 1, mode_F);
2128         fpa_imm[FPA_IMM_FLOAT][fpa_four]  = new_tarval_from_str("4", 1, mode_F);
2129         fpa_imm[FPA_IMM_FLOAT][fpa_five]  = new_tarval_from_str("5", 1, mode_F);
2130         fpa_imm[FPA_IMM_FLOAT][fpa_ten]   = new_tarval_from_str("10", 2, mode_F);
2131         fpa_imm[FPA_IMM_FLOAT][fpa_half]  = new_tarval_from_str("0.5", 3, mode_F);
2132
2133         fpa_imm[FPA_IMM_DOUBLE][fpa_null]  = get_mode_null(mode_D);
2134         fpa_imm[FPA_IMM_DOUBLE][fpa_one]   = get_mode_one(mode_D);
2135         fpa_imm[FPA_IMM_DOUBLE][fpa_two]   = new_tarval_from_str("2", 1, mode_D);
2136         fpa_imm[FPA_IMM_DOUBLE][fpa_three] = new_tarval_from_str("3", 1, mode_D);
2137         fpa_imm[FPA_IMM_DOUBLE][fpa_four]  = new_tarval_from_str("4", 1, mode_D);
2138         fpa_imm[FPA_IMM_DOUBLE][fpa_five]  = new_tarval_from_str("5", 1, mode_D);
2139         fpa_imm[FPA_IMM_DOUBLE][fpa_ten]   = new_tarval_from_str("10", 2, mode_D);
2140         fpa_imm[FPA_IMM_DOUBLE][fpa_half]  = new_tarval_from_str("0.5", 3, mode_D);
2141
2142         fpa_imm[FPA_IMM_EXTENDED][fpa_null]  = get_mode_null(mode_E);
2143         fpa_imm[FPA_IMM_EXTENDED][fpa_one]   = get_mode_one(mode_E);
2144         fpa_imm[FPA_IMM_EXTENDED][fpa_two]   = new_tarval_from_str("2", 1, mode_E);
2145         fpa_imm[FPA_IMM_EXTENDED][fpa_three] = new_tarval_from_str("3", 1, mode_E);
2146         fpa_imm[FPA_IMM_EXTENDED][fpa_four]  = new_tarval_from_str("4", 1, mode_E);
2147         fpa_imm[FPA_IMM_EXTENDED][fpa_five]  = new_tarval_from_str("5", 1, mode_E);
2148         fpa_imm[FPA_IMM_EXTENDED][fpa_ten]   = new_tarval_from_str("10", 2, mode_E);
2149         fpa_imm[FPA_IMM_EXTENDED][fpa_half]  = new_tarval_from_str("0.5", 3, mode_E);
2150 }
2151
2152 /**
2153  * Transform a Firm graph into an ARM graph.
2154  */
2155 void arm_transform_graph(ir_graph *irg)
2156 {
2157         static int imm_initialized = 0;
2158         ir_entity *entity          = get_irg_entity(irg);
2159         const arch_env_t *arch_env = be_get_irg_arch_env(irg);
2160         ir_type   *frame_type;
2161
2162         mode_gp = mode_Iu;
2163         mode_fp = mode_E;
2164
2165         if (! imm_initialized) {
2166                 arm_init_fpa_immediate();
2167                 imm_initialized = 1;
2168         }
2169         arm_register_transformers();
2170
2171         isa = (arm_isa_t*) arch_env;
2172
2173         node_to_stack = pmap_create();
2174
2175         assert(abihelper == NULL);
2176         abihelper = be_abihelper_prepare(irg);
2177         be_collect_stacknodes(abihelper);
2178         assert(cconv == NULL);
2179         cconv = arm_decide_calling_convention(irg, get_entity_type(entity));
2180         create_stacklayout(irg);
2181
2182         be_transform_graph(irg, NULL);
2183
2184         be_abihelper_finish(abihelper);
2185         abihelper = NULL;
2186
2187         arm_free_calling_convention(cconv);
2188         cconv = NULL;
2189
2190         frame_type = get_irg_frame_type(irg);
2191         if (get_type_state(frame_type) == layout_undefined) {
2192                 default_layout_compound_type(frame_type);
2193         }
2194
2195         pmap_destroy(node_to_stack);
2196         node_to_stack = NULL;
2197
2198         be_add_missing_keeps(irg);
2199 }
2200
2201 void arm_init_transform(void)
2202 {
2203         FIRM_DBG_REGISTER(dbg, "firm.be.arm.transform");
2204 }