nsz Git - libfirm/blob - ir/be/arm/arm_transform.c

   1 /*
   2  * Copyright (C) 1995-2010 University of Karlsruhe.  All right reserved.
   3  *
   4  * This file is part of libFirm.
   5  *
   6  * This file may be distributed and/or modified under the terms of the
   7  * GNU General Public License version 2 as published by the Free Software
   8  * Foundation and appearing in the file LICENSE.GPL included in the
   9  * packaging of this file.
  10  *
  11  * Licensees holding valid libFirm Professional Edition licenses may use
  12  * this file in accordance with the libFirm Commercial License.
  13  * Agreement provided with the Software.
  14  *
  15  * This file is provided AS IS with NO WARRANTY OF ANY KIND, INCLUDING THE
  16  * WARRANTY OF DESIGN, MERCHANTABILITY AND FITNESS FOR A PARTICULAR
  17  * PURPOSE.
  18  */
  19
  20 /**
  21  * @file
  22  * @brief   The codegenerator (transform FIRM into arm FIRM)
  23  * @author  Matthias Braun, Oliver Richter, Tobias Gneist, Michael Beck
  24  * @version $Id$
  25  */
  26 #include "config.h"
  27
  28 #include "irnode_t.h"
  29 #include "irgraph_t.h"
  30 #include "irmode_t.h"
  31 #include "irgmod.h"
  32 #include "iredges.h"
  33 #include "irvrfy.h"
  34 #include "ircons.h"
  35 #include "irprintf.h"
  36 #include "dbginfo.h"
  37 #include "iropt_t.h"
  38 #include "debug.h"
  39 #include "error.h"
  40
  41 #include "../benode.h"
  42 #include "../beirg.h"
  43 #include "../beutil.h"
  44 #include "../betranshlp.h"
  45 #include "../beabihelper.h"
  46 #include "../beabi.h"
  47
  48 #include "bearch_arm_t.h"
  49 #include "arm_nodes_attr.h"
  50 #include "arm_transform.h"
  51 #include "arm_optimize.h"
  52 #include "arm_new_nodes.h"
  53 #include "arm_map_regs.h"
  54 #include "arm_cconv.h"
  55
  56 #include "gen_arm_regalloc_if.h"
  57
  58 #include <limits.h>
  59
  60 DEBUG_ONLY(static firm_dbg_module_t *dbg = NULL;)
  61
  62 /** hold the current code generator during transformation */
  63 static arm_code_gen_t *env_cg;
  64
  65 static const arch_register_t *sp_reg = &arm_gp_regs[REG_SP];
  66 static ir_mode               *mode_gp;
  67 static ir_mode               *mode_fp;
  68 static beabi_helper_env_t    *abihelper;
  69 static calling_convention_t  *cconv = NULL;
  70
  71 static pmap                  *node_to_stack;
  72
  73 static bool mode_needs_gp_reg(ir_mode *mode)
  74 {
  75         return mode_is_int(mode) || mode_is_reference(mode);
  76 }
  77
  78 /**
  79  * create firm graph for a constant
  80  */
  81 static ir_node *create_const_graph_value(dbg_info *dbgi, ir_node *block,
  82                                          unsigned int value)
  83 {
  84         ir_node *result;
  85         arm_vals v, vn;
  86         int cnt;
  87
  88         /* We only have 8 bit immediates. So we possibly have to combine several
  89          * operations to construct the desired value.
  90          *
  91          * we can either create the value by adding bits to 0 or by removing bits
  92          * from an register with all bits set. Try which alternative needs fewer
  93          * operations */
  94         arm_gen_vals_from_word(value, &v);
  95         arm_gen_vals_from_word(~value, &vn);
  96
  97         if (vn.ops < v.ops) {
  98                 /* remove bits */
  99                 result = new_bd_arm_Mvn_imm(dbgi, block, vn.values[0], vn.rors[0]);
 100                 be_dep_on_frame(result);
 101
 102                 for (cnt = 1; cnt < vn.ops; ++cnt) {
 103                         result = new_bd_arm_Bic_imm(dbgi, block, result,
 104                                                     vn.values[cnt], vn.rors[cnt]);
 105                 }
 106         } else {
 107                 /* add bits */
 108                 result = new_bd_arm_Mov_imm(dbgi, block, v.values[0], v.rors[0]);
 109                 be_dep_on_frame(result);
 110
 111                 for (cnt = 1; cnt < v.ops; ++cnt) {
 112                         result = new_bd_arm_Or_imm(dbgi, block, result,
 113                                                    v.values[cnt], v.rors[cnt]);
 114                 }
 115         }
 116         return result;
 117 }
 118
 119 /**
 120  * Create a DAG constructing a given Const.
 121  *
 122  * @param irn  a Firm const
 123  */
 124 static ir_node *create_const_graph(ir_node *irn, ir_node *block)
 125 {
 126         tarval  *tv = get_Const_tarval(irn);
 127         ir_mode *mode = get_tarval_mode(tv);
 128         unsigned value;
 129
 130         if (mode_is_reference(mode)) {
 131                 /* ARM is 32bit, so we can safely convert a reference tarval into Iu */
 132                 assert(get_mode_size_bits(mode) == get_mode_size_bits(mode_Iu));
 133                 tv = tarval_convert_to(tv, mode_Iu);
 134         }
 135         value = get_tarval_long(tv);
 136         return create_const_graph_value(get_irn_dbg_info(irn), block, value);
 137 }
 138
 139 /**
 140  * Create an And that will zero out upper bits.
 141  *
 142  * @param dbgi     debug info
 143  * @param block    the basic block
 144  * @param op       the original node
 145  * param src_bits  number of lower bits that will remain
 146  */
 147 static ir_node *gen_zero_extension(dbg_info *dbgi, ir_node *block, ir_node *op,
 148                                    int src_bits)
 149 {
 150         if (src_bits == 8) {
 151                 return new_bd_arm_And_imm(dbgi, block, op, 0xFF, 0);
 152         } else if (src_bits == 16) {
 153                 ir_node *lshift = new_bd_arm_Mov_reg_shift_imm(dbgi, block, op, ARM_SHF_LSL_IMM, 16);
 154                 ir_node *rshift = new_bd_arm_Mov_reg_shift_imm(dbgi, block, lshift, ARM_SHF_LSR_IMM, 16);
 155                 return rshift;
 156         } else {
 157                 panic("zero extension only supported for 8 and 16 bits");
 158         }
 159 }
 160
 161 /**
 162  * Generate code for a sign extension.
 163  */
 164 static ir_node *gen_sign_extension(dbg_info *dbgi, ir_node *block, ir_node *op,
 165                                    int src_bits)
 166 {
 167         int shift_width = 32 - src_bits;
 168         ir_node *lshift_node = new_bd_arm_Mov_reg_shift_imm(dbgi, block, op, ARM_SHF_LSL_IMM, shift_width);
 169         ir_node *rshift_node = new_bd_arm_Mov_reg_shift_imm(dbgi, block, lshift_node, ARM_SHF_ASR_IMM, shift_width);
 170         return rshift_node;
 171 }
 172
 173 static ir_node *gen_extension(dbg_info *dbgi, ir_node *block, ir_node *op,
 174                               ir_mode *orig_mode)
 175 {
 176         int bits = get_mode_size_bits(orig_mode);
 177         if (bits == 32)
 178                 return op;
 179
 180         if (mode_is_signed(orig_mode)) {
 181                 return gen_sign_extension(dbgi, block, op, bits);
 182         } else {
 183                 return gen_zero_extension(dbgi, block, op, bits);
 184         }
 185 }
 186
 187 /**
 188  * returns true if it is assured, that the upper bits of a node are "clean"
 189  * which means for a 16 or 8 bit value, that the upper bits in the register
 190  * are 0 for unsigned and a copy of the last significant bit for signed
 191  * numbers.
 192  */
 193 static bool upper_bits_clean(ir_node *transformed_node, ir_mode *mode)
 194 {
 195         (void) transformed_node;
 196         (void) mode;
 197         /* TODO */
 198         return false;
 199 }
 200
 201 /**
 202  * Transforms a Conv node.
 203  *
 204  * @return The created ia32 Conv node
 205  */
 206 static ir_node *gen_Conv(ir_node *node)
 207 {
 208         ir_node  *block    = be_transform_node(get_nodes_block(node));
 209         ir_node  *op       = get_Conv_op(node);
 210         ir_node  *new_op   = be_transform_node(op);
 211         ir_mode  *src_mode = get_irn_mode(op);
 212         ir_mode  *dst_mode = get_irn_mode(node);
 213         dbg_info *dbg      = get_irn_dbg_info(node);
 214
 215         if (src_mode == dst_mode)
 216                 return new_op;
 217
 218         if (mode_is_float(src_mode) || mode_is_float(dst_mode)) {
 219                 if (USE_FPA(env_cg->isa)) {
 220                         if (mode_is_float(src_mode)) {
 221                                 if (mode_is_float(dst_mode)) {
 222                                         /* from float to float */
 223                                         return new_bd_arm_Mvf(dbg, block, new_op, dst_mode);
 224                                 } else {
 225                                         /* from float to int */
 226                                         panic("TODO");
 227                                 }
 228                         } else {
 229                                 /* from int to float */
 230                                 if (!mode_is_signed(src_mode)) {
 231                                         panic("TODO");
 232                                 } else {
 233                                         return new_bd_arm_FltX(dbg, block, new_op, dst_mode);
 234                                 }
 235                         }
 236                 } else if (USE_VFP(env_cg->isa)) {
 237                         panic("VFP not supported yet");
 238                 } else {
 239                         panic("Softfloat not supported yet");
 240                 }
 241         } else { /* complete in gp registers */
 242                 int src_bits = get_mode_size_bits(src_mode);
 243                 int dst_bits = get_mode_size_bits(dst_mode);
 244                 int min_bits;
 245                 ir_mode *min_mode;
 246
 247                 if (src_bits == dst_bits) {
 248                         /* kill unnecessary conv */
 249                         return new_op;
 250                 }
 251
 252                 if (src_bits < dst_bits) {
 253                         min_bits = src_bits;
 254                         min_mode = src_mode;
 255                 } else {
 256                         min_bits = dst_bits;
 257                         min_mode = dst_mode;
 258                 }
 259
 260                 if (upper_bits_clean(new_op, min_mode)) {
 261                         return new_op;
 262                 }
 263
 264                 if (mode_is_signed(min_mode)) {
 265                         return gen_sign_extension(dbg, block, new_op, min_bits);
 266                 } else {
 267                         return gen_zero_extension(dbg, block, new_op, min_bits);
 268                 }
 269         }
 270 }
 271
 272 typedef struct {
 273         unsigned char  imm_8;
 274         unsigned char  rot;
 275 } arm_immediate_t;
 276
 277 static bool try_encode_as_immediate(const ir_node *node, arm_immediate_t *res)
 278 {
 279         unsigned val, low_pos, high_pos;
 280
 281         if (!is_Const(node))
 282                 return false;
 283
 284         val = get_tarval_long(get_Const_tarval(node));
 285
 286         if (val == 0) {
 287                 res->imm_8 = 0;
 288                 res->rot   = 0;
 289                 return true;
 290         }
 291         if (val <= 0xff) {
 292                 res->imm_8 = val;
 293                 res->rot   = 0;
 294                 return true;
 295         }
 296         /* arm allows to use to rotate an 8bit immediate value by a multiple of 2
 297            (= 0, 2, 4, 6, ...).
 298            So we determine the smallest even position with a bit set
 299            and the highest even position with no bit set anymore.
 300            If the difference between these 2 is <= 8, then we can encode the value
 301            as immediate.
 302          */
 303         low_pos  = ntz(val) & ~1u;
 304         high_pos = (32-nlz(val)+1) & ~1u;
 305
 306         if (high_pos - low_pos <= 8) {
 307                 res->imm_8 = val >> low_pos;
 308                 res->rot   = 32 - low_pos;
 309                 return true;
 310         }
 311
 312         if (high_pos > 24) {
 313                 res->rot = 34 - high_pos;
 314                 val      = val >> (32-res->rot) | val << (res->rot);
 315                 if (val <= 0xff) {
 316                         res->imm_8 = val;
 317                         return true;
 318                 }
 319         }
 320
 321         return false;
 322 }
 323
 324 static bool is_downconv(const ir_node *node)
 325 {
 326         ir_mode *src_mode;
 327         ir_mode *dest_mode;
 328
 329         if (!is_Conv(node))
 330                 return false;
 331
 332         /* we only want to skip the conv when we're the only user
 333          * (not optimal but for now...)
 334          */
 335         if (get_irn_n_edges(node) > 1)
 336                 return false;
 337
 338         src_mode  = get_irn_mode(get_Conv_op(node));
 339         dest_mode = get_irn_mode(node);
 340         return
 341                 mode_needs_gp_reg(src_mode)  &&
 342                 mode_needs_gp_reg(dest_mode) &&
 343                 get_mode_size_bits(dest_mode) <= get_mode_size_bits(src_mode);
 344 }
 345
 346 static ir_node *arm_skip_downconv(ir_node *node)
 347 {
 348         while (is_downconv(node))
 349                 node = get_Conv_op(node);
 350         return node;
 351 }
 352
 353 typedef enum {
 354         MATCH_NONE         = 0,
 355         MATCH_COMMUTATIVE  = 1 << 0,  /**< commutative node */
 356         MATCH_REVERSE      = 1 << 1,  /**< support reverse opcode */
 357         MATCH_SIZE_NEUTRAL = 1 << 2,
 358         MATCH_SKIP_NOT     = 1 << 3,  /**< skip Not on ONE input */
 359 } match_flags_t;
 360
 361 /**
 362  * possible binop constructors.
 363  */
 364 typedef struct arm_binop_factory_t {
 365         /** normal reg op reg operation. */
 366         ir_node *(*new_binop_reg)(dbg_info *dbgi, ir_node *block, ir_node *op1, ir_node *op2);
 367         /** normal reg op imm operation. */
 368         ir_node *(*new_binop_imm)(dbg_info *dbgi, ir_node *block, ir_node *op1, unsigned char imm8, unsigned char imm_rot);
 369         /** barrel shifter reg op (reg shift reg operation. */
 370         ir_node *(*new_binop_reg_shift_reg)(dbg_info *dbgi, ir_node *block, ir_node *left, ir_node *right, ir_node *shift, arm_shift_modifier_t shift_modifier);
 371         /** barrel shifter reg op (reg shift imm operation. */
 372         ir_node *(*new_binop_reg_shift_imm)(dbg_info *dbgi, ir_node *block, ir_node *left, ir_node *right, arm_shift_modifier_t shift_modifier, unsigned shift_immediate);
 373 } arm_binop_factory_t;
 374
 375 static ir_node *gen_int_binop(ir_node *node, match_flags_t flags,
 376                 const arm_binop_factory_t *factory)
 377 {
 378         ir_node  *block   = be_transform_node(get_nodes_block(node));
 379         ir_node  *op1     = get_binop_left(node);
 380         ir_node  *new_op1;
 381         ir_node  *op2     = get_binop_right(node);
 382         ir_node  *new_op2;
 383         dbg_info *dbgi    = get_irn_dbg_info(node);
 384         arm_immediate_t imm;
 385
 386         if (flags & MATCH_SKIP_NOT) {
 387                 if (is_Not(op1))
 388                         op1 = get_Not_op(op1);
 389                 else if (is_Not(op2))
 390                         op2 = get_Not_op(op2);
 391                 else
 392                         panic("cannot execute MATCH_SKIP_NOT");
 393         }
 394         if (flags & MATCH_SIZE_NEUTRAL) {
 395                 op1 = arm_skip_downconv(op1);
 396                 op2 = arm_skip_downconv(op2);
 397         } else {
 398                 assert(get_mode_size_bits(get_irn_mode(node)) == 32);
 399         }
 400
 401         if (try_encode_as_immediate(op2, &imm)) {
 402                 ir_node *new_op1 = be_transform_node(op1);
 403                 return factory->new_binop_imm(dbgi, block, new_op1, imm.imm_8, imm.rot);
 404         }
 405         new_op2 = be_transform_node(op2);
 406     if ((flags & (MATCH_COMMUTATIVE|MATCH_REVERSE)) && try_encode_as_immediate(op1, &imm)) {
 407                 if (flags & MATCH_REVERSE)
 408                         return factory[1].new_binop_imm(dbgi, block, new_op2, imm.imm_8, imm.rot);
 409                 else
 410                         return factory[0].new_binop_imm(dbgi, block, new_op2, imm.imm_8, imm.rot);
 411         }
 412         new_op1 = be_transform_node(op1);
 413
 414         /* check if we can fold in a Mov */
 415         if (is_arm_Mov(new_op2)) {
 416                 const arm_shifter_operand_t *attr = get_arm_shifter_operand_attr_const(new_op2);
 417
 418                 switch (attr->shift_modifier) {
 419                 case ARM_SHF_IMM:
 420                 case ARM_SHF_ASR_IMM:
 421                 case ARM_SHF_LSL_IMM:
 422                 case ARM_SHF_LSR_IMM:
 423                 case ARM_SHF_ROR_IMM:
 424                         if (factory->new_binop_reg_shift_imm) {
 425                                 ir_node *mov_op = get_irn_n(new_op2, 0);
 426                                 return factory->new_binop_reg_shift_imm(dbgi, block, new_op1, mov_op,
 427                                         attr->shift_modifier, attr->shift_immediate);
 428                         }
 429                         break;
 430
 431                 case ARM_SHF_ASR_REG:
 432                 case ARM_SHF_LSL_REG:
 433                 case ARM_SHF_LSR_REG:
 434                 case ARM_SHF_ROR_REG:
 435                         if (factory->new_binop_reg_shift_reg) {
 436                                 ir_node *mov_op  = get_irn_n(new_op2, 0);
 437                                 ir_node *mov_sft = get_irn_n(new_op2, 1);
 438                                 return factory->new_binop_reg_shift_reg(dbgi, block, new_op1, mov_op, mov_sft,
 439                                         attr->shift_modifier);
 440                         }
 441                         break;
 442                 }
 443         }
 444         if ((flags & (MATCH_COMMUTATIVE|MATCH_REVERSE)) && is_arm_Mov(new_op1)) {
 445                 const arm_shifter_operand_t *attr = get_arm_shifter_operand_attr_const(new_op1);
 446                 int idx = flags & MATCH_REVERSE ? 1 : 0;
 447
 448                 switch (attr->shift_modifier) {
 449                         ir_node *mov_op, *mov_sft;
 450
 451                 case ARM_SHF_IMM:
 452                 case ARM_SHF_ASR_IMM:
 453                 case ARM_SHF_LSL_IMM:
 454                 case ARM_SHF_LSR_IMM:
 455                 case ARM_SHF_ROR_IMM:
 456                         if (factory[idx].new_binop_reg_shift_imm) {
 457                                 mov_op = get_irn_n(new_op1, 0);
 458                                 return factory[idx].new_binop_reg_shift_imm(dbgi, block, new_op2, mov_op,
 459                                         attr->shift_modifier, attr->shift_immediate);
 460                         }
 461                         break;
 462
 463                 case ARM_SHF_ASR_REG:
 464                 case ARM_SHF_LSL_REG:
 465                 case ARM_SHF_LSR_REG:
 466                 case ARM_SHF_ROR_REG:
 467                         if (factory[idx].new_binop_reg_shift_reg) {
 468                                 mov_op  = get_irn_n(new_op1, 0);
 469                                 mov_sft = get_irn_n(new_op1, 1);
 470                                 return factory[idx].new_binop_reg_shift_reg(dbgi, block, new_op2, mov_op, mov_sft,
 471                                         attr->shift_modifier);
 472                         }
 473                         break;
 474                 }
 475         }
 476         return factory->new_binop_reg(dbgi, block, new_op1, new_op2);
 477 }
 478
 479 /**
 480  * Creates an ARM Add.
 481  *
 482  * @return the created arm Add node
 483  */
 484 static ir_node *gen_Add(ir_node *node)
 485 {
 486         static const arm_binop_factory_t add_factory = {
 487                 new_bd_arm_Add_reg,
 488                 new_bd_arm_Add_imm,
 489                 new_bd_arm_Add_reg_shift_reg,
 490                 new_bd_arm_Add_reg_shift_imm
 491         };
 492
 493         ir_mode *mode = get_irn_mode(node);
 494
 495         if (mode_is_float(mode)) {
 496                 ir_node  *block   = be_transform_node(get_nodes_block(node));
 497                 ir_node  *op1     = get_Add_left(node);
 498                 ir_node  *op2     = get_Add_right(node);
 499                 dbg_info *dbgi    = get_irn_dbg_info(node);
 500                 ir_node  *new_op1 = be_transform_node(op1);
 501                 ir_node  *new_op2 = be_transform_node(op2);
 502                 if (USE_FPA(env_cg->isa)) {
 503                         return new_bd_arm_Adf(dbgi, block, new_op1, new_op2, mode);
 504                 } else if (USE_VFP(env_cg->isa)) {
 505                         assert(mode != mode_E && "IEEE Extended FP not supported");
 506                         panic("VFP not supported yet");
 507                 } else {
 508                         panic("Softfloat not supported yet");
 509                 }
 510         } else {
 511 #if 0
 512                 /* check for MLA */
 513                 if (is_arm_Mul(new_op1) && get_irn_n_edges(op1) == 1) {
 514                         new_op3 = new_op2;
 515                         new_op2 = get_irn_n(new_op1, 1);
 516                         new_op1 = get_irn_n(new_op1, 0);
 517
 518                         return new_bd_arm_Mla(dbgi, block, new_op1, new_op2, new_op3);
 519                 }
 520                 if (is_arm_Mul(new_op2) && get_irn_n_edges(op2) == 1) {
 521                         new_op3 = new_op1;
 522                         new_op1 = get_irn_n(new_op2, 0);
 523                         new_op2 = get_irn_n(new_op2, 1);
 524
 525                         return new_bd_arm_Mla(dbgi, block, new_op1, new_op2, new_op3);
 526                 }
 527 #endif
 528
 529                 return gen_int_binop(node, MATCH_COMMUTATIVE | MATCH_SIZE_NEUTRAL, &add_factory);
 530         }
 531 }
 532
 533 /**
 534  * Creates an ARM Mul.
 535  *
 536  * @return the created arm Mul node
 537  */
 538 static ir_node *gen_Mul(ir_node *node)
 539 {
 540         ir_node  *block   = be_transform_node(get_nodes_block(node));
 541         ir_node  *op1     = get_Mul_left(node);
 542         ir_node  *new_op1 = be_transform_node(op1);
 543         ir_node  *op2     = get_Mul_right(node);
 544         ir_node  *new_op2 = be_transform_node(op2);
 545         ir_mode  *mode    = get_irn_mode(node);
 546         dbg_info *dbg     = get_irn_dbg_info(node);
 547
 548         if (mode_is_float(mode)) {
 549                 if (USE_FPA(env_cg->isa)) {
 550                         return new_bd_arm_Muf(dbg, block, new_op1, new_op2, mode);
 551                 } else if (USE_VFP(env_cg->isa)) {
 552                         assert(mode != mode_E && "IEEE Extended FP not supported");
 553                         panic("VFP not supported yet");
 554                 } else {
 555                         panic("Softfloat not supported yet");
 556                 }
 557         }
 558         assert(mode_is_data(mode));
 559         return new_bd_arm_Mul(dbg, block, new_op1, new_op2);
 560 }
 561
 562 static ir_node *gen_Quot(ir_node *node)
 563 {
 564         ir_node  *block   = be_transform_node(get_nodes_block(node));
 565         ir_node  *op1     = get_Quot_left(node);
 566         ir_node  *new_op1 = be_transform_node(op1);
 567         ir_node  *op2     = get_Quot_right(node);
 568         ir_node  *new_op2 = be_transform_node(op2);
 569         ir_mode  *mode    = get_irn_mode(node);
 570         dbg_info *dbg     = get_irn_dbg_info(node);
 571
 572         assert(mode != mode_E && "IEEE Extended FP not supported");
 573
 574         if (USE_FPA(env_cg->isa)) {
 575                 return new_bd_arm_Dvf(dbg, block, new_op1, new_op2, mode);
 576         } else if (USE_VFP(env_cg->isa)) {
 577                 assert(mode != mode_E && "IEEE Extended FP not supported");
 578                 panic("VFP not supported yet");
 579         } else {
 580                 panic("Softfloat not supported yet");
 581         }
 582 }
 583
 584 static ir_node *gen_And(ir_node *node)
 585 {
 586         static const arm_binop_factory_t and_factory = {
 587                 new_bd_arm_And_reg,
 588                 new_bd_arm_And_imm,
 589                 new_bd_arm_And_reg_shift_reg,
 590                 new_bd_arm_And_reg_shift_imm
 591         };
 592         static const arm_binop_factory_t bic_factory = {
 593                 new_bd_arm_Bic_reg,
 594                 new_bd_arm_Bic_imm,
 595                 new_bd_arm_Bic_reg_shift_reg,
 596                 new_bd_arm_Bic_reg_shift_imm
 597         };
 598
 599         /* check for and not */
 600         ir_node *left  = get_And_left(node);
 601         ir_node *right = get_And_right(node);
 602
 603         if (is_Not(left) || is_Not(right)) {
 604                 return gen_int_binop(node, MATCH_COMMUTATIVE | MATCH_SIZE_NEUTRAL | MATCH_SKIP_NOT,
 605                         &bic_factory);
 606         }
 607
 608         return gen_int_binop(node, MATCH_COMMUTATIVE | MATCH_SIZE_NEUTRAL, &and_factory);
 609 }
 610
 611 static ir_node *gen_Or(ir_node *node)
 612 {
 613         static const arm_binop_factory_t or_factory = {
 614                 new_bd_arm_Or_reg,
 615                 new_bd_arm_Or_imm,
 616                 new_bd_arm_Or_reg_shift_reg,
 617                 new_bd_arm_Or_reg_shift_imm
 618         };
 619
 620         return gen_int_binop(node, MATCH_COMMUTATIVE | MATCH_SIZE_NEUTRAL, &or_factory);
 621 }
 622
 623 static ir_node *gen_Eor(ir_node *node)
 624 {
 625         static const arm_binop_factory_t eor_factory = {
 626                 new_bd_arm_Eor_reg,
 627                 new_bd_arm_Eor_imm,
 628                 new_bd_arm_Eor_reg_shift_reg,
 629                 new_bd_arm_Eor_reg_shift_imm
 630         };
 631
 632         return gen_int_binop(node, MATCH_COMMUTATIVE | MATCH_SIZE_NEUTRAL, &eor_factory);
 633 }
 634
 635 static ir_node *gen_Sub(ir_node *node)
 636 {
 637         static const arm_binop_factory_t sub_rsb_factory[2] = {
 638                 {
 639                         new_bd_arm_Sub_reg,
 640                         new_bd_arm_Sub_imm,
 641                         new_bd_arm_Sub_reg_shift_reg,
 642                         new_bd_arm_Sub_reg_shift_imm
 643                 },
 644                 {
 645                         new_bd_arm_Rsb_reg,
 646                         new_bd_arm_Rsb_imm,
 647                         new_bd_arm_Rsb_reg_shift_reg,
 648                         new_bd_arm_Rsb_reg_shift_imm
 649                 }
 650         };
 651
 652         ir_node  *block   = be_transform_node(get_nodes_block(node));
 653         ir_node  *op1     = get_Sub_left(node);
 654         ir_node  *new_op1 = be_transform_node(op1);
 655         ir_node  *op2     = get_Sub_right(node);
 656         ir_node  *new_op2 = be_transform_node(op2);
 657         ir_mode  *mode    = get_irn_mode(node);
 658         dbg_info *dbgi    = get_irn_dbg_info(node);
 659
 660         if (mode_is_float(mode)) {
 661                 if (USE_FPA(env_cg->isa)) {
 662                         return new_bd_arm_Suf(dbgi, block, new_op1, new_op2, mode);
 663                 } else if (USE_VFP(env_cg->isa)) {
 664                         assert(mode != mode_E && "IEEE Extended FP not supported");
 665                         panic("VFP not supported yet");
 666                 } else {
 667                         panic("Softfloat not supported yet");
 668                 }
 669         } else {
 670                 return gen_int_binop(node, MATCH_SIZE_NEUTRAL | MATCH_REVERSE, sub_rsb_factory);
 671         }
 672 }
 673
 674 /**
 675  * Checks if a given value can be used as an immediate for the given
 676  * ARM shift mode.
 677  */
 678 static bool can_use_shift_constant(unsigned int val,
 679                                    arm_shift_modifier_t modifier)
 680 {
 681         if (val <= 31)
 682                 return true;
 683         if (val == 32 && modifier != ARM_SHF_LSL_REG && modifier != ARM_SHF_ROR_REG)
 684                 return true;
 685         return false;
 686 }
 687
 688 /**
 689  * generate an ARM shift instruction.
 690  *
 691  * @param node            the node
 692  * @param flags           matching flags
 693  * @param shift_modifier  initial encoding of the desired shift operation
 694  */
 695 static ir_node *make_shift(ir_node *node, match_flags_t flags,
 696                 arm_shift_modifier_t shift_modifier)
 697 {
 698         ir_node  *block = be_transform_node(get_nodes_block(node));
 699         ir_node  *op1   = get_binop_left(node);
 700         ir_node  *op2   = get_binop_right(node);
 701         dbg_info *dbgi  = get_irn_dbg_info(node);
 702         ir_node  *new_op1;
 703         ir_node  *new_op2;
 704
 705         if (flags & MATCH_SIZE_NEUTRAL) {
 706                 op1 = arm_skip_downconv(op1);
 707                 op2 = arm_skip_downconv(op2);
 708         }
 709
 710         new_op1 = be_transform_node(op1);
 711         if (is_Const(op2)) {
 712                 tarval      *tv  = get_Const_tarval(op2);
 713                 unsigned int val = get_tarval_long(tv);
 714                 assert(tarval_is_long(tv));
 715                 if (can_use_shift_constant(val, shift_modifier)) {
 716                         switch (shift_modifier) {
 717                         case ARM_SHF_LSL_REG: shift_modifier = ARM_SHF_LSL_IMM; break;
 718                         case ARM_SHF_LSR_REG: shift_modifier = ARM_SHF_LSR_IMM; break;
 719                         case ARM_SHF_ASR_REG: shift_modifier = ARM_SHF_ASR_IMM; break;
 720                         case ARM_SHF_ROR_REG: shift_modifier = ARM_SHF_ROR_IMM; break;
 721                         default: panic("unexpected shift modifier");
 722                         }
 723                         return new_bd_arm_Mov_reg_shift_imm(dbgi, block, new_op1,
 724                                                             shift_modifier, val);
 725                 }
 726         }
 727
 728         new_op2 = be_transform_node(op2);
 729         return new_bd_arm_Mov_reg_shift_reg(dbgi, block, new_op1, new_op2,
 730                                             shift_modifier);
 731 }
 732
 733 static ir_node *gen_Shl(ir_node *node)
 734 {
 735         return make_shift(node, MATCH_SIZE_NEUTRAL, ARM_SHF_LSL_REG);
 736 }
 737
 738 static ir_node *gen_Shr(ir_node *node)
 739 {
 740         return make_shift(node, MATCH_NONE, ARM_SHF_LSR_REG);
 741 }
 742
 743 static ir_node *gen_Shrs(ir_node *node)
 744 {
 745         return make_shift(node, MATCH_NONE, ARM_SHF_ASR_REG);
 746 }
 747
 748 static ir_node *gen_Ror(ir_node *node, ir_node *op1, ir_node *op2)
 749 {
 750         ir_node  *block   = be_transform_node(get_nodes_block(node));
 751         ir_node  *new_op1 = be_transform_node(op1);
 752         dbg_info *dbgi    = get_irn_dbg_info(node);
 753         ir_node  *new_op2 = be_transform_node(op2);
 754
 755         return new_bd_arm_Mov_reg_shift_reg(dbgi, block, new_op1, new_op2,
 756                                             ARM_SHF_ROR_REG);
 757 }
 758
 759 static ir_node *gen_Rol(ir_node *node, ir_node *op1, ir_node *op2)
 760 {
 761         ir_node  *block   = be_transform_node(get_nodes_block(node));
 762         ir_node  *new_op1 = be_transform_node(op1);
 763         dbg_info *dbgi    = get_irn_dbg_info(node);
 764         ir_node  *new_op2 = be_transform_node(op2);
 765
 766         /* Note: there is no Rol on arm, we have to use Ror */
 767         new_op2 = new_bd_arm_Rsb_imm(dbgi, block, new_op2, 32, 0);
 768         return new_bd_arm_Mov_reg_shift_reg(dbgi, block, new_op1, new_op2,
 769                                             ARM_SHF_ROR_REG);
 770 }
 771
 772 static ir_node *gen_Rotl(ir_node *node)
 773 {
 774         ir_node *rotate = NULL;
 775         ir_node *op1    = get_Rotl_left(node);
 776         ir_node *op2    = get_Rotl_right(node);
 777
 778         /* Firm has only RotL, so we are looking for a right (op2)
 779            operand "-e+mode_size_bits" (it's an already modified "mode_size_bits-e",
 780            that means we can create a RotR. */
 781
 782         if (is_Add(op2)) {
 783                 ir_node *right = get_Add_right(op2);
 784                 if (is_Const(right)) {
 785                         tarval  *tv   = get_Const_tarval(right);
 786                         ir_mode *mode = get_irn_mode(node);
 787                         long     bits = get_mode_size_bits(mode);
 788                         ir_node *left = get_Add_left(op2);
 789
 790                         if (is_Minus(left) &&
 791                             tarval_is_long(tv)          &&
 792                             get_tarval_long(tv) == bits &&
 793                             bits                == 32)
 794                                 rotate = gen_Ror(node, op1, get_Minus_op(left));
 795                 }
 796         } else if (is_Sub(op2)) {
 797                 ir_node *left = get_Sub_left(op2);
 798                 if (is_Const(left)) {
 799                         tarval  *tv   = get_Const_tarval(left);
 800                         ir_mode *mode = get_irn_mode(node);
 801                         long     bits = get_mode_size_bits(mode);
 802                         ir_node *right = get_Sub_right(op2);
 803
 804                         if (tarval_is_long(tv)          &&
 805                             get_tarval_long(tv) == bits &&
 806                             bits                == 32)
 807                                 rotate = gen_Ror(node, op1, right);
 808                 }
 809         } else if (is_Const(op2)) {
 810                 tarval  *tv   = get_Const_tarval(op2);
 811                 ir_mode *mode = get_irn_mode(node);
 812                 long     bits = get_mode_size_bits(mode);
 813
 814                 if (tarval_is_long(tv) && bits == 32) {
 815                         ir_node  *block   = be_transform_node(get_nodes_block(node));
 816                         ir_node  *new_op1 = be_transform_node(op1);
 817                         dbg_info *dbgi    = get_irn_dbg_info(node);
 818
 819                         bits = (bits - get_tarval_long(tv)) & 31;
 820                         rotate = new_bd_arm_Mov_reg_shift_imm(dbgi, block, new_op1, ARM_SHF_ROR_IMM, bits);
 821                 }
 822         }
 823
 824         if (rotate == NULL) {
 825                 rotate = gen_Rol(node, op1, op2);
 826         }
 827
 828         return rotate;
 829 }
 830
 831 static ir_node *gen_Not(ir_node *node)
 832 {
 833         ir_node  *block   = be_transform_node(get_nodes_block(node));
 834         ir_node  *op      = get_Not_op(node);
 835         ir_node  *new_op  = be_transform_node(op);
 836         dbg_info *dbgi    = get_irn_dbg_info(node);
 837
 838         /* check if we can fold in a Mov */
 839         if (is_arm_Mov(new_op)) {
 840                 const arm_shifter_operand_t *attr = get_arm_shifter_operand_attr_const(new_op);
 841
 842                 switch (attr->shift_modifier) {
 843                         ir_node *mov_op, *mov_sft;
 844
 845                 case ARM_SHF_IMM:
 846                 case ARM_SHF_ASR_IMM:
 847                 case ARM_SHF_LSL_IMM:
 848                 case ARM_SHF_LSR_IMM:
 849                 case ARM_SHF_ROR_IMM:
 850                         mov_op = get_irn_n(new_op, 0);
 851                         return new_bd_arm_Mvn_reg_shift_imm(dbgi, block, mov_op,
 852                                 attr->shift_modifier, attr->shift_immediate);
 853
 854                 case ARM_SHF_ASR_REG:
 855                 case ARM_SHF_LSL_REG:
 856                 case ARM_SHF_LSR_REG:
 857                 case ARM_SHF_ROR_REG:
 858                         mov_op  = get_irn_n(new_op, 0);
 859                         mov_sft = get_irn_n(new_op, 1);
 860                         return new_bd_arm_Mvn_reg_shift_reg(dbgi, block, mov_op, mov_sft,
 861                                 attr->shift_modifier);
 862                 }
 863         }
 864
 865         return new_bd_arm_Mvn_reg(dbgi, block, new_op);
 866 }
 867
 868 static ir_node *gen_Minus(ir_node *node)
 869 {
 870         ir_node  *block   = be_transform_node(get_nodes_block(node));
 871         ir_node  *op      = get_Minus_op(node);
 872         ir_node  *new_op  = be_transform_node(op);
 873         dbg_info *dbgi    = get_irn_dbg_info(node);
 874         ir_mode  *mode    = get_irn_mode(node);
 875
 876         if (mode_is_float(mode)) {
 877                 if (USE_FPA(env_cg->isa)) {
 878                         return new_bd_arm_Mvf(dbgi, block, op, mode);
 879                 } else if (USE_VFP(env_cg->isa)) {
 880                         assert(mode != mode_E && "IEEE Extended FP not supported");
 881                         panic("VFP not supported yet");
 882                 } else {
 883                         panic("Softfloat not supported yet");
 884                 }
 885         }
 886         assert(mode_is_data(mode));
 887         return new_bd_arm_Rsb_imm(dbgi, block, new_op, 0, 0);
 888 }
 889
 890 static ir_node *gen_Load(ir_node *node)
 891 {
 892         ir_node  *block    = be_transform_node(get_nodes_block(node));
 893         ir_node  *ptr      = get_Load_ptr(node);
 894         ir_node  *new_ptr  = be_transform_node(ptr);
 895         ir_node  *mem      = get_Load_mem(node);
 896         ir_node  *new_mem  = be_transform_node(mem);
 897         ir_mode  *mode     = get_Load_mode(node);
 898         dbg_info *dbgi      = get_irn_dbg_info(node);
 899         ir_node  *new_load = NULL;
 900
 901         if (mode_is_float(mode)) {
 902                 if (USE_FPA(env_cg->isa)) {
 903                         new_load = new_bd_arm_Ldf(dbgi, block, new_ptr, new_mem, mode,
 904                                                   NULL, 0, 0, false);
 905                 } else if (USE_VFP(env_cg->isa)) {
 906                         assert(mode != mode_E && "IEEE Extended FP not supported");
 907                         panic("VFP not supported yet");
 908                 } else {
 909                         panic("Softfloat not supported yet");
 910                 }
 911         } else {
 912                 assert(mode_is_data(mode) && "unsupported mode for Load");
 913
 914                 new_load = new_bd_arm_Ldr(dbgi, block, new_ptr, new_mem, mode, NULL, 0, 0, false);
 915         }
 916         set_irn_pinned(new_load, get_irn_pinned(node));
 917
 918         /* check for special case: the loaded value might not be used */
 919         if (be_get_Proj_for_pn(node, pn_Load_res) == NULL) {
 920                 /* add a result proj and a Keep to produce a pseudo use */
 921                 ir_node *proj = new_r_Proj(new_load, mode_Iu, pn_arm_Ldr_res);
 922                 be_new_Keep(block, 1, &proj);
 923         }
 924
 925         return new_load;
 926 }
 927
 928 static ir_node *gen_Store(ir_node *node)
 929 {
 930         ir_node  *block    = be_transform_node(get_nodes_block(node));
 931         ir_node  *ptr      = get_Store_ptr(node);
 932         ir_node  *new_ptr  = be_transform_node(ptr);
 933         ir_node  *mem      = get_Store_mem(node);
 934         ir_node  *new_mem  = be_transform_node(mem);
 935         ir_node  *val      = get_Store_value(node);
 936         ir_node  *new_val  = be_transform_node(val);
 937         ir_mode  *mode     = get_irn_mode(val);
 938         dbg_info *dbgi     = get_irn_dbg_info(node);
 939         ir_node *new_store = NULL;
 940
 941         if (mode_is_float(mode)) {
 942                 if (USE_FPA(env_cg->isa)) {
 943                         new_store = new_bd_arm_Stf(dbgi, block, new_ptr, new_val,
 944                                                    new_mem, mode, NULL, 0, 0, false);
 945                 } else if (USE_VFP(env_cg->isa)) {
 946                         assert(mode != mode_E && "IEEE Extended FP not supported");
 947                         panic("VFP not supported yet");
 948                 } else {
 949                         panic("Softfloat not supported yet");
 950                 }
 951         } else {
 952                 assert(mode_is_data(mode) && "unsupported mode for Store");
 953                 new_store = new_bd_arm_Str(dbgi, block, new_ptr, new_val, new_mem, mode,
 954                                            NULL, 0, 0, false);
 955         }
 956         set_irn_pinned(new_store, get_irn_pinned(node));
 957         return new_store;
 958 }
 959
 960 static ir_node *gen_Jmp(ir_node *node)
 961 {
 962         ir_node  *block     = get_nodes_block(node);
 963         ir_node  *new_block = be_transform_node(block);
 964         dbg_info *dbgi      = get_irn_dbg_info(node);
 965
 966         return new_bd_arm_Jmp(dbgi, new_block);
 967 }
 968
 969 static ir_node *gen_SwitchJmp(ir_node *node)
 970 {
 971         ir_node  *block    = be_transform_node(get_nodes_block(node));
 972         ir_node  *selector = get_Cond_selector(node);
 973         dbg_info *dbgi     = get_irn_dbg_info(node);
 974         ir_node *new_op = be_transform_node(selector);
 975         ir_node *const_graph;
 976         ir_node *sub;
 977
 978         ir_node *proj;
 979         const ir_edge_t *edge;
 980         int min = INT_MAX;
 981         int max = INT_MIN;
 982         int translation;
 983         int pn;
 984         int n_projs;
 985
 986         foreach_out_edge(node, edge) {
 987                 proj = get_edge_src_irn(edge);
 988                 assert(is_Proj(proj) && "Only proj allowed at SwitchJmp");
 989
 990                 pn = get_Proj_proj(proj);
 991
 992                 min = pn<min ? pn : min;
 993                 max = pn>max ? pn : max;
 994         }
 995         translation = min;
 996         n_projs = max - translation + 1;
 997
 998         foreach_out_edge(node, edge) {
 999                 proj = get_edge_src_irn(edge);
1000                 assert(is_Proj(proj) && "Only proj allowed at SwitchJmp");
1001
1002                 pn = get_Proj_proj(proj) - translation;
1003                 set_Proj_proj(proj, pn);
1004         }
1005
1006         const_graph = create_const_graph_value(dbgi, block, translation);
1007         sub = new_bd_arm_Sub_reg(dbgi, block, new_op, const_graph);
1008         return new_bd_arm_SwitchJmp(dbgi, block, sub, n_projs, get_Cond_default_proj(node) - translation);
1009 }
1010
1011 static ir_node *gen_Cmp(ir_node *node)
1012 {
1013         ir_node  *block    = be_transform_node(get_nodes_block(node));
1014         ir_node  *op1      = get_Cmp_left(node);
1015         ir_node  *op2      = get_Cmp_right(node);
1016         ir_mode  *cmp_mode = get_irn_mode(op1);
1017         dbg_info *dbgi     = get_irn_dbg_info(node);
1018         ir_node  *new_op1;
1019         ir_node  *new_op2;
1020         bool      is_unsigned;
1021
1022         if (mode_is_float(cmp_mode)) {
1023                 /* TODO: this is broken... */
1024                 new_op1 = be_transform_node(op1);
1025                 new_op2 = be_transform_node(op2);
1026
1027                 return new_bd_arm_Cmfe(dbgi, block, new_op1, new_op2, false);
1028         }
1029
1030         assert(get_irn_mode(op2) == cmp_mode);
1031         is_unsigned = !mode_is_signed(cmp_mode);
1032
1033         /* integer compare, TODO: use shifter_op in all its combinations */
1034         new_op1 = be_transform_node(op1);
1035         new_op1 = gen_extension(dbgi, block, new_op1, cmp_mode);
1036         new_op2 = be_transform_node(op2);
1037         new_op2 = gen_extension(dbgi, block, new_op2, cmp_mode);
1038         return new_bd_arm_Cmp_reg(dbgi, block, new_op1, new_op2, false,
1039                                   is_unsigned);
1040 }
1041
1042 static ir_node *gen_Cond(ir_node *node)
1043 {
1044         ir_node  *selector = get_Cond_selector(node);
1045         ir_mode  *mode     = get_irn_mode(selector);
1046         ir_node  *block;
1047         ir_node  *flag_node;
1048         dbg_info *dbgi;
1049
1050         if (mode != mode_b) {
1051                 return gen_SwitchJmp(node);
1052         }
1053         assert(is_Proj(selector));
1054
1055         block     = be_transform_node(get_nodes_block(node));
1056         dbgi      = get_irn_dbg_info(node);
1057         flag_node = be_transform_node(get_Proj_pred(selector));
1058
1059         return new_bd_arm_B(dbgi, block, flag_node, get_Proj_proj(selector));
1060 }
1061
1062 static tarval *fpa_imm[3][fpa_max];
1063
1064 #if 0
1065 /**
1066  * Check, if a floating point tarval is an fpa immediate, i.e.
1067  * one of 0, 1, 2, 3, 4, 5, 10, or 0.5.
1068  */
1069 static int is_fpa_immediate(tarval *tv)
1070 {
1071         ir_mode *mode = get_tarval_mode(tv);
1072         int i, j, res = 1;
1073
1074         switch (get_mode_size_bits(mode)) {
1075         case 32:
1076                 i = 0;
1077                 break;
1078         case 64:
1079                 i = 1;
1080                 break;
1081         default:
1082                 i = 2;
1083         }
1084
1085         if (tarval_is_negative(tv)) {
1086                 tv = tarval_neg(tv);
1087                 res = -1;
1088         }
1089
1090         for (j = 0; j < fpa_max; ++j) {
1091                 if (tv == fpa_imm[i][j])
1092                         return res * j;
1093         }
1094         return fpa_max;
1095 }
1096 #endif
1097
1098 static ir_node *gen_Const(ir_node *node)
1099 {
1100         ir_node  *block = be_transform_node(get_nodes_block(node));
1101         ir_mode *mode = get_irn_mode(node);
1102         dbg_info *dbg = get_irn_dbg_info(node);
1103
1104         if (mode_is_float(mode)) {
1105                 if (USE_FPA(env_cg->isa)) {
1106                         tarval *tv = get_Const_tarval(node);
1107                         node       = new_bd_arm_fConst(dbg, block, tv);
1108                         be_dep_on_frame(node);
1109                         return node;
1110                 } else if (USE_VFP(env_cg->isa)) {
1111                         assert(mode != mode_E && "IEEE Extended FP not supported");
1112                         panic("VFP not supported yet");
1113                 } else {
1114                         panic("Softfloat not supported yet");
1115                 }
1116         }
1117         return create_const_graph(node, block);
1118 }
1119
1120 static ir_node *gen_SymConst(ir_node *node)
1121 {
1122         ir_node   *block  = be_transform_node(get_nodes_block(node));
1123         ir_entity *entity = get_SymConst_entity(node);
1124         dbg_info  *dbgi   = get_irn_dbg_info(node);
1125         ir_node   *new_node;
1126
1127         new_node = new_bd_arm_SymConst(dbgi, block, entity, 0);
1128         be_dep_on_frame(new_node);
1129         return new_node;
1130 }
1131
1132 static ir_node *ints_to_double(dbg_info *dbgi, ir_node *block, ir_node *node0,
1133                                ir_node *node1)
1134 {
1135         /* the good way to do this would be to use the stm (store multiple)
1136          * instructions, since our input is nearly always 2 consecutive 32bit
1137          * registers... */
1138         ir_graph *irg   = current_ir_graph;
1139         ir_node  *stack = get_irg_frame(irg);
1140         ir_node  *nomem = new_NoMem();
1141         ir_node  *str0  = new_bd_arm_Str(dbgi, block, stack, node0, nomem, mode_gp,
1142                                          NULL, 0, 0, true);
1143         ir_node  *str1  = new_bd_arm_Str(dbgi, block, stack, node1, nomem, mode_gp,
1144                                          NULL, 0, 4, true);
1145         ir_node  *in[2] = { str0, str1 };
1146         ir_node  *sync  = new_r_Sync(block, 2, in);
1147         ir_node  *ldf;
1148         set_irn_pinned(str0, op_pin_state_floats);
1149         set_irn_pinned(str1, op_pin_state_floats);
1150
1151         ldf = new_bd_arm_Ldf(dbgi, block, stack, sync, mode_D, NULL, 0, 0, true);
1152         set_irn_pinned(ldf, op_pin_state_floats);
1153
1154         return new_Proj(ldf, mode_fp, pn_arm_Ldf_res);
1155 }
1156
1157 static ir_node *int_to_float(dbg_info *dbgi, ir_node *block, ir_node *node)
1158 {
1159         ir_graph *irg   = current_ir_graph;
1160         ir_node  *stack = get_irg_frame(irg);
1161         ir_node  *nomem = new_NoMem();
1162         ir_node  *str   = new_bd_arm_Str(dbgi, block, stack, node, nomem, mode_gp,
1163                                          NULL, 0, 0, true);
1164         ir_node  *ldf;
1165         set_irn_pinned(str, op_pin_state_floats);
1166
1167         ldf = new_bd_arm_Ldf(dbgi, block, stack, str, mode_F, NULL, 0, 0, true);
1168         set_irn_pinned(ldf, op_pin_state_floats);
1169
1170         return new_Proj(ldf, mode_fp, pn_arm_Ldf_res);
1171 }
1172
1173 static ir_node *float_to_int(dbg_info *dbgi, ir_node *block, ir_node *node)
1174 {
1175         ir_graph *irg   = current_ir_graph;
1176         ir_node  *stack = get_irg_frame(irg);
1177         ir_node  *nomem = new_NoMem();
1178         ir_node  *stf   = new_bd_arm_Stf(dbgi, block, stack, node, nomem, mode_F,
1179                                          NULL, 0, 0, true);
1180         ir_node  *ldr;
1181         set_irn_pinned(stf, op_pin_state_floats);
1182
1183         ldr = new_bd_arm_Ldr(dbgi, block, stack, stf, mode_gp, NULL, 0, 0, true);
1184         set_irn_pinned(ldr, op_pin_state_floats);
1185
1186         return new_Proj(ldr, mode_gp, pn_arm_Ldr_res);
1187 }
1188
1189 static void double_to_ints(dbg_info *dbgi, ir_node *block, ir_node *node,
1190                            ir_node **out_value0, ir_node **out_value1)
1191 {
1192         ir_graph *irg   = current_ir_graph;
1193         ir_node  *stack = get_irg_frame(irg);
1194         ir_node  *nomem = new_NoMem();
1195         ir_node  *stf   = new_bd_arm_Stf(dbgi, block, stack, node, nomem, mode_D,
1196                                          NULL, 0, 0, true);
1197         ir_node  *ldr0, *ldr1;
1198         set_irn_pinned(stf, op_pin_state_floats);
1199
1200         ldr0 = new_bd_arm_Ldr(dbgi, block, stack, stf, mode_gp, NULL, 0, 0, true);
1201         set_irn_pinned(ldr0, op_pin_state_floats);
1202         ldr1 = new_bd_arm_Ldr(dbgi, block, stack, stf, mode_gp, NULL, 0, 4, true);
1203         set_irn_pinned(ldr1, op_pin_state_floats);
1204
1205         *out_value0 = new_Proj(ldr0, mode_gp, pn_arm_Ldr_res);
1206         *out_value1 = new_Proj(ldr1, mode_gp, pn_arm_Ldr_res);
1207 }
1208
1209 static ir_node *gen_CopyB(ir_node *node)
1210 {
1211         ir_node  *block    = be_transform_node(get_nodes_block(node));
1212         ir_node  *src      = get_CopyB_src(node);
1213         ir_node  *new_src  = be_transform_node(src);
1214         ir_node  *dst      = get_CopyB_dst(node);
1215         ir_node  *new_dst  = be_transform_node(dst);
1216         ir_node  *mem      = get_CopyB_mem(node);
1217         ir_node  *new_mem  = be_transform_node(mem);
1218         dbg_info *dbg      = get_irn_dbg_info(node);
1219         int      size      = get_type_size_bytes(get_CopyB_type(node));
1220         ir_node  *src_copy;
1221         ir_node  *dst_copy;
1222
1223         src_copy = be_new_Copy(&arm_reg_classes[CLASS_arm_gp], block, new_src);
1224         dst_copy = be_new_Copy(&arm_reg_classes[CLASS_arm_gp], block, new_dst);
1225
1226         return new_bd_arm_CopyB(dbg, block, dst_copy, src_copy,
1227                         new_bd_arm_EmptyReg(dbg, block),
1228                         new_bd_arm_EmptyReg(dbg, block),
1229                         new_bd_arm_EmptyReg(dbg, block),
1230                         new_mem, size);
1231 }
1232
1233 /**
1234  * Transform builtin clz.
1235  */
1236 static ir_node *gen_clz(ir_node *node)
1237 {
1238         ir_node  *block  = be_transform_node(get_nodes_block(node));
1239         dbg_info *dbg    = get_irn_dbg_info(node);
1240         ir_node  *op     = get_irn_n(node, 1);
1241         ir_node  *new_op = be_transform_node(op);
1242
1243         /* TODO armv5 instruction, otherwise create a call */
1244         return new_bd_arm_Clz(dbg, block, new_op);
1245 }
1246
1247 /**
1248  * Transform Builtin node.
1249  */
1250 static ir_node *gen_Builtin(ir_node *node)
1251 {
1252         ir_builtin_kind kind = get_Builtin_kind(node);
1253
1254         switch (kind) {
1255         case ir_bk_trap:
1256         case ir_bk_debugbreak:
1257         case ir_bk_return_address:
1258         case ir_bk_frame_address:
1259         case ir_bk_prefetch:
1260         case ir_bk_ffs:
1261                 break;
1262         case ir_bk_clz:
1263                 return gen_clz(node);
1264         case ir_bk_ctz:
1265         case ir_bk_parity:
1266         case ir_bk_popcount:
1267         case ir_bk_bswap:
1268         case ir_bk_outport:
1269         case ir_bk_inport:
1270         case ir_bk_inner_trampoline:
1271                 break;
1272         }
1273         panic("Builtin %s not implemented in ARM", get_builtin_kind_name(kind));
1274 }
1275
1276 /**
1277  * Transform Proj(Builtin) node.
1278  */
1279 static ir_node *gen_Proj_Builtin(ir_node *proj)
1280 {
1281         ir_node         *node     = get_Proj_pred(proj);
1282         ir_node         *new_node = be_transform_node(node);
1283         ir_builtin_kind kind      = get_Builtin_kind(node);
1284
1285         switch (kind) {
1286         case ir_bk_return_address:
1287         case ir_bk_frame_address:
1288         case ir_bk_ffs:
1289         case ir_bk_clz:
1290         case ir_bk_ctz:
1291         case ir_bk_parity:
1292         case ir_bk_popcount:
1293         case ir_bk_bswap:
1294                 assert(get_Proj_proj(proj) == pn_Builtin_1_result);
1295                 return new_node;
1296         case ir_bk_trap:
1297         case ir_bk_debugbreak:
1298         case ir_bk_prefetch:
1299         case ir_bk_outport:
1300                 assert(get_Proj_proj(proj) == pn_Builtin_M);
1301                 return new_node;
1302         case ir_bk_inport:
1303         case ir_bk_inner_trampoline:
1304                 break;
1305         }
1306         panic("Builtin %s not implemented in ARM", get_builtin_kind_name(kind));
1307 }
1308
1309 static ir_node *gen_Proj_Load(ir_node *node)
1310 {
1311         ir_node  *load     = get_Proj_pred(node);
1312         ir_node  *new_load = be_transform_node(load);
1313         dbg_info *dbgi     = get_irn_dbg_info(node);
1314         long     proj      = get_Proj_proj(node);
1315
1316         /* renumber the proj */
1317         switch (get_arm_irn_opcode(new_load)) {
1318         case iro_arm_Ldr:
1319                 /* handle all gp loads equal: they have the same proj numbers. */
1320                 if (proj == pn_Load_res) {
1321                         return new_rd_Proj(dbgi, new_load, mode_Iu, pn_arm_Ldr_res);
1322                 } else if (proj == pn_Load_M) {
1323                         return new_rd_Proj(dbgi, new_load, mode_M, pn_arm_Ldr_M);
1324                 }
1325                 break;
1326         case iro_arm_Ldf:
1327                 if (proj == pn_Load_res) {
1328                         ir_mode *mode = get_Load_mode(load);
1329                         return new_rd_Proj(dbgi, new_load, mode, pn_arm_Ldf_res);
1330                 } else if (proj == pn_Load_M) {
1331                         return new_rd_Proj(dbgi, new_load, mode_M, pn_arm_Ldf_M);
1332                 }
1333                 break;
1334         default:
1335                 break;
1336         }
1337         panic("Unsupported Proj from Load");
1338 }
1339
1340 static ir_node *gen_Proj_CopyB(ir_node *node)
1341 {
1342         ir_node  *pred     = get_Proj_pred(node);
1343         ir_node  *new_pred = be_transform_node(pred);
1344         dbg_info *dbgi     = get_irn_dbg_info(node);
1345         long     proj      = get_Proj_proj(node);
1346
1347         switch (proj) {
1348         case pn_CopyB_M:
1349                 if (is_arm_CopyB(new_pred)) {
1350                         return new_rd_Proj(dbgi, new_pred, mode_M, pn_arm_CopyB_M);
1351                 }
1352                 break;
1353         default:
1354                 break;
1355         }
1356         panic("Unsupported Proj from CopyB");
1357 }
1358
1359 static ir_node *gen_Proj_Quot(ir_node *node)
1360 {
1361         ir_node  *pred     = get_Proj_pred(node);
1362         ir_node  *new_pred = be_transform_node(pred);
1363         dbg_info *dbgi     = get_irn_dbg_info(node);
1364         ir_mode  *mode     = get_irn_mode(node);
1365         long     proj      = get_Proj_proj(node);
1366
1367         switch (proj) {
1368         case pn_Quot_M:
1369                 if (is_arm_Dvf(new_pred)) {
1370                         return new_rd_Proj(dbgi, new_pred, mode_M, pn_arm_Dvf_M);
1371                 }
1372                 break;
1373         case pn_Quot_res:
1374                 if (is_arm_Dvf(new_pred)) {
1375                         return new_rd_Proj(dbgi, new_pred, mode, pn_arm_Dvf_res);
1376                 }
1377                 break;
1378         default:
1379                 break;
1380         }
1381         panic("Unsupported Proj from Quot");
1382 }
1383
1384 /**
1385  * Transform the Projs from a Cmp.
1386  */
1387 static ir_node *gen_Proj_Cmp(ir_node *node)
1388 {
1389         (void) node;
1390         /* we should only be here in case of a Mux node */
1391         panic("Mux NYI");
1392 }
1393
1394 static ir_node *gen_Proj_Start(ir_node *node)
1395 {
1396         ir_node *block     = get_nodes_block(node);
1397         ir_node *new_block = be_transform_node(block);
1398         ir_node *barrier   = be_transform_node(get_Proj_pred(node));
1399         long     proj      = get_Proj_proj(node);
1400
1401         switch ((pn_Start) proj) {
1402         case pn_Start_X_initial_exec:
1403                 /* we exchange the ProjX with a jump */
1404                 return new_bd_arm_Jmp(NULL, new_block);
1405
1406         case pn_Start_M:
1407                 return new_r_Proj(barrier, mode_M, 0);
1408
1409         case pn_Start_T_args:
1410                 return barrier;
1411
1412         case pn_Start_P_frame_base:
1413                 return be_prolog_get_reg_value(abihelper, sp_reg);
1414
1415         case pn_Start_P_tls:
1416                 return new_Bad();
1417
1418         case pn_Start_max:
1419                 break;
1420         }
1421         panic("unexpected start proj: %ld\n", proj);
1422 }
1423
1424 static ir_node *gen_Proj_Proj_Start(ir_node *node)
1425 {
1426         long       pn          = get_Proj_proj(node);
1427         ir_node   *block       = get_nodes_block(node);
1428         ir_node   *new_block   = be_transform_node(block);
1429         ir_entity *entity      = get_irg_entity(current_ir_graph);
1430         ir_type   *method_type = get_entity_type(entity);
1431         ir_type   *param_type  = get_method_param_type(method_type, pn);
1432         const reg_or_stackslot_t *param;
1433
1434         /* Proj->Proj->Start must be a method argument */
1435         assert(get_Proj_proj(get_Proj_pred(node)) == pn_Start_T_args);
1436
1437         param = &cconv->parameters[pn];
1438
1439         if (param->reg0 != NULL) {
1440                 /* argument transmitted in register */
1441                 ir_mode *mode  = get_type_mode(param_type);
1442                 ir_node *value = be_prolog_get_reg_value(abihelper, param->reg0);
1443
1444                 if (mode_is_float(mode)) {
1445                         ir_node *value1 = NULL;
1446
1447                         if (param->reg1 != NULL) {
1448                                 value1 = be_prolog_get_reg_value(abihelper, param->reg1);
1449                         } else if (param->entity != NULL) {
1450                                 ir_graph *irg = get_irn_irg(node);
1451                                 ir_node  *fp  = get_irg_frame(irg);
1452                                 ir_node  *mem = be_prolog_get_memory(abihelper);
1453                                 ir_node  *ldr = new_bd_arm_Ldr(NULL, new_block, fp, mem,
1454                                                                mode_gp, param->entity,
1455                                                                0, 0, true);
1456                                 value1 = new_Proj(ldr, mode_gp, pn_arm_Ldr_res);
1457                         }
1458
1459                         /* convert integer value to float */
1460                         if (value1 == NULL) {
1461                                 value = int_to_float(NULL, new_block, value);
1462                         } else {
1463                                 value = ints_to_double(NULL, new_block, value, value1);
1464                         }
1465                 }
1466                 return value;
1467         } else {
1468                 /* argument transmitted on stack */
1469                 ir_graph *irg  = get_irn_irg(node);
1470                 ir_node  *fp   = get_irg_frame(irg);
1471                 ir_node  *mem  = be_prolog_get_memory(abihelper);
1472                 ir_mode  *mode = get_type_mode(param->type);
1473                 ir_node  *load;
1474                 ir_node  *value;
1475
1476                 if (mode_is_float(mode)) {
1477                         load  = new_bd_arm_Ldf(NULL, new_block, fp, mem, mode,
1478                                                param->entity, 0, 0, true);
1479                         value = new_r_Proj(load, mode_fp, pn_arm_Ldf_res);
1480                 } else {
1481                         load  = new_bd_arm_Ldr(NULL, new_block, fp, mem, mode,
1482                                                param->entity, 0, 0, true);
1483                         value = new_r_Proj(load, mode_gp, pn_arm_Ldr_res);
1484                 }
1485                 set_irn_pinned(load, op_pin_state_floats);
1486
1487                 return value;
1488         }
1489 }
1490
1491 /**
1492  * Finds number of output value of a mode_T node which is constrained to
1493  * a single specific register.
1494  */
1495 static int find_out_for_reg(ir_node *node, const arch_register_t *reg)
1496 {
1497         int n_outs = arch_irn_get_n_outs(node);
1498         int o;
1499
1500         for (o = 0; o < n_outs; ++o) {
1501                 const arch_register_req_t *req = arch_get_out_register_req(node, o);
1502                 if (req == reg->single_req)
1503                         return o;
1504         }
1505         return -1;
1506 }
1507
1508 static ir_node *gen_Proj_Proj_Call(ir_node *node)
1509 {
1510         long                  pn            = get_Proj_proj(node);
1511         ir_node              *call          = get_Proj_pred(get_Proj_pred(node));
1512         ir_node              *new_call      = be_transform_node(call);
1513         ir_type              *function_type = get_Call_type(call);
1514         calling_convention_t *cconv = arm_decide_calling_convention(function_type);
1515         const reg_or_stackslot_t *res = &cconv->results[pn];
1516         ir_mode              *mode;
1517         int                   regn;
1518
1519         /* TODO 64bit modes */
1520         assert(res->reg0 != NULL && res->reg1 == NULL);
1521         regn = find_out_for_reg(new_call, res->reg0);
1522         if (regn < 0) {
1523                 panic("Internal error in calling convention for return %+F", node);
1524         }
1525         mode = res->reg0->reg_class->mode;
1526
1527         arm_free_calling_convention(cconv);
1528
1529         return new_r_Proj(new_call, mode, regn);
1530 }
1531
1532 static ir_node *gen_Proj_Call(ir_node *node)
1533 {
1534         long     pn        = get_Proj_proj(node);
1535         ir_node *call      = get_Proj_pred(node);
1536         ir_node *new_call  = be_transform_node(call);
1537
1538         switch ((pn_Call) pn) {
1539         case pn_Call_M:
1540                 return new_r_Proj(new_call, mode_M, 0);
1541         case pn_Call_X_regular:
1542         case pn_Call_X_except:
1543         case pn_Call_T_result:
1544         case pn_Call_P_value_res_base:
1545         case pn_Call_max:
1546                 break;
1547         }
1548         panic("Unexpected Call proj %ld\n", pn);
1549 }
1550
1551 /**
1552  * Transform a Proj node.
1553  */
1554 static ir_node *gen_Proj(ir_node *node)
1555 {
1556         ir_node  *pred = get_Proj_pred(node);
1557         long      proj = get_Proj_proj(node);
1558
1559         switch (get_irn_opcode(pred)) {
1560         case iro_Store:
1561                 if (proj == pn_Store_M) {
1562                         return be_transform_node(pred);
1563                 } else {
1564                         panic("Unsupported Proj from Store");
1565                 }
1566         case iro_Load:
1567                 return gen_Proj_Load(node);
1568         case iro_Call:
1569                 return gen_Proj_Call(node);
1570         case iro_CopyB:
1571                 return gen_Proj_CopyB(node);
1572         case iro_Quot:
1573                 return gen_Proj_Quot(node);
1574         case iro_Cmp:
1575                 return gen_Proj_Cmp(node);
1576         case iro_Start:
1577                 return gen_Proj_Start(node);
1578         case iro_Cond:
1579                 /* nothing to do */
1580                 return be_duplicate_node(node);
1581         case iro_Proj: {
1582                 ir_node *pred_pred = get_Proj_pred(pred);
1583                 if (is_Call(pred_pred)) {
1584                         return gen_Proj_Proj_Call(node);
1585                 } else if (is_Start(pred_pred)) {
1586                         return gen_Proj_Proj_Start(node);
1587                 }
1588                 /* FALLTHROUGH */
1589         }
1590         case iro_Builtin:
1591                 return gen_Proj_Builtin(node);
1592         default:
1593                 panic("code selection didn't expect Proj after %+F\n", pred);
1594         }
1595 }
1596
1597 typedef ir_node *(*create_const_node_func)(dbg_info *db, ir_node *block);
1598
1599 static inline ir_node *create_const(ir_node **place,
1600                                     create_const_node_func func,
1601                                     const arch_register_t* reg)
1602 {
1603         ir_node *block, *res;
1604
1605         if (*place != NULL)
1606                 return *place;
1607
1608         block = get_irg_start_block(env_cg->irg);
1609         res = func(NULL, block);
1610         arch_set_irn_register(res, reg);
1611         *place = res;
1612         return res;
1613 }
1614
1615 static ir_node *gen_Unknown(ir_node *node)
1616 {
1617         ir_node  *block     = get_nodes_block(node);
1618         ir_node  *new_block = be_transform_node(block);
1619         dbg_info *dbgi      = get_irn_dbg_info(node);
1620
1621         /* just produce a 0 */
1622         ir_mode *mode = get_irn_mode(node);
1623         if (mode_is_float(mode)) {
1624                 tarval *tv = get_mode_null(mode);
1625                 ir_node *node = new_bd_arm_fConst(dbgi, new_block, tv);
1626                 be_dep_on_frame(node);
1627                 return node;
1628         } else if (mode_needs_gp_reg(mode)) {
1629                 return create_const_graph_value(dbgi, new_block, 0);
1630         }
1631
1632         panic("Unexpected Unknown mode");
1633 }
1634
1635 /**
1636  * Produces the type which sits between the stack args and the locals on the
1637  * stack. It will contain the return address and space to store the old base
1638  * pointer.
1639  * @return The Firm type modeling the ABI between type.
1640  */
1641 static ir_type *arm_get_between_type(void)
1642 {
1643         static ir_type *between_type = NULL;
1644
1645         if (between_type == NULL) {
1646                 between_type = new_type_class(new_id_from_str("arm_between_type"));
1647                 set_type_size_bytes(between_type, 0);
1648         }
1649
1650         return between_type;
1651 }
1652
1653 static void create_stacklayout(ir_graph *irg)
1654 {
1655         ir_entity         *entity        = get_irg_entity(irg);
1656         ir_type           *function_type = get_entity_type(entity);
1657         be_stack_layout_t *layout        = be_get_irg_stack_layout(irg);
1658         ir_type           *arg_type;
1659         int                p;
1660         int                n_params;
1661
1662         /* calling conventions must be decided by now */
1663         assert(cconv != NULL);
1664
1665         /* construct argument type */
1666         arg_type = new_type_struct(id_mangle_u(get_entity_ident(entity), new_id_from_chars("arg_type", 8)));
1667         n_params = get_method_n_params(function_type);
1668         for (p = 0; p < n_params; ++p) {
1669                 reg_or_stackslot_t *param = &cconv->parameters[p];
1670                 char                buf[128];
1671                 ident              *id;
1672
1673                 if (param->type == NULL)
1674                         continue;
1675
1676                 snprintf(buf, sizeof(buf), "param_%d", p);
1677                 id            = new_id_from_str(buf);
1678                 param->entity = new_entity(arg_type, id, param->type);
1679                 set_entity_offset(param->entity, param->offset);
1680         }
1681
1682         /* TODO: what about external functions? we don't know most of the stack
1683          * layout for them. And probably don't need all of this... */
1684         memset(layout, 0, sizeof(*layout));
1685
1686         layout->frame_type     = get_irg_frame_type(irg);
1687         layout->between_type   = arm_get_between_type();
1688         layout->arg_type       = arg_type;
1689         layout->param_map      = NULL; /* TODO */
1690         layout->initial_offset = 0;
1691         layout->initial_bias   = 0;
1692         layout->stack_dir      = -1;
1693         layout->sp_relative    = true;
1694
1695         assert(N_FRAME_TYPES == 3);
1696         layout->order[0] = layout->frame_type;
1697         layout->order[1] = layout->between_type;
1698         layout->order[2] = layout->arg_type;
1699 }
1700
1701 /**
1702  * transform the start node to the prolog code + initial barrier
1703  */
1704 static ir_node *gen_Start(ir_node *node)
1705 {
1706         ir_graph  *irg           = get_irn_irg(node);
1707         ir_entity *entity        = get_irg_entity(irg);
1708         ir_type   *function_type = get_entity_type(entity);
1709         ir_node   *block         = get_nodes_block(node);
1710         ir_node   *new_block     = be_transform_node(block);
1711         dbg_info  *dbgi          = get_irn_dbg_info(node);
1712         ir_node   *start;
1713         ir_node   *incsp;
1714         ir_node   *sp;
1715         ir_node   *barrier;
1716         int        i;
1717
1718         /* stackpointer is important at function prolog */
1719         be_prolog_add_reg(abihelper, sp_reg,
1720                         arch_register_req_type_produces_sp | arch_register_req_type_ignore);
1721         /* function parameters in registers */
1722         for (i = 0; i < get_method_n_params(function_type); ++i) {
1723                 const reg_or_stackslot_t *param = &cconv->parameters[i];
1724                 if (param->reg0 != NULL)
1725                         be_prolog_add_reg(abihelper, param->reg0, 0);
1726                 if (param->reg1 != NULL)
1727                         be_prolog_add_reg(abihelper, param->reg1, 0);
1728         }
1729         /* announce that we need the values of the callee save regs */
1730         for (i = 0; i < (int) (sizeof(callee_saves)/sizeof(callee_saves[0])); ++i) {
1731                 be_prolog_add_reg(abihelper, callee_saves[i], 0);
1732         }
1733
1734         start = be_prolog_create_start(abihelper, dbgi, new_block);
1735         sp    = be_prolog_get_reg_value(abihelper, sp_reg);
1736         incsp = be_new_IncSP(sp_reg, new_block, sp, BE_STACK_FRAME_SIZE_EXPAND, 0);
1737         be_prolog_set_reg_value(abihelper, sp_reg, incsp);
1738         barrier = be_prolog_create_barrier(abihelper, new_block);
1739
1740         return barrier;
1741 }
1742
1743 static ir_node *get_stack_pointer_for(ir_node *node)
1744 {
1745         /* get predecessor in stack_order list */
1746         ir_node *stack_pred = be_get_stack_pred(abihelper, node);
1747         ir_node *stack_pred_transformed;
1748         ir_node *stack;
1749
1750         if (stack_pred == NULL) {
1751                 /* first stack user in the current block. We can simply use the
1752                  * initial sp_proj for it */
1753                 ir_node *sp_proj = be_prolog_get_reg_value(abihelper, sp_reg);
1754                 return sp_proj;
1755         }
1756
1757         stack_pred_transformed = be_transform_node(stack_pred);
1758         stack                  = pmap_get(node_to_stack, stack_pred);
1759         if (stack == NULL) {
1760                 return get_stack_pointer_for(stack_pred);
1761         }
1762
1763         return stack;
1764 }
1765
1766 /**
1767  * transform a Return node into epilogue code + return statement
1768  */
1769 static ir_node *gen_Return(ir_node *node)
1770 {
1771         ir_node   *block          = get_nodes_block(node);
1772         ir_node   *new_block      = be_transform_node(block);
1773         dbg_info  *dbgi           = get_irn_dbg_info(node);
1774         ir_node   *mem            = get_Return_mem(node);
1775         ir_node   *new_mem        = be_transform_node(mem);
1776         int        n_callee_saves = sizeof(callee_saves)/sizeof(callee_saves[0]);
1777         ir_node   *sp_proj        = get_stack_pointer_for(node);
1778         int        n_res          = get_Return_n_ress(node);
1779         ir_node   *bereturn;
1780         ir_node   *incsp;
1781         int        i;
1782
1783         be_epilog_begin(abihelper);
1784         be_epilog_set_memory(abihelper, new_mem);
1785         /* connect stack pointer with initial stack pointer. fix_stack phase
1786            will later serialize all stack pointer adjusting nodes */
1787         be_epilog_add_reg(abihelper, sp_reg,
1788                         arch_register_req_type_produces_sp | arch_register_req_type_ignore,
1789                         sp_proj);
1790
1791         /* result values */
1792         for (i = 0; i < n_res; ++i) {
1793                 ir_node                  *res_value     = get_Return_res(node, i);
1794                 ir_node                  *new_res_value = be_transform_node(res_value);
1795                 const reg_or_stackslot_t *slot          = &cconv->results[i];
1796                 const arch_register_t    *reg           = slot->reg0;
1797                 assert(slot->reg1 == NULL);
1798                 be_epilog_add_reg(abihelper, reg, 0, new_res_value);
1799         }
1800
1801         /* connect callee saves with their values at the function begin */
1802         for (i = 0; i < n_callee_saves; ++i) {
1803                 const arch_register_t *reg   = callee_saves[i];
1804                 ir_node               *value = be_prolog_get_reg_value(abihelper, reg);
1805                 be_epilog_add_reg(abihelper, reg, 0, value);
1806         }
1807
1808         /* create the barrier before the epilog code */
1809         be_epilog_create_barrier(abihelper, new_block);
1810
1811         /* epilog code: an incsp */
1812         sp_proj = be_epilog_get_reg_value(abihelper, sp_reg);
1813         incsp   = be_new_IncSP(sp_reg, new_block, sp_proj,
1814                                BE_STACK_FRAME_SIZE_SHRINK, 0);
1815         be_epilog_set_reg_value(abihelper, sp_reg, incsp);
1816
1817         bereturn = be_epilog_create_return(abihelper, dbgi, new_block);
1818
1819         return bereturn;
1820 }
1821
1822
1823 static ir_node *gen_Call(ir_node *node)
1824 {
1825         ir_graph             *irg          = get_irn_irg(node);
1826         ir_node              *callee       = get_Call_ptr(node);
1827         ir_node              *block        = get_nodes_block(node);
1828         ir_node              *new_block    = be_transform_node(block);
1829         ir_node              *mem          = get_Call_mem(node);
1830         ir_node              *new_mem      = be_transform_node(mem);
1831         dbg_info             *dbgi         = get_irn_dbg_info(node);
1832         ir_type              *type         = get_Call_type(node);
1833         calling_convention_t *cconv        = arm_decide_calling_convention(type);
1834         int                   n_params     = get_Call_n_params(node);
1835         int                   n_param_regs = sizeof(param_regs)/sizeof(param_regs[0]);
1836         /* max inputs: memory, callee, register arguments */
1837         int                   max_inputs   = 2 + n_param_regs;
1838         ir_node             **in           = ALLOCAN(ir_node*, max_inputs);
1839         ir_node             **sync_ins     = ALLOCAN(ir_node*, max_inputs);
1840         struct obstack       *obst         = be_get_be_obst(irg);
1841         const arch_register_req_t **in_req
1842                 = OALLOCNZ(obst, const arch_register_req_t*, max_inputs);
1843         int                   in_arity     = 0;
1844         int                   sync_arity   = 0;
1845         int                   n_caller_saves
1846                 = sizeof(caller_saves)/sizeof(caller_saves[0]);
1847         ir_entity            *entity       = NULL;
1848         ir_node              *incsp        = NULL;
1849         int                   mem_pos;
1850         ir_node              *res;
1851         int                   p;
1852         int                   o;
1853         int                   out_arity;
1854
1855         assert(n_params == get_method_n_params(type));
1856
1857         /* construct arguments */
1858
1859         /* memory input */
1860         in_req[in_arity] = arch_no_register_req;
1861         mem_pos          = in_arity;
1862         ++in_arity;
1863         /* parameters */
1864         for (p = 0; p < n_params; ++p) {
1865                 ir_node                  *value      = get_Call_param(node, p);
1866                 ir_node                  *new_value  = be_transform_node(value);
1867                 ir_node                  *new_value1 = NULL;
1868                 const reg_or_stackslot_t *param      = &cconv->parameters[p];
1869                 ir_type                  *param_type = get_method_param_type(type, p);
1870                 ir_mode                  *mode       = get_type_mode(param_type);
1871                 ir_node                  *str;
1872
1873                 if (mode_is_float(mode) && param->reg0 != NULL) {
1874                         unsigned size_bits = get_mode_size_bits(mode);
1875                         if (size_bits == 64) {
1876                                 double_to_ints(dbgi, new_block, new_value, &new_value,
1877                                                &new_value1);
1878                         } else {
1879                                 assert(size_bits == 32);
1880                                 new_value = float_to_int(dbgi, new_block, new_value);
1881                         }
1882                 }
1883
1884                 /* put value into registers */
1885                 if (param->reg0 != NULL) {
1886                         in[in_arity]     = new_value;
1887                         in_req[in_arity] = param->reg0->single_req;
1888                         ++in_arity;
1889                         if (new_value1 == NULL)
1890                                 continue;
1891                 }
1892                 if (param->reg1 != NULL) {
1893                         assert(new_value1 != NULL);
1894                         in[in_arity]     = new_value1;
1895                         in_req[in_arity] = param->reg1->single_req;
1896                         ++in_arity;
1897                         continue;
1898                 }
1899
1900                 /* we need a store if we're here */
1901                 if (new_value1 != NULL) {
1902                         new_value = new_value1;
1903                         mode      = mode_gp;
1904                 }
1905
1906                 /* create a parameter frame if necessary */
1907                 if (incsp == NULL) {
1908                         ir_node *new_frame = get_stack_pointer_for(node);
1909                         incsp = be_new_IncSP(sp_reg, new_block, new_frame,
1910                                                                  cconv->param_stack_size, 1);
1911                 }
1912                 if (mode_is_float(mode)) {
1913                         str = new_bd_arm_Stf(dbgi, new_block, incsp, new_value, new_mem,
1914                                              mode, NULL, 0, param->offset, true);
1915                 } else {
1916                         str = new_bd_arm_Str(dbgi, new_block, incsp, new_value, new_mem,
1917                                                                  mode, NULL, 0, param->offset, true);
1918                 }
1919                 sync_ins[sync_arity++] = str;
1920         }
1921         assert(in_arity <= max_inputs);
1922
1923         /* construct memory input */
1924         if (sync_arity == 0) {
1925                 in[mem_pos] = new_mem;
1926         } else if (sync_arity == 1) {
1927                 in[mem_pos] = sync_ins[0];
1928         } else {
1929                 in[mem_pos] = new_rd_Sync(NULL, new_block, sync_arity, sync_ins);
1930         }
1931
1932         /* TODO: use a generic symconst matcher here */
1933         if (is_SymConst(callee)) {
1934                 entity = get_SymConst_entity(callee);
1935         } else {
1936                 /* TODO: finish load matcher here */
1937 #if 0
1938                 /* callee */
1939                 if (is_Proj(callee) && is_Load(get_Proj_pred(callee))) {
1940                         ir_node *load    = get_Proj_pred(callee);
1941                         ir_node *ptr     = get_Load_ptr(load);
1942                         ir_node *new_ptr = be_transform_node(ptr);
1943                         ir_node *mem     = get_Load_mem(load);
1944                         ir_node *new_mem = be_transform_node(mem);
1945                         ir_mode *mode    = get_Load_mode(node);
1946
1947                 } else {
1948 #endif
1949                         in[in_arity]     = be_transform_node(callee);
1950                         in_req[in_arity] = arm_reg_classes[CLASS_arm_gp].class_req;
1951                         ++in_arity;
1952                 //}
1953         }
1954
1955         /* outputs:
1956          *  - memory
1957          *  - caller saves
1958          */
1959         out_arity = 1 + n_caller_saves;
1960
1961         if (entity != NULL) {
1962                 /* TODO: use a generic symconst matcher here
1963                  * so we can also handle entity+offset, etc. */
1964                 res = new_bd_arm_Bl(dbgi, new_block, in_arity, in, out_arity,entity, 0);
1965         } else {
1966                 /* TODO:
1967                  * - use a proper shifter_operand matcher
1968                  * - we could also use LinkLdrPC
1969                  */
1970                 res = new_bd_arm_LinkMovPC(dbgi, new_block, in_arity, in, out_arity,
1971                                            ARM_SHF_REG, 0, 0);
1972         }
1973
1974         if (incsp != NULL) {
1975                 /* IncSP to destroy the call stackframe */
1976                 incsp = be_new_IncSP(sp_reg, new_block, incsp, -cconv->param_stack_size,
1977                                      0);
1978                 /* if we are the last IncSP producer in a block then we have to keep
1979                  * the stack value.
1980                  * Note: This here keeps all producers which is more than necessary */
1981                 add_irn_dep(incsp, res);
1982                 keep_alive(incsp);
1983
1984                 pmap_insert(node_to_stack, node, incsp);
1985         }
1986
1987         set_arm_in_req_all(res, in_req);
1988
1989         /* create output register reqs */
1990         arch_set_out_register_req(res, 0, arch_no_register_req);
1991         for (o = 0; o < n_caller_saves; ++o) {
1992                 const arch_register_t *reg = caller_saves[o];
1993                 arch_set_out_register_req(res, o+1, reg->single_req);
1994         }
1995
1996         /* copy pinned attribute */
1997         set_irn_pinned(res, get_irn_pinned(node));
1998
1999         arm_free_calling_convention(cconv);
2000         return res;
2001 }
2002
2003 static ir_node *gen_Sel(ir_node *node)
2004 {
2005         dbg_info  *dbgi      = get_irn_dbg_info(node);
2006         ir_node   *block     = get_nodes_block(node);
2007         ir_node   *new_block = be_transform_node(block);
2008         ir_node   *ptr       = get_Sel_ptr(node);
2009         ir_node   *new_ptr   = be_transform_node(ptr);
2010         ir_entity *entity    = get_Sel_entity(node);
2011
2012         /* must be the frame pointer all other sels must have been lowered
2013          * already */
2014         assert(is_Proj(ptr) && is_Start(get_Proj_pred(ptr)));
2015         /* we should not have value types from parameters anymore - they should be
2016            lowered */
2017         assert(get_entity_owner(entity) !=
2018                         get_method_value_param_type(get_entity_type(get_irg_entity(get_irn_irg(node)))));
2019
2020         return new_bd_arm_FrameAddr(dbgi, new_block, new_ptr, entity, 0);
2021 }
2022
2023 /**
2024  * Change some phi modes
2025  */
2026 static ir_node *gen_Phi(ir_node *node)
2027 {
2028         const arch_register_req_t *req;
2029         ir_node  *block = be_transform_node(get_nodes_block(node));
2030         ir_graph *irg   = current_ir_graph;
2031         dbg_info *dbgi  = get_irn_dbg_info(node);
2032         ir_mode  *mode  = get_irn_mode(node);
2033         ir_node  *phi;
2034
2035         if (mode_needs_gp_reg(mode)) {
2036                 /* we shouldn't have any 64bit stuff around anymore */
2037                 assert(get_mode_size_bits(mode) <= 32);
2038                 /* all integer operations are on 32bit registers now */
2039                 mode = mode_Iu;
2040                 req  = arm_reg_classes[CLASS_arm_gp].class_req;
2041         } else {
2042                 req = arch_no_register_req;
2043         }
2044
2045         /* phi nodes allow loops, so we use the old arguments for now
2046          * and fix this later */
2047         phi = new_ir_node(dbgi, irg, block, op_Phi, mode, get_irn_arity(node),
2048                           get_irn_in(node) + 1);
2049         copy_node_attr(irg, node, phi);
2050         be_duplicate_deps(node, phi);
2051
2052         arch_set_out_register_req(phi, 0, req);
2053
2054         be_enqueue_preds(node);
2055
2056         return phi;
2057 }
2058
2059
2060 /**
2061  * Enters all transform functions into the generic pointer
2062  */
2063 static void arm_register_transformers(void)
2064 {
2065         be_start_transform_setup();
2066
2067         be_set_transform_function(op_Add,      gen_Add);
2068         be_set_transform_function(op_And,      gen_And);
2069         be_set_transform_function(op_Call,     gen_Call);
2070         be_set_transform_function(op_Cmp,      gen_Cmp);
2071         be_set_transform_function(op_Cond,     gen_Cond);
2072         be_set_transform_function(op_Const,    gen_Const);
2073         be_set_transform_function(op_Conv,     gen_Conv);
2074         be_set_transform_function(op_CopyB,    gen_CopyB);
2075         be_set_transform_function(op_Eor,      gen_Eor);
2076         be_set_transform_function(op_Jmp,      gen_Jmp);
2077         be_set_transform_function(op_Load,     gen_Load);
2078         be_set_transform_function(op_Minus,    gen_Minus);
2079         be_set_transform_function(op_Mul,      gen_Mul);
2080         be_set_transform_function(op_Not,      gen_Not);
2081         be_set_transform_function(op_Or,       gen_Or);
2082         be_set_transform_function(op_Phi,      gen_Phi);
2083         be_set_transform_function(op_Proj,     gen_Proj);
2084         be_set_transform_function(op_Quot,     gen_Quot);
2085         be_set_transform_function(op_Return,   gen_Return);
2086         be_set_transform_function(op_Rotl,     gen_Rotl);
2087         be_set_transform_function(op_Sel,      gen_Sel);
2088         be_set_transform_function(op_Shl,      gen_Shl);
2089         be_set_transform_function(op_Shr,      gen_Shr);
2090         be_set_transform_function(op_Shrs,     gen_Shrs);
2091         be_set_transform_function(op_Start,    gen_Start);
2092         be_set_transform_function(op_Store,    gen_Store);
2093         be_set_transform_function(op_Sub,      gen_Sub);
2094         be_set_transform_function(op_SymConst, gen_SymConst);
2095         be_set_transform_function(op_Unknown,  gen_Unknown);
2096         be_set_transform_function(op_Builtin,  gen_Builtin);
2097 }
2098
2099 /**
2100  * Initialize fpa Immediate support.
2101  */
2102 static void arm_init_fpa_immediate(void)
2103 {
2104         /* 0, 1, 2, 3, 4, 5, 10, or 0.5. */
2105         fpa_imm[0][fpa_null]  = get_mode_null(mode_F);
2106         fpa_imm[0][fpa_one]   = get_mode_one(mode_F);
2107         fpa_imm[0][fpa_two]   = new_tarval_from_str("2", 1, mode_F);
2108         fpa_imm[0][fpa_three] = new_tarval_from_str("3", 1, mode_F);
2109         fpa_imm[0][fpa_four]  = new_tarval_from_str("4", 1, mode_F);
2110         fpa_imm[0][fpa_five]  = new_tarval_from_str("5", 1, mode_F);
2111         fpa_imm[0][fpa_ten]   = new_tarval_from_str("10", 2, mode_F);
2112         fpa_imm[0][fpa_half]  = new_tarval_from_str("0.5", 3, mode_F);
2113
2114         fpa_imm[1][fpa_null]  = get_mode_null(mode_D);
2115         fpa_imm[1][fpa_one]   = get_mode_one(mode_D);
2116         fpa_imm[1][fpa_two]   = new_tarval_from_str("2", 1, mode_D);
2117         fpa_imm[1][fpa_three] = new_tarval_from_str("3", 1, mode_D);
2118         fpa_imm[1][fpa_four]  = new_tarval_from_str("4", 1, mode_D);
2119         fpa_imm[1][fpa_five]  = new_tarval_from_str("5", 1, mode_D);
2120         fpa_imm[1][fpa_ten]   = new_tarval_from_str("10", 2, mode_D);
2121         fpa_imm[1][fpa_half]  = new_tarval_from_str("0.5", 3, mode_D);
2122
2123         fpa_imm[2][fpa_null]  = get_mode_null(mode_E);
2124         fpa_imm[2][fpa_one]   = get_mode_one(mode_E);
2125         fpa_imm[2][fpa_two]   = new_tarval_from_str("2", 1, mode_E);
2126         fpa_imm[2][fpa_three] = new_tarval_from_str("3", 1, mode_E);
2127         fpa_imm[2][fpa_four]  = new_tarval_from_str("4", 1, mode_E);
2128         fpa_imm[2][fpa_five]  = new_tarval_from_str("5", 1, mode_E);
2129         fpa_imm[2][fpa_ten]   = new_tarval_from_str("10", 2, mode_E);
2130         fpa_imm[2][fpa_half]  = new_tarval_from_str("0.5", 3, mode_E);
2131 }
2132
2133 /**
2134  * Transform a Firm graph into an ARM graph.
2135  */
2136 void arm_transform_graph(arm_code_gen_t *cg)
2137 {
2138         static int imm_initialized = 0;
2139         ir_graph  *irg             = cg->irg;
2140         ir_entity *entity          = get_irg_entity(irg);
2141         ir_type   *frame_type;
2142
2143         mode_gp = mode_Iu;
2144         mode_fp = mode_E;
2145
2146         if (! imm_initialized) {
2147                 arm_init_fpa_immediate();
2148                 imm_initialized = 1;
2149         }
2150         arm_register_transformers();
2151         env_cg = cg;
2152
2153         node_to_stack = pmap_create();
2154
2155         assert(abihelper == NULL);
2156         abihelper = be_abihelper_prepare(irg);
2157         be_collect_stacknodes(abihelper);
2158         assert(cconv == NULL);
2159         cconv = arm_decide_calling_convention(get_entity_type(entity));
2160         create_stacklayout(irg);
2161
2162         be_transform_graph(cg->irg, NULL);
2163
2164         be_abihelper_finish(abihelper);
2165         abihelper = NULL;
2166
2167         arm_free_calling_convention(cconv);
2168         cconv = NULL;
2169
2170         frame_type = get_irg_frame_type(irg);
2171         if (get_type_state(frame_type) == layout_undefined) {
2172                 default_layout_compound_type(frame_type);
2173         }
2174
2175         pmap_destroy(node_to_stack);
2176         node_to_stack = NULL;
2177
2178         be_add_missing_keeps(irg);
2179 }
2180
2181 void arm_init_transform(void)
2182 {
2183         FIRM_DBG_REGISTER(dbg, "firm.be.arm.transform");
2184 }