nsz Git - libfirm/blob - ir/be/arm/arm_transform.c

   1 /*
   2  * Copyright (C) 1995-2010 University of Karlsruhe.  All right reserved.
   3  *
   4  * This file is part of libFirm.
   5  *
   6  * This file may be distributed and/or modified under the terms of the
   7  * GNU General Public License version 2 as published by the Free Software
   8  * Foundation and appearing in the file LICENSE.GPL included in the
   9  * packaging of this file.
  10  *
  11  * Licensees holding valid libFirm Professional Edition licenses may use
  12  * this file in accordance with the libFirm Commercial License.
  13  * Agreement provided with the Software.
  14  *
  15  * This file is provided AS IS with NO WARRANTY OF ANY KIND, INCLUDING THE
  16  * WARRANTY OF DESIGN, MERCHANTABILITY AND FITNESS FOR A PARTICULAR
  17  * PURPOSE.
  18  */
  19
  20 /**
  21  * @file
  22  * @brief   The codegenerator (transform FIRM into arm FIRM)
  23  * @author  Matthias Braun, Oliver Richter, Tobias Gneist, Michael Beck
  24  * @version $Id$
  25  */
  26 #include "config.h"
  27
  28 #include "irnode_t.h"
  29 #include "irgraph_t.h"
  30 #include "irmode_t.h"
  31 #include "irgmod.h"
  32 #include "iredges.h"
  33 #include "ircons.h"
  34 #include "irprintf.h"
  35 #include "dbginfo.h"
  36 #include "iropt_t.h"
  37 #include "debug.h"
  38 #include "error.h"
  39
  40 #include "../benode.h"
  41 #include "../beirg.h"
  42 #include "../beutil.h"
  43 #include "../betranshlp.h"
  44 #include "../beabihelper.h"
  45 #include "../beabi.h"
  46
  47 #include "bearch_arm_t.h"
  48 #include "arm_nodes_attr.h"
  49 #include "arm_transform.h"
  50 #include "arm_optimize.h"
  51 #include "arm_new_nodes.h"
  52 #include "arm_map_regs.h"
  53 #include "arm_cconv.h"
  54
  55 #include "gen_arm_regalloc_if.h"
  56
  57 #include <limits.h>
  58
  59 DEBUG_ONLY(static firm_dbg_module_t *dbg = NULL;)
  60
  61 static const arch_register_t *sp_reg = &arm_registers[REG_SP];
  62 static ir_mode               *mode_gp;
  63 static ir_mode               *mode_fp;
  64 static beabi_helper_env_t    *abihelper;
  65 static calling_convention_t  *cconv = NULL;
  66 static arm_isa_t             *isa;
  67
  68 static pmap                  *node_to_stack;
  69
  70 static bool mode_needs_gp_reg(ir_mode *mode)
  71 {
  72         return mode_is_int(mode) || mode_is_reference(mode);
  73 }
  74
  75 /**
  76  * create firm graph for a constant
  77  */
  78 static ir_node *create_const_graph_value(dbg_info *dbgi, ir_node *block,
  79                                          unsigned int value)
  80 {
  81         ir_node *result;
  82         arm_vals v, vn;
  83         int cnt;
  84
  85         /* We only have 8 bit immediates. So we possibly have to combine several
  86          * operations to construct the desired value.
  87          *
  88          * we can either create the value by adding bits to 0 or by removing bits
  89          * from an register with all bits set. Try which alternative needs fewer
  90          * operations */
  91         arm_gen_vals_from_word(value, &v);
  92         arm_gen_vals_from_word(~value, &vn);
  93
  94         if (vn.ops < v.ops) {
  95                 /* remove bits */
  96                 result = new_bd_arm_Mvn_imm(dbgi, block, vn.values[0], vn.rors[0]);
  97                 be_dep_on_frame(result);
  98
  99                 for (cnt = 1; cnt < vn.ops; ++cnt) {
 100                         result = new_bd_arm_Bic_imm(dbgi, block, result,
 101                                                     vn.values[cnt], vn.rors[cnt]);
 102                 }
 103         } else {
 104                 /* add bits */
 105                 result = new_bd_arm_Mov_imm(dbgi, block, v.values[0], v.rors[0]);
 106                 be_dep_on_frame(result);
 107
 108                 for (cnt = 1; cnt < v.ops; ++cnt) {
 109                         result = new_bd_arm_Or_imm(dbgi, block, result,
 110                                                    v.values[cnt], v.rors[cnt]);
 111                 }
 112         }
 113         return result;
 114 }
 115
 116 /**
 117  * Create a DAG constructing a given Const.
 118  *
 119  * @param irn  a Firm const
 120  */
 121 static ir_node *create_const_graph(ir_node *irn, ir_node *block)
 122 {
 123         ir_tarval *tv   = get_Const_tarval(irn);
 124         ir_mode   *mode = get_tarval_mode(tv);
 125         unsigned   value;
 126
 127         if (mode_is_reference(mode)) {
 128                 /* ARM is 32bit, so we can safely convert a reference tarval into Iu */
 129                 assert(get_mode_size_bits(mode) == get_mode_size_bits(mode_Iu));
 130                 tv = tarval_convert_to(tv, mode_Iu);
 131         }
 132         value = get_tarval_long(tv);
 133         return create_const_graph_value(get_irn_dbg_info(irn), block, value);
 134 }
 135
 136 /**
 137  * Create an And that will zero out upper bits.
 138  *
 139  * @param dbgi     debug info
 140  * @param block    the basic block
 141  * @param op       the original node
 142  * param src_bits  number of lower bits that will remain
 143  */
 144 static ir_node *gen_zero_extension(dbg_info *dbgi, ir_node *block, ir_node *op,
 145                                    int src_bits)
 146 {
 147         if (src_bits == 8) {
 148                 return new_bd_arm_And_imm(dbgi, block, op, 0xFF, 0);
 149         } else if (src_bits == 16) {
 150                 ir_node *lshift = new_bd_arm_Mov_reg_shift_imm(dbgi, block, op, ARM_SHF_LSL_IMM, 16);
 151                 ir_node *rshift = new_bd_arm_Mov_reg_shift_imm(dbgi, block, lshift, ARM_SHF_LSR_IMM, 16);
 152                 return rshift;
 153         } else {
 154                 panic("zero extension only supported for 8 and 16 bits");
 155         }
 156 }
 157
 158 /**
 159  * Generate code for a sign extension.
 160  */
 161 static ir_node *gen_sign_extension(dbg_info *dbgi, ir_node *block, ir_node *op,
 162                                    int src_bits)
 163 {
 164         int shift_width = 32 - src_bits;
 165         ir_node *lshift_node = new_bd_arm_Mov_reg_shift_imm(dbgi, block, op, ARM_SHF_LSL_IMM, shift_width);
 166         ir_node *rshift_node = new_bd_arm_Mov_reg_shift_imm(dbgi, block, lshift_node, ARM_SHF_ASR_IMM, shift_width);
 167         return rshift_node;
 168 }
 169
 170 static ir_node *gen_extension(dbg_info *dbgi, ir_node *block, ir_node *op,
 171                               ir_mode *orig_mode)
 172 {
 173         int bits = get_mode_size_bits(orig_mode);
 174         if (bits == 32)
 175                 return op;
 176
 177         if (mode_is_signed(orig_mode)) {
 178                 return gen_sign_extension(dbgi, block, op, bits);
 179         } else {
 180                 return gen_zero_extension(dbgi, block, op, bits);
 181         }
 182 }
 183
 184 /**
 185  * returns true if it is assured, that the upper bits of a node are "clean"
 186  * which means for a 16 or 8 bit value, that the upper bits in the register
 187  * are 0 for unsigned and a copy of the last significant bit for signed
 188  * numbers.
 189  */
 190 static bool upper_bits_clean(ir_node *transformed_node, ir_mode *mode)
 191 {
 192         (void) transformed_node;
 193         (void) mode;
 194         /* TODO */
 195         return false;
 196 }
 197
 198 /**
 199  * Transforms a Conv node.
 200  *
 201  * @return The created ia32 Conv node
 202  */
 203 static ir_node *gen_Conv(ir_node *node)
 204 {
 205         ir_node  *block    = be_transform_node(get_nodes_block(node));
 206         ir_node  *op       = get_Conv_op(node);
 207         ir_node  *new_op   = be_transform_node(op);
 208         ir_mode  *src_mode = get_irn_mode(op);
 209         ir_mode  *dst_mode = get_irn_mode(node);
 210         dbg_info *dbg      = get_irn_dbg_info(node);
 211
 212         if (src_mode == dst_mode)
 213                 return new_op;
 214
 215         if (mode_is_float(src_mode) || mode_is_float(dst_mode)) {
 216                 if (USE_FPA(isa)) {
 217                         if (mode_is_float(src_mode)) {
 218                                 if (mode_is_float(dst_mode)) {
 219                                         /* from float to float */
 220                                         return new_bd_arm_Mvf(dbg, block, new_op, dst_mode);
 221                                 } else {
 222                                         /* from float to int */
 223                                         panic("TODO");
 224                                 }
 225                         } else {
 226                                 /* from int to float */
 227                                 if (!mode_is_signed(src_mode)) {
 228                                         panic("TODO");
 229                                 } else {
 230                                         return new_bd_arm_FltX(dbg, block, new_op, dst_mode);
 231                                 }
 232                         }
 233                 } else if (USE_VFP(isa)) {
 234                         panic("VFP not supported yet");
 235                 } else {
 236                         panic("Softfloat not supported yet");
 237                 }
 238         } else { /* complete in gp registers */
 239                 int src_bits = get_mode_size_bits(src_mode);
 240                 int dst_bits = get_mode_size_bits(dst_mode);
 241                 int min_bits;
 242                 ir_mode *min_mode;
 243
 244                 if (src_bits == dst_bits) {
 245                         /* kill unnecessary conv */
 246                         return new_op;
 247                 }
 248
 249                 if (src_bits < dst_bits) {
 250                         min_bits = src_bits;
 251                         min_mode = src_mode;
 252                 } else {
 253                         min_bits = dst_bits;
 254                         min_mode = dst_mode;
 255                 }
 256
 257                 if (upper_bits_clean(new_op, min_mode)) {
 258                         return new_op;
 259                 }
 260
 261                 if (mode_is_signed(min_mode)) {
 262                         return gen_sign_extension(dbg, block, new_op, min_bits);
 263                 } else {
 264                         return gen_zero_extension(dbg, block, new_op, min_bits);
 265                 }
 266         }
 267 }
 268
 269 typedef struct {
 270         unsigned char  imm_8;
 271         unsigned char  rot;
 272 } arm_immediate_t;
 273
 274 static bool try_encode_as_immediate(const ir_node *node, arm_immediate_t *res)
 275 {
 276         unsigned val, low_pos, high_pos;
 277
 278         if (!is_Const(node))
 279                 return false;
 280
 281         val = get_tarval_long(get_Const_tarval(node));
 282
 283         if (val == 0) {
 284                 res->imm_8 = 0;
 285                 res->rot   = 0;
 286                 return true;
 287         }
 288         if (val <= 0xff) {
 289                 res->imm_8 = val;
 290                 res->rot   = 0;
 291                 return true;
 292         }
 293         /* arm allows to use to rotate an 8bit immediate value by a multiple of 2
 294            (= 0, 2, 4, 6, ...).
 295            So we determine the smallest even position with a bit set
 296            and the highest even position with no bit set anymore.
 297            If the difference between these 2 is <= 8, then we can encode the value
 298            as immediate.
 299          */
 300         low_pos  = ntz(val) & ~1u;
 301         high_pos = (32-nlz(val)+1) & ~1u;
 302
 303         if (high_pos - low_pos <= 8) {
 304                 res->imm_8 = val >> low_pos;
 305                 res->rot   = 32 - low_pos;
 306                 return true;
 307         }
 308
 309         if (high_pos > 24) {
 310                 res->rot = 34 - high_pos;
 311                 val      = val >> (32-res->rot) | val << (res->rot);
 312                 if (val <= 0xff) {
 313                         res->imm_8 = val;
 314                         return true;
 315                 }
 316         }
 317
 318         return false;
 319 }
 320
 321 static bool is_downconv(const ir_node *node)
 322 {
 323         ir_mode *src_mode;
 324         ir_mode *dest_mode;
 325
 326         if (!is_Conv(node))
 327                 return false;
 328
 329         /* we only want to skip the conv when we're the only user
 330          * (not optimal but for now...)
 331          */
 332         if (get_irn_n_edges(node) > 1)
 333                 return false;
 334
 335         src_mode  = get_irn_mode(get_Conv_op(node));
 336         dest_mode = get_irn_mode(node);
 337         return
 338                 mode_needs_gp_reg(src_mode)  &&
 339                 mode_needs_gp_reg(dest_mode) &&
 340                 get_mode_size_bits(dest_mode) <= get_mode_size_bits(src_mode);
 341 }
 342
 343 static ir_node *arm_skip_downconv(ir_node *node)
 344 {
 345         while (is_downconv(node))
 346                 node = get_Conv_op(node);
 347         return node;
 348 }
 349
 350 typedef enum {
 351         MATCH_NONE         = 0,
 352         MATCH_COMMUTATIVE  = 1 << 0,  /**< commutative node */
 353         MATCH_REVERSE      = 1 << 1,  /**< support reverse opcode */
 354         MATCH_SIZE_NEUTRAL = 1 << 2,
 355         MATCH_SKIP_NOT     = 1 << 3,  /**< skip Not on ONE input */
 356 } match_flags_t;
 357 ENUM_BITSET(match_flags_t)
 358
 359 /**
 360  * possible binop constructors.
 361  */
 362 typedef struct arm_binop_factory_t {
 363         /** normal reg op reg operation. */
 364         ir_node *(*new_binop_reg)(dbg_info *dbgi, ir_node *block, ir_node *op1, ir_node *op2);
 365         /** normal reg op imm operation. */
 366         ir_node *(*new_binop_imm)(dbg_info *dbgi, ir_node *block, ir_node *op1, unsigned char imm8, unsigned char imm_rot);
 367         /** barrel shifter reg op (reg shift reg operation. */
 368         ir_node *(*new_binop_reg_shift_reg)(dbg_info *dbgi, ir_node *block, ir_node *left, ir_node *right, ir_node *shift, arm_shift_modifier_t shift_modifier);
 369         /** barrel shifter reg op (reg shift imm operation. */
 370         ir_node *(*new_binop_reg_shift_imm)(dbg_info *dbgi, ir_node *block, ir_node *left, ir_node *right, arm_shift_modifier_t shift_modifier, unsigned shift_immediate);
 371 } arm_binop_factory_t;
 372
 373 static ir_node *gen_int_binop(ir_node *node, match_flags_t flags,
 374                 const arm_binop_factory_t *factory)
 375 {
 376         ir_node  *block   = be_transform_node(get_nodes_block(node));
 377         ir_node  *op1     = get_binop_left(node);
 378         ir_node  *new_op1;
 379         ir_node  *op2     = get_binop_right(node);
 380         ir_node  *new_op2;
 381         dbg_info *dbgi    = get_irn_dbg_info(node);
 382         arm_immediate_t imm;
 383
 384         if (flags & MATCH_SKIP_NOT) {
 385                 if (is_Not(op1))
 386                         op1 = get_Not_op(op1);
 387                 else if (is_Not(op2))
 388                         op2 = get_Not_op(op2);
 389                 else
 390                         panic("cannot execute MATCH_SKIP_NOT");
 391         }
 392         if (flags & MATCH_SIZE_NEUTRAL) {
 393                 op1 = arm_skip_downconv(op1);
 394                 op2 = arm_skip_downconv(op2);
 395         } else {
 396                 assert(get_mode_size_bits(get_irn_mode(node)) == 32);
 397         }
 398
 399         if (try_encode_as_immediate(op2, &imm)) {
 400                 ir_node *new_op1 = be_transform_node(op1);
 401                 return factory->new_binop_imm(dbgi, block, new_op1, imm.imm_8, imm.rot);
 402         }
 403         new_op2 = be_transform_node(op2);
 404     if ((flags & (MATCH_COMMUTATIVE|MATCH_REVERSE)) && try_encode_as_immediate(op1, &imm)) {
 405                 if (flags & MATCH_REVERSE)
 406                         return factory[1].new_binop_imm(dbgi, block, new_op2, imm.imm_8, imm.rot);
 407                 else
 408                         return factory[0].new_binop_imm(dbgi, block, new_op2, imm.imm_8, imm.rot);
 409         }
 410         new_op1 = be_transform_node(op1);
 411
 412         /* check if we can fold in a Mov */
 413         if (is_arm_Mov(new_op2)) {
 414                 const arm_shifter_operand_t *attr = get_arm_shifter_operand_attr_const(new_op2);
 415
 416                 switch (attr->shift_modifier) {
 417                 case ARM_SHF_IMM:
 418                 case ARM_SHF_ASR_IMM:
 419                 case ARM_SHF_LSL_IMM:
 420                 case ARM_SHF_LSR_IMM:
 421                 case ARM_SHF_ROR_IMM:
 422                         if (factory->new_binop_reg_shift_imm) {
 423                                 ir_node *mov_op = get_irn_n(new_op2, 0);
 424                                 return factory->new_binop_reg_shift_imm(dbgi, block, new_op1, mov_op,
 425                                         attr->shift_modifier, attr->shift_immediate);
 426                         }
 427                         break;
 428
 429                 case ARM_SHF_ASR_REG:
 430                 case ARM_SHF_LSL_REG:
 431                 case ARM_SHF_LSR_REG:
 432                 case ARM_SHF_ROR_REG:
 433                         if (factory->new_binop_reg_shift_reg) {
 434                                 ir_node *mov_op  = get_irn_n(new_op2, 0);
 435                                 ir_node *mov_sft = get_irn_n(new_op2, 1);
 436                                 return factory->new_binop_reg_shift_reg(dbgi, block, new_op1, mov_op, mov_sft,
 437                                         attr->shift_modifier);
 438                         }
 439                         break;
 440                 case ARM_SHF_REG:
 441                 case ARM_SHF_RRX:
 442                         break;
 443                 case ARM_SHF_INVALID:
 444                         panic("invalid shift");
 445                 }
 446         }
 447         if ((flags & (MATCH_COMMUTATIVE|MATCH_REVERSE)) && is_arm_Mov(new_op1)) {
 448                 const arm_shifter_operand_t *attr = get_arm_shifter_operand_attr_const(new_op1);
 449                 int idx = flags & MATCH_REVERSE ? 1 : 0;
 450
 451                 switch (attr->shift_modifier) {
 452                 ir_node *mov_op, *mov_sft;
 453
 454                 case ARM_SHF_IMM:
 455                 case ARM_SHF_ASR_IMM:
 456                 case ARM_SHF_LSL_IMM:
 457                 case ARM_SHF_LSR_IMM:
 458                 case ARM_SHF_ROR_IMM:
 459                         if (factory[idx].new_binop_reg_shift_imm) {
 460                                 mov_op = get_irn_n(new_op1, 0);
 461                                 return factory[idx].new_binop_reg_shift_imm(dbgi, block, new_op2, mov_op,
 462                                         attr->shift_modifier, attr->shift_immediate);
 463                         }
 464                         break;
 465
 466                 case ARM_SHF_ASR_REG:
 467                 case ARM_SHF_LSL_REG:
 468                 case ARM_SHF_LSR_REG:
 469                 case ARM_SHF_ROR_REG:
 470                         if (factory[idx].new_binop_reg_shift_reg) {
 471                                 mov_op  = get_irn_n(new_op1, 0);
 472                                 mov_sft = get_irn_n(new_op1, 1);
 473                                 return factory[idx].new_binop_reg_shift_reg(dbgi, block, new_op2, mov_op, mov_sft,
 474                                         attr->shift_modifier);
 475                         }
 476                         break;
 477
 478                 case ARM_SHF_REG:
 479                 case ARM_SHF_RRX:
 480                         break;
 481                 case ARM_SHF_INVALID:
 482                         panic("invalid shift");
 483                 }
 484         }
 485         return factory->new_binop_reg(dbgi, block, new_op1, new_op2);
 486 }
 487
 488 /**
 489  * Creates an ARM Add.
 490  *
 491  * @return the created arm Add node
 492  */
 493 static ir_node *gen_Add(ir_node *node)
 494 {
 495         static const arm_binop_factory_t add_factory = {
 496                 new_bd_arm_Add_reg,
 497                 new_bd_arm_Add_imm,
 498                 new_bd_arm_Add_reg_shift_reg,
 499                 new_bd_arm_Add_reg_shift_imm
 500         };
 501
 502         ir_mode *mode = get_irn_mode(node);
 503
 504         if (mode_is_float(mode)) {
 505                 ir_node  *block   = be_transform_node(get_nodes_block(node));
 506                 ir_node  *op1     = get_Add_left(node);
 507                 ir_node  *op2     = get_Add_right(node);
 508                 dbg_info *dbgi    = get_irn_dbg_info(node);
 509                 ir_node  *new_op1 = be_transform_node(op1);
 510                 ir_node  *new_op2 = be_transform_node(op2);
 511                 if (USE_FPA(isa)) {
 512                         return new_bd_arm_Adf(dbgi, block, new_op1, new_op2, mode);
 513                 } else if (USE_VFP(isa)) {
 514                         assert(mode != mode_E && "IEEE Extended FP not supported");
 515                         panic("VFP not supported yet");
 516                 } else {
 517                         panic("Softfloat not supported yet");
 518                 }
 519         } else {
 520 #if 0
 521                 /* check for MLA */
 522                 if (is_arm_Mul(new_op1) && get_irn_n_edges(op1) == 1) {
 523                         new_op3 = new_op2;
 524                         new_op2 = get_irn_n(new_op1, 1);
 525                         new_op1 = get_irn_n(new_op1, 0);
 526
 527                         return new_bd_arm_Mla(dbgi, block, new_op1, new_op2, new_op3);
 528                 }
 529                 if (is_arm_Mul(new_op2) && get_irn_n_edges(op2) == 1) {
 530                         new_op3 = new_op1;
 531                         new_op1 = get_irn_n(new_op2, 0);
 532                         new_op2 = get_irn_n(new_op2, 1);
 533
 534                         return new_bd_arm_Mla(dbgi, block, new_op1, new_op2, new_op3);
 535                 }
 536 #endif
 537
 538                 return gen_int_binop(node, MATCH_COMMUTATIVE | MATCH_SIZE_NEUTRAL, &add_factory);
 539         }
 540 }
 541
 542 /**
 543  * Creates an ARM Mul.
 544  *
 545  * @return the created arm Mul node
 546  */
 547 static ir_node *gen_Mul(ir_node *node)
 548 {
 549         ir_node  *block   = be_transform_node(get_nodes_block(node));
 550         ir_node  *op1     = get_Mul_left(node);
 551         ir_node  *new_op1 = be_transform_node(op1);
 552         ir_node  *op2     = get_Mul_right(node);
 553         ir_node  *new_op2 = be_transform_node(op2);
 554         ir_mode  *mode    = get_irn_mode(node);
 555         dbg_info *dbg     = get_irn_dbg_info(node);
 556
 557         if (mode_is_float(mode)) {
 558                 if (USE_FPA(isa)) {
 559                         return new_bd_arm_Muf(dbg, block, new_op1, new_op2, mode);
 560                 } else if (USE_VFP(isa)) {
 561                         assert(mode != mode_E && "IEEE Extended FP not supported");
 562                         panic("VFP not supported yet");
 563                 } else {
 564                         panic("Softfloat not supported yet");
 565                 }
 566         }
 567         assert(mode_is_data(mode));
 568         return new_bd_arm_Mul(dbg, block, new_op1, new_op2);
 569 }
 570
 571 static ir_node *gen_Quot(ir_node *node)
 572 {
 573         ir_node  *block   = be_transform_node(get_nodes_block(node));
 574         ir_node  *op1     = get_Quot_left(node);
 575         ir_node  *new_op1 = be_transform_node(op1);
 576         ir_node  *op2     = get_Quot_right(node);
 577         ir_node  *new_op2 = be_transform_node(op2);
 578         ir_mode  *mode    = get_irn_mode(node);
 579         dbg_info *dbg     = get_irn_dbg_info(node);
 580
 581         assert(mode != mode_E && "IEEE Extended FP not supported");
 582
 583         if (USE_FPA(isa)) {
 584                 return new_bd_arm_Dvf(dbg, block, new_op1, new_op2, mode);
 585         } else if (USE_VFP(isa)) {
 586                 assert(mode != mode_E && "IEEE Extended FP not supported");
 587                 panic("VFP not supported yet");
 588         } else {
 589                 panic("Softfloat not supported yet");
 590         }
 591 }
 592
 593 static ir_node *gen_And(ir_node *node)
 594 {
 595         static const arm_binop_factory_t and_factory = {
 596                 new_bd_arm_And_reg,
 597                 new_bd_arm_And_imm,
 598                 new_bd_arm_And_reg_shift_reg,
 599                 new_bd_arm_And_reg_shift_imm
 600         };
 601         static const arm_binop_factory_t bic_factory = {
 602                 new_bd_arm_Bic_reg,
 603                 new_bd_arm_Bic_imm,
 604                 new_bd_arm_Bic_reg_shift_reg,
 605                 new_bd_arm_Bic_reg_shift_imm
 606         };
 607
 608         /* check for and not */
 609         ir_node *left  = get_And_left(node);
 610         ir_node *right = get_And_right(node);
 611
 612         if (is_Not(left) || is_Not(right)) {
 613                 return gen_int_binop(node, MATCH_COMMUTATIVE | MATCH_SIZE_NEUTRAL | MATCH_SKIP_NOT,
 614                         &bic_factory);
 615         }
 616
 617         return gen_int_binop(node, MATCH_COMMUTATIVE | MATCH_SIZE_NEUTRAL, &and_factory);
 618 }
 619
 620 static ir_node *gen_Or(ir_node *node)
 621 {
 622         static const arm_binop_factory_t or_factory = {
 623                 new_bd_arm_Or_reg,
 624                 new_bd_arm_Or_imm,
 625                 new_bd_arm_Or_reg_shift_reg,
 626                 new_bd_arm_Or_reg_shift_imm
 627         };
 628
 629         return gen_int_binop(node, MATCH_COMMUTATIVE | MATCH_SIZE_NEUTRAL, &or_factory);
 630 }
 631
 632 static ir_node *gen_Eor(ir_node *node)
 633 {
 634         static const arm_binop_factory_t eor_factory = {
 635                 new_bd_arm_Eor_reg,
 636                 new_bd_arm_Eor_imm,
 637                 new_bd_arm_Eor_reg_shift_reg,
 638                 new_bd_arm_Eor_reg_shift_imm
 639         };
 640
 641         return gen_int_binop(node, MATCH_COMMUTATIVE | MATCH_SIZE_NEUTRAL, &eor_factory);
 642 }
 643
 644 static ir_node *gen_Sub(ir_node *node)
 645 {
 646         static const arm_binop_factory_t sub_rsb_factory[2] = {
 647                 {
 648                         new_bd_arm_Sub_reg,
 649                         new_bd_arm_Sub_imm,
 650                         new_bd_arm_Sub_reg_shift_reg,
 651                         new_bd_arm_Sub_reg_shift_imm
 652                 },
 653                 {
 654                         new_bd_arm_Rsb_reg,
 655                         new_bd_arm_Rsb_imm,
 656                         new_bd_arm_Rsb_reg_shift_reg,
 657                         new_bd_arm_Rsb_reg_shift_imm
 658                 }
 659         };
 660
 661         ir_node  *block   = be_transform_node(get_nodes_block(node));
 662         ir_node  *op1     = get_Sub_left(node);
 663         ir_node  *new_op1 = be_transform_node(op1);
 664         ir_node  *op2     = get_Sub_right(node);
 665         ir_node  *new_op2 = be_transform_node(op2);
 666         ir_mode  *mode    = get_irn_mode(node);
 667         dbg_info *dbgi    = get_irn_dbg_info(node);
 668
 669         if (mode_is_float(mode)) {
 670                 if (USE_FPA(isa)) {
 671                         return new_bd_arm_Suf(dbgi, block, new_op1, new_op2, mode);
 672                 } else if (USE_VFP(isa)) {
 673                         assert(mode != mode_E && "IEEE Extended FP not supported");
 674                         panic("VFP not supported yet");
 675                 } else {
 676                         panic("Softfloat not supported yet");
 677                 }
 678         } else {
 679                 return gen_int_binop(node, MATCH_SIZE_NEUTRAL | MATCH_REVERSE, sub_rsb_factory);
 680         }
 681 }
 682
 683 /**
 684  * Checks if a given value can be used as an immediate for the given
 685  * ARM shift mode.
 686  */
 687 static bool can_use_shift_constant(unsigned int val,
 688                                    arm_shift_modifier_t modifier)
 689 {
 690         if (val <= 31)
 691                 return true;
 692         if (val == 32 && modifier != ARM_SHF_LSL_REG && modifier != ARM_SHF_ROR_REG)
 693                 return true;
 694         return false;
 695 }
 696
 697 /**
 698  * generate an ARM shift instruction.
 699  *
 700  * @param node            the node
 701  * @param flags           matching flags
 702  * @param shift_modifier  initial encoding of the desired shift operation
 703  */
 704 static ir_node *make_shift(ir_node *node, match_flags_t flags,
 705                 arm_shift_modifier_t shift_modifier)
 706 {
 707         ir_node  *block = be_transform_node(get_nodes_block(node));
 708         ir_node  *op1   = get_binop_left(node);
 709         ir_node  *op2   = get_binop_right(node);
 710         dbg_info *dbgi  = get_irn_dbg_info(node);
 711         ir_node  *new_op1;
 712         ir_node  *new_op2;
 713
 714         if (flags & MATCH_SIZE_NEUTRAL) {
 715                 op1 = arm_skip_downconv(op1);
 716                 op2 = arm_skip_downconv(op2);
 717         }
 718
 719         new_op1 = be_transform_node(op1);
 720         if (is_Const(op2)) {
 721                 ir_tarval   *tv  = get_Const_tarval(op2);
 722                 unsigned int val = get_tarval_long(tv);
 723                 assert(tarval_is_long(tv));
 724                 if (can_use_shift_constant(val, shift_modifier)) {
 725                         switch (shift_modifier) {
 726                         case ARM_SHF_LSL_REG: shift_modifier = ARM_SHF_LSL_IMM; break;
 727                         case ARM_SHF_LSR_REG: shift_modifier = ARM_SHF_LSR_IMM; break;
 728                         case ARM_SHF_ASR_REG: shift_modifier = ARM_SHF_ASR_IMM; break;
 729                         case ARM_SHF_ROR_REG: shift_modifier = ARM_SHF_ROR_IMM; break;
 730                         default: panic("unexpected shift modifier");
 731                         }
 732                         return new_bd_arm_Mov_reg_shift_imm(dbgi, block, new_op1,
 733                                                             shift_modifier, val);
 734                 }
 735         }
 736
 737         new_op2 = be_transform_node(op2);
 738         return new_bd_arm_Mov_reg_shift_reg(dbgi, block, new_op1, new_op2,
 739                                             shift_modifier);
 740 }
 741
 742 static ir_node *gen_Shl(ir_node *node)
 743 {
 744         return make_shift(node, MATCH_SIZE_NEUTRAL, ARM_SHF_LSL_REG);
 745 }
 746
 747 static ir_node *gen_Shr(ir_node *node)
 748 {
 749         return make_shift(node, MATCH_NONE, ARM_SHF_LSR_REG);
 750 }
 751
 752 static ir_node *gen_Shrs(ir_node *node)
 753 {
 754         return make_shift(node, MATCH_NONE, ARM_SHF_ASR_REG);
 755 }
 756
 757 static ir_node *gen_Ror(ir_node *node, ir_node *op1, ir_node *op2)
 758 {
 759         ir_node  *block   = be_transform_node(get_nodes_block(node));
 760         ir_node  *new_op1 = be_transform_node(op1);
 761         dbg_info *dbgi    = get_irn_dbg_info(node);
 762         ir_node  *new_op2 = be_transform_node(op2);
 763
 764         return new_bd_arm_Mov_reg_shift_reg(dbgi, block, new_op1, new_op2,
 765                                             ARM_SHF_ROR_REG);
 766 }
 767
 768 static ir_node *gen_Rol(ir_node *node, ir_node *op1, ir_node *op2)
 769 {
 770         ir_node  *block   = be_transform_node(get_nodes_block(node));
 771         ir_node  *new_op1 = be_transform_node(op1);
 772         dbg_info *dbgi    = get_irn_dbg_info(node);
 773         ir_node  *new_op2 = be_transform_node(op2);
 774
 775         /* Note: there is no Rol on arm, we have to use Ror */
 776         new_op2 = new_bd_arm_Rsb_imm(dbgi, block, new_op2, 32, 0);
 777         return new_bd_arm_Mov_reg_shift_reg(dbgi, block, new_op1, new_op2,
 778                                             ARM_SHF_ROR_REG);
 779 }
 780
 781 static ir_node *gen_Rotl(ir_node *node)
 782 {
 783         ir_node *rotate = NULL;
 784         ir_node *op1    = get_Rotl_left(node);
 785         ir_node *op2    = get_Rotl_right(node);
 786
 787         /* Firm has only RotL, so we are looking for a right (op2)
 788            operand "-e+mode_size_bits" (it's an already modified "mode_size_bits-e",
 789            that means we can create a RotR. */
 790
 791         if (is_Add(op2)) {
 792                 ir_node *right = get_Add_right(op2);
 793                 if (is_Const(right)) {
 794                         ir_tarval *tv   = get_Const_tarval(right);
 795                         ir_mode   *mode = get_irn_mode(node);
 796                         long       bits = get_mode_size_bits(mode);
 797                         ir_node   *left = get_Add_left(op2);
 798
 799                         if (is_Minus(left) &&
 800                             tarval_is_long(tv)          &&
 801                             get_tarval_long(tv) == bits &&
 802                             bits                == 32)
 803                                 rotate = gen_Ror(node, op1, get_Minus_op(left));
 804                 }
 805         } else if (is_Sub(op2)) {
 806                 ir_node *left = get_Sub_left(op2);
 807                 if (is_Const(left)) {
 808                         ir_tarval *tv   = get_Const_tarval(left);
 809                         ir_mode   *mode = get_irn_mode(node);
 810                         long       bits = get_mode_size_bits(mode);
 811                         ir_node   *right = get_Sub_right(op2);
 812
 813                         if (tarval_is_long(tv)          &&
 814                             get_tarval_long(tv) == bits &&
 815                             bits                == 32)
 816                                 rotate = gen_Ror(node, op1, right);
 817                 }
 818         } else if (is_Const(op2)) {
 819                 ir_tarval *tv   = get_Const_tarval(op2);
 820                 ir_mode   *mode = get_irn_mode(node);
 821                 long       bits = get_mode_size_bits(mode);
 822
 823                 if (tarval_is_long(tv) && bits == 32) {
 824                         ir_node  *block   = be_transform_node(get_nodes_block(node));
 825                         ir_node  *new_op1 = be_transform_node(op1);
 826                         dbg_info *dbgi    = get_irn_dbg_info(node);
 827
 828                         bits = (bits - get_tarval_long(tv)) & 31;
 829                         rotate = new_bd_arm_Mov_reg_shift_imm(dbgi, block, new_op1, ARM_SHF_ROR_IMM, bits);
 830                 }
 831         }
 832
 833         if (rotate == NULL) {
 834                 rotate = gen_Rol(node, op1, op2);
 835         }
 836
 837         return rotate;
 838 }
 839
 840 static ir_node *gen_Not(ir_node *node)
 841 {
 842         ir_node  *block   = be_transform_node(get_nodes_block(node));
 843         ir_node  *op      = get_Not_op(node);
 844         ir_node  *new_op  = be_transform_node(op);
 845         dbg_info *dbgi    = get_irn_dbg_info(node);
 846
 847         /* check if we can fold in a Mov */
 848         if (is_arm_Mov(new_op)) {
 849                 const arm_shifter_operand_t *attr = get_arm_shifter_operand_attr_const(new_op);
 850
 851                 switch (attr->shift_modifier) {
 852                 ir_node *mov_op, *mov_sft;
 853
 854                 case ARM_SHF_IMM:
 855                 case ARM_SHF_ASR_IMM:
 856                 case ARM_SHF_LSL_IMM:
 857                 case ARM_SHF_LSR_IMM:
 858                 case ARM_SHF_ROR_IMM:
 859                         mov_op = get_irn_n(new_op, 0);
 860                         return new_bd_arm_Mvn_reg_shift_imm(dbgi, block, mov_op,
 861                                 attr->shift_modifier, attr->shift_immediate);
 862
 863                 case ARM_SHF_ASR_REG:
 864                 case ARM_SHF_LSL_REG:
 865                 case ARM_SHF_LSR_REG:
 866                 case ARM_SHF_ROR_REG:
 867                         mov_op  = get_irn_n(new_op, 0);
 868                         mov_sft = get_irn_n(new_op, 1);
 869                         return new_bd_arm_Mvn_reg_shift_reg(dbgi, block, mov_op, mov_sft,
 870                                 attr->shift_modifier);
 871
 872                 case ARM_SHF_REG:
 873                 case ARM_SHF_RRX:
 874                         break;
 875                 case ARM_SHF_INVALID:
 876                         panic("invalid shift");
 877                 }
 878         }
 879
 880         return new_bd_arm_Mvn_reg(dbgi, block, new_op);
 881 }
 882
 883 static ir_node *gen_Minus(ir_node *node)
 884 {
 885         ir_node  *block   = be_transform_node(get_nodes_block(node));
 886         ir_node  *op      = get_Minus_op(node);
 887         ir_node  *new_op  = be_transform_node(op);
 888         dbg_info *dbgi    = get_irn_dbg_info(node);
 889         ir_mode  *mode    = get_irn_mode(node);
 890
 891         if (mode_is_float(mode)) {
 892                 if (USE_FPA(isa)) {
 893                         return new_bd_arm_Mvf(dbgi, block, op, mode);
 894                 } else if (USE_VFP(isa)) {
 895                         assert(mode != mode_E && "IEEE Extended FP not supported");
 896                         panic("VFP not supported yet");
 897                 } else {
 898                         panic("Softfloat not supported yet");
 899                 }
 900         }
 901         assert(mode_is_data(mode));
 902         return new_bd_arm_Rsb_imm(dbgi, block, new_op, 0, 0);
 903 }
 904
 905 static ir_node *gen_Load(ir_node *node)
 906 {
 907         ir_node  *block    = be_transform_node(get_nodes_block(node));
 908         ir_node  *ptr      = get_Load_ptr(node);
 909         ir_node  *new_ptr  = be_transform_node(ptr);
 910         ir_node  *mem      = get_Load_mem(node);
 911         ir_node  *new_mem  = be_transform_node(mem);
 912         ir_mode  *mode     = get_Load_mode(node);
 913         dbg_info *dbgi      = get_irn_dbg_info(node);
 914         ir_node  *new_load = NULL;
 915
 916         if (mode_is_float(mode)) {
 917                 if (USE_FPA(isa)) {
 918                         new_load = new_bd_arm_Ldf(dbgi, block, new_ptr, new_mem, mode,
 919                                                   NULL, 0, 0, false);
 920                 } else if (USE_VFP(isa)) {
 921                         assert(mode != mode_E && "IEEE Extended FP not supported");
 922                         panic("VFP not supported yet");
 923                 } else {
 924                         panic("Softfloat not supported yet");
 925                 }
 926         } else {
 927                 assert(mode_is_data(mode) && "unsupported mode for Load");
 928
 929                 new_load = new_bd_arm_Ldr(dbgi, block, new_ptr, new_mem, mode, NULL, 0, 0, false);
 930         }
 931         set_irn_pinned(new_load, get_irn_pinned(node));
 932
 933         /* check for special case: the loaded value might not be used */
 934         if (be_get_Proj_for_pn(node, pn_Load_res) == NULL) {
 935                 /* add a result proj and a Keep to produce a pseudo use */
 936                 ir_node *proj = new_r_Proj(new_load, mode_Iu, pn_arm_Ldr_res);
 937                 be_new_Keep(block, 1, &proj);
 938         }
 939
 940         return new_load;
 941 }
 942
 943 static ir_node *gen_Store(ir_node *node)
 944 {
 945         ir_node  *block    = be_transform_node(get_nodes_block(node));
 946         ir_node  *ptr      = get_Store_ptr(node);
 947         ir_node  *new_ptr  = be_transform_node(ptr);
 948         ir_node  *mem      = get_Store_mem(node);
 949         ir_node  *new_mem  = be_transform_node(mem);
 950         ir_node  *val      = get_Store_value(node);
 951         ir_node  *new_val  = be_transform_node(val);
 952         ir_mode  *mode     = get_irn_mode(val);
 953         dbg_info *dbgi     = get_irn_dbg_info(node);
 954         ir_node *new_store = NULL;
 955
 956         if (mode_is_float(mode)) {
 957                 if (USE_FPA(isa)) {
 958                         new_store = new_bd_arm_Stf(dbgi, block, new_ptr, new_val,
 959                                                    new_mem, mode, NULL, 0, 0, false);
 960                 } else if (USE_VFP(isa)) {
 961                         assert(mode != mode_E && "IEEE Extended FP not supported");
 962                         panic("VFP not supported yet");
 963                 } else {
 964                         panic("Softfloat not supported yet");
 965                 }
 966         } else {
 967                 assert(mode_is_data(mode) && "unsupported mode for Store");
 968                 new_store = new_bd_arm_Str(dbgi, block, new_ptr, new_val, new_mem, mode,
 969                                            NULL, 0, 0, false);
 970         }
 971         set_irn_pinned(new_store, get_irn_pinned(node));
 972         return new_store;
 973 }
 974
 975 static ir_node *gen_Jmp(ir_node *node)
 976 {
 977         ir_node  *block     = get_nodes_block(node);
 978         ir_node  *new_block = be_transform_node(block);
 979         dbg_info *dbgi      = get_irn_dbg_info(node);
 980
 981         return new_bd_arm_Jmp(dbgi, new_block);
 982 }
 983
 984 static ir_node *gen_SwitchJmp(ir_node *node)
 985 {
 986         ir_node  *block    = be_transform_node(get_nodes_block(node));
 987         ir_node  *selector = get_Cond_selector(node);
 988         dbg_info *dbgi     = get_irn_dbg_info(node);
 989         ir_node *new_op = be_transform_node(selector);
 990         ir_node *const_graph;
 991         ir_node *sub;
 992
 993         ir_node *proj;
 994         const ir_edge_t *edge;
 995         int min = INT_MAX;
 996         int max = INT_MIN;
 997         int translation;
 998         int pn;
 999         int n_projs;
1000
1001         foreach_out_edge(node, edge) {
1002                 proj = get_edge_src_irn(edge);
1003                 assert(is_Proj(proj) && "Only proj allowed at SwitchJmp");
1004
1005                 pn = get_Proj_proj(proj);
1006
1007                 min = pn<min ? pn : min;
1008                 max = pn>max ? pn : max;
1009         }
1010         translation = min;
1011         n_projs = max - translation + 1;
1012
1013         foreach_out_edge(node, edge) {
1014                 proj = get_edge_src_irn(edge);
1015                 assert(is_Proj(proj) && "Only proj allowed at SwitchJmp");
1016
1017                 pn = get_Proj_proj(proj) - translation;
1018                 set_Proj_proj(proj, pn);
1019         }
1020
1021         const_graph = create_const_graph_value(dbgi, block, translation);
1022         sub = new_bd_arm_Sub_reg(dbgi, block, new_op, const_graph);
1023         return new_bd_arm_SwitchJmp(dbgi, block, sub, n_projs, get_Cond_default_proj(node) - translation);
1024 }
1025
1026 static ir_node *gen_Cmp(ir_node *node)
1027 {
1028         ir_node  *block    = be_transform_node(get_nodes_block(node));
1029         ir_node  *op1      = get_Cmp_left(node);
1030         ir_node  *op2      = get_Cmp_right(node);
1031         ir_mode  *cmp_mode = get_irn_mode(op1);
1032         dbg_info *dbgi     = get_irn_dbg_info(node);
1033         ir_node  *new_op1;
1034         ir_node  *new_op2;
1035         bool      is_unsigned;
1036
1037         if (mode_is_float(cmp_mode)) {
1038                 /* TODO: this is broken... */
1039                 new_op1 = be_transform_node(op1);
1040                 new_op2 = be_transform_node(op2);
1041
1042                 return new_bd_arm_Cmfe(dbgi, block, new_op1, new_op2, false);
1043         }
1044
1045         assert(get_irn_mode(op2) == cmp_mode);
1046         is_unsigned = !mode_is_signed(cmp_mode);
1047
1048         /* integer compare, TODO: use shifter_op in all its combinations */
1049         new_op1 = be_transform_node(op1);
1050         new_op1 = gen_extension(dbgi, block, new_op1, cmp_mode);
1051         new_op2 = be_transform_node(op2);
1052         new_op2 = gen_extension(dbgi, block, new_op2, cmp_mode);
1053         return new_bd_arm_Cmp_reg(dbgi, block, new_op1, new_op2, false,
1054                                   is_unsigned);
1055 }
1056
1057 static ir_node *gen_Cond(ir_node *node)
1058 {
1059         ir_node  *selector = get_Cond_selector(node);
1060         ir_mode  *mode     = get_irn_mode(selector);
1061         ir_node  *block;
1062         ir_node  *flag_node;
1063         dbg_info *dbgi;
1064
1065         if (mode != mode_b) {
1066                 return gen_SwitchJmp(node);
1067         }
1068         assert(is_Proj(selector));
1069
1070         block     = be_transform_node(get_nodes_block(node));
1071         dbgi      = get_irn_dbg_info(node);
1072         flag_node = be_transform_node(get_Proj_pred(selector));
1073
1074         return new_bd_arm_B(dbgi, block, flag_node, get_Proj_pn_cmp(selector));
1075 }
1076
1077 static ir_tarval *fpa_imm[3][fpa_max];
1078
1079 #if 0
1080 /**
1081  * Check, if a floating point tarval is an fpa immediate, i.e.
1082  * one of 0, 1, 2, 3, 4, 5, 10, or 0.5.
1083  */
1084 static int is_fpa_immediate(tarval *tv)
1085 {
1086         ir_mode *mode = get_tarval_mode(tv);
1087         int i, j, res = 1;
1088
1089         switch (get_mode_size_bits(mode)) {
1090         case 32:
1091                 i = 0;
1092                 break;
1093         case 64:
1094                 i = 1;
1095                 break;
1096         default:
1097                 i = 2;
1098         }
1099
1100         if (tarval_is_negative(tv)) {
1101                 tv = tarval_neg(tv);
1102                 res = -1;
1103         }
1104
1105         for (j = 0; j < fpa_max; ++j) {
1106                 if (tv == fpa_imm[i][j])
1107                         return res * j;
1108         }
1109         return fpa_max;
1110 }
1111 #endif
1112
1113 static ir_node *gen_Const(ir_node *node)
1114 {
1115         ir_node  *block = be_transform_node(get_nodes_block(node));
1116         ir_mode *mode = get_irn_mode(node);
1117         dbg_info *dbg = get_irn_dbg_info(node);
1118
1119         if (mode_is_float(mode)) {
1120                 if (USE_FPA(isa)) {
1121                         ir_tarval *tv = get_Const_tarval(node);
1122                         node          = new_bd_arm_fConst(dbg, block, tv);
1123                         be_dep_on_frame(node);
1124                         return node;
1125                 } else if (USE_VFP(isa)) {
1126                         assert(mode != mode_E && "IEEE Extended FP not supported");
1127                         panic("VFP not supported yet");
1128                 } else {
1129                         panic("Softfloat not supported yet");
1130                 }
1131         }
1132         return create_const_graph(node, block);
1133 }
1134
1135 static ir_node *gen_SymConst(ir_node *node)
1136 {
1137         ir_node   *block  = be_transform_node(get_nodes_block(node));
1138         ir_entity *entity = get_SymConst_entity(node);
1139         dbg_info  *dbgi   = get_irn_dbg_info(node);
1140         ir_node   *new_node;
1141
1142         new_node = new_bd_arm_SymConst(dbgi, block, entity, 0);
1143         be_dep_on_frame(new_node);
1144         return new_node;
1145 }
1146
1147 static ir_node *ints_to_double(dbg_info *dbgi, ir_node *block, ir_node *node0,
1148                                ir_node *node1)
1149 {
1150         /* the good way to do this would be to use the stm (store multiple)
1151          * instructions, since our input is nearly always 2 consecutive 32bit
1152          * registers... */
1153         ir_graph *irg   = current_ir_graph;
1154         ir_node  *stack = get_irg_frame(irg);
1155         ir_node  *nomem = new_r_NoMem(irg);
1156         ir_node  *str0  = new_bd_arm_Str(dbgi, block, stack, node0, nomem, mode_gp,
1157                                          NULL, 0, 0, true);
1158         ir_node  *str1  = new_bd_arm_Str(dbgi, block, stack, node1, nomem, mode_gp,
1159                                          NULL, 0, 4, true);
1160         ir_node  *in[2] = { str0, str1 };
1161         ir_node  *sync  = new_r_Sync(block, 2, in);
1162         ir_node  *ldf;
1163         set_irn_pinned(str0, op_pin_state_floats);
1164         set_irn_pinned(str1, op_pin_state_floats);
1165
1166         ldf = new_bd_arm_Ldf(dbgi, block, stack, sync, mode_D, NULL, 0, 0, true);
1167         set_irn_pinned(ldf, op_pin_state_floats);
1168
1169         return new_r_Proj(ldf, mode_fp, pn_arm_Ldf_res);
1170 }
1171
1172 static ir_node *int_to_float(dbg_info *dbgi, ir_node *block, ir_node *node)
1173 {
1174         ir_graph *irg   = current_ir_graph;
1175         ir_node  *stack = get_irg_frame(irg);
1176         ir_node  *nomem = new_r_NoMem(irg);
1177         ir_node  *str   = new_bd_arm_Str(dbgi, block, stack, node, nomem, mode_gp,
1178                                          NULL, 0, 0, true);
1179         ir_node  *ldf;
1180         set_irn_pinned(str, op_pin_state_floats);
1181
1182         ldf = new_bd_arm_Ldf(dbgi, block, stack, str, mode_F, NULL, 0, 0, true);
1183         set_irn_pinned(ldf, op_pin_state_floats);
1184
1185         return new_r_Proj(ldf, mode_fp, pn_arm_Ldf_res);
1186 }
1187
1188 static ir_node *float_to_int(dbg_info *dbgi, ir_node *block, ir_node *node)
1189 {
1190         ir_graph *irg   = current_ir_graph;
1191         ir_node  *stack = get_irg_frame(irg);
1192         ir_node  *nomem = new_r_NoMem(irg);
1193         ir_node  *stf   = new_bd_arm_Stf(dbgi, block, stack, node, nomem, mode_F,
1194                                          NULL, 0, 0, true);
1195         ir_node  *ldr;
1196         set_irn_pinned(stf, op_pin_state_floats);
1197
1198         ldr = new_bd_arm_Ldr(dbgi, block, stack, stf, mode_gp, NULL, 0, 0, true);
1199         set_irn_pinned(ldr, op_pin_state_floats);
1200
1201         return new_r_Proj(ldr, mode_gp, pn_arm_Ldr_res);
1202 }
1203
1204 static void double_to_ints(dbg_info *dbgi, ir_node *block, ir_node *node,
1205                            ir_node **out_value0, ir_node **out_value1)
1206 {
1207         ir_graph *irg   = current_ir_graph;
1208         ir_node  *stack = get_irg_frame(irg);
1209         ir_node  *nomem = new_r_NoMem(irg);
1210         ir_node  *stf   = new_bd_arm_Stf(dbgi, block, stack, node, nomem, mode_D,
1211                                          NULL, 0, 0, true);
1212         ir_node  *ldr0, *ldr1;
1213         set_irn_pinned(stf, op_pin_state_floats);
1214
1215         ldr0 = new_bd_arm_Ldr(dbgi, block, stack, stf, mode_gp, NULL, 0, 0, true);
1216         set_irn_pinned(ldr0, op_pin_state_floats);
1217         ldr1 = new_bd_arm_Ldr(dbgi, block, stack, stf, mode_gp, NULL, 0, 4, true);
1218         set_irn_pinned(ldr1, op_pin_state_floats);
1219
1220         *out_value0 = new_r_Proj(ldr0, mode_gp, pn_arm_Ldr_res);
1221         *out_value1 = new_r_Proj(ldr1, mode_gp, pn_arm_Ldr_res);
1222 }
1223
1224 static ir_node *gen_CopyB(ir_node *node)
1225 {
1226         ir_node  *block    = be_transform_node(get_nodes_block(node));
1227         ir_node  *src      = get_CopyB_src(node);
1228         ir_node  *new_src  = be_transform_node(src);
1229         ir_node  *dst      = get_CopyB_dst(node);
1230         ir_node  *new_dst  = be_transform_node(dst);
1231         ir_node  *mem      = get_CopyB_mem(node);
1232         ir_node  *new_mem  = be_transform_node(mem);
1233         dbg_info *dbg      = get_irn_dbg_info(node);
1234         int      size      = get_type_size_bytes(get_CopyB_type(node));
1235         ir_node  *src_copy;
1236         ir_node  *dst_copy;
1237
1238         src_copy = be_new_Copy(&arm_reg_classes[CLASS_arm_gp], block, new_src);
1239         dst_copy = be_new_Copy(&arm_reg_classes[CLASS_arm_gp], block, new_dst);
1240
1241         return new_bd_arm_CopyB(dbg, block, dst_copy, src_copy,
1242                         new_bd_arm_EmptyReg(dbg, block),
1243                         new_bd_arm_EmptyReg(dbg, block),
1244                         new_bd_arm_EmptyReg(dbg, block),
1245                         new_mem, size);
1246 }
1247
1248 /**
1249  * Transform builtin clz.
1250  */
1251 static ir_node *gen_clz(ir_node *node)
1252 {
1253         ir_node  *block  = be_transform_node(get_nodes_block(node));
1254         dbg_info *dbg    = get_irn_dbg_info(node);
1255         ir_node  *op     = get_irn_n(node, 1);
1256         ir_node  *new_op = be_transform_node(op);
1257
1258         /* TODO armv5 instruction, otherwise create a call */
1259         return new_bd_arm_Clz(dbg, block, new_op);
1260 }
1261
1262 /**
1263  * Transform Builtin node.
1264  */
1265 static ir_node *gen_Builtin(ir_node *node)
1266 {
1267         ir_builtin_kind kind = get_Builtin_kind(node);
1268
1269         switch (kind) {
1270         case ir_bk_trap:
1271         case ir_bk_debugbreak:
1272         case ir_bk_return_address:
1273         case ir_bk_frame_address:
1274         case ir_bk_prefetch:
1275         case ir_bk_ffs:
1276                 break;
1277         case ir_bk_clz:
1278                 return gen_clz(node);
1279         case ir_bk_ctz:
1280         case ir_bk_parity:
1281         case ir_bk_popcount:
1282         case ir_bk_bswap:
1283         case ir_bk_outport:
1284         case ir_bk_inport:
1285         case ir_bk_inner_trampoline:
1286                 break;
1287         }
1288         panic("Builtin %s not implemented in ARM", get_builtin_kind_name(kind));
1289 }
1290
1291 /**
1292  * Transform Proj(Builtin) node.
1293  */
1294 static ir_node *gen_Proj_Builtin(ir_node *proj)
1295 {
1296         ir_node         *node     = get_Proj_pred(proj);
1297         ir_node         *new_node = be_transform_node(node);
1298         ir_builtin_kind kind      = get_Builtin_kind(node);
1299
1300         switch (kind) {
1301         case ir_bk_return_address:
1302         case ir_bk_frame_address:
1303         case ir_bk_ffs:
1304         case ir_bk_clz:
1305         case ir_bk_ctz:
1306         case ir_bk_parity:
1307         case ir_bk_popcount:
1308         case ir_bk_bswap:
1309                 assert(get_Proj_proj(proj) == pn_Builtin_1_result);
1310                 return new_node;
1311         case ir_bk_trap:
1312         case ir_bk_debugbreak:
1313         case ir_bk_prefetch:
1314         case ir_bk_outport:
1315                 assert(get_Proj_proj(proj) == pn_Builtin_M);
1316                 return new_node;
1317         case ir_bk_inport:
1318         case ir_bk_inner_trampoline:
1319                 break;
1320         }
1321         panic("Builtin %s not implemented in ARM", get_builtin_kind_name(kind));
1322 }
1323
1324 static ir_node *gen_Proj_Load(ir_node *node)
1325 {
1326         ir_node  *load     = get_Proj_pred(node);
1327         ir_node  *new_load = be_transform_node(load);
1328         dbg_info *dbgi     = get_irn_dbg_info(node);
1329         long     proj      = get_Proj_proj(node);
1330
1331         /* renumber the proj */
1332         switch (get_arm_irn_opcode(new_load)) {
1333         case iro_arm_Ldr:
1334                 /* handle all gp loads equal: they have the same proj numbers. */
1335                 if (proj == pn_Load_res) {
1336                         return new_rd_Proj(dbgi, new_load, mode_Iu, pn_arm_Ldr_res);
1337                 } else if (proj == pn_Load_M) {
1338                         return new_rd_Proj(dbgi, new_load, mode_M, pn_arm_Ldr_M);
1339                 }
1340                 break;
1341         case iro_arm_Ldf:
1342                 if (proj == pn_Load_res) {
1343                         ir_mode *mode = get_Load_mode(load);
1344                         return new_rd_Proj(dbgi, new_load, mode, pn_arm_Ldf_res);
1345                 } else if (proj == pn_Load_M) {
1346                         return new_rd_Proj(dbgi, new_load, mode_M, pn_arm_Ldf_M);
1347                 }
1348                 break;
1349         default:
1350                 break;
1351         }
1352         panic("Unsupported Proj from Load");
1353 }
1354
1355 static ir_node *gen_Proj_CopyB(ir_node *node)
1356 {
1357         ir_node  *pred     = get_Proj_pred(node);
1358         ir_node  *new_pred = be_transform_node(pred);
1359         dbg_info *dbgi     = get_irn_dbg_info(node);
1360         long     proj      = get_Proj_proj(node);
1361
1362         switch (proj) {
1363         case pn_CopyB_M:
1364                 if (is_arm_CopyB(new_pred)) {
1365                         return new_rd_Proj(dbgi, new_pred, mode_M, pn_arm_CopyB_M);
1366                 }
1367                 break;
1368         default:
1369                 break;
1370         }
1371         panic("Unsupported Proj from CopyB");
1372 }
1373
1374 static ir_node *gen_Proj_Quot(ir_node *node)
1375 {
1376         ir_node  *pred     = get_Proj_pred(node);
1377         ir_node  *new_pred = be_transform_node(pred);
1378         dbg_info *dbgi     = get_irn_dbg_info(node);
1379         ir_mode  *mode     = get_irn_mode(node);
1380         long     proj      = get_Proj_proj(node);
1381
1382         switch (proj) {
1383         case pn_Quot_M:
1384                 if (is_arm_Dvf(new_pred)) {
1385                         return new_rd_Proj(dbgi, new_pred, mode_M, pn_arm_Dvf_M);
1386                 }
1387                 break;
1388         case pn_Quot_res:
1389                 if (is_arm_Dvf(new_pred)) {
1390                         return new_rd_Proj(dbgi, new_pred, mode, pn_arm_Dvf_res);
1391                 }
1392                 break;
1393         default:
1394                 break;
1395         }
1396         panic("Unsupported Proj from Quot");
1397 }
1398
1399 /**
1400  * Transform the Projs from a Cmp.
1401  */
1402 static ir_node *gen_Proj_Cmp(ir_node *node)
1403 {
1404         (void) node;
1405         /* we should only be here in case of a Mux node */
1406         panic("Mux NYI");
1407 }
1408
1409 static ir_node *gen_Proj_Start(ir_node *node)
1410 {
1411         ir_node *block     = get_nodes_block(node);
1412         ir_node *new_block = be_transform_node(block);
1413         ir_node *barrier   = be_transform_node(get_Proj_pred(node));
1414         long     proj      = get_Proj_proj(node);
1415
1416         switch ((pn_Start) proj) {
1417         case pn_Start_X_initial_exec:
1418                 /* we exchange the ProjX with a jump */
1419                 return new_bd_arm_Jmp(NULL, new_block);
1420
1421         case pn_Start_M:
1422                 return new_r_Proj(barrier, mode_M, 0);
1423
1424         case pn_Start_T_args:
1425                 return barrier;
1426
1427         case pn_Start_P_frame_base:
1428                 return be_prolog_get_reg_value(abihelper, sp_reg);
1429
1430         case pn_Start_P_tls:
1431                 return new_r_Bad(get_irn_irg(node));
1432
1433         case pn_Start_max:
1434                 break;
1435         }
1436         panic("unexpected start proj: %ld\n", proj);
1437 }
1438
1439 static ir_node *gen_Proj_Proj_Start(ir_node *node)
1440 {
1441         long       pn          = get_Proj_proj(node);
1442         ir_node   *block       = get_nodes_block(node);
1443         ir_node   *new_block   = be_transform_node(block);
1444         ir_entity *entity      = get_irg_entity(current_ir_graph);
1445         ir_type   *method_type = get_entity_type(entity);
1446         ir_type   *param_type  = get_method_param_type(method_type, pn);
1447         const reg_or_stackslot_t *param;
1448
1449         /* Proj->Proj->Start must be a method argument */
1450         assert(get_Proj_proj(get_Proj_pred(node)) == pn_Start_T_args);
1451
1452         param = &cconv->parameters[pn];
1453
1454         if (param->reg0 != NULL) {
1455                 /* argument transmitted in register */
1456                 ir_mode *mode  = get_type_mode(param_type);
1457                 ir_node *value = be_prolog_get_reg_value(abihelper, param->reg0);
1458
1459                 if (mode_is_float(mode)) {
1460                         ir_node *value1 = NULL;
1461
1462                         if (param->reg1 != NULL) {
1463                                 value1 = be_prolog_get_reg_value(abihelper, param->reg1);
1464                         } else if (param->entity != NULL) {
1465                                 ir_graph *irg = get_irn_irg(node);
1466                                 ir_node  *fp  = get_irg_frame(irg);
1467                                 ir_node  *mem = be_prolog_get_memory(abihelper);
1468                                 ir_node  *ldr = new_bd_arm_Ldr(NULL, new_block, fp, mem,
1469                                                                mode_gp, param->entity,
1470                                                                0, 0, true);
1471                                 value1 = new_r_Proj(ldr, mode_gp, pn_arm_Ldr_res);
1472                         }
1473
1474                         /* convert integer value to float */
1475                         if (value1 == NULL) {
1476                                 value = int_to_float(NULL, new_block, value);
1477                         } else {
1478                                 value = ints_to_double(NULL, new_block, value, value1);
1479                         }
1480                 }
1481                 return value;
1482         } else {
1483                 /* argument transmitted on stack */
1484                 ir_graph *irg  = get_irn_irg(node);
1485                 ir_node  *fp   = get_irg_frame(irg);
1486                 ir_node  *mem  = be_prolog_get_memory(abihelper);
1487                 ir_mode  *mode = get_type_mode(param->type);
1488                 ir_node  *load;
1489                 ir_node  *value;
1490
1491                 if (mode_is_float(mode)) {
1492                         load  = new_bd_arm_Ldf(NULL, new_block, fp, mem, mode,
1493                                                param->entity, 0, 0, true);
1494                         value = new_r_Proj(load, mode_fp, pn_arm_Ldf_res);
1495                 } else {
1496                         load  = new_bd_arm_Ldr(NULL, new_block, fp, mem, mode,
1497                                                param->entity, 0, 0, true);
1498                         value = new_r_Proj(load, mode_gp, pn_arm_Ldr_res);
1499                 }
1500                 set_irn_pinned(load, op_pin_state_floats);
1501
1502                 return value;
1503         }
1504 }
1505
1506 /**
1507  * Finds number of output value of a mode_T node which is constrained to
1508  * a single specific register.
1509  */
1510 static int find_out_for_reg(ir_node *node, const arch_register_t *reg)
1511 {
1512         int n_outs = arch_irn_get_n_outs(node);
1513         int o;
1514
1515         for (o = 0; o < n_outs; ++o) {
1516                 const arch_register_req_t *req = arch_get_out_register_req(node, o);
1517                 if (req == reg->single_req)
1518                         return o;
1519         }
1520         return -1;
1521 }
1522
1523 static ir_node *gen_Proj_Proj_Call(ir_node *node)
1524 {
1525         long                  pn            = get_Proj_proj(node);
1526         ir_node              *call          = get_Proj_pred(get_Proj_pred(node));
1527         ir_node              *new_call      = be_transform_node(call);
1528         ir_type              *function_type = get_Call_type(call);
1529         calling_convention_t *cconv
1530                 = arm_decide_calling_convention(NULL, function_type);
1531         const reg_or_stackslot_t *res = &cconv->results[pn];
1532         ir_mode              *mode;
1533         int                   regn;
1534
1535         /* TODO 64bit modes */
1536         assert(res->reg0 != NULL && res->reg1 == NULL);
1537         regn = find_out_for_reg(new_call, res->reg0);
1538         if (regn < 0) {
1539                 panic("Internal error in calling convention for return %+F", node);
1540         }
1541         mode = res->reg0->reg_class->mode;
1542
1543         arm_free_calling_convention(cconv);
1544
1545         return new_r_Proj(new_call, mode, regn);
1546 }
1547
1548 static ir_node *gen_Proj_Call(ir_node *node)
1549 {
1550         long     pn        = get_Proj_proj(node);
1551         ir_node *call      = get_Proj_pred(node);
1552         ir_node *new_call  = be_transform_node(call);
1553
1554         switch ((pn_Call) pn) {
1555         case pn_Call_M:
1556                 return new_r_Proj(new_call, mode_M, 0);
1557         case pn_Call_X_regular:
1558         case pn_Call_X_except:
1559         case pn_Call_T_result:
1560         case pn_Call_P_value_res_base:
1561         case pn_Call_max:
1562                 break;
1563         }
1564         panic("Unexpected Call proj %ld\n", pn);
1565 }
1566
1567 /**
1568  * Transform a Proj node.
1569  */
1570 static ir_node *gen_Proj(ir_node *node)
1571 {
1572         ir_node  *pred = get_Proj_pred(node);
1573         long      proj = get_Proj_proj(node);
1574
1575         switch (get_irn_opcode(pred)) {
1576         case iro_Store:
1577                 if (proj == pn_Store_M) {
1578                         return be_transform_node(pred);
1579                 } else {
1580                         panic("Unsupported Proj from Store");
1581                 }
1582         case iro_Load:
1583                 return gen_Proj_Load(node);
1584         case iro_Call:
1585                 return gen_Proj_Call(node);
1586         case iro_CopyB:
1587                 return gen_Proj_CopyB(node);
1588         case iro_Quot:
1589                 return gen_Proj_Quot(node);
1590         case iro_Cmp:
1591                 return gen_Proj_Cmp(node);
1592         case iro_Start:
1593                 return gen_Proj_Start(node);
1594         case iro_Cond:
1595                 /* nothing to do */
1596                 return be_duplicate_node(node);
1597         case iro_Proj: {
1598                 ir_node *pred_pred = get_Proj_pred(pred);
1599                 if (is_Call(pred_pred)) {
1600                         return gen_Proj_Proj_Call(node);
1601                 } else if (is_Start(pred_pred)) {
1602                         return gen_Proj_Proj_Start(node);
1603                 }
1604                 /* FALLTHROUGH */
1605         }
1606         case iro_Builtin:
1607                 return gen_Proj_Builtin(node);
1608         default:
1609                 panic("code selection didn't expect Proj after %+F\n", pred);
1610         }
1611 }
1612
1613 typedef ir_node *(*create_const_node_func)(dbg_info *db, ir_node *block);
1614
1615 static inline ir_node *create_const(ir_graph *irg, ir_node **place,
1616                                     create_const_node_func func,
1617                                     const arch_register_t* reg)
1618 {
1619         ir_node *block, *res;
1620
1621         if (*place != NULL)
1622                 return *place;
1623
1624         block = get_irg_start_block(irg);
1625         res = func(NULL, block);
1626         arch_set_irn_register(res, reg);
1627         *place = res;
1628         return res;
1629 }
1630
1631 static ir_node *gen_Unknown(ir_node *node)
1632 {
1633         ir_node  *block     = get_nodes_block(node);
1634         ir_node  *new_block = be_transform_node(block);
1635         dbg_info *dbgi      = get_irn_dbg_info(node);
1636
1637         /* just produce a 0 */
1638         ir_mode *mode = get_irn_mode(node);
1639         if (mode_is_float(mode)) {
1640                 ir_tarval *tv   = get_mode_null(mode);
1641                 ir_node   *node = new_bd_arm_fConst(dbgi, new_block, tv);
1642                 be_dep_on_frame(node);
1643                 return node;
1644         } else if (mode_needs_gp_reg(mode)) {
1645                 return create_const_graph_value(dbgi, new_block, 0);
1646         }
1647
1648         panic("Unexpected Unknown mode");
1649 }
1650
1651 /**
1652  * Produces the type which sits between the stack args and the locals on the
1653  * stack. It will contain the return address and space to store the old base
1654  * pointer.
1655  * @return The Firm type modeling the ABI between type.
1656  */
1657 static ir_type *arm_get_between_type(void)
1658 {
1659         static ir_type *between_type = NULL;
1660
1661         if (between_type == NULL) {
1662                 between_type = new_type_class(new_id_from_str("arm_between_type"));
1663                 set_type_size_bytes(between_type, 0);
1664         }
1665
1666         return between_type;
1667 }
1668
1669 static void create_stacklayout(ir_graph *irg)
1670 {
1671         ir_entity         *entity        = get_irg_entity(irg);
1672         ir_type           *function_type = get_entity_type(entity);
1673         be_stack_layout_t *layout        = be_get_irg_stack_layout(irg);
1674         ir_type           *arg_type;
1675         int                p;
1676         int                n_params;
1677
1678         /* calling conventions must be decided by now */
1679         assert(cconv != NULL);
1680
1681         /* construct argument type */
1682         arg_type = new_type_struct(id_mangle_u(get_entity_ident(entity), new_id_from_chars("arg_type", 8)));
1683         n_params = get_method_n_params(function_type);
1684         for (p = 0; p < n_params; ++p) {
1685                 reg_or_stackslot_t *param = &cconv->parameters[p];
1686                 char                buf[128];
1687                 ident              *id;
1688
1689                 if (param->type == NULL)
1690                         continue;
1691
1692                 snprintf(buf, sizeof(buf), "param_%d", p);
1693                 id            = new_id_from_str(buf);
1694                 param->entity = new_entity(arg_type, id, param->type);
1695                 set_entity_offset(param->entity, param->offset);
1696         }
1697
1698         /* TODO: what about external functions? we don't know most of the stack
1699          * layout for them. And probably don't need all of this... */
1700         memset(layout, 0, sizeof(*layout));
1701
1702         layout->frame_type     = get_irg_frame_type(irg);
1703         layout->between_type   = arm_get_between_type();
1704         layout->arg_type       = arg_type;
1705         layout->param_map      = NULL; /* TODO */
1706         layout->initial_offset = 0;
1707         layout->initial_bias   = 0;
1708         layout->stack_dir      = -1;
1709         layout->sp_relative    = true;
1710
1711         assert(N_FRAME_TYPES == 3);
1712         layout->order[0] = layout->frame_type;
1713         layout->order[1] = layout->between_type;
1714         layout->order[2] = layout->arg_type;
1715 }
1716
1717 /**
1718  * transform the start node to the prolog code + initial barrier
1719  */
1720 static ir_node *gen_Start(ir_node *node)
1721 {
1722         ir_graph  *irg           = get_irn_irg(node);
1723         ir_entity *entity        = get_irg_entity(irg);
1724         ir_type   *function_type = get_entity_type(entity);
1725         ir_node   *block         = get_nodes_block(node);
1726         ir_node   *new_block     = be_transform_node(block);
1727         dbg_info  *dbgi          = get_irn_dbg_info(node);
1728         ir_node   *start;
1729         ir_node   *incsp;
1730         ir_node   *sp;
1731         ir_node   *barrier;
1732         int        i;
1733
1734         /* stackpointer is important at function prolog */
1735         be_prolog_add_reg(abihelper, sp_reg,
1736                         arch_register_req_type_produces_sp | arch_register_req_type_ignore);
1737         /* function parameters in registers */
1738         for (i = 0; i < get_method_n_params(function_type); ++i) {
1739                 const reg_or_stackslot_t *param = &cconv->parameters[i];
1740                 if (param->reg0 != NULL)
1741                         be_prolog_add_reg(abihelper, param->reg0, arch_register_req_type_none);
1742                 if (param->reg1 != NULL)
1743                         be_prolog_add_reg(abihelper, param->reg1, arch_register_req_type_none);
1744         }
1745         /* announce that we need the values of the callee save regs */
1746         for (i = 0; i < (int) (sizeof(callee_saves)/sizeof(callee_saves[0])); ++i) {
1747                 be_prolog_add_reg(abihelper, callee_saves[i], arch_register_req_type_none);
1748         }
1749
1750         start = be_prolog_create_start(abihelper, dbgi, new_block);
1751         sp    = be_prolog_get_reg_value(abihelper, sp_reg);
1752         incsp = be_new_IncSP(sp_reg, new_block, sp, BE_STACK_FRAME_SIZE_EXPAND, 0);
1753         be_prolog_set_reg_value(abihelper, sp_reg, incsp);
1754         barrier = be_prolog_create_barrier(abihelper, new_block);
1755
1756         return barrier;
1757 }
1758
1759 static ir_node *get_stack_pointer_for(ir_node *node)
1760 {
1761         /* get predecessor in stack_order list */
1762         ir_node *stack_pred = be_get_stack_pred(abihelper, node);
1763         ir_node *stack_pred_transformed;
1764         ir_node *stack;
1765
1766         if (stack_pred == NULL) {
1767                 /* first stack user in the current block. We can simply use the
1768                  * initial sp_proj for it */
1769                 ir_node *sp_proj = be_prolog_get_reg_value(abihelper, sp_reg);
1770                 return sp_proj;
1771         }
1772
1773         stack_pred_transformed = be_transform_node(stack_pred);
1774         stack                  = (ir_node*)pmap_get(node_to_stack, stack_pred);
1775         if (stack == NULL) {
1776                 return get_stack_pointer_for(stack_pred);
1777         }
1778
1779         return stack;
1780 }
1781
1782 /**
1783  * transform a Return node into epilogue code + return statement
1784  */
1785 static ir_node *gen_Return(ir_node *node)
1786 {
1787         ir_node   *block          = get_nodes_block(node);
1788         ir_node   *new_block      = be_transform_node(block);
1789         dbg_info  *dbgi           = get_irn_dbg_info(node);
1790         ir_node   *mem            = get_Return_mem(node);
1791         ir_node   *new_mem        = be_transform_node(mem);
1792         int        n_callee_saves = sizeof(callee_saves)/sizeof(callee_saves[0]);
1793         ir_node   *sp_proj        = get_stack_pointer_for(node);
1794         int        n_res          = get_Return_n_ress(node);
1795         ir_node   *bereturn;
1796         ir_node   *incsp;
1797         int        i;
1798
1799         be_epilog_begin(abihelper);
1800         be_epilog_set_memory(abihelper, new_mem);
1801         /* connect stack pointer with initial stack pointer. fix_stack phase
1802            will later serialize all stack pointer adjusting nodes */
1803         be_epilog_add_reg(abihelper, sp_reg,
1804                         arch_register_req_type_produces_sp | arch_register_req_type_ignore,
1805                         sp_proj);
1806
1807         /* result values */
1808         for (i = 0; i < n_res; ++i) {
1809                 ir_node                  *res_value     = get_Return_res(node, i);
1810                 ir_node                  *new_res_value = be_transform_node(res_value);
1811                 const reg_or_stackslot_t *slot          = &cconv->results[i];
1812                 const arch_register_t    *reg           = slot->reg0;
1813                 assert(slot->reg1 == NULL);
1814                 be_epilog_add_reg(abihelper, reg, arch_register_req_type_none, new_res_value);
1815         }
1816
1817         /* connect callee saves with their values at the function begin */
1818         for (i = 0; i < n_callee_saves; ++i) {
1819                 const arch_register_t *reg   = callee_saves[i];
1820                 ir_node               *value = be_prolog_get_reg_value(abihelper, reg);
1821                 be_epilog_add_reg(abihelper, reg, arch_register_req_type_none, value);
1822         }
1823
1824         /* create the barrier before the epilog code */
1825         be_epilog_create_barrier(abihelper, new_block);
1826
1827         /* epilog code: an incsp */
1828         sp_proj = be_epilog_get_reg_value(abihelper, sp_reg);
1829         incsp   = be_new_IncSP(sp_reg, new_block, sp_proj,
1830                                BE_STACK_FRAME_SIZE_SHRINK, 0);
1831         be_epilog_set_reg_value(abihelper, sp_reg, incsp);
1832
1833         bereturn = be_epilog_create_return(abihelper, dbgi, new_block);
1834
1835         return bereturn;
1836 }
1837
1838
1839 static ir_node *gen_Call(ir_node *node)
1840 {
1841         ir_graph             *irg          = get_irn_irg(node);
1842         ir_node              *callee       = get_Call_ptr(node);
1843         ir_node              *block        = get_nodes_block(node);
1844         ir_node              *new_block    = be_transform_node(block);
1845         ir_node              *mem          = get_Call_mem(node);
1846         ir_node              *new_mem      = be_transform_node(mem);
1847         dbg_info             *dbgi         = get_irn_dbg_info(node);
1848         ir_type              *type         = get_Call_type(node);
1849         calling_convention_t *cconv        = arm_decide_calling_convention(NULL, type);
1850         int                   n_params     = get_Call_n_params(node);
1851         int                   n_param_regs = sizeof(param_regs)/sizeof(param_regs[0]);
1852         /* max inputs: memory, callee, register arguments */
1853         int                   max_inputs   = 2 + n_param_regs;
1854         ir_node             **in           = ALLOCAN(ir_node*, max_inputs);
1855         ir_node             **sync_ins     = ALLOCAN(ir_node*, max_inputs);
1856         struct obstack       *obst         = be_get_be_obst(irg);
1857         const arch_register_req_t **in_req
1858                 = OALLOCNZ(obst, const arch_register_req_t*, max_inputs);
1859         int                   in_arity     = 0;
1860         int                   sync_arity   = 0;
1861         int                   n_caller_saves
1862                 = sizeof(caller_saves)/sizeof(caller_saves[0]);
1863         ir_entity            *entity       = NULL;
1864         ir_node              *incsp        = NULL;
1865         int                   mem_pos;
1866         ir_node              *res;
1867         int                   p;
1868         int                   o;
1869         int                   out_arity;
1870
1871         assert(n_params == get_method_n_params(type));
1872
1873         /* construct arguments */
1874
1875         /* memory input */
1876         in_req[in_arity] = arch_no_register_req;
1877         mem_pos          = in_arity;
1878         ++in_arity;
1879         /* parameters */
1880         for (p = 0; p < n_params; ++p) {
1881                 ir_node                  *value      = get_Call_param(node, p);
1882                 ir_node                  *new_value  = be_transform_node(value);
1883                 ir_node                  *new_value1 = NULL;
1884                 const reg_or_stackslot_t *param      = &cconv->parameters[p];
1885                 ir_type                  *param_type = get_method_param_type(type, p);
1886                 ir_mode                  *mode       = get_type_mode(param_type);
1887                 ir_node                  *str;
1888
1889                 if (mode_is_float(mode) && param->reg0 != NULL) {
1890                         unsigned size_bits = get_mode_size_bits(mode);
1891                         if (size_bits == 64) {
1892                                 double_to_ints(dbgi, new_block, new_value, &new_value,
1893                                                &new_value1);
1894                         } else {
1895                                 assert(size_bits == 32);
1896                                 new_value = float_to_int(dbgi, new_block, new_value);
1897                         }
1898                 }
1899
1900                 /* put value into registers */
1901                 if (param->reg0 != NULL) {
1902                         in[in_arity]     = new_value;
1903                         in_req[in_arity] = param->reg0->single_req;
1904                         ++in_arity;
1905                         if (new_value1 == NULL)
1906                                 continue;
1907                 }
1908                 if (param->reg1 != NULL) {
1909                         assert(new_value1 != NULL);
1910                         in[in_arity]     = new_value1;
1911                         in_req[in_arity] = param->reg1->single_req;
1912                         ++in_arity;
1913                         continue;
1914                 }
1915
1916                 /* we need a store if we're here */
1917                 if (new_value1 != NULL) {
1918                         new_value = new_value1;
1919                         mode      = mode_gp;
1920                 }
1921
1922                 /* create a parameter frame if necessary */
1923                 if (incsp == NULL) {
1924                         ir_node *new_frame = get_stack_pointer_for(node);
1925                         incsp = be_new_IncSP(sp_reg, new_block, new_frame,
1926                                                                  cconv->param_stack_size, 1);
1927                 }
1928                 if (mode_is_float(mode)) {
1929                         str = new_bd_arm_Stf(dbgi, new_block, incsp, new_value, new_mem,
1930                                              mode, NULL, 0, param->offset, true);
1931                 } else {
1932                         str = new_bd_arm_Str(dbgi, new_block, incsp, new_value, new_mem,
1933                                                                  mode, NULL, 0, param->offset, true);
1934                 }
1935                 sync_ins[sync_arity++] = str;
1936         }
1937         assert(in_arity <= max_inputs);
1938
1939         /* construct memory input */
1940         if (sync_arity == 0) {
1941                 in[mem_pos] = new_mem;
1942         } else if (sync_arity == 1) {
1943                 in[mem_pos] = sync_ins[0];
1944         } else {
1945                 in[mem_pos] = new_rd_Sync(NULL, new_block, sync_arity, sync_ins);
1946         }
1947
1948         /* TODO: use a generic symconst matcher here */
1949         if (is_SymConst(callee)) {
1950                 entity = get_SymConst_entity(callee);
1951         } else {
1952                 /* TODO: finish load matcher here */
1953 #if 0
1954                 /* callee */
1955                 if (is_Proj(callee) && is_Load(get_Proj_pred(callee))) {
1956                         ir_node *load    = get_Proj_pred(callee);
1957                         ir_node *ptr     = get_Load_ptr(load);
1958                         ir_node *new_ptr = be_transform_node(ptr);
1959                         ir_node *mem     = get_Load_mem(load);
1960                         ir_node *new_mem = be_transform_node(mem);
1961                         ir_mode *mode    = get_Load_mode(node);
1962
1963                 } else {
1964 #endif
1965                         in[in_arity]     = be_transform_node(callee);
1966                         in_req[in_arity] = arm_reg_classes[CLASS_arm_gp].class_req;
1967                         ++in_arity;
1968                 //}
1969         }
1970
1971         /* outputs:
1972          *  - memory
1973          *  - caller saves
1974          */
1975         out_arity = 1 + n_caller_saves;
1976
1977         if (entity != NULL) {
1978                 /* TODO: use a generic symconst matcher here
1979                  * so we can also handle entity+offset, etc. */
1980                 res = new_bd_arm_Bl(dbgi, new_block, in_arity, in, out_arity,entity, 0);
1981         } else {
1982                 /* TODO:
1983                  * - use a proper shifter_operand matcher
1984                  * - we could also use LinkLdrPC
1985                  */
1986                 res = new_bd_arm_LinkMovPC(dbgi, new_block, in_arity, in, out_arity,
1987                                            ARM_SHF_REG, 0, 0);
1988         }
1989
1990         if (incsp != NULL) {
1991                 /* IncSP to destroy the call stackframe */
1992                 incsp = be_new_IncSP(sp_reg, new_block, incsp, -cconv->param_stack_size,
1993                                      0);
1994                 /* if we are the last IncSP producer in a block then we have to keep
1995                  * the stack value.
1996                  * Note: This here keeps all producers which is more than necessary */
1997                 add_irn_dep(incsp, res);
1998                 keep_alive(incsp);
1999
2000                 pmap_insert(node_to_stack, node, incsp);
2001         }
2002
2003         arch_set_in_register_reqs(res, in_req);
2004
2005         /* create output register reqs */
2006         arch_set_out_register_req(res, 0, arch_no_register_req);
2007         for (o = 0; o < n_caller_saves; ++o) {
2008                 const arch_register_t *reg = caller_saves[o];
2009                 arch_set_out_register_req(res, o+1, reg->single_req);
2010         }
2011
2012         /* copy pinned attribute */
2013         set_irn_pinned(res, get_irn_pinned(node));
2014
2015         arm_free_calling_convention(cconv);
2016         return res;
2017 }
2018
2019 static ir_node *gen_Sel(ir_node *node)
2020 {
2021         dbg_info  *dbgi      = get_irn_dbg_info(node);
2022         ir_node   *block     = get_nodes_block(node);
2023         ir_node   *new_block = be_transform_node(block);
2024         ir_node   *ptr       = get_Sel_ptr(node);
2025         ir_node   *new_ptr   = be_transform_node(ptr);
2026         ir_entity *entity    = get_Sel_entity(node);
2027
2028         /* must be the frame pointer all other sels must have been lowered
2029          * already */
2030         assert(is_Proj(ptr) && is_Start(get_Proj_pred(ptr)));
2031         /* we should not have value types from parameters anymore - they should be
2032            lowered */
2033         assert(get_entity_owner(entity) !=
2034                         get_method_value_param_type(get_entity_type(get_irg_entity(get_irn_irg(node)))));
2035
2036         return new_bd_arm_FrameAddr(dbgi, new_block, new_ptr, entity, 0);
2037 }
2038
2039 /**
2040  * Change some phi modes
2041  */
2042 static ir_node *gen_Phi(ir_node *node)
2043 {
2044         const arch_register_req_t *req;
2045         ir_node  *block = be_transform_node(get_nodes_block(node));
2046         ir_graph *irg   = current_ir_graph;
2047         dbg_info *dbgi  = get_irn_dbg_info(node);
2048         ir_mode  *mode  = get_irn_mode(node);
2049         ir_node  *phi;
2050
2051         if (mode_needs_gp_reg(mode)) {
2052                 /* we shouldn't have any 64bit stuff around anymore */
2053                 assert(get_mode_size_bits(mode) <= 32);
2054                 /* all integer operations are on 32bit registers now */
2055                 mode = mode_Iu;
2056                 req  = arm_reg_classes[CLASS_arm_gp].class_req;
2057         } else {
2058                 req = arch_no_register_req;
2059         }
2060
2061         /* phi nodes allow loops, so we use the old arguments for now
2062          * and fix this later */
2063         phi = new_ir_node(dbgi, irg, block, op_Phi, mode, get_irn_arity(node),
2064                           get_irn_in(node) + 1);
2065         copy_node_attr(irg, node, phi);
2066         be_duplicate_deps(node, phi);
2067
2068         arch_set_out_register_req(phi, 0, req);
2069
2070         be_enqueue_preds(node);
2071
2072         return phi;
2073 }
2074
2075
2076 /**
2077  * Enters all transform functions into the generic pointer
2078  */
2079 static void arm_register_transformers(void)
2080 {
2081         be_start_transform_setup();
2082
2083         be_set_transform_function(op_Add,      gen_Add);
2084         be_set_transform_function(op_And,      gen_And);
2085         be_set_transform_function(op_Call,     gen_Call);
2086         be_set_transform_function(op_Cmp,      gen_Cmp);
2087         be_set_transform_function(op_Cond,     gen_Cond);
2088         be_set_transform_function(op_Const,    gen_Const);
2089         be_set_transform_function(op_Conv,     gen_Conv);
2090         be_set_transform_function(op_CopyB,    gen_CopyB);
2091         be_set_transform_function(op_Eor,      gen_Eor);
2092         be_set_transform_function(op_Jmp,      gen_Jmp);
2093         be_set_transform_function(op_Load,     gen_Load);
2094         be_set_transform_function(op_Minus,    gen_Minus);
2095         be_set_transform_function(op_Mul,      gen_Mul);
2096         be_set_transform_function(op_Not,      gen_Not);
2097         be_set_transform_function(op_Or,       gen_Or);
2098         be_set_transform_function(op_Phi,      gen_Phi);
2099         be_set_transform_function(op_Proj,     gen_Proj);
2100         be_set_transform_function(op_Quot,     gen_Quot);
2101         be_set_transform_function(op_Return,   gen_Return);
2102         be_set_transform_function(op_Rotl,     gen_Rotl);
2103         be_set_transform_function(op_Sel,      gen_Sel);
2104         be_set_transform_function(op_Shl,      gen_Shl);
2105         be_set_transform_function(op_Shr,      gen_Shr);
2106         be_set_transform_function(op_Shrs,     gen_Shrs);
2107         be_set_transform_function(op_Start,    gen_Start);
2108         be_set_transform_function(op_Store,    gen_Store);
2109         be_set_transform_function(op_Sub,      gen_Sub);
2110         be_set_transform_function(op_SymConst, gen_SymConst);
2111         be_set_transform_function(op_Unknown,  gen_Unknown);
2112         be_set_transform_function(op_Builtin,  gen_Builtin);
2113 }
2114
2115 /**
2116  * Initialize fpa Immediate support.
2117  */
2118 static void arm_init_fpa_immediate(void)
2119 {
2120         /* 0, 1, 2, 3, 4, 5, 10, or 0.5. */
2121         fpa_imm[0][fpa_null]  = get_mode_null(mode_F);
2122         fpa_imm[0][fpa_one]   = get_mode_one(mode_F);
2123         fpa_imm[0][fpa_two]   = new_tarval_from_str("2", 1, mode_F);
2124         fpa_imm[0][fpa_three] = new_tarval_from_str("3", 1, mode_F);
2125         fpa_imm[0][fpa_four]  = new_tarval_from_str("4", 1, mode_F);
2126         fpa_imm[0][fpa_five]  = new_tarval_from_str("5", 1, mode_F);
2127         fpa_imm[0][fpa_ten]   = new_tarval_from_str("10", 2, mode_F);
2128         fpa_imm[0][fpa_half]  = new_tarval_from_str("0.5", 3, mode_F);
2129
2130         fpa_imm[1][fpa_null]  = get_mode_null(mode_D);
2131         fpa_imm[1][fpa_one]   = get_mode_one(mode_D);
2132         fpa_imm[1][fpa_two]   = new_tarval_from_str("2", 1, mode_D);
2133         fpa_imm[1][fpa_three] = new_tarval_from_str("3", 1, mode_D);
2134         fpa_imm[1][fpa_four]  = new_tarval_from_str("4", 1, mode_D);
2135         fpa_imm[1][fpa_five]  = new_tarval_from_str("5", 1, mode_D);
2136         fpa_imm[1][fpa_ten]   = new_tarval_from_str("10", 2, mode_D);
2137         fpa_imm[1][fpa_half]  = new_tarval_from_str("0.5", 3, mode_D);
2138
2139         fpa_imm[2][fpa_null]  = get_mode_null(mode_E);
2140         fpa_imm[2][fpa_one]   = get_mode_one(mode_E);
2141         fpa_imm[2][fpa_two]   = new_tarval_from_str("2", 1, mode_E);
2142         fpa_imm[2][fpa_three] = new_tarval_from_str("3", 1, mode_E);
2143         fpa_imm[2][fpa_four]  = new_tarval_from_str("4", 1, mode_E);
2144         fpa_imm[2][fpa_five]  = new_tarval_from_str("5", 1, mode_E);
2145         fpa_imm[2][fpa_ten]   = new_tarval_from_str("10", 2, mode_E);
2146         fpa_imm[2][fpa_half]  = new_tarval_from_str("0.5", 3, mode_E);
2147 }
2148
2149 /**
2150  * Transform a Firm graph into an ARM graph.
2151  */
2152 void arm_transform_graph(ir_graph *irg)
2153 {
2154         static int imm_initialized = 0;
2155         ir_entity *entity          = get_irg_entity(irg);
2156         const arch_env_t *arch_env = be_get_irg_arch_env(irg);
2157         ir_type   *frame_type;
2158
2159         mode_gp = mode_Iu;
2160         mode_fp = mode_E;
2161
2162         if (! imm_initialized) {
2163                 arm_init_fpa_immediate();
2164                 imm_initialized = 1;
2165         }
2166         arm_register_transformers();
2167
2168         isa = (arm_isa_t*) arch_env;
2169
2170         node_to_stack = pmap_create();
2171
2172         assert(abihelper == NULL);
2173         abihelper = be_abihelper_prepare(irg);
2174         be_collect_stacknodes(abihelper);
2175         assert(cconv == NULL);
2176         cconv = arm_decide_calling_convention(irg, get_entity_type(entity));
2177         create_stacklayout(irg);
2178
2179         be_transform_graph(irg, NULL);
2180
2181         be_abihelper_finish(abihelper);
2182         abihelper = NULL;
2183
2184         arm_free_calling_convention(cconv);
2185         cconv = NULL;
2186
2187         frame_type = get_irg_frame_type(irg);
2188         if (get_type_state(frame_type) == layout_undefined) {
2189                 default_layout_compound_type(frame_type);
2190         }
2191
2192         pmap_destroy(node_to_stack);
2193         node_to_stack = NULL;
2194
2195         be_add_missing_keeps(irg);
2196 }
2197
2198 void arm_init_transform(void)
2199 {
2200         FIRM_DBG_REGISTER(dbg, "firm.be.arm.transform");
2201 }