nsz Git - libfirm/blob - ir/be/arm/arm_transform.c

   1 /*
   2  * Copyright (C) 1995-2010 University of Karlsruhe.  All right reserved.
   3  *
   4  * This file is part of libFirm.
   5  *
   6  * This file may be distributed and/or modified under the terms of the
   7  * GNU General Public License version 2 as published by the Free Software
   8  * Foundation and appearing in the file LICENSE.GPL included in the
   9  * packaging of this file.
  10  *
  11  * Licensees holding valid libFirm Professional Edition licenses may use
  12  * this file in accordance with the libFirm Commercial License.
  13  * Agreement provided with the Software.
  14  *
  15  * This file is provided AS IS with NO WARRANTY OF ANY KIND, INCLUDING THE
  16  * WARRANTY OF DESIGN, MERCHANTABILITY AND FITNESS FOR A PARTICULAR
  17  * PURPOSE.
  18  */
  19
  20 /**
  21  * @file
  22  * @brief   The codegenerator (transform FIRM into arm FIRM)
  23  * @author  Matthias Braun, Oliver Richter, Tobias Gneist, Michael Beck
  24  * @version $Id$
  25  */
  26 #include "config.h"
  27
  28 #include "irnode_t.h"
  29 #include "irgraph_t.h"
  30 #include "irmode_t.h"
  31 #include "irgmod.h"
  32 #include "iredges.h"
  33 #include "irvrfy.h"
  34 #include "ircons.h"
  35 #include "irprintf.h"
  36 #include "dbginfo.h"
  37 #include "iropt_t.h"
  38 #include "debug.h"
  39 #include "error.h"
  40
  41 #include "../benode.h"
  42 #include "../beirg.h"
  43 #include "../beutil.h"
  44 #include "../betranshlp.h"
  45 #include "../beabihelper.h"
  46 #include "../beabi.h"
  47
  48 #include "bearch_arm_t.h"
  49 #include "arm_nodes_attr.h"
  50 #include "arm_transform.h"
  51 #include "arm_optimize.h"
  52 #include "arm_new_nodes.h"
  53 #include "arm_map_regs.h"
  54 #include "arm_cconv.h"
  55
  56 #include "gen_arm_regalloc_if.h"
  57
  58 #include <limits.h>
  59
  60 DEBUG_ONLY(static firm_dbg_module_t *dbg = NULL;)
  61
  62 /** hold the current code generator during transformation */
  63 static arm_code_gen_t *env_cg;
  64
  65 static const arch_register_t *sp_reg = &arm_gp_regs[REG_SP];
  66 static ir_mode               *mode_gp;
  67 static ir_mode               *mode_fp;
  68 static beabi_helper_env_t    *abihelper;
  69 static calling_convention_t  *cconv = NULL;
  70
  71 static pmap                  *node_to_stack;
  72
  73 static bool mode_needs_gp_reg(ir_mode *mode)
  74 {
  75         return mode_is_int(mode) || mode_is_reference(mode);
  76 }
  77
  78 /**
  79  * create firm graph for a constant
  80  */
  81 static ir_node *create_const_graph_value(dbg_info *dbgi, ir_node *block,
  82                                          unsigned int value)
  83 {
  84         ir_node *result;
  85         arm_vals v, vn;
  86         int cnt;
  87
  88         /* We only have 8 bit immediates. So we possibly have to combine several
  89          * operations to construct the desired value.
  90          *
  91          * we can either create the value by adding bits to 0 or by removing bits
  92          * from an register with all bits set. Try which alternative needs fewer
  93          * operations */
  94         arm_gen_vals_from_word(value, &v);
  95         arm_gen_vals_from_word(~value, &vn);
  96
  97         if (vn.ops < v.ops) {
  98                 /* remove bits */
  99                 result = new_bd_arm_Mvn_imm(dbgi, block, vn.values[0], vn.rors[0]);
 100                 be_dep_on_frame(result);
 101
 102                 for (cnt = 1; cnt < vn.ops; ++cnt) {
 103                         result = new_bd_arm_Bic_imm(dbgi, block, result,
 104                                                     vn.values[cnt], vn.rors[cnt]);
 105                 }
 106         } else {
 107                 /* add bits */
 108                 result = new_bd_arm_Mov_imm(dbgi, block, v.values[0], v.rors[0]);
 109                 be_dep_on_frame(result);
 110
 111                 for (cnt = 1; cnt < v.ops; ++cnt) {
 112                         result = new_bd_arm_Or_imm(dbgi, block, result,
 113                                                    v.values[cnt], v.rors[cnt]);
 114                 }
 115         }
 116         return result;
 117 }
 118
 119 /**
 120  * Create a DAG constructing a given Const.
 121  *
 122  * @param irn  a Firm const
 123  */
 124 static ir_node *create_const_graph(ir_node *irn, ir_node *block)
 125 {
 126         tarval  *tv = get_Const_tarval(irn);
 127         ir_mode *mode = get_tarval_mode(tv);
 128         unsigned value;
 129
 130         if (mode_is_reference(mode)) {
 131                 /* ARM is 32bit, so we can safely convert a reference tarval into Iu */
 132                 assert(get_mode_size_bits(mode) == get_mode_size_bits(mode_Iu));
 133                 tv = tarval_convert_to(tv, mode_Iu);
 134         }
 135         value = get_tarval_long(tv);
 136         return create_const_graph_value(get_irn_dbg_info(irn), block, value);
 137 }
 138
 139 /**
 140  * Create an And that will zero out upper bits.
 141  *
 142  * @param dbgi     debug info
 143  * @param block    the basic block
 144  * @param op       the original node
 145  * param src_bits  number of lower bits that will remain
 146  */
 147 static ir_node *gen_zero_extension(dbg_info *dbgi, ir_node *block, ir_node *op,
 148                                    int src_bits)
 149 {
 150         if (src_bits == 8) {
 151                 return new_bd_arm_And_imm(dbgi, block, op, 0xFF, 0);
 152         } else if (src_bits == 16) {
 153                 ir_node *lshift = new_bd_arm_Mov_reg_shift_imm(dbgi, block, op, ARM_SHF_LSL_IMM, 16);
 154                 ir_node *rshift = new_bd_arm_Mov_reg_shift_imm(dbgi, block, lshift, ARM_SHF_LSR_IMM, 16);
 155                 return rshift;
 156         } else {
 157                 panic("zero extension only supported for 8 and 16 bits");
 158         }
 159 }
 160
 161 /**
 162  * Generate code for a sign extension.
 163  */
 164 static ir_node *gen_sign_extension(dbg_info *dbgi, ir_node *block, ir_node *op,
 165                                    int src_bits)
 166 {
 167         int shift_width = 32 - src_bits;
 168         ir_node *lshift_node = new_bd_arm_Mov_reg_shift_imm(dbgi, block, op, ARM_SHF_LSL_IMM, shift_width);
 169         ir_node *rshift_node = new_bd_arm_Mov_reg_shift_imm(dbgi, block, lshift_node, ARM_SHF_ASR_IMM, shift_width);
 170         return rshift_node;
 171 }
 172
 173 static ir_node *gen_extension(dbg_info *dbgi, ir_node *block, ir_node *op,
 174                               ir_mode *orig_mode)
 175 {
 176         int bits = get_mode_size_bits(orig_mode);
 177         if (bits == 32)
 178                 return op;
 179
 180         if (mode_is_signed(orig_mode)) {
 181                 return gen_sign_extension(dbgi, block, op, bits);
 182         } else {
 183                 return gen_zero_extension(dbgi, block, op, bits);
 184         }
 185 }
 186
 187 /**
 188  * returns true if it is assured, that the upper bits of a node are "clean"
 189  * which means for a 16 or 8 bit value, that the upper bits in the register
 190  * are 0 for unsigned and a copy of the last significant bit for signed
 191  * numbers.
 192  */
 193 static bool upper_bits_clean(ir_node *transformed_node, ir_mode *mode)
 194 {
 195         (void) transformed_node;
 196         (void) mode;
 197         /* TODO */
 198         return false;
 199 }
 200
 201 /**
 202  * Transforms a Conv node.
 203  *
 204  * @return The created ia32 Conv node
 205  */
 206 static ir_node *gen_Conv(ir_node *node)
 207 {
 208         ir_node  *block    = be_transform_node(get_nodes_block(node));
 209         ir_node  *op       = get_Conv_op(node);
 210         ir_node  *new_op   = be_transform_node(op);
 211         ir_mode  *src_mode = get_irn_mode(op);
 212         ir_mode  *dst_mode = get_irn_mode(node);
 213         dbg_info *dbg      = get_irn_dbg_info(node);
 214
 215         if (src_mode == dst_mode)
 216                 return new_op;
 217
 218         if (mode_is_float(src_mode) || mode_is_float(dst_mode)) {
 219                 if (USE_FPA(env_cg->isa)) {
 220                         if (mode_is_float(src_mode)) {
 221                                 if (mode_is_float(dst_mode)) {
 222                                         /* from float to float */
 223                                         return new_bd_arm_Mvf(dbg, block, new_op, dst_mode);
 224                                 } else {
 225                                         /* from float to int */
 226                                         panic("TODO");
 227                                 }
 228                         } else {
 229                                 /* from int to float */
 230                                 if (!mode_is_signed(src_mode)) {
 231                                         panic("TODO");
 232                                 } else {
 233                                         return new_bd_arm_FltX(dbg, block, new_op, dst_mode);
 234                                 }
 235                         }
 236                 } else if (USE_VFP(env_cg->isa)) {
 237                         panic("VFP not supported yet");
 238                 } else {
 239                         panic("Softfloat not supported yet");
 240                 }
 241         } else { /* complete in gp registers */
 242                 int src_bits = get_mode_size_bits(src_mode);
 243                 int dst_bits = get_mode_size_bits(dst_mode);
 244                 int min_bits;
 245                 ir_mode *min_mode;
 246
 247                 if (src_bits == dst_bits) {
 248                         /* kill unnecessary conv */
 249                         return new_op;
 250                 }
 251
 252                 if (src_bits < dst_bits) {
 253                         min_bits = src_bits;
 254                         min_mode = src_mode;
 255                 } else {
 256                         min_bits = dst_bits;
 257                         min_mode = dst_mode;
 258                 }
 259
 260                 if (upper_bits_clean(new_op, min_mode)) {
 261                         return new_op;
 262                 }
 263
 264                 if (mode_is_signed(min_mode)) {
 265                         return gen_sign_extension(dbg, block, new_op, min_bits);
 266                 } else {
 267                         return gen_zero_extension(dbg, block, new_op, min_bits);
 268                 }
 269         }
 270 }
 271
 272 typedef struct {
 273         unsigned char  imm_8;
 274         unsigned char  rot;
 275 } arm_immediate_t;
 276
 277 static bool try_encode_as_immediate(const ir_node *node, arm_immediate_t *res)
 278 {
 279         unsigned val, low_pos, high_pos;
 280
 281         if (!is_Const(node))
 282                 return false;
 283
 284         val = get_tarval_long(get_Const_tarval(node));
 285
 286         if (val == 0) {
 287                 res->imm_8 = 0;
 288                 res->rot   = 0;
 289                 return true;
 290         }
 291         if (val <= 0xff) {
 292                 res->imm_8 = val;
 293                 res->rot   = 0;
 294                 return true;
 295         }
 296         /* arm allows to use to rotate an 8bit immediate value by a multiple of 2
 297            (= 0, 2, 4, 6, ...).
 298            So we determine the smallest even position with a bit set
 299            and the highest even position with no bit set anymore.
 300            If the difference between these 2 is <= 8, then we can encode the value
 301            as immediate.
 302          */
 303         low_pos  = ntz(val) & ~1u;
 304         high_pos = (32-nlz(val)+1) & ~1u;
 305
 306         if (high_pos - low_pos <= 8) {
 307                 res->imm_8 = val >> low_pos;
 308                 res->rot   = 32 - low_pos;
 309                 return true;
 310         }
 311
 312         if (high_pos > 24) {
 313                 res->rot = 34 - high_pos;
 314                 val      = val >> (32-res->rot) | val << (res->rot);
 315                 if (val <= 0xff) {
 316                         res->imm_8 = val;
 317                         return true;
 318                 }
 319         }
 320
 321         return false;
 322 }
 323
 324 static bool is_downconv(const ir_node *node)
 325 {
 326         ir_mode *src_mode;
 327         ir_mode *dest_mode;
 328
 329         if (!is_Conv(node))
 330                 return false;
 331
 332         /* we only want to skip the conv when we're the only user
 333          * (not optimal but for now...)
 334          */
 335         if (get_irn_n_edges(node) > 1)
 336                 return false;
 337
 338         src_mode  = get_irn_mode(get_Conv_op(node));
 339         dest_mode = get_irn_mode(node);
 340         return
 341                 mode_needs_gp_reg(src_mode)  &&
 342                 mode_needs_gp_reg(dest_mode) &&
 343                 get_mode_size_bits(dest_mode) <= get_mode_size_bits(src_mode);
 344 }
 345
 346 static ir_node *arm_skip_downconv(ir_node *node)
 347 {
 348         while (is_downconv(node))
 349                 node = get_Conv_op(node);
 350         return node;
 351 }
 352
 353 typedef enum {
 354         MATCH_NONE         = 0,
 355         MATCH_COMMUTATIVE  = 1 << 0,  /**< commutative node */
 356         MATCH_REVERSE      = 1 << 1,  /**< support reverse opcode */
 357         MATCH_SIZE_NEUTRAL = 1 << 2,
 358         MATCH_SKIP_NOT     = 1 << 3,  /**< skip Not on ONE input */
 359 } match_flags_t;
 360
 361 /**
 362  * possible binop constructors.
 363  */
 364 typedef struct arm_binop_factory_t {
 365         /** normal reg op reg operation. */
 366         ir_node *(*new_binop_reg)(dbg_info *dbgi, ir_node *block, ir_node *op1, ir_node *op2);
 367         /** normal reg op imm operation. */
 368         ir_node *(*new_binop_imm)(dbg_info *dbgi, ir_node *block, ir_node *op1, unsigned char imm8, unsigned char imm_rot);
 369         /** barrel shifter reg op (reg shift reg operation. */
 370         ir_node *(*new_binop_reg_shift_reg)(dbg_info *dbgi, ir_node *block, ir_node *left, ir_node *right, ir_node *shift, arm_shift_modifier_t shift_modifier);
 371         /** barrel shifter reg op (reg shift imm operation. */
 372         ir_node *(*new_binop_reg_shift_imm)(dbg_info *dbgi, ir_node *block, ir_node *left, ir_node *right, arm_shift_modifier_t shift_modifier, unsigned shift_immediate);
 373 } arm_binop_factory_t;
 374
 375 static ir_node *gen_int_binop(ir_node *node, match_flags_t flags,
 376                 const arm_binop_factory_t *factory)
 377 {
 378         ir_node  *block   = be_transform_node(get_nodes_block(node));
 379         ir_node  *op1     = get_binop_left(node);
 380         ir_node  *new_op1;
 381         ir_node  *op2     = get_binop_right(node);
 382         ir_node  *new_op2;
 383         dbg_info *dbgi    = get_irn_dbg_info(node);
 384         arm_immediate_t imm;
 385
 386         if (flags & MATCH_SKIP_NOT) {
 387                 if (is_Not(op1))
 388                         op1 = get_Not_op(op1);
 389                 else if (is_Not(op2))
 390                         op2 = get_Not_op(op2);
 391                 else
 392                         panic("cannot execute MATCH_SKIP_NOT");
 393         }
 394         if (flags & MATCH_SIZE_NEUTRAL) {
 395                 op1 = arm_skip_downconv(op1);
 396                 op2 = arm_skip_downconv(op2);
 397         } else {
 398                 assert(get_mode_size_bits(get_irn_mode(node)) == 32);
 399         }
 400
 401         if (try_encode_as_immediate(op2, &imm)) {
 402                 ir_node *new_op1 = be_transform_node(op1);
 403                 return factory->new_binop_imm(dbgi, block, new_op1, imm.imm_8, imm.rot);
 404         }
 405         new_op2 = be_transform_node(op2);
 406     if ((flags & (MATCH_COMMUTATIVE|MATCH_REVERSE)) && try_encode_as_immediate(op1, &imm)) {
 407                 if (flags & MATCH_REVERSE)
 408                         return factory[1].new_binop_imm(dbgi, block, new_op2, imm.imm_8, imm.rot);
 409                 else
 410                         return factory[0].new_binop_imm(dbgi, block, new_op2, imm.imm_8, imm.rot);
 411         }
 412         new_op1 = be_transform_node(op1);
 413
 414         /* check if we can fold in a Mov */
 415         if (is_arm_Mov(new_op2)) {
 416                 const arm_shifter_operand_t *attr = get_arm_shifter_operand_attr_const(new_op2);
 417
 418                 switch (attr->shift_modifier) {
 419                 case ARM_SHF_IMM:
 420                 case ARM_SHF_ASR_IMM:
 421                 case ARM_SHF_LSL_IMM:
 422                 case ARM_SHF_LSR_IMM:
 423                 case ARM_SHF_ROR_IMM:
 424                         if (factory->new_binop_reg_shift_imm) {
 425                                 ir_node *mov_op = get_irn_n(new_op2, 0);
 426                                 return factory->new_binop_reg_shift_imm(dbgi, block, new_op1, mov_op,
 427                                         attr->shift_modifier, attr->shift_immediate);
 428                         }
 429                         break;
 430
 431                 case ARM_SHF_ASR_REG:
 432                 case ARM_SHF_LSL_REG:
 433                 case ARM_SHF_LSR_REG:
 434                 case ARM_SHF_ROR_REG:
 435                         if (factory->new_binop_reg_shift_reg) {
 436                                 ir_node *mov_op  = get_irn_n(new_op2, 0);
 437                                 ir_node *mov_sft = get_irn_n(new_op2, 1);
 438                                 return factory->new_binop_reg_shift_reg(dbgi, block, new_op1, mov_op, mov_sft,
 439                                         attr->shift_modifier);
 440                         }
 441                         break;
 442                 case ARM_SHF_REG:
 443                 case ARM_SHF_RRX:
 444                         break;
 445                 case ARM_SHF_INVALID:
 446                         panic("invalid shift");
 447                 }
 448         }
 449         if ((flags & (MATCH_COMMUTATIVE|MATCH_REVERSE)) && is_arm_Mov(new_op1)) {
 450                 const arm_shifter_operand_t *attr = get_arm_shifter_operand_attr_const(new_op1);
 451                 int idx = flags & MATCH_REVERSE ? 1 : 0;
 452
 453                 switch (attr->shift_modifier) {
 454                 ir_node *mov_op, *mov_sft;
 455
 456                 case ARM_SHF_IMM:
 457                 case ARM_SHF_ASR_IMM:
 458                 case ARM_SHF_LSL_IMM:
 459                 case ARM_SHF_LSR_IMM:
 460                 case ARM_SHF_ROR_IMM:
 461                         if (factory[idx].new_binop_reg_shift_imm) {
 462                                 mov_op = get_irn_n(new_op1, 0);
 463                                 return factory[idx].new_binop_reg_shift_imm(dbgi, block, new_op2, mov_op,
 464                                         attr->shift_modifier, attr->shift_immediate);
 465                         }
 466                         break;
 467
 468                 case ARM_SHF_ASR_REG:
 469                 case ARM_SHF_LSL_REG:
 470                 case ARM_SHF_LSR_REG:
 471                 case ARM_SHF_ROR_REG:
 472                         if (factory[idx].new_binop_reg_shift_reg) {
 473                                 mov_op  = get_irn_n(new_op1, 0);
 474                                 mov_sft = get_irn_n(new_op1, 1);
 475                                 return factory[idx].new_binop_reg_shift_reg(dbgi, block, new_op2, mov_op, mov_sft,
 476                                         attr->shift_modifier);
 477                         }
 478                         break;
 479
 480                 case ARM_SHF_REG:
 481                 case ARM_SHF_RRX:
 482                         break;
 483                 case ARM_SHF_INVALID:
 484                         panic("invalid shift");
 485                 }
 486         }
 487         return factory->new_binop_reg(dbgi, block, new_op1, new_op2);
 488 }
 489
 490 /**
 491  * Creates an ARM Add.
 492  *
 493  * @return the created arm Add node
 494  */
 495 static ir_node *gen_Add(ir_node *node)
 496 {
 497         static const arm_binop_factory_t add_factory = {
 498                 new_bd_arm_Add_reg,
 499                 new_bd_arm_Add_imm,
 500                 new_bd_arm_Add_reg_shift_reg,
 501                 new_bd_arm_Add_reg_shift_imm
 502         };
 503
 504         ir_mode *mode = get_irn_mode(node);
 505
 506         if (mode_is_float(mode)) {
 507                 ir_node  *block   = be_transform_node(get_nodes_block(node));
 508                 ir_node  *op1     = get_Add_left(node);
 509                 ir_node  *op2     = get_Add_right(node);
 510                 dbg_info *dbgi    = get_irn_dbg_info(node);
 511                 ir_node  *new_op1 = be_transform_node(op1);
 512                 ir_node  *new_op2 = be_transform_node(op2);
 513                 if (USE_FPA(env_cg->isa)) {
 514                         return new_bd_arm_Adf(dbgi, block, new_op1, new_op2, mode);
 515                 } else if (USE_VFP(env_cg->isa)) {
 516                         assert(mode != mode_E && "IEEE Extended FP not supported");
 517                         panic("VFP not supported yet");
 518                 } else {
 519                         panic("Softfloat not supported yet");
 520                 }
 521         } else {
 522 #if 0
 523                 /* check for MLA */
 524                 if (is_arm_Mul(new_op1) && get_irn_n_edges(op1) == 1) {
 525                         new_op3 = new_op2;
 526                         new_op2 = get_irn_n(new_op1, 1);
 527                         new_op1 = get_irn_n(new_op1, 0);
 528
 529                         return new_bd_arm_Mla(dbgi, block, new_op1, new_op2, new_op3);
 530                 }
 531                 if (is_arm_Mul(new_op2) && get_irn_n_edges(op2) == 1) {
 532                         new_op3 = new_op1;
 533                         new_op1 = get_irn_n(new_op2, 0);
 534                         new_op2 = get_irn_n(new_op2, 1);
 535
 536                         return new_bd_arm_Mla(dbgi, block, new_op1, new_op2, new_op3);
 537                 }
 538 #endif
 539
 540                 return gen_int_binop(node, MATCH_COMMUTATIVE | MATCH_SIZE_NEUTRAL, &add_factory);
 541         }
 542 }
 543
 544 /**
 545  * Creates an ARM Mul.
 546  *
 547  * @return the created arm Mul node
 548  */
 549 static ir_node *gen_Mul(ir_node *node)
 550 {
 551         ir_node  *block   = be_transform_node(get_nodes_block(node));
 552         ir_node  *op1     = get_Mul_left(node);
 553         ir_node  *new_op1 = be_transform_node(op1);
 554         ir_node  *op2     = get_Mul_right(node);
 555         ir_node  *new_op2 = be_transform_node(op2);
 556         ir_mode  *mode    = get_irn_mode(node);
 557         dbg_info *dbg     = get_irn_dbg_info(node);
 558
 559         if (mode_is_float(mode)) {
 560                 if (USE_FPA(env_cg->isa)) {
 561                         return new_bd_arm_Muf(dbg, block, new_op1, new_op2, mode);
 562                 } else if (USE_VFP(env_cg->isa)) {
 563                         assert(mode != mode_E && "IEEE Extended FP not supported");
 564                         panic("VFP not supported yet");
 565                 } else {
 566                         panic("Softfloat not supported yet");
 567                 }
 568         }
 569         assert(mode_is_data(mode));
 570         return new_bd_arm_Mul(dbg, block, new_op1, new_op2);
 571 }
 572
 573 static ir_node *gen_Quot(ir_node *node)
 574 {
 575         ir_node  *block   = be_transform_node(get_nodes_block(node));
 576         ir_node  *op1     = get_Quot_left(node);
 577         ir_node  *new_op1 = be_transform_node(op1);
 578         ir_node  *op2     = get_Quot_right(node);
 579         ir_node  *new_op2 = be_transform_node(op2);
 580         ir_mode  *mode    = get_irn_mode(node);
 581         dbg_info *dbg     = get_irn_dbg_info(node);
 582
 583         assert(mode != mode_E && "IEEE Extended FP not supported");
 584
 585         if (USE_FPA(env_cg->isa)) {
 586                 return new_bd_arm_Dvf(dbg, block, new_op1, new_op2, mode);
 587         } else if (USE_VFP(env_cg->isa)) {
 588                 assert(mode != mode_E && "IEEE Extended FP not supported");
 589                 panic("VFP not supported yet");
 590         } else {
 591                 panic("Softfloat not supported yet");
 592         }
 593 }
 594
 595 static ir_node *gen_And(ir_node *node)
 596 {
 597         static const arm_binop_factory_t and_factory = {
 598                 new_bd_arm_And_reg,
 599                 new_bd_arm_And_imm,
 600                 new_bd_arm_And_reg_shift_reg,
 601                 new_bd_arm_And_reg_shift_imm
 602         };
 603         static const arm_binop_factory_t bic_factory = {
 604                 new_bd_arm_Bic_reg,
 605                 new_bd_arm_Bic_imm,
 606                 new_bd_arm_Bic_reg_shift_reg,
 607                 new_bd_arm_Bic_reg_shift_imm
 608         };
 609
 610         /* check for and not */
 611         ir_node *left  = get_And_left(node);
 612         ir_node *right = get_And_right(node);
 613
 614         if (is_Not(left) || is_Not(right)) {
 615                 return gen_int_binop(node, MATCH_COMMUTATIVE | MATCH_SIZE_NEUTRAL | MATCH_SKIP_NOT,
 616                         &bic_factory);
 617         }
 618
 619         return gen_int_binop(node, MATCH_COMMUTATIVE | MATCH_SIZE_NEUTRAL, &and_factory);
 620 }
 621
 622 static ir_node *gen_Or(ir_node *node)
 623 {
 624         static const arm_binop_factory_t or_factory = {
 625                 new_bd_arm_Or_reg,
 626                 new_bd_arm_Or_imm,
 627                 new_bd_arm_Or_reg_shift_reg,
 628                 new_bd_arm_Or_reg_shift_imm
 629         };
 630
 631         return gen_int_binop(node, MATCH_COMMUTATIVE | MATCH_SIZE_NEUTRAL, &or_factory);
 632 }
 633
 634 static ir_node *gen_Eor(ir_node *node)
 635 {
 636         static const arm_binop_factory_t eor_factory = {
 637                 new_bd_arm_Eor_reg,
 638                 new_bd_arm_Eor_imm,
 639                 new_bd_arm_Eor_reg_shift_reg,
 640                 new_bd_arm_Eor_reg_shift_imm
 641         };
 642
 643         return gen_int_binop(node, MATCH_COMMUTATIVE | MATCH_SIZE_NEUTRAL, &eor_factory);
 644 }
 645
 646 static ir_node *gen_Sub(ir_node *node)
 647 {
 648         static const arm_binop_factory_t sub_rsb_factory[2] = {
 649                 {
 650                         new_bd_arm_Sub_reg,
 651                         new_bd_arm_Sub_imm,
 652                         new_bd_arm_Sub_reg_shift_reg,
 653                         new_bd_arm_Sub_reg_shift_imm
 654                 },
 655                 {
 656                         new_bd_arm_Rsb_reg,
 657                         new_bd_arm_Rsb_imm,
 658                         new_bd_arm_Rsb_reg_shift_reg,
 659                         new_bd_arm_Rsb_reg_shift_imm
 660                 }
 661         };
 662
 663         ir_node  *block   = be_transform_node(get_nodes_block(node));
 664         ir_node  *op1     = get_Sub_left(node);
 665         ir_node  *new_op1 = be_transform_node(op1);
 666         ir_node  *op2     = get_Sub_right(node);
 667         ir_node  *new_op2 = be_transform_node(op2);
 668         ir_mode  *mode    = get_irn_mode(node);
 669         dbg_info *dbgi    = get_irn_dbg_info(node);
 670
 671         if (mode_is_float(mode)) {
 672                 if (USE_FPA(env_cg->isa)) {
 673                         return new_bd_arm_Suf(dbgi, block, new_op1, new_op2, mode);
 674                 } else if (USE_VFP(env_cg->isa)) {
 675                         assert(mode != mode_E && "IEEE Extended FP not supported");
 676                         panic("VFP not supported yet");
 677                 } else {
 678                         panic("Softfloat not supported yet");
 679                 }
 680         } else {
 681                 return gen_int_binop(node, MATCH_SIZE_NEUTRAL | MATCH_REVERSE, sub_rsb_factory);
 682         }
 683 }
 684
 685 /**
 686  * Checks if a given value can be used as an immediate for the given
 687  * ARM shift mode.
 688  */
 689 static bool can_use_shift_constant(unsigned int val,
 690                                    arm_shift_modifier_t modifier)
 691 {
 692         if (val <= 31)
 693                 return true;
 694         if (val == 32 && modifier != ARM_SHF_LSL_REG && modifier != ARM_SHF_ROR_REG)
 695                 return true;
 696         return false;
 697 }
 698
 699 /**
 700  * generate an ARM shift instruction.
 701  *
 702  * @param node            the node
 703  * @param flags           matching flags
 704  * @param shift_modifier  initial encoding of the desired shift operation
 705  */
 706 static ir_node *make_shift(ir_node *node, match_flags_t flags,
 707                 arm_shift_modifier_t shift_modifier)
 708 {
 709         ir_node  *block = be_transform_node(get_nodes_block(node));
 710         ir_node  *op1   = get_binop_left(node);
 711         ir_node  *op2   = get_binop_right(node);
 712         dbg_info *dbgi  = get_irn_dbg_info(node);
 713         ir_node  *new_op1;
 714         ir_node  *new_op2;
 715
 716         if (flags & MATCH_SIZE_NEUTRAL) {
 717                 op1 = arm_skip_downconv(op1);
 718                 op2 = arm_skip_downconv(op2);
 719         }
 720
 721         new_op1 = be_transform_node(op1);
 722         if (is_Const(op2)) {
 723                 tarval      *tv  = get_Const_tarval(op2);
 724                 unsigned int val = get_tarval_long(tv);
 725                 assert(tarval_is_long(tv));
 726                 if (can_use_shift_constant(val, shift_modifier)) {
 727                         switch (shift_modifier) {
 728                         case ARM_SHF_LSL_REG: shift_modifier = ARM_SHF_LSL_IMM; break;
 729                         case ARM_SHF_LSR_REG: shift_modifier = ARM_SHF_LSR_IMM; break;
 730                         case ARM_SHF_ASR_REG: shift_modifier = ARM_SHF_ASR_IMM; break;
 731                         case ARM_SHF_ROR_REG: shift_modifier = ARM_SHF_ROR_IMM; break;
 732                         default: panic("unexpected shift modifier");
 733                         }
 734                         return new_bd_arm_Mov_reg_shift_imm(dbgi, block, new_op1,
 735                                                             shift_modifier, val);
 736                 }
 737         }
 738
 739         new_op2 = be_transform_node(op2);
 740         return new_bd_arm_Mov_reg_shift_reg(dbgi, block, new_op1, new_op2,
 741                                             shift_modifier);
 742 }
 743
 744 static ir_node *gen_Shl(ir_node *node)
 745 {
 746         return make_shift(node, MATCH_SIZE_NEUTRAL, ARM_SHF_LSL_REG);
 747 }
 748
 749 static ir_node *gen_Shr(ir_node *node)
 750 {
 751         return make_shift(node, MATCH_NONE, ARM_SHF_LSR_REG);
 752 }
 753
 754 static ir_node *gen_Shrs(ir_node *node)
 755 {
 756         return make_shift(node, MATCH_NONE, ARM_SHF_ASR_REG);
 757 }
 758
 759 static ir_node *gen_Ror(ir_node *node, ir_node *op1, ir_node *op2)
 760 {
 761         ir_node  *block   = be_transform_node(get_nodes_block(node));
 762         ir_node  *new_op1 = be_transform_node(op1);
 763         dbg_info *dbgi    = get_irn_dbg_info(node);
 764         ir_node  *new_op2 = be_transform_node(op2);
 765
 766         return new_bd_arm_Mov_reg_shift_reg(dbgi, block, new_op1, new_op2,
 767                                             ARM_SHF_ROR_REG);
 768 }
 769
 770 static ir_node *gen_Rol(ir_node *node, ir_node *op1, ir_node *op2)
 771 {
 772         ir_node  *block   = be_transform_node(get_nodes_block(node));
 773         ir_node  *new_op1 = be_transform_node(op1);
 774         dbg_info *dbgi    = get_irn_dbg_info(node);
 775         ir_node  *new_op2 = be_transform_node(op2);
 776
 777         /* Note: there is no Rol on arm, we have to use Ror */
 778         new_op2 = new_bd_arm_Rsb_imm(dbgi, block, new_op2, 32, 0);
 779         return new_bd_arm_Mov_reg_shift_reg(dbgi, block, new_op1, new_op2,
 780                                             ARM_SHF_ROR_REG);
 781 }
 782
 783 static ir_node *gen_Rotl(ir_node *node)
 784 {
 785         ir_node *rotate = NULL;
 786         ir_node *op1    = get_Rotl_left(node);
 787         ir_node *op2    = get_Rotl_right(node);
 788
 789         /* Firm has only RotL, so we are looking for a right (op2)
 790            operand "-e+mode_size_bits" (it's an already modified "mode_size_bits-e",
 791            that means we can create a RotR. */
 792
 793         if (is_Add(op2)) {
 794                 ir_node *right = get_Add_right(op2);
 795                 if (is_Const(right)) {
 796                         tarval  *tv   = get_Const_tarval(right);
 797                         ir_mode *mode = get_irn_mode(node);
 798                         long     bits = get_mode_size_bits(mode);
 799                         ir_node *left = get_Add_left(op2);
 800
 801                         if (is_Minus(left) &&
 802                             tarval_is_long(tv)          &&
 803                             get_tarval_long(tv) == bits &&
 804                             bits                == 32)
 805                                 rotate = gen_Ror(node, op1, get_Minus_op(left));
 806                 }
 807         } else if (is_Sub(op2)) {
 808                 ir_node *left = get_Sub_left(op2);
 809                 if (is_Const(left)) {
 810                         tarval  *tv   = get_Const_tarval(left);
 811                         ir_mode *mode = get_irn_mode(node);
 812                         long     bits = get_mode_size_bits(mode);
 813                         ir_node *right = get_Sub_right(op2);
 814
 815                         if (tarval_is_long(tv)          &&
 816                             get_tarval_long(tv) == bits &&
 817                             bits                == 32)
 818                                 rotate = gen_Ror(node, op1, right);
 819                 }
 820         } else if (is_Const(op2)) {
 821                 tarval  *tv   = get_Const_tarval(op2);
 822                 ir_mode *mode = get_irn_mode(node);
 823                 long     bits = get_mode_size_bits(mode);
 824
 825                 if (tarval_is_long(tv) && bits == 32) {
 826                         ir_node  *block   = be_transform_node(get_nodes_block(node));
 827                         ir_node  *new_op1 = be_transform_node(op1);
 828                         dbg_info *dbgi    = get_irn_dbg_info(node);
 829
 830                         bits = (bits - get_tarval_long(tv)) & 31;
 831                         rotate = new_bd_arm_Mov_reg_shift_imm(dbgi, block, new_op1, ARM_SHF_ROR_IMM, bits);
 832                 }
 833         }
 834
 835         if (rotate == NULL) {
 836                 rotate = gen_Rol(node, op1, op2);
 837         }
 838
 839         return rotate;
 840 }
 841
 842 static ir_node *gen_Not(ir_node *node)
 843 {
 844         ir_node  *block   = be_transform_node(get_nodes_block(node));
 845         ir_node  *op      = get_Not_op(node);
 846         ir_node  *new_op  = be_transform_node(op);
 847         dbg_info *dbgi    = get_irn_dbg_info(node);
 848
 849         /* check if we can fold in a Mov */
 850         if (is_arm_Mov(new_op)) {
 851                 const arm_shifter_operand_t *attr = get_arm_shifter_operand_attr_const(new_op);
 852
 853                 switch (attr->shift_modifier) {
 854                 ir_node *mov_op, *mov_sft;
 855
 856                 case ARM_SHF_IMM:
 857                 case ARM_SHF_ASR_IMM:
 858                 case ARM_SHF_LSL_IMM:
 859                 case ARM_SHF_LSR_IMM:
 860                 case ARM_SHF_ROR_IMM:
 861                         mov_op = get_irn_n(new_op, 0);
 862                         return new_bd_arm_Mvn_reg_shift_imm(dbgi, block, mov_op,
 863                                 attr->shift_modifier, attr->shift_immediate);
 864
 865                 case ARM_SHF_ASR_REG:
 866                 case ARM_SHF_LSL_REG:
 867                 case ARM_SHF_LSR_REG:
 868                 case ARM_SHF_ROR_REG:
 869                         mov_op  = get_irn_n(new_op, 0);
 870                         mov_sft = get_irn_n(new_op, 1);
 871                         return new_bd_arm_Mvn_reg_shift_reg(dbgi, block, mov_op, mov_sft,
 872                                 attr->shift_modifier);
 873
 874                 case ARM_SHF_REG:
 875                 case ARM_SHF_RRX:
 876                         break;
 877                 case ARM_SHF_INVALID:
 878                         panic("invalid shift");
 879                 }
 880         }
 881
 882         return new_bd_arm_Mvn_reg(dbgi, block, new_op);
 883 }
 884
 885 static ir_node *gen_Minus(ir_node *node)
 886 {
 887         ir_node  *block   = be_transform_node(get_nodes_block(node));
 888         ir_node  *op      = get_Minus_op(node);
 889         ir_node  *new_op  = be_transform_node(op);
 890         dbg_info *dbgi    = get_irn_dbg_info(node);
 891         ir_mode  *mode    = get_irn_mode(node);
 892
 893         if (mode_is_float(mode)) {
 894                 if (USE_FPA(env_cg->isa)) {
 895                         return new_bd_arm_Mvf(dbgi, block, op, mode);
 896                 } else if (USE_VFP(env_cg->isa)) {
 897                         assert(mode != mode_E && "IEEE Extended FP not supported");
 898                         panic("VFP not supported yet");
 899                 } else {
 900                         panic("Softfloat not supported yet");
 901                 }
 902         }
 903         assert(mode_is_data(mode));
 904         return new_bd_arm_Rsb_imm(dbgi, block, new_op, 0, 0);
 905 }
 906
 907 static ir_node *gen_Load(ir_node *node)
 908 {
 909         ir_node  *block    = be_transform_node(get_nodes_block(node));
 910         ir_node  *ptr      = get_Load_ptr(node);
 911         ir_node  *new_ptr  = be_transform_node(ptr);
 912         ir_node  *mem      = get_Load_mem(node);
 913         ir_node  *new_mem  = be_transform_node(mem);
 914         ir_mode  *mode     = get_Load_mode(node);
 915         dbg_info *dbgi      = get_irn_dbg_info(node);
 916         ir_node  *new_load = NULL;
 917
 918         if (mode_is_float(mode)) {
 919                 if (USE_FPA(env_cg->isa)) {
 920                         new_load = new_bd_arm_Ldf(dbgi, block, new_ptr, new_mem, mode,
 921                                                   NULL, 0, 0, false);
 922                 } else if (USE_VFP(env_cg->isa)) {
 923                         assert(mode != mode_E && "IEEE Extended FP not supported");
 924                         panic("VFP not supported yet");
 925                 } else {
 926                         panic("Softfloat not supported yet");
 927                 }
 928         } else {
 929                 assert(mode_is_data(mode) && "unsupported mode for Load");
 930
 931                 new_load = new_bd_arm_Ldr(dbgi, block, new_ptr, new_mem, mode, NULL, 0, 0, false);
 932         }
 933         set_irn_pinned(new_load, get_irn_pinned(node));
 934
 935         /* check for special case: the loaded value might not be used */
 936         if (be_get_Proj_for_pn(node, pn_Load_res) == NULL) {
 937                 /* add a result proj and a Keep to produce a pseudo use */
 938                 ir_node *proj = new_r_Proj(new_load, mode_Iu, pn_arm_Ldr_res);
 939                 be_new_Keep(block, 1, &proj);
 940         }
 941
 942         return new_load;
 943 }
 944
 945 static ir_node *gen_Store(ir_node *node)
 946 {
 947         ir_node  *block    = be_transform_node(get_nodes_block(node));
 948         ir_node  *ptr      = get_Store_ptr(node);
 949         ir_node  *new_ptr  = be_transform_node(ptr);
 950         ir_node  *mem      = get_Store_mem(node);
 951         ir_node  *new_mem  = be_transform_node(mem);
 952         ir_node  *val      = get_Store_value(node);
 953         ir_node  *new_val  = be_transform_node(val);
 954         ir_mode  *mode     = get_irn_mode(val);
 955         dbg_info *dbgi     = get_irn_dbg_info(node);
 956         ir_node *new_store = NULL;
 957
 958         if (mode_is_float(mode)) {
 959                 if (USE_FPA(env_cg->isa)) {
 960                         new_store = new_bd_arm_Stf(dbgi, block, new_ptr, new_val,
 961                                                    new_mem, mode, NULL, 0, 0, false);
 962                 } else if (USE_VFP(env_cg->isa)) {
 963                         assert(mode != mode_E && "IEEE Extended FP not supported");
 964                         panic("VFP not supported yet");
 965                 } else {
 966                         panic("Softfloat not supported yet");
 967                 }
 968         } else {
 969                 assert(mode_is_data(mode) && "unsupported mode for Store");
 970                 new_store = new_bd_arm_Str(dbgi, block, new_ptr, new_val, new_mem, mode,
 971                                            NULL, 0, 0, false);
 972         }
 973         set_irn_pinned(new_store, get_irn_pinned(node));
 974         return new_store;
 975 }
 976
 977 static ir_node *gen_Jmp(ir_node *node)
 978 {
 979         ir_node  *block     = get_nodes_block(node);
 980         ir_node  *new_block = be_transform_node(block);
 981         dbg_info *dbgi      = get_irn_dbg_info(node);
 982
 983         return new_bd_arm_Jmp(dbgi, new_block);
 984 }
 985
 986 static ir_node *gen_SwitchJmp(ir_node *node)
 987 {
 988         ir_node  *block    = be_transform_node(get_nodes_block(node));
 989         ir_node  *selector = get_Cond_selector(node);
 990         dbg_info *dbgi     = get_irn_dbg_info(node);
 991         ir_node *new_op = be_transform_node(selector);
 992         ir_node *const_graph;
 993         ir_node *sub;
 994
 995         ir_node *proj;
 996         const ir_edge_t *edge;
 997         int min = INT_MAX;
 998         int max = INT_MIN;
 999         int translation;
1000         int pn;
1001         int n_projs;
1002
1003         foreach_out_edge(node, edge) {
1004                 proj = get_edge_src_irn(edge);
1005                 assert(is_Proj(proj) && "Only proj allowed at SwitchJmp");
1006
1007                 pn = get_Proj_proj(proj);
1008
1009                 min = pn<min ? pn : min;
1010                 max = pn>max ? pn : max;
1011         }
1012         translation = min;
1013         n_projs = max - translation + 1;
1014
1015         foreach_out_edge(node, edge) {
1016                 proj = get_edge_src_irn(edge);
1017                 assert(is_Proj(proj) && "Only proj allowed at SwitchJmp");
1018
1019                 pn = get_Proj_proj(proj) - translation;
1020                 set_Proj_proj(proj, pn);
1021         }
1022
1023         const_graph = create_const_graph_value(dbgi, block, translation);
1024         sub = new_bd_arm_Sub_reg(dbgi, block, new_op, const_graph);
1025         return new_bd_arm_SwitchJmp(dbgi, block, sub, n_projs, get_Cond_default_proj(node) - translation);
1026 }
1027
1028 static ir_node *gen_Cmp(ir_node *node)
1029 {
1030         ir_node  *block    = be_transform_node(get_nodes_block(node));
1031         ir_node  *op1      = get_Cmp_left(node);
1032         ir_node  *op2      = get_Cmp_right(node);
1033         ir_mode  *cmp_mode = get_irn_mode(op1);
1034         dbg_info *dbgi     = get_irn_dbg_info(node);
1035         ir_node  *new_op1;
1036         ir_node  *new_op2;
1037         bool      is_unsigned;
1038
1039         if (mode_is_float(cmp_mode)) {
1040                 /* TODO: this is broken... */
1041                 new_op1 = be_transform_node(op1);
1042                 new_op2 = be_transform_node(op2);
1043
1044                 return new_bd_arm_Cmfe(dbgi, block, new_op1, new_op2, false);
1045         }
1046
1047         assert(get_irn_mode(op2) == cmp_mode);
1048         is_unsigned = !mode_is_signed(cmp_mode);
1049
1050         /* integer compare, TODO: use shifter_op in all its combinations */
1051         new_op1 = be_transform_node(op1);
1052         new_op1 = gen_extension(dbgi, block, new_op1, cmp_mode);
1053         new_op2 = be_transform_node(op2);
1054         new_op2 = gen_extension(dbgi, block, new_op2, cmp_mode);
1055         return new_bd_arm_Cmp_reg(dbgi, block, new_op1, new_op2, false,
1056                                   is_unsigned);
1057 }
1058
1059 static ir_node *gen_Cond(ir_node *node)
1060 {
1061         ir_node  *selector = get_Cond_selector(node);
1062         ir_mode  *mode     = get_irn_mode(selector);
1063         ir_node  *block;
1064         ir_node  *flag_node;
1065         dbg_info *dbgi;
1066
1067         if (mode != mode_b) {
1068                 return gen_SwitchJmp(node);
1069         }
1070         assert(is_Proj(selector));
1071
1072         block     = be_transform_node(get_nodes_block(node));
1073         dbgi      = get_irn_dbg_info(node);
1074         flag_node = be_transform_node(get_Proj_pred(selector));
1075
1076         return new_bd_arm_B(dbgi, block, flag_node, get_Proj_proj(selector));
1077 }
1078
1079 static tarval *fpa_imm[3][fpa_max];
1080
1081 #if 0
1082 /**
1083  * Check, if a floating point tarval is an fpa immediate, i.e.
1084  * one of 0, 1, 2, 3, 4, 5, 10, or 0.5.
1085  */
1086 static int is_fpa_immediate(tarval *tv)
1087 {
1088         ir_mode *mode = get_tarval_mode(tv);
1089         int i, j, res = 1;
1090
1091         switch (get_mode_size_bits(mode)) {
1092         case 32:
1093                 i = 0;
1094                 break;
1095         case 64:
1096                 i = 1;
1097                 break;
1098         default:
1099                 i = 2;
1100         }
1101
1102         if (tarval_is_negative(tv)) {
1103                 tv = tarval_neg(tv);
1104                 res = -1;
1105         }
1106
1107         for (j = 0; j < fpa_max; ++j) {
1108                 if (tv == fpa_imm[i][j])
1109                         return res * j;
1110         }
1111         return fpa_max;
1112 }
1113 #endif
1114
1115 static ir_node *gen_Const(ir_node *node)
1116 {
1117         ir_node  *block = be_transform_node(get_nodes_block(node));
1118         ir_mode *mode = get_irn_mode(node);
1119         dbg_info *dbg = get_irn_dbg_info(node);
1120
1121         if (mode_is_float(mode)) {
1122                 if (USE_FPA(env_cg->isa)) {
1123                         tarval *tv = get_Const_tarval(node);
1124                         node       = new_bd_arm_fConst(dbg, block, tv);
1125                         be_dep_on_frame(node);
1126                         return node;
1127                 } else if (USE_VFP(env_cg->isa)) {
1128                         assert(mode != mode_E && "IEEE Extended FP not supported");
1129                         panic("VFP not supported yet");
1130                 } else {
1131                         panic("Softfloat not supported yet");
1132                 }
1133         }
1134         return create_const_graph(node, block);
1135 }
1136
1137 static ir_node *gen_SymConst(ir_node *node)
1138 {
1139         ir_node   *block  = be_transform_node(get_nodes_block(node));
1140         ir_entity *entity = get_SymConst_entity(node);
1141         dbg_info  *dbgi   = get_irn_dbg_info(node);
1142         ir_node   *new_node;
1143
1144         new_node = new_bd_arm_SymConst(dbgi, block, entity, 0);
1145         be_dep_on_frame(new_node);
1146         return new_node;
1147 }
1148
1149 static ir_node *ints_to_double(dbg_info *dbgi, ir_node *block, ir_node *node0,
1150                                ir_node *node1)
1151 {
1152         /* the good way to do this would be to use the stm (store multiple)
1153          * instructions, since our input is nearly always 2 consecutive 32bit
1154          * registers... */
1155         ir_graph *irg   = current_ir_graph;
1156         ir_node  *stack = get_irg_frame(irg);
1157         ir_node  *nomem = new_NoMem();
1158         ir_node  *str0  = new_bd_arm_Str(dbgi, block, stack, node0, nomem, mode_gp,
1159                                          NULL, 0, 0, true);
1160         ir_node  *str1  = new_bd_arm_Str(dbgi, block, stack, node1, nomem, mode_gp,
1161                                          NULL, 0, 4, true);
1162         ir_node  *in[2] = { str0, str1 };
1163         ir_node  *sync  = new_r_Sync(block, 2, in);
1164         ir_node  *ldf;
1165         set_irn_pinned(str0, op_pin_state_floats);
1166         set_irn_pinned(str1, op_pin_state_floats);
1167
1168         ldf = new_bd_arm_Ldf(dbgi, block, stack, sync, mode_D, NULL, 0, 0, true);
1169         set_irn_pinned(ldf, op_pin_state_floats);
1170
1171         return new_Proj(ldf, mode_fp, pn_arm_Ldf_res);
1172 }
1173
1174 static ir_node *int_to_float(dbg_info *dbgi, ir_node *block, ir_node *node)
1175 {
1176         ir_graph *irg   = current_ir_graph;
1177         ir_node  *stack = get_irg_frame(irg);
1178         ir_node  *nomem = new_NoMem();
1179         ir_node  *str   = new_bd_arm_Str(dbgi, block, stack, node, nomem, mode_gp,
1180                                          NULL, 0, 0, true);
1181         ir_node  *ldf;
1182         set_irn_pinned(str, op_pin_state_floats);
1183
1184         ldf = new_bd_arm_Ldf(dbgi, block, stack, str, mode_F, NULL, 0, 0, true);
1185         set_irn_pinned(ldf, op_pin_state_floats);
1186
1187         return new_Proj(ldf, mode_fp, pn_arm_Ldf_res);
1188 }
1189
1190 static ir_node *float_to_int(dbg_info *dbgi, ir_node *block, ir_node *node)
1191 {
1192         ir_graph *irg   = current_ir_graph;
1193         ir_node  *stack = get_irg_frame(irg);
1194         ir_node  *nomem = new_NoMem();
1195         ir_node  *stf   = new_bd_arm_Stf(dbgi, block, stack, node, nomem, mode_F,
1196                                          NULL, 0, 0, true);
1197         ir_node  *ldr;
1198         set_irn_pinned(stf, op_pin_state_floats);
1199
1200         ldr = new_bd_arm_Ldr(dbgi, block, stack, stf, mode_gp, NULL, 0, 0, true);
1201         set_irn_pinned(ldr, op_pin_state_floats);
1202
1203         return new_Proj(ldr, mode_gp, pn_arm_Ldr_res);
1204 }
1205
1206 static void double_to_ints(dbg_info *dbgi, ir_node *block, ir_node *node,
1207                            ir_node **out_value0, ir_node **out_value1)
1208 {
1209         ir_graph *irg   = current_ir_graph;
1210         ir_node  *stack = get_irg_frame(irg);
1211         ir_node  *nomem = new_NoMem();
1212         ir_node  *stf   = new_bd_arm_Stf(dbgi, block, stack, node, nomem, mode_D,
1213                                          NULL, 0, 0, true);
1214         ir_node  *ldr0, *ldr1;
1215         set_irn_pinned(stf, op_pin_state_floats);
1216
1217         ldr0 = new_bd_arm_Ldr(dbgi, block, stack, stf, mode_gp, NULL, 0, 0, true);
1218         set_irn_pinned(ldr0, op_pin_state_floats);
1219         ldr1 = new_bd_arm_Ldr(dbgi, block, stack, stf, mode_gp, NULL, 0, 4, true);
1220         set_irn_pinned(ldr1, op_pin_state_floats);
1221
1222         *out_value0 = new_Proj(ldr0, mode_gp, pn_arm_Ldr_res);
1223         *out_value1 = new_Proj(ldr1, mode_gp, pn_arm_Ldr_res);
1224 }
1225
1226 static ir_node *gen_CopyB(ir_node *node)
1227 {
1228         ir_node  *block    = be_transform_node(get_nodes_block(node));
1229         ir_node  *src      = get_CopyB_src(node);
1230         ir_node  *new_src  = be_transform_node(src);
1231         ir_node  *dst      = get_CopyB_dst(node);
1232         ir_node  *new_dst  = be_transform_node(dst);
1233         ir_node  *mem      = get_CopyB_mem(node);
1234         ir_node  *new_mem  = be_transform_node(mem);
1235         dbg_info *dbg      = get_irn_dbg_info(node);
1236         int      size      = get_type_size_bytes(get_CopyB_type(node));
1237         ir_node  *src_copy;
1238         ir_node  *dst_copy;
1239
1240         src_copy = be_new_Copy(&arm_reg_classes[CLASS_arm_gp], block, new_src);
1241         dst_copy = be_new_Copy(&arm_reg_classes[CLASS_arm_gp], block, new_dst);
1242
1243         return new_bd_arm_CopyB(dbg, block, dst_copy, src_copy,
1244                         new_bd_arm_EmptyReg(dbg, block),
1245                         new_bd_arm_EmptyReg(dbg, block),
1246                         new_bd_arm_EmptyReg(dbg, block),
1247                         new_mem, size);
1248 }
1249
1250 /**
1251  * Transform builtin clz.
1252  */
1253 static ir_node *gen_clz(ir_node *node)
1254 {
1255         ir_node  *block  = be_transform_node(get_nodes_block(node));
1256         dbg_info *dbg    = get_irn_dbg_info(node);
1257         ir_node  *op     = get_irn_n(node, 1);
1258         ir_node  *new_op = be_transform_node(op);
1259
1260         /* TODO armv5 instruction, otherwise create a call */
1261         return new_bd_arm_Clz(dbg, block, new_op);
1262 }
1263
1264 /**
1265  * Transform Builtin node.
1266  */
1267 static ir_node *gen_Builtin(ir_node *node)
1268 {
1269         ir_builtin_kind kind = get_Builtin_kind(node);
1270
1271         switch (kind) {
1272         case ir_bk_trap:
1273         case ir_bk_debugbreak:
1274         case ir_bk_return_address:
1275         case ir_bk_frame_address:
1276         case ir_bk_prefetch:
1277         case ir_bk_ffs:
1278                 break;
1279         case ir_bk_clz:
1280                 return gen_clz(node);
1281         case ir_bk_ctz:
1282         case ir_bk_parity:
1283         case ir_bk_popcount:
1284         case ir_bk_bswap:
1285         case ir_bk_outport:
1286         case ir_bk_inport:
1287         case ir_bk_inner_trampoline:
1288                 break;
1289         }
1290         panic("Builtin %s not implemented in ARM", get_builtin_kind_name(kind));
1291 }
1292
1293 /**
1294  * Transform Proj(Builtin) node.
1295  */
1296 static ir_node *gen_Proj_Builtin(ir_node *proj)
1297 {
1298         ir_node         *node     = get_Proj_pred(proj);
1299         ir_node         *new_node = be_transform_node(node);
1300         ir_builtin_kind kind      = get_Builtin_kind(node);
1301
1302         switch (kind) {
1303         case ir_bk_return_address:
1304         case ir_bk_frame_address:
1305         case ir_bk_ffs:
1306         case ir_bk_clz:
1307         case ir_bk_ctz:
1308         case ir_bk_parity:
1309         case ir_bk_popcount:
1310         case ir_bk_bswap:
1311                 assert(get_Proj_proj(proj) == pn_Builtin_1_result);
1312                 return new_node;
1313         case ir_bk_trap:
1314         case ir_bk_debugbreak:
1315         case ir_bk_prefetch:
1316         case ir_bk_outport:
1317                 assert(get_Proj_proj(proj) == pn_Builtin_M);
1318                 return new_node;
1319         case ir_bk_inport:
1320         case ir_bk_inner_trampoline:
1321                 break;
1322         }
1323         panic("Builtin %s not implemented in ARM", get_builtin_kind_name(kind));
1324 }
1325
1326 static ir_node *gen_Proj_Load(ir_node *node)
1327 {
1328         ir_node  *load     = get_Proj_pred(node);
1329         ir_node  *new_load = be_transform_node(load);
1330         dbg_info *dbgi     = get_irn_dbg_info(node);
1331         long     proj      = get_Proj_proj(node);
1332
1333         /* renumber the proj */
1334         switch (get_arm_irn_opcode(new_load)) {
1335         case iro_arm_Ldr:
1336                 /* handle all gp loads equal: they have the same proj numbers. */
1337                 if (proj == pn_Load_res) {
1338                         return new_rd_Proj(dbgi, new_load, mode_Iu, pn_arm_Ldr_res);
1339                 } else if (proj == pn_Load_M) {
1340                         return new_rd_Proj(dbgi, new_load, mode_M, pn_arm_Ldr_M);
1341                 }
1342                 break;
1343         case iro_arm_Ldf:
1344                 if (proj == pn_Load_res) {
1345                         ir_mode *mode = get_Load_mode(load);
1346                         return new_rd_Proj(dbgi, new_load, mode, pn_arm_Ldf_res);
1347                 } else if (proj == pn_Load_M) {
1348                         return new_rd_Proj(dbgi, new_load, mode_M, pn_arm_Ldf_M);
1349                 }
1350                 break;
1351         default:
1352                 break;
1353         }
1354         panic("Unsupported Proj from Load");
1355 }
1356
1357 static ir_node *gen_Proj_CopyB(ir_node *node)
1358 {
1359         ir_node  *pred     = get_Proj_pred(node);
1360         ir_node  *new_pred = be_transform_node(pred);
1361         dbg_info *dbgi     = get_irn_dbg_info(node);
1362         long     proj      = get_Proj_proj(node);
1363
1364         switch (proj) {
1365         case pn_CopyB_M:
1366                 if (is_arm_CopyB(new_pred)) {
1367                         return new_rd_Proj(dbgi, new_pred, mode_M, pn_arm_CopyB_M);
1368                 }
1369                 break;
1370         default:
1371                 break;
1372         }
1373         panic("Unsupported Proj from CopyB");
1374 }
1375
1376 static ir_node *gen_Proj_Quot(ir_node *node)
1377 {
1378         ir_node  *pred     = get_Proj_pred(node);
1379         ir_node  *new_pred = be_transform_node(pred);
1380         dbg_info *dbgi     = get_irn_dbg_info(node);
1381         ir_mode  *mode     = get_irn_mode(node);
1382         long     proj      = get_Proj_proj(node);
1383
1384         switch (proj) {
1385         case pn_Quot_M:
1386                 if (is_arm_Dvf(new_pred)) {
1387                         return new_rd_Proj(dbgi, new_pred, mode_M, pn_arm_Dvf_M);
1388                 }
1389                 break;
1390         case pn_Quot_res:
1391                 if (is_arm_Dvf(new_pred)) {
1392                         return new_rd_Proj(dbgi, new_pred, mode, pn_arm_Dvf_res);
1393                 }
1394                 break;
1395         default:
1396                 break;
1397         }
1398         panic("Unsupported Proj from Quot");
1399 }
1400
1401 /**
1402  * Transform the Projs from a Cmp.
1403  */
1404 static ir_node *gen_Proj_Cmp(ir_node *node)
1405 {
1406         (void) node;
1407         /* we should only be here in case of a Mux node */
1408         panic("Mux NYI");
1409 }
1410
1411 static ir_node *gen_Proj_Start(ir_node *node)
1412 {
1413         ir_node *block     = get_nodes_block(node);
1414         ir_node *new_block = be_transform_node(block);
1415         ir_node *barrier   = be_transform_node(get_Proj_pred(node));
1416         long     proj      = get_Proj_proj(node);
1417
1418         switch ((pn_Start) proj) {
1419         case pn_Start_X_initial_exec:
1420                 /* we exchange the ProjX with a jump */
1421                 return new_bd_arm_Jmp(NULL, new_block);
1422
1423         case pn_Start_M:
1424                 return new_r_Proj(barrier, mode_M, 0);
1425
1426         case pn_Start_T_args:
1427                 return barrier;
1428
1429         case pn_Start_P_frame_base:
1430                 return be_prolog_get_reg_value(abihelper, sp_reg);
1431
1432         case pn_Start_P_tls:
1433                 return new_Bad();
1434
1435         case pn_Start_max:
1436                 break;
1437         }
1438         panic("unexpected start proj: %ld\n", proj);
1439 }
1440
1441 static ir_node *gen_Proj_Proj_Start(ir_node *node)
1442 {
1443         long       pn          = get_Proj_proj(node);
1444         ir_node   *block       = get_nodes_block(node);
1445         ir_node   *new_block   = be_transform_node(block);
1446         ir_entity *entity      = get_irg_entity(current_ir_graph);
1447         ir_type   *method_type = get_entity_type(entity);
1448         ir_type   *param_type  = get_method_param_type(method_type, pn);
1449         const reg_or_stackslot_t *param;
1450
1451         /* Proj->Proj->Start must be a method argument */
1452         assert(get_Proj_proj(get_Proj_pred(node)) == pn_Start_T_args);
1453
1454         param = &cconv->parameters[pn];
1455
1456         if (param->reg0 != NULL) {
1457                 /* argument transmitted in register */
1458                 ir_mode *mode  = get_type_mode(param_type);
1459                 ir_node *value = be_prolog_get_reg_value(abihelper, param->reg0);
1460
1461                 if (mode_is_float(mode)) {
1462                         ir_node *value1 = NULL;
1463
1464                         if (param->reg1 != NULL) {
1465                                 value1 = be_prolog_get_reg_value(abihelper, param->reg1);
1466                         } else if (param->entity != NULL) {
1467                                 ir_graph *irg = get_irn_irg(node);
1468                                 ir_node  *fp  = get_irg_frame(irg);
1469                                 ir_node  *mem = be_prolog_get_memory(abihelper);
1470                                 ir_node  *ldr = new_bd_arm_Ldr(NULL, new_block, fp, mem,
1471                                                                mode_gp, param->entity,
1472                                                                0, 0, true);
1473                                 value1 = new_Proj(ldr, mode_gp, pn_arm_Ldr_res);
1474                         }
1475
1476                         /* convert integer value to float */
1477                         if (value1 == NULL) {
1478                                 value = int_to_float(NULL, new_block, value);
1479                         } else {
1480                                 value = ints_to_double(NULL, new_block, value, value1);
1481                         }
1482                 }
1483                 return value;
1484         } else {
1485                 /* argument transmitted on stack */
1486                 ir_graph *irg  = get_irn_irg(node);
1487                 ir_node  *fp   = get_irg_frame(irg);
1488                 ir_node  *mem  = be_prolog_get_memory(abihelper);
1489                 ir_mode  *mode = get_type_mode(param->type);
1490                 ir_node  *load;
1491                 ir_node  *value;
1492
1493                 if (mode_is_float(mode)) {
1494                         load  = new_bd_arm_Ldf(NULL, new_block, fp, mem, mode,
1495                                                param->entity, 0, 0, true);
1496                         value = new_r_Proj(load, mode_fp, pn_arm_Ldf_res);
1497                 } else {
1498                         load  = new_bd_arm_Ldr(NULL, new_block, fp, mem, mode,
1499                                                param->entity, 0, 0, true);
1500                         value = new_r_Proj(load, mode_gp, pn_arm_Ldr_res);
1501                 }
1502                 set_irn_pinned(load, op_pin_state_floats);
1503
1504                 return value;
1505         }
1506 }
1507
1508 /**
1509  * Finds number of output value of a mode_T node which is constrained to
1510  * a single specific register.
1511  */
1512 static int find_out_for_reg(ir_node *node, const arch_register_t *reg)
1513 {
1514         int n_outs = arch_irn_get_n_outs(node);
1515         int o;
1516
1517         for (o = 0; o < n_outs; ++o) {
1518                 const arch_register_req_t *req = arch_get_out_register_req(node, o);
1519                 if (req == reg->single_req)
1520                         return o;
1521         }
1522         return -1;
1523 }
1524
1525 static ir_node *gen_Proj_Proj_Call(ir_node *node)
1526 {
1527         long                  pn            = get_Proj_proj(node);
1528         ir_node              *call          = get_Proj_pred(get_Proj_pred(node));
1529         ir_node              *new_call      = be_transform_node(call);
1530         ir_type              *function_type = get_Call_type(call);
1531         calling_convention_t *cconv = arm_decide_calling_convention(function_type);
1532         const reg_or_stackslot_t *res = &cconv->results[pn];
1533         ir_mode              *mode;
1534         int                   regn;
1535
1536         /* TODO 64bit modes */
1537         assert(res->reg0 != NULL && res->reg1 == NULL);
1538         regn = find_out_for_reg(new_call, res->reg0);
1539         if (regn < 0) {
1540                 panic("Internal error in calling convention for return %+F", node);
1541         }
1542         mode = res->reg0->reg_class->mode;
1543
1544         arm_free_calling_convention(cconv);
1545
1546         return new_r_Proj(new_call, mode, regn);
1547 }
1548
1549 static ir_node *gen_Proj_Call(ir_node *node)
1550 {
1551         long     pn        = get_Proj_proj(node);
1552         ir_node *call      = get_Proj_pred(node);
1553         ir_node *new_call  = be_transform_node(call);
1554
1555         switch ((pn_Call) pn) {
1556         case pn_Call_M:
1557                 return new_r_Proj(new_call, mode_M, 0);
1558         case pn_Call_X_regular:
1559         case pn_Call_X_except:
1560         case pn_Call_T_result:
1561         case pn_Call_P_value_res_base:
1562         case pn_Call_max:
1563                 break;
1564         }
1565         panic("Unexpected Call proj %ld\n", pn);
1566 }
1567
1568 /**
1569  * Transform a Proj node.
1570  */
1571 static ir_node *gen_Proj(ir_node *node)
1572 {
1573         ir_node  *pred = get_Proj_pred(node);
1574         long      proj = get_Proj_proj(node);
1575
1576         switch (get_irn_opcode(pred)) {
1577         case iro_Store:
1578                 if (proj == pn_Store_M) {
1579                         return be_transform_node(pred);
1580                 } else {
1581                         panic("Unsupported Proj from Store");
1582                 }
1583         case iro_Load:
1584                 return gen_Proj_Load(node);
1585         case iro_Call:
1586                 return gen_Proj_Call(node);
1587         case iro_CopyB:
1588                 return gen_Proj_CopyB(node);
1589         case iro_Quot:
1590                 return gen_Proj_Quot(node);
1591         case iro_Cmp:
1592                 return gen_Proj_Cmp(node);
1593         case iro_Start:
1594                 return gen_Proj_Start(node);
1595         case iro_Cond:
1596                 /* nothing to do */
1597                 return be_duplicate_node(node);
1598         case iro_Proj: {
1599                 ir_node *pred_pred = get_Proj_pred(pred);
1600                 if (is_Call(pred_pred)) {
1601                         return gen_Proj_Proj_Call(node);
1602                 } else if (is_Start(pred_pred)) {
1603                         return gen_Proj_Proj_Start(node);
1604                 }
1605                 /* FALLTHROUGH */
1606         }
1607         case iro_Builtin:
1608                 return gen_Proj_Builtin(node);
1609         default:
1610                 panic("code selection didn't expect Proj after %+F\n", pred);
1611         }
1612 }
1613
1614 typedef ir_node *(*create_const_node_func)(dbg_info *db, ir_node *block);
1615
1616 static inline ir_node *create_const(ir_node **place,
1617                                     create_const_node_func func,
1618                                     const arch_register_t* reg)
1619 {
1620         ir_node *block, *res;
1621
1622         if (*place != NULL)
1623                 return *place;
1624
1625         block = get_irg_start_block(env_cg->irg);
1626         res = func(NULL, block);
1627         arch_set_irn_register(res, reg);
1628         *place = res;
1629         return res;
1630 }
1631
1632 static ir_node *gen_Unknown(ir_node *node)
1633 {
1634         ir_node  *block     = get_nodes_block(node);
1635         ir_node  *new_block = be_transform_node(block);
1636         dbg_info *dbgi      = get_irn_dbg_info(node);
1637
1638         /* just produce a 0 */
1639         ir_mode *mode = get_irn_mode(node);
1640         if (mode_is_float(mode)) {
1641                 tarval *tv = get_mode_null(mode);
1642                 ir_node *node = new_bd_arm_fConst(dbgi, new_block, tv);
1643                 be_dep_on_frame(node);
1644                 return node;
1645         } else if (mode_needs_gp_reg(mode)) {
1646                 return create_const_graph_value(dbgi, new_block, 0);
1647         }
1648
1649         panic("Unexpected Unknown mode");
1650 }
1651
1652 /**
1653  * Produces the type which sits between the stack args and the locals on the
1654  * stack. It will contain the return address and space to store the old base
1655  * pointer.
1656  * @return The Firm type modeling the ABI between type.
1657  */
1658 static ir_type *arm_get_between_type(void)
1659 {
1660         static ir_type *between_type = NULL;
1661
1662         if (between_type == NULL) {
1663                 between_type = new_type_class(new_id_from_str("arm_between_type"));
1664                 set_type_size_bytes(between_type, 0);
1665         }
1666
1667         return between_type;
1668 }
1669
1670 static void create_stacklayout(ir_graph *irg)
1671 {
1672         ir_entity         *entity        = get_irg_entity(irg);
1673         ir_type           *function_type = get_entity_type(entity);
1674         be_stack_layout_t *layout        = be_get_irg_stack_layout(irg);
1675         ir_type           *arg_type;
1676         int                p;
1677         int                n_params;
1678
1679         /* calling conventions must be decided by now */
1680         assert(cconv != NULL);
1681
1682         /* construct argument type */
1683         arg_type = new_type_struct(id_mangle_u(get_entity_ident(entity), new_id_from_chars("arg_type", 8)));
1684         n_params = get_method_n_params(function_type);
1685         for (p = 0; p < n_params; ++p) {
1686                 reg_or_stackslot_t *param = &cconv->parameters[p];
1687                 char                buf[128];
1688                 ident              *id;
1689
1690                 if (param->type == NULL)
1691                         continue;
1692
1693                 snprintf(buf, sizeof(buf), "param_%d", p);
1694                 id            = new_id_from_str(buf);
1695                 param->entity = new_entity(arg_type, id, param->type);
1696                 set_entity_offset(param->entity, param->offset);
1697         }
1698
1699         /* TODO: what about external functions? we don't know most of the stack
1700          * layout for them. And probably don't need all of this... */
1701         memset(layout, 0, sizeof(*layout));
1702
1703         layout->frame_type     = get_irg_frame_type(irg);
1704         layout->between_type   = arm_get_between_type();
1705         layout->arg_type       = arg_type;
1706         layout->param_map      = NULL; /* TODO */
1707         layout->initial_offset = 0;
1708         layout->initial_bias   = 0;
1709         layout->stack_dir      = -1;
1710         layout->sp_relative    = true;
1711
1712         assert(N_FRAME_TYPES == 3);
1713         layout->order[0] = layout->frame_type;
1714         layout->order[1] = layout->between_type;
1715         layout->order[2] = layout->arg_type;
1716 }
1717
1718 /**
1719  * transform the start node to the prolog code + initial barrier
1720  */
1721 static ir_node *gen_Start(ir_node *node)
1722 {
1723         ir_graph  *irg           = get_irn_irg(node);
1724         ir_entity *entity        = get_irg_entity(irg);
1725         ir_type   *function_type = get_entity_type(entity);
1726         ir_node   *block         = get_nodes_block(node);
1727         ir_node   *new_block     = be_transform_node(block);
1728         dbg_info  *dbgi          = get_irn_dbg_info(node);
1729         ir_node   *start;
1730         ir_node   *incsp;
1731         ir_node   *sp;
1732         ir_node   *barrier;
1733         int        i;
1734
1735         /* stackpointer is important at function prolog */
1736         be_prolog_add_reg(abihelper, sp_reg,
1737                         arch_register_req_type_produces_sp | arch_register_req_type_ignore);
1738         /* function parameters in registers */
1739         for (i = 0; i < get_method_n_params(function_type); ++i) {
1740                 const reg_or_stackslot_t *param = &cconv->parameters[i];
1741                 if (param->reg0 != NULL)
1742                         be_prolog_add_reg(abihelper, param->reg0, 0);
1743                 if (param->reg1 != NULL)
1744                         be_prolog_add_reg(abihelper, param->reg1, 0);
1745         }
1746         /* announce that we need the values of the callee save regs */
1747         for (i = 0; i < (int) (sizeof(callee_saves)/sizeof(callee_saves[0])); ++i) {
1748                 be_prolog_add_reg(abihelper, callee_saves[i], 0);
1749         }
1750
1751         start = be_prolog_create_start(abihelper, dbgi, new_block);
1752         sp    = be_prolog_get_reg_value(abihelper, sp_reg);
1753         incsp = be_new_IncSP(sp_reg, new_block, sp, BE_STACK_FRAME_SIZE_EXPAND, 0);
1754         be_prolog_set_reg_value(abihelper, sp_reg, incsp);
1755         barrier = be_prolog_create_barrier(abihelper, new_block);
1756
1757         return barrier;
1758 }
1759
1760 static ir_node *get_stack_pointer_for(ir_node *node)
1761 {
1762         /* get predecessor in stack_order list */
1763         ir_node *stack_pred = be_get_stack_pred(abihelper, node);
1764         ir_node *stack_pred_transformed;
1765         ir_node *stack;
1766
1767         if (stack_pred == NULL) {
1768                 /* first stack user in the current block. We can simply use the
1769                  * initial sp_proj for it */
1770                 ir_node *sp_proj = be_prolog_get_reg_value(abihelper, sp_reg);
1771                 return sp_proj;
1772         }
1773
1774         stack_pred_transformed = be_transform_node(stack_pred);
1775         stack                  = pmap_get(node_to_stack, stack_pred);
1776         if (stack == NULL) {
1777                 return get_stack_pointer_for(stack_pred);
1778         }
1779
1780         return stack;
1781 }
1782
1783 /**
1784  * transform a Return node into epilogue code + return statement
1785  */
1786 static ir_node *gen_Return(ir_node *node)
1787 {
1788         ir_node   *block          = get_nodes_block(node);
1789         ir_node   *new_block      = be_transform_node(block);
1790         dbg_info  *dbgi           = get_irn_dbg_info(node);
1791         ir_node   *mem            = get_Return_mem(node);
1792         ir_node   *new_mem        = be_transform_node(mem);
1793         int        n_callee_saves = sizeof(callee_saves)/sizeof(callee_saves[0]);
1794         ir_node   *sp_proj        = get_stack_pointer_for(node);
1795         int        n_res          = get_Return_n_ress(node);
1796         ir_node   *bereturn;
1797         ir_node   *incsp;
1798         int        i;
1799
1800         be_epilog_begin(abihelper);
1801         be_epilog_set_memory(abihelper, new_mem);
1802         /* connect stack pointer with initial stack pointer. fix_stack phase
1803            will later serialize all stack pointer adjusting nodes */
1804         be_epilog_add_reg(abihelper, sp_reg,
1805                         arch_register_req_type_produces_sp | arch_register_req_type_ignore,
1806                         sp_proj);
1807
1808         /* result values */
1809         for (i = 0; i < n_res; ++i) {
1810                 ir_node                  *res_value     = get_Return_res(node, i);
1811                 ir_node                  *new_res_value = be_transform_node(res_value);
1812                 const reg_or_stackslot_t *slot          = &cconv->results[i];
1813                 const arch_register_t    *reg           = slot->reg0;
1814                 assert(slot->reg1 == NULL);
1815                 be_epilog_add_reg(abihelper, reg, 0, new_res_value);
1816         }
1817
1818         /* connect callee saves with their values at the function begin */
1819         for (i = 0; i < n_callee_saves; ++i) {
1820                 const arch_register_t *reg   = callee_saves[i];
1821                 ir_node               *value = be_prolog_get_reg_value(abihelper, reg);
1822                 be_epilog_add_reg(abihelper, reg, 0, value);
1823         }
1824
1825         /* create the barrier before the epilog code */
1826         be_epilog_create_barrier(abihelper, new_block);
1827
1828         /* epilog code: an incsp */
1829         sp_proj = be_epilog_get_reg_value(abihelper, sp_reg);
1830         incsp   = be_new_IncSP(sp_reg, new_block, sp_proj,
1831                                BE_STACK_FRAME_SIZE_SHRINK, 0);
1832         be_epilog_set_reg_value(abihelper, sp_reg, incsp);
1833
1834         bereturn = be_epilog_create_return(abihelper, dbgi, new_block);
1835
1836         return bereturn;
1837 }
1838
1839
1840 static ir_node *gen_Call(ir_node *node)
1841 {
1842         ir_graph             *irg          = get_irn_irg(node);
1843         ir_node              *callee       = get_Call_ptr(node);
1844         ir_node              *block        = get_nodes_block(node);
1845         ir_node              *new_block    = be_transform_node(block);
1846         ir_node              *mem          = get_Call_mem(node);
1847         ir_node              *new_mem      = be_transform_node(mem);
1848         dbg_info             *dbgi         = get_irn_dbg_info(node);
1849         ir_type              *type         = get_Call_type(node);
1850         calling_convention_t *cconv        = arm_decide_calling_convention(type);
1851         int                   n_params     = get_Call_n_params(node);
1852         int                   n_param_regs = sizeof(param_regs)/sizeof(param_regs[0]);
1853         /* max inputs: memory, callee, register arguments */
1854         int                   max_inputs   = 2 + n_param_regs;
1855         ir_node             **in           = ALLOCAN(ir_node*, max_inputs);
1856         ir_node             **sync_ins     = ALLOCAN(ir_node*, max_inputs);
1857         struct obstack       *obst         = be_get_be_obst(irg);
1858         const arch_register_req_t **in_req
1859                 = OALLOCNZ(obst, const arch_register_req_t*, max_inputs);
1860         int                   in_arity     = 0;
1861         int                   sync_arity   = 0;
1862         int                   n_caller_saves
1863                 = sizeof(caller_saves)/sizeof(caller_saves[0]);
1864         ir_entity            *entity       = NULL;
1865         ir_node              *incsp        = NULL;
1866         int                   mem_pos;
1867         ir_node              *res;
1868         int                   p;
1869         int                   o;
1870         int                   out_arity;
1871
1872         assert(n_params == get_method_n_params(type));
1873
1874         /* construct arguments */
1875
1876         /* memory input */
1877         in_req[in_arity] = arch_no_register_req;
1878         mem_pos          = in_arity;
1879         ++in_arity;
1880         /* parameters */
1881         for (p = 0; p < n_params; ++p) {
1882                 ir_node                  *value      = get_Call_param(node, p);
1883                 ir_node                  *new_value  = be_transform_node(value);
1884                 ir_node                  *new_value1 = NULL;
1885                 const reg_or_stackslot_t *param      = &cconv->parameters[p];
1886                 ir_type                  *param_type = get_method_param_type(type, p);
1887                 ir_mode                  *mode       = get_type_mode(param_type);
1888                 ir_node                  *str;
1889
1890                 if (mode_is_float(mode) && param->reg0 != NULL) {
1891                         unsigned size_bits = get_mode_size_bits(mode);
1892                         if (size_bits == 64) {
1893                                 double_to_ints(dbgi, new_block, new_value, &new_value,
1894                                                &new_value1);
1895                         } else {
1896                                 assert(size_bits == 32);
1897                                 new_value = float_to_int(dbgi, new_block, new_value);
1898                         }
1899                 }
1900
1901                 /* put value into registers */
1902                 if (param->reg0 != NULL) {
1903                         in[in_arity]     = new_value;
1904                         in_req[in_arity] = param->reg0->single_req;
1905                         ++in_arity;
1906                         if (new_value1 == NULL)
1907                                 continue;
1908                 }
1909                 if (param->reg1 != NULL) {
1910                         assert(new_value1 != NULL);
1911                         in[in_arity]     = new_value1;
1912                         in_req[in_arity] = param->reg1->single_req;
1913                         ++in_arity;
1914                         continue;
1915                 }
1916
1917                 /* we need a store if we're here */
1918                 if (new_value1 != NULL) {
1919                         new_value = new_value1;
1920                         mode      = mode_gp;
1921                 }
1922
1923                 /* create a parameter frame if necessary */
1924                 if (incsp == NULL) {
1925                         ir_node *new_frame = get_stack_pointer_for(node);
1926                         incsp = be_new_IncSP(sp_reg, new_block, new_frame,
1927                                                                  cconv->param_stack_size, 1);
1928                 }
1929                 if (mode_is_float(mode)) {
1930                         str = new_bd_arm_Stf(dbgi, new_block, incsp, new_value, new_mem,
1931                                              mode, NULL, 0, param->offset, true);
1932                 } else {
1933                         str = new_bd_arm_Str(dbgi, new_block, incsp, new_value, new_mem,
1934                                                                  mode, NULL, 0, param->offset, true);
1935                 }
1936                 sync_ins[sync_arity++] = str;
1937         }
1938         assert(in_arity <= max_inputs);
1939
1940         /* construct memory input */
1941         if (sync_arity == 0) {
1942                 in[mem_pos] = new_mem;
1943         } else if (sync_arity == 1) {
1944                 in[mem_pos] = sync_ins[0];
1945         } else {
1946                 in[mem_pos] = new_rd_Sync(NULL, new_block, sync_arity, sync_ins);
1947         }
1948
1949         /* TODO: use a generic symconst matcher here */
1950         if (is_SymConst(callee)) {
1951                 entity = get_SymConst_entity(callee);
1952         } else {
1953                 /* TODO: finish load matcher here */
1954 #if 0
1955                 /* callee */
1956                 if (is_Proj(callee) && is_Load(get_Proj_pred(callee))) {
1957                         ir_node *load    = get_Proj_pred(callee);
1958                         ir_node *ptr     = get_Load_ptr(load);
1959                         ir_node *new_ptr = be_transform_node(ptr);
1960                         ir_node *mem     = get_Load_mem(load);
1961                         ir_node *new_mem = be_transform_node(mem);
1962                         ir_mode *mode    = get_Load_mode(node);
1963
1964                 } else {
1965 #endif
1966                         in[in_arity]     = be_transform_node(callee);
1967                         in_req[in_arity] = arm_reg_classes[CLASS_arm_gp].class_req;
1968                         ++in_arity;
1969                 //}
1970         }
1971
1972         /* outputs:
1973          *  - memory
1974          *  - caller saves
1975          */
1976         out_arity = 1 + n_caller_saves;
1977
1978         if (entity != NULL) {
1979                 /* TODO: use a generic symconst matcher here
1980                  * so we can also handle entity+offset, etc. */
1981                 res = new_bd_arm_Bl(dbgi, new_block, in_arity, in, out_arity,entity, 0);
1982         } else {
1983                 /* TODO:
1984                  * - use a proper shifter_operand matcher
1985                  * - we could also use LinkLdrPC
1986                  */
1987                 res = new_bd_arm_LinkMovPC(dbgi, new_block, in_arity, in, out_arity,
1988                                            ARM_SHF_REG, 0, 0);
1989         }
1990
1991         if (incsp != NULL) {
1992                 /* IncSP to destroy the call stackframe */
1993                 incsp = be_new_IncSP(sp_reg, new_block, incsp, -cconv->param_stack_size,
1994                                      0);
1995                 /* if we are the last IncSP producer in a block then we have to keep
1996                  * the stack value.
1997                  * Note: This here keeps all producers which is more than necessary */
1998                 add_irn_dep(incsp, res);
1999                 keep_alive(incsp);
2000
2001                 pmap_insert(node_to_stack, node, incsp);
2002         }
2003
2004         set_arm_in_req_all(res, in_req);
2005
2006         /* create output register reqs */
2007         arch_set_out_register_req(res, 0, arch_no_register_req);
2008         for (o = 0; o < n_caller_saves; ++o) {
2009                 const arch_register_t *reg = caller_saves[o];
2010                 arch_set_out_register_req(res, o+1, reg->single_req);
2011         }
2012
2013         /* copy pinned attribute */
2014         set_irn_pinned(res, get_irn_pinned(node));
2015
2016         arm_free_calling_convention(cconv);
2017         return res;
2018 }
2019
2020 static ir_node *gen_Sel(ir_node *node)
2021 {
2022         dbg_info  *dbgi      = get_irn_dbg_info(node);
2023         ir_node   *block     = get_nodes_block(node);
2024         ir_node   *new_block = be_transform_node(block);
2025         ir_node   *ptr       = get_Sel_ptr(node);
2026         ir_node   *new_ptr   = be_transform_node(ptr);
2027         ir_entity *entity    = get_Sel_entity(node);
2028
2029         /* must be the frame pointer all other sels must have been lowered
2030          * already */
2031         assert(is_Proj(ptr) && is_Start(get_Proj_pred(ptr)));
2032         /* we should not have value types from parameters anymore - they should be
2033            lowered */
2034         assert(get_entity_owner(entity) !=
2035                         get_method_value_param_type(get_entity_type(get_irg_entity(get_irn_irg(node)))));
2036
2037         return new_bd_arm_FrameAddr(dbgi, new_block, new_ptr, entity, 0);
2038 }
2039
2040 /**
2041  * Change some phi modes
2042  */
2043 static ir_node *gen_Phi(ir_node *node)
2044 {
2045         const arch_register_req_t *req;
2046         ir_node  *block = be_transform_node(get_nodes_block(node));
2047         ir_graph *irg   = current_ir_graph;
2048         dbg_info *dbgi  = get_irn_dbg_info(node);
2049         ir_mode  *mode  = get_irn_mode(node);
2050         ir_node  *phi;
2051
2052         if (mode_needs_gp_reg(mode)) {
2053                 /* we shouldn't have any 64bit stuff around anymore */
2054                 assert(get_mode_size_bits(mode) <= 32);
2055                 /* all integer operations are on 32bit registers now */
2056                 mode = mode_Iu;
2057                 req  = arm_reg_classes[CLASS_arm_gp].class_req;
2058         } else {
2059                 req = arch_no_register_req;
2060         }
2061
2062         /* phi nodes allow loops, so we use the old arguments for now
2063          * and fix this later */
2064         phi = new_ir_node(dbgi, irg, block, op_Phi, mode, get_irn_arity(node),
2065                           get_irn_in(node) + 1);
2066         copy_node_attr(irg, node, phi);
2067         be_duplicate_deps(node, phi);
2068
2069         arch_set_out_register_req(phi, 0, req);
2070
2071         be_enqueue_preds(node);
2072
2073         return phi;
2074 }
2075
2076
2077 /**
2078  * Enters all transform functions into the generic pointer
2079  */
2080 static void arm_register_transformers(void)
2081 {
2082         be_start_transform_setup();
2083
2084         be_set_transform_function(op_Add,      gen_Add);
2085         be_set_transform_function(op_And,      gen_And);
2086         be_set_transform_function(op_Call,     gen_Call);
2087         be_set_transform_function(op_Cmp,      gen_Cmp);
2088         be_set_transform_function(op_Cond,     gen_Cond);
2089         be_set_transform_function(op_Const,    gen_Const);
2090         be_set_transform_function(op_Conv,     gen_Conv);
2091         be_set_transform_function(op_CopyB,    gen_CopyB);
2092         be_set_transform_function(op_Eor,      gen_Eor);
2093         be_set_transform_function(op_Jmp,      gen_Jmp);
2094         be_set_transform_function(op_Load,     gen_Load);
2095         be_set_transform_function(op_Minus,    gen_Minus);
2096         be_set_transform_function(op_Mul,      gen_Mul);
2097         be_set_transform_function(op_Not,      gen_Not);
2098         be_set_transform_function(op_Or,       gen_Or);
2099         be_set_transform_function(op_Phi,      gen_Phi);
2100         be_set_transform_function(op_Proj,     gen_Proj);
2101         be_set_transform_function(op_Quot,     gen_Quot);
2102         be_set_transform_function(op_Return,   gen_Return);
2103         be_set_transform_function(op_Rotl,     gen_Rotl);
2104         be_set_transform_function(op_Sel,      gen_Sel);
2105         be_set_transform_function(op_Shl,      gen_Shl);
2106         be_set_transform_function(op_Shr,      gen_Shr);
2107         be_set_transform_function(op_Shrs,     gen_Shrs);
2108         be_set_transform_function(op_Start,    gen_Start);
2109         be_set_transform_function(op_Store,    gen_Store);
2110         be_set_transform_function(op_Sub,      gen_Sub);
2111         be_set_transform_function(op_SymConst, gen_SymConst);
2112         be_set_transform_function(op_Unknown,  gen_Unknown);
2113         be_set_transform_function(op_Builtin,  gen_Builtin);
2114 }
2115
2116 /**
2117  * Initialize fpa Immediate support.
2118  */
2119 static void arm_init_fpa_immediate(void)
2120 {
2121         /* 0, 1, 2, 3, 4, 5, 10, or 0.5. */
2122         fpa_imm[0][fpa_null]  = get_mode_null(mode_F);
2123         fpa_imm[0][fpa_one]   = get_mode_one(mode_F);
2124         fpa_imm[0][fpa_two]   = new_tarval_from_str("2", 1, mode_F);
2125         fpa_imm[0][fpa_three] = new_tarval_from_str("3", 1, mode_F);
2126         fpa_imm[0][fpa_four]  = new_tarval_from_str("4", 1, mode_F);
2127         fpa_imm[0][fpa_five]  = new_tarval_from_str("5", 1, mode_F);
2128         fpa_imm[0][fpa_ten]   = new_tarval_from_str("10", 2, mode_F);
2129         fpa_imm[0][fpa_half]  = new_tarval_from_str("0.5", 3, mode_F);
2130
2131         fpa_imm[1][fpa_null]  = get_mode_null(mode_D);
2132         fpa_imm[1][fpa_one]   = get_mode_one(mode_D);
2133         fpa_imm[1][fpa_two]   = new_tarval_from_str("2", 1, mode_D);
2134         fpa_imm[1][fpa_three] = new_tarval_from_str("3", 1, mode_D);
2135         fpa_imm[1][fpa_four]  = new_tarval_from_str("4", 1, mode_D);
2136         fpa_imm[1][fpa_five]  = new_tarval_from_str("5", 1, mode_D);
2137         fpa_imm[1][fpa_ten]   = new_tarval_from_str("10", 2, mode_D);
2138         fpa_imm[1][fpa_half]  = new_tarval_from_str("0.5", 3, mode_D);
2139
2140         fpa_imm[2][fpa_null]  = get_mode_null(mode_E);
2141         fpa_imm[2][fpa_one]   = get_mode_one(mode_E);
2142         fpa_imm[2][fpa_two]   = new_tarval_from_str("2", 1, mode_E);
2143         fpa_imm[2][fpa_three] = new_tarval_from_str("3", 1, mode_E);
2144         fpa_imm[2][fpa_four]  = new_tarval_from_str("4", 1, mode_E);
2145         fpa_imm[2][fpa_five]  = new_tarval_from_str("5", 1, mode_E);
2146         fpa_imm[2][fpa_ten]   = new_tarval_from_str("10", 2, mode_E);
2147         fpa_imm[2][fpa_half]  = new_tarval_from_str("0.5", 3, mode_E);
2148 }
2149
2150 /**
2151  * Transform a Firm graph into an ARM graph.
2152  */
2153 void arm_transform_graph(arm_code_gen_t *cg)
2154 {
2155         static int imm_initialized = 0;
2156         ir_graph  *irg             = cg->irg;
2157         ir_entity *entity          = get_irg_entity(irg);
2158         ir_type   *frame_type;
2159
2160         mode_gp = mode_Iu;
2161         mode_fp = mode_E;
2162
2163         if (! imm_initialized) {
2164                 arm_init_fpa_immediate();
2165                 imm_initialized = 1;
2166         }
2167         arm_register_transformers();
2168         env_cg = cg;
2169
2170         node_to_stack = pmap_create();
2171
2172         assert(abihelper == NULL);
2173         abihelper = be_abihelper_prepare(irg);
2174         be_collect_stacknodes(abihelper);
2175         assert(cconv == NULL);
2176         cconv = arm_decide_calling_convention(get_entity_type(entity));
2177         create_stacklayout(irg);
2178
2179         be_transform_graph(cg->irg, NULL);
2180
2181         be_abihelper_finish(abihelper);
2182         abihelper = NULL;
2183
2184         arm_free_calling_convention(cconv);
2185         cconv = NULL;
2186
2187         frame_type = get_irg_frame_type(irg);
2188         if (get_type_state(frame_type) == layout_undefined) {
2189                 default_layout_compound_type(frame_type);
2190         }
2191
2192         pmap_destroy(node_to_stack);
2193         node_to_stack = NULL;
2194
2195         be_add_missing_keeps(irg);
2196 }
2197
2198 void arm_init_transform(void)
2199 {
2200         FIRM_DBG_REGISTER(dbg, "firm.be.arm.transform");
2201 }