nsz Git - libfirm/blob - ir/be/arm/arm_transform.c

   1 /*
   2  * Copyright (C) 1995-2008 University of Karlsruhe.  All right reserved.
   3  *
   4  * This file is part of libFirm.
   5  *
   6  * This file may be distributed and/or modified under the terms of the
   7  * GNU General Public License version 2 as published by the Free Software
   8  * Foundation and appearing in the file LICENSE.GPL included in the
   9  * packaging of this file.
  10  *
  11  * Licensees holding valid libFirm Professional Edition licenses may use
  12  * this file in accordance with the libFirm Commercial License.
  13  * Agreement provided with the Software.
  14  *
  15  * This file is provided AS IS with NO WARRANTY OF ANY KIND, INCLUDING THE
  16  * WARRANTY OF DESIGN, MERCHANTABILITY AND FITNESS FOR A PARTICULAR
  17  * PURPOSE.
  18  */
  19
  20 /**
  21  * @file
  22  * @brief   The codegenerator (transform FIRM into arm FIRM)
  23  * @author  Oliver Richter, Tobias Gneist, Michael Beck
  24  * @version $Id$
  25  */
  26 #ifdef HAVE_CONFIG_H
  27 #include "config.h"
  28 #endif
  29
  30 #include "irnode_t.h"
  31 #include "irgraph_t.h"
  32 #include "irmode_t.h"
  33 #include "irgmod.h"
  34 #include "iredges.h"
  35 #include "irvrfy.h"
  36 #include "ircons.h"
  37 #include "irprintf.h"
  38 #include "dbginfo.h"
  39 #include "iropt_t.h"
  40 #include "debug.h"
  41 #include "error.h"
  42
  43 #include "../benode_t.h"
  44 #include "../beirg_t.h"
  45 #include "../beutil.h"
  46 #include "../betranshlp.h"
  47 #include "bearch_arm_t.h"
  48
  49 #include "arm_nodes_attr.h"
  50 #include "archop.h"
  51 #include "arm_transform.h"
  52 #include "arm_optimize.h"
  53 #include "arm_new_nodes.h"
  54 #include "arm_map_regs.h"
  55
  56 #include "gen_arm_regalloc_if.h"
  57
  58 #include <limits.h>
  59
  60
  61 /** hold the current code generator during transformation */
  62 static arm_code_gen_t *env_cg;
  63
  64 extern ir_op *get_op_Mulh(void);
  65
  66
  67 /****************************************************************************************************
  68  *                  _        _                        __                           _   _
  69  *                 | |      | |                      / _|                         | | (_)
  70  *  _ __   ___   __| | ___  | |_ _ __ __ _ _ __  ___| |_ ___  _ __ _ __ ___   __ _| |_ _  ___  _ __
  71  * | '_ \ / _ \ / _` |/ _ \ | __| '__/ _` | '_ \/ __|  _/ _ \| '__| '_ ` _ \ / _` | __| |/ _ \| '_ \
  72  * | | | | (_) | (_| |  __/ | |_| | | (_| | | | \__ \ || (_) | |  | | | | | | (_| | |_| | (_) | | | |
  73  * |_| |_|\___/ \__,_|\___|  \__|_|  \__,_|_| |_|___/_| \___/|_|  |_| |_| |_|\__,_|\__|_|\___/|_| |_|
  74  *
  75  ****************************************************************************************************/
  76
  77 static INLINE int mode_needs_gp_reg(ir_mode *mode) {
  78         return mode_is_int(mode) || mode_is_reference(mode);
  79 }
  80
  81 /**
  82  * Creates a arm_Const node.
  83  */
  84 static ir_node *create_mov_node(dbg_info *dbg, ir_node *block, long value) {
  85         ir_mode *mode  = mode_Iu;
  86         ir_graph *irg  = current_ir_graph;
  87         ir_node *res;
  88
  89         if (mode_needs_gp_reg(mode))
  90                 mode = mode_Iu;
  91         res = new_rd_arm_Mov_i(dbg, irg, block, mode, value);
  92         be_dep_on_frame(res);
  93         return res;
  94 }
  95
  96 /**
  97  * Creates a arm_Const_Neg node.
  98  */
  99 static ir_node *create_mvn_node(dbg_info *dbg, ir_node *block, long value) {
 100         ir_mode *mode = mode_Iu;
 101         ir_graph *irg = current_ir_graph;
 102         ir_node *res;
 103
 104         if (mode_needs_gp_reg(mode))
 105                 mode = mode_Iu;
 106         res = new_rd_arm_Mvn_i(dbg, irg, block, mode, value);
 107         be_dep_on_frame(res);
 108         return res;
 109 }
 110
 111 #define NEW_BINOP_NODE(opname, env, op1, op2) new_rd_arm_##opname(env->dbg, current_ir_graph, env->block, op1, op2, env->mode)
 112
 113 /**
 114  * Creates a possible DAG for an constant.
 115  */
 116 static ir_node *create_const_graph_value(dbg_info *dbg, ir_node *block, unsigned int value) {
 117         ir_node *result;
 118         arm_vals v, vn;
 119         int cnt;
 120         ir_mode *mode = mode_Iu;
 121
 122         arm_gen_vals_from_word(value, &v);
 123         arm_gen_vals_from_word(~value, &vn);
 124
 125         if (vn.ops < v.ops) {
 126                 /* remove bits */
 127                 result = create_mvn_node(dbg, block, arm_encode_imm_w_shift(vn.shifts[0], vn.values[0]));
 128
 129                 for (cnt = 1; cnt < vn.ops; ++cnt) {
 130                         long value = arm_encode_imm_w_shift(vn.shifts[cnt], vn.values[cnt]);
 131                         ir_node *bic_i_node = new_rd_arm_Bic_i(dbg, current_ir_graph, block, result, mode, value);
 132                         result = bic_i_node;
 133                 }
 134         }
 135         else {
 136                 /* add bits */
 137                 result = create_mov_node(dbg, block, arm_encode_imm_w_shift(v.shifts[0], v.values[0]));
 138
 139                 for (cnt = 1; cnt < v.ops; ++cnt) {
 140                         long value = arm_encode_imm_w_shift(v.shifts[cnt], v.values[cnt]);
 141                         ir_node *orr_i_node = new_rd_arm_Or_i(dbg, current_ir_graph, block, result, mode, value);
 142                         result = orr_i_node;
 143                 }
 144         }
 145         return result;
 146 }
 147
 148 /**
 149  * Create a DAG constructing a given Const.
 150  *
 151  * @param irn  a Firm const
 152  */
 153 static ir_node *create_const_graph(ir_node *irn, ir_node *block) {
 154         tarval  *tv = get_Const_tarval(irn);
 155         ir_mode *mode = get_tarval_mode(tv);
 156         int     value;
 157
 158         if (mode_is_reference(mode)) {
 159                 /* ARM is 32bit, so we can safely convert a reference tarval into Iu */
 160                 assert(get_mode_size_bits(mode) == get_mode_size_bits(mode_Iu));
 161                 tv = tarval_convert_to(tv, mode_Iu);
 162         }
 163         value = get_tarval_long(tv);
 164         return create_const_graph_value(get_irn_dbg_info(irn), block, value);
 165 }
 166
 167 /**
 168  * Create an And that will mask all upper bits
 169  */
 170 static ir_node *gen_zero_extension(dbg_info *dbg, ir_node *block, ir_node *op, int result_bits) {
 171         unsigned mask_bits = (1 << result_bits) - 1;
 172         ir_node *mask_node = create_const_graph_value(dbg, block, mask_bits);
 173         return new_rd_arm_And(dbg, current_ir_graph, block, op, mask_node, mode_Iu, ARM_SHF_NONE, 0);
 174 }
 175
 176 /**
 177  * Generate code for a sign extension.
 178  */
 179 static ir_node *gen_sign_extension(dbg_info *dbg, ir_node *block, ir_node *op, int result_bits) {
 180         ir_graph *irg   = current_ir_graph;
 181         int shift_width = 32 - result_bits;
 182         ir_node *shift_const_node = create_const_graph_value(dbg, block, shift_width);
 183         ir_node *lshift_node = new_rd_arm_Shl(dbg, irg, block, op, shift_const_node, mode_Iu);
 184         ir_node *rshift_node = new_rd_arm_Shrs(dbg, irg, block, lshift_node, shift_const_node, mode_Iu);
 185         return rshift_node;
 186 }
 187
 188 /**
 189  * Transforms a Conv node.
 190  *
 191  * @return The created ia32 Conv node
 192  */
 193 static ir_node *gen_Conv(ir_node *node) {
 194         ir_node  *block    = be_transform_node(get_nodes_block(node));
 195         ir_node  *op       = get_Conv_op(node);
 196         ir_node  *new_op   = be_transform_node(op);
 197         ir_graph *irg      = current_ir_graph;
 198         ir_mode  *src_mode = get_irn_mode(op);
 199         ir_mode  *dst_mode = get_irn_mode(node);
 200         dbg_info *dbg      = get_irn_dbg_info(node);
 201
 202         if (src_mode == dst_mode)
 203                 return new_op;
 204
 205         if (mode_is_float(src_mode) || mode_is_float(dst_mode)) {
 206                 env_cg->have_fp_insn = 1;
 207
 208                 if (USE_FPA(env_cg->isa)) {
 209                         if (mode_is_float(src_mode)) {
 210                                 if (mode_is_float(dst_mode)) {
 211                                         /* from float to float */
 212                                         return new_rd_arm_fpaMvf(dbg, irg, block, new_op, dst_mode);
 213                                 }
 214                                 else {
 215                                         /* from float to int */
 216                                         return new_rd_arm_fpaFix(dbg, irg, block, new_op, dst_mode);
 217                                 }
 218                         }
 219                         else {
 220                                 /* from int to float */
 221                                 return new_rd_arm_fpaFlt(dbg, irg, block, new_op, dst_mode);
 222                         }
 223                 }
 224                 else if (USE_VFP(env_cg->isa)) {
 225                         panic("VFP not supported yet");
 226                         return NULL;
 227                 }
 228                 else {
 229                         panic("Softfloat not supported yet");
 230                         return NULL;
 231                 }
 232         }
 233         else { /* complete in gp registers */
 234                 int src_bits = get_mode_size_bits(src_mode);
 235                 int dst_bits = get_mode_size_bits(dst_mode);
 236                 int min_bits;
 237                 ir_mode *min_mode;
 238
 239                 if (is_Load(skip_Proj(op))) {
 240                         if (src_bits == dst_bits) {
 241                                 /* kill unneccessary conv */
 242                                 return new_op;
 243                         }
 244                         /* after a load, the bit size is already converted */
 245                         src_bits = 32;
 246                 }
 247
 248                 if (src_bits == dst_bits) {
 249                         /* kill unneccessary conv */
 250                         return new_op;
 251                 } else if (dst_bits <= 32 && src_bits <= 32) {
 252                         if (src_bits < dst_bits) {
 253                                 min_bits = src_bits;
 254                                 min_mode = src_mode;
 255                         } else {
 256                                 min_bits = dst_bits;
 257                                 min_mode = dst_mode;
 258                         }
 259                         if (mode_is_signed(min_mode)) {
 260                                 return gen_sign_extension(dbg, block, new_op, min_bits);
 261                         } else {
 262                                 return gen_zero_extension(dbg, block, new_op, min_bits);
 263                         }
 264                 } else {
 265                         panic("Cannot handle Conv %+F->%+F with %d->%d bits", src_mode, dst_mode,
 266                                 src_bits, dst_bits);
 267                         return NULL;
 268                 }
 269         }
 270 }
 271
 272 /**
 273  * Return true if an operand is a shifter operand
 274  */
 275 static int is_shifter_operand(ir_node *n, arm_shift_modifier *pmod) {
 276         arm_shift_modifier mod = ARM_SHF_NONE;
 277
 278         if (is_arm_Mov(n))
 279                 mod = get_arm_shift_modifier(n);
 280
 281         *pmod = mod;
 282         if (mod != ARM_SHF_NONE) {
 283                 long v = get_arm_imm_value(n);
 284                 if (v < 32)
 285                         return (int)v;
 286         }
 287         return 0;
 288 }
 289
 290 /**
 291  * Creates an ARM Add.
 292  *
 293  * @return the created arm Add node
 294  */
 295 static ir_node *gen_Add(ir_node *node) {
 296         ir_node  *block   = be_transform_node(get_nodes_block(node));
 297         ir_node  *op1     = get_Add_left(node);
 298         ir_node  *new_op1 = be_transform_node(op1);
 299         ir_node  *op2     = get_Add_right(node);
 300         ir_node  *new_op2 = be_transform_node(op2);
 301         ir_mode  *mode    = get_irn_mode(node);
 302         ir_graph *irg     = current_ir_graph;
 303         ir_node  *new_op3;
 304         int v;
 305         arm_shift_modifier mod;
 306         dbg_info *dbg = get_irn_dbg_info(node);
 307
 308         if (mode_is_float(mode)) {
 309                 env_cg->have_fp_insn = 1;
 310                 if (USE_FPA(env_cg->isa)) {
 311                         if (is_arm_fpaMvf_i(new_op1))
 312                                 return new_rd_arm_fpaAdf_i(dbg, irg, block, new_op2, mode, get_arm_imm_value(new_op1));
 313                         if (is_arm_fpaMvf_i(new_op2))
 314                                 return new_rd_arm_fpaAdf_i(dbg, irg, block, new_op1, mode, get_arm_imm_value(new_op2));
 315                         return new_rd_arm_fpaAdf(dbg, irg, block, new_op1, new_op2, mode);
 316                 } else if (USE_VFP(env_cg->isa)) {
 317                         assert(mode != mode_E && "IEEE Extended FP not supported");
 318                         panic("VFP not supported yet");
 319                         return NULL;
 320                 }
 321                 else {
 322                         panic("Softfloat not supported yet");
 323                         return NULL;
 324                 }
 325         } else {
 326                 assert(mode_is_data(mode));
 327                 mode = mode_Iu;
 328
 329                 if (is_arm_Mov_i(new_op1))
 330                         return new_rd_arm_Add_i(dbg, irg, block, new_op2, mode, get_arm_imm_value(new_op1));
 331                 if (is_arm_Mov_i(new_op2))
 332                         return new_rd_arm_Add_i(dbg, irg, block, new_op1, mode, get_arm_imm_value(new_op2));
 333
 334                 /* check for MLA */
 335                 if (is_arm_Mul(new_op1) && get_irn_n_edges(op1) == 1) {
 336                         new_op3 = new_op2;
 337                         new_op2 = get_irn_n(new_op1, 1);
 338                         new_op1 = get_irn_n(new_op1, 0);
 339
 340                         return new_rd_arm_Mla(dbg, irg, block, new_op1, new_op2, new_op3, mode);
 341                 }
 342                 if (is_arm_Mul(new_op2) && get_irn_n_edges(op2) == 1) {
 343                         new_op3 = new_op1;
 344                         new_op1 = get_irn_n(new_op2, 0);
 345                         new_op2 = get_irn_n(new_op2, 1);
 346
 347                         return new_rd_arm_Mla(dbg, irg, block, new_op1, new_op2, new_op3, mode);
 348                 }
 349
 350                 /* is the first a shifter */
 351                 v = is_shifter_operand(new_op1, &mod);
 352                 if (v) {
 353                         new_op1 = get_irn_n(new_op1, 0);
 354                         return new_rd_arm_Add(dbg, irg, block, new_op2, new_op1, mode, mod, v);
 355                 }
 356                 /* is the second a shifter */
 357                 v = is_shifter_operand(new_op2, &mod);
 358                 if (v) {
 359                         new_op2 = get_irn_n(new_op2, 0);
 360                         return new_rd_arm_Add(dbg, irg, block, new_op1, new_op2, mode, mod, v);
 361                 }
 362
 363                 /* normal ADD */
 364                 return new_rd_arm_Add(dbg, irg, block, new_op1, new_op2, mode, ARM_SHF_NONE, 0);
 365         }
 366 }
 367
 368 /**
 369  * Creates an ARM Mul.
 370  *
 371  * @return the created arm Mul node
 372  */
 373 static ir_node *gen_Mul(ir_node *node) {
 374         ir_node  *block   = be_transform_node(get_nodes_block(node));
 375         ir_node  *op1     = get_Mul_left(node);
 376         ir_node  *new_op1 = be_transform_node(op1);
 377         ir_node  *op2     = get_Mul_right(node);
 378         ir_node  *new_op2 = be_transform_node(op2);
 379         ir_mode  *mode    = get_irn_mode(node);
 380         ir_graph *irg     = current_ir_graph;
 381         dbg_info *dbg     = get_irn_dbg_info(node);
 382
 383         if (mode_is_float(mode)) {
 384                 env_cg->have_fp_insn = 1;
 385                 if (USE_FPA(env_cg->isa)) {
 386                         if (is_arm_Mov_i(new_op1))
 387                                 return new_rd_arm_fpaMuf_i(dbg, irg, block, new_op2, mode, get_arm_imm_value(new_op1));
 388                         if (is_arm_Mov_i(new_op2))
 389                                 return new_rd_arm_fpaMuf_i(dbg, irg, block, new_op1, mode, get_arm_imm_value(new_op2));
 390                         return new_rd_arm_fpaMuf(dbg, irg, block, new_op1, new_op2, mode);
 391                 }
 392                 else if (USE_VFP(env_cg->isa)) {
 393                         assert(mode != mode_E && "IEEE Extended FP not supported");
 394                         panic("VFP not supported yet");
 395                         return NULL;
 396                 }
 397                 else {
 398                         panic("Softfloat not supported yet");
 399                         return NULL;
 400                 }
 401         }
 402         assert(mode_is_data(mode));
 403         mode = mode_Iu;
 404         return new_rd_arm_Mul(dbg, irg, block, new_op1, new_op2, mode);
 405 }
 406
 407 /**
 408  * Creates an ARM floating point Div.
 409  *
 410  * @param env   The transformation environment
 411  * @return the created arm fDiv node
 412  */
 413 static ir_node *gen_Quot(ir_node *node) {
 414         ir_node  *block   = be_transform_node(get_nodes_block(node));
 415         ir_node  *op1     = get_Quot_left(node);
 416         ir_node  *new_op1 = be_transform_node(op1);
 417         ir_node  *op2     = get_Quot_right(node);
 418         ir_node  *new_op2 = be_transform_node(op2);
 419         ir_mode  *mode    = get_irn_mode(node);
 420         dbg_info *dbg     = get_irn_dbg_info(node);
 421
 422         assert(mode != mode_E && "IEEE Extended FP not supported");
 423
 424         env_cg->have_fp_insn = 1;
 425         if (USE_FPA(env_cg->isa)) {
 426                 if (is_arm_Mov_i(new_op1))
 427                         return new_rd_arm_fpaRdf_i(dbg, current_ir_graph, block, new_op2, mode, get_arm_imm_value(new_op1));
 428                 if (is_arm_Mov_i(new_op2))
 429                         return new_rd_arm_fpaDvf_i(dbg, current_ir_graph, block, new_op1, mode, get_arm_imm_value(new_op2));
 430                 return new_rd_arm_fpaDvf(dbg, current_ir_graph, block, new_op1, new_op2, mode);
 431         } else if (USE_VFP(env_cg->isa)) {
 432                 assert(mode != mode_E && "IEEE Extended FP not supported");
 433                 panic("VFP not supported yet");
 434         }
 435         else {
 436                 panic("Softfloat not supported yet");
 437                 return NULL;
 438         }
 439 }
 440
 441 #define GEN_INT_OP(op) \
 442         ir_node  *block   = be_transform_node(get_nodes_block(node)); \
 443         ir_node  *op1     = get_ ## op ## _left(node); \
 444         ir_node  *new_op1 = be_transform_node(op1); \
 445         ir_node  *op2     = get_ ## op ## _right(node); \
 446         ir_node  *new_op2 = be_transform_node(op2); \
 447         ir_graph *irg     = current_ir_graph; \
 448         ir_mode  *mode    = mode_Iu; \
 449         dbg_info *dbg     = get_irn_dbg_info(node); \
 450         int      v; \
 451         arm_shift_modifier mod; \
 452  \
 453         if (is_arm_Mov_i(new_op1)) \
 454                 return new_rd_arm_ ## op ## _i(dbg, irg, block, new_op2, mode, get_arm_imm_value(new_op1)); \
 455         if (is_arm_Mov_i(new_op2)) \
 456                 return new_rd_arm_ ## op ## _i(dbg, irg, block, new_op1, mode, get_arm_imm_value(new_op2)); \
 457         /* is the first a shifter */ \
 458         v = is_shifter_operand(new_op1, &mod); \
 459         if (v) { \
 460                 new_op1 = get_irn_n(new_op1, 0); \
 461                 return new_rd_arm_ ## op(dbg, irg, block, new_op2, new_op1, mode, mod, v); \
 462         } \
 463         /* is the second a shifter */ \
 464         v = is_shifter_operand(new_op2, &mod); \
 465         if (v) { \
 466                 new_op2 = get_irn_n(new_op2, 0); \
 467                 return new_rd_arm_ ## op(dbg, irg, block, new_op1, new_op2, mode, mod, v); \
 468         } \
 469         /* Normal op */ \
 470         return new_rd_arm_ ## op(dbg, irg, block, new_op1, new_op2, mode, ARM_SHF_NONE, 0) \
 471
 472 /**
 473  * Creates an ARM And.
 474  *
 475  * @return the created arm And node
 476  */
 477 static ir_node *gen_And(ir_node *node) {
 478         GEN_INT_OP(And);
 479 }
 480
 481 /**
 482  * Creates an ARM Orr.
 483  *
 484  * @param env   The transformation environment
 485  * @return the created arm Or node
 486  */
 487 static ir_node *gen_Or(ir_node *node) {
 488         GEN_INT_OP(Or);
 489 }
 490
 491 /**
 492  * Creates an ARM Eor.
 493  *
 494  * @return the created arm Eor node
 495  */
 496 static ir_node *gen_Eor(ir_node *node) {
 497         GEN_INT_OP(Eor);
 498 }
 499
 500 /**
 501  * Creates an ARM Sub.
 502  *
 503  * @return the created arm Sub node
 504  */
 505 static ir_node *gen_Sub(ir_node *node) {
 506         ir_node  *block   = be_transform_node(get_nodes_block(node));
 507         ir_node  *op1     = get_Sub_left(node);
 508         ir_node  *new_op1 = be_transform_node(op1);
 509         ir_node  *op2     = get_Sub_right(node);
 510         ir_node  *new_op2 = be_transform_node(op2);
 511         ir_mode  *mode    = get_irn_mode(node);
 512         ir_graph *irg     = current_ir_graph;
 513         dbg_info *dbg     = get_irn_dbg_info(node);
 514         int      v;
 515         arm_shift_modifier mod;
 516
 517         if (mode_is_float(mode)) {
 518                 env_cg->have_fp_insn = 1;
 519                 if (USE_FPA(env_cg->isa)) {
 520                         if (is_arm_Mov_i(new_op1))
 521                                 return new_rd_arm_fpaRsf_i(dbg, irg, block, new_op2, mode, get_arm_imm_value(new_op1));
 522                         if (is_arm_Mov_i(new_op2))
 523                                 return new_rd_arm_fpaSuf_i(dbg, irg, block, new_op1, mode, get_arm_imm_value(new_op2));
 524                         return new_rd_arm_fpaSuf(dbg, irg, block, new_op1, new_op2, mode);
 525                 } else if (USE_VFP(env_cg->isa)) {
 526                         assert(mode != mode_E && "IEEE Extended FP not supported");
 527                         panic("VFP not supported yet");
 528                         return NULL;
 529                 }
 530                 else {
 531                         panic("Softfloat not supported yet");
 532                         return NULL;
 533                 }
 534         }
 535         else {
 536                 assert(mode_is_data(mode) && "unknown mode for Sub");
 537                 mode = mode_Iu;
 538
 539                 if (is_arm_Mov_i(new_op1))
 540                         return new_rd_arm_Rsb_i(dbg, irg, block, new_op2, mode, get_arm_imm_value(new_op1));
 541                 if (is_arm_Mov_i(new_op2))
 542                         return new_rd_arm_Sub_i(dbg, irg, block, new_op1, mode, get_arm_imm_value(new_op2));
 543
 544                 /* is the first a shifter */
 545                 v = is_shifter_operand(new_op1, &mod);
 546                 if (v) {
 547                         new_op1 = get_irn_n(new_op1, 0);
 548                         return new_rd_arm_Rsb(dbg, irg, block, new_op2, new_op1, mode, mod, v);
 549                 }
 550                 /* is the second a shifter */
 551                 v = is_shifter_operand(new_op2, &mod);
 552                 if (v) {
 553                         new_op2 = get_irn_n(new_op2, 0);
 554                         return new_rd_arm_Sub(dbg, irg, block, new_op1, new_op2, mode, mod, v);
 555                 }
 556                 /* normal sub */
 557                 return new_rd_arm_Sub(dbg, irg, block, new_op1, new_op2, mode, ARM_SHF_NONE, 0);
 558         }
 559 }
 560
 561 /**
 562  * Creates an ARM Shl.
 563  *
 564  * @return the created ARM Shl node
 565  */
 566 static ir_node *gen_Shl(ir_node *node) {
 567         ir_node  *block   = be_transform_node(get_nodes_block(node));
 568         ir_node  *op1     = get_Shl_left(node);
 569         ir_node  *new_op1 = be_transform_node(op1);
 570         ir_node  *op2     = get_Shl_right(node);
 571         ir_node  *new_op2 = be_transform_node(op2);
 572         ir_mode  *mode    = mode_Iu;
 573         dbg_info *dbg     = get_irn_dbg_info(node);
 574
 575         if (is_arm_Mov_i(new_op2)) {
 576                 return new_rd_arm_Mov(dbg, current_ir_graph, block, new_op1, mode, ARM_SHF_LSL, get_arm_imm_value(new_op2));
 577         }
 578         return new_rd_arm_Shl(dbg, current_ir_graph, block, new_op1, new_op2, mode);
 579 }
 580
 581 /**
 582  * Creates an ARM Shr.
 583  *
 584  * @return the created ARM Shr node
 585  */
 586 static ir_node *gen_Shr(ir_node *node) {
 587         ir_node  *block   = be_transform_node(get_nodes_block(node));
 588         ir_node  *op1     = get_Shr_left(node);
 589         ir_node  *new_op1 = be_transform_node(op1);
 590         ir_node  *op2     = get_Shr_right(node);
 591         ir_node  *new_op2 = be_transform_node(op2);
 592         ir_mode  *mode    = mode_Iu;
 593         dbg_info *dbg     = get_irn_dbg_info(node);
 594
 595         if (is_arm_Mov_i(new_op2)) {
 596                 return new_rd_arm_Mov(dbg, current_ir_graph, block, new_op1, mode, ARM_SHF_LSR, get_arm_imm_value(new_op2));
 597         }
 598         return new_rd_arm_Shr(dbg, current_ir_graph, block, new_op1, new_op2, mode);
 599 }
 600
 601 /**
 602  * Creates an ARM Shrs.
 603  *
 604  * @return the created ARM Shrs node
 605  */
 606 static ir_node *gen_Shrs(ir_node *node) {
 607         ir_node  *block   = be_transform_node(get_nodes_block(node));
 608         ir_node  *op1     = get_Shrs_left(node);
 609         ir_node  *new_op1 = be_transform_node(op1);
 610         ir_node  *op2     = get_Shrs_right(node);
 611         ir_node  *new_op2 = be_transform_node(op2);
 612         ir_mode  *mode    = mode_Iu;
 613         dbg_info *dbg     = get_irn_dbg_info(node);
 614
 615         if (is_arm_Mov_i(new_op2)) {
 616                 return new_rd_arm_Mov(dbg, current_ir_graph, block, new_op1, mode, ARM_SHF_ASR, get_arm_imm_value(new_op2));
 617         }
 618         return new_rd_arm_Shrs(dbg, current_ir_graph, block, new_op1, new_op2, mode);
 619 }
 620
 621 /**
 622  * Creates an ARM Ror.
 623  *
 624  * @return the created ARM Ror node
 625  */
 626 static ir_node *gen_Ror(ir_node *node, ir_node *op1, ir_node *op2) {
 627         ir_node  *block   = be_transform_node(get_nodes_block(node));
 628         ir_node  *new_op1 = be_transform_node(op1);
 629         ir_node  *new_op2 = be_transform_node(op2);
 630         ir_mode  *mode    = mode_Iu;
 631         dbg_info *dbg     = get_irn_dbg_info(node);
 632
 633         if (is_arm_Mov_i(new_op2)) {
 634                 return new_rd_arm_Mov(dbg, current_ir_graph, block, new_op1, mode, ARM_SHF_ROR, get_arm_imm_value(new_op2));
 635         }
 636         return new_rd_arm_Ror(dbg, current_ir_graph, block, new_op1, new_op2, mode);
 637 }
 638
 639 /**
 640  * Creates an ARM Rol.
 641  *
 642  * @return the created ARM Rol node
 643  *
 644  * Note: there is no Rol on arm, we have to use Ror
 645  */
 646 static ir_node *gen_Rol(ir_node *node, ir_node *op1, ir_node *op2) {
 647         ir_node  *block   = be_transform_node(get_nodes_block(node));
 648         ir_node  *new_op1 = be_transform_node(op1);
 649         ir_mode  *mode    = mode_Iu;
 650         dbg_info *dbg     = get_irn_dbg_info(node);
 651         ir_node  *new_op2 = be_transform_node(op2);
 652
 653         new_op2 = new_rd_arm_Rsb_i(dbg, current_ir_graph, block, new_op2, mode, 32);
 654         return new_rd_arm_Ror(dbg, current_ir_graph, block, new_op1, new_op2, mode);
 655 }
 656
 657 /**
 658  * Creates an ARM ROR from a Firm Rotl.
 659  *
 660  * @return the created ARM Ror node
 661  */
 662 static ir_node *gen_Rotl(ir_node *node) {
 663         ir_node *rotate = NULL;
 664         ir_node *op1    = get_Rotl_left(node);
 665         ir_node *op2    = get_Rotl_right(node);
 666
 667         /* Firm has only RotL, so we are looking for a right (op2)
 668            operand "-e+mode_size_bits" (it's an already modified "mode_size_bits-e",
 669            that means we can create a RotR. */
 670
 671         if (is_Add(op2)) {
 672                 ir_node *right = get_Add_right(op2);
 673                 if (is_Const(right)) {
 674                         tarval  *tv   = get_Const_tarval(right);
 675                         ir_mode *mode = get_irn_mode(node);
 676                         long     bits = get_mode_size_bits(mode);
 677                         ir_node *left = get_Add_left(op2);
 678
 679                         if (is_Minus(left) &&
 680                             tarval_is_long(tv)          &&
 681                             get_tarval_long(tv) == bits &&
 682                             bits                == 32)
 683                                 rotate = gen_Ror(node, op1, get_Minus_op(left));
 684                 }
 685         } else if (is_Sub(op2)) {
 686                 ir_node *left = get_Sub_left(op2);
 687                 if (is_Const(left)) {
 688                         tarval  *tv   = get_Const_tarval(left);
 689                         ir_mode *mode = get_irn_mode(node);
 690                         long     bits = get_mode_size_bits(mode);
 691                         ir_node *right = get_Sub_right(op2);
 692
 693                         if (tarval_is_long(tv)          &&
 694                             get_tarval_long(tv) == bits &&
 695                             bits                == 32)
 696                                 rotate = gen_Ror(node, op1, right);
 697                 }
 698         } else if (is_Const(op2)) {
 699                         tarval  *tv   = get_Const_tarval(op2);
 700                         ir_mode *mode = get_irn_mode(node);
 701                         long     bits = get_mode_size_bits(mode);
 702
 703                         if (tarval_is_long(tv) && bits == 32) {
 704                                 ir_node  *block   = be_transform_node(get_nodes_block(node));
 705                                 ir_node  *new_op1 = be_transform_node(op1);
 706                                 ir_mode  *mode    = mode_Iu;
 707                                 dbg_info *dbg     = get_irn_dbg_info(node);
 708
 709                                 bits = (bits - get_tarval_long(tv)) & 31;
 710                                 rotate = new_rd_arm_Mov(dbg, current_ir_graph, block, new_op1, mode, ARM_SHF_ROR, bits);
 711                         }
 712         }
 713
 714         if (rotate == NULL) {
 715                 rotate = gen_Rol(node, op1, op2);
 716         }
 717
 718         return rotate;
 719 }
 720
 721 /**
 722  * Transforms a Not node.
 723  *
 724  * @return the created ARM Not node
 725  */
 726 static ir_node *gen_Not(ir_node *node) {
 727         ir_node  *block   = be_transform_node(get_nodes_block(node));
 728         ir_node  *op      = get_Not_op(node);
 729         ir_node  *new_op  = be_transform_node(op);
 730         dbg_info *dbg     = get_irn_dbg_info(node);
 731         ir_mode  *mode    = mode_Iu;
 732         arm_shift_modifier mod = ARM_SHF_NONE;
 733         int      v        = is_shifter_operand(new_op, &mod);
 734
 735         if (v) {
 736                 new_op = get_irn_n(new_op, 0);
 737         }
 738         return new_rd_arm_Mvn(dbg, current_ir_graph, block, new_op, mode, mod, v);
 739 }
 740
 741 /**
 742  * Transforms an Abs node.
 743  *
 744  * @param env   The transformation environment
 745  * @return the created ARM Abs node
 746  */
 747 static ir_node *gen_Abs(ir_node *node) {
 748         ir_node  *block   = be_transform_node(get_nodes_block(node));
 749         ir_node  *op      = get_Abs_op(node);
 750         ir_node  *new_op  = be_transform_node(op);
 751         dbg_info *dbg     = get_irn_dbg_info(node);
 752         ir_mode  *mode    = get_irn_mode(node);
 753
 754         if (mode_is_float(mode)) {
 755                 env_cg->have_fp_insn = 1;
 756                 if (USE_FPA(env_cg->isa))
 757                         return new_rd_arm_fpaAbs(dbg, current_ir_graph, block, new_op, mode);
 758                 else if (USE_VFP(env_cg->isa)) {
 759                         assert(mode != mode_E && "IEEE Extended FP not supported");
 760                         panic("VFP not supported yet");
 761                 }
 762                 else {
 763                         panic("Softfloat not supported yet");
 764                 }
 765         }
 766         assert(mode_is_data(mode));
 767         mode = mode_Iu;
 768         return new_rd_arm_Abs(dbg, current_ir_graph, block, new_op, mode);
 769 }
 770
 771 /**
 772  * Transforms a Minus node.
 773  *
 774  * @return the created ARM Minus node
 775  */
 776 static ir_node *gen_Minus(ir_node *node) {
 777         ir_node  *block   = be_transform_node(get_nodes_block(node));
 778         ir_node  *op      = get_Minus_op(node);
 779         ir_node  *new_op  = be_transform_node(op);
 780         dbg_info *dbg     = get_irn_dbg_info(node);
 781         ir_mode  *mode    = get_irn_mode(node);
 782
 783         if (mode_is_float(mode)) {
 784                 env_cg->have_fp_insn = 1;
 785                 if (USE_FPA(env_cg->isa))
 786                         return new_rd_arm_fpaMvf(dbg, current_ir_graph, block, op, mode);
 787                 else if (USE_VFP(env_cg->isa)) {
 788                         assert(mode != mode_E && "IEEE Extended FP not supported");
 789                         panic("VFP not supported yet");
 790                 }
 791                 else {
 792                         panic("Softfloat not supported yet");
 793                 }
 794         }
 795         assert(mode_is_data(mode));
 796         mode = mode_Iu;
 797         return new_rd_arm_Rsb_i(dbg, current_ir_graph, block, new_op, mode, 0);
 798 }
 799
 800 /**
 801  * Transforms a Load.
 802  *
 803  * @return the created ARM Load node
 804  */
 805 static ir_node *gen_Load(ir_node *node) {
 806         ir_node  *block    = be_transform_node(get_nodes_block(node));
 807         ir_node  *ptr      = get_Load_ptr(node);
 808         ir_node  *new_ptr  = be_transform_node(ptr);
 809         ir_node  *mem      = get_Load_mem(node);
 810         ir_node  *new_mem  = be_transform_node(mem);
 811         ir_mode  *mode     = get_Load_mode(node);
 812         ir_graph *irg      = current_ir_graph;
 813         dbg_info *dbg      = get_irn_dbg_info(node);
 814         ir_node  *new_load = NULL;
 815
 816         if (mode_is_float(mode)) {
 817                 env_cg->have_fp_insn = 1;
 818                 if (USE_FPA(env_cg->isa))
 819                         new_load = new_rd_arm_fpaLdf(dbg, irg, block, new_ptr, new_mem, mode);
 820                 else if (USE_VFP(env_cg->isa)) {
 821                         assert(mode != mode_E && "IEEE Extended FP not supported");
 822                         panic("VFP not supported yet");
 823                 }
 824                 else {
 825                         panic("Softfloat not supported yet");
 826                 }
 827         }
 828         else {
 829                 assert(mode_is_data(mode) && "unsupported mode for Load");
 830
 831                 if (mode_is_signed(mode)) {
 832                         /* sign extended loads */
 833                         switch (get_mode_size_bits(mode)) {
 834                         case 8:
 835                                 new_load = new_rd_arm_Loadbs(dbg, irg, block, new_ptr, new_mem);
 836                                 break;
 837                         case 16:
 838                                 new_load = new_rd_arm_Loadhs(dbg, irg, block, new_ptr, new_mem);
 839                                 break;
 840                         case 32:
 841                                 new_load = new_rd_arm_Load(dbg, irg, block, new_ptr, new_mem);
 842                                 break;
 843                         default:
 844                                 panic("mode size not supported");
 845                         }
 846                 } else {
 847                         /* zero extended loads */
 848                         switch (get_mode_size_bits(mode)) {
 849                         case 8:
 850                                 new_load = new_rd_arm_Loadb(dbg, irg, block, new_ptr, new_mem);
 851                                 break;
 852                         case 16:
 853                                 new_load = new_rd_arm_Loadh(dbg, irg, block, new_ptr, new_mem);
 854                                 break;
 855                         case 32:
 856                                 new_load = new_rd_arm_Load(dbg, irg, block, new_ptr, new_mem);
 857                                 break;
 858                         default:
 859                                 panic("mode size not supported");
 860                         }
 861                 }
 862         }
 863         set_irn_pinned(new_load, get_irn_pinned(node));
 864
 865         /* check for special case: the loaded value might not be used */
 866         if (be_get_Proj_for_pn(node, pn_Load_res) == NULL) {
 867                 /* add a result proj and a Keep to produce a pseudo use */
 868                 ir_node *proj = new_r_Proj(irg, block, new_load, mode_Iu, pn_arm_Load_res);
 869                 be_new_Keep(arch_get_irn_reg_class(proj, -1), irg, block, 1, &proj);
 870         }
 871
 872         return new_load;
 873 }
 874
 875 /**
 876  * Transforms a Store.
 877  *
 878  * @return the created ARM Store node
 879  */
 880 static ir_node *gen_Store(ir_node *node) {
 881         ir_node  *block    = be_transform_node(get_nodes_block(node));
 882         ir_node  *ptr      = get_Store_ptr(node);
 883         ir_node  *new_ptr  = be_transform_node(ptr);
 884         ir_node  *mem      = get_Store_mem(node);
 885         ir_node  *new_mem  = be_transform_node(mem);
 886         ir_node  *val      = get_Store_value(node);
 887         ir_node  *new_val  = be_transform_node(val);
 888         ir_mode  *mode     = get_irn_mode(val);
 889         ir_graph *irg      = current_ir_graph;
 890         dbg_info *dbg      = get_irn_dbg_info(node);
 891         ir_node *new_store = NULL;
 892
 893         if (mode_is_float(mode)) {
 894                 env_cg->have_fp_insn = 1;
 895                 if (USE_FPA(env_cg->isa))
 896                         new_store = new_rd_arm_fpaStf(dbg, irg, block, new_ptr, new_val, new_mem, mode);
 897                 else if (USE_VFP(env_cg->isa)) {
 898                         assert(mode != mode_E && "IEEE Extended FP not supported");
 899                         panic("VFP not supported yet");
 900                 } else {
 901                         panic("Softfloat not supported yet");
 902                 }
 903         } else {
 904                 assert(mode_is_data(mode) && "unsupported mode for Store");
 905                 switch (get_mode_size_bits(mode)) {
 906                 case 8:
 907                         new_store = new_rd_arm_Storeb(dbg, irg, block, new_ptr, new_val, new_mem);
 908                 case 16:
 909                         new_store = new_rd_arm_Storeh(dbg, irg, block, new_ptr, new_val, new_mem);
 910                 default:
 911                         new_store = new_rd_arm_Store(dbg, irg, block, new_ptr, new_val, new_mem);
 912                 }
 913         }
 914         set_irn_pinned(new_store, get_irn_pinned(node));
 915         return new_store;
 916 }
 917
 918 /**
 919  * Transforms a Cond.
 920  *
 921  * @return the created ARM Cond node
 922  */
 923 static ir_node *gen_Cond(ir_node *node) {
 924         ir_node  *block    = be_transform_node(get_nodes_block(node));
 925         ir_node  *selector = get_Cond_selector(node);
 926         ir_graph *irg      = current_ir_graph;
 927         dbg_info *dbg      = get_irn_dbg_info(node);
 928         ir_mode  *mode     = get_irn_mode(selector);
 929
 930         if (mode == mode_b) {
 931                 /* an conditional jump */
 932                 ir_node *cmp_node = get_Proj_pred(selector);
 933                 ir_node *op1      = get_Cmp_left(cmp_node);
 934                 ir_node *new_op1  = be_transform_node(op1);
 935                 ir_node *op2      = get_Cmp_right(cmp_node);
 936
 937                 if (mode_is_float(get_irn_mode(op1))) {
 938                         ir_node *new_op2  = be_transform_node(op2);
 939                         /* floating point compare */
 940                         pn_Cmp pnc = get_Proj_proj(selector);
 941
 942                         if (pnc & pn_Cmp_Uo) {
 943                                 /* check for unordered, need cmf */
 944                                 return new_rd_arm_fpaCmfBra(dbg, irg, block, new_op1, new_op2, pnc);
 945                         }
 946                         /* Hmm: use need cmfe */
 947                         return new_rd_arm_fpaCmfeBra(dbg, irg, block, new_op1, new_op2, pnc);
 948                 } else if (is_Const(op2) && tarval_is_null(get_Const_tarval(op2))) {
 949                         /* compare with 0 */
 950                         return new_rd_arm_TstBra(dbg, irg, block, new_op1, new_op1, get_Proj_proj(selector));
 951                 } else {
 952                         /* integer compare */
 953                         ir_node *new_op2  = be_transform_node(op2);
 954                         return new_rd_arm_CmpBra(dbg, irg, block, new_op1, new_op2, get_Proj_proj(selector));
 955                 }
 956         } else {
 957                 /* SwitchJmp */
 958                 ir_node *new_op = be_transform_node(selector);
 959                 ir_node *const_graph;
 960                 ir_node *sub;
 961
 962                 ir_node *proj;
 963                 const ir_edge_t *edge;
 964                 int min = INT_MAX;
 965                 int max = INT_MIN;
 966                 int translation;
 967                 int pn;
 968                 int n_projs;
 969
 970                 foreach_out_edge(node, edge) {
 971                         proj = get_edge_src_irn(edge);
 972                         assert(is_Proj(proj) && "Only proj allowed at SwitchJmp");
 973
 974                         pn = get_Proj_proj(proj);
 975
 976                         min = pn<min ? pn : min;
 977                         max = pn>max ? pn : max;
 978                 }
 979                 translation = min;
 980                 n_projs = max - translation + 1;
 981
 982                 foreach_out_edge(node, edge) {
 983                         proj = get_edge_src_irn(edge);
 984                         assert(is_Proj(proj) && "Only proj allowed at SwitchJmp");
 985
 986                         pn = get_Proj_proj(proj) - translation;
 987                         set_Proj_proj(proj, pn);
 988                 }
 989
 990                 const_graph = create_const_graph_value(dbg, block, translation);
 991                 sub = new_rd_arm_Sub(dbg, irg, block, new_op, const_graph, mode, ARM_SHF_NONE, 0);
 992                 return new_rd_arm_SwitchJmp(dbg, irg, block, sub, n_projs, get_Cond_defaultProj(node) - translation);
 993         }
 994 }
 995
 996 /**
 997  * Returns the name of a SymConst.
 998  * @param symc  the SymConst
 999  * @return name of the SymConst
1000  */
1001 static ident *get_sc_ident(ir_node *symc) {
1002         ir_entity *ent;
1003
1004         switch (get_SymConst_kind(symc)) {
1005                 case symconst_addr_name:
1006                         return get_SymConst_name(symc);
1007
1008                 case symconst_addr_ent:
1009                         ent = get_SymConst_entity(symc);
1010                         set_entity_backend_marked(ent, 1);
1011                         return get_entity_ld_ident(ent);
1012
1013                 default:
1014                         assert(0 && "Unsupported SymConst");
1015         }
1016
1017         return NULL;
1018 }
1019
1020 static tarval *fpa_imm[3][fpa_max];
1021
1022 /**
1023  * Check, if a floating point tarval is an fpa immediate, i.e.
1024  * one of 0, 1, 2, 3, 4, 5, 10, or 0.5.
1025  */
1026 static int is_fpa_immediate(tarval *tv) {
1027         ir_mode *mode = get_tarval_mode(tv);
1028         int i, j, res = 1;
1029
1030         switch (get_mode_size_bits(mode)) {
1031         case 32:
1032                 i = 0;
1033                 break;
1034         case 64:
1035                 i = 1;
1036                 break;
1037         default:
1038                 i = 2;
1039         }
1040
1041         if (tarval_cmp(tv, get_tarval_null(mode)) & pn_Cmp_Lt) {
1042                 tv = tarval_neg(tv);
1043                 res = -1;
1044         }
1045
1046         for (j = 0; j < fpa_max; ++j) {
1047                 if (tv == fpa_imm[i][j])
1048                         return res * j;
1049         }
1050         return fpa_max;
1051 }
1052
1053 /**
1054  * Transforms a Const node.
1055  *
1056  * @return The transformed ARM node.
1057  */
1058 static ir_node *gen_Const(ir_node *node) {
1059         ir_node  *block = be_transform_node(get_nodes_block(node));
1060         ir_graph *irg = current_ir_graph;
1061         ir_mode *mode = get_irn_mode(node);
1062         dbg_info *dbg = get_irn_dbg_info(node);
1063
1064         if (mode_is_float(mode)) {
1065                 env_cg->have_fp_insn = 1;
1066                 if (USE_FPA(env_cg->isa)) {
1067                         tarval *tv = get_Const_tarval(node);
1068                         int imm = is_fpa_immediate(tv);
1069
1070                         if (imm != fpa_max) {
1071                                 if (imm > 0)
1072                                         node = new_rd_arm_fpaMvf_i(dbg, irg, block, mode, imm);
1073                                 else
1074                                         node = new_rd_arm_fpaMnf_i(dbg, irg, block, mode, -imm);
1075                         } else {
1076                                 node = new_rd_arm_fpaConst(dbg, irg, block, tv);
1077                         }
1078                         be_dep_on_frame(node);
1079                         return node;
1080                 }
1081                 else if (USE_VFP(env_cg->isa)) {
1082                         assert(mode != mode_E && "IEEE Extended FP not supported");
1083                         panic("VFP not supported yet");
1084                 }
1085                 else {
1086                         panic("Softfloat not supported yet");
1087                 }
1088         }
1089         return create_const_graph(node, block);
1090 }
1091
1092 /**
1093  * Transforms a SymConst node.
1094  *
1095  * @return The transformed ARM node.
1096  */
1097 static ir_node *gen_SymConst(ir_node *node) {
1098         ir_node  *block = be_transform_node(get_nodes_block(node));
1099         ir_mode  *mode  = mode_Iu;
1100         dbg_info *dbg   = get_irn_dbg_info(node);
1101         ir_graph *irg   = current_ir_graph;
1102         ir_node  *res;
1103
1104         res = new_rd_arm_SymConst(dbg, irg, block, mode, get_sc_ident(node));
1105         be_dep_on_frame(res);
1106         return res;
1107 }
1108
1109 /**
1110  * Transforms a CopyB node.
1111  *
1112  * @return The transformed ARM node.
1113  */
1114 static ir_node *gen_CopyB(ir_node *node) {
1115         ir_node  *block    = be_transform_node(get_nodes_block(node));
1116         ir_node  *src      = get_CopyB_src(node);
1117         ir_node  *new_src  = be_transform_node(src);
1118         ir_node  *dst      = get_CopyB_dst(node);
1119         ir_node  *new_dst  = be_transform_node(dst);
1120         ir_node  *mem      = get_CopyB_mem(node);
1121         ir_node  *new_mem  = be_transform_node(mem);
1122         ir_graph *irg      = current_ir_graph;
1123         dbg_info *dbg      = get_irn_dbg_info(node);
1124         int      size      = get_type_size_bytes(get_CopyB_type(node));
1125         ir_node  *src_copy;
1126         ir_node  *dst_copy;
1127
1128         src_copy = be_new_Copy(&arm_reg_classes[CLASS_arm_gp], irg, block, new_src);
1129         dst_copy = be_new_Copy(&arm_reg_classes[CLASS_arm_gp], irg, block, new_dst);
1130
1131         return new_rd_arm_CopyB(dbg, irg, block, dst_copy, src_copy,
1132                         new_rd_arm_EmptyReg(dbg, irg, block, mode_Iu),
1133                         new_rd_arm_EmptyReg(dbg, irg, block, mode_Iu),
1134                         new_rd_arm_EmptyReg(dbg, irg, block, mode_Iu),
1135                         new_mem, size);
1136 }
1137
1138
1139 /********************************************
1140  *  _                          _
1141  * | |                        | |
1142  * | |__   ___ _ __   ___   __| | ___  ___
1143  * | '_ \ / _ \ '_ \ / _ \ / _` |/ _ \/ __|
1144  * | |_) |  __/ | | | (_) | (_| |  __/\__ \
1145  * |_.__/ \___|_| |_|\___/ \__,_|\___||___/
1146  *
1147  ********************************************/
1148
1149 /**
1150  * Return an expanding stack offset.
1151  * Note that function is called in the transform phase
1152  * where the stack offsets are still relative regarding
1153  * the first (frame allocating) IncSP.
1154  * However this is exactly what we want because frame
1155  * access must be done relative the the fist IncSP ...
1156  */
1157 static int get_sp_expand_offset(ir_node *inc_sp) {
1158         int offset = be_get_IncSP_offset(inc_sp);
1159
1160         if (offset == BE_STACK_FRAME_SIZE_EXPAND)
1161                 return 0;
1162
1163         return offset;
1164 }
1165
1166 #if 0
1167 static ir_node *gen_StackParam(ir_node *irn) {
1168         ir_node  *block    = be_transform_node(get_nodes_block(node));
1169         ir_node   *new_op = NULL;
1170         ir_node   *noreg  = ia32_new_NoReg_gp(env->cg);
1171         ir_node   *mem    = new_rd_NoMem(env->irg);
1172         ir_node   *ptr    = get_irn_n(irn, 0);
1173         ir_entity *ent    = be_get_frame_entity(irn);
1174         ir_mode   *mode   = env->mode;
1175
1176 //      /* If the StackParam has only one user ->     */
1177 //      /* put it in the Block where the user resides */
1178 //      if (get_irn_n_edges(node) == 1) {
1179 //              env->block = get_nodes_block(get_edge_src_irn(get_irn_out_edge_first(node)));
1180 //      }
1181
1182         if (mode_is_float(mode)) {
1183                 if (USE_SSE2(env->cg))
1184                         new_op = new_rd_ia32_fLoad(env->dbg, env->irg, block, ptr, noreg, mem, mode_T);
1185                 else {
1186                         env->cg->used_x87 = 1;
1187                         new_op = new_rd_ia32_vfld(env->dbg, env->irg, block, ptr, noreg, mem, mode_T);
1188                 }
1189         }
1190         else {
1191                 new_op = new_rd_ia32_Load(env->dbg, env->irg, block, ptr, noreg, mem, mode_T);
1192         }
1193
1194         set_ia32_frame_ent(new_op, ent);
1195         set_ia32_use_frame(new_op);
1196
1197         set_ia32_am_support(new_op, ia32_am_Source);
1198         set_ia32_op_type(new_op, ia32_AddrModeS);
1199         set_ia32_am_flavour(new_op, ia32_B);
1200         set_ia32_ls_mode(new_op, mode);
1201
1202         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env->cg, env->irn));
1203
1204         return new_rd_Proj(env->dbg, env->irg, block, new_op, mode, 0);
1205 }
1206 #endif
1207
1208 /**
1209  * Transforms a FrameAddr into an ARM Add.
1210  */
1211 static ir_node *gen_be_FrameAddr(ir_node *node) {
1212         ir_node   *block  = be_transform_node(get_nodes_block(node));
1213         ir_entity *ent    = be_get_frame_entity(node);
1214         int       offset  = get_entity_offset(ent);
1215         ir_node   *op     = be_get_FrameAddr_frame(node);
1216         ir_node   *new_op = be_transform_node(op);
1217         dbg_info  *dbg    = get_irn_dbg_info(node);
1218         ir_mode   *mode   = mode_Iu;
1219         ir_node   *cnst;
1220
1221         if (be_is_IncSP(op)) {
1222                 /* BEWARE: we get an offset which is absolute from an offset that
1223                    is relative. Both must be merged */
1224                 offset += get_sp_expand_offset(op);
1225         }
1226         cnst = create_const_graph_value(dbg, block, (unsigned)offset);
1227         if (is_arm_Mov_i(cnst))
1228                 return new_rd_arm_Add_i(dbg, current_ir_graph, block, new_op, mode, get_arm_imm_value(cnst));
1229         return new_rd_arm_Add(dbg, current_ir_graph, block, new_op, cnst, mode, ARM_SHF_NONE, 0);
1230 }
1231
1232 /**
1233  * Transform a be_AddSP into an arm_AddSP. Eat up const sizes.
1234  */
1235 static ir_node *gen_be_AddSP(ir_node *node) {
1236         ir_node  *block  = be_transform_node(get_nodes_block(node));
1237         ir_node  *sz     = get_irn_n(node, be_pos_AddSP_size);
1238         ir_node  *new_sz = be_transform_node(sz);
1239         ir_node  *sp     = get_irn_n(node, be_pos_AddSP_old_sp);
1240         ir_node  *new_sp = be_transform_node(sp);
1241         ir_graph *irg    = current_ir_graph;
1242         dbg_info *dbgi   = get_irn_dbg_info(node);
1243         ir_node  *nomem  = new_NoMem();
1244         ir_node  *new_op;
1245
1246         /* ARM stack grows in reverse direction, make a SubSPandCopy */
1247         new_op = new_rd_arm_SubSPandCopy(dbgi, irg, block, new_sp, new_sz, nomem);
1248
1249         return new_op;
1250 }
1251
1252 /**
1253  * Transform a be_SubSP into an arm_SubSP. Eat up const sizes.
1254  */
1255 static ir_node *gen_be_SubSP(ir_node *node) {
1256         ir_node  *block  = be_transform_node(get_nodes_block(node));
1257         ir_node  *sz     = get_irn_n(node, be_pos_SubSP_size);
1258         ir_node  *new_sz = be_transform_node(sz);
1259         ir_node  *sp     = get_irn_n(node, be_pos_SubSP_old_sp);
1260         ir_node  *new_sp = be_transform_node(sp);
1261         ir_graph *irg    = current_ir_graph;
1262         dbg_info *dbgi   = get_irn_dbg_info(node);
1263         ir_node  *nomem  = new_NoMem();
1264         ir_node  *new_op;
1265
1266         /* ARM stack grows in reverse direction, make an AddSP */
1267         new_op = new_rd_arm_AddSP(dbgi, irg, block, new_sp, new_sz, nomem);
1268
1269         return new_op;
1270 }
1271
1272 /**
1273  * Transform a be_Copy.
1274  */
1275 static ir_node *gen_be_Copy(ir_node *node) {
1276         ir_node *result = be_duplicate_node(node);
1277         ir_mode *mode   = get_irn_mode(result);
1278
1279         if (mode_needs_gp_reg(mode)) {
1280                 set_irn_mode(node, mode_Iu);
1281         }
1282
1283         return result;
1284 }
1285
1286 /**
1287  * Transform a Proj from a Load.
1288  */
1289 static ir_node *gen_Proj_Load(ir_node *node) {
1290         ir_node  *block    = be_transform_node(get_nodes_block(node));
1291         ir_node  *load     = get_Proj_pred(node);
1292         ir_node  *new_load = be_transform_node(load);
1293         ir_graph *irg      = current_ir_graph;
1294         dbg_info *dbgi     = get_irn_dbg_info(node);
1295         long     proj      = get_Proj_proj(node);
1296
1297         /* renumber the proj */
1298         switch (get_arm_irn_opcode(new_load)) {
1299         case iro_arm_Load:
1300         case iro_arm_Loadb:
1301         case iro_arm_Loadbs:
1302         case iro_arm_Loadh:
1303         case iro_arm_Loadhs:
1304                 /* handle all gp loads equal: they have the same proj numbers. */
1305                 if (proj == pn_Load_res) {
1306                         return new_rd_Proj(dbgi, irg, block, new_load, mode_Iu, pn_arm_Load_res);
1307                 } else if (proj == pn_Load_M) {
1308                         return new_rd_Proj(dbgi, irg, block, new_load, mode_M, pn_arm_Load_M);
1309                 }
1310                 break;
1311         case iro_arm_fpaLdf:
1312                 if (proj == pn_Load_res) {
1313                         ir_mode *mode = get_Load_mode(load);
1314                         return new_rd_Proj(dbgi, irg, block, new_load, mode, pn_arm_fpaLdf_res);
1315                 } else if (proj == pn_Load_M) {
1316                         return new_rd_Proj(dbgi, irg, block, new_load, mode_M, pn_arm_fpaLdf_M);
1317                 }
1318                 break;
1319         default:
1320                 break;
1321         }
1322         panic("Unsupported Proj from Load");
1323 }
1324
1325 /**
1326  * Transform and renumber the Projs from a CopyB.
1327  */
1328 static ir_node *gen_Proj_CopyB(ir_node *node) {
1329         ir_node  *block    = be_transform_node(get_nodes_block(node));
1330         ir_node  *pred     = get_Proj_pred(node);
1331         ir_node  *new_pred = be_transform_node(pred);
1332         ir_graph *irg      = current_ir_graph;
1333         dbg_info *dbgi     = get_irn_dbg_info(node);
1334         long     proj      = get_Proj_proj(node);
1335
1336         switch(proj) {
1337         case pn_CopyB_M_regular:
1338                 if (is_arm_CopyB(new_pred)) {
1339                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_arm_CopyB_M);
1340                 }
1341                 break;
1342         default:
1343                 break;
1344         }
1345         panic("Unsupported Proj from CopyB");
1346 }
1347
1348 /**
1349  * Transform and renumber the Projs from a Quot.
1350  */
1351 static ir_node *gen_Proj_Quot(ir_node *node) {
1352         ir_node  *block    = be_transform_node(get_nodes_block(node));
1353         ir_node  *pred     = get_Proj_pred(node);
1354         ir_node  *new_pred = be_transform_node(pred);
1355         ir_graph *irg      = current_ir_graph;
1356         dbg_info *dbgi     = get_irn_dbg_info(node);
1357         ir_mode  *mode     = get_irn_mode(node);
1358         long     proj      = get_Proj_proj(node);
1359
1360         switch (proj) {
1361         case pn_Quot_M:
1362                 if (is_arm_fpaDvf(new_pred) || is_arm_fpaDvf_i(new_pred)) {
1363                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_arm_fpaDvf_M);
1364                 } else if (is_arm_fpaRdf(new_pred) || is_arm_fpaRdf_i(new_pred)) {
1365                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_arm_fpaRdf_M);
1366                 } else if (is_arm_fpaFdv(new_pred) || is_arm_fpaFdv_i(new_pred)) {
1367                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_arm_fpaFdv_M);
1368                 } else if (is_arm_fpaFrd(new_pred) || is_arm_fpaFrd_i(new_pred)) {
1369                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_arm_fpaFrd_M);
1370                 }
1371                 break;
1372         case pn_Quot_res:
1373                 if (is_arm_fpaDvf(new_pred) || is_arm_fpaDvf_i(new_pred)) {
1374                         return new_rd_Proj(dbgi, irg, block, new_pred, mode, pn_arm_fpaDvf_res);
1375                 } else if (is_arm_fpaRdf(new_pred) || is_arm_fpaRdf_i(new_pred)) {
1376                         return new_rd_Proj(dbgi, irg, block, new_pred, mode, pn_arm_fpaRdf_res);
1377                 } else if (is_arm_fpaFdv(new_pred) || is_arm_fpaFdv_i(new_pred)) {
1378                         return new_rd_Proj(dbgi, irg, block, new_pred, mode, pn_arm_fpaFdv_res);
1379                 } else if (is_arm_fpaFrd(new_pred) || is_arm_fpaFrd_i(new_pred)) {
1380                         return new_rd_Proj(dbgi, irg, block, new_pred, mode, pn_arm_fpaFrd_res);
1381                 }
1382                 break;
1383         default:
1384                 break;
1385         }
1386         panic("Unsupported Proj from Quot");
1387 }
1388
1389 /**
1390  * Transform the Projs of a be_AddSP.
1391  */
1392 static ir_node *gen_Proj_be_AddSP(ir_node *node) {
1393         ir_node  *block    = be_transform_node(get_nodes_block(node));
1394         ir_node  *pred     = get_Proj_pred(node);
1395         ir_node  *new_pred = be_transform_node(pred);
1396         ir_graph *irg      = current_ir_graph;
1397         dbg_info *dbgi     = get_irn_dbg_info(node);
1398         long     proj      = get_Proj_proj(node);
1399
1400         if (proj == pn_be_AddSP_sp) {
1401                 ir_node *res = new_rd_Proj(dbgi, irg, block, new_pred, mode_Iu,
1402                                            pn_arm_SubSPandCopy_stack);
1403                 arch_set_irn_register(env_cg->arch_env, res, &arm_gp_regs[REG_SP]);
1404                 return res;
1405         } else if(proj == pn_be_AddSP_res) {
1406                 return new_rd_Proj(dbgi, irg, block, new_pred, mode_Iu,
1407                                    pn_arm_SubSPandCopy_addr);
1408         } else if (proj == pn_be_AddSP_M) {
1409                 return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_arm_SubSPandCopy_M);
1410         }
1411         panic("Unsupported Proj from AddSP");
1412 }
1413
1414 /**
1415  * Transform the Projs of a be_SubSP.
1416  */
1417 static ir_node *gen_Proj_be_SubSP(ir_node *node) {
1418         ir_node  *block    = be_transform_node(get_nodes_block(node));
1419         ir_node  *pred     = get_Proj_pred(node);
1420         ir_node  *new_pred = be_transform_node(pred);
1421         ir_graph *irg      = current_ir_graph;
1422         dbg_info *dbgi     = get_irn_dbg_info(node);
1423         long     proj      = get_Proj_proj(node);
1424
1425         if (proj == pn_be_SubSP_sp) {
1426                 ir_node *res = new_rd_Proj(dbgi, irg, block, new_pred, mode_Iu,
1427                                            pn_arm_AddSP_stack);
1428                 arch_set_irn_register(env_cg->arch_env, res, &arm_gp_regs[REG_SP]);
1429                 return res;
1430         } else if (proj == pn_be_SubSP_M) {
1431                 return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_arm_AddSP_M);
1432         }
1433         panic("Unsupported Proj from SubSP");
1434 }
1435
1436 /**
1437  * Transform the Projs from a Cmp.
1438  */
1439 static ir_node *gen_Proj_Cmp(ir_node *node) {
1440         (void) node;
1441         panic("Mux NYI");
1442 }
1443
1444
1445 /**
1446  * Transform the Thread Local Storage Proj.
1447  */
1448 static ir_node *gen_Proj_tls(ir_node *node) {
1449         ir_node  *block = be_transform_node(get_nodes_block(node));
1450         ir_graph *irg   = current_ir_graph;
1451         dbg_info *dbgi  = NULL;
1452
1453         return new_rd_arm_LdTls(dbgi, irg, block, mode_Iu);
1454 }
1455
1456 /**
1457  * Transform a Proj node.
1458  */
1459 static ir_node *gen_Proj(ir_node *node) {
1460         ir_graph *irg  = current_ir_graph;
1461         dbg_info *dbgi = get_irn_dbg_info(node);
1462         ir_node  *pred = get_Proj_pred(node);
1463         long     proj  = get_Proj_proj(node);
1464
1465         if (is_Store(pred)) {
1466                 if (proj == pn_Store_M) {
1467                         return be_transform_node(pred);
1468                 } else {
1469                         panic("Unsupported Proj from Store");
1470                 }
1471         } else if (is_Load(pred)) {
1472                 return gen_Proj_Load(node);
1473         } else if (is_CopyB(pred)) {
1474                 return gen_Proj_CopyB(node);
1475         } else if (is_Quot(pred)) {
1476                 return gen_Proj_Quot(node);
1477         } else if (be_is_SubSP(pred)) {
1478                 return gen_Proj_be_SubSP(node);
1479         } else if (be_is_AddSP(pred)) {
1480                 return gen_Proj_be_AddSP(node);
1481         } else if (is_Cmp(pred)) {
1482                 return gen_Proj_Cmp(node);
1483         } else if (is_Start(pred)) {
1484                 if (proj == pn_Start_X_initial_exec) {
1485                         ir_node *block = get_nodes_block(pred);
1486                         ir_node *jump;
1487
1488                         /* we exchange the ProjX with a jump */
1489                         block = be_transform_node(block);
1490                         jump  = new_rd_Jmp(dbgi, irg, block);
1491                         return jump;
1492                 }
1493                 if (node == get_irg_anchor(irg, anchor_tls)) {
1494                         return gen_Proj_tls(node);
1495                 }
1496         } else {
1497                 ir_node *new_pred = be_transform_node(pred);
1498                 ir_mode *mode     = get_irn_mode(node);
1499                 if (mode_needs_gp_reg(mode)) {
1500                         ir_node *block    = be_transform_node(get_nodes_block(node));
1501                         ir_node *new_proj = new_r_Proj(irg, block, new_pred, mode_Iu,
1502                                                        get_Proj_proj(node));
1503 #ifdef DEBUG_libfirm
1504                         new_proj->node_nr = node->node_nr;
1505 #endif
1506                         return new_proj;
1507                 }
1508         }
1509
1510         return be_duplicate_node(node);
1511 }
1512
1513 typedef ir_node *(*create_const_node_func)(dbg_info *db, ir_graph *irg, ir_node *block);
1514
1515 static INLINE ir_node *create_const(ir_node **place,
1516                                     create_const_node_func func,
1517                                     const arch_register_t* reg)
1518 {
1519         ir_node *block, *res;
1520
1521         if (*place != NULL)
1522                 return *place;
1523
1524         block = get_irg_start_block(env_cg->irg);
1525         res = func(NULL, env_cg->irg, block);
1526         arch_set_irn_register(env_cg->arch_env, res, reg);
1527         *place = res;
1528
1529         add_irn_dep(get_irg_end(env_cg->irg), res);
1530         return res;
1531 }
1532
1533 static ir_node *arm_new_Unknown_gp(void) {
1534         return create_const(&env_cg->unknown_gp, new_rd_arm_Unknown_GP,
1535                             &arm_gp_regs[REG_GP_UKNWN]);
1536 }
1537
1538 static ir_node *arm_new_Unknown_fpa(void) {
1539         return create_const(&env_cg->unknown_fpa, new_rd_arm_Unknown_FPA,
1540                             &arm_fpa_regs[REG_FPA_UKNWN]);
1541 }
1542
1543 /**
1544  * This function just sets the register for the Unknown node
1545  * as this is not done during register allocation because Unknown
1546  * is an "ignore" node.
1547  */
1548 static ir_node *gen_Unknown(ir_node *node) {
1549         ir_mode *mode = get_irn_mode(node);
1550         if (mode_is_float(mode)) {
1551                 if (USE_FPA(env_cg->isa))
1552                         return arm_new_Unknown_fpa();
1553                 else if (USE_VFP(env_cg->isa))
1554                         panic("VFP not supported yet");
1555                 else
1556                         panic("Softfloat not supported yet");
1557         } else if (mode_needs_gp_reg(mode)) {
1558                 return arm_new_Unknown_gp();
1559         } else {
1560                 assert(0 && "unsupported Unknown-Mode");
1561         }
1562
1563         return NULL;
1564 }
1565
1566 /**
1567  * Change some phi modes
1568  */
1569 static ir_node *gen_Phi(ir_node *node) {
1570         ir_node  *block = be_transform_node(get_nodes_block(node));
1571         ir_graph *irg   = current_ir_graph;
1572         dbg_info *dbgi  = get_irn_dbg_info(node);
1573         ir_mode  *mode  = get_irn_mode(node);
1574         ir_node  *phi;
1575
1576         if (mode_needs_gp_reg(mode)) {
1577                 /* we shouldn't have any 64bit stuff around anymore */
1578                 assert(get_mode_size_bits(mode) <= 32);
1579                 /* all integer operations are on 32bit registers now */
1580                 mode = mode_Iu;
1581         }
1582
1583         /* phi nodes allow loops, so we use the old arguments for now
1584          * and fix this later */
1585         phi = new_ir_node(dbgi, irg, block, op_Phi, mode, get_irn_arity(node), get_irn_in(node) + 1);
1586         copy_node_attr(node, phi);
1587         be_duplicate_deps(node, phi);
1588
1589         be_enqueue_preds(node);
1590
1591         return phi;
1592 }
1593
1594 /*********************************************************
1595  *                  _             _      _
1596  *                 (_)           | |    (_)
1597  *  _ __ ___   __ _ _ _ __     __| |_ __ ___   _____ _ __
1598  * | '_ ` _ \ / _` | | '_ \   / _` | '__| \ \ / / _ \ '__|
1599  * | | | | | | (_| | | | | | | (_| | |  | |\ V /  __/ |
1600  * |_| |_| |_|\__,_|_|_| |_|  \__,_|_|  |_| \_/ \___|_|
1601  *
1602  *********************************************************/
1603
1604 /**
1605  * the BAD transformer.
1606  */
1607 static ir_node *bad_transform(ir_node *irn) {
1608         panic("ARM backend: Not implemented: %+F", irn);
1609         return irn;
1610 }
1611
1612 /**
1613  * Set a node emitter. Make it a bit more type safe.
1614  */
1615 static INLINE void set_transformer(ir_op *op, be_transform_func arm_transform_func) {
1616         op->ops.generic = (op_func)arm_transform_func;
1617 }
1618
1619 /**
1620  * Enters all transform functions into the generic pointer
1621  */
1622 static void arm_register_transformers(void) {
1623         ir_op *op_Max, *op_Min, *op_Mulh;
1624
1625         /* first clear the generic function pointer for all ops */
1626         clear_irp_opcodes_generic_func();
1627
1628 #define GEN(a)     set_transformer(op_##a, gen_##a)
1629 #define BAD(a)     set_transformer(op_##a, bad_transform)
1630
1631         GEN(Add);
1632         GEN(Sub);
1633         GEN(Mul);
1634         GEN(And);
1635         GEN(Or);
1636         GEN(Eor);
1637
1638         GEN(Shl);
1639         GEN(Shr);
1640         GEN(Shrs);
1641         GEN(Rotl);
1642
1643         GEN(Quot);
1644
1645         /* should be lowered */
1646         BAD(Div);
1647         BAD(Mod);
1648         BAD(DivMod);
1649
1650         GEN(Minus);
1651         GEN(Conv);
1652         GEN(Abs);
1653         GEN(Not);
1654
1655         GEN(Load);
1656         GEN(Store);
1657         GEN(Cond);
1658
1659         BAD(ASM);       /* unsupported yet */
1660         GEN(CopyB);
1661         BAD(Mux);       /* unsupported yet */
1662         GEN(Proj);
1663         GEN(Phi);
1664
1665         GEN(Const);
1666         GEN(SymConst);
1667
1668         /* we should never see these nodes */
1669         BAD(Raise);
1670         BAD(Sel);
1671         BAD(InstOf);
1672         BAD(Cast);
1673         BAD(Free);
1674         BAD(Tuple);
1675         BAD(Id);
1676         //BAD(Bad);
1677         BAD(Confirm);
1678         BAD(Filter);
1679         BAD(CallBegin);
1680         BAD(EndReg);
1681         BAD(EndExcept);
1682
1683         /* handle generic backend nodes */
1684         GEN(be_FrameAddr);
1685         //GEN(be_Call);
1686         //GEN(be_Return);
1687         GEN(be_AddSP);
1688         GEN(be_SubSP);
1689         GEN(be_Copy);
1690
1691         /* set the register for all Unknown nodes */
1692         GEN(Unknown);
1693
1694         op_Max = get_op_Max();
1695         if (op_Max)
1696                 BAD(Max);       /* unsupported yet */
1697         op_Min = get_op_Min();
1698         if (op_Min)
1699                 BAD(Min);       /* unsupported yet */
1700         op_Mulh = get_op_Mulh();
1701         if (op_Mulh)
1702                 BAD(Mulh);      /* unsupported yet */
1703
1704 #undef GEN
1705 #undef BAD
1706 }
1707
1708 /**
1709  * Pre-transform all unknown nodes.
1710  */
1711 static void arm_pretransform_node(void)
1712 {
1713         arm_code_gen_t *cg = env_cg;
1714
1715         cg->unknown_gp  = be_pre_transform_node(cg->unknown_gp);
1716         cg->unknown_fpa = be_pre_transform_node(cg->unknown_fpa);
1717 }
1718
1719 /**
1720  * Initialize fpa Immediate support.
1721  */
1722 static void arm_init_fpa_immediate(void) {
1723         /* 0, 1, 2, 3, 4, 5, 10, or 0.5. */
1724         fpa_imm[0][fpa_null]  = get_tarval_null(mode_F);
1725         fpa_imm[0][fpa_one]   = get_tarval_one(mode_F);
1726         fpa_imm[0][fpa_two]   = new_tarval_from_str("2", 1, mode_F);
1727         fpa_imm[0][fpa_three] = new_tarval_from_str("3", 1, mode_F);
1728         fpa_imm[0][fpa_four]  = new_tarval_from_str("4", 1, mode_F);
1729         fpa_imm[0][fpa_five]  = new_tarval_from_str("5", 1, mode_F);
1730         fpa_imm[0][fpa_ten]   = new_tarval_from_str("10", 2, mode_F);
1731         fpa_imm[0][fpa_half]  = new_tarval_from_str("0.5", 3, mode_F);
1732
1733         fpa_imm[1][fpa_null]  = get_tarval_null(mode_D);
1734         fpa_imm[1][fpa_one]   = get_tarval_one(mode_D);
1735         fpa_imm[1][fpa_two]   = new_tarval_from_str("2", 1, mode_D);
1736         fpa_imm[1][fpa_three] = new_tarval_from_str("3", 1, mode_D);
1737         fpa_imm[1][fpa_four]  = new_tarval_from_str("4", 1, mode_D);
1738         fpa_imm[1][fpa_five]  = new_tarval_from_str("5", 1, mode_D);
1739         fpa_imm[1][fpa_ten]   = new_tarval_from_str("10", 2, mode_D);
1740         fpa_imm[1][fpa_half]  = new_tarval_from_str("0.5", 3, mode_D);
1741
1742         fpa_imm[2][fpa_null]  = get_tarval_null(mode_E);
1743         fpa_imm[2][fpa_one]   = get_tarval_one(mode_E);
1744         fpa_imm[2][fpa_two]   = new_tarval_from_str("2", 1, mode_E);
1745         fpa_imm[2][fpa_three] = new_tarval_from_str("3", 1, mode_E);
1746         fpa_imm[2][fpa_four]  = new_tarval_from_str("4", 1, mode_E);
1747         fpa_imm[2][fpa_five]  = new_tarval_from_str("5", 1, mode_E);
1748         fpa_imm[2][fpa_ten]   = new_tarval_from_str("10", 2, mode_E);
1749         fpa_imm[2][fpa_half]  = new_tarval_from_str("0.5", 3, mode_E);
1750 }
1751
1752 /**
1753  * Transform a Firm graph into an ARM graph.
1754  */
1755 void arm_transform_graph(arm_code_gen_t *cg) {
1756         static int imm_initialized = 0;
1757
1758         if (! imm_initialized) {
1759                 arm_init_fpa_immediate();
1760                 imm_initialized = 1;
1761         }
1762         arm_register_transformers();
1763         env_cg = cg;
1764         be_transform_graph(cg->birg, arm_pretransform_node);
1765 }
1766
1767 void arm_init_transform(void) {
1768         // FIRM_DBG_REGISTER(dbg, "firm.be.arm.transform");
1769 }