nsz Git - libfirm/blob - ir/be/arm/arm_transform.c

   1 /*
   2  * Copyright (C) 1995-2007 University of Karlsruhe.  All right reserved.
   3  *
   4  * This file is part of libFirm.
   5  *
   6  * This file may be distributed and/or modified under the terms of the
   7  * GNU General Public License version 2 as published by the Free Software
   8  * Foundation and appearing in the file LICENSE.GPL included in the
   9  * packaging of this file.
  10  *
  11  * Licensees holding valid libFirm Professional Edition licenses may use
  12  * this file in accordance with the libFirm Commercial License.
  13  * Agreement provided with the Software.
  14  *
  15  * This file is provided AS IS with NO WARRANTY OF ANY KIND, INCLUDING THE
  16  * WARRANTY OF DESIGN, MERCHANTABILITY AND FITNESS FOR A PARTICULAR
  17  * PURPOSE.
  18  */
  19
  20 /**
  21  * @file
  22  * @brief   The codegenerator (transform FIRM into arm FIRM)
  23  * @author  Oliver Richter, Tobias Gneist, Michael Beck
  24  * @version $Id$
  25  */
  26 #ifdef HAVE_CONFIG_H
  27 #include "config.h"
  28 #endif
  29
  30 #include "irnode_t.h"
  31 #include "irgraph_t.h"
  32 #include "irmode_t.h"
  33 #include "irgmod.h"
  34 #include "iredges.h"
  35 #include "irvrfy.h"
  36 #include "ircons.h"
  37 #include "irprintf.h"
  38 #include "dbginfo.h"
  39 #include "iropt_t.h"
  40 #include "debug.h"
  41 #include "error.h"
  42
  43 #include "../benode_t.h"
  44 #include "../beirg_t.h"
  45 #include "../betranshlp.h"
  46 #include "bearch_arm_t.h"
  47
  48 #include "arm_nodes_attr.h"
  49 #include "archop.h"
  50 #include "arm_transform.h"
  51 #include "arm_new_nodes.h"
  52 #include "arm_map_regs.h"
  53
  54 #include "gen_arm_regalloc_if.h"
  55
  56 #include <limits.h>
  57
  58
  59 /** hold the current code generator during transformation */
  60 static arm_code_gen_t *env_cg;
  61
  62 extern ir_op *get_op_Mulh(void);
  63
  64
  65 /****************************************************************************************************
  66  *                  _        _                        __                           _   _
  67  *                 | |      | |                      / _|                         | | (_)
  68  *  _ __   ___   __| | ___  | |_ _ __ __ _ _ __  ___| |_ ___  _ __ _ __ ___   __ _| |_ _  ___  _ __
  69  * | '_ \ / _ \ / _` |/ _ \ | __| '__/ _` | '_ \/ __|  _/ _ \| '__| '_ ` _ \ / _` | __| |/ _ \| '_ \
  70  * | | | | (_) | (_| |  __/ | |_| | | (_| | | | \__ \ || (_) | |  | | | | | | (_| | |_| | (_) | | | |
  71  * |_| |_|\___/ \__,_|\___|  \__|_|  \__,_|_| |_|___/_| \___/|_|  |_| |_| |_|\__,_|\__|_|\___/|_| |_|
  72  *
  73  ****************************************************************************************************/
  74
  75 static INLINE int mode_needs_gp_reg(ir_mode *mode) {
  76         return mode_is_int(mode) || mode_is_character(mode) || mode_is_reference(mode);
  77 }
  78
  79 typedef struct vals_ {
  80         int ops;
  81         unsigned char values[4];
  82         unsigned char shifts[4];
  83 } vals;
  84
  85 /** Execute ROL. */
  86 static unsigned do_rol(unsigned v, unsigned rol) {
  87         return (v << rol) | (v >> (32 - rol));
  88 }
  89
  90 /**
  91  * construct 8bit values and rot amounts for a value
  92  */
  93 static void gen_vals_from_word(unsigned int value, vals *result)
  94 {
  95         int initial = 0;
  96
  97         memset(result, 0, sizeof(*result));
  98
  99         /* special case: we prefer shift amount 0 */
 100         if (value < 0x100) {
 101                 result->values[0] = value;
 102                 result->ops       = 1;
 103                 return;
 104         }
 105
 106         while (value != 0) {
 107                 if (value & 0xFF) {
 108                         unsigned v = do_rol(value, 8) & 0xFFFFFF;
 109                         int shf = 0;
 110                         for (;;) {
 111                                 if ((v & 3) != 0)
 112                                         break;
 113                                 shf += 2;
 114                                 v >>= 2;
 115                         }
 116                         v  &= 0xFF;
 117                         shf = (initial + shf - 8) & 0x1F;
 118                         result->values[result->ops] = v;
 119                         result->shifts[result->ops] = shf;
 120                         ++result->ops;
 121
 122                         value ^= do_rol(v, shf) >> initial;
 123                 }
 124                 else {
 125                         value >>= 8;
 126                         initial += 8;
 127                 }
 128         }
 129 }
 130
 131 /**
 132  * Creates a arm_Const node.
 133  */
 134 static ir_node *create_const_node(be_abi_irg_t *abi, dbg_info *dbg, ir_node *block, long value) {
 135         ir_mode *mode  = mode_Iu;
 136         tarval   *tv   = new_tarval_from_long(value, mode);
 137         ir_node *res;
 138
 139         if (mode_needs_gp_reg(mode))
 140                 mode = mode_Iu;
 141         res = new_rd_arm_Mov_i(dbg, current_ir_graph, block, mode, tv);
 142         /* ensure the const is schedules AFTER the barrier */
 143         add_irn_dep(res, be_abi_get_start_barrier(abi));
 144         return res;
 145 }
 146
 147 /**
 148  * Creates a arm_Const_Neg node.
 149  */
 150 static ir_node *create_const_neg_node(be_abi_irg_t *abi, dbg_info *dbg, ir_node *block, long value) {
 151         ir_mode *mode = mode_Iu;
 152         tarval  *tv   = new_tarval_from_long(value, mode);
 153         ir_node *res;
 154
 155         if (mode_needs_gp_reg(mode))
 156                 mode = mode_Iu;
 157         res = new_rd_arm_Mvn_i(dbg, current_ir_graph, block, mode, tv);
 158         add_irn_dep(res, be_abi_get_start_barrier(abi));
 159         /* ensure the const is schedules AFTER the barrier */
 160         return res;
 161 }
 162
 163 #define NEW_BINOP_NODE(opname, env, op1, op2) new_rd_arm_##opname(env->dbg, current_ir_graph, env->block, op1, op2, env->mode)
 164
 165 /**
 166  * Encodes an immediate with shifter operand
 167  */
 168 static unsigned int arm_encode_imm_w_shift(unsigned int shift, unsigned int immediate) {
 169         return immediate | ((shift>>1)<<8);
 170 }
 171
 172 /**
 173  * Decode an immediate with shifter operand
 174  */
 175 unsigned int arm_decode_imm_w_shift(tarval *tv) {
 176         unsigned l = get_tarval_long(tv);
 177         unsigned rol = (l & ~0xFF) >> 7;
 178
 179         return do_rol(l & 0xFF, rol);
 180 }
 181
 182 /**
 183  * Creates a possible DAG for an constant.
 184  */
 185 static ir_node *create_const_graph_value(be_abi_irg_t *abi, dbg_info *dbg, ir_node *block, unsigned int value) {
 186         ir_node *result;
 187         vals v, vn;
 188         int cnt;
 189         ir_mode *mode = mode_Iu;
 190
 191         gen_vals_from_word(value, &v);
 192         gen_vals_from_word(~value, &vn);
 193
 194         if (vn.ops < v.ops) {
 195                 /* remove bits */
 196                 result = create_const_neg_node(abi, dbg, block, arm_encode_imm_w_shift(vn.shifts[0], vn.values[0]));
 197
 198                 for (cnt = 1; cnt < vn.ops; ++cnt) {
 199                         tarval *tv = new_tarval_from_long(arm_encode_imm_w_shift(vn.shifts[cnt], vn.values[cnt]), mode);
 200                         ir_node *bic_i_node = new_rd_arm_Bic_i(dbg, current_ir_graph, block, result, mode, tv);
 201                         result = bic_i_node;
 202                 }
 203         }
 204         else {
 205                 /* add bits */
 206                 result = create_const_node(abi, dbg, block, arm_encode_imm_w_shift(v.shifts[0], v.values[0]));
 207
 208                 for (cnt = 1; cnt < v.ops; ++cnt) {
 209                         tarval *tv = new_tarval_from_long(arm_encode_imm_w_shift(v.shifts[cnt], v.values[cnt]), mode);
 210                         ir_node *orr_i_node = new_rd_arm_Or_i(dbg, current_ir_graph, block, result, mode, tv);
 211                         result = orr_i_node;
 212                 }
 213         }
 214         return result;
 215 }
 216
 217 /**
 218  * Create a DAG constructing a given Const.
 219  *
 220  * @param irn  a Firm const
 221  */
 222 static ir_node *create_const_graph(be_abi_irg_t *abi, ir_node *irn, ir_node *block) {
 223         tarval  *tv = get_Const_tarval(irn);
 224         ir_mode *mode = get_tarval_mode(tv);
 225         int     value;
 226
 227         if (mode_is_reference(mode)) {
 228                 /* ARM is 32bit, so we can safely convert a reference tarval into Iu */
 229                 assert(get_mode_size_bits(mode) == get_mode_size_bits(mode_Iu));
 230                 tv = tarval_convert_to(tv, mode_Iu);
 231         }
 232         value = get_tarval_long(tv);
 233         return create_const_graph_value(abi, get_irn_dbg_info(irn), block, value);
 234 }
 235
 236 /**
 237  * Create an And that will mask all upper bits
 238  */
 239 static ir_node *gen_zero_extension(be_abi_irg_t *abi, dbg_info *dbg, ir_node *block, ir_node *op, int result_bits) {
 240         unsigned mask_bits = (1 << result_bits) - 1;
 241         ir_node *mask_node = create_const_graph_value(abi, dbg, block, mask_bits);
 242         return new_rd_arm_And(dbg, current_ir_graph, block, op, mask_node, mode_Iu, ARM_SHF_NONE, NULL);
 243 }
 244
 245 /**
 246  * Generate code for a sign extension.
 247  */
 248 static ir_node *gen_sign_extension(be_abi_irg_t *abi, dbg_info *dbg, ir_node *block, ir_node *op, int result_bits) {
 249         ir_graph *irg   = current_ir_graph;
 250         int shift_width = 32 - result_bits;
 251         ir_node *shift_const_node = create_const_graph_value(abi, dbg, block, shift_width);
 252         ir_node *lshift_node = new_rd_arm_Shl(dbg, irg, block, op, shift_const_node, mode_Iu);
 253         ir_node *rshift_node = new_rd_arm_Shrs(dbg, irg, block, lshift_node, shift_const_node, mode_Iu);
 254         return rshift_node;
 255 }
 256
 257 /**
 258  * Transforms a Conv node.
 259  *
 260  * @return The created ia32 Conv node
 261  */
 262 static ir_node *gen_Conv(ir_node *node) {
 263         ir_node  *block    = be_transform_node(get_nodes_block(node));
 264         ir_node  *op       = get_Conv_op(node);
 265         ir_node  *new_op   = be_transform_node(op);
 266         ir_graph *irg      = current_ir_graph;
 267         ir_mode  *src_mode = get_irn_mode(op);
 268         ir_mode  *dst_mode = get_irn_mode(node);
 269         dbg_info *dbg      = get_irn_dbg_info(node);
 270
 271         if (src_mode == dst_mode)
 272                 return new_op;
 273
 274         if (mode_is_float(src_mode) || mode_is_float(dst_mode)) {
 275                 env_cg->have_fp_insn = 1;
 276
 277                 if (USE_FPA(env_cg->isa)) {
 278                         if (mode_is_float(src_mode)) {
 279                                 if (mode_is_float(dst_mode)) {
 280                                         /* from float to float */
 281                                         return new_rd_arm_fpaMov(dbg, irg, block, new_op, dst_mode);
 282                                 }
 283                                 else {
 284                                         /* from float to int */
 285                                         return new_rd_arm_fpaFix(dbg, irg, block, new_op, dst_mode);
 286                                 }
 287                         }
 288                         else {
 289                                 /* from int to float */
 290                                 return new_rd_arm_fpaFlt(dbg, irg, block, new_op, dst_mode);
 291                         }
 292                 }
 293                 else if (USE_VFP(env_cg->isa)) {
 294                         panic("VFP not supported yet\n");
 295                         return NULL;
 296                 }
 297                 else {
 298                         panic("Softfloat not supported yet\n");
 299                         return NULL;
 300                 }
 301         }
 302         else { /* complete in gp registers */
 303                 int src_bits = get_mode_size_bits(src_mode);
 304                 int dst_bits = get_mode_size_bits(dst_mode);
 305                 int min_bits;
 306                 ir_mode *min_mode;
 307
 308                 if (is_Load(skip_Proj(op))) {
 309                         if (src_bits == dst_bits) {
 310                                 /* kill unneccessary conv */
 311                                 return new_op;
 312                         }
 313                         /* after a load, the bit size is already converted */
 314                         src_bits = 32;
 315                 }
 316
 317                 if (src_bits == dst_bits) {
 318                         /* kill unneccessary conv */
 319                         return new_op;
 320                 } else if (dst_bits <= 32 && src_bits <= 32) {
 321                         if (src_bits < dst_bits) {
 322                                 min_bits = src_bits;
 323                                 min_mode = src_mode;
 324                         } else {
 325                                 min_bits = dst_bits;
 326                                 min_mode = dst_mode;
 327                         }
 328                         if (mode_is_signed(min_mode)) {
 329                                 return gen_sign_extension(env_cg->birg->abi, dbg, block, new_op, min_bits);
 330                         } else {
 331                                 return gen_zero_extension(env_cg->birg->abi, dbg, block, new_op, min_bits);
 332                         }
 333                 } else {
 334                         panic("Cannot handle Conv %+F->%+F with %d->%d bits\n", src_mode, dst_mode,
 335                                 src_bits, dst_bits);
 336                         return NULL;
 337                 }
 338         }
 339 }
 340
 341 /**
 342  * Return true if an operand is a shifter operand
 343  */
 344 static int is_shifter_operand(ir_node *n, arm_shift_modifier *pmod) {
 345         arm_shift_modifier mod = ARM_SHF_NONE;
 346
 347         if (is_arm_Mov(n))
 348                 mod = get_arm_shift_modifier(n);
 349
 350         *pmod = mod;
 351         if (mod != ARM_SHF_NONE) {
 352                 long v = get_tarval_long(get_arm_value(n));
 353                 if (v < 32)
 354                         return (int)v;
 355         }
 356         return 0;
 357 }
 358
 359 /**
 360  * Creates an ARM Add.
 361  *
 362  * @return the created arm Add node
 363  */
 364 static ir_node *gen_Add(ir_node *node) {
 365         ir_node  *block   = be_transform_node(get_nodes_block(node));
 366         ir_node  *op1     = get_Add_left(node);
 367         ir_node  *new_op1 = be_transform_node(op1);
 368         ir_node  *op2     = get_Add_right(node);
 369         ir_node  *new_op2 = be_transform_node(op2);
 370         ir_mode  *mode    = get_irn_mode(node);
 371         ir_graph *irg     = current_ir_graph;
 372         ir_node  *new_op3;
 373         int v;
 374         arm_shift_modifier mod;
 375         dbg_info *dbg = get_irn_dbg_info(node);
 376
 377         if (mode_is_float(mode)) {
 378                 env_cg->have_fp_insn = 1;
 379                 if (USE_FPA(env_cg->isa))
 380                         return new_rd_arm_fpaAdd(dbg, irg, block, new_op1, new_op2, mode);
 381                 else if (USE_VFP(env_cg->isa)) {
 382                         assert(mode != mode_E && "IEEE Extended FP not supported");
 383                         panic("VFP not supported yet\n");
 384                         return NULL;
 385                 }
 386                 else {
 387                         panic("Softfloat not supported yet\n");
 388                         return NULL;
 389                 }
 390         } else {
 391                 assert(mode_is_numP(mode));
 392
 393                 if (is_arm_Mov_i(new_op1))
 394                         return new_rd_arm_Add_i(dbg, irg, block, new_op2, mode, get_arm_value(new_op1));
 395                 if (is_arm_Mov_i(new_op2))
 396                         return new_rd_arm_Add_i(dbg, irg, block, new_op1, mode, get_arm_value(new_op2));
 397
 398                 /* check for MLA */
 399                 if (is_arm_Mul(new_op1) && get_irn_n_edges(new_op1) == 1) {
 400                         new_op3 = new_op2;
 401                         op2 = get_irn_n(new_op1, 1);
 402                         op1 = get_irn_n(new_op1, 0);
 403
 404                         return new_rd_arm_Mla(dbg, irg, block, new_op1, new_op2, new_op3, mode);
 405                 }
 406                 if (is_arm_Mul(new_op2) && get_irn_n_edges(new_op2) == 1) {
 407                         new_op3 = new_op1;
 408                         new_op1 = get_irn_n(new_op2, 0);
 409                         new_op2 = get_irn_n(new_op2, 1);
 410
 411                         return new_rd_arm_Mla(dbg, irg, block, new_op1, new_op2, new_op3, mode);
 412                 }
 413
 414                 /* is the first a shifter */
 415                 v = is_shifter_operand(new_op1, &mod);
 416                 if (v) {
 417                         new_op1 = get_irn_n(new_op1, 0);
 418                         return new_rd_arm_Add(dbg, irg, block, new_op2, new_op1, mode, mod, new_tarval_from_long(v, mode_Iu));
 419                 }
 420                 /* is the second a shifter */
 421                 v = is_shifter_operand(new_op2, &mod);
 422                 if (v) {
 423                         new_op2 = get_irn_n(new_op2, 0);
 424                         return new_rd_arm_Add(dbg, irg, block, new_op1, new_op2, mode, mod, new_tarval_from_long(v, mode_Iu));
 425                 }
 426
 427                 /* normal ADD */
 428                 return new_rd_arm_Add(dbg, irg, block, new_op1, new_op2, mode, ARM_SHF_NONE, NULL);
 429         }
 430 }
 431
 432 /**
 433  * Creates an ARM Mul.
 434  *
 435  * @return the created arm Mul node
 436  */
 437 static ir_node *gen_Mul(ir_node *node) {
 438         ir_node  *block   = be_transform_node(get_nodes_block(node));
 439         ir_node  *op1     = get_Mul_left(node);
 440         ir_node  *new_op1 = be_transform_node(op1);
 441         ir_node  *op2     = get_Mul_right(node);
 442         ir_node  *new_op2 = be_transform_node(op2);
 443         ir_mode  *mode    = get_irn_mode(node);
 444         ir_graph *irg     = current_ir_graph;
 445         dbg_info *dbg     = get_irn_dbg_info(node);
 446
 447         if (mode_is_float(mode)) {
 448                 env_cg->have_fp_insn = 1;
 449                 if (USE_FPA(env_cg->isa))
 450                         return new_rd_arm_fpaMul(dbg, irg, block, new_op1, new_op2, mode);
 451                 else if (USE_VFP(env_cg->isa)) {
 452                         assert(mode != mode_E && "IEEE Extended FP not supported");
 453                         panic("VFP not supported yet\n");
 454                 }
 455                 else {
 456                         panic("Softfloat not supported yet\n");
 457                         return NULL;
 458                 }
 459         }
 460         return new_rd_arm_Mul(dbg, irg, block, new_op1, new_op2, mode);
 461 }
 462
 463 /**
 464  * Creates an ARM floating point Div.
 465  *
 466  * @param env   The transformation environment
 467  * @return the created arm fDiv node
 468  */
 469 static ir_node *gen_Quot(ir_node *node) {
 470         ir_node  *block   = be_transform_node(get_nodes_block(node));
 471         ir_node  *op1     = get_Quot_left(node);
 472         ir_node  *new_op1 = be_transform_node(op1);
 473         ir_node  *op2     = get_Quot_right(node);
 474         ir_node  *new_op2 = be_transform_node(op2);
 475         ir_mode  *mode    = get_irn_mode(node);
 476         dbg_info *dbg     = get_irn_dbg_info(node);
 477
 478         assert(mode != mode_E && "IEEE Extended FP not supported");
 479
 480         env_cg->have_fp_insn = 1;
 481         if (USE_FPA(env_cg->isa))
 482                 return new_rd_arm_fpaDiv(dbg, current_ir_graph, block, new_op1, new_op2, mode);
 483         else if (USE_VFP(env_cg->isa)) {
 484                 assert(mode != mode_E && "IEEE Extended FP not supported");
 485                 panic("VFP not supported yet\n");
 486         }
 487         else {
 488                 panic("Softfloat not supported yet\n");
 489                 return NULL;
 490         }
 491 }
 492
 493 #define GEN_INT_OP(op) \
 494         ir_node  *block   = be_transform_node(get_nodes_block(node)); \
 495         ir_node  *op1     = get_ ## op ## _left(node); \
 496         ir_node  *new_op1 = be_transform_node(op1); \
 497         ir_node  *op2     = get_ ## op ## _right(node); \
 498         ir_node  *new_op2 = be_transform_node(op2); \
 499         ir_graph *irg     = current_ir_graph; \
 500         ir_mode  *mode    = get_irn_mode(node); \
 501         dbg_info *dbg     = get_irn_dbg_info(node); \
 502         int      v; \
 503         arm_shift_modifier mod; \
 504  \
 505         if (is_arm_Mov_i(new_op1)) \
 506                 return new_rd_arm_ ## op ## _i(dbg, irg, block, new_op2, mode, get_arm_value(new_op1)); \
 507         if (is_arm_Mov_i(new_op2)) \
 508                 return new_rd_arm_ ## op ## _i(dbg, irg, block, new_op1, mode, get_arm_value(new_op2)); \
 509         /* is the first a shifter */ \
 510         v = is_shifter_operand(new_op1, &mod); \
 511         if (v) { \
 512                 new_op1 = get_irn_n(new_op1, 0); \
 513                 return new_rd_arm_ ## op(dbg, irg, block, new_op2, new_op1, mode, mod, new_tarval_from_long(v, mode_Iu)); \
 514         } \
 515         /* is the second a shifter */ \
 516         v = is_shifter_operand(new_op2, &mod); \
 517         if (v) { \
 518                 new_op2 = get_irn_n(new_op2, 0); \
 519                 return new_rd_arm_ ## op(dbg, irg, block, new_op1, new_op2, mode, mod, new_tarval_from_long(v, mode_Iu)); \
 520         } \
 521         /* Normal op */ \
 522         return new_rd_arm_ ## op(dbg, irg, block, new_op1, new_op2, mode, ARM_SHF_NONE, NULL) \
 523
 524 /**
 525  * Creates an ARM And.
 526  *
 527  * @return the created arm And node
 528  */
 529 static ir_node *gen_And(ir_node *node) {
 530         GEN_INT_OP(And);
 531 }
 532
 533 /**
 534  * Creates an ARM Orr.
 535  *
 536  * @param env   The transformation environment
 537  * @return the created arm Or node
 538  */
 539 static ir_node *gen_Or(ir_node *node) {
 540         GEN_INT_OP(Or);
 541 }
 542
 543 /**
 544  * Creates an ARM Eor.
 545  *
 546  * @return the created arm Eor node
 547  */
 548 static ir_node *gen_Eor(ir_node *node) {
 549         GEN_INT_OP(Eor);
 550 }
 551
 552 /**
 553  * Creates an ARM Sub.
 554  *
 555  * @return the created arm Sub node
 556  */
 557 static ir_node *gen_Sub(ir_node *node) {
 558         ir_node  *block   = be_transform_node(get_nodes_block(node));
 559         ir_node  *op1     = get_Sub_left(node);
 560         ir_node  *new_op1 = be_transform_node(op1);
 561         ir_node  *op2     = get_Sub_right(node);
 562         ir_node  *new_op2 = be_transform_node(op2);
 563         ir_mode  *mode    = get_irn_mode(node);
 564         ir_graph *irg     = current_ir_graph;
 565         dbg_info *dbg     = get_irn_dbg_info(node);
 566         int      v;
 567         arm_shift_modifier mod;
 568
 569         if (mode_is_float(mode)) {
 570                 env_cg->have_fp_insn = 1;
 571                 if (USE_FPA(env_cg->isa))
 572                         return new_rd_arm_fpaSub(dbg, irg, block, new_op1, new_op2, mode);
 573                 else if (USE_VFP(env_cg->isa)) {
 574                         assert(mode != mode_E && "IEEE Extended FP not supported");
 575                         panic("VFP not supported yet\n");
 576                         return NULL;
 577                 }
 578                 else {
 579                         panic("Softfloat not supported yet\n");
 580                         return NULL;
 581                 }
 582         }
 583         else {
 584                 assert(mode_is_numP(mode) && "unknown mode for Sub");
 585
 586                 if (is_arm_Mov_i(new_op1))
 587                         return new_rd_arm_Rsb_i(dbg, irg, block, new_op2, mode, get_arm_value(new_op1));
 588                 if (is_arm_Mov_i(new_op2))
 589                         return new_rd_arm_Sub_i(dbg, irg, block, new_op1, mode, get_arm_value(new_op2));
 590
 591                 /* is the first a shifter */
 592                 v = is_shifter_operand(new_op1, &mod);
 593                 if (v) {
 594                         new_op1 = get_irn_n(new_op1, 0);
 595                         return new_rd_arm_Rsb(dbg, irg, block, new_op2, new_op1, mode, mod, new_tarval_from_long(v, mode_Iu));
 596                 }
 597                 /* is the second a shifter */
 598                 v = is_shifter_operand(new_op2, &mod);
 599                 if (v) {
 600                         new_op2 = get_irn_n(new_op2, 0);
 601                         return new_rd_arm_Sub(dbg, irg, block, new_op1, new_op2, mode, mod, new_tarval_from_long(v, mode_Iu));
 602                 }
 603                 /* normal sub */
 604                 return new_rd_arm_Sub(dbg, irg, block, new_op1, new_op2, mode, ARM_SHF_NONE, NULL);
 605         }
 606 }
 607
 608 /**
 609  * Creates an ARM Shl.
 610  *
 611  * @return the created ARM Shl node
 612  */
 613 static ir_node *gen_Shl(ir_node *node) {
 614         ir_node  *block   = be_transform_node(get_nodes_block(node));
 615         ir_node  *op1     = get_Shl_left(node);
 616         ir_node  *new_op1 = be_transform_node(op1);
 617         ir_node  *op2     = get_Shl_right(node);
 618         ir_node  *new_op2 = be_transform_node(op2);
 619         ir_mode  *mode    = get_irn_mode(node);
 620         dbg_info *dbg     = get_irn_dbg_info(node);
 621
 622         if (is_arm_Mov_i(new_op2)) {
 623                 return new_rd_arm_Mov(dbg, current_ir_graph, block, new_op1, mode, ARM_SHF_LSL, get_arm_value(new_op2));
 624         }
 625         return new_rd_arm_Shl(dbg, current_ir_graph, block, new_op1, new_op2, mode);
 626 }
 627
 628 /**
 629  * Creates an ARM Shr.
 630  *
 631  * @return the created ARM Shr node
 632  */
 633 static ir_node *gen_Shr(ir_node *node) {
 634         ir_node  *block   = be_transform_node(get_nodes_block(node));
 635         ir_node  *op1     = get_Shr_left(node);
 636         ir_node  *new_op1 = be_transform_node(op1);
 637         ir_node  *op2     = get_Shr_right(node);
 638         ir_node  *new_op2 = be_transform_node(op2);
 639         ir_mode  *mode    = get_irn_mode(node);
 640         dbg_info *dbg     = get_irn_dbg_info(node);
 641
 642         if (is_arm_Mov_i(new_op2)) {
 643                 return new_rd_arm_Mov(dbg, current_ir_graph, block, new_op1, mode, ARM_SHF_LSR, get_arm_value(new_op2));
 644         }
 645         return new_rd_arm_Shr(dbg, current_ir_graph, block, new_op1, new_op2, mode);
 646 }
 647
 648 /**
 649  * Creates an ARM Shrs.
 650  *
 651  * @return the created ARM Shrs node
 652  */
 653 static ir_node *gen_Shrs(ir_node *node) {
 654         ir_node  *block   = be_transform_node(get_nodes_block(node));
 655         ir_node  *op1     = get_Shrs_left(node);
 656         ir_node  *new_op1 = be_transform_node(op1);
 657         ir_node  *op2     = get_Shrs_right(node);
 658         ir_node  *new_op2 = be_transform_node(op2);
 659         ir_mode  *mode    = get_irn_mode(node);
 660         dbg_info *dbg     = get_irn_dbg_info(node);
 661
 662         if (is_arm_Mov_i(new_op2)) {
 663                 return new_rd_arm_Mov(dbg, current_ir_graph, block, new_op1, mode, ARM_SHF_ASR, get_arm_value(op2));
 664         }
 665         return new_rd_arm_Shrs(dbg, current_ir_graph, block, new_op1, new_op2, mode);
 666 }
 667
 668 /**
 669  * Transforms a Not node.
 670  *
 671  * @return the created ARM Not node
 672  */
 673 static ir_node *gen_Not(ir_node *node) {
 674         ir_node  *block   = be_transform_node(get_nodes_block(node));
 675         ir_node  *op      = get_Not_op(node);
 676         ir_node  *new_op  = be_transform_node(op);
 677         dbg_info *dbg     = get_irn_dbg_info(node);
 678         tarval   *tv      = NULL;
 679         arm_shift_modifier mod = ARM_SHF_NONE;
 680         int      v        = is_shifter_operand(new_op, &mod);
 681
 682         if (v) {
 683                 new_op = get_irn_n(new_op, 0);
 684                 tv = new_tarval_from_long(v, mode_Iu);
 685         }
 686         return new_rd_arm_Mvn(dbg, current_ir_graph, block, new_op, get_irn_mode(node), mod, tv);
 687 }
 688
 689 /**
 690  * Transforms an Abs node.
 691  *
 692  * @param env   The transformation environment
 693  * @return the created ARM Abs node
 694  */
 695 static ir_node *gen_Abs(ir_node *node) {
 696         ir_node  *block   = be_transform_node(get_nodes_block(node));
 697         ir_node  *op      = get_Not_op(node);
 698         ir_node  *new_op  = be_transform_node(op);
 699         dbg_info *dbg     = get_irn_dbg_info(node);
 700         ir_mode  *mode    = get_irn_mode(node);
 701
 702         if (mode_is_float(mode)) {
 703                 env_cg->have_fp_insn = 1;
 704                 if (USE_FPA(env_cg->isa))
 705                         return new_rd_arm_fpaAbs(dbg, current_ir_graph, block, new_op, mode);
 706                 else if (USE_VFP(env_cg->isa)) {
 707                         assert(mode != mode_E && "IEEE Extended FP not supported");
 708                         panic("VFP not supported yet\n");
 709                 }
 710                 else {
 711                         panic("Softfloat not supported yet\n");
 712                 }
 713         }
 714         return new_rd_arm_Abs(dbg, current_ir_graph, block, new_op, mode);
 715 }
 716
 717 /**
 718  * Transforms a Minus node.
 719  *
 720  * @return the created ARM Minus node
 721  */
 722 static ir_node *gen_Minus(ir_node *node) {
 723         ir_node  *block   = be_transform_node(get_nodes_block(node));
 724         ir_node  *op      = get_Minus_op(node);
 725         ir_node  *new_op  = be_transform_node(op);
 726         dbg_info *dbg     = get_irn_dbg_info(node);
 727         ir_mode  *mode    = get_irn_mode(node);
 728
 729         if (mode_is_float(mode)) {
 730                 env_cg->have_fp_insn = 1;
 731                 if (USE_FPA(env_cg->isa))
 732                         return new_rd_arm_fpaMnv(dbg, current_ir_graph, block, op, mode);
 733                 else if (USE_VFP(env_cg->isa)) {
 734                         assert(mode != mode_E && "IEEE Extended FP not supported");
 735                         panic("VFP not supported yet\n");
 736                 }
 737                 else {
 738                         panic("Softfloat not supported yet\n");
 739                 }
 740         }
 741         return new_rd_arm_Rsb_i(dbg, current_ir_graph, block, new_op, mode, get_mode_null(mode));
 742 }
 743
 744 /**
 745  * Transforms a Load.
 746  *
 747  * @return the created ARM Load node
 748  */
 749 static ir_node *gen_Load(ir_node *node) {
 750         ir_node  *block    = be_transform_node(get_nodes_block(node));
 751         ir_node  *ptr      = get_Load_ptr(node);
 752         ir_node  *new_ptr  = be_transform_node(ptr);
 753         ir_node  *mem      = get_Load_mem(node);
 754         ir_node  *new_mem  = be_transform_node(mem);
 755         ir_mode  *mode     = get_Load_mode(node);
 756         ir_graph *irg      = current_ir_graph;
 757         dbg_info *dbg      = get_irn_dbg_info(node);
 758         ir_node  *new_load = NULL;
 759
 760         if (mode_is_float(mode)) {
 761                 env_cg->have_fp_insn = 1;
 762                 if (USE_FPA(env_cg->isa))
 763                         new_load = new_rd_arm_fpaLdf(dbg, irg, block, new_ptr, new_mem, mode);
 764                 else if (USE_VFP(env_cg->isa)) {
 765                         assert(mode != mode_E && "IEEE Extended FP not supported");
 766                         panic("VFP not supported yet\n");
 767                 }
 768                 else {
 769                         panic("Softfloat not supported yet\n");
 770                 }
 771         }
 772         else {
 773                 assert(mode_is_numP(mode) && "unsupported mode for Load");
 774
 775                 if (mode_is_signed(mode)) {
 776                         /* sign extended loads */
 777                         switch (get_mode_size_bits(mode)) {
 778                         case 8:
 779                                 new_load = new_rd_arm_Loadbs(dbg, irg, block, new_ptr, new_mem);
 780                                 break;
 781                         case 16:
 782                                 new_load = new_rd_arm_Loadhs(dbg, irg, block, new_ptr, new_mem);
 783                                 break;
 784                         case 32:
 785                                 new_load = new_rd_arm_Load(dbg, irg, block, new_ptr, new_mem);
 786                                 break;
 787                         default:
 788                                 panic("mode size not supported\n");
 789                         }
 790                 } else {
 791                         /* zero extended loads */
 792                         switch (get_mode_size_bits(mode)) {
 793                         case 8:
 794                                 new_load = new_rd_arm_Loadb(dbg, irg, block, new_ptr, new_mem);
 795                                 break;
 796                         case 16:
 797                                 new_load = new_rd_arm_Loadh(dbg, irg, block, new_ptr, new_mem);
 798                                 break;
 799                         case 32:
 800                                 new_load = new_rd_arm_Load(dbg, irg, block, new_ptr, new_mem);
 801                                 break;
 802                         default:
 803                                 panic("mode size not supported\n");
 804                         }
 805                 }
 806         }
 807         set_irn_pinned(new_load, get_irn_pinned(node));
 808         return new_load;
 809 }
 810
 811 /**
 812  * Transforms a Store.
 813  *
 814  * @return the created ARM Store node
 815  */
 816 static ir_node *gen_Store(ir_node *node) {
 817         ir_node  *block    = be_transform_node(get_nodes_block(node));
 818         ir_node  *ptr      = get_Store_ptr(node);
 819         ir_node  *new_ptr  = be_transform_node(ptr);
 820         ir_node  *mem      = get_Store_mem(node);
 821         ir_node  *new_mem  = be_transform_node(mem);
 822         ir_node  *val      = get_Store_value(node);
 823         ir_node  *new_val  = be_transform_node(val);
 824         ir_mode  *mode     = get_irn_mode(val);
 825         ir_graph *irg      = current_ir_graph;
 826         dbg_info *dbg      = get_irn_dbg_info(node);
 827         ir_node *new_store = NULL;
 828
 829         if (mode_is_float(mode)) {
 830                 env_cg->have_fp_insn = 1;
 831                 if (USE_FPA(env_cg->isa))
 832                         new_store = new_rd_arm_fpaStf(dbg, irg, block, new_ptr, new_val, new_mem, mode);
 833                 else if (USE_VFP(env_cg->isa)) {
 834                         assert(mode != mode_E && "IEEE Extended FP not supported");
 835                         panic("VFP not supported yet\n");
 836                 } else {
 837                         panic("Softfloat not supported yet\n");
 838                 }
 839         } else {
 840                 assert(mode_is_numP(mode) && "unsupported mode for Store");
 841                 switch (get_mode_size_bits(mode)) {
 842                 case 8:
 843                         new_store = new_rd_arm_Storeb(dbg, irg, block, new_ptr, new_val, new_mem);
 844                 case 16:
 845                         new_store = new_rd_arm_Storeh(dbg, irg, block, new_ptr, new_val, new_mem);
 846                 default:
 847                         new_store = new_rd_arm_Store(dbg, irg, block, new_ptr, new_val, new_mem);
 848                 }
 849         }
 850         set_irn_pinned(new_store, get_irn_pinned(node));
 851         return new_store;
 852 }
 853
 854 /**
 855  * Transforms a Cond.
 856  *
 857  * @return the created ARM Cond node
 858  */
 859 static ir_node *gen_Cond(ir_node *node) {
 860         ir_node  *block    = be_transform_node(get_nodes_block(node));
 861         ir_node  *selector = get_Cond_selector(node);
 862         ir_graph *irg      = current_ir_graph;
 863         dbg_info *dbg      = get_irn_dbg_info(node);
 864         ir_mode  *mode     = get_irn_mode(selector);
 865
 866         if (mode == mode_b) {
 867                 /* CondJmp */
 868                 ir_node *cmp_node = get_Proj_pred(selector);
 869                 ir_node *op1      = get_Cmp_left(cmp_node);
 870                 ir_node *new_op1  = be_transform_node(op1);
 871                 ir_node *op2      = get_Cmp_right(cmp_node);
 872                 ir_node *new_op2  = be_transform_node(op2);
 873
 874                 return new_rd_arm_CondJmp(dbg, irg, block, new_op1, new_op2, get_Proj_proj(selector));
 875         } else {
 876                 /* SwitchJmp */
 877                 ir_node *new_op = be_transform_node(selector);
 878                 ir_node *const_graph;
 879                 ir_node *sub;
 880
 881                 ir_node *proj;
 882                 const ir_edge_t *edge;
 883                 int min = INT_MAX;
 884                 int max = INT_MIN;
 885                 int translation;
 886                 int pn;
 887                 int n_projs;
 888
 889                 foreach_out_edge(node, edge) {
 890                         proj = get_edge_src_irn(edge);
 891                         assert(is_Proj(proj) && "Only proj allowed at SwitchJmp");
 892
 893                         pn = get_Proj_proj(proj);
 894
 895                         min = pn<min ? pn : min;
 896                         max = pn>max ? pn : max;
 897                 }
 898                 translation = min;
 899                 n_projs = max - translation + 1;
 900
 901                 foreach_out_edge(node, edge) {
 902                         proj = get_edge_src_irn(edge);
 903                         assert(is_Proj(proj) && "Only proj allowed at SwitchJmp");
 904
 905                         pn = get_Proj_proj(proj) - translation;
 906                         set_Proj_proj(proj, pn);
 907                 }
 908
 909
 910                 const_graph = create_const_graph_value(env_cg->birg->abi, dbg, block, translation);
 911                 sub = new_rd_arm_Sub(dbg, irg, block, new_op, const_graph, mode, ARM_SHF_NONE, NULL);
 912                 return new_rd_arm_SwitchJmp(dbg, irg, block, sub, n_projs, get_Cond_defaultProj(node) - translation);
 913         }
 914 }
 915
 916 /**
 917  * Returns the name of a SymConst.
 918  * @param symc  the SymConst
 919  * @return name of the SymConst
 920  */
 921 static ident *get_sc_ident(ir_node *symc) {
 922         ir_entity *ent;
 923
 924         switch (get_SymConst_kind(symc)) {
 925                 case symconst_addr_name:
 926                         return get_SymConst_name(symc);
 927
 928                 case symconst_addr_ent:
 929                         ent = get_SymConst_entity(symc);
 930                         mark_entity_visited(ent);
 931                         return get_entity_ld_ident(ent);
 932
 933                 default:
 934                         assert(0 && "Unsupported SymConst");
 935         }
 936
 937         return NULL;
 938 }
 939
 940 /**
 941  * Transforms a Const node.
 942  *
 943  * @return The transformed ARM node.
 944  */
 945 static ir_node *gen_Const(ir_node *node) {
 946         ir_node  *block = be_transform_node(get_nodes_block(node));
 947         ir_graph *irg = current_ir_graph;
 948         ir_mode *mode = get_irn_mode(node);
 949         dbg_info *dbg = get_irn_dbg_info(node);
 950
 951         if (mode_is_float(mode)) {
 952                 env_cg->have_fp_insn = 1;
 953                 if (USE_FPA(env_cg->isa)) {
 954                         node = new_rd_arm_fpaConst(dbg, irg, block, get_Const_tarval(node));
 955                         /* ensure the const is schedules AFTER the barrier */
 956                         add_irn_dep(node, be_abi_get_start_barrier(env_cg->birg->abi));
 957                         return node;
 958                 }
 959                 else if (USE_VFP(env_cg->isa)) {
 960                         assert(mode != mode_E && "IEEE Extended FP not supported");
 961                         panic("VFP not supported yet\n");
 962                 }
 963                 else {
 964                         panic("Softfloat not supported yet\n");
 965                 }
 966         }
 967         return create_const_graph(env_cg->birg->abi, node, block);
 968 }
 969
 970 /**
 971  * Transforms a SymConst node.
 972  *
 973  * @return The transformed ARM node.
 974  */
 975 static ir_node *gen_SymConst(ir_node *node) {
 976         ir_node  *block = be_transform_node(get_nodes_block(node));
 977         ir_mode  *mode  = get_irn_mode(node);
 978         dbg_info *dbg   = get_irn_dbg_info(node);
 979         ir_node  *res;
 980
 981         res = new_rd_arm_SymConst(dbg, current_ir_graph, block, mode, get_sc_ident(node));
 982         add_irn_dep(res, be_abi_get_start_barrier(env_cg->birg->abi));
 983         /* ensure the const is schedules AFTER the barrier */
 984         return res;
 985 }
 986
 987 /**
 988  * Transforms a CopyB node.
 989  *
 990  * @return The transformed ARM node.
 991  */
 992 static ir_node *gen_CopyB(ir_node *node) {
 993         ir_node  *block    = be_transform_node(get_nodes_block(node));
 994         ir_node  *src      = get_CopyB_src(node);
 995         ir_node  *new_src  = be_transform_node(src);
 996         ir_node  *dst      = get_CopyB_dst(node);
 997         ir_node  *new_dst  = be_transform_node(dst);
 998         ir_node  *mem      = get_CopyB_mem(node);
 999         ir_node  *new_mem  = be_transform_node(mem);
1000         ir_graph *irg      = current_ir_graph;
1001         dbg_info *dbg      = get_irn_dbg_info(node);
1002         int      size      = get_type_size_bytes(get_CopyB_type(node));
1003         ir_node  *src_copy;
1004         ir_node  *dst_copy;
1005
1006         src_copy = be_new_Copy(&arm_reg_classes[CLASS_arm_gp], irg, block, new_src);
1007         dst_copy = be_new_Copy(&arm_reg_classes[CLASS_arm_gp], irg, block, new_dst);
1008
1009         return new_rd_arm_CopyB(dbg, irg, block, dst_copy, src_copy,
1010                         new_rd_arm_EmptyReg(dbg, irg, block, mode_Iu),
1011                         new_rd_arm_EmptyReg(dbg, irg, block, mode_Iu),
1012                         new_rd_arm_EmptyReg(dbg, irg, block, mode_Iu),
1013                         new_mem, new_tarval_from_long(size, mode_Iu));
1014 }
1015
1016
1017 /********************************************
1018  *  _                          _
1019  * | |                        | |
1020  * | |__   ___ _ __   ___   __| | ___  ___
1021  * | '_ \ / _ \ '_ \ / _ \ / _` |/ _ \/ __|
1022  * | |_) |  __/ | | | (_) | (_| |  __/\__ \
1023  * |_.__/ \___|_| |_|\___/ \__,_|\___||___/
1024  *
1025  ********************************************/
1026
1027 /**
1028  * Return an expanding stack offset.
1029  * Note that function is called in the transform phase
1030  * where the stack offsets are still relative regarding
1031  * the first (frame allocating) IncSP.
1032  * However this is exactly what we want because frame
1033  * access must be done relative the the fist IncSP ...
1034  */
1035 static int get_sp_expand_offset(ir_node *inc_sp) {
1036         int offset = be_get_IncSP_offset(inc_sp);
1037
1038         if (offset == BE_STACK_FRAME_SIZE_EXPAND)
1039                 return 0;
1040
1041         return offset;
1042 }
1043
1044 #if 0
1045 static ir_node *gen_StackParam(ir_node *irn) {
1046         ir_node  *block    = be_transform_node(get_nodes_block(node));
1047         ir_node   *new_op = NULL;
1048         ir_node   *noreg  = ia32_new_NoReg_gp(env->cg);
1049         ir_node   *mem    = new_rd_NoMem(env->irg);
1050         ir_node   *ptr    = get_irn_n(irn, 0);
1051         ir_entity *ent    = be_get_frame_entity(irn);
1052         ir_mode   *mode   = env->mode;
1053
1054 //      /* If the StackParam has only one user ->     */
1055 //      /* put it in the Block where the user resides */
1056 //      if (get_irn_n_edges(node) == 1) {
1057 //              env->block = get_nodes_block(get_edge_src_irn(get_irn_out_edge_first(node)));
1058 //      }
1059
1060         if (mode_is_float(mode)) {
1061                 if (USE_SSE2(env->cg))
1062                         new_op = new_rd_ia32_fLoad(env->dbg, env->irg, block, ptr, noreg, mem, mode_T);
1063                 else {
1064                         env->cg->used_x87 = 1;
1065                         new_op = new_rd_ia32_vfld(env->dbg, env->irg, block, ptr, noreg, mem, mode_T);
1066                 }
1067         }
1068         else {
1069                 new_op = new_rd_ia32_Load(env->dbg, env->irg, block, ptr, noreg, mem, mode_T);
1070         }
1071
1072         set_ia32_frame_ent(new_op, ent);
1073         set_ia32_use_frame(new_op);
1074
1075         set_ia32_am_support(new_op, ia32_am_Source);
1076         set_ia32_op_type(new_op, ia32_AddrModeS);
1077         set_ia32_am_flavour(new_op, ia32_B);
1078         set_ia32_ls_mode(new_op, mode);
1079
1080         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env->cg, env->irn));
1081
1082         return new_rd_Proj(env->dbg, env->irg, block, new_op, mode, 0);
1083 }
1084 #endif
1085
1086 /**
1087  * Transforms a FrameAddr into an ARM Add.
1088  */
1089 static ir_node *gen_be_FrameAddr(ir_node *node) {
1090         ir_node   *block  = be_transform_node(get_nodes_block(node));
1091         ir_entity *ent    = be_get_frame_entity(node);
1092         int       offset  = get_entity_offset(ent);
1093         ir_node   *op     = be_get_FrameAddr_frame(node);
1094         ir_node   *new_op = be_transform_node(op);
1095         dbg_info  *dbg    = get_irn_dbg_info(node);
1096         ir_mode   *mode   = mode_Iu;
1097         ir_node   *cnst;
1098
1099         if (be_is_IncSP(op)) {
1100                 /* BEWARE: we get an offset which is absolute from an offset that
1101                    is relative. Both must be merged */
1102                 offset += get_sp_expand_offset(op);
1103         }
1104         cnst = create_const_graph_value(env_cg->birg->abi, dbg, block, (unsigned)offset);
1105         if (is_arm_Mov_i(cnst))
1106                 return new_rd_arm_Add_i(dbg, current_ir_graph, block, new_op, mode, get_arm_value(cnst));
1107         return new_rd_arm_Add(dbg, current_ir_graph, block, new_op, cnst, mode, ARM_SHF_NONE, NULL);
1108 }
1109
1110 #if 0
1111 /**
1112  * Transforms a FrameLoad into an ARM Load.
1113  */
1114 static ir_node *gen_FrameLoad(ir_node *irn) {
1115         ir_node   *new_op = NULL;
1116         ir_node   *noreg  = ia32_new_NoReg_gp(env->cg);
1117         ir_node   *mem    = get_irn_n(irn, 0);
1118         ir_node   *ptr    = get_irn_n(irn, 1);
1119         ir_entity *ent    = be_get_frame_entity(irn);
1120         ir_mode   *mode   = get_type_mode(get_entity_type(ent));
1121
1122         if (mode_is_float(mode)) {
1123                 if (USE_SSE2(env->cg))
1124                         new_op = new_rd_ia32_fLoad(env->dbg, current_ir_graph, env->block, ptr, noreg, mem, mode_T);
1125                 else {
1126                         env->cg->used_x87 = 1;
1127                         new_op = new_rd_ia32_vfld(env->dbg, current_ir_graph, env->block, ptr, noreg, mem, mode_T);
1128                 }
1129         }
1130         else {
1131                 new_op = new_rd_ia32_Load(env->dbg, current_ir_graph, env->block, ptr, noreg, mem, mode_T);
1132         }
1133
1134         set_ia32_frame_ent(new_op, ent);
1135         set_ia32_use_frame(new_op);
1136
1137         set_ia32_am_support(new_op, ia32_am_Source);
1138         set_ia32_op_type(new_op, ia32_AddrModeS);
1139         set_ia32_am_flavour(new_op, ia32_B);
1140         set_ia32_ls_mode(new_op, mode);
1141
1142         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env->cg, env->irn));
1143
1144         return new_op;
1145 }
1146 #endif
1147
1148 /**
1149  * Transform a be_AddSP into an arm_AddSP. Eat up const sizes.
1150  */
1151 static ir_node *gen_be_AddSP(ir_node *node) {
1152         ir_node  *block  = be_transform_node(get_nodes_block(node));
1153         ir_node  *sz     = get_irn_n(node, be_pos_AddSP_size);
1154         ir_node  *new_sz = be_transform_node(sz);
1155         ir_node  *sp     = get_irn_n(node, be_pos_AddSP_old_sp);
1156         ir_node  *new_sp = be_transform_node(sp);
1157         ir_graph *irg    = current_ir_graph;
1158         dbg_info *dbgi   = get_irn_dbg_info(node);
1159         ir_node  *nomem  = new_NoMem();
1160         ir_node  *new_op;
1161
1162         /* ARM stack grows in reverse direction, make a SubSP */
1163         new_op = new_rd_arm_SubSP(dbgi, irg, block, new_sp, new_sz, nomem);
1164
1165         return new_op;
1166 }
1167
1168 /**
1169  * Transform a be_SubSP into an arm_SubSP. Eat up const sizes.
1170  */
1171 static ir_node *gen_be_SubSP(ir_node *node) {
1172         ir_node  *block  = be_transform_node(get_nodes_block(node));
1173         ir_node  *sz     = get_irn_n(node, be_pos_SubSP_size);
1174         ir_node  *new_sz = be_transform_node(sz);
1175         ir_node  *sp     = get_irn_n(node, be_pos_SubSP_old_sp);
1176         ir_node  *new_sp = be_transform_node(sp);
1177         ir_graph *irg    = current_ir_graph;
1178         dbg_info *dbgi   = get_irn_dbg_info(node);
1179         ir_node  *nomem  = new_NoMem();
1180         ir_node  *new_op;
1181
1182         /* ARM stack grows in reverse direction, make an AddSP */
1183         new_op = new_rd_arm_AddSP(dbgi, irg, block, new_sp, new_sz, nomem);
1184
1185         return new_op;
1186 }
1187
1188 /**
1189  * Transform a be_Copy.
1190  */
1191 static ir_node *gen_be_Copy(ir_node *node) {
1192         ir_node *result = be_duplicate_node(node);
1193         ir_mode *mode   = get_irn_mode(result);
1194
1195         if (mode_needs_gp_reg(mode)) {
1196                 set_irn_mode(node, mode_Iu);
1197         }
1198
1199         return result;
1200 }
1201
1202 /**
1203  * Transform a Proj from a Load.
1204  */
1205 static ir_node *gen_Proj_Load(ir_node *node) {
1206         ir_node  *block    = be_transform_node(get_nodes_block(node));
1207         ir_node  *load     = get_Proj_pred(node);
1208         ir_node  *new_load = be_transform_node(load);
1209         ir_graph *irg      = current_ir_graph;
1210         dbg_info *dbgi     = get_irn_dbg_info(node);
1211         long     proj      = get_Proj_proj(node);
1212
1213         /* renumber the proj */
1214         switch (get_arm_irn_opcode(new_load)) {
1215         case iro_arm_Load:
1216         case iro_arm_Loadb:
1217         case iro_arm_Loadbs:
1218         case iro_arm_Loadh:
1219         case iro_arm_Loadhs:
1220                 /* handle all gp loads equal: they have the same proj numbers. */
1221                 if (proj == pn_Load_res) {
1222                         return new_rd_Proj(dbgi, irg, block, new_load, mode_Iu, pn_arm_Load_res);
1223                 } else if (proj == pn_Load_M) {
1224                         return new_rd_Proj(dbgi, irg, block, new_load, mode_M, pn_arm_Load_M);
1225                 }
1226                 break;
1227         case iro_arm_fpaLdf:
1228                 if (proj == pn_Load_res) {
1229                         ir_mode *mode = get_Load_mode(load);
1230                         return new_rd_Proj(dbgi, irg, block, new_load, mode, pn_arm_fpaLdf_res);
1231                 } else if (proj == pn_Load_M) {
1232                         return new_rd_Proj(dbgi, irg, block, new_load, mode_M, pn_arm_fpaLdf_M);
1233                 }
1234                 break;
1235         default:
1236                 break;
1237         }
1238         assert(0);
1239         return new_rd_Unknown(irg, get_irn_mode(node));
1240 }
1241
1242 /**
1243  * Transform and renumber the Projs from a CopyB.
1244  */
1245 static ir_node *gen_Proj_CopyB(ir_node *node) {
1246         ir_node  *block    = be_transform_node(get_nodes_block(node));
1247         ir_node  *pred     = get_Proj_pred(node);
1248         ir_node  *new_pred = be_transform_node(pred);
1249         ir_graph *irg      = current_ir_graph;
1250         dbg_info *dbgi     = get_irn_dbg_info(node);
1251         ir_mode  *mode     = get_irn_mode(node);
1252         long     proj      = get_Proj_proj(node);
1253
1254         switch(proj) {
1255         case pn_CopyB_M_regular:
1256                 if (is_arm_CopyB(new_pred)) {
1257                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_arm_CopyB_M);
1258                 }
1259                 break;
1260         default:
1261                 break;
1262         }
1263         assert(0);
1264         return new_rd_Unknown(irg, mode);
1265 }
1266
1267 /**
1268  * Transform and renumber the Projs from a Quot.
1269  */
1270 static ir_node *gen_Proj_Quot(ir_node *node) {
1271         ir_node  *block    = be_transform_node(get_nodes_block(node));
1272         ir_node  *pred     = get_Proj_pred(node);
1273         ir_node  *new_pred = be_transform_node(pred);
1274         ir_graph *irg      = current_ir_graph;
1275         dbg_info *dbgi     = get_irn_dbg_info(node);
1276         ir_mode  *mode     = get_irn_mode(node);
1277         long     proj      = get_Proj_proj(node);
1278
1279         switch (proj) {
1280         case pn_Quot_M:
1281                 if (is_arm_fpaDiv(new_pred)) {
1282                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_arm_fpaDiv_M);
1283                 } else if (is_arm_fpaRdv(new_pred)) {
1284                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_arm_fpaRdv_M);
1285                 } else if (is_arm_fpaFDiv(new_pred)) {
1286                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_arm_fpaFDiv_M);
1287                 } else if (is_arm_fpaFRdv(new_pred)) {
1288                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_arm_fpaFRdv_M);
1289                 }
1290                 break;
1291         case pn_Quot_res:
1292                 if (is_arm_fpaDiv(new_pred)) {
1293                         return new_rd_Proj(dbgi, irg, block, new_pred, mode, pn_arm_fpaDiv_res);
1294                 } else if (is_arm_fpaFDiv(new_pred)) {
1295                         return new_rd_Proj(dbgi, irg, block, new_pred, mode, pn_arm_fpaRdv_res);
1296                 } else if (is_arm_fpaFDiv(new_pred)) {
1297                         return new_rd_Proj(dbgi, irg, block, new_pred, mode, pn_arm_fpaFDiv_res);
1298                 } else if (is_arm_fpaFDiv(new_pred)) {
1299                         return new_rd_Proj(dbgi, irg, block, new_pred, mode, pn_arm_fpaFRdv_res);
1300                 }
1301                 break;
1302         default:
1303                 break;
1304         }
1305         assert(0);
1306         return new_rd_Unknown(irg, mode);
1307 }
1308
1309 /**
1310  * Transform the Projs of an AddSP.
1311  */
1312 static ir_node *gen_Proj_be_AddSP(ir_node *node) {
1313         ir_node  *block    = be_transform_node(get_nodes_block(node));
1314         ir_node  *pred     = get_Proj_pred(node);
1315         ir_node  *new_pred = be_transform_node(pred);
1316         ir_graph *irg      = current_ir_graph;
1317         dbg_info *dbgi     = get_irn_dbg_info(node);
1318         long     proj      = get_Proj_proj(node);
1319
1320         if (proj == pn_be_AddSP_res) {
1321                 ir_node *res = new_rd_Proj(dbgi, irg, block, new_pred, mode_Iu, pn_arm_AddSP_stack);
1322                 arch_set_irn_register(env_cg->arch_env, res, &arm_gp_regs[REG_SP]);
1323                 return res;
1324         } else if (proj == pn_be_AddSP_M) {
1325                 return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_arm_AddSP_M);
1326         }
1327
1328         assert(0);
1329         return new_rd_Unknown(irg, get_irn_mode(node));
1330 }
1331
1332 /**
1333  * Transform the Projs of a SubSP.
1334  */
1335 static ir_node *gen_Proj_be_SubSP(ir_node *node) {
1336         ir_node  *block    = be_transform_node(get_nodes_block(node));
1337         ir_node  *pred     = get_Proj_pred(node);
1338         ir_node  *new_pred = be_transform_node(pred);
1339         ir_graph *irg      = current_ir_graph;
1340         dbg_info *dbgi     = get_irn_dbg_info(node);
1341         long     proj      = get_Proj_proj(node);
1342
1343         if (proj == pn_be_SubSP_res) {
1344                 ir_node *res = new_rd_Proj(dbgi, irg, block, new_pred, mode_Iu, pn_arm_SubSP_stack);
1345                 arch_set_irn_register(env_cg->arch_env, res, &arm_gp_regs[REG_SP]);
1346                 return res;
1347         } else if (proj == pn_be_SubSP_M) {
1348                 return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_arm_SubSP_M);
1349         }
1350
1351         assert(0);
1352         return new_rd_Unknown(irg, get_irn_mode(node));
1353 }
1354
1355 /**
1356  * Transform the Projs from a Cmp.
1357  */
1358 static ir_node *gen_Proj_Cmp(ir_node *node) {
1359         panic("Psi NYI\n");
1360 }
1361
1362
1363 /**
1364  * Transform the Thread Local Storage Proj.
1365  */
1366 static ir_node *gen_Proj_tls(ir_node *node) {
1367         ir_node  *block = be_transform_node(get_nodes_block(node));
1368         ir_graph *irg   = current_ir_graph;
1369         dbg_info *dbgi  = NULL;
1370
1371         return new_rd_arm_LdTls(dbgi, irg, block, mode_Iu);
1372 }
1373
1374 /**
1375  * Transform a Proj node.
1376  */
1377 static ir_node *gen_Proj(ir_node *node) {
1378         ir_graph *irg  = current_ir_graph;
1379         dbg_info *dbgi = get_irn_dbg_info(node);
1380         ir_node  *pred = get_Proj_pred(node);
1381         long     proj  = get_Proj_proj(node);
1382
1383         if (is_Store(pred) || be_is_FrameStore(pred)) {
1384                 if (proj == pn_Store_M) {
1385                         return be_transform_node(pred);
1386                 } else {
1387                         assert(0);
1388                         return new_r_Bad(irg);
1389                 }
1390         } else if (is_Load(pred) || be_is_FrameLoad(pred)) {
1391                 return gen_Proj_Load(node);
1392         } else if (is_CopyB(pred)) {
1393                 return gen_Proj_CopyB(node);
1394         } else if (is_Quot(pred)) {
1395                 return gen_Proj_Quot(node);
1396         } else if (be_is_SubSP(pred)) {
1397                 return gen_Proj_be_SubSP(node);
1398         } else if (be_is_AddSP(pred)) {
1399                 return gen_Proj_be_AddSP(node);
1400         } else if (is_Cmp(pred)) {
1401                 return gen_Proj_Cmp(node);
1402         } else if (get_irn_op(pred) == op_Start) {
1403                 if (proj == pn_Start_X_initial_exec) {
1404                         ir_node *block = get_nodes_block(pred);
1405                         ir_node *jump;
1406
1407                         /* we exchange the ProjX with a jump */
1408                         block = be_transform_node(block);
1409                         jump  = new_rd_Jmp(dbgi, irg, block);
1410                         ir_fprintf(stderr, "created jump: %+F\n", jump);
1411                         return jump;
1412                 }
1413                 if (node == be_get_old_anchor(anchor_tls)) {
1414                         return gen_Proj_tls(node);
1415                 }
1416         } else {
1417                 ir_node *new_pred = be_transform_node(pred);
1418                 ir_mode *mode     = get_irn_mode(node);
1419                 if (mode_needs_gp_reg(mode)) {
1420                         ir_node *block    = be_transform_node(get_nodes_block(node));
1421                         ir_node *new_proj = new_r_Proj(irg, block, new_pred, mode_Iu,
1422                                                        get_Proj_proj(node));
1423 #ifdef DEBUG_libfirm
1424                         new_proj->node_nr = node->node_nr;
1425 #endif
1426                         return new_proj;
1427                 }
1428         }
1429
1430         return be_duplicate_node(node);
1431 }
1432
1433 /**
1434  * This function just sets the register for the Unknown node
1435  * as this is not done during register allocation because Unknown
1436  * is an "ignore" node.
1437  */
1438 static ir_node *gen_Unknown(ir_node *node) {
1439         ir_mode *mode = get_irn_mode(node);
1440 /*
1441         if (mode_is_float(mode)) {
1442                 if (USE_FPA(env_cg->isa))
1443                         return arm_new_Unknown_fpa(env_cg);
1444                 else if (USE_VFP(env_cg->isa))
1445                         return arm_new_Unknown_vfp(env_cg);
1446                 else
1447                         panic("Softfloat not supported yet");
1448         } else if (mode_needs_gp_reg(mode)) {
1449                 return ia32_new_Unknown_gp(env_cg);
1450         } else {
1451                 assert(0 && "unsupported Unknown-Mode");
1452         }
1453 */
1454         panic("Unknown NYI\n");
1455         return NULL;
1456 }
1457
1458 /**
1459  * Change some phi modes
1460  */
1461 static ir_node *gen_Phi(ir_node *node) {
1462         ir_node  *block = be_transform_node(get_nodes_block(node));
1463         ir_graph *irg   = current_ir_graph;
1464         dbg_info *dbgi  = get_irn_dbg_info(node);
1465         ir_mode  *mode  = get_irn_mode(node);
1466         ir_node  *phi;
1467
1468         if (mode_needs_gp_reg(mode)) {
1469                 /* we shouldn't have any 64bit stuff around anymore */
1470                 assert(get_mode_size_bits(mode) <= 32);
1471                 /* all integer operations are on 32bit registers now */
1472                 mode = mode_Iu;
1473         }
1474
1475         /* phi nodes allow loops, so we use the old arguments for now
1476          * and fix this later */
1477         phi = new_ir_node(dbgi, irg, block, op_Phi, mode, get_irn_arity(node), get_irn_in(node) + 1);
1478         copy_node_attr(node, phi);
1479         be_duplicate_deps(node, phi);
1480
1481         be_set_transformed_node(node, phi);
1482         be_enqueue_preds(node);
1483
1484         return phi;
1485 }
1486
1487 /*********************************************************
1488  *                  _             _      _
1489  *                 (_)           | |    (_)
1490  *  _ __ ___   __ _ _ _ __     __| |_ __ ___   _____ _ __
1491  * | '_ ` _ \ / _` | | '_ \   / _` | '__| \ \ / / _ \ '__|
1492  * | | | | | | (_| | | | | | | (_| | |  | |\ V /  __/ |
1493  * |_| |_| |_|\__,_|_|_| |_|  \__,_|_|  |_| \_/ \___|_|
1494  *
1495  *********************************************************/
1496
1497 /**
1498  * the BAD transformer.
1499  */
1500 static ir_node *bad_transform(ir_node *irn) {
1501         panic("ARM backend: Not implemented: %+F\n", irn);
1502         return irn;
1503 }
1504
1505 /**
1506  * Set a node emitter. Make it a bit more type safe.
1507  */
1508 static INLINE void set_transformer(ir_op *op, be_transform_func arm_transform_func) {
1509         op->ops.generic = (op_func)arm_transform_func;
1510 }
1511
1512 /**
1513  * Enters all transform functions into the generic pointer
1514  */
1515 static void arm_register_transformers(void) {
1516         ir_op *op_Max, *op_Min, *op_Mulh;
1517
1518         /* first clear the generic function pointer for all ops */
1519         clear_irp_opcodes_generic_func();
1520
1521 #define GEN(a)     set_transformer(op_##a, gen_##a)
1522 #define BAD(a)     set_transformer(op_##a, bad_transform)
1523 #define IGN(a)
1524
1525         GEN(Add);
1526         GEN(Sub);
1527         GEN(Mul);
1528         GEN(And);
1529         GEN(Or);
1530         GEN(Eor);
1531
1532         GEN(Shl);
1533         GEN(Shr);
1534         GEN(Shrs);
1535         BAD(Rot);       /* unsupported yet */
1536
1537         GEN(Quot);
1538
1539         /* should be lowered */
1540         BAD(Div);
1541         BAD(Mod);
1542         BAD(DivMod);
1543
1544         GEN(Minus);
1545         GEN(Conv);
1546         GEN(Abs);
1547         GEN(Not);
1548
1549         GEN(Load);
1550         GEN(Store);
1551         GEN(Cond);
1552
1553         BAD(ASM);       /* unsupported yet */
1554         GEN(CopyB);
1555         BAD(Mux);
1556         BAD(Psi);       /* unsupported yet */
1557         GEN(Proj);
1558         GEN(Phi);
1559
1560         IGN(Block);
1561         IGN(End);
1562
1563         GEN(Const);
1564         GEN(SymConst);
1565
1566         /* we should never see these nodes */
1567         BAD(Raise);
1568         BAD(Sel);
1569         BAD(InstOf);
1570         BAD(Cast);
1571         BAD(Free);
1572         BAD(Tuple);
1573         BAD(Id);
1574         //BAD(Bad);
1575         BAD(Confirm);
1576         BAD(Filter);
1577         BAD(CallBegin);
1578         BAD(EndReg);
1579         BAD(EndExcept);
1580
1581         /* handle generic backend nodes */
1582         GEN(be_FrameAddr);
1583         //GEN(be_Call);
1584         //GEN(be_Return);
1585         BAD(be_FrameLoad);      /* unsupported yet */
1586         BAD(be_FrameStore);     /* unsupported yet */
1587         BAD(be_StackParam);     /* unsupported yet */
1588         GEN(be_AddSP);
1589         GEN(be_SubSP);
1590         GEN(be_Copy);
1591
1592         /* set the register for all Unknown nodes */
1593         GEN(Unknown);
1594
1595         op_Max = get_op_Max();
1596         if (op_Max)
1597                 BAD(Max);       /* unsupported yet */
1598         op_Min = get_op_Min();
1599         if (op_Min)
1600                 BAD(Min);       /* unsupported yet */
1601         op_Mulh = get_op_Mulh();
1602         if (op_Mulh)
1603                 BAD(Mulh);      /* unsupported yet */
1604
1605 #undef IGN
1606 #undef GEN
1607 #undef BAD
1608 }
1609
1610 /**
1611  * Pre-transform all unknown and noreg nodes.
1612  */
1613 static void arm_pretransform_node(void *arch_cg) {
1614         arm_code_gen_t *cg = arch_cg;
1615 }
1616
1617 /**
1618  * Transform a Firm graph into an ARM graph.
1619  */
1620 void arm_transform_graph(arm_code_gen_t *cg) {
1621         arm_register_transformers();
1622         env_cg = cg;
1623         be_transform_graph(cg->birg, /*arm_pretransform_node*/ NULL, cg);
1624 }
1625
1626 void arm_init_transform(void) {
1627         // FIRM_DBG_REGISTER(dbg, "firm.be.arm.transform");
1628 }