nsz Git - libfirm/blob - ir/be/arm/arm_transform.c

   1 /*
   2  * Copyright (C) 1995-2010 University of Karlsruhe.  All right reserved.
   3  *
   4  * This file is part of libFirm.
   5  *
   6  * This file may be distributed and/or modified under the terms of the
   7  * GNU General Public License version 2 as published by the Free Software
   8  * Foundation and appearing in the file LICENSE.GPL included in the
   9  * packaging of this file.
  10  *
  11  * Licensees holding valid libFirm Professional Edition licenses may use
  12  * this file in accordance with the libFirm Commercial License.
  13  * Agreement provided with the Software.
  14  *
  15  * This file is provided AS IS with NO WARRANTY OF ANY KIND, INCLUDING THE
  16  * WARRANTY OF DESIGN, MERCHANTABILITY AND FITNESS FOR A PARTICULAR
  17  * PURPOSE.
  18  */
  19
  20 /**
  21  * @file
  22  * @brief   The codegenerator (transform FIRM into arm FIRM)
  23  * @author  Matthias Braun, Oliver Richter, Tobias Gneist, Michael Beck
  24  */
  25 #include "config.h"
  26
  27 #include "irnode_t.h"
  28 #include "irgraph_t.h"
  29 #include "irmode_t.h"
  30 #include "irgmod.h"
  31 #include "iredges.h"
  32 #include "ircons.h"
  33 #include "irprintf.h"
  34 #include "dbginfo.h"
  35 #include "iropt_t.h"
  36 #include "debug.h"
  37 #include "error.h"
  38 #include "util.h"
  39
  40 #include "benode.h"
  41 #include "beirg.h"
  42 #include "beutil.h"
  43 #include "betranshlp.h"
  44 #include "beabihelper.h"
  45 #include "beabi.h"
  46
  47 #include "bearch_arm_t.h"
  48 #include "arm_nodes_attr.h"
  49 #include "arm_transform.h"
  50 #include "arm_optimize.h"
  51 #include "arm_new_nodes.h"
  52 #include "arm_map_regs.h"
  53 #include "arm_cconv.h"
  54
  55 #include "gen_arm_regalloc_if.h"
  56
  57 #include <limits.h>
  58
  59 DEBUG_ONLY(static firm_dbg_module_t *dbg = NULL;)
  60
  61 static const arch_register_t *sp_reg = &arm_registers[REG_SP];
  62 static ir_mode               *mode_gp;
  63 static ir_mode               *mode_fp;
  64 static beabi_helper_env_t    *abihelper;
  65 static be_stackorder_t       *stackorder;
  66 static calling_convention_t  *cconv = NULL;
  67 static arm_isa_t             *isa;
  68
  69 static pmap                  *node_to_stack;
  70
  71 static const arch_register_t *const callee_saves[] = {
  72         &arm_registers[REG_R4],
  73         &arm_registers[REG_R5],
  74         &arm_registers[REG_R6],
  75         &arm_registers[REG_R7],
  76         &arm_registers[REG_R8],
  77         &arm_registers[REG_R9],
  78         &arm_registers[REG_R10],
  79         &arm_registers[REG_R11],
  80         &arm_registers[REG_LR],
  81 };
  82
  83 static const arch_register_t *const caller_saves[] = {
  84         &arm_registers[REG_R0],
  85         &arm_registers[REG_R1],
  86         &arm_registers[REG_R2],
  87         &arm_registers[REG_R3],
  88         &arm_registers[REG_LR],
  89
  90         &arm_registers[REG_F0],
  91         &arm_registers[REG_F1],
  92         &arm_registers[REG_F2],
  93         &arm_registers[REG_F3],
  94         &arm_registers[REG_F4],
  95         &arm_registers[REG_F5],
  96         &arm_registers[REG_F6],
  97         &arm_registers[REG_F7],
  98 };
  99
 100 static bool mode_needs_gp_reg(ir_mode *mode)
 101 {
 102         return mode_is_int(mode) || mode_is_reference(mode);
 103 }
 104
 105 /**
 106  * create firm graph for a constant
 107  */
 108 static ir_node *create_const_graph_value(dbg_info *dbgi, ir_node *block,
 109                                          unsigned int value)
 110 {
 111         ir_node *result;
 112         arm_vals v, vn;
 113         int cnt;
 114
 115         /* We only have 8 bit immediates. So we possibly have to combine several
 116          * operations to construct the desired value.
 117          *
 118          * we can either create the value by adding bits to 0 or by removing bits
 119          * from an register with all bits set. Try which alternative needs fewer
 120          * operations */
 121         arm_gen_vals_from_word(value, &v);
 122         arm_gen_vals_from_word(~value, &vn);
 123
 124         if (vn.ops < v.ops) {
 125                 /* remove bits */
 126                 result = new_bd_arm_Mvn_imm(dbgi, block, vn.values[0], vn.rors[0]);
 127
 128                 for (cnt = 1; cnt < vn.ops; ++cnt) {
 129                         result = new_bd_arm_Bic_imm(dbgi, block, result,
 130                                                     vn.values[cnt], vn.rors[cnt]);
 131                 }
 132         } else {
 133                 /* add bits */
 134                 result = new_bd_arm_Mov_imm(dbgi, block, v.values[0], v.rors[0]);
 135
 136                 for (cnt = 1; cnt < v.ops; ++cnt) {
 137                         result = new_bd_arm_Or_imm(dbgi, block, result,
 138                                                    v.values[cnt], v.rors[cnt]);
 139                 }
 140         }
 141         return result;
 142 }
 143
 144 /**
 145  * Create a DAG constructing a given Const.
 146  *
 147  * @param irn  a Firm const
 148  */
 149 static ir_node *create_const_graph(ir_node *irn, ir_node *block)
 150 {
 151         ir_tarval *tv   = get_Const_tarval(irn);
 152         ir_mode   *mode = get_tarval_mode(tv);
 153         unsigned   value;
 154
 155         if (mode_is_reference(mode)) {
 156                 /* ARM is 32bit, so we can safely convert a reference tarval into Iu */
 157                 assert(get_mode_size_bits(mode) == get_mode_size_bits(mode_Iu));
 158                 tv = tarval_convert_to(tv, mode_Iu);
 159         }
 160         value = get_tarval_long(tv);
 161         return create_const_graph_value(get_irn_dbg_info(irn), block, value);
 162 }
 163
 164 /**
 165  * Create an And that will zero out upper bits.
 166  *
 167  * @param dbgi     debug info
 168  * @param block    the basic block
 169  * @param op       the original node
 170  * param src_bits  number of lower bits that will remain
 171  */
 172 static ir_node *gen_zero_extension(dbg_info *dbgi, ir_node *block, ir_node *op,
 173                                    int src_bits)
 174 {
 175         if (src_bits == 8) {
 176                 return new_bd_arm_And_imm(dbgi, block, op, 0xFF, 0);
 177         } else if (src_bits == 16) {
 178                 ir_node *lshift = new_bd_arm_Mov_reg_shift_imm(dbgi, block, op, ARM_SHF_LSL_IMM, 16);
 179                 ir_node *rshift = new_bd_arm_Mov_reg_shift_imm(dbgi, block, lshift, ARM_SHF_LSR_IMM, 16);
 180                 return rshift;
 181         } else {
 182                 panic("zero extension only supported for 8 and 16 bits");
 183         }
 184 }
 185
 186 /**
 187  * Generate code for a sign extension.
 188  */
 189 static ir_node *gen_sign_extension(dbg_info *dbgi, ir_node *block, ir_node *op,
 190                                    int src_bits)
 191 {
 192         int shift_width = 32 - src_bits;
 193         ir_node *lshift_node = new_bd_arm_Mov_reg_shift_imm(dbgi, block, op, ARM_SHF_LSL_IMM, shift_width);
 194         ir_node *rshift_node = new_bd_arm_Mov_reg_shift_imm(dbgi, block, lshift_node, ARM_SHF_ASR_IMM, shift_width);
 195         return rshift_node;
 196 }
 197
 198 static ir_node *gen_extension(dbg_info *dbgi, ir_node *block, ir_node *op,
 199                               ir_mode *orig_mode)
 200 {
 201         int bits = get_mode_size_bits(orig_mode);
 202         if (bits == 32)
 203                 return op;
 204
 205         if (mode_is_signed(orig_mode)) {
 206                 return gen_sign_extension(dbgi, block, op, bits);
 207         } else {
 208                 return gen_zero_extension(dbgi, block, op, bits);
 209         }
 210 }
 211
 212 /**
 213  * returns true if it is assured, that the upper bits of a node are "clean"
 214  * which means for a 16 or 8 bit value, that the upper bits in the register
 215  * are 0 for unsigned and a copy of the last significant bit for signed
 216  * numbers.
 217  */
 218 static bool upper_bits_clean(ir_node *transformed_node, ir_mode *mode)
 219 {
 220         (void) transformed_node;
 221         (void) mode;
 222         /* TODO */
 223         return false;
 224 }
 225
 226 /**
 227  * Transforms a Conv node.
 228  *
 229  * @return The created ia32 Conv node
 230  */
 231 static ir_node *gen_Conv(ir_node *node)
 232 {
 233         ir_node  *block    = be_transform_node(get_nodes_block(node));
 234         ir_node  *op       = get_Conv_op(node);
 235         ir_node  *new_op   = be_transform_node(op);
 236         ir_mode  *src_mode = get_irn_mode(op);
 237         ir_mode  *dst_mode = get_irn_mode(node);
 238         dbg_info *dbg      = get_irn_dbg_info(node);
 239
 240         if (src_mode == dst_mode)
 241                 return new_op;
 242
 243         if (mode_is_float(src_mode) || mode_is_float(dst_mode)) {
 244                 if (USE_FPA(isa)) {
 245                         if (mode_is_float(src_mode)) {
 246                                 if (mode_is_float(dst_mode)) {
 247                                         /* from float to float */
 248                                         return new_bd_arm_Mvf(dbg, block, new_op, dst_mode);
 249                                 } else {
 250                                         /* from float to int */
 251                                         panic("TODO");
 252                                 }
 253                         } else {
 254                                 /* from int to float */
 255                                 if (!mode_is_signed(src_mode)) {
 256                                         panic("TODO");
 257                                 } else {
 258                                         return new_bd_arm_FltX(dbg, block, new_op, dst_mode);
 259                                 }
 260                         }
 261                 } else if (USE_VFP(isa)) {
 262                         panic("VFP not supported yet");
 263                 } else {
 264                         panic("Softfloat not supported yet");
 265                 }
 266         } else { /* complete in gp registers */
 267                 int src_bits = get_mode_size_bits(src_mode);
 268                 int dst_bits = get_mode_size_bits(dst_mode);
 269                 int min_bits;
 270                 ir_mode *min_mode;
 271
 272                 if (src_bits == dst_bits) {
 273                         /* kill unnecessary conv */
 274                         return new_op;
 275                 }
 276
 277                 if (src_bits < dst_bits) {
 278                         min_bits = src_bits;
 279                         min_mode = src_mode;
 280                 } else {
 281                         min_bits = dst_bits;
 282                         min_mode = dst_mode;
 283                 }
 284
 285                 if (upper_bits_clean(new_op, min_mode)) {
 286                         return new_op;
 287                 }
 288
 289                 if (mode_is_signed(min_mode)) {
 290                         return gen_sign_extension(dbg, block, new_op, min_bits);
 291                 } else {
 292                         return gen_zero_extension(dbg, block, new_op, min_bits);
 293                 }
 294         }
 295 }
 296
 297 typedef struct {
 298         unsigned char  imm_8;
 299         unsigned char  rot;
 300 } arm_immediate_t;
 301
 302 static bool try_encode_as_immediate(const ir_node *node, arm_immediate_t *res)
 303 {
 304         unsigned val, low_pos, high_pos;
 305
 306         if (!is_Const(node))
 307                 return false;
 308
 309         val = get_tarval_long(get_Const_tarval(node));
 310
 311         if (val == 0) {
 312                 res->imm_8 = 0;
 313                 res->rot   = 0;
 314                 return true;
 315         }
 316         if (val <= 0xff) {
 317                 res->imm_8 = val;
 318                 res->rot   = 0;
 319                 return true;
 320         }
 321         /* arm allows to use to rotate an 8bit immediate value by a multiple of 2
 322            (= 0, 2, 4, 6, ...).
 323            So we determine the smallest even position with a bit set
 324            and the highest even position with no bit set anymore.
 325            If the difference between these 2 is <= 8, then we can encode the value
 326            as immediate.
 327          */
 328         low_pos  = ntz(val) & ~1u;
 329         high_pos = (32-nlz(val)+1) & ~1u;
 330
 331         if (high_pos - low_pos <= 8) {
 332                 res->imm_8 = val >> low_pos;
 333                 res->rot   = 32 - low_pos;
 334                 return true;
 335         }
 336
 337         if (high_pos > 24) {
 338                 res->rot = 34 - high_pos;
 339                 val      = val >> (32-res->rot) | val << (res->rot);
 340                 if (val <= 0xff) {
 341                         res->imm_8 = val;
 342                         return true;
 343                 }
 344         }
 345
 346         return false;
 347 }
 348
 349 static bool is_downconv(const ir_node *node)
 350 {
 351         ir_mode *src_mode;
 352         ir_mode *dest_mode;
 353
 354         if (!is_Conv(node))
 355                 return false;
 356
 357         /* we only want to skip the conv when we're the only user
 358          * (not optimal but for now...)
 359          */
 360         if (get_irn_n_edges(node) > 1)
 361                 return false;
 362
 363         src_mode  = get_irn_mode(get_Conv_op(node));
 364         dest_mode = get_irn_mode(node);
 365         return
 366                 mode_needs_gp_reg(src_mode)  &&
 367                 mode_needs_gp_reg(dest_mode) &&
 368                 get_mode_size_bits(dest_mode) <= get_mode_size_bits(src_mode);
 369 }
 370
 371 static ir_node *arm_skip_downconv(ir_node *node)
 372 {
 373         while (is_downconv(node))
 374                 node = get_Conv_op(node);
 375         return node;
 376 }
 377
 378 typedef enum {
 379         MATCH_NONE         = 0,
 380         MATCH_COMMUTATIVE  = 1 << 0,  /**< commutative node */
 381         MATCH_REVERSE      = 1 << 1,  /**< support reverse opcode */
 382         MATCH_SIZE_NEUTRAL = 1 << 2,
 383         MATCH_SKIP_NOT     = 1 << 3,  /**< skip Not on ONE input */
 384 } match_flags_t;
 385 ENUM_BITSET(match_flags_t)
 386
 387 /**
 388  * possible binop constructors.
 389  */
 390 typedef struct arm_binop_factory_t {
 391         /** normal reg op reg operation. */
 392         ir_node *(*new_binop_reg)(dbg_info *dbgi, ir_node *block, ir_node *op1, ir_node *op2);
 393         /** normal reg op imm operation. */
 394         ir_node *(*new_binop_imm)(dbg_info *dbgi, ir_node *block, ir_node *op1, unsigned char imm8, unsigned char imm_rot);
 395         /** barrel shifter reg op (reg shift reg operation. */
 396         ir_node *(*new_binop_reg_shift_reg)(dbg_info *dbgi, ir_node *block, ir_node *left, ir_node *right, ir_node *shift, arm_shift_modifier_t shift_modifier);
 397         /** barrel shifter reg op (reg shift imm operation. */
 398         ir_node *(*new_binop_reg_shift_imm)(dbg_info *dbgi, ir_node *block, ir_node *left, ir_node *right, arm_shift_modifier_t shift_modifier, unsigned shift_immediate);
 399 } arm_binop_factory_t;
 400
 401 static ir_node *gen_int_binop(ir_node *node, match_flags_t flags,
 402                 const arm_binop_factory_t *factory)
 403 {
 404         ir_node  *block   = be_transform_node(get_nodes_block(node));
 405         ir_node  *op1     = get_binop_left(node);
 406         ir_node  *new_op1;
 407         ir_node  *op2     = get_binop_right(node);
 408         ir_node  *new_op2;
 409         dbg_info *dbgi    = get_irn_dbg_info(node);
 410         arm_immediate_t imm;
 411
 412         if (flags & MATCH_SKIP_NOT) {
 413                 if (is_Not(op1))
 414                         op1 = get_Not_op(op1);
 415                 else if (is_Not(op2))
 416                         op2 = get_Not_op(op2);
 417                 else
 418                         panic("cannot execute MATCH_SKIP_NOT");
 419         }
 420         if (flags & MATCH_SIZE_NEUTRAL) {
 421                 op1 = arm_skip_downconv(op1);
 422                 op2 = arm_skip_downconv(op2);
 423         } else {
 424                 assert(get_mode_size_bits(get_irn_mode(node)) == 32);
 425         }
 426
 427         if (try_encode_as_immediate(op2, &imm)) {
 428                 new_op1 = be_transform_node(op1);
 429                 return factory->new_binop_imm(dbgi, block, new_op1, imm.imm_8, imm.rot);
 430         }
 431         new_op2 = be_transform_node(op2);
 432     if ((flags & (MATCH_COMMUTATIVE|MATCH_REVERSE)) && try_encode_as_immediate(op1, &imm)) {
 433                 if (flags & MATCH_REVERSE)
 434                         return factory[1].new_binop_imm(dbgi, block, new_op2, imm.imm_8, imm.rot);
 435                 else
 436                         return factory[0].new_binop_imm(dbgi, block, new_op2, imm.imm_8, imm.rot);
 437         }
 438         new_op1 = be_transform_node(op1);
 439
 440         /* check if we can fold in a Mov */
 441         if (is_arm_Mov(new_op2)) {
 442                 const arm_shifter_operand_t *attr = get_arm_shifter_operand_attr_const(new_op2);
 443
 444                 switch (attr->shift_modifier) {
 445                 case ARM_SHF_IMM:
 446                 case ARM_SHF_ASR_IMM:
 447                 case ARM_SHF_LSL_IMM:
 448                 case ARM_SHF_LSR_IMM:
 449                 case ARM_SHF_ROR_IMM:
 450                         if (factory->new_binop_reg_shift_imm) {
 451                                 ir_node *mov_op = get_irn_n(new_op2, 0);
 452                                 return factory->new_binop_reg_shift_imm(dbgi, block, new_op1, mov_op,
 453                                         attr->shift_modifier, attr->shift_immediate);
 454                         }
 455                         break;
 456
 457                 case ARM_SHF_ASR_REG:
 458                 case ARM_SHF_LSL_REG:
 459                 case ARM_SHF_LSR_REG:
 460                 case ARM_SHF_ROR_REG:
 461                         if (factory->new_binop_reg_shift_reg) {
 462                                 ir_node *mov_op  = get_irn_n(new_op2, 0);
 463                                 ir_node *mov_sft = get_irn_n(new_op2, 1);
 464                                 return factory->new_binop_reg_shift_reg(dbgi, block, new_op1, mov_op, mov_sft,
 465                                         attr->shift_modifier);
 466                         }
 467                         break;
 468                 case ARM_SHF_REG:
 469                 case ARM_SHF_RRX:
 470                         break;
 471                 case ARM_SHF_INVALID:
 472                         panic("invalid shift");
 473                 }
 474         }
 475         if ((flags & (MATCH_COMMUTATIVE|MATCH_REVERSE)) && is_arm_Mov(new_op1)) {
 476                 const arm_shifter_operand_t *attr = get_arm_shifter_operand_attr_const(new_op1);
 477                 int idx = flags & MATCH_REVERSE ? 1 : 0;
 478
 479                 switch (attr->shift_modifier) {
 480                 ir_node *mov_op, *mov_sft;
 481
 482                 case ARM_SHF_IMM:
 483                 case ARM_SHF_ASR_IMM:
 484                 case ARM_SHF_LSL_IMM:
 485                 case ARM_SHF_LSR_IMM:
 486                 case ARM_SHF_ROR_IMM:
 487                         if (factory[idx].new_binop_reg_shift_imm) {
 488                                 mov_op = get_irn_n(new_op1, 0);
 489                                 return factory[idx].new_binop_reg_shift_imm(dbgi, block, new_op2, mov_op,
 490                                         attr->shift_modifier, attr->shift_immediate);
 491                         }
 492                         break;
 493
 494                 case ARM_SHF_ASR_REG:
 495                 case ARM_SHF_LSL_REG:
 496                 case ARM_SHF_LSR_REG:
 497                 case ARM_SHF_ROR_REG:
 498                         if (factory[idx].new_binop_reg_shift_reg) {
 499                                 mov_op  = get_irn_n(new_op1, 0);
 500                                 mov_sft = get_irn_n(new_op1, 1);
 501                                 return factory[idx].new_binop_reg_shift_reg(dbgi, block, new_op2, mov_op, mov_sft,
 502                                         attr->shift_modifier);
 503                         }
 504                         break;
 505
 506                 case ARM_SHF_REG:
 507                 case ARM_SHF_RRX:
 508                         break;
 509                 case ARM_SHF_INVALID:
 510                         panic("invalid shift");
 511                 }
 512         }
 513         return factory->new_binop_reg(dbgi, block, new_op1, new_op2);
 514 }
 515
 516 /**
 517  * Creates an ARM Add.
 518  *
 519  * @return the created arm Add node
 520  */
 521 static ir_node *gen_Add(ir_node *node)
 522 {
 523         static const arm_binop_factory_t add_factory = {
 524                 new_bd_arm_Add_reg,
 525                 new_bd_arm_Add_imm,
 526                 new_bd_arm_Add_reg_shift_reg,
 527                 new_bd_arm_Add_reg_shift_imm
 528         };
 529
 530         ir_mode *mode = get_irn_mode(node);
 531
 532         if (mode_is_float(mode)) {
 533                 ir_node  *block   = be_transform_node(get_nodes_block(node));
 534                 ir_node  *op1     = get_Add_left(node);
 535                 ir_node  *op2     = get_Add_right(node);
 536                 dbg_info *dbgi    = get_irn_dbg_info(node);
 537                 ir_node  *new_op1 = be_transform_node(op1);
 538                 ir_node  *new_op2 = be_transform_node(op2);
 539                 if (USE_FPA(isa)) {
 540                         return new_bd_arm_Adf(dbgi, block, new_op1, new_op2, mode);
 541                 } else if (USE_VFP(isa)) {
 542                         panic("VFP not supported yet");
 543                 } else {
 544                         panic("Softfloat not supported yet");
 545                 }
 546         } else {
 547                 /* TODO: check for MLA */
 548                 return gen_int_binop(node, MATCH_COMMUTATIVE | MATCH_SIZE_NEUTRAL, &add_factory);
 549         }
 550 }
 551
 552 /**
 553  * Creates an ARM Mul.
 554  *
 555  * @return the created arm Mul node
 556  */
 557 static ir_node *gen_Mul(ir_node *node)
 558 {
 559         ir_node  *block   = be_transform_node(get_nodes_block(node));
 560         ir_node  *op1     = get_Mul_left(node);
 561         ir_node  *new_op1 = be_transform_node(op1);
 562         ir_node  *op2     = get_Mul_right(node);
 563         ir_node  *new_op2 = be_transform_node(op2);
 564         ir_mode  *mode    = get_irn_mode(node);
 565         dbg_info *dbg     = get_irn_dbg_info(node);
 566
 567         if (mode_is_float(mode)) {
 568                 if (USE_FPA(isa)) {
 569                         return new_bd_arm_Muf(dbg, block, new_op1, new_op2, mode);
 570                 } else if (USE_VFP(isa)) {
 571                         panic("VFP not supported yet");
 572                 } else {
 573                         panic("Softfloat not supported yet");
 574                 }
 575         }
 576         assert(mode_is_data(mode));
 577         return new_bd_arm_Mul(dbg, block, new_op1, new_op2);
 578 }
 579
 580 static ir_node *gen_Div(ir_node *node)
 581 {
 582         ir_node  *block   = be_transform_node(get_nodes_block(node));
 583         ir_node  *op1     = get_Div_left(node);
 584         ir_node  *new_op1 = be_transform_node(op1);
 585         ir_node  *op2     = get_Div_right(node);
 586         ir_node  *new_op2 = be_transform_node(op2);
 587         ir_mode  *mode    = get_Div_resmode(node);
 588         dbg_info *dbg     = get_irn_dbg_info(node);
 589
 590         /* integer division should be replaced by builtin call */
 591         assert(mode_is_float(mode));
 592
 593         if (USE_FPA(isa)) {
 594                 return new_bd_arm_Dvf(dbg, block, new_op1, new_op2, mode);
 595         } else if (USE_VFP(isa)) {
 596                 panic("VFP not supported yet");
 597         } else {
 598                 panic("Softfloat not supported yet");
 599         }
 600 }
 601
 602 static ir_node *gen_And(ir_node *node)
 603 {
 604         static const arm_binop_factory_t and_factory = {
 605                 new_bd_arm_And_reg,
 606                 new_bd_arm_And_imm,
 607                 new_bd_arm_And_reg_shift_reg,
 608                 new_bd_arm_And_reg_shift_imm
 609         };
 610         static const arm_binop_factory_t bic_factory = {
 611                 new_bd_arm_Bic_reg,
 612                 new_bd_arm_Bic_imm,
 613                 new_bd_arm_Bic_reg_shift_reg,
 614                 new_bd_arm_Bic_reg_shift_imm
 615         };
 616
 617         /* check for and not */
 618         ir_node *left  = get_And_left(node);
 619         ir_node *right = get_And_right(node);
 620
 621         if (is_Not(left) || is_Not(right)) {
 622                 return gen_int_binop(node, MATCH_COMMUTATIVE | MATCH_SIZE_NEUTRAL | MATCH_SKIP_NOT,
 623                         &bic_factory);
 624         }
 625
 626         return gen_int_binop(node, MATCH_COMMUTATIVE | MATCH_SIZE_NEUTRAL, &and_factory);
 627 }
 628
 629 static ir_node *gen_Or(ir_node *node)
 630 {
 631         static const arm_binop_factory_t or_factory = {
 632                 new_bd_arm_Or_reg,
 633                 new_bd_arm_Or_imm,
 634                 new_bd_arm_Or_reg_shift_reg,
 635                 new_bd_arm_Or_reg_shift_imm
 636         };
 637
 638         return gen_int_binop(node, MATCH_COMMUTATIVE | MATCH_SIZE_NEUTRAL, &or_factory);
 639 }
 640
 641 static ir_node *gen_Eor(ir_node *node)
 642 {
 643         static const arm_binop_factory_t eor_factory = {
 644                 new_bd_arm_Eor_reg,
 645                 new_bd_arm_Eor_imm,
 646                 new_bd_arm_Eor_reg_shift_reg,
 647                 new_bd_arm_Eor_reg_shift_imm
 648         };
 649
 650         return gen_int_binop(node, MATCH_COMMUTATIVE | MATCH_SIZE_NEUTRAL, &eor_factory);
 651 }
 652
 653 static ir_node *gen_Sub(ir_node *node)
 654 {
 655         static const arm_binop_factory_t sub_rsb_factory[2] = {
 656                 {
 657                         new_bd_arm_Sub_reg,
 658                         new_bd_arm_Sub_imm,
 659                         new_bd_arm_Sub_reg_shift_reg,
 660                         new_bd_arm_Sub_reg_shift_imm
 661                 },
 662                 {
 663                         new_bd_arm_Rsb_reg,
 664                         new_bd_arm_Rsb_imm,
 665                         new_bd_arm_Rsb_reg_shift_reg,
 666                         new_bd_arm_Rsb_reg_shift_imm
 667                 }
 668         };
 669
 670         ir_node  *block   = be_transform_node(get_nodes_block(node));
 671         ir_node  *op1     = get_Sub_left(node);
 672         ir_node  *new_op1 = be_transform_node(op1);
 673         ir_node  *op2     = get_Sub_right(node);
 674         ir_node  *new_op2 = be_transform_node(op2);
 675         ir_mode  *mode    = get_irn_mode(node);
 676         dbg_info *dbgi    = get_irn_dbg_info(node);
 677
 678         if (mode_is_float(mode)) {
 679                 if (USE_FPA(isa)) {
 680                         return new_bd_arm_Suf(dbgi, block, new_op1, new_op2, mode);
 681                 } else if (USE_VFP(isa)) {
 682                         panic("VFP not supported yet");
 683                 } else {
 684                         panic("Softfloat not supported yet");
 685                 }
 686         } else {
 687                 return gen_int_binop(node, MATCH_SIZE_NEUTRAL | MATCH_REVERSE, sub_rsb_factory);
 688         }
 689 }
 690
 691 /**
 692  * Checks if a given value can be used as an immediate for the given
 693  * ARM shift mode.
 694  */
 695 static bool can_use_shift_constant(unsigned int val,
 696                                    arm_shift_modifier_t modifier)
 697 {
 698         if (val <= 31)
 699                 return true;
 700         if (val == 32 && modifier != ARM_SHF_LSL_REG && modifier != ARM_SHF_ROR_REG)
 701                 return true;
 702         return false;
 703 }
 704
 705 /**
 706  * generate an ARM shift instruction.
 707  *
 708  * @param node            the node
 709  * @param flags           matching flags
 710  * @param shift_modifier  initial encoding of the desired shift operation
 711  */
 712 static ir_node *make_shift(ir_node *node, match_flags_t flags,
 713                 arm_shift_modifier_t shift_modifier)
 714 {
 715         ir_node  *block = be_transform_node(get_nodes_block(node));
 716         ir_node  *op1   = get_binop_left(node);
 717         ir_node  *op2   = get_binop_right(node);
 718         dbg_info *dbgi  = get_irn_dbg_info(node);
 719         ir_mode  *mode  = get_irn_mode(node);
 720         ir_node  *new_op1;
 721         ir_node  *new_op2;
 722
 723         if (get_mode_modulo_shift(mode) != 32)
 724                 panic("modulo shift!=32 not supported");
 725
 726         if (flags & MATCH_SIZE_NEUTRAL) {
 727                 op1 = arm_skip_downconv(op1);
 728                 op2 = arm_skip_downconv(op2);
 729         }
 730
 731         new_op1 = be_transform_node(op1);
 732         if (is_Const(op2)) {
 733                 ir_tarval   *tv  = get_Const_tarval(op2);
 734                 unsigned int val = get_tarval_long(tv);
 735                 assert(tarval_is_long(tv));
 736                 if (can_use_shift_constant(val, shift_modifier)) {
 737                         switch (shift_modifier) {
 738                         case ARM_SHF_LSL_REG: shift_modifier = ARM_SHF_LSL_IMM; break;
 739                         case ARM_SHF_LSR_REG: shift_modifier = ARM_SHF_LSR_IMM; break;
 740                         case ARM_SHF_ASR_REG: shift_modifier = ARM_SHF_ASR_IMM; break;
 741                         case ARM_SHF_ROR_REG: shift_modifier = ARM_SHF_ROR_IMM; break;
 742                         default: panic("unexpected shift modifier");
 743                         }
 744                         return new_bd_arm_Mov_reg_shift_imm(dbgi, block, new_op1,
 745                                                             shift_modifier, val);
 746                 }
 747         }
 748
 749         new_op2 = be_transform_node(op2);
 750         return new_bd_arm_Mov_reg_shift_reg(dbgi, block, new_op1, new_op2,
 751                                             shift_modifier);
 752 }
 753
 754 static ir_node *gen_Shl(ir_node *node)
 755 {
 756         return make_shift(node, MATCH_SIZE_NEUTRAL, ARM_SHF_LSL_REG);
 757 }
 758
 759 static ir_node *gen_Shr(ir_node *node)
 760 {
 761         return make_shift(node, MATCH_NONE, ARM_SHF_LSR_REG);
 762 }
 763
 764 static ir_node *gen_Shrs(ir_node *node)
 765 {
 766         return make_shift(node, MATCH_NONE, ARM_SHF_ASR_REG);
 767 }
 768
 769 static ir_node *gen_Ror(ir_node *node, ir_node *op1, ir_node *op2)
 770 {
 771         ir_node  *block   = be_transform_node(get_nodes_block(node));
 772         ir_node  *new_op1 = be_transform_node(op1);
 773         dbg_info *dbgi    = get_irn_dbg_info(node);
 774         ir_node  *new_op2 = be_transform_node(op2);
 775
 776         return new_bd_arm_Mov_reg_shift_reg(dbgi, block, new_op1, new_op2,
 777                                             ARM_SHF_ROR_REG);
 778 }
 779
 780 static ir_node *gen_Rol(ir_node *node, ir_node *op1, ir_node *op2)
 781 {
 782         ir_node  *block   = be_transform_node(get_nodes_block(node));
 783         ir_node  *new_op1 = be_transform_node(op1);
 784         dbg_info *dbgi    = get_irn_dbg_info(node);
 785         ir_node  *new_op2 = be_transform_node(op2);
 786
 787         /* Note: there is no Rol on arm, we have to use Ror */
 788         new_op2 = new_bd_arm_Rsb_imm(dbgi, block, new_op2, 32, 0);
 789         return new_bd_arm_Mov_reg_shift_reg(dbgi, block, new_op1, new_op2,
 790                                             ARM_SHF_ROR_REG);
 791 }
 792
 793 static ir_node *gen_Rotl(ir_node *node)
 794 {
 795         ir_node *rotate = NULL;
 796         ir_node *op1    = get_Rotl_left(node);
 797         ir_node *op2    = get_Rotl_right(node);
 798
 799         /* Firm has only RotL, so we are looking for a right (op2)
 800            operand "-e+mode_size_bits" (it's an already modified "mode_size_bits-e",
 801            that means we can create a RotR. */
 802
 803         if (is_Add(op2)) {
 804                 ir_node *right = get_Add_right(op2);
 805                 if (is_Const(right)) {
 806                         ir_tarval *tv   = get_Const_tarval(right);
 807                         ir_mode   *mode = get_irn_mode(node);
 808                         long       bits = get_mode_size_bits(mode);
 809                         ir_node   *left = get_Add_left(op2);
 810
 811                         if (is_Minus(left) &&
 812                             tarval_is_long(tv)          &&
 813                             get_tarval_long(tv) == bits &&
 814                             bits                == 32)
 815                                 rotate = gen_Ror(node, op1, get_Minus_op(left));
 816                 }
 817         } else if (is_Sub(op2)) {
 818                 ir_node *left = get_Sub_left(op2);
 819                 if (is_Const(left)) {
 820                         ir_tarval *tv   = get_Const_tarval(left);
 821                         ir_mode   *mode = get_irn_mode(node);
 822                         long       bits = get_mode_size_bits(mode);
 823                         ir_node   *right = get_Sub_right(op2);
 824
 825                         if (tarval_is_long(tv)          &&
 826                             get_tarval_long(tv) == bits &&
 827                             bits                == 32)
 828                                 rotate = gen_Ror(node, op1, right);
 829                 }
 830         } else if (is_Const(op2)) {
 831                 ir_tarval *tv   = get_Const_tarval(op2);
 832                 ir_mode   *mode = get_irn_mode(node);
 833                 long       bits = get_mode_size_bits(mode);
 834
 835                 if (tarval_is_long(tv) && bits == 32) {
 836                         ir_node  *block   = be_transform_node(get_nodes_block(node));
 837                         ir_node  *new_op1 = be_transform_node(op1);
 838                         dbg_info *dbgi    = get_irn_dbg_info(node);
 839
 840                         bits = (bits - get_tarval_long(tv)) & 31;
 841                         rotate = new_bd_arm_Mov_reg_shift_imm(dbgi, block, new_op1, ARM_SHF_ROR_IMM, bits);
 842                 }
 843         }
 844
 845         if (rotate == NULL) {
 846                 rotate = gen_Rol(node, op1, op2);
 847         }
 848
 849         return rotate;
 850 }
 851
 852 static ir_node *gen_Not(ir_node *node)
 853 {
 854         ir_node  *block   = be_transform_node(get_nodes_block(node));
 855         ir_node  *op      = get_Not_op(node);
 856         ir_node  *new_op  = be_transform_node(op);
 857         dbg_info *dbgi    = get_irn_dbg_info(node);
 858
 859         /* check if we can fold in a Mov */
 860         if (is_arm_Mov(new_op)) {
 861                 const arm_shifter_operand_t *attr = get_arm_shifter_operand_attr_const(new_op);
 862
 863                 switch (attr->shift_modifier) {
 864                 ir_node *mov_op, *mov_sft;
 865
 866                 case ARM_SHF_IMM:
 867                 case ARM_SHF_ASR_IMM:
 868                 case ARM_SHF_LSL_IMM:
 869                 case ARM_SHF_LSR_IMM:
 870                 case ARM_SHF_ROR_IMM:
 871                         mov_op = get_irn_n(new_op, 0);
 872                         return new_bd_arm_Mvn_reg_shift_imm(dbgi, block, mov_op,
 873                                 attr->shift_modifier, attr->shift_immediate);
 874
 875                 case ARM_SHF_ASR_REG:
 876                 case ARM_SHF_LSL_REG:
 877                 case ARM_SHF_LSR_REG:
 878                 case ARM_SHF_ROR_REG:
 879                         mov_op  = get_irn_n(new_op, 0);
 880                         mov_sft = get_irn_n(new_op, 1);
 881                         return new_bd_arm_Mvn_reg_shift_reg(dbgi, block, mov_op, mov_sft,
 882                                 attr->shift_modifier);
 883
 884                 case ARM_SHF_REG:
 885                 case ARM_SHF_RRX:
 886                         break;
 887                 case ARM_SHF_INVALID:
 888                         panic("invalid shift");
 889                 }
 890         }
 891
 892         return new_bd_arm_Mvn_reg(dbgi, block, new_op);
 893 }
 894
 895 static ir_node *gen_Minus(ir_node *node)
 896 {
 897         ir_node  *block   = be_transform_node(get_nodes_block(node));
 898         ir_node  *op      = get_Minus_op(node);
 899         ir_node  *new_op  = be_transform_node(op);
 900         dbg_info *dbgi    = get_irn_dbg_info(node);
 901         ir_mode  *mode    = get_irn_mode(node);
 902
 903         if (mode_is_float(mode)) {
 904                 if (USE_FPA(isa)) {
 905                         return new_bd_arm_Mvf(dbgi, block, op, mode);
 906                 } else if (USE_VFP(isa)) {
 907                         panic("VFP not supported yet");
 908                 } else {
 909                         panic("Softfloat not supported yet");
 910                 }
 911         }
 912         assert(mode_is_data(mode));
 913         return new_bd_arm_Rsb_imm(dbgi, block, new_op, 0, 0);
 914 }
 915
 916 static ir_node *gen_Load(ir_node *node)
 917 {
 918         ir_node  *block    = be_transform_node(get_nodes_block(node));
 919         ir_node  *ptr      = get_Load_ptr(node);
 920         ir_node  *new_ptr  = be_transform_node(ptr);
 921         ir_node  *mem      = get_Load_mem(node);
 922         ir_node  *new_mem  = be_transform_node(mem);
 923         ir_mode  *mode     = get_Load_mode(node);
 924         dbg_info *dbgi      = get_irn_dbg_info(node);
 925         ir_node  *new_load = NULL;
 926
 927         if (get_Load_unaligned(node) == align_non_aligned)
 928                 panic("unaligned Loads not supported yet");
 929
 930         if (mode_is_float(mode)) {
 931                 if (USE_FPA(isa)) {
 932                         new_load = new_bd_arm_Ldf(dbgi, block, new_ptr, new_mem, mode,
 933                                                   NULL, 0, 0, false);
 934                 } else if (USE_VFP(isa)) {
 935                         panic("VFP not supported yet");
 936                 } else {
 937                         panic("Softfloat not supported yet");
 938                 }
 939         } else {
 940                 assert(mode_is_data(mode) && "unsupported mode for Load");
 941
 942                 new_load = new_bd_arm_Ldr(dbgi, block, new_ptr, new_mem, mode, NULL, 0, 0, false);
 943         }
 944         set_irn_pinned(new_load, get_irn_pinned(node));
 945
 946         /* check for special case: the loaded value might not be used */
 947         if (be_get_Proj_for_pn(node, pn_Load_res) == NULL) {
 948                 /* add a result proj and a Keep to produce a pseudo use */
 949                 ir_node *proj = new_r_Proj(new_load, mode_Iu, pn_arm_Ldr_res);
 950                 be_new_Keep(block, 1, &proj);
 951         }
 952
 953         return new_load;
 954 }
 955
 956 static ir_node *gen_Store(ir_node *node)
 957 {
 958         ir_node  *block    = be_transform_node(get_nodes_block(node));
 959         ir_node  *ptr      = get_Store_ptr(node);
 960         ir_node  *new_ptr  = be_transform_node(ptr);
 961         ir_node  *mem      = get_Store_mem(node);
 962         ir_node  *new_mem  = be_transform_node(mem);
 963         ir_node  *val      = get_Store_value(node);
 964         ir_node  *new_val  = be_transform_node(val);
 965         ir_mode  *mode     = get_irn_mode(val);
 966         dbg_info *dbgi     = get_irn_dbg_info(node);
 967         ir_node *new_store = NULL;
 968
 969         if (get_Store_unaligned(node) == align_non_aligned)
 970                 panic("unaligned Stores not supported yet");
 971
 972         if (mode_is_float(mode)) {
 973                 if (USE_FPA(isa)) {
 974                         new_store = new_bd_arm_Stf(dbgi, block, new_ptr, new_val,
 975                                                    new_mem, mode, NULL, 0, 0, false);
 976                 } else if (USE_VFP(isa)) {
 977                         panic("VFP not supported yet");
 978                 } else {
 979                         panic("Softfloat not supported yet");
 980                 }
 981         } else {
 982                 assert(mode_is_data(mode) && "unsupported mode for Store");
 983                 new_store = new_bd_arm_Str(dbgi, block, new_ptr, new_val, new_mem, mode,
 984                                            NULL, 0, 0, false);
 985         }
 986         set_irn_pinned(new_store, get_irn_pinned(node));
 987         return new_store;
 988 }
 989
 990 static ir_node *gen_Jmp(ir_node *node)
 991 {
 992         ir_node  *block     = get_nodes_block(node);
 993         ir_node  *new_block = be_transform_node(block);
 994         dbg_info *dbgi      = get_irn_dbg_info(node);
 995
 996         return new_bd_arm_Jmp(dbgi, new_block);
 997 }
 998
 999 static ir_node *gen_Switch(ir_node *node)
1000 {
1001         ir_graph              *irg      = get_irn_irg(node);
1002         ir_node               *block    = be_transform_node(get_nodes_block(node));
1003         ir_node               *selector = get_Switch_selector(node);
1004         dbg_info              *dbgi     = get_irn_dbg_info(node);
1005         ir_node               *new_op   = be_transform_node(selector);
1006         ir_mode               *mode     = get_irn_mode(selector);
1007         const ir_switch_table *table    = get_Switch_table(node);
1008         unsigned               n_outs   = get_Switch_n_outs(node);
1009
1010         table = ir_switch_table_duplicate(irg, table);
1011
1012         /* switch with smaller modes not implemented yet */
1013         assert(get_mode_size_bits(mode) == 32);
1014
1015         return new_bd_arm_SwitchJmp(dbgi, block, new_op, n_outs, table);
1016 }
1017
1018 static ir_node *gen_Cmp(ir_node *node)
1019 {
1020         ir_node  *block    = be_transform_node(get_nodes_block(node));
1021         ir_node  *op1      = get_Cmp_left(node);
1022         ir_node  *op2      = get_Cmp_right(node);
1023         ir_mode  *cmp_mode = get_irn_mode(op1);
1024         dbg_info *dbgi     = get_irn_dbg_info(node);
1025         ir_node  *new_op1;
1026         ir_node  *new_op2;
1027         bool      is_unsigned;
1028
1029         if (mode_is_float(cmp_mode)) {
1030                 /* TODO: this is broken... */
1031                 new_op1 = be_transform_node(op1);
1032                 new_op2 = be_transform_node(op2);
1033
1034                 return new_bd_arm_Cmfe(dbgi, block, new_op1, new_op2, false);
1035         }
1036
1037         assert(get_irn_mode(op2) == cmp_mode);
1038         is_unsigned = !mode_is_signed(cmp_mode);
1039
1040         /* integer compare, TODO: use shifter_op in all its combinations */
1041         new_op1 = be_transform_node(op1);
1042         new_op1 = gen_extension(dbgi, block, new_op1, cmp_mode);
1043         new_op2 = be_transform_node(op2);
1044         new_op2 = gen_extension(dbgi, block, new_op2, cmp_mode);
1045         return new_bd_arm_Cmp_reg(dbgi, block, new_op1, new_op2, false,
1046                                   is_unsigned);
1047 }
1048
1049 static ir_node *gen_Cond(ir_node *node)
1050 {
1051         ir_node    *const block     = be_transform_node(get_nodes_block(node));
1052         dbg_info   *const dbgi      = get_irn_dbg_info(node);
1053         ir_node    *const selector  = get_Cond_selector(node);
1054         ir_node    *const flag_node = be_transform_node(selector);
1055         ir_relation const relation  = get_Cmp_relation(selector);
1056         return new_bd_arm_B(dbgi, block, flag_node, relation);
1057 }
1058
1059 enum fpa_imm_mode {
1060         FPA_IMM_FLOAT    = 0,
1061         FPA_IMM_DOUBLE   = 1,
1062         FPA_IMM_MAX = FPA_IMM_DOUBLE
1063 };
1064
1065 static ir_tarval *fpa_imm[FPA_IMM_MAX + 1][fpa_max];
1066
1067 static ir_node *gen_Const(ir_node *node)
1068 {
1069         ir_node  *block = be_transform_node(get_nodes_block(node));
1070         ir_mode *mode = get_irn_mode(node);
1071         dbg_info *dbg = get_irn_dbg_info(node);
1072
1073         if (mode_is_float(mode)) {
1074                 if (USE_FPA(isa)) {
1075                         ir_tarval *tv = get_Const_tarval(node);
1076                         node          = new_bd_arm_fConst(dbg, block, tv);
1077                         return node;
1078                 } else if (USE_VFP(isa)) {
1079                         panic("VFP not supported yet");
1080                 } else {
1081                         panic("Softfloat not supported yet");
1082                 }
1083         }
1084         return create_const_graph(node, block);
1085 }
1086
1087 static ir_node *gen_SymConst(ir_node *node)
1088 {
1089         ir_node   *block  = be_transform_node(get_nodes_block(node));
1090         ir_entity *entity = get_SymConst_entity(node);
1091         dbg_info  *dbgi   = get_irn_dbg_info(node);
1092         ir_node   *new_node;
1093
1094         new_node = new_bd_arm_SymConst(dbgi, block, entity, 0);
1095         return new_node;
1096 }
1097
1098 static ir_node *ints_to_double(dbg_info *dbgi, ir_node *block, ir_node *node0,
1099                                ir_node *node1)
1100 {
1101         /* the good way to do this would be to use the stm (store multiple)
1102          * instructions, since our input is nearly always 2 consecutive 32bit
1103          * registers... */
1104         ir_graph *irg   = get_Block_irg(block);
1105         ir_node  *stack = get_irg_frame(irg);
1106         ir_node  *nomem = get_irg_no_mem(irg);
1107         ir_node  *str0  = new_bd_arm_Str(dbgi, block, stack, node0, nomem, mode_gp,
1108                                          NULL, 0, 0, true);
1109         ir_node  *str1  = new_bd_arm_Str(dbgi, block, stack, node1, nomem, mode_gp,
1110                                          NULL, 0, 4, true);
1111         ir_node  *in[2] = { str0, str1 };
1112         ir_node  *sync  = new_r_Sync(block, 2, in);
1113         ir_node  *ldf;
1114         set_irn_pinned(str0, op_pin_state_floats);
1115         set_irn_pinned(str1, op_pin_state_floats);
1116
1117         ldf = new_bd_arm_Ldf(dbgi, block, stack, sync, mode_D, NULL, 0, 0, true);
1118         set_irn_pinned(ldf, op_pin_state_floats);
1119
1120         return new_r_Proj(ldf, mode_fp, pn_arm_Ldf_res);
1121 }
1122
1123 static ir_node *int_to_float(dbg_info *dbgi, ir_node *block, ir_node *node)
1124 {
1125         ir_graph *irg   = get_Block_irg(block);
1126         ir_node  *stack = get_irg_frame(irg);
1127         ir_node  *nomem = get_irg_no_mem(irg);
1128         ir_node  *str   = new_bd_arm_Str(dbgi, block, stack, node, nomem, mode_gp,
1129                                          NULL, 0, 0, true);
1130         ir_node  *ldf;
1131         set_irn_pinned(str, op_pin_state_floats);
1132
1133         ldf = new_bd_arm_Ldf(dbgi, block, stack, str, mode_F, NULL, 0, 0, true);
1134         set_irn_pinned(ldf, op_pin_state_floats);
1135
1136         return new_r_Proj(ldf, mode_fp, pn_arm_Ldf_res);
1137 }
1138
1139 static ir_node *float_to_int(dbg_info *dbgi, ir_node *block, ir_node *node)
1140 {
1141         ir_graph *irg   = get_Block_irg(block);
1142         ir_node  *stack = get_irg_frame(irg);
1143         ir_node  *nomem = get_irg_no_mem(irg);
1144         ir_node  *stf   = new_bd_arm_Stf(dbgi, block, stack, node, nomem, mode_F,
1145                                          NULL, 0, 0, true);
1146         ir_node  *ldr;
1147         set_irn_pinned(stf, op_pin_state_floats);
1148
1149         ldr = new_bd_arm_Ldr(dbgi, block, stack, stf, mode_gp, NULL, 0, 0, true);
1150         set_irn_pinned(ldr, op_pin_state_floats);
1151
1152         return new_r_Proj(ldr, mode_gp, pn_arm_Ldr_res);
1153 }
1154
1155 static void double_to_ints(dbg_info *dbgi, ir_node *block, ir_node *node,
1156                            ir_node **out_value0, ir_node **out_value1)
1157 {
1158         ir_graph *irg   = get_Block_irg(block);
1159         ir_node  *stack = get_irg_frame(irg);
1160         ir_node  *nomem = get_irg_no_mem(irg);
1161         ir_node  *stf   = new_bd_arm_Stf(dbgi, block, stack, node, nomem, mode_D,
1162                                          NULL, 0, 0, true);
1163         ir_node  *ldr0, *ldr1;
1164         set_irn_pinned(stf, op_pin_state_floats);
1165
1166         ldr0 = new_bd_arm_Ldr(dbgi, block, stack, stf, mode_gp, NULL, 0, 0, true);
1167         set_irn_pinned(ldr0, op_pin_state_floats);
1168         ldr1 = new_bd_arm_Ldr(dbgi, block, stack, stf, mode_gp, NULL, 0, 4, true);
1169         set_irn_pinned(ldr1, op_pin_state_floats);
1170
1171         *out_value0 = new_r_Proj(ldr0, mode_gp, pn_arm_Ldr_res);
1172         *out_value1 = new_r_Proj(ldr1, mode_gp, pn_arm_Ldr_res);
1173 }
1174
1175 static ir_node *gen_CopyB(ir_node *node)
1176 {
1177         ir_node  *block    = be_transform_node(get_nodes_block(node));
1178         ir_node  *src      = get_CopyB_src(node);
1179         ir_node  *new_src  = be_transform_node(src);
1180         ir_node  *dst      = get_CopyB_dst(node);
1181         ir_node  *new_dst  = be_transform_node(dst);
1182         ir_node  *mem      = get_CopyB_mem(node);
1183         ir_node  *new_mem  = be_transform_node(mem);
1184         dbg_info *dbg      = get_irn_dbg_info(node);
1185         int      size      = get_type_size_bytes(get_CopyB_type(node));
1186         ir_node  *src_copy;
1187         ir_node  *dst_copy;
1188
1189         src_copy = be_new_Copy(block, new_src);
1190         dst_copy = be_new_Copy(block, new_dst);
1191
1192         return new_bd_arm_CopyB(dbg, block, dst_copy, src_copy,
1193                         new_bd_arm_EmptyReg(dbg, block),
1194                         new_bd_arm_EmptyReg(dbg, block),
1195                         new_bd_arm_EmptyReg(dbg, block),
1196                         new_mem, size);
1197 }
1198
1199 /**
1200  * Transform builtin clz.
1201  */
1202 static ir_node *gen_clz(ir_node *node)
1203 {
1204         ir_node  *block  = be_transform_node(get_nodes_block(node));
1205         dbg_info *dbg    = get_irn_dbg_info(node);
1206         ir_node  *op     = get_irn_n(node, 1);
1207         ir_node  *new_op = be_transform_node(op);
1208
1209         /* TODO armv5 instruction, otherwise create a call */
1210         return new_bd_arm_Clz(dbg, block, new_op);
1211 }
1212
1213 /**
1214  * Transform Builtin node.
1215  */
1216 static ir_node *gen_Builtin(ir_node *node)
1217 {
1218         ir_builtin_kind kind = get_Builtin_kind(node);
1219
1220         switch (kind) {
1221         case ir_bk_trap:
1222         case ir_bk_debugbreak:
1223         case ir_bk_return_address:
1224         case ir_bk_frame_address:
1225         case ir_bk_prefetch:
1226         case ir_bk_ffs:
1227                 break;
1228         case ir_bk_clz:
1229                 return gen_clz(node);
1230         case ir_bk_ctz:
1231         case ir_bk_parity:
1232         case ir_bk_popcount:
1233         case ir_bk_bswap:
1234         case ir_bk_outport:
1235         case ir_bk_inport:
1236         case ir_bk_inner_trampoline:
1237                 break;
1238         }
1239         panic("Builtin %s not implemented", get_builtin_kind_name(kind));
1240 }
1241
1242 /**
1243  * Transform Proj(Builtin) node.
1244  */
1245 static ir_node *gen_Proj_Builtin(ir_node *proj)
1246 {
1247         ir_node         *node     = get_Proj_pred(proj);
1248         ir_node         *new_node = be_transform_node(node);
1249         ir_builtin_kind kind      = get_Builtin_kind(node);
1250
1251         switch (kind) {
1252         case ir_bk_return_address:
1253         case ir_bk_frame_address:
1254         case ir_bk_ffs:
1255         case ir_bk_clz:
1256         case ir_bk_ctz:
1257         case ir_bk_parity:
1258         case ir_bk_popcount:
1259         case ir_bk_bswap:
1260                 assert(get_Proj_proj(proj) == pn_Builtin_max+1);
1261                 return new_node;
1262         case ir_bk_trap:
1263         case ir_bk_debugbreak:
1264         case ir_bk_prefetch:
1265         case ir_bk_outport:
1266                 assert(get_Proj_proj(proj) == pn_Builtin_M);
1267                 return new_node;
1268         case ir_bk_inport:
1269         case ir_bk_inner_trampoline:
1270                 break;
1271         }
1272         panic("Builtin %s not implemented", get_builtin_kind_name(kind));
1273 }
1274
1275 static ir_node *gen_Proj_Load(ir_node *node)
1276 {
1277         ir_node  *load     = get_Proj_pred(node);
1278         ir_node  *new_load = be_transform_node(load);
1279         dbg_info *dbgi     = get_irn_dbg_info(node);
1280         long     proj      = get_Proj_proj(node);
1281
1282         /* renumber the proj */
1283         switch (get_arm_irn_opcode(new_load)) {
1284         case iro_arm_Ldr:
1285                 /* handle all gp loads equal: they have the same proj numbers. */
1286                 if (proj == pn_Load_res) {
1287                         return new_rd_Proj(dbgi, new_load, mode_Iu, pn_arm_Ldr_res);
1288                 } else if (proj == pn_Load_M) {
1289                         return new_rd_Proj(dbgi, new_load, mode_M, pn_arm_Ldr_M);
1290                 }
1291                 break;
1292         case iro_arm_Ldf:
1293                 if (proj == pn_Load_res) {
1294                         ir_mode *mode = get_Load_mode(load);
1295                         return new_rd_Proj(dbgi, new_load, mode, pn_arm_Ldf_res);
1296                 } else if (proj == pn_Load_M) {
1297                         return new_rd_Proj(dbgi, new_load, mode_M, pn_arm_Ldf_M);
1298                 }
1299                 break;
1300         default:
1301                 break;
1302         }
1303         panic("Unsupported Proj from Load");
1304 }
1305
1306 static ir_node *gen_Proj_CopyB(ir_node *node)
1307 {
1308         ir_node  *pred     = get_Proj_pred(node);
1309         ir_node  *new_pred = be_transform_node(pred);
1310         dbg_info *dbgi     = get_irn_dbg_info(node);
1311         long     proj      = get_Proj_proj(node);
1312
1313         switch (proj) {
1314         case pn_CopyB_M:
1315                 if (is_arm_CopyB(new_pred)) {
1316                         return new_rd_Proj(dbgi, new_pred, mode_M, pn_arm_CopyB_M);
1317                 }
1318                 break;
1319         default:
1320                 break;
1321         }
1322         panic("Unsupported Proj from CopyB");
1323 }
1324
1325 static ir_node *gen_Proj_Div(ir_node *node)
1326 {
1327         ir_node  *pred     = get_Proj_pred(node);
1328         ir_node  *new_pred = be_transform_node(pred);
1329         dbg_info *dbgi     = get_irn_dbg_info(node);
1330         ir_mode  *mode     = get_irn_mode(node);
1331         long     proj      = get_Proj_proj(node);
1332
1333         switch (proj) {
1334         case pn_Div_M:
1335                 return new_rd_Proj(dbgi, new_pred, mode_M, pn_arm_Dvf_M);
1336         case pn_Div_res:
1337                 return new_rd_Proj(dbgi, new_pred, mode, pn_arm_Dvf_res);
1338         default:
1339                 break;
1340         }
1341         panic("Unsupported Proj from Div");
1342 }
1343
1344 static ir_node *gen_Proj_Start(ir_node *node)
1345 {
1346         ir_node *block     = get_nodes_block(node);
1347         ir_node *new_block = be_transform_node(block);
1348         long     proj      = get_Proj_proj(node);
1349
1350         switch ((pn_Start) proj) {
1351         case pn_Start_X_initial_exec:
1352                 /* we exchange the ProjX with a jump */
1353                 return new_bd_arm_Jmp(NULL, new_block);
1354
1355         case pn_Start_M:
1356                 return be_prolog_get_memory(abihelper);
1357
1358         case pn_Start_T_args:
1359                 return new_r_Bad(get_irn_irg(block), mode_T);
1360
1361         case pn_Start_P_frame_base:
1362                 return be_prolog_get_reg_value(abihelper, sp_reg);
1363         }
1364         panic("unexpected start proj: %ld\n", proj);
1365 }
1366
1367 static ir_node *gen_Proj_Proj_Start(ir_node *node)
1368 {
1369         long       pn          = get_Proj_proj(node);
1370         ir_node   *block       = get_nodes_block(node);
1371         ir_node   *new_block   = be_transform_node(block);
1372         ir_graph  *irg         = get_Block_irg(new_block);
1373         ir_entity *entity      = get_irg_entity(irg);
1374         ir_type   *method_type = get_entity_type(entity);
1375         ir_type   *param_type  = get_method_param_type(method_type, pn);
1376         const reg_or_stackslot_t *param;
1377
1378         /* Proj->Proj->Start must be a method argument */
1379         assert(get_Proj_proj(get_Proj_pred(node)) == pn_Start_T_args);
1380
1381         param = &cconv->parameters[pn];
1382
1383         if (param->reg0 != NULL) {
1384                 /* argument transmitted in register */
1385                 ir_mode *mode  = get_type_mode(param_type);
1386                 ir_node *value = be_prolog_get_reg_value(abihelper, param->reg0);
1387
1388                 if (mode_is_float(mode)) {
1389                         ir_node *value1 = NULL;
1390
1391                         if (param->reg1 != NULL) {
1392                                 value1 = be_prolog_get_reg_value(abihelper, param->reg1);
1393                         } else if (param->entity != NULL) {
1394                                 ir_node *const fp  = get_irg_frame(irg);
1395                                 ir_node *const mem = be_prolog_get_memory(abihelper);
1396                                 ir_node *const ldr = new_bd_arm_Ldr(NULL, new_block, fp, mem, mode_gp, param->entity, 0, 0, true);
1397                                 value1 = new_r_Proj(ldr, mode_gp, pn_arm_Ldr_res);
1398                         }
1399
1400                         /* convert integer value to float */
1401                         if (value1 == NULL) {
1402                                 value = int_to_float(NULL, new_block, value);
1403                         } else {
1404                                 value = ints_to_double(NULL, new_block, value, value1);
1405                         }
1406                 }
1407                 return value;
1408         } else {
1409                 /* argument transmitted on stack */
1410                 ir_node *const fp   = get_irg_frame(irg);
1411                 ir_node *const mem  = be_prolog_get_memory(abihelper);
1412                 ir_mode *const mode = get_type_mode(param->type);
1413                 ir_node       *load;
1414                 ir_node       *value;
1415
1416                 if (mode_is_float(mode)) {
1417                         load  = new_bd_arm_Ldf(NULL, new_block, fp, mem, mode,
1418                                                param->entity, 0, 0, true);
1419                         value = new_r_Proj(load, mode_fp, pn_arm_Ldf_res);
1420                 } else {
1421                         load  = new_bd_arm_Ldr(NULL, new_block, fp, mem, mode,
1422                                                param->entity, 0, 0, true);
1423                         value = new_r_Proj(load, mode_gp, pn_arm_Ldr_res);
1424                 }
1425                 set_irn_pinned(load, op_pin_state_floats);
1426
1427                 return value;
1428         }
1429 }
1430
1431 /**
1432  * Finds number of output value of a mode_T node which is constrained to
1433  * a single specific register.
1434  */
1435 static int find_out_for_reg(ir_node *node, const arch_register_t *reg)
1436 {
1437         be_foreach_out(node, o) {
1438                 const arch_register_req_t *req = arch_get_irn_register_req_out(node, o);
1439                 if (req == reg->single_req)
1440                         return o;
1441         }
1442         return -1;
1443 }
1444
1445 static ir_node *gen_Proj_Proj_Call(ir_node *node)
1446 {
1447         long                  pn            = get_Proj_proj(node);
1448         ir_node              *call          = get_Proj_pred(get_Proj_pred(node));
1449         ir_node              *new_call      = be_transform_node(call);
1450         ir_type              *function_type = get_Call_type(call);
1451         calling_convention_t *cconv
1452                 = arm_decide_calling_convention(NULL, function_type);
1453         const reg_or_stackslot_t *res = &cconv->results[pn];
1454         ir_mode              *mode;
1455         int                   regn;
1456
1457         /* TODO 64bit modes */
1458         assert(res->reg0 != NULL && res->reg1 == NULL);
1459         regn = find_out_for_reg(new_call, res->reg0);
1460         if (regn < 0) {
1461                 panic("Internal error in calling convention for return %+F", node);
1462         }
1463         mode = res->reg0->reg_class->mode;
1464
1465         arm_free_calling_convention(cconv);
1466
1467         return new_r_Proj(new_call, mode, regn);
1468 }
1469
1470 static ir_node *gen_Proj_Call(ir_node *node)
1471 {
1472         long     pn        = get_Proj_proj(node);
1473         ir_node *call      = get_Proj_pred(node);
1474         ir_node *new_call  = be_transform_node(call);
1475
1476         switch ((pn_Call) pn) {
1477         case pn_Call_M:
1478                 return new_r_Proj(new_call, mode_M, 0);
1479         case pn_Call_X_regular:
1480         case pn_Call_X_except:
1481         case pn_Call_T_result:
1482                 break;
1483         }
1484         panic("Unexpected Call proj %ld\n", pn);
1485 }
1486
1487 /**
1488  * Transform a Proj node.
1489  */
1490 static ir_node *gen_Proj(ir_node *node)
1491 {
1492         ir_node  *pred = get_Proj_pred(node);
1493         long      proj = get_Proj_proj(node);
1494
1495         switch (get_irn_opcode(pred)) {
1496         case iro_Store:
1497                 if (proj == pn_Store_M) {
1498                         return be_transform_node(pred);
1499                 } else {
1500                         panic("Unsupported Proj from Store");
1501                 }
1502         case iro_Load:
1503                 return gen_Proj_Load(node);
1504         case iro_Call:
1505                 return gen_Proj_Call(node);
1506         case iro_CopyB:
1507                 return gen_Proj_CopyB(node);
1508         case iro_Div:
1509                 return gen_Proj_Div(node);
1510         case iro_Start:
1511                 return gen_Proj_Start(node);
1512         case iro_Cond:
1513         case iro_Switch:
1514                 /* nothing to do */
1515                 return be_duplicate_node(node);
1516         case iro_Proj: {
1517                 ir_node *pred_pred = get_Proj_pred(pred);
1518                 if (is_Call(pred_pred)) {
1519                         return gen_Proj_Proj_Call(node);
1520                 } else if (is_Start(pred_pred)) {
1521                         return gen_Proj_Proj_Start(node);
1522                 }
1523                 /* FALLTHROUGH */
1524         }
1525         case iro_Builtin:
1526                 return gen_Proj_Builtin(node);
1527         default:
1528                 panic("code selection didn't expect Proj after %+F\n", pred);
1529         }
1530 }
1531
1532 static ir_node *gen_Unknown(ir_node *node)
1533 {
1534         ir_node  *block     = get_nodes_block(node);
1535         ir_node  *new_block = be_transform_node(block);
1536         dbg_info *dbgi      = get_irn_dbg_info(node);
1537
1538         /* just produce a 0 */
1539         ir_mode *mode = get_irn_mode(node);
1540         if (mode_is_float(mode)) {
1541                 ir_tarval *tv     = get_mode_null(mode);
1542                 ir_node   *fconst = new_bd_arm_fConst(dbgi, new_block, tv);
1543                 return fconst;
1544         } else if (mode_needs_gp_reg(mode)) {
1545                 return create_const_graph_value(dbgi, new_block, 0);
1546         }
1547
1548         panic("Unexpected Unknown mode");
1549 }
1550
1551 /**
1552  * Produces the type which sits between the stack args and the locals on the
1553  * stack. It will contain the return address and space to store the old base
1554  * pointer.
1555  * @return The Firm type modeling the ABI between type.
1556  */
1557 static ir_type *arm_get_between_type(void)
1558 {
1559         static ir_type *between_type = NULL;
1560
1561         if (between_type == NULL) {
1562                 between_type = new_type_class(new_id_from_str("arm_between_type"));
1563                 set_type_size_bytes(between_type, 0);
1564         }
1565
1566         return between_type;
1567 }
1568
1569 static void create_stacklayout(ir_graph *irg)
1570 {
1571         ir_entity         *entity        = get_irg_entity(irg);
1572         ir_type           *function_type = get_entity_type(entity);
1573         be_stack_layout_t *layout        = be_get_irg_stack_layout(irg);
1574         ir_type           *arg_type;
1575         int                p;
1576         int                n_params;
1577
1578         /* calling conventions must be decided by now */
1579         assert(cconv != NULL);
1580
1581         /* construct argument type */
1582         arg_type = new_type_struct(id_mangle_u(get_entity_ident(entity), new_id_from_chars("arg_type", 8)));
1583         n_params = get_method_n_params(function_type);
1584         for (p = 0; p < n_params; ++p) {
1585                 reg_or_stackslot_t *param = &cconv->parameters[p];
1586                 char                buf[128];
1587                 ident              *id;
1588
1589                 if (param->type == NULL)
1590                         continue;
1591
1592                 snprintf(buf, sizeof(buf), "param_%d", p);
1593                 id            = new_id_from_str(buf);
1594                 param->entity = new_entity(arg_type, id, param->type);
1595                 set_entity_offset(param->entity, param->offset);
1596         }
1597
1598         /* TODO: what about external functions? we don't know most of the stack
1599          * layout for them. And probably don't need all of this... */
1600         memset(layout, 0, sizeof(*layout));
1601
1602         layout->frame_type     = get_irg_frame_type(irg);
1603         layout->between_type   = arm_get_between_type();
1604         layout->arg_type       = arg_type;
1605         layout->initial_offset = 0;
1606         layout->initial_bias   = 0;
1607         layout->sp_relative    = true;
1608
1609         assert(N_FRAME_TYPES == 3);
1610         layout->order[0] = layout->frame_type;
1611         layout->order[1] = layout->between_type;
1612         layout->order[2] = layout->arg_type;
1613 }
1614
1615 /**
1616  * transform the start node to the prolog code
1617  */
1618 static ir_node *gen_Start(ir_node *node)
1619 {
1620         ir_graph  *irg           = get_irn_irg(node);
1621         ir_entity *entity        = get_irg_entity(irg);
1622         ir_type   *function_type = get_entity_type(entity);
1623         ir_node   *block         = get_nodes_block(node);
1624         ir_node   *new_block     = be_transform_node(block);
1625         dbg_info  *dbgi          = get_irn_dbg_info(node);
1626         ir_node   *start;
1627         size_t     i;
1628
1629         /* stackpointer is important at function prolog */
1630         be_prolog_add_reg(abihelper, sp_reg,
1631                         arch_register_req_type_produces_sp | arch_register_req_type_ignore);
1632         /* function parameters in registers */
1633         for (i = 0; i < get_method_n_params(function_type); ++i) {
1634                 const reg_or_stackslot_t *param = &cconv->parameters[i];
1635                 if (param->reg0 != NULL)
1636                         be_prolog_add_reg(abihelper, param->reg0, arch_register_req_type_none);
1637                 if (param->reg1 != NULL)
1638                         be_prolog_add_reg(abihelper, param->reg1, arch_register_req_type_none);
1639         }
1640         /* announce that we need the values of the callee save regs */
1641         for (i = 0; i != ARRAY_SIZE(callee_saves); ++i) {
1642                 be_prolog_add_reg(abihelper, callee_saves[i], arch_register_req_type_none);
1643         }
1644
1645         start = be_prolog_create_start(abihelper, dbgi, new_block);
1646         return start;
1647 }
1648
1649 static ir_node *get_stack_pointer_for(ir_node *node)
1650 {
1651         /* get predecessor in stack_order list */
1652         ir_node *stack_pred = be_get_stack_pred(stackorder, node);
1653         ir_node *stack;
1654
1655         if (stack_pred == NULL) {
1656                 /* first stack user in the current block. We can simply use the
1657                  * initial sp_proj for it */
1658                 ir_node *sp_proj = be_prolog_get_reg_value(abihelper, sp_reg);
1659                 return sp_proj;
1660         }
1661
1662         be_transform_node(stack_pred);
1663         stack = pmap_get(ir_node, node_to_stack, stack_pred);
1664         if (stack == NULL) {
1665                 return get_stack_pointer_for(stack_pred);
1666         }
1667
1668         return stack;
1669 }
1670
1671 /**
1672  * transform a Return node into epilogue code + return statement
1673  */
1674 static ir_node *gen_Return(ir_node *node)
1675 {
1676         ir_node   *block          = get_nodes_block(node);
1677         ir_node   *new_block      = be_transform_node(block);
1678         dbg_info  *dbgi           = get_irn_dbg_info(node);
1679         ir_node   *mem            = get_Return_mem(node);
1680         ir_node   *new_mem        = be_transform_node(mem);
1681         size_t     n_callee_saves = ARRAY_SIZE(callee_saves);
1682         ir_node   *sp_proj        = get_stack_pointer_for(node);
1683         size_t     n_res          = get_Return_n_ress(node);
1684         ir_node   *bereturn;
1685         size_t     i;
1686
1687         be_epilog_begin(abihelper);
1688         be_epilog_set_memory(abihelper, new_mem);
1689         /* connect stack pointer with initial stack pointer. fix_stack phase
1690            will later serialize all stack pointer adjusting nodes */
1691         be_epilog_add_reg(abihelper, sp_reg,
1692                         arch_register_req_type_produces_sp | arch_register_req_type_ignore,
1693                         sp_proj);
1694
1695         /* result values */
1696         for (i = 0; i < n_res; ++i) {
1697                 ir_node                  *res_value     = get_Return_res(node, i);
1698                 ir_node                  *new_res_value = be_transform_node(res_value);
1699                 const reg_or_stackslot_t *slot          = &cconv->results[i];
1700                 const arch_register_t    *reg           = slot->reg0;
1701                 assert(slot->reg1 == NULL);
1702                 be_epilog_add_reg(abihelper, reg, arch_register_req_type_none, new_res_value);
1703         }
1704
1705         /* connect callee saves with their values at the function begin */
1706         for (i = 0; i < n_callee_saves; ++i) {
1707                 const arch_register_t *reg   = callee_saves[i];
1708                 ir_node               *value = be_prolog_get_reg_value(abihelper, reg);
1709                 be_epilog_add_reg(abihelper, reg, arch_register_req_type_none, value);
1710         }
1711
1712         /* epilog code: an incsp */
1713         bereturn = be_epilog_create_return(abihelper, dbgi, new_block);
1714         return bereturn;
1715 }
1716
1717
1718 static ir_node *gen_Call(ir_node *node)
1719 {
1720         ir_graph             *irg          = get_irn_irg(node);
1721         ir_node              *callee       = get_Call_ptr(node);
1722         ir_node              *block        = get_nodes_block(node);
1723         ir_node              *new_block    = be_transform_node(block);
1724         ir_node              *mem          = get_Call_mem(node);
1725         ir_node              *new_mem      = be_transform_node(mem);
1726         dbg_info             *dbgi         = get_irn_dbg_info(node);
1727         ir_type              *type         = get_Call_type(node);
1728         calling_convention_t *cconv        = arm_decide_calling_convention(NULL, type);
1729         size_t                n_params     = get_Call_n_params(node);
1730         size_t const          n_param_regs = cconv->n_reg_params;
1731         /* max inputs: memory, callee, register arguments */
1732         size_t const          max_inputs   = 2 + n_param_regs;
1733         ir_node             **in           = ALLOCAN(ir_node*, max_inputs);
1734         ir_node             **sync_ins     = ALLOCAN(ir_node*, max_inputs);
1735         struct obstack       *obst         = be_get_be_obst(irg);
1736         const arch_register_req_t **in_req
1737                 = OALLOCNZ(obst, const arch_register_req_t*, max_inputs);
1738         size_t                in_arity       = 0;
1739         size_t                sync_arity     = 0;
1740         size_t const          n_caller_saves = ARRAY_SIZE(caller_saves);
1741         ir_entity            *entity         = NULL;
1742         ir_node              *incsp          = NULL;
1743         int                   mem_pos;
1744         ir_node              *res;
1745         size_t                p;
1746         size_t                o;
1747         size_t                out_arity;
1748
1749         assert(n_params == get_method_n_params(type));
1750
1751         /* construct arguments */
1752
1753         /* memory input */
1754         in_req[in_arity] = arch_no_register_req;
1755         mem_pos          = in_arity;
1756         ++in_arity;
1757         /* parameters */
1758         for (p = 0; p < n_params; ++p) {
1759                 ir_node                  *value      = get_Call_param(node, p);
1760                 ir_node                  *new_value  = be_transform_node(value);
1761                 ir_node                  *new_value1 = NULL;
1762                 const reg_or_stackslot_t *param      = &cconv->parameters[p];
1763                 ir_type                  *param_type = get_method_param_type(type, p);
1764                 ir_mode                  *mode       = get_type_mode(param_type);
1765                 ir_node                  *str;
1766
1767                 if (mode_is_float(mode) && param->reg0 != NULL) {
1768                         unsigned size_bits = get_mode_size_bits(mode);
1769                         if (size_bits == 64) {
1770                                 double_to_ints(dbgi, new_block, new_value, &new_value,
1771                                                &new_value1);
1772                         } else {
1773                                 assert(size_bits == 32);
1774                                 new_value = float_to_int(dbgi, new_block, new_value);
1775                         }
1776                 }
1777
1778                 /* put value into registers */
1779                 if (param->reg0 != NULL) {
1780                         in[in_arity]     = new_value;
1781                         in_req[in_arity] = param->reg0->single_req;
1782                         ++in_arity;
1783                         if (new_value1 == NULL)
1784                                 continue;
1785                 }
1786                 if (param->reg1 != NULL) {
1787                         assert(new_value1 != NULL);
1788                         in[in_arity]     = new_value1;
1789                         in_req[in_arity] = param->reg1->single_req;
1790                         ++in_arity;
1791                         continue;
1792                 }
1793
1794                 /* we need a store if we're here */
1795                 if (new_value1 != NULL) {
1796                         new_value = new_value1;
1797                         mode      = mode_gp;
1798                 }
1799
1800                 /* create a parameter frame if necessary */
1801                 if (incsp == NULL) {
1802                         ir_node *new_frame = get_stack_pointer_for(node);
1803                         incsp = be_new_IncSP(sp_reg, new_block, new_frame,
1804                                                                  cconv->param_stack_size, 1);
1805                 }
1806                 if (mode_is_float(mode)) {
1807                         str = new_bd_arm_Stf(dbgi, new_block, incsp, new_value, new_mem,
1808                                              mode, NULL, 0, param->offset, true);
1809                 } else {
1810                         str = new_bd_arm_Str(dbgi, new_block, incsp, new_value, new_mem,
1811                                                                  mode, NULL, 0, param->offset, true);
1812                 }
1813                 sync_ins[sync_arity++] = str;
1814         }
1815         assert(in_arity <= max_inputs);
1816
1817         /* construct memory input */
1818         if (sync_arity == 0) {
1819                 in[mem_pos] = new_mem;
1820         } else if (sync_arity == 1) {
1821                 in[mem_pos] = sync_ins[0];
1822         } else {
1823                 in[mem_pos] = new_rd_Sync(NULL, new_block, sync_arity, sync_ins);
1824         }
1825
1826         /* TODO: use a generic symconst matcher here */
1827         if (is_SymConst(callee)) {
1828                 entity = get_SymConst_entity(callee);
1829         } else {
1830                 /* TODO: finish load matcher here */
1831                 in[in_arity]     = be_transform_node(callee);
1832                 in_req[in_arity] = arm_reg_classes[CLASS_arm_gp].class_req;
1833                 ++in_arity;
1834         }
1835
1836         /* outputs:
1837          *  - memory
1838          *  - caller saves
1839          */
1840         out_arity = 1 + n_caller_saves;
1841
1842         if (entity != NULL) {
1843                 /* TODO: use a generic symconst matcher here
1844                  * so we can also handle entity+offset, etc. */
1845                 res = new_bd_arm_Bl(dbgi, new_block, in_arity, in, out_arity,entity, 0);
1846         } else {
1847                 /* TODO:
1848                  * - use a proper shifter_operand matcher
1849                  * - we could also use LinkLdrPC
1850                  */
1851                 res = new_bd_arm_LinkMovPC(dbgi, new_block, in_arity, in, out_arity,
1852                                            ARM_SHF_REG, 0, 0);
1853         }
1854
1855         if (incsp != NULL) {
1856                 /* IncSP to destroy the call stackframe */
1857                 incsp = be_new_IncSP(sp_reg, new_block, incsp, -cconv->param_stack_size,
1858                                      0);
1859                 /* if we are the last IncSP producer in a block then we have to keep
1860                  * the stack value.
1861                  * Note: This here keeps all producers which is more than necessary */
1862                 add_irn_dep(incsp, res);
1863                 keep_alive(incsp);
1864
1865                 pmap_insert(node_to_stack, node, incsp);
1866         }
1867
1868         arch_set_irn_register_reqs_in(res, in_req);
1869
1870         /* create output register reqs */
1871         arch_set_irn_register_req_out(res, 0, arch_no_register_req);
1872         for (o = 0; o < n_caller_saves; ++o) {
1873                 const arch_register_t *reg = caller_saves[o];
1874                 arch_set_irn_register_req_out(res, o+1, reg->single_req);
1875         }
1876
1877         /* copy pinned attribute */
1878         set_irn_pinned(res, get_irn_pinned(node));
1879
1880         arm_free_calling_convention(cconv);
1881         return res;
1882 }
1883
1884 static ir_node *gen_Sel(ir_node *node)
1885 {
1886         dbg_info  *dbgi      = get_irn_dbg_info(node);
1887         ir_node   *block     = get_nodes_block(node);
1888         ir_node   *new_block = be_transform_node(block);
1889         ir_node   *ptr       = get_Sel_ptr(node);
1890         ir_node   *new_ptr   = be_transform_node(ptr);
1891         ir_entity *entity    = get_Sel_entity(node);
1892
1893         /* must be the frame pointer all other sels must have been lowered
1894          * already */
1895         assert(is_Proj(ptr) && is_Start(get_Proj_pred(ptr)));
1896
1897         return new_bd_arm_FrameAddr(dbgi, new_block, new_ptr, entity, 0);
1898 }
1899
1900 static ir_node *gen_Phi(ir_node *node)
1901 {
1902         ir_mode                   *mode = get_irn_mode(node);
1903         const arch_register_req_t *req;
1904         if (mode_needs_gp_reg(mode)) {
1905                 /* we shouldn't have any 64bit stuff around anymore */
1906                 assert(get_mode_size_bits(mode) <= 32);
1907                 /* all integer operations are on 32bit registers now */
1908                 mode = mode_Iu;
1909                 req  = arm_reg_classes[CLASS_arm_gp].class_req;
1910         } else {
1911                 req = arch_no_register_req;
1912         }
1913
1914         return be_transform_phi(node, req);
1915 }
1916
1917 /**
1918  * Enters all transform functions into the generic pointer
1919  */
1920 static void arm_register_transformers(void)
1921 {
1922         be_start_transform_setup();
1923
1924         be_set_transform_function(op_Add,      gen_Add);
1925         be_set_transform_function(op_And,      gen_And);
1926         be_set_transform_function(op_Call,     gen_Call);
1927         be_set_transform_function(op_Cmp,      gen_Cmp);
1928         be_set_transform_function(op_Cond,     gen_Cond);
1929         be_set_transform_function(op_Const,    gen_Const);
1930         be_set_transform_function(op_Conv,     gen_Conv);
1931         be_set_transform_function(op_CopyB,    gen_CopyB);
1932         be_set_transform_function(op_Div,      gen_Div);
1933         be_set_transform_function(op_Eor,      gen_Eor);
1934         be_set_transform_function(op_Jmp,      gen_Jmp);
1935         be_set_transform_function(op_Load,     gen_Load);
1936         be_set_transform_function(op_Minus,    gen_Minus);
1937         be_set_transform_function(op_Mul,      gen_Mul);
1938         be_set_transform_function(op_Not,      gen_Not);
1939         be_set_transform_function(op_Or,       gen_Or);
1940         be_set_transform_function(op_Phi,      gen_Phi);
1941         be_set_transform_function(op_Proj,     gen_Proj);
1942         be_set_transform_function(op_Return,   gen_Return);
1943         be_set_transform_function(op_Rotl,     gen_Rotl);
1944         be_set_transform_function(op_Sel,      gen_Sel);
1945         be_set_transform_function(op_Shl,      gen_Shl);
1946         be_set_transform_function(op_Shr,      gen_Shr);
1947         be_set_transform_function(op_Shrs,     gen_Shrs);
1948         be_set_transform_function(op_Start,    gen_Start);
1949         be_set_transform_function(op_Store,    gen_Store);
1950         be_set_transform_function(op_Sub,      gen_Sub);
1951         be_set_transform_function(op_Switch,   gen_Switch);
1952         be_set_transform_function(op_SymConst, gen_SymConst);
1953         be_set_transform_function(op_Unknown,  gen_Unknown);
1954         be_set_transform_function(op_Builtin,  gen_Builtin);
1955 }
1956
1957 /**
1958  * Initialize fpa Immediate support.
1959  */
1960 static void arm_init_fpa_immediate(void)
1961 {
1962         /* 0, 1, 2, 3, 4, 5, 10, or 0.5. */
1963         fpa_imm[FPA_IMM_FLOAT][fpa_null]  = get_mode_null(mode_F);
1964         fpa_imm[FPA_IMM_FLOAT][fpa_one]   = get_mode_one(mode_F);
1965         fpa_imm[FPA_IMM_FLOAT][fpa_two]   = new_tarval_from_str("2", 1, mode_F);
1966         fpa_imm[FPA_IMM_FLOAT][fpa_three] = new_tarval_from_str("3", 1, mode_F);
1967         fpa_imm[FPA_IMM_FLOAT][fpa_four]  = new_tarval_from_str("4", 1, mode_F);
1968         fpa_imm[FPA_IMM_FLOAT][fpa_five]  = new_tarval_from_str("5", 1, mode_F);
1969         fpa_imm[FPA_IMM_FLOAT][fpa_ten]   = new_tarval_from_str("10", 2, mode_F);
1970         fpa_imm[FPA_IMM_FLOAT][fpa_half]  = new_tarval_from_str("0.5", 3, mode_F);
1971
1972         fpa_imm[FPA_IMM_DOUBLE][fpa_null]  = get_mode_null(mode_D);
1973         fpa_imm[FPA_IMM_DOUBLE][fpa_one]   = get_mode_one(mode_D);
1974         fpa_imm[FPA_IMM_DOUBLE][fpa_two]   = new_tarval_from_str("2", 1, mode_D);
1975         fpa_imm[FPA_IMM_DOUBLE][fpa_three] = new_tarval_from_str("3", 1, mode_D);
1976         fpa_imm[FPA_IMM_DOUBLE][fpa_four]  = new_tarval_from_str("4", 1, mode_D);
1977         fpa_imm[FPA_IMM_DOUBLE][fpa_five]  = new_tarval_from_str("5", 1, mode_D);
1978         fpa_imm[FPA_IMM_DOUBLE][fpa_ten]   = new_tarval_from_str("10", 2, mode_D);
1979         fpa_imm[FPA_IMM_DOUBLE][fpa_half]  = new_tarval_from_str("0.5", 3, mode_D);
1980 }
1981
1982 /**
1983  * Transform a Firm graph into an ARM graph.
1984  */
1985 void arm_transform_graph(ir_graph *irg)
1986 {
1987         static int imm_initialized = 0;
1988         ir_entity *entity          = get_irg_entity(irg);
1989         const arch_env_t *arch_env = be_get_irg_arch_env(irg);
1990         ir_type   *frame_type;
1991
1992         mode_gp = mode_Iu;
1993         mode_fp = mode_F;
1994
1995         if (! imm_initialized) {
1996                 arm_init_fpa_immediate();
1997                 imm_initialized = 1;
1998         }
1999         arm_register_transformers();
2000
2001         isa = (arm_isa_t*) arch_env;
2002
2003         node_to_stack = pmap_create();
2004
2005         assert(abihelper == NULL);
2006         abihelper = be_abihelper_prepare(irg);
2007         stackorder = be_collect_stacknodes(irg);
2008         assert(cconv == NULL);
2009         cconv = arm_decide_calling_convention(irg, get_entity_type(entity));
2010         create_stacklayout(irg);
2011
2012         be_transform_graph(irg, NULL);
2013
2014         be_abihelper_finish(abihelper);
2015         abihelper = NULL;
2016         be_free_stackorder(stackorder);
2017         stackorder = NULL;
2018
2019         arm_free_calling_convention(cconv);
2020         cconv = NULL;
2021
2022         frame_type = get_irg_frame_type(irg);
2023         if (get_type_state(frame_type) == layout_undefined) {
2024                 default_layout_compound_type(frame_type);
2025         }
2026
2027         pmap_destroy(node_to_stack);
2028         node_to_stack = NULL;
2029
2030         be_add_missing_keeps(irg);
2031 }
2032
2033 void arm_init_transform(void)
2034 {
2035         FIRM_DBG_REGISTER(dbg, "firm.be.arm.transform");
2036 }