nsz Git - libfirm/blob - ir/be/arm/arm_transform.c

   1 /*
   2  * Copyright (C) 1995-2010 University of Karlsruhe.  All right reserved.
   3  *
   4  * This file is part of libFirm.
   5  *
   6  * This file may be distributed and/or modified under the terms of the
   7  * GNU General Public License version 2 as published by the Free Software
   8  * Foundation and appearing in the file LICENSE.GPL included in the
   9  * packaging of this file.
  10  *
  11  * Licensees holding valid libFirm Professional Edition licenses may use
  12  * this file in accordance with the libFirm Commercial License.
  13  * Agreement provided with the Software.
  14  *
  15  * This file is provided AS IS with NO WARRANTY OF ANY KIND, INCLUDING THE
  16  * WARRANTY OF DESIGN, MERCHANTABILITY AND FITNESS FOR A PARTICULAR
  17  * PURPOSE.
  18  */
  19
  20 /**
  21  * @file
  22  * @brief   The codegenerator (transform FIRM into arm FIRM)
  23  * @author  Matthias Braun, Oliver Richter, Tobias Gneist, Michael Beck
  24  * @version $Id$
  25  */
  26 #include "config.h"
  27
  28 #include "irnode_t.h"
  29 #include "irgraph_t.h"
  30 #include "irmode_t.h"
  31 #include "irgmod.h"
  32 #include "iredges.h"
  33 #include "irvrfy.h"
  34 #include "ircons.h"
  35 #include "irprintf.h"
  36 #include "dbginfo.h"
  37 #include "iropt_t.h"
  38 #include "debug.h"
  39 #include "error.h"
  40
  41 #include "../benode.h"
  42 #include "../beirg.h"
  43 #include "../beutil.h"
  44 #include "../betranshlp.h"
  45 #include "../beabihelper.h"
  46 #include "../beabi.h"
  47
  48 #include "bearch_arm_t.h"
  49 #include "arm_nodes_attr.h"
  50 #include "arm_transform.h"
  51 #include "arm_optimize.h"
  52 #include "arm_new_nodes.h"
  53 #include "arm_map_regs.h"
  54 #include "arm_cconv.h"
  55
  56 #include "gen_arm_regalloc_if.h"
  57
  58 #include <limits.h>
  59
  60 DEBUG_ONLY(static firm_dbg_module_t *dbg = NULL;)
  61
  62 /** hold the current code generator during transformation */
  63 static arm_code_gen_t *env_cg;
  64
  65 static const arch_register_t *sp_reg = &arm_gp_regs[REG_SP];
  66 static ir_mode               *mode_gp;
  67 static ir_mode               *mode_fp;
  68 static beabi_helper_env_t    *abihelper;
  69 static calling_convention_t  *cconv = NULL;
  70
  71 static pmap                  *node_to_stack;
  72
  73 static bool mode_needs_gp_reg(ir_mode *mode)
  74 {
  75         return mode_is_int(mode) || mode_is_reference(mode);
  76 }
  77
  78 /**
  79  * create firm graph for a constant
  80  */
  81 static ir_node *create_const_graph_value(dbg_info *dbgi, ir_node *block,
  82                                          unsigned int value)
  83 {
  84         ir_node *result;
  85         arm_vals v, vn;
  86         int cnt;
  87
  88         /* We only have 8 bit immediates. So we possibly have to combine several
  89          * operations to construct the desired value.
  90          *
  91          * we can either create the value by adding bits to 0 or by removing bits
  92          * from an register with all bits set. Try which alternative needs fewer
  93          * operations */
  94         arm_gen_vals_from_word(value, &v);
  95         arm_gen_vals_from_word(~value, &vn);
  96
  97         if (vn.ops < v.ops) {
  98                 /* remove bits */
  99                 result = new_bd_arm_Mvn_imm(dbgi, block, vn.values[0], vn.rors[0]);
 100                 be_dep_on_frame(result);
 101
 102                 for (cnt = 1; cnt < vn.ops; ++cnt) {
 103                         result = new_bd_arm_Bic_imm(dbgi, block, result,
 104                                                     vn.values[cnt], vn.rors[cnt]);
 105                 }
 106         } else {
 107                 /* add bits */
 108                 result = new_bd_arm_Mov_imm(dbgi, block, v.values[0], v.rors[0]);
 109                 be_dep_on_frame(result);
 110
 111                 for (cnt = 1; cnt < v.ops; ++cnt) {
 112                         result = new_bd_arm_Or_imm(dbgi, block, result,
 113                                                    v.values[cnt], v.rors[cnt]);
 114                 }
 115         }
 116         return result;
 117 }
 118
 119 /**
 120  * Create a DAG constructing a given Const.
 121  *
 122  * @param irn  a Firm const
 123  */
 124 static ir_node *create_const_graph(ir_node *irn, ir_node *block)
 125 {
 126         tarval  *tv = get_Const_tarval(irn);
 127         ir_mode *mode = get_tarval_mode(tv);
 128         unsigned value;
 129
 130         if (mode_is_reference(mode)) {
 131                 /* ARM is 32bit, so we can safely convert a reference tarval into Iu */
 132                 assert(get_mode_size_bits(mode) == get_mode_size_bits(mode_Iu));
 133                 tv = tarval_convert_to(tv, mode_Iu);
 134         }
 135         value = get_tarval_long(tv);
 136         return create_const_graph_value(get_irn_dbg_info(irn), block, value);
 137 }
 138
 139 /**
 140  * Create an And that will zero out upper bits.
 141  *
 142  * @param dbgi     debug info
 143  * @param block    the basic block
 144  * @param op       the original node
 145  * param src_bits  number of lower bits that will remain
 146  */
 147 static ir_node *gen_zero_extension(dbg_info *dbgi, ir_node *block, ir_node *op,
 148                                    int src_bits)
 149 {
 150         if (src_bits == 8) {
 151                 return new_bd_arm_And_imm(dbgi, block, op, 0xFF, 0);
 152         } else if (src_bits == 16) {
 153                 ir_node *lshift = new_bd_arm_Mov_reg_shift_imm(dbgi, block, op, ARM_SHF_LSL_IMM, 16);
 154                 ir_node *rshift = new_bd_arm_Mov_reg_shift_imm(dbgi, block, lshift, ARM_SHF_LSR_IMM, 16);
 155                 return rshift;
 156         } else {
 157                 panic("zero extension only supported for 8 and 16 bits");
 158         }
 159 }
 160
 161 /**
 162  * Generate code for a sign extension.
 163  */
 164 static ir_node *gen_sign_extension(dbg_info *dbgi, ir_node *block, ir_node *op,
 165                                    int src_bits)
 166 {
 167         int shift_width = 32 - src_bits;
 168         ir_node *lshift_node = new_bd_arm_Mov_reg_shift_imm(dbgi, block, op, ARM_SHF_LSL_IMM, shift_width);
 169         ir_node *rshift_node = new_bd_arm_Mov_reg_shift_imm(dbgi, block, lshift_node, ARM_SHF_ASR_IMM, shift_width);
 170         return rshift_node;
 171 }
 172
 173 static ir_node *gen_extension(dbg_info *dbgi, ir_node *block, ir_node *op,
 174                               ir_mode *orig_mode)
 175 {
 176         int bits = get_mode_size_bits(orig_mode);
 177         if (bits == 32)
 178                 return op;
 179
 180         if (mode_is_signed(orig_mode)) {
 181                 return gen_sign_extension(dbgi, block, op, bits);
 182         } else {
 183                 return gen_zero_extension(dbgi, block, op, bits);
 184         }
 185 }
 186
 187 /**
 188  * returns true if it is assured, that the upper bits of a node are "clean"
 189  * which means for a 16 or 8 bit value, that the upper bits in the register
 190  * are 0 for unsigned and a copy of the last significant bit for signed
 191  * numbers.
 192  */
 193 static bool upper_bits_clean(ir_node *transformed_node, ir_mode *mode)
 194 {
 195         (void) transformed_node;
 196         (void) mode;
 197         /* TODO */
 198         return false;
 199 }
 200
 201 /**
 202  * Transforms a Conv node.
 203  *
 204  * @return The created ia32 Conv node
 205  */
 206 static ir_node *gen_Conv(ir_node *node)
 207 {
 208         ir_node  *block    = be_transform_node(get_nodes_block(node));
 209         ir_node  *op       = get_Conv_op(node);
 210         ir_node  *new_op   = be_transform_node(op);
 211         ir_mode  *src_mode = get_irn_mode(op);
 212         ir_mode  *dst_mode = get_irn_mode(node);
 213         dbg_info *dbg      = get_irn_dbg_info(node);
 214
 215         if (src_mode == dst_mode)
 216                 return new_op;
 217
 218         if (mode_is_float(src_mode) || mode_is_float(dst_mode)) {
 219                 if (USE_FPA(env_cg->isa)) {
 220                         if (mode_is_float(src_mode)) {
 221                                 if (mode_is_float(dst_mode)) {
 222                                         /* from float to float */
 223                                         return new_bd_arm_Mvf(dbg, block, new_op, dst_mode);
 224                                 } else {
 225                                         /* from float to int */
 226                                         panic("TODO");
 227                                 }
 228                         } else {
 229                                 /* from int to float */
 230                                 if (!mode_is_signed(src_mode)) {
 231                                         panic("TODO");
 232                                 } else {
 233                                         return new_bd_arm_FltX(dbg, block, new_op, dst_mode);
 234                                 }
 235                         }
 236                 } else if (USE_VFP(env_cg->isa)) {
 237                         panic("VFP not supported yet");
 238                 } else {
 239                         panic("Softfloat not supported yet");
 240                 }
 241         } else { /* complete in gp registers */
 242                 int src_bits = get_mode_size_bits(src_mode);
 243                 int dst_bits = get_mode_size_bits(dst_mode);
 244                 int min_bits;
 245                 ir_mode *min_mode;
 246
 247                 if (src_bits == dst_bits) {
 248                         /* kill unnecessary conv */
 249                         return new_op;
 250                 }
 251
 252                 if (src_bits < dst_bits) {
 253                         min_bits = src_bits;
 254                         min_mode = src_mode;
 255                 } else {
 256                         min_bits = dst_bits;
 257                         min_mode = dst_mode;
 258                 }
 259
 260                 if (upper_bits_clean(new_op, min_mode)) {
 261                         return new_op;
 262                 }
 263
 264                 if (mode_is_signed(min_mode)) {
 265                         return gen_sign_extension(dbg, block, new_op, min_bits);
 266                 } else {
 267                         return gen_zero_extension(dbg, block, new_op, min_bits);
 268                 }
 269         }
 270 }
 271
 272 typedef struct {
 273         unsigned char  imm_8;
 274         unsigned char  rot;
 275 } arm_immediate_t;
 276
 277 static bool try_encode_as_immediate(const ir_node *node, arm_immediate_t *res)
 278 {
 279         unsigned val, low_pos, high_pos;
 280
 281         if (!is_Const(node))
 282                 return false;
 283
 284         val = get_tarval_long(get_Const_tarval(node));
 285
 286         if (val == 0) {
 287                 res->imm_8 = 0;
 288                 res->rot   = 0;
 289                 return true;
 290         }
 291         if (val <= 0xff) {
 292                 res->imm_8 = val;
 293                 res->rot   = 0;
 294                 return true;
 295         }
 296         /* arm allows to use to rotate an 8bit immediate value by a multiple of 2
 297            (= 0, 2, 4, 6, ...).
 298            So we determine the smallest even position with a bit set
 299            and the highest even position with no bit set anymore.
 300            If the difference between these 2 is <= 8, then we can encode the value
 301            as immediate.
 302          */
 303         low_pos  = ntz(val) & ~1u;
 304         high_pos = (32-nlz(val)+1) & ~1u;
 305
 306         if (high_pos - low_pos <= 8) {
 307                 res->imm_8 = val >> low_pos;
 308                 res->rot   = 32 - low_pos;
 309                 return true;
 310         }
 311
 312         if (high_pos > 24) {
 313                 res->rot = 34 - high_pos;
 314                 val      = val >> (32-res->rot) | val << (res->rot);
 315                 if (val <= 0xff) {
 316                         res->imm_8 = val;
 317                         return true;
 318                 }
 319         }
 320
 321         return false;
 322 }
 323
 324 static bool is_downconv(const ir_node *node)
 325 {
 326         ir_mode *src_mode;
 327         ir_mode *dest_mode;
 328
 329         if (!is_Conv(node))
 330                 return false;
 331
 332         /* we only want to skip the conv when we're the only user
 333          * (not optimal but for now...)
 334          */
 335         if (get_irn_n_edges(node) > 1)
 336                 return false;
 337
 338         src_mode  = get_irn_mode(get_Conv_op(node));
 339         dest_mode = get_irn_mode(node);
 340         return
 341                 mode_needs_gp_reg(src_mode)  &&
 342                 mode_needs_gp_reg(dest_mode) &&
 343                 get_mode_size_bits(dest_mode) <= get_mode_size_bits(src_mode);
 344 }
 345
 346 static ir_node *arm_skip_downconv(ir_node *node)
 347 {
 348         while (is_downconv(node))
 349                 node = get_Conv_op(node);
 350         return node;
 351 }
 352
 353 typedef enum {
 354         MATCH_NONE         = 0,
 355         MATCH_COMMUTATIVE  = 1 << 0,
 356         MATCH_SIZE_NEUTRAL = 1 << 1,
 357 } match_flags_t;
 358
 359 typedef ir_node* (*new_binop_reg_func) (dbg_info *dbgi, ir_node *block, ir_node *op1, ir_node *op2);
 360 typedef ir_node* (*new_binop_imm_func) (dbg_info *dbgi, ir_node *block, ir_node *op1, unsigned char imm8, unsigned char imm_rot);
 361
 362 static ir_node *gen_int_binop(ir_node *node, match_flags_t flags,
 363                 new_binop_reg_func new_reg, new_binop_imm_func new_imm)
 364 {
 365         ir_node  *block   = be_transform_node(get_nodes_block(node));
 366         ir_node  *op1     = get_binop_left(node);
 367         ir_node  *new_op1;
 368         ir_node  *op2     = get_binop_right(node);
 369         ir_node  *new_op2;
 370         dbg_info *dbgi    = get_irn_dbg_info(node);
 371         arm_immediate_t imm;
 372
 373         if (flags & MATCH_SIZE_NEUTRAL) {
 374                 op1 = arm_skip_downconv(op1);
 375                 op2 = arm_skip_downconv(op2);
 376         } else {
 377                 assert(get_mode_size_bits(get_irn_mode(node)) == 32);
 378         }
 379
 380         if (try_encode_as_immediate(op2, &imm)) {
 381                 ir_node *new_op1 = be_transform_node(op1);
 382                 return new_imm(dbgi, block, new_op1, imm.imm_8, imm.rot);
 383         }
 384         new_op2 = be_transform_node(op2);
 385     if ((flags & MATCH_COMMUTATIVE) && try_encode_as_immediate(op1, &imm)) {
 386                 return new_imm(dbgi, block, new_op2, imm.imm_8, imm.rot);
 387         }
 388         new_op1 = be_transform_node(op1);
 389
 390         return new_reg(dbgi, block, new_op1, new_op2);
 391 }
 392
 393 /**
 394  * Creates an ARM Add.
 395  *
 396  * @return the created arm Add node
 397  */
 398 static ir_node *gen_Add(ir_node *node)
 399 {
 400         ir_mode  *mode    = get_irn_mode(node);
 401
 402         if (mode_is_float(mode)) {
 403                 ir_node  *block   = be_transform_node(get_nodes_block(node));
 404                 ir_node  *op1     = get_Add_left(node);
 405                 ir_node  *op2     = get_Add_right(node);
 406                 dbg_info *dbgi    = get_irn_dbg_info(node);
 407                 ir_node  *new_op1 = be_transform_node(op1);
 408                 ir_node  *new_op2 = be_transform_node(op2);
 409                 if (USE_FPA(env_cg->isa)) {
 410                         return new_bd_arm_Adf(dbgi, block, new_op1, new_op2, mode);
 411                 } else if (USE_VFP(env_cg->isa)) {
 412                         assert(mode != mode_E && "IEEE Extended FP not supported");
 413                         panic("VFP not supported yet");
 414                 } else {
 415                         panic("Softfloat not supported yet");
 416                 }
 417         } else {
 418 #if 0
 419                 /* check for MLA */
 420                 if (is_arm_Mul(new_op1) && get_irn_n_edges(op1) == 1) {
 421                         new_op3 = new_op2;
 422                         new_op2 = get_irn_n(new_op1, 1);
 423                         new_op1 = get_irn_n(new_op1, 0);
 424
 425                         return new_bd_arm_Mla(dbgi, block, new_op1, new_op2, new_op3);
 426                 }
 427                 if (is_arm_Mul(new_op2) && get_irn_n_edges(op2) == 1) {
 428                         new_op3 = new_op1;
 429                         new_op1 = get_irn_n(new_op2, 0);
 430                         new_op2 = get_irn_n(new_op2, 1);
 431
 432                         return new_bd_arm_Mla(dbgi, block, new_op1, new_op2, new_op3);
 433                 }
 434 #endif
 435
 436                 return gen_int_binop(node, MATCH_COMMUTATIVE | MATCH_SIZE_NEUTRAL,
 437                                 new_bd_arm_Add_reg, new_bd_arm_Add_imm);
 438         }
 439 }
 440
 441 /**
 442  * Creates an ARM Mul.
 443  *
 444  * @return the created arm Mul node
 445  */
 446 static ir_node *gen_Mul(ir_node *node)
 447 {
 448         ir_node  *block   = be_transform_node(get_nodes_block(node));
 449         ir_node  *op1     = get_Mul_left(node);
 450         ir_node  *new_op1 = be_transform_node(op1);
 451         ir_node  *op2     = get_Mul_right(node);
 452         ir_node  *new_op2 = be_transform_node(op2);
 453         ir_mode  *mode    = get_irn_mode(node);
 454         dbg_info *dbg     = get_irn_dbg_info(node);
 455
 456         if (mode_is_float(mode)) {
 457                 if (USE_FPA(env_cg->isa)) {
 458                         return new_bd_arm_Muf(dbg, block, new_op1, new_op2, mode);
 459                 } else if (USE_VFP(env_cg->isa)) {
 460                         assert(mode != mode_E && "IEEE Extended FP not supported");
 461                         panic("VFP not supported yet");
 462                 } else {
 463                         panic("Softfloat not supported yet");
 464                 }
 465         }
 466         assert(mode_is_data(mode));
 467         return new_bd_arm_Mul(dbg, block, new_op1, new_op2);
 468 }
 469
 470 static ir_node *gen_Quot(ir_node *node)
 471 {
 472         ir_node  *block   = be_transform_node(get_nodes_block(node));
 473         ir_node  *op1     = get_Quot_left(node);
 474         ir_node  *new_op1 = be_transform_node(op1);
 475         ir_node  *op2     = get_Quot_right(node);
 476         ir_node  *new_op2 = be_transform_node(op2);
 477         ir_mode  *mode    = get_irn_mode(node);
 478         dbg_info *dbg     = get_irn_dbg_info(node);
 479
 480         assert(mode != mode_E && "IEEE Extended FP not supported");
 481
 482         if (USE_FPA(env_cg->isa)) {
 483                 return new_bd_arm_Dvf(dbg, block, new_op1, new_op2, mode);
 484         } else if (USE_VFP(env_cg->isa)) {
 485                 assert(mode != mode_E && "IEEE Extended FP not supported");
 486                 panic("VFP not supported yet");
 487         } else {
 488                 panic("Softfloat not supported yet");
 489         }
 490 }
 491
 492 static ir_node *gen_And(ir_node *node)
 493 {
 494         return gen_int_binop(node, MATCH_COMMUTATIVE | MATCH_SIZE_NEUTRAL,
 495                         new_bd_arm_And_reg, new_bd_arm_And_imm);
 496 }
 497
 498 static ir_node *gen_Or(ir_node *node)
 499 {
 500         return gen_int_binop(node, MATCH_COMMUTATIVE | MATCH_SIZE_NEUTRAL,
 501                         new_bd_arm_Or_reg, new_bd_arm_Or_imm);
 502 }
 503
 504 static ir_node *gen_Eor(ir_node *node)
 505 {
 506         return gen_int_binop(node, MATCH_COMMUTATIVE | MATCH_SIZE_NEUTRAL,
 507                         new_bd_arm_Eor_reg, new_bd_arm_Eor_imm);
 508 }
 509
 510 static ir_node *gen_Sub(ir_node *node)
 511 {
 512         ir_node  *block   = be_transform_node(get_nodes_block(node));
 513         ir_node  *op1     = get_Sub_left(node);
 514         ir_node  *new_op1 = be_transform_node(op1);
 515         ir_node  *op2     = get_Sub_right(node);
 516         ir_node  *new_op2 = be_transform_node(op2);
 517         ir_mode  *mode    = get_irn_mode(node);
 518         dbg_info *dbgi    = get_irn_dbg_info(node);
 519
 520         if (mode_is_float(mode)) {
 521                 if (USE_FPA(env_cg->isa)) {
 522                         return new_bd_arm_Suf(dbgi, block, new_op1, new_op2, mode);
 523                 } else if (USE_VFP(env_cg->isa)) {
 524                         assert(mode != mode_E && "IEEE Extended FP not supported");
 525                         panic("VFP not supported yet");
 526                 } else {
 527                         panic("Softfloat not supported yet");
 528                 }
 529         } else {
 530                 return gen_int_binop(node, MATCH_SIZE_NEUTRAL,
 531                                      new_bd_arm_Sub_reg, new_bd_arm_Sub_imm);
 532         }
 533 }
 534
 535 /**
 536  * Checks if a given value can be used as an immediate for the given
 537  * ARM shift mode.
 538  */
 539 static bool can_use_shift_constant(unsigned int val,
 540                                    arm_shift_modifier_t modifier)
 541 {
 542         if (val <= 31)
 543                 return true;
 544         if (val == 32 && modifier != ARM_SHF_LSL_REG && modifier != ARM_SHF_ROR_REG)
 545                 return true;
 546         return false;
 547 }
 548
 549 /**
 550  * generate an ARM shift instruction.
 551  *
 552  * @param node            the node
 553  * @param flags           matching flags
 554  * @param shift_modifier  initial encoding of the desired shift operation
 555  */
 556 static ir_node *make_shift(ir_node *node, match_flags_t flags,
 557                 arm_shift_modifier_t shift_modifier)
 558 {
 559         ir_node  *block = be_transform_node(get_nodes_block(node));
 560         ir_node  *op1   = get_binop_left(node);
 561         ir_node  *op2   = get_binop_right(node);
 562         dbg_info *dbgi  = get_irn_dbg_info(node);
 563         ir_node  *new_op1;
 564         ir_node  *new_op2;
 565
 566         if (flags & MATCH_SIZE_NEUTRAL) {
 567                 op1 = arm_skip_downconv(op1);
 568                 op2 = arm_skip_downconv(op2);
 569         }
 570
 571         new_op1 = be_transform_node(op1);
 572         if (is_Const(op2)) {
 573                 tarval      *tv  = get_Const_tarval(op2);
 574                 unsigned int val = get_tarval_long(tv);
 575                 assert(tarval_is_long(tv));
 576                 if (can_use_shift_constant(val, shift_modifier)) {
 577                         switch (shift_modifier) {
 578                         case ARM_SHF_LSL_REG: shift_modifier = ARM_SHF_LSL_IMM; break;
 579                         case ARM_SHF_LSR_REG: shift_modifier = ARM_SHF_LSR_IMM; break;
 580                         case ARM_SHF_ASR_REG: shift_modifier = ARM_SHF_ASR_IMM; break;
 581                         case ARM_SHF_ROR_REG: shift_modifier = ARM_SHF_ROR_IMM; break;
 582                         default: panic("unexpected shift modifier");
 583                         }
 584                         return new_bd_arm_Mov_reg_shift_imm(dbgi, block, new_op1,
 585                                                             shift_modifier, val);
 586                 }
 587         }
 588
 589         new_op2 = be_transform_node(op2);
 590         return new_bd_arm_Mov_reg_shift_reg(dbgi, block, new_op1, new_op2,
 591                                             shift_modifier);
 592 }
 593
 594 static ir_node *gen_Shl(ir_node *node)
 595 {
 596         return make_shift(node, MATCH_SIZE_NEUTRAL, ARM_SHF_LSL_REG);
 597 }
 598
 599 static ir_node *gen_Shr(ir_node *node)
 600 {
 601         return make_shift(node, MATCH_NONE, ARM_SHF_LSR_REG);
 602 }
 603
 604 static ir_node *gen_Shrs(ir_node *node)
 605 {
 606         return make_shift(node, MATCH_NONE, ARM_SHF_ASR_REG);
 607 }
 608
 609 static ir_node *gen_Ror(ir_node *node, ir_node *op1, ir_node *op2)
 610 {
 611         ir_node  *block   = be_transform_node(get_nodes_block(node));
 612         ir_node  *new_op1 = be_transform_node(op1);
 613         dbg_info *dbgi    = get_irn_dbg_info(node);
 614         ir_node  *new_op2 = be_transform_node(op2);
 615
 616         return new_bd_arm_Mov_reg_shift_reg(dbgi, block, new_op1, new_op2,
 617                                             ARM_SHF_ROR_REG);
 618 }
 619
 620 static ir_node *gen_Rol(ir_node *node, ir_node *op1, ir_node *op2)
 621 {
 622         ir_node  *block   = be_transform_node(get_nodes_block(node));
 623         ir_node  *new_op1 = be_transform_node(op1);
 624         dbg_info *dbgi    = get_irn_dbg_info(node);
 625         ir_node  *new_op2 = be_transform_node(op2);
 626
 627         /* Note: there is no Rol on arm, we have to use Ror */
 628         new_op2 = new_bd_arm_Rsb_imm(dbgi, block, new_op2, 32, 0);
 629         return new_bd_arm_Mov_reg_shift_reg(dbgi, block, new_op1, new_op2,
 630                                             ARM_SHF_ROR_REG);
 631 }
 632
 633 static ir_node *gen_Rotl(ir_node *node)
 634 {
 635         ir_node *rotate = NULL;
 636         ir_node *op1    = get_Rotl_left(node);
 637         ir_node *op2    = get_Rotl_right(node);
 638
 639         /* Firm has only RotL, so we are looking for a right (op2)
 640            operand "-e+mode_size_bits" (it's an already modified "mode_size_bits-e",
 641            that means we can create a RotR. */
 642
 643         if (is_Add(op2)) {
 644                 ir_node *right = get_Add_right(op2);
 645                 if (is_Const(right)) {
 646                         tarval  *tv   = get_Const_tarval(right);
 647                         ir_mode *mode = get_irn_mode(node);
 648                         long     bits = get_mode_size_bits(mode);
 649                         ir_node *left = get_Add_left(op2);
 650
 651                         if (is_Minus(left) &&
 652                             tarval_is_long(tv)          &&
 653                             get_tarval_long(tv) == bits &&
 654                             bits                == 32)
 655                                 rotate = gen_Ror(node, op1, get_Minus_op(left));
 656                 }
 657         } else if (is_Sub(op2)) {
 658                 ir_node *left = get_Sub_left(op2);
 659                 if (is_Const(left)) {
 660                         tarval  *tv   = get_Const_tarval(left);
 661                         ir_mode *mode = get_irn_mode(node);
 662                         long     bits = get_mode_size_bits(mode);
 663                         ir_node *right = get_Sub_right(op2);
 664
 665                         if (tarval_is_long(tv)          &&
 666                             get_tarval_long(tv) == bits &&
 667                             bits                == 32)
 668                                 rotate = gen_Ror(node, op1, right);
 669                 }
 670         } else if (is_Const(op2)) {
 671                 tarval  *tv   = get_Const_tarval(op2);
 672                 ir_mode *mode = get_irn_mode(node);
 673                 long     bits = get_mode_size_bits(mode);
 674
 675                 if (tarval_is_long(tv) && bits == 32) {
 676                         ir_node  *block   = be_transform_node(get_nodes_block(node));
 677                         ir_node  *new_op1 = be_transform_node(op1);
 678                         dbg_info *dbgi    = get_irn_dbg_info(node);
 679
 680                         bits = (bits - get_tarval_long(tv)) & 31;
 681                         rotate = new_bd_arm_Mov_reg_shift_imm(dbgi, block, new_op1, ARM_SHF_ROR_IMM, bits);
 682                 }
 683         }
 684
 685         if (rotate == NULL) {
 686                 rotate = gen_Rol(node, op1, op2);
 687         }
 688
 689         return rotate;
 690 }
 691
 692 static ir_node *gen_Not(ir_node *node)
 693 {
 694         ir_node  *block   = be_transform_node(get_nodes_block(node));
 695         ir_node  *op      = get_Not_op(node);
 696         ir_node  *new_op  = be_transform_node(op);
 697         dbg_info *dbgi    = get_irn_dbg_info(node);
 698
 699         /* TODO: we could do alot more here with all the Mvn variations */
 700
 701         return new_bd_arm_Mvn_reg(dbgi, block, new_op);
 702 }
 703
 704 static ir_node *gen_Minus(ir_node *node)
 705 {
 706         ir_node  *block   = be_transform_node(get_nodes_block(node));
 707         ir_node  *op      = get_Minus_op(node);
 708         ir_node  *new_op  = be_transform_node(op);
 709         dbg_info *dbgi    = get_irn_dbg_info(node);
 710         ir_mode  *mode    = get_irn_mode(node);
 711
 712         if (mode_is_float(mode)) {
 713                 if (USE_FPA(env_cg->isa)) {
 714                         return new_bd_arm_Mvf(dbgi, block, op, mode);
 715                 } else if (USE_VFP(env_cg->isa)) {
 716                         assert(mode != mode_E && "IEEE Extended FP not supported");
 717                         panic("VFP not supported yet");
 718                 } else {
 719                         panic("Softfloat not supported yet");
 720                 }
 721         }
 722         assert(mode_is_data(mode));
 723         return new_bd_arm_Rsb_imm(dbgi, block, new_op, 0, 0);
 724 }
 725
 726 static ir_node *gen_Load(ir_node *node)
 727 {
 728         ir_node  *block    = be_transform_node(get_nodes_block(node));
 729         ir_node  *ptr      = get_Load_ptr(node);
 730         ir_node  *new_ptr  = be_transform_node(ptr);
 731         ir_node  *mem      = get_Load_mem(node);
 732         ir_node  *new_mem  = be_transform_node(mem);
 733         ir_mode  *mode     = get_Load_mode(node);
 734         dbg_info *dbgi      = get_irn_dbg_info(node);
 735         ir_node  *new_load = NULL;
 736
 737         if (mode_is_float(mode)) {
 738                 if (USE_FPA(env_cg->isa)) {
 739                         new_load = new_bd_arm_Ldf(dbgi, block, new_ptr, new_mem, mode,
 740                                                   NULL, 0, 0, false);
 741                 } else if (USE_VFP(env_cg->isa)) {
 742                         assert(mode != mode_E && "IEEE Extended FP not supported");
 743                         panic("VFP not supported yet");
 744                 } else {
 745                         panic("Softfloat not supported yet");
 746                 }
 747         } else {
 748                 assert(mode_is_data(mode) && "unsupported mode for Load");
 749
 750                 new_load = new_bd_arm_Ldr(dbgi, block, new_ptr, new_mem, mode, NULL, 0, 0, false);
 751         }
 752         set_irn_pinned(new_load, get_irn_pinned(node));
 753
 754         /* check for special case: the loaded value might not be used */
 755         if (be_get_Proj_for_pn(node, pn_Load_res) == NULL) {
 756                 /* add a result proj and a Keep to produce a pseudo use */
 757                 ir_node *proj = new_r_Proj(new_load, mode_Iu, pn_arm_Ldr_res);
 758                 be_new_Keep(block, 1, &proj);
 759         }
 760
 761         return new_load;
 762 }
 763
 764 static ir_node *gen_Store(ir_node *node)
 765 {
 766         ir_node  *block    = be_transform_node(get_nodes_block(node));
 767         ir_node  *ptr      = get_Store_ptr(node);
 768         ir_node  *new_ptr  = be_transform_node(ptr);
 769         ir_node  *mem      = get_Store_mem(node);
 770         ir_node  *new_mem  = be_transform_node(mem);
 771         ir_node  *val      = get_Store_value(node);
 772         ir_node  *new_val  = be_transform_node(val);
 773         ir_mode  *mode     = get_irn_mode(val);
 774         dbg_info *dbgi     = get_irn_dbg_info(node);
 775         ir_node *new_store = NULL;
 776
 777         if (mode_is_float(mode)) {
 778                 if (USE_FPA(env_cg->isa)) {
 779                         new_store = new_bd_arm_Stf(dbgi, block, new_ptr, new_val,
 780                                                    new_mem, mode, NULL, 0, 0, false);
 781                 } else if (USE_VFP(env_cg->isa)) {
 782                         assert(mode != mode_E && "IEEE Extended FP not supported");
 783                         panic("VFP not supported yet");
 784                 } else {
 785                         panic("Softfloat not supported yet");
 786                 }
 787         } else {
 788                 assert(mode_is_data(mode) && "unsupported mode for Store");
 789                 new_store = new_bd_arm_Str(dbgi, block, new_ptr, new_val, new_mem, mode,
 790                                            NULL, 0, 0, false);
 791         }
 792         set_irn_pinned(new_store, get_irn_pinned(node));
 793         return new_store;
 794 }
 795
 796 static ir_node *gen_Jmp(ir_node *node)
 797 {
 798         ir_node  *block     = get_nodes_block(node);
 799         ir_node  *new_block = be_transform_node(block);
 800         dbg_info *dbgi      = get_irn_dbg_info(node);
 801
 802         return new_bd_arm_Jmp(dbgi, new_block);
 803 }
 804
 805 static ir_node *gen_SwitchJmp(ir_node *node)
 806 {
 807         ir_node  *block    = be_transform_node(get_nodes_block(node));
 808         ir_node  *selector = get_Cond_selector(node);
 809         dbg_info *dbgi     = get_irn_dbg_info(node);
 810         ir_node *new_op = be_transform_node(selector);
 811         ir_node *const_graph;
 812         ir_node *sub;
 813
 814         ir_node *proj;
 815         const ir_edge_t *edge;
 816         int min = INT_MAX;
 817         int max = INT_MIN;
 818         int translation;
 819         int pn;
 820         int n_projs;
 821
 822         foreach_out_edge(node, edge) {
 823                 proj = get_edge_src_irn(edge);
 824                 assert(is_Proj(proj) && "Only proj allowed at SwitchJmp");
 825
 826                 pn = get_Proj_proj(proj);
 827
 828                 min = pn<min ? pn : min;
 829                 max = pn>max ? pn : max;
 830         }
 831         translation = min;
 832         n_projs = max - translation + 1;
 833
 834         foreach_out_edge(node, edge) {
 835                 proj = get_edge_src_irn(edge);
 836                 assert(is_Proj(proj) && "Only proj allowed at SwitchJmp");
 837
 838                 pn = get_Proj_proj(proj) - translation;
 839                 set_Proj_proj(proj, pn);
 840         }
 841
 842         const_graph = create_const_graph_value(dbgi, block, translation);
 843         sub = new_bd_arm_Sub_reg(dbgi, block, new_op, const_graph);
 844         return new_bd_arm_SwitchJmp(dbgi, block, sub, n_projs, get_Cond_default_proj(node) - translation);
 845 }
 846
 847 static ir_node *gen_Cmp(ir_node *node)
 848 {
 849         ir_node  *block    = be_transform_node(get_nodes_block(node));
 850         ir_node  *op1      = get_Cmp_left(node);
 851         ir_node  *op2      = get_Cmp_right(node);
 852         ir_mode  *cmp_mode = get_irn_mode(op1);
 853         dbg_info *dbgi     = get_irn_dbg_info(node);
 854         ir_node  *new_op1;
 855         ir_node  *new_op2;
 856         bool      is_unsigned;
 857
 858         if (mode_is_float(cmp_mode)) {
 859                 /* TODO: this is broken... */
 860                 new_op1 = be_transform_node(op1);
 861                 new_op2 = be_transform_node(op2);
 862
 863                 return new_bd_arm_Cmfe(dbgi, block, new_op1, new_op2, false);
 864
 865                 panic("FloatCmp NIY");
 866 #if 0
 867                 ir_node *new_op2  = be_transform_node(op2);
 868                 /* floating point compare */
 869                 pn_Cmp pnc = get_Proj_proj(selector);
 870
 871                 if (pnc & pn_Cmp_Uo) {
 872                         /* check for unordered, need cmf */
 873                         return new_bd_arm_CmfBra(dbgi, block, new_op1, new_op2, pnc);
 874                 }
 875                 /* Hmm: use need cmfe */
 876                 return new_bd_arm_CmfeBra(dbgi, block, new_op1, new_op2, pnc);
 877 #endif
 878         }
 879
 880         assert(get_irn_mode(op2) == cmp_mode);
 881         is_unsigned = !mode_is_signed(cmp_mode);
 882
 883         /* compare with 0 can be done with Tst */
 884         if (is_Const(op2) && tarval_is_null(get_Const_tarval(op2))) {
 885                 new_op1 = be_transform_node(op1);
 886                 new_op1 = gen_extension(dbgi, block, new_op1, cmp_mode);
 887                 return new_bd_arm_Tst_reg(dbgi, block, new_op1, new_op1, false,
 888                                           is_unsigned);
 889         }
 890         if (is_Const(op1) && tarval_is_null(get_Const_tarval(op1))) {
 891                 new_op2 = be_transform_node(op2);
 892                 new_op2 = gen_extension(dbgi, block, new_op2, cmp_mode);
 893                 return new_bd_arm_Tst_reg(dbgi, block, new_op2, new_op2, true,
 894                                           is_unsigned);
 895         }
 896
 897         /* integer compare, TODO: use shifter_op in all its combinations */
 898         new_op1 = be_transform_node(op1);
 899         new_op1 = gen_extension(dbgi, block, new_op1, cmp_mode);
 900         new_op2 = be_transform_node(op2);
 901         new_op2 = gen_extension(dbgi, block, new_op2, cmp_mode);
 902         return new_bd_arm_Cmp_reg(dbgi, block, new_op1, new_op2, false,
 903                                   is_unsigned);
 904 }
 905
 906 static ir_node *gen_Cond(ir_node *node)
 907 {
 908         ir_node  *selector = get_Cond_selector(node);
 909         ir_mode  *mode     = get_irn_mode(selector);
 910         ir_node  *block;
 911         ir_node  *flag_node;
 912         dbg_info *dbgi;
 913
 914         if (mode != mode_b) {
 915                 return gen_SwitchJmp(node);
 916         }
 917         assert(is_Proj(selector));
 918
 919         block     = be_transform_node(get_nodes_block(node));
 920         dbgi      = get_irn_dbg_info(node);
 921         flag_node = be_transform_node(get_Proj_pred(selector));
 922
 923         return new_bd_arm_B(dbgi, block, flag_node, get_Proj_proj(selector));
 924 }
 925
 926 static tarval *fpa_imm[3][fpa_max];
 927
 928 #if 0
 929 /**
 930  * Check, if a floating point tarval is an fpa immediate, i.e.
 931  * one of 0, 1, 2, 3, 4, 5, 10, or 0.5.
 932  */
 933 static int is_fpa_immediate(tarval *tv)
 934 {
 935         ir_mode *mode = get_tarval_mode(tv);
 936         int i, j, res = 1;
 937
 938         switch (get_mode_size_bits(mode)) {
 939         case 32:
 940                 i = 0;
 941                 break;
 942         case 64:
 943                 i = 1;
 944                 break;
 945         default:
 946                 i = 2;
 947         }
 948
 949         if (tarval_is_negative(tv)) {
 950                 tv = tarval_neg(tv);
 951                 res = -1;
 952         }
 953
 954         for (j = 0; j < fpa_max; ++j) {
 955                 if (tv == fpa_imm[i][j])
 956                         return res * j;
 957         }
 958         return fpa_max;
 959 }
 960 #endif
 961
 962 static ir_node *gen_Const(ir_node *node)
 963 {
 964         ir_node  *block = be_transform_node(get_nodes_block(node));
 965         ir_mode *mode = get_irn_mode(node);
 966         dbg_info *dbg = get_irn_dbg_info(node);
 967
 968         if (mode_is_float(mode)) {
 969                 if (USE_FPA(env_cg->isa)) {
 970                         tarval *tv = get_Const_tarval(node);
 971                         node       = new_bd_arm_fConst(dbg, block, tv);
 972                         be_dep_on_frame(node);
 973                         return node;
 974                 } else if (USE_VFP(env_cg->isa)) {
 975                         assert(mode != mode_E && "IEEE Extended FP not supported");
 976                         panic("VFP not supported yet");
 977                 } else {
 978                         panic("Softfloat not supported yet");
 979                 }
 980         }
 981         return create_const_graph(node, block);
 982 }
 983
 984 static ir_node *gen_SymConst(ir_node *node)
 985 {
 986         ir_node   *block  = be_transform_node(get_nodes_block(node));
 987         ir_entity *entity = get_SymConst_entity(node);
 988         dbg_info  *dbgi   = get_irn_dbg_info(node);
 989         ir_node   *new_node;
 990
 991         new_node = new_bd_arm_SymConst(dbgi, block, entity, 0);
 992         be_dep_on_frame(new_node);
 993         return new_node;
 994 }
 995
 996 static ir_node *ints_to_double(dbg_info *dbgi, ir_node *block, ir_node *node0,
 997                                ir_node *node1)
 998 {
 999         /* the good way to do this would be to use the stm (store multiple)
1000          * instructions, since our input is nearly always 2 consecutive 32bit
1001          * registers... */
1002         ir_graph *irg   = current_ir_graph;
1003         ir_node  *stack = get_irg_frame(irg);
1004         ir_node  *nomem = new_NoMem();
1005         ir_node  *str0  = new_bd_arm_Str(dbgi, block, stack, node0, nomem, mode_gp,
1006                                          NULL, 0, 0, true);
1007         ir_node  *str1  = new_bd_arm_Str(dbgi, block, stack, node1, nomem, mode_gp,
1008                                          NULL, 0, 4, true);
1009         ir_node  *in[2] = { str0, str1 };
1010         ir_node  *sync  = new_r_Sync(block, 2, in);
1011         ir_node  *ldf;
1012         set_irn_pinned(str0, op_pin_state_floats);
1013         set_irn_pinned(str1, op_pin_state_floats);
1014
1015         ldf = new_bd_arm_Ldf(dbgi, block, stack, sync, mode_D, NULL, 0, 0, true);
1016         set_irn_pinned(ldf, op_pin_state_floats);
1017
1018         return new_Proj(ldf, mode_fp, pn_arm_Ldf_res);
1019 }
1020
1021 static ir_node *int_to_float(dbg_info *dbgi, ir_node *block, ir_node *node)
1022 {
1023         ir_graph *irg   = current_ir_graph;
1024         ir_node  *stack = get_irg_frame(irg);
1025         ir_node  *nomem = new_NoMem();
1026         ir_node  *str   = new_bd_arm_Str(dbgi, block, stack, node, nomem, mode_gp,
1027                                          NULL, 0, 0, true);
1028         ir_node  *ldf;
1029         set_irn_pinned(str, op_pin_state_floats);
1030
1031         ldf = new_bd_arm_Ldf(dbgi, block, stack, str, mode_F, NULL, 0, 0, true);
1032         set_irn_pinned(ldf, op_pin_state_floats);
1033
1034         return new_Proj(ldf, mode_fp, pn_arm_Ldf_res);
1035 }
1036
1037 static ir_node *float_to_int(dbg_info *dbgi, ir_node *block, ir_node *node)
1038 {
1039         ir_graph *irg   = current_ir_graph;
1040         ir_node  *stack = get_irg_frame(irg);
1041         ir_node  *nomem = new_NoMem();
1042         ir_node  *stf   = new_bd_arm_Stf(dbgi, block, stack, node, nomem, mode_F,
1043                                          NULL, 0, 0, true);
1044         ir_node  *ldr;
1045         set_irn_pinned(stf, op_pin_state_floats);
1046
1047         ldr = new_bd_arm_Ldr(dbgi, block, stack, stf, mode_gp, NULL, 0, 0, true);
1048         set_irn_pinned(ldr, op_pin_state_floats);
1049
1050         return new_Proj(ldr, mode_gp, pn_arm_Ldr_res);
1051 }
1052
1053 static void double_to_ints(dbg_info *dbgi, ir_node *block, ir_node *node,
1054                            ir_node **out_value0, ir_node **out_value1)
1055 {
1056         ir_graph *irg   = current_ir_graph;
1057         ir_node  *stack = get_irg_frame(irg);
1058         ir_node  *nomem = new_NoMem();
1059         ir_node  *stf   = new_bd_arm_Stf(dbgi, block, stack, node, nomem, mode_D,
1060                                          NULL, 0, 0, true);
1061         ir_node  *ldr0, *ldr1;
1062         set_irn_pinned(stf, op_pin_state_floats);
1063
1064         ldr0 = new_bd_arm_Ldr(dbgi, block, stack, stf, mode_gp, NULL, 0, 0, true);
1065         set_irn_pinned(ldr0, op_pin_state_floats);
1066         ldr1 = new_bd_arm_Ldr(dbgi, block, stack, stf, mode_gp, NULL, 0, 4, true);
1067         set_irn_pinned(ldr1, op_pin_state_floats);
1068
1069         *out_value0 = new_Proj(ldr0, mode_gp, pn_arm_Ldr_res);
1070         *out_value1 = new_Proj(ldr1, mode_gp, pn_arm_Ldr_res);
1071 }
1072
1073 static ir_node *gen_CopyB(ir_node *node)
1074 {
1075         ir_node  *block    = be_transform_node(get_nodes_block(node));
1076         ir_node  *src      = get_CopyB_src(node);
1077         ir_node  *new_src  = be_transform_node(src);
1078         ir_node  *dst      = get_CopyB_dst(node);
1079         ir_node  *new_dst  = be_transform_node(dst);
1080         ir_node  *mem      = get_CopyB_mem(node);
1081         ir_node  *new_mem  = be_transform_node(mem);
1082         dbg_info *dbg      = get_irn_dbg_info(node);
1083         int      size      = get_type_size_bytes(get_CopyB_type(node));
1084         ir_node  *src_copy;
1085         ir_node  *dst_copy;
1086
1087         src_copy = be_new_Copy(&arm_reg_classes[CLASS_arm_gp], block, new_src);
1088         dst_copy = be_new_Copy(&arm_reg_classes[CLASS_arm_gp], block, new_dst);
1089
1090         return new_bd_arm_CopyB(dbg, block, dst_copy, src_copy,
1091                         new_bd_arm_EmptyReg(dbg, block),
1092                         new_bd_arm_EmptyReg(dbg, block),
1093                         new_bd_arm_EmptyReg(dbg, block),
1094                         new_mem, size);
1095 }
1096
1097 static ir_node *gen_Proj_Load(ir_node *node)
1098 {
1099         ir_node  *load     = get_Proj_pred(node);
1100         ir_node  *new_load = be_transform_node(load);
1101         dbg_info *dbgi     = get_irn_dbg_info(node);
1102         long     proj      = get_Proj_proj(node);
1103
1104         /* renumber the proj */
1105         switch (get_arm_irn_opcode(new_load)) {
1106         case iro_arm_Ldr:
1107                 /* handle all gp loads equal: they have the same proj numbers. */
1108                 if (proj == pn_Load_res) {
1109                         return new_rd_Proj(dbgi, new_load, mode_Iu, pn_arm_Ldr_res);
1110                 } else if (proj == pn_Load_M) {
1111                         return new_rd_Proj(dbgi, new_load, mode_M, pn_arm_Ldr_M);
1112                 }
1113                 break;
1114         case iro_arm_Ldf:
1115                 if (proj == pn_Load_res) {
1116                         ir_mode *mode = get_Load_mode(load);
1117                         return new_rd_Proj(dbgi, new_load, mode, pn_arm_Ldf_res);
1118                 } else if (proj == pn_Load_M) {
1119                         return new_rd_Proj(dbgi, new_load, mode_M, pn_arm_Ldf_M);
1120                 }
1121                 break;
1122         default:
1123                 break;
1124         }
1125         panic("Unsupported Proj from Load");
1126 }
1127
1128 static ir_node *gen_Proj_CopyB(ir_node *node)
1129 {
1130         ir_node  *pred     = get_Proj_pred(node);
1131         ir_node  *new_pred = be_transform_node(pred);
1132         dbg_info *dbgi     = get_irn_dbg_info(node);
1133         long     proj      = get_Proj_proj(node);
1134
1135         switch (proj) {
1136         case pn_CopyB_M:
1137                 if (is_arm_CopyB(new_pred)) {
1138                         return new_rd_Proj(dbgi, new_pred, mode_M, pn_arm_CopyB_M);
1139                 }
1140                 break;
1141         default:
1142                 break;
1143         }
1144         panic("Unsupported Proj from CopyB");
1145 }
1146
1147 static ir_node *gen_Proj_Quot(ir_node *node)
1148 {
1149         ir_node  *pred     = get_Proj_pred(node);
1150         ir_node  *new_pred = be_transform_node(pred);
1151         dbg_info *dbgi     = get_irn_dbg_info(node);
1152         ir_mode  *mode     = get_irn_mode(node);
1153         long     proj      = get_Proj_proj(node);
1154
1155         switch (proj) {
1156         case pn_Quot_M:
1157                 if (is_arm_Dvf(new_pred)) {
1158                         return new_rd_Proj(dbgi, new_pred, mode_M, pn_arm_Dvf_M);
1159                 }
1160                 break;
1161         case pn_Quot_res:
1162                 if (is_arm_Dvf(new_pred)) {
1163                         return new_rd_Proj(dbgi, new_pred, mode, pn_arm_Dvf_res);
1164                 }
1165                 break;
1166         default:
1167                 break;
1168         }
1169         panic("Unsupported Proj from Quot");
1170 }
1171
1172 /**
1173  * Transform the Projs from a Cmp.
1174  */
1175 static ir_node *gen_Proj_Cmp(ir_node *node)
1176 {
1177         (void) node;
1178         /* we should only be here in case of a Mux node */
1179         panic("Mux NYI");
1180 }
1181
1182 static ir_node *gen_Proj_Start(ir_node *node)
1183 {
1184         ir_node *block     = get_nodes_block(node);
1185         ir_node *new_block = be_transform_node(block);
1186         ir_node *barrier   = be_transform_node(get_Proj_pred(node));
1187         long     proj      = get_Proj_proj(node);
1188
1189         switch ((pn_Start) proj) {
1190         case pn_Start_X_initial_exec:
1191                 /* we exchange the ProjX with a jump */
1192                 return new_bd_arm_Jmp(NULL, new_block);
1193
1194         case pn_Start_M:
1195                 return new_r_Proj(barrier, mode_M, 0);
1196
1197         case pn_Start_T_args:
1198                 return barrier;
1199
1200         case pn_Start_P_frame_base:
1201                 return be_prolog_get_reg_value(abihelper, sp_reg);
1202
1203         case pn_Start_P_tls:
1204                 return new_Bad();
1205
1206         case pn_Start_max:
1207                 break;
1208         }
1209         panic("unexpected start proj: %ld\n", proj);
1210 }
1211
1212 static ir_node *gen_Proj_Proj_Start(ir_node *node)
1213 {
1214         long       pn          = get_Proj_proj(node);
1215         ir_node   *block       = get_nodes_block(node);
1216         ir_node   *new_block   = be_transform_node(block);
1217         ir_entity *entity      = get_irg_entity(current_ir_graph);
1218         ir_type   *method_type = get_entity_type(entity);
1219         ir_type   *param_type  = get_method_param_type(method_type, pn);
1220         const reg_or_stackslot_t *param;
1221
1222         /* Proj->Proj->Start must be a method argument */
1223         assert(get_Proj_proj(get_Proj_pred(node)) == pn_Start_T_args);
1224
1225         param = &cconv->parameters[pn];
1226
1227         if (param->reg0 != NULL) {
1228                 /* argument transmitted in register */
1229                 ir_mode *mode  = get_type_mode(param_type);
1230                 ir_node *value = be_prolog_get_reg_value(abihelper, param->reg0);
1231
1232                 if (mode_is_float(mode)) {
1233                         ir_node *value1 = NULL;
1234
1235                         if (param->reg1 != NULL) {
1236                                 value1 = be_prolog_get_reg_value(abihelper, param->reg1);
1237                         } else if (param->entity != NULL) {
1238                                 ir_graph *irg = get_irn_irg(node);
1239                                 ir_node  *fp  = get_irg_frame(irg);
1240                                 ir_node  *mem = be_prolog_get_memory(abihelper);
1241                                 ir_node  *ldr = new_bd_arm_Ldr(NULL, new_block, fp, mem,
1242                                                                mode_gp, param->entity,
1243                                                                0, 0, true);
1244                                 value1 = new_Proj(ldr, mode_gp, pn_arm_Ldr_res);
1245                         }
1246
1247                         /* convert integer value to float */
1248                         if (value1 == NULL) {
1249                                 value = int_to_float(NULL, new_block, value);
1250                         } else {
1251                                 value = ints_to_double(NULL, new_block, value, value1);
1252                         }
1253                 }
1254                 return value;
1255         } else {
1256                 /* argument transmitted on stack */
1257                 ir_graph *irg  = get_irn_irg(node);
1258                 ir_node  *fp   = get_irg_frame(irg);
1259                 ir_node  *mem  = be_prolog_get_memory(abihelper);
1260                 ir_mode  *mode = get_type_mode(param->type);
1261                 ir_node  *load;
1262                 ir_node  *value;
1263
1264                 if (mode_is_float(mode)) {
1265                         load  = new_bd_arm_Ldf(NULL, new_block, fp, mem, mode,
1266                                                param->entity, 0, 0, true);
1267                         value = new_r_Proj(load, mode_fp, pn_arm_Ldf_res);
1268                 } else {
1269                         load  = new_bd_arm_Ldr(NULL, new_block, fp, mem, mode,
1270                                                param->entity, 0, 0, true);
1271                         value = new_r_Proj(load, mode_gp, pn_arm_Ldr_res);
1272                 }
1273                 set_irn_pinned(load, op_pin_state_floats);
1274
1275                 return value;
1276         }
1277 }
1278
1279 /**
1280  * Finds number of output value of a mode_T node which is constrained to
1281  * a single specific register.
1282  */
1283 static int find_out_for_reg(ir_node *node, const arch_register_t *reg)
1284 {
1285         int n_outs = arch_irn_get_n_outs(node);
1286         int o;
1287
1288         for (o = 0; o < n_outs; ++o) {
1289                 const arch_register_req_t *req = arch_get_out_register_req(node, o);
1290                 if (req == reg->single_req)
1291                         return o;
1292         }
1293         return -1;
1294 }
1295
1296 static ir_node *gen_Proj_Proj_Call(ir_node *node)
1297 {
1298         long                  pn            = get_Proj_proj(node);
1299         ir_node              *call          = get_Proj_pred(get_Proj_pred(node));
1300         ir_node              *new_call      = be_transform_node(call);
1301         ir_type              *function_type = get_Call_type(call);
1302         calling_convention_t *cconv = arm_decide_calling_convention(function_type);
1303         const reg_or_stackslot_t *res = &cconv->results[pn];
1304         ir_mode              *mode;
1305         int                   regn;
1306
1307         /* TODO 64bit modes */
1308         assert(res->reg0 != NULL && res->reg1 == NULL);
1309         regn = find_out_for_reg(new_call, res->reg0);
1310         if (regn < 0) {
1311                 panic("Internal error in calling convention for return %+F", node);
1312         }
1313         mode = res->reg0->reg_class->mode;
1314
1315         arm_free_calling_convention(cconv);
1316
1317         return new_r_Proj(new_call, mode, regn);
1318 }
1319
1320 static ir_node *gen_Proj_Call(ir_node *node)
1321 {
1322         long     pn        = get_Proj_proj(node);
1323         ir_node *call      = get_Proj_pred(node);
1324         ir_node *new_call  = be_transform_node(call);
1325
1326         switch ((pn_Call) pn) {
1327         case pn_Call_M:
1328                 return new_r_Proj(new_call, mode_M, 0);
1329         case pn_Call_X_regular:
1330         case pn_Call_X_except:
1331         case pn_Call_T_result:
1332         case pn_Call_P_value_res_base:
1333         case pn_Call_max:
1334                 break;
1335         }
1336         panic("Unexpected Call proj %ld\n", pn);
1337 }
1338
1339 /**
1340  * Transform a Proj node.
1341  */
1342 static ir_node *gen_Proj(ir_node *node)
1343 {
1344         ir_node  *pred = get_Proj_pred(node);
1345         long      proj = get_Proj_proj(node);
1346
1347         switch (get_irn_opcode(pred)) {
1348         case iro_Store:
1349                 if (proj == pn_Store_M) {
1350                         return be_transform_node(pred);
1351                 } else {
1352                         panic("Unsupported Proj from Store");
1353                 }
1354         case iro_Load:
1355                 return gen_Proj_Load(node);
1356         case iro_Call:
1357                 return gen_Proj_Call(node);
1358         case iro_CopyB:
1359                 return gen_Proj_CopyB(node);
1360         case iro_Quot:
1361                 return gen_Proj_Quot(node);
1362         case iro_Cmp:
1363                 return gen_Proj_Cmp(node);
1364         case iro_Start:
1365                 return gen_Proj_Start(node);
1366         case iro_Cond:
1367                 /* nothing to do */
1368                 return be_duplicate_node(node);
1369         case iro_Proj: {
1370                 ir_node *pred_pred = get_Proj_pred(pred);
1371                 if (is_Call(pred_pred)) {
1372                         return gen_Proj_Proj_Call(node);
1373                 } else if (is_Start(pred_pred)) {
1374                         return gen_Proj_Proj_Start(node);
1375                 }
1376                 /* FALLTHROUGH */
1377         }
1378         default:
1379                 panic("code selection didn't expect Proj after %+F\n", pred);
1380         }
1381 }
1382
1383 typedef ir_node *(*create_const_node_func)(dbg_info *db, ir_node *block);
1384
1385 static inline ir_node *create_const(ir_node **place,
1386                                     create_const_node_func func,
1387                                     const arch_register_t* reg)
1388 {
1389         ir_node *block, *res;
1390
1391         if (*place != NULL)
1392                 return *place;
1393
1394         block = get_irg_start_block(env_cg->irg);
1395         res = func(NULL, block);
1396         arch_set_irn_register(res, reg);
1397         *place = res;
1398         return res;
1399 }
1400
1401 static ir_node *gen_Unknown(ir_node *node)
1402 {
1403         ir_node  *block     = get_nodes_block(node);
1404         ir_node  *new_block = be_transform_node(block);
1405         dbg_info *dbgi      = get_irn_dbg_info(node);
1406
1407         /* just produce a 0 */
1408         ir_mode *mode = get_irn_mode(node);
1409         if (mode_is_float(mode)) {
1410                 tarval *tv = get_mode_null(mode);
1411                 ir_node *node = new_bd_arm_fConst(dbgi, new_block, tv);
1412                 be_dep_on_frame(node);
1413                 return node;
1414         } else if (mode_needs_gp_reg(mode)) {
1415                 return create_const_graph_value(dbgi, new_block, 0);
1416         }
1417
1418         panic("Unexpected Unknown mode");
1419 }
1420
1421 /**
1422  * Produces the type which sits between the stack args and the locals on the
1423  * stack. It will contain the return address and space to store the old base
1424  * pointer.
1425  * @return The Firm type modeling the ABI between type.
1426  */
1427 static ir_type *arm_get_between_type(void)
1428 {
1429         static ir_type *between_type = NULL;
1430
1431         if (between_type == NULL) {
1432                 between_type = new_type_class(new_id_from_str("arm_between_type"));
1433                 set_type_size_bytes(between_type, 0);
1434         }
1435
1436         return between_type;
1437 }
1438
1439 static void create_stacklayout(ir_graph *irg)
1440 {
1441         ir_entity         *entity        = get_irg_entity(irg);
1442         ir_type           *function_type = get_entity_type(entity);
1443         be_stack_layout_t *layout        = be_get_irg_stack_layout(irg);
1444         ir_type           *arg_type;
1445         int                p;
1446         int                n_params;
1447
1448         /* calling conventions must be decided by now */
1449         assert(cconv != NULL);
1450
1451         /* construct argument type */
1452         arg_type = new_type_struct(id_mangle_u(get_entity_ident(entity), new_id_from_chars("arg_type", 8)));
1453         n_params = get_method_n_params(function_type);
1454         for (p = 0; p < n_params; ++p) {
1455                 reg_or_stackslot_t *param = &cconv->parameters[p];
1456                 char                buf[128];
1457                 ident              *id;
1458
1459                 if (param->type == NULL)
1460                         continue;
1461
1462                 snprintf(buf, sizeof(buf), "param_%d", p);
1463                 id            = new_id_from_str(buf);
1464                 param->entity = new_entity(arg_type, id, param->type);
1465                 set_entity_offset(param->entity, param->offset);
1466         }
1467
1468         /* TODO: what about external functions? we don't know most of the stack
1469          * layout for them. And probably don't need all of this... */
1470         memset(layout, 0, sizeof(*layout));
1471
1472         layout->frame_type     = get_irg_frame_type(irg);
1473         layout->between_type   = arm_get_between_type();
1474         layout->arg_type       = arg_type;
1475         layout->param_map      = NULL; /* TODO */
1476         layout->initial_offset = 0;
1477         layout->initial_bias   = 0;
1478         layout->stack_dir      = -1;
1479         layout->sp_relative    = true;
1480
1481         assert(N_FRAME_TYPES == 3);
1482         layout->order[0] = layout->frame_type;
1483         layout->order[1] = layout->between_type;
1484         layout->order[2] = layout->arg_type;
1485 }
1486
1487 /**
1488  * transform the start node to the prolog code + initial barrier
1489  */
1490 static ir_node *gen_Start(ir_node *node)
1491 {
1492         ir_graph  *irg           = get_irn_irg(node);
1493         ir_entity *entity        = get_irg_entity(irg);
1494         ir_type   *function_type = get_entity_type(entity);
1495         ir_node   *block         = get_nodes_block(node);
1496         ir_node   *new_block     = be_transform_node(block);
1497         dbg_info  *dbgi          = get_irn_dbg_info(node);
1498         ir_node   *start;
1499         ir_node   *incsp;
1500         ir_node   *sp;
1501         ir_node   *barrier;
1502         int        i;
1503
1504         /* stackpointer is important at function prolog */
1505         be_prolog_add_reg(abihelper, sp_reg,
1506                         arch_register_req_type_produces_sp | arch_register_req_type_ignore);
1507         /* function parameters in registers */
1508         for (i = 0; i < get_method_n_params(function_type); ++i) {
1509                 const reg_or_stackslot_t *param = &cconv->parameters[i];
1510                 if (param->reg0 != NULL)
1511                         be_prolog_add_reg(abihelper, param->reg0, 0);
1512                 if (param->reg1 != NULL)
1513                         be_prolog_add_reg(abihelper, param->reg1, 0);
1514         }
1515         /* announce that we need the values of the callee save regs */
1516         for (i = 0; i < (int) (sizeof(callee_saves)/sizeof(callee_saves[0])); ++i) {
1517                 be_prolog_add_reg(abihelper, callee_saves[i], 0);
1518         }
1519
1520         start = be_prolog_create_start(abihelper, dbgi, new_block);
1521         sp    = be_prolog_get_reg_value(abihelper, sp_reg);
1522         incsp = be_new_IncSP(sp_reg, new_block, sp, BE_STACK_FRAME_SIZE_EXPAND, 0);
1523         be_prolog_set_reg_value(abihelper, sp_reg, incsp);
1524         barrier = be_prolog_create_barrier(abihelper, new_block);
1525
1526         return barrier;
1527 }
1528
1529 static ir_node *get_stack_pointer_for(ir_node *node)
1530 {
1531         /* get predecessor in stack_order list */
1532         ir_node *stack_pred = be_get_stack_pred(abihelper, node);
1533         ir_node *stack_pred_transformed;
1534         ir_node *stack;
1535
1536         if (stack_pred == NULL) {
1537                 /* first stack user in the current block. We can simply use the
1538                  * initial sp_proj for it */
1539                 ir_node *sp_proj = be_prolog_get_reg_value(abihelper, sp_reg);
1540                 return sp_proj;
1541         }
1542
1543         stack_pred_transformed = be_transform_node(stack_pred);
1544         stack                  = pmap_get(node_to_stack, stack_pred);
1545         if (stack == NULL) {
1546                 return get_stack_pointer_for(stack_pred);
1547         }
1548
1549         return stack;
1550 }
1551
1552 /**
1553  * transform a Return node into epilogue code + return statement
1554  */
1555 static ir_node *gen_Return(ir_node *node)
1556 {
1557         ir_node   *block          = get_nodes_block(node);
1558         ir_node   *new_block      = be_transform_node(block);
1559         dbg_info  *dbgi           = get_irn_dbg_info(node);
1560         ir_node   *mem            = get_Return_mem(node);
1561         ir_node   *new_mem        = be_transform_node(mem);
1562         int        n_callee_saves = sizeof(callee_saves)/sizeof(callee_saves[0]);
1563         ir_node   *sp_proj        = get_stack_pointer_for(node);
1564         int        n_res          = get_Return_n_ress(node);
1565         ir_node   *bereturn;
1566         ir_node   *incsp;
1567         int        i;
1568
1569         be_epilog_begin(abihelper);
1570         be_epilog_set_memory(abihelper, new_mem);
1571         /* connect stack pointer with initial stack pointer. fix_stack phase
1572            will later serialize all stack pointer adjusting nodes */
1573         be_epilog_add_reg(abihelper, sp_reg,
1574                         arch_register_req_type_produces_sp | arch_register_req_type_ignore,
1575                         sp_proj);
1576
1577         /* result values */
1578         for (i = 0; i < n_res; ++i) {
1579                 ir_node                  *res_value     = get_Return_res(node, i);
1580                 ir_node                  *new_res_value = be_transform_node(res_value);
1581                 const reg_or_stackslot_t *slot          = &cconv->results[i];
1582                 const arch_register_t    *reg           = slot->reg0;
1583                 assert(slot->reg1 == NULL);
1584                 be_epilog_add_reg(abihelper, reg, 0, new_res_value);
1585         }
1586
1587         /* connect callee saves with their values at the function begin */
1588         for (i = 0; i < n_callee_saves; ++i) {
1589                 const arch_register_t *reg   = callee_saves[i];
1590                 ir_node               *value = be_prolog_get_reg_value(abihelper, reg);
1591                 be_epilog_add_reg(abihelper, reg, 0, value);
1592         }
1593
1594         /* create the barrier before the epilog code */
1595         be_epilog_create_barrier(abihelper, new_block);
1596
1597         /* epilog code: an incsp */
1598         sp_proj = be_epilog_get_reg_value(abihelper, sp_reg);
1599         incsp   = be_new_IncSP(sp_reg, new_block, sp_proj,
1600                                BE_STACK_FRAME_SIZE_SHRINK, 0);
1601         be_epilog_set_reg_value(abihelper, sp_reg, incsp);
1602
1603         bereturn = be_epilog_create_return(abihelper, dbgi, new_block);
1604
1605         return bereturn;
1606 }
1607
1608
1609 static ir_node *gen_Call(ir_node *node)
1610 {
1611         ir_graph             *irg          = get_irn_irg(node);
1612         ir_node              *callee       = get_Call_ptr(node);
1613         ir_node              *block        = get_nodes_block(node);
1614         ir_node              *new_block    = be_transform_node(block);
1615         ir_node              *mem          = get_Call_mem(node);
1616         ir_node              *new_mem      = be_transform_node(mem);
1617         dbg_info             *dbgi         = get_irn_dbg_info(node);
1618         ir_type              *type         = get_Call_type(node);
1619         calling_convention_t *cconv        = arm_decide_calling_convention(type);
1620         int                   n_params     = get_Call_n_params(node);
1621         int                   n_param_regs = sizeof(param_regs)/sizeof(param_regs[0]);
1622         /* max inputs: memory, callee, register arguments */
1623         int                   max_inputs   = 2 + n_param_regs;
1624         ir_node             **in           = ALLOCAN(ir_node*, max_inputs);
1625         ir_node             **sync_ins     = ALLOCAN(ir_node*, max_inputs);
1626         struct obstack       *obst         = be_get_be_obst(irg);
1627         const arch_register_req_t **in_req
1628                 = OALLOCNZ(obst, const arch_register_req_t*, max_inputs);
1629         int                   in_arity     = 0;
1630         int                   sync_arity   = 0;
1631         int                   n_caller_saves
1632                 = sizeof(caller_saves)/sizeof(caller_saves[0]);
1633         ir_entity            *entity       = NULL;
1634         ir_node              *incsp        = NULL;
1635         int                   mem_pos;
1636         ir_node              *res;
1637         int                   p;
1638         int                   o;
1639         int                   out_arity;
1640
1641         assert(n_params == get_method_n_params(type));
1642
1643         /* construct arguments */
1644
1645         /* memory input */
1646         in_req[in_arity] = arch_no_register_req;
1647         mem_pos          = in_arity;
1648         ++in_arity;
1649         /* parameters */
1650         for (p = 0; p < n_params; ++p) {
1651                 ir_node                  *value      = get_Call_param(node, p);
1652                 ir_node                  *new_value  = be_transform_node(value);
1653                 ir_node                  *new_value1 = NULL;
1654                 const reg_or_stackslot_t *param      = &cconv->parameters[p];
1655                 ir_type                  *param_type = get_method_param_type(type, p);
1656                 ir_mode                  *mode       = get_type_mode(param_type);
1657                 ir_node                  *str;
1658
1659                 if (mode_is_float(mode) && param->reg0 != NULL) {
1660                         unsigned size_bits = get_mode_size_bits(mode);
1661                         if (size_bits == 64) {
1662                                 double_to_ints(dbgi, new_block, new_value, &new_value,
1663                                                &new_value1);
1664                         } else {
1665                                 assert(size_bits == 32);
1666                                 new_value = float_to_int(dbgi, new_block, new_value);
1667                         }
1668                 }
1669
1670                 /* put value into registers */
1671                 if (param->reg0 != NULL) {
1672                         in[in_arity]     = new_value;
1673                         in_req[in_arity] = param->reg0->single_req;
1674                         ++in_arity;
1675                         if (new_value1 == NULL)
1676                                 continue;
1677                 }
1678                 if (param->reg1 != NULL) {
1679                         assert(new_value1 != NULL);
1680                         in[in_arity]     = new_value1;
1681                         in_req[in_arity] = param->reg1->single_req;
1682                         ++in_arity;
1683                         continue;
1684                 }
1685
1686                 /* we need a store if we're here */
1687                 if (new_value1 != NULL) {
1688                         new_value = new_value1;
1689                         mode      = mode_gp;
1690                 }
1691
1692                 /* create a parameter frame if necessary */
1693                 if (incsp == NULL) {
1694                         ir_node *new_frame = get_stack_pointer_for(node);
1695                         incsp = be_new_IncSP(sp_reg, new_block, new_frame,
1696                                                                  cconv->param_stack_size, 1);
1697                 }
1698                 if (mode_is_float(mode)) {
1699                         str = new_bd_arm_Stf(dbgi, new_block, incsp, new_value, new_mem,
1700                                              mode, NULL, 0, param->offset, true);
1701                 } else {
1702                         str = new_bd_arm_Str(dbgi, new_block, incsp, new_value, new_mem,
1703                                                                  mode, NULL, 0, param->offset, true);
1704                 }
1705                 sync_ins[sync_arity++] = str;
1706         }
1707         assert(in_arity <= max_inputs);
1708
1709         /* construct memory input */
1710         if (sync_arity == 0) {
1711                 in[mem_pos] = new_mem;
1712         } else if (sync_arity == 1) {
1713                 in[mem_pos] = sync_ins[0];
1714         } else {
1715                 in[mem_pos] = new_rd_Sync(NULL, new_block, sync_arity, sync_ins);
1716         }
1717
1718         /* TODO: use a generic symconst matcher here */
1719         if (is_SymConst(callee)) {
1720                 entity = get_SymConst_entity(callee);
1721         } else {
1722                 /* TODO: finish load matcher here */
1723 #if 0
1724                 /* callee */
1725                 if (is_Proj(callee) && is_Load(get_Proj_pred(callee))) {
1726                         ir_node *load    = get_Proj_pred(callee);
1727                         ir_node *ptr     = get_Load_ptr(load);
1728                         ir_node *new_ptr = be_transform_node(ptr);
1729                         ir_node *mem     = get_Load_mem(load);
1730                         ir_node *new_mem = be_transform_node(mem);
1731                         ir_mode *mode    = get_Load_mode(node);
1732
1733                 } else {
1734 #endif
1735                         in[in_arity]     = be_transform_node(callee);
1736                         in_req[in_arity] = arm_reg_classes[CLASS_arm_gp].class_req;
1737                         ++in_arity;
1738                 //}
1739         }
1740
1741         /* outputs:
1742          *  - memory
1743          *  - caller saves
1744          */
1745         out_arity = 1 + n_caller_saves;
1746
1747         if (entity != NULL) {
1748                 /* TODO: use a generic symconst matcher here
1749                  * so we can also handle entity+offset, etc. */
1750                 res = new_bd_arm_Bl(dbgi, new_block, in_arity, in, out_arity,entity, 0);
1751         } else {
1752                 /* TODO:
1753                  * - use a proper shifter_operand matcher
1754                  * - we could also use LinkLdrPC
1755                  */
1756                 res = new_bd_arm_LinkMovPC(dbgi, new_block, in_arity, in, out_arity,
1757                                            ARM_SHF_REG, 0, 0);
1758         }
1759
1760         if (incsp != NULL) {
1761                 /* IncSP to destroy the call stackframe */
1762                 incsp = be_new_IncSP(sp_reg, new_block, incsp, -cconv->param_stack_size,
1763                                      0);
1764                 /* if we are the last IncSP producer in a block then we have to keep
1765                  * the stack value.
1766                  * Note: This here keeps all producers which is more than necessary */
1767                 add_irn_dep(incsp, res);
1768                 keep_alive(incsp);
1769
1770                 pmap_insert(node_to_stack, node, incsp);
1771         }
1772
1773         set_arm_in_req_all(res, in_req);
1774
1775         /* create output register reqs */
1776         arch_set_out_register_req(res, 0, arch_no_register_req);
1777         for (o = 0; o < n_caller_saves; ++o) {
1778                 const arch_register_t *reg = caller_saves[o];
1779                 arch_set_out_register_req(res, o+1, reg->single_req);
1780         }
1781
1782         /* copy pinned attribute */
1783         set_irn_pinned(res, get_irn_pinned(node));
1784
1785         arm_free_calling_convention(cconv);
1786         return res;
1787 }
1788
1789 static ir_node *gen_Sel(ir_node *node)
1790 {
1791         dbg_info  *dbgi      = get_irn_dbg_info(node);
1792         ir_node   *block     = get_nodes_block(node);
1793         ir_node   *new_block = be_transform_node(block);
1794         ir_node   *ptr       = get_Sel_ptr(node);
1795         ir_node   *new_ptr   = be_transform_node(ptr);
1796         ir_entity *entity    = get_Sel_entity(node);
1797
1798         /* must be the frame pointer all other sels must have been lowered
1799          * already */
1800         assert(is_Proj(ptr) && is_Start(get_Proj_pred(ptr)));
1801         /* we should not have value types from parameters anymore - they should be
1802            lowered */
1803         assert(get_entity_owner(entity) !=
1804                         get_method_value_param_type(get_entity_type(get_irg_entity(get_irn_irg(node)))));
1805
1806         return new_bd_arm_FrameAddr(dbgi, new_block, new_ptr, entity, 0);
1807 }
1808
1809 /**
1810  * Change some phi modes
1811  */
1812 static ir_node *gen_Phi(ir_node *node)
1813 {
1814         const arch_register_req_t *req;
1815         ir_node  *block = be_transform_node(get_nodes_block(node));
1816         ir_graph *irg   = current_ir_graph;
1817         dbg_info *dbgi  = get_irn_dbg_info(node);
1818         ir_mode  *mode  = get_irn_mode(node);
1819         ir_node  *phi;
1820
1821         if (mode_needs_gp_reg(mode)) {
1822                 /* we shouldn't have any 64bit stuff around anymore */
1823                 assert(get_mode_size_bits(mode) <= 32);
1824                 /* all integer operations are on 32bit registers now */
1825                 mode = mode_Iu;
1826                 req  = arm_reg_classes[CLASS_arm_gp].class_req;
1827         } else {
1828                 req = arch_no_register_req;
1829         }
1830
1831         /* phi nodes allow loops, so we use the old arguments for now
1832          * and fix this later */
1833         phi = new_ir_node(dbgi, irg, block, op_Phi, mode, get_irn_arity(node),
1834                           get_irn_in(node) + 1);
1835         copy_node_attr(irg, node, phi);
1836         be_duplicate_deps(node, phi);
1837
1838         arch_set_out_register_req(phi, 0, req);
1839
1840         be_enqueue_preds(node);
1841
1842         return phi;
1843 }
1844
1845
1846 /**
1847  * Enters all transform functions into the generic pointer
1848  */
1849 static void arm_register_transformers(void)
1850 {
1851         be_start_transform_setup();
1852
1853         be_set_transform_function(op_Add,      gen_Add);
1854         be_set_transform_function(op_And,      gen_And);
1855         be_set_transform_function(op_Call,     gen_Call);
1856         be_set_transform_function(op_Cmp,      gen_Cmp);
1857         be_set_transform_function(op_Cond,     gen_Cond);
1858         be_set_transform_function(op_Const,    gen_Const);
1859         be_set_transform_function(op_Conv,     gen_Conv);
1860         be_set_transform_function(op_CopyB,    gen_CopyB);
1861         be_set_transform_function(op_Eor,      gen_Eor);
1862         be_set_transform_function(op_Jmp,      gen_Jmp);
1863         be_set_transform_function(op_Load,     gen_Load);
1864         be_set_transform_function(op_Minus,    gen_Minus);
1865         be_set_transform_function(op_Mul,      gen_Mul);
1866         be_set_transform_function(op_Not,      gen_Not);
1867         be_set_transform_function(op_Or,       gen_Or);
1868         be_set_transform_function(op_Phi,      gen_Phi);
1869         be_set_transform_function(op_Proj,     gen_Proj);
1870         be_set_transform_function(op_Quot,     gen_Quot);
1871         be_set_transform_function(op_Return,   gen_Return);
1872         be_set_transform_function(op_Rotl,     gen_Rotl);
1873         be_set_transform_function(op_Sel,      gen_Sel);
1874         be_set_transform_function(op_Shl,      gen_Shl);
1875         be_set_transform_function(op_Shr,      gen_Shr);
1876         be_set_transform_function(op_Shrs,     gen_Shrs);
1877         be_set_transform_function(op_Start,    gen_Start);
1878         be_set_transform_function(op_Store,    gen_Store);
1879         be_set_transform_function(op_Sub,      gen_Sub);
1880         be_set_transform_function(op_SymConst, gen_SymConst);
1881         be_set_transform_function(op_Unknown,  gen_Unknown);
1882 }
1883
1884 /**
1885  * Initialize fpa Immediate support.
1886  */
1887 static void arm_init_fpa_immediate(void)
1888 {
1889         /* 0, 1, 2, 3, 4, 5, 10, or 0.5. */
1890         fpa_imm[0][fpa_null]  = get_mode_null(mode_F);
1891         fpa_imm[0][fpa_one]   = get_mode_one(mode_F);
1892         fpa_imm[0][fpa_two]   = new_tarval_from_str("2", 1, mode_F);
1893         fpa_imm[0][fpa_three] = new_tarval_from_str("3", 1, mode_F);
1894         fpa_imm[0][fpa_four]  = new_tarval_from_str("4", 1, mode_F);
1895         fpa_imm[0][fpa_five]  = new_tarval_from_str("5", 1, mode_F);
1896         fpa_imm[0][fpa_ten]   = new_tarval_from_str("10", 2, mode_F);
1897         fpa_imm[0][fpa_half]  = new_tarval_from_str("0.5", 3, mode_F);
1898
1899         fpa_imm[1][fpa_null]  = get_mode_null(mode_D);
1900         fpa_imm[1][fpa_one]   = get_mode_one(mode_D);
1901         fpa_imm[1][fpa_two]   = new_tarval_from_str("2", 1, mode_D);
1902         fpa_imm[1][fpa_three] = new_tarval_from_str("3", 1, mode_D);
1903         fpa_imm[1][fpa_four]  = new_tarval_from_str("4", 1, mode_D);
1904         fpa_imm[1][fpa_five]  = new_tarval_from_str("5", 1, mode_D);
1905         fpa_imm[1][fpa_ten]   = new_tarval_from_str("10", 2, mode_D);
1906         fpa_imm[1][fpa_half]  = new_tarval_from_str("0.5", 3, mode_D);
1907
1908         fpa_imm[2][fpa_null]  = get_mode_null(mode_E);
1909         fpa_imm[2][fpa_one]   = get_mode_one(mode_E);
1910         fpa_imm[2][fpa_two]   = new_tarval_from_str("2", 1, mode_E);
1911         fpa_imm[2][fpa_three] = new_tarval_from_str("3", 1, mode_E);
1912         fpa_imm[2][fpa_four]  = new_tarval_from_str("4", 1, mode_E);
1913         fpa_imm[2][fpa_five]  = new_tarval_from_str("5", 1, mode_E);
1914         fpa_imm[2][fpa_ten]   = new_tarval_from_str("10", 2, mode_E);
1915         fpa_imm[2][fpa_half]  = new_tarval_from_str("0.5", 3, mode_E);
1916 }
1917
1918 /**
1919  * Transform a Firm graph into an ARM graph.
1920  */
1921 void arm_transform_graph(arm_code_gen_t *cg)
1922 {
1923         static int imm_initialized = 0;
1924         ir_graph  *irg             = cg->irg;
1925         ir_entity *entity          = get_irg_entity(irg);
1926         ir_type   *frame_type;
1927
1928         mode_gp = mode_Iu;
1929         mode_fp = mode_E;
1930
1931         if (! imm_initialized) {
1932                 arm_init_fpa_immediate();
1933                 imm_initialized = 1;
1934         }
1935         arm_register_transformers();
1936         env_cg = cg;
1937
1938         node_to_stack = pmap_create();
1939
1940         assert(abihelper == NULL);
1941         abihelper = be_abihelper_prepare(irg);
1942         be_collect_stacknodes(abihelper);
1943         assert(cconv == NULL);
1944         cconv = arm_decide_calling_convention(get_entity_type(entity));
1945         create_stacklayout(irg);
1946
1947         be_transform_graph(cg->irg, NULL);
1948
1949         be_abihelper_finish(abihelper);
1950         abihelper = NULL;
1951
1952         arm_free_calling_convention(cconv);
1953         cconv = NULL;
1954
1955         frame_type = get_irg_frame_type(irg);
1956         if (get_type_state(frame_type) == layout_undefined) {
1957                 default_layout_compound_type(frame_type);
1958         }
1959
1960         pmap_destroy(node_to_stack);
1961         node_to_stack = NULL;
1962
1963         be_add_missing_keeps(irg);
1964 }
1965
1966 void arm_init_transform(void)
1967 {
1968         FIRM_DBG_REGISTER(dbg, "firm.be.arm.transform");
1969 }