nsz Git - libfirm/blob - ir/be/arm/arm_transform.c

   1 /*
   2  * Copyright (C) 1995-2008 University of Karlsruhe.  All right reserved.
   3  *
   4  * This file is part of libFirm.
   5  *
   6  * This file may be distributed and/or modified under the terms of the
   7  * GNU General Public License version 2 as published by the Free Software
   8  * Foundation and appearing in the file LICENSE.GPL included in the
   9  * packaging of this file.
  10  *
  11  * Licensees holding valid libFirm Professional Edition licenses may use
  12  * this file in accordance with the libFirm Commercial License.
  13  * Agreement provided with the Software.
  14  *
  15  * This file is provided AS IS with NO WARRANTY OF ANY KIND, INCLUDING THE
  16  * WARRANTY OF DESIGN, MERCHANTABILITY AND FITNESS FOR A PARTICULAR
  17  * PURPOSE.
  18  */
  19
  20 /**
  21  * @file
  22  * @brief   The codegenerator (transform FIRM into arm FIRM)
  23  * @author  Oliver Richter, Tobias Gneist, Michael Beck
  24  * @version $Id$
  25  */
  26 #ifdef HAVE_CONFIG_H
  27 #include "config.h"
  28 #endif
  29
  30 #include "irnode_t.h"
  31 #include "irgraph_t.h"
  32 #include "irmode_t.h"
  33 #include "irgmod.h"
  34 #include "iredges.h"
  35 #include "irvrfy.h"
  36 #include "ircons.h"
  37 #include "irprintf.h"
  38 #include "dbginfo.h"
  39 #include "iropt_t.h"
  40 #include "debug.h"
  41 #include "error.h"
  42
  43 #include "../benode_t.h"
  44 #include "../beirg_t.h"
  45 #include "../beutil.h"
  46 #include "../betranshlp.h"
  47 #include "bearch_arm_t.h"
  48
  49 #include "arm_nodes_attr.h"
  50 #include "archop.h"
  51 #include "arm_transform.h"
  52 #include "arm_optimize.h"
  53 #include "arm_new_nodes.h"
  54 #include "arm_map_regs.h"
  55
  56 #include "gen_arm_regalloc_if.h"
  57
  58 #include <limits.h>
  59
  60
  61 /** hold the current code generator during transformation */
  62 static arm_code_gen_t *env_cg;
  63
  64 extern ir_op *get_op_Mulh(void);
  65
  66
  67 /****************************************************************************************************
  68  *                  _        _                        __                           _   _
  69  *                 | |      | |                      / _|                         | | (_)
  70  *  _ __   ___   __| | ___  | |_ _ __ __ _ _ __  ___| |_ ___  _ __ _ __ ___   __ _| |_ _  ___  _ __
  71  * | '_ \ / _ \ / _` |/ _ \ | __| '__/ _` | '_ \/ __|  _/ _ \| '__| '_ ` _ \ / _` | __| |/ _ \| '_ \
  72  * | | | | (_) | (_| |  __/ | |_| | | (_| | | | \__ \ || (_) | |  | | | | | | (_| | |_| | (_) | | | |
  73  * |_| |_|\___/ \__,_|\___|  \__|_|  \__,_|_| |_|___/_| \___/|_|  |_| |_| |_|\__,_|\__|_|\___/|_| |_|
  74  *
  75  ****************************************************************************************************/
  76
  77 static INLINE int mode_needs_gp_reg(ir_mode *mode) {
  78         return mode_is_int(mode) || mode_is_reference(mode);
  79 }
  80
  81 /**
  82  * Creates a arm_Const node.
  83  */
  84 static ir_node *create_mov_node(dbg_info *dbg, ir_node *block, long value) {
  85         ir_mode *mode  = mode_Iu;
  86         ir_graph *irg  = current_ir_graph;
  87         ir_node *res;
  88
  89         if (mode_needs_gp_reg(mode))
  90                 mode = mode_Iu;
  91         res = new_rd_arm_Mov_i(dbg, irg, block, mode, value);
  92         /* ensure the const is scheduled AFTER the stack frame */
  93         add_irn_dep(res, get_irg_frame(irg));
  94         return res;
  95 }
  96
  97 /**
  98  * Creates a arm_Const_Neg node.
  99  */
 100 static ir_node *create_mvn_node(dbg_info *dbg, ir_node *block, long value) {
 101         ir_mode *mode = mode_Iu;
 102         ir_graph *irg = current_ir_graph;
 103         ir_node *res;
 104
 105         if (mode_needs_gp_reg(mode))
 106                 mode = mode_Iu;
 107         res = new_rd_arm_Mvn_i(dbg, irg, block, mode, value);
 108         /* ensure the const is scheduled AFTER the stack frame */
 109         add_irn_dep(res, get_irg_frame(irg));
 110         return res;
 111 }
 112
 113 #define NEW_BINOP_NODE(opname, env, op1, op2) new_rd_arm_##opname(env->dbg, current_ir_graph, env->block, op1, op2, env->mode)
 114
 115 /**
 116  * Creates a possible DAG for an constant.
 117  */
 118 static ir_node *create_const_graph_value(dbg_info *dbg, ir_node *block, unsigned int value) {
 119         ir_node *result;
 120         arm_vals v, vn;
 121         int cnt;
 122         ir_mode *mode = mode_Iu;
 123
 124         arm_gen_vals_from_word(value, &v);
 125         arm_gen_vals_from_word(~value, &vn);
 126
 127         if (vn.ops < v.ops) {
 128                 /* remove bits */
 129                 result = create_mvn_node(dbg, block, arm_encode_imm_w_shift(vn.shifts[0], vn.values[0]));
 130
 131                 for (cnt = 1; cnt < vn.ops; ++cnt) {
 132                         long value = arm_encode_imm_w_shift(vn.shifts[cnt], vn.values[cnt]);
 133                         ir_node *bic_i_node = new_rd_arm_Bic_i(dbg, current_ir_graph, block, result, mode, value);
 134                         result = bic_i_node;
 135                 }
 136         }
 137         else {
 138                 /* add bits */
 139                 result = create_mov_node(dbg, block, arm_encode_imm_w_shift(v.shifts[0], v.values[0]));
 140
 141                 for (cnt = 1; cnt < v.ops; ++cnt) {
 142                         long value = arm_encode_imm_w_shift(v.shifts[cnt], v.values[cnt]);
 143                         ir_node *orr_i_node = new_rd_arm_Or_i(dbg, current_ir_graph, block, result, mode, value);
 144                         result = orr_i_node;
 145                 }
 146         }
 147         return result;
 148 }
 149
 150 /**
 151  * Create a DAG constructing a given Const.
 152  *
 153  * @param irn  a Firm const
 154  */
 155 static ir_node *create_const_graph(ir_node *irn, ir_node *block) {
 156         tarval  *tv = get_Const_tarval(irn);
 157         ir_mode *mode = get_tarval_mode(tv);
 158         int     value;
 159
 160         if (mode_is_reference(mode)) {
 161                 /* ARM is 32bit, so we can safely convert a reference tarval into Iu */
 162                 assert(get_mode_size_bits(mode) == get_mode_size_bits(mode_Iu));
 163                 tv = tarval_convert_to(tv, mode_Iu);
 164         }
 165         value = get_tarval_long(tv);
 166         return create_const_graph_value(get_irn_dbg_info(irn), block, value);
 167 }
 168
 169 /**
 170  * Create an And that will mask all upper bits
 171  */
 172 static ir_node *gen_zero_extension(dbg_info *dbg, ir_node *block, ir_node *op, int result_bits) {
 173         unsigned mask_bits = (1 << result_bits) - 1;
 174         ir_node *mask_node = create_const_graph_value(dbg, block, mask_bits);
 175         return new_rd_arm_And(dbg, current_ir_graph, block, op, mask_node, mode_Iu, ARM_SHF_NONE, 0);
 176 }
 177
 178 /**
 179  * Generate code for a sign extension.
 180  */
 181 static ir_node *gen_sign_extension(dbg_info *dbg, ir_node *block, ir_node *op, int result_bits) {
 182         ir_graph *irg   = current_ir_graph;
 183         int shift_width = 32 - result_bits;
 184         ir_node *shift_const_node = create_const_graph_value(dbg, block, shift_width);
 185         ir_node *lshift_node = new_rd_arm_Shl(dbg, irg, block, op, shift_const_node, mode_Iu);
 186         ir_node *rshift_node = new_rd_arm_Shrs(dbg, irg, block, lshift_node, shift_const_node, mode_Iu);
 187         return rshift_node;
 188 }
 189
 190 /**
 191  * Transforms a Conv node.
 192  *
 193  * @return The created ia32 Conv node
 194  */
 195 static ir_node *gen_Conv(ir_node *node) {
 196         ir_node  *block    = be_transform_node(get_nodes_block(node));
 197         ir_node  *op       = get_Conv_op(node);
 198         ir_node  *new_op   = be_transform_node(op);
 199         ir_graph *irg      = current_ir_graph;
 200         ir_mode  *src_mode = get_irn_mode(op);
 201         ir_mode  *dst_mode = get_irn_mode(node);
 202         dbg_info *dbg      = get_irn_dbg_info(node);
 203
 204         if (src_mode == dst_mode)
 205                 return new_op;
 206
 207         if (mode_is_float(src_mode) || mode_is_float(dst_mode)) {
 208                 env_cg->have_fp_insn = 1;
 209
 210                 if (USE_FPA(env_cg->isa)) {
 211                         if (mode_is_float(src_mode)) {
 212                                 if (mode_is_float(dst_mode)) {
 213                                         /* from float to float */
 214                                         return new_rd_arm_fpaMvf(dbg, irg, block, new_op, dst_mode);
 215                                 }
 216                                 else {
 217                                         /* from float to int */
 218                                         return new_rd_arm_fpaFix(dbg, irg, block, new_op, dst_mode);
 219                                 }
 220                         }
 221                         else {
 222                                 /* from int to float */
 223                                 return new_rd_arm_fpaFlt(dbg, irg, block, new_op, dst_mode);
 224                         }
 225                 }
 226                 else if (USE_VFP(env_cg->isa)) {
 227                         panic("VFP not supported yet\n");
 228                         return NULL;
 229                 }
 230                 else {
 231                         panic("Softfloat not supported yet\n");
 232                         return NULL;
 233                 }
 234         }
 235         else { /* complete in gp registers */
 236                 int src_bits = get_mode_size_bits(src_mode);
 237                 int dst_bits = get_mode_size_bits(dst_mode);
 238                 int min_bits;
 239                 ir_mode *min_mode;
 240
 241                 if (is_Load(skip_Proj(op))) {
 242                         if (src_bits == dst_bits) {
 243                                 /* kill unneccessary conv */
 244                                 return new_op;
 245                         }
 246                         /* after a load, the bit size is already converted */
 247                         src_bits = 32;
 248                 }
 249
 250                 if (src_bits == dst_bits) {
 251                         /* kill unneccessary conv */
 252                         return new_op;
 253                 } else if (dst_bits <= 32 && src_bits <= 32) {
 254                         if (src_bits < dst_bits) {
 255                                 min_bits = src_bits;
 256                                 min_mode = src_mode;
 257                         } else {
 258                                 min_bits = dst_bits;
 259                                 min_mode = dst_mode;
 260                         }
 261                         if (mode_is_signed(min_mode)) {
 262                                 return gen_sign_extension(dbg, block, new_op, min_bits);
 263                         } else {
 264                                 return gen_zero_extension(dbg, block, new_op, min_bits);
 265                         }
 266                 } else {
 267                         panic("Cannot handle Conv %+F->%+F with %d->%d bits\n", src_mode, dst_mode,
 268                                 src_bits, dst_bits);
 269                         return NULL;
 270                 }
 271         }
 272 }
 273
 274 /**
 275  * Return true if an operand is a shifter operand
 276  */
 277 static int is_shifter_operand(ir_node *n, arm_shift_modifier *pmod) {
 278         arm_shift_modifier mod = ARM_SHF_NONE;
 279
 280         if (is_arm_Mov(n))
 281                 mod = get_arm_shift_modifier(n);
 282
 283         *pmod = mod;
 284         if (mod != ARM_SHF_NONE) {
 285                 long v = get_arm_imm_value(n);
 286                 if (v < 32)
 287                         return (int)v;
 288         }
 289         return 0;
 290 }
 291
 292 /**
 293  * Creates an ARM Add.
 294  *
 295  * @return the created arm Add node
 296  */
 297 static ir_node *gen_Add(ir_node *node) {
 298         ir_node  *block   = be_transform_node(get_nodes_block(node));
 299         ir_node  *op1     = get_Add_left(node);
 300         ir_node  *new_op1 = be_transform_node(op1);
 301         ir_node  *op2     = get_Add_right(node);
 302         ir_node  *new_op2 = be_transform_node(op2);
 303         ir_mode  *mode    = get_irn_mode(node);
 304         ir_graph *irg     = current_ir_graph;
 305         ir_node  *new_op3;
 306         int v;
 307         arm_shift_modifier mod;
 308         dbg_info *dbg = get_irn_dbg_info(node);
 309
 310         if (mode_is_float(mode)) {
 311                 env_cg->have_fp_insn = 1;
 312                 if (USE_FPA(env_cg->isa)) {
 313                         if (is_arm_fpaMvf_i(new_op1))
 314                                 return new_rd_arm_fpaAdf_i(dbg, irg, block, new_op2, mode, get_arm_imm_value(new_op1));
 315                         if (is_arm_fpaMvf_i(new_op2))
 316                                 return new_rd_arm_fpaAdf_i(dbg, irg, block, new_op1, mode, get_arm_imm_value(new_op2));
 317                         return new_rd_arm_fpaAdf(dbg, irg, block, new_op1, new_op2, mode);
 318                 } else if (USE_VFP(env_cg->isa)) {
 319                         assert(mode != mode_E && "IEEE Extended FP not supported");
 320                         panic("VFP not supported yet\n");
 321                         return NULL;
 322                 }
 323                 else {
 324                         panic("Softfloat not supported yet\n");
 325                         return NULL;
 326                 }
 327         } else {
 328                 assert(mode_is_data(mode));
 329                 mode = mode_Iu;
 330
 331                 if (is_arm_Mov_i(new_op1))
 332                         return new_rd_arm_Add_i(dbg, irg, block, new_op2, mode, get_arm_imm_value(new_op1));
 333                 if (is_arm_Mov_i(new_op2))
 334                         return new_rd_arm_Add_i(dbg, irg, block, new_op1, mode, get_arm_imm_value(new_op2));
 335
 336                 /* check for MLA */
 337                 if (is_arm_Mul(new_op1) && get_irn_n_edges(op1) == 1) {
 338                         new_op3 = new_op2;
 339                         new_op2 = get_irn_n(new_op1, 1);
 340                         new_op1 = get_irn_n(new_op1, 0);
 341
 342                         return new_rd_arm_Mla(dbg, irg, block, new_op1, new_op2, new_op3, mode);
 343                 }
 344                 if (is_arm_Mul(new_op2) && get_irn_n_edges(op2) == 1) {
 345                         new_op3 = new_op1;
 346                         new_op1 = get_irn_n(new_op2, 0);
 347                         new_op2 = get_irn_n(new_op2, 1);
 348
 349                         return new_rd_arm_Mla(dbg, irg, block, new_op1, new_op2, new_op3, mode);
 350                 }
 351
 352                 /* is the first a shifter */
 353                 v = is_shifter_operand(new_op1, &mod);
 354                 if (v) {
 355                         new_op1 = get_irn_n(new_op1, 0);
 356                         return new_rd_arm_Add(dbg, irg, block, new_op2, new_op1, mode, mod, v);
 357                 }
 358                 /* is the second a shifter */
 359                 v = is_shifter_operand(new_op2, &mod);
 360                 if (v) {
 361                         new_op2 = get_irn_n(new_op2, 0);
 362                         return new_rd_arm_Add(dbg, irg, block, new_op1, new_op2, mode, mod, v);
 363                 }
 364
 365                 /* normal ADD */
 366                 return new_rd_arm_Add(dbg, irg, block, new_op1, new_op2, mode, ARM_SHF_NONE, 0);
 367         }
 368 }
 369
 370 /**
 371  * Creates an ARM Mul.
 372  *
 373  * @return the created arm Mul node
 374  */
 375 static ir_node *gen_Mul(ir_node *node) {
 376         ir_node  *block   = be_transform_node(get_nodes_block(node));
 377         ir_node  *op1     = get_Mul_left(node);
 378         ir_node  *new_op1 = be_transform_node(op1);
 379         ir_node  *op2     = get_Mul_right(node);
 380         ir_node  *new_op2 = be_transform_node(op2);
 381         ir_mode  *mode    = get_irn_mode(node);
 382         ir_graph *irg     = current_ir_graph;
 383         dbg_info *dbg     = get_irn_dbg_info(node);
 384
 385         if (mode_is_float(mode)) {
 386                 env_cg->have_fp_insn = 1;
 387                 if (USE_FPA(env_cg->isa)) {
 388                         if (is_arm_Mov_i(new_op1))
 389                                 return new_rd_arm_fpaMuf_i(dbg, irg, block, new_op2, mode, get_arm_imm_value(new_op1));
 390                         if (is_arm_Mov_i(new_op2))
 391                                 return new_rd_arm_fpaMuf_i(dbg, irg, block, new_op1, mode, get_arm_imm_value(new_op2));
 392                         return new_rd_arm_fpaMuf(dbg, irg, block, new_op1, new_op2, mode);
 393                 }
 394                 else if (USE_VFP(env_cg->isa)) {
 395                         assert(mode != mode_E && "IEEE Extended FP not supported");
 396                         panic("VFP not supported yet\n");
 397                         return NULL;
 398                 }
 399                 else {
 400                         panic("Softfloat not supported yet\n");
 401                         return NULL;
 402                 }
 403         }
 404         assert(mode_is_data(mode));
 405         mode = mode_Iu;
 406         return new_rd_arm_Mul(dbg, irg, block, new_op1, new_op2, mode);
 407 }
 408
 409 /**
 410  * Creates an ARM floating point Div.
 411  *
 412  * @param env   The transformation environment
 413  * @return the created arm fDiv node
 414  */
 415 static ir_node *gen_Quot(ir_node *node) {
 416         ir_node  *block   = be_transform_node(get_nodes_block(node));
 417         ir_node  *op1     = get_Quot_left(node);
 418         ir_node  *new_op1 = be_transform_node(op1);
 419         ir_node  *op2     = get_Quot_right(node);
 420         ir_node  *new_op2 = be_transform_node(op2);
 421         ir_mode  *mode    = get_irn_mode(node);
 422         dbg_info *dbg     = get_irn_dbg_info(node);
 423
 424         assert(mode != mode_E && "IEEE Extended FP not supported");
 425
 426         env_cg->have_fp_insn = 1;
 427         if (USE_FPA(env_cg->isa)) {
 428                 if (is_arm_Mov_i(new_op1))
 429                         return new_rd_arm_fpaRdf_i(dbg, current_ir_graph, block, new_op2, mode, get_arm_imm_value(new_op1));
 430                 if (is_arm_Mov_i(new_op2))
 431                         return new_rd_arm_fpaDvf_i(dbg, current_ir_graph, block, new_op1, mode, get_arm_imm_value(new_op2));
 432                 return new_rd_arm_fpaDvf(dbg, current_ir_graph, block, new_op1, new_op2, mode);
 433         } else if (USE_VFP(env_cg->isa)) {
 434                 assert(mode != mode_E && "IEEE Extended FP not supported");
 435                 panic("VFP not supported yet\n");
 436         }
 437         else {
 438                 panic("Softfloat not supported yet\n");
 439                 return NULL;
 440         }
 441 }
 442
 443 #define GEN_INT_OP(op) \
 444         ir_node  *block   = be_transform_node(get_nodes_block(node)); \
 445         ir_node  *op1     = get_ ## op ## _left(node); \
 446         ir_node  *new_op1 = be_transform_node(op1); \
 447         ir_node  *op2     = get_ ## op ## _right(node); \
 448         ir_node  *new_op2 = be_transform_node(op2); \
 449         ir_graph *irg     = current_ir_graph; \
 450         ir_mode  *mode    = mode_Iu; \
 451         dbg_info *dbg     = get_irn_dbg_info(node); \
 452         int      v; \
 453         arm_shift_modifier mod; \
 454  \
 455         if (is_arm_Mov_i(new_op1)) \
 456                 return new_rd_arm_ ## op ## _i(dbg, irg, block, new_op2, mode, get_arm_imm_value(new_op1)); \
 457         if (is_arm_Mov_i(new_op2)) \
 458                 return new_rd_arm_ ## op ## _i(dbg, irg, block, new_op1, mode, get_arm_imm_value(new_op2)); \
 459         /* is the first a shifter */ \
 460         v = is_shifter_operand(new_op1, &mod); \
 461         if (v) { \
 462                 new_op1 = get_irn_n(new_op1, 0); \
 463                 return new_rd_arm_ ## op(dbg, irg, block, new_op2, new_op1, mode, mod, v); \
 464         } \
 465         /* is the second a shifter */ \
 466         v = is_shifter_operand(new_op2, &mod); \
 467         if (v) { \
 468                 new_op2 = get_irn_n(new_op2, 0); \
 469                 return new_rd_arm_ ## op(dbg, irg, block, new_op1, new_op2, mode, mod, v); \
 470         } \
 471         /* Normal op */ \
 472         return new_rd_arm_ ## op(dbg, irg, block, new_op1, new_op2, mode, ARM_SHF_NONE, 0) \
 473
 474 /**
 475  * Creates an ARM And.
 476  *
 477  * @return the created arm And node
 478  */
 479 static ir_node *gen_And(ir_node *node) {
 480         GEN_INT_OP(And);
 481 }
 482
 483 /**
 484  * Creates an ARM Orr.
 485  *
 486  * @param env   The transformation environment
 487  * @return the created arm Or node
 488  */
 489 static ir_node *gen_Or(ir_node *node) {
 490         GEN_INT_OP(Or);
 491 }
 492
 493 /**
 494  * Creates an ARM Eor.
 495  *
 496  * @return the created arm Eor node
 497  */
 498 static ir_node *gen_Eor(ir_node *node) {
 499         GEN_INT_OP(Eor);
 500 }
 501
 502 /**
 503  * Creates an ARM Sub.
 504  *
 505  * @return the created arm Sub node
 506  */
 507 static ir_node *gen_Sub(ir_node *node) {
 508         ir_node  *block   = be_transform_node(get_nodes_block(node));
 509         ir_node  *op1     = get_Sub_left(node);
 510         ir_node  *new_op1 = be_transform_node(op1);
 511         ir_node  *op2     = get_Sub_right(node);
 512         ir_node  *new_op2 = be_transform_node(op2);
 513         ir_mode  *mode    = get_irn_mode(node);
 514         ir_graph *irg     = current_ir_graph;
 515         dbg_info *dbg     = get_irn_dbg_info(node);
 516         int      v;
 517         arm_shift_modifier mod;
 518
 519         if (mode_is_float(mode)) {
 520                 env_cg->have_fp_insn = 1;
 521                 if (USE_FPA(env_cg->isa)) {
 522                         if (is_arm_Mov_i(new_op1))
 523                                 return new_rd_arm_fpaRsf_i(dbg, irg, block, new_op2, mode, get_arm_imm_value(new_op1));
 524                         if (is_arm_Mov_i(new_op2))
 525                                 return new_rd_arm_fpaSuf_i(dbg, irg, block, new_op1, mode, get_arm_imm_value(new_op2));
 526                         return new_rd_arm_fpaSuf(dbg, irg, block, new_op1, new_op2, mode);
 527                 } else if (USE_VFP(env_cg->isa)) {
 528                         assert(mode != mode_E && "IEEE Extended FP not supported");
 529                         panic("VFP not supported yet\n");
 530                         return NULL;
 531                 }
 532                 else {
 533                         panic("Softfloat not supported yet\n");
 534                         return NULL;
 535                 }
 536         }
 537         else {
 538                 assert(mode_is_data(mode) && "unknown mode for Sub");
 539                 mode = mode_Iu;
 540
 541                 if (is_arm_Mov_i(new_op1))
 542                         return new_rd_arm_Rsb_i(dbg, irg, block, new_op2, mode, get_arm_imm_value(new_op1));
 543                 if (is_arm_Mov_i(new_op2))
 544                         return new_rd_arm_Sub_i(dbg, irg, block, new_op1, mode, get_arm_imm_value(new_op2));
 545
 546                 /* is the first a shifter */
 547                 v = is_shifter_operand(new_op1, &mod);
 548                 if (v) {
 549                         new_op1 = get_irn_n(new_op1, 0);
 550                         return new_rd_arm_Rsb(dbg, irg, block, new_op2, new_op1, mode, mod, v);
 551                 }
 552                 /* is the second a shifter */
 553                 v = is_shifter_operand(new_op2, &mod);
 554                 if (v) {
 555                         new_op2 = get_irn_n(new_op2, 0);
 556                         return new_rd_arm_Sub(dbg, irg, block, new_op1, new_op2, mode, mod, v);
 557                 }
 558                 /* normal sub */
 559                 return new_rd_arm_Sub(dbg, irg, block, new_op1, new_op2, mode, ARM_SHF_NONE, 0);
 560         }
 561 }
 562
 563 /**
 564  * Creates an ARM Shl.
 565  *
 566  * @return the created ARM Shl node
 567  */
 568 static ir_node *gen_Shl(ir_node *node) {
 569         ir_node  *block   = be_transform_node(get_nodes_block(node));
 570         ir_node  *op1     = get_Shl_left(node);
 571         ir_node  *new_op1 = be_transform_node(op1);
 572         ir_node  *op2     = get_Shl_right(node);
 573         ir_node  *new_op2 = be_transform_node(op2);
 574         ir_mode  *mode    = mode_Iu;
 575         dbg_info *dbg     = get_irn_dbg_info(node);
 576
 577         if (is_arm_Mov_i(new_op2)) {
 578                 return new_rd_arm_Mov(dbg, current_ir_graph, block, new_op1, mode, ARM_SHF_LSL, get_arm_imm_value(new_op2));
 579         }
 580         return new_rd_arm_Shl(dbg, current_ir_graph, block, new_op1, new_op2, mode);
 581 }
 582
 583 /**
 584  * Creates an ARM Shr.
 585  *
 586  * @return the created ARM Shr node
 587  */
 588 static ir_node *gen_Shr(ir_node *node) {
 589         ir_node  *block   = be_transform_node(get_nodes_block(node));
 590         ir_node  *op1     = get_Shr_left(node);
 591         ir_node  *new_op1 = be_transform_node(op1);
 592         ir_node  *op2     = get_Shr_right(node);
 593         ir_node  *new_op2 = be_transform_node(op2);
 594         ir_mode  *mode    = mode_Iu;
 595         dbg_info *dbg     = get_irn_dbg_info(node);
 596
 597         if (is_arm_Mov_i(new_op2)) {
 598                 return new_rd_arm_Mov(dbg, current_ir_graph, block, new_op1, mode, ARM_SHF_LSR, get_arm_imm_value(new_op2));
 599         }
 600         return new_rd_arm_Shr(dbg, current_ir_graph, block, new_op1, new_op2, mode);
 601 }
 602
 603 /**
 604  * Creates an ARM Shrs.
 605  *
 606  * @return the created ARM Shrs node
 607  */
 608 static ir_node *gen_Shrs(ir_node *node) {
 609         ir_node  *block   = be_transform_node(get_nodes_block(node));
 610         ir_node  *op1     = get_Shrs_left(node);
 611         ir_node  *new_op1 = be_transform_node(op1);
 612         ir_node  *op2     = get_Shrs_right(node);
 613         ir_node  *new_op2 = be_transform_node(op2);
 614         ir_mode  *mode    = mode_Iu;
 615         dbg_info *dbg     = get_irn_dbg_info(node);
 616
 617         if (is_arm_Mov_i(new_op2)) {
 618                 return new_rd_arm_Mov(dbg, current_ir_graph, block, new_op1, mode, ARM_SHF_ASR, get_arm_imm_value(new_op2));
 619         }
 620         return new_rd_arm_Shrs(dbg, current_ir_graph, block, new_op1, new_op2, mode);
 621 }
 622
 623 /**
 624  * Creates an ARM Ror.
 625  *
 626  * @return the created ARM Ror node
 627  */
 628 static ir_node *gen_Ror(ir_node *node, ir_node *op1, ir_node *op2) {
 629         ir_node  *block   = be_transform_node(get_nodes_block(node));
 630         ir_node  *new_op1 = be_transform_node(op1);
 631         ir_node  *new_op2 = be_transform_node(op2);
 632         ir_mode  *mode    = mode_Iu;
 633         dbg_info *dbg     = get_irn_dbg_info(node);
 634
 635         if (is_arm_Mov_i(new_op2)) {
 636                 return new_rd_arm_Mov(dbg, current_ir_graph, block, new_op1, mode, ARM_SHF_ROR, get_arm_imm_value(new_op2));
 637         }
 638         return new_rd_arm_Ror(dbg, current_ir_graph, block, new_op1, new_op2, mode);
 639 }
 640
 641 /**
 642  * Creates an ARM Rol.
 643  *
 644  * @return the created ARM Rol node
 645  *
 646  * Note: there is no Rol on arm, we have to use Ror
 647  */
 648 static ir_node *gen_Rol(ir_node *node, ir_node *op1, ir_node *op2) {
 649         ir_node  *block   = be_transform_node(get_nodes_block(node));
 650         ir_node  *new_op1 = be_transform_node(op1);
 651         ir_mode  *mode    = mode_Iu;
 652         dbg_info *dbg     = get_irn_dbg_info(node);
 653         ir_node  *new_op2 = be_transform_node(op2);
 654
 655         new_op2 = new_rd_arm_Rsb_i(dbg, current_ir_graph, block, new_op2, mode, 32);
 656         return new_rd_arm_Ror(dbg, current_ir_graph, block, new_op1, new_op2, mode);
 657 }
 658
 659 /**
 660  * Creates an ARM ROR from a Firm Rotl.
 661  *
 662  * @return the created ARM Ror node
 663  */
 664 static ir_node *gen_Rotl(ir_node *node) {
 665         ir_node *rotate = NULL;
 666         ir_node *op1    = get_Rotl_left(node);
 667         ir_node *op2    = get_Rotl_right(node);
 668
 669         /* Firm has only RotL, so we are looking for a right (op2)
 670            operand "-e+mode_size_bits" (it's an already modified "mode_size_bits-e",
 671            that means we can create a RotR. */
 672
 673         if (is_Add(op2)) {
 674                 ir_node *right = get_Add_right(op2);
 675                 if (is_Const(right)) {
 676                         tarval  *tv   = get_Const_tarval(right);
 677                         ir_mode *mode = get_irn_mode(node);
 678                         long     bits = get_mode_size_bits(mode);
 679                         ir_node *left = get_Add_left(op2);
 680
 681                         if (is_Minus(left) &&
 682                             tarval_is_long(tv)          &&
 683                             get_tarval_long(tv) == bits &&
 684                             bits                == 32)
 685                                 rotate = gen_Ror(node, op1, get_Minus_op(left));
 686                 }
 687         } else if (is_Sub(op2)) {
 688                 ir_node *left = get_Sub_left(op2);
 689                 if (is_Const(left)) {
 690                         tarval  *tv   = get_Const_tarval(left);
 691                         ir_mode *mode = get_irn_mode(node);
 692                         long     bits = get_mode_size_bits(mode);
 693                         ir_node *right = get_Sub_right(op2);
 694
 695                         if (tarval_is_long(tv)          &&
 696                             get_tarval_long(tv) == bits &&
 697                             bits                == 32)
 698                                 rotate = gen_Ror(node, op1, right);
 699                 }
 700         } else if (is_Const(op2)) {
 701                         tarval  *tv   = get_Const_tarval(op2);
 702                         ir_mode *mode = get_irn_mode(node);
 703                         long     bits = get_mode_size_bits(mode);
 704
 705                         if (tarval_is_long(tv) && bits == 32) {
 706                                 ir_node  *block   = be_transform_node(get_nodes_block(node));
 707                                 ir_node  *new_op1 = be_transform_node(op1);
 708                                 ir_mode  *mode    = mode_Iu;
 709                                 dbg_info *dbg     = get_irn_dbg_info(node);
 710
 711                                 bits = (bits - get_tarval_long(tv)) & 31;
 712                                 rotate = new_rd_arm_Mov(dbg, current_ir_graph, block, new_op1, mode, ARM_SHF_ROR, bits);
 713                         }
 714         }
 715
 716         if (rotate == NULL) {
 717                 rotate = gen_Rol(node, op1, op2);
 718         }
 719
 720         return rotate;
 721 }
 722
 723 /**
 724  * Transforms a Not node.
 725  *
 726  * @return the created ARM Not node
 727  */
 728 static ir_node *gen_Not(ir_node *node) {
 729         ir_node  *block   = be_transform_node(get_nodes_block(node));
 730         ir_node  *op      = get_Not_op(node);
 731         ir_node  *new_op  = be_transform_node(op);
 732         dbg_info *dbg     = get_irn_dbg_info(node);
 733         ir_mode  *mode    = mode_Iu;
 734         arm_shift_modifier mod = ARM_SHF_NONE;
 735         int      v        = is_shifter_operand(new_op, &mod);
 736
 737         if (v) {
 738                 new_op = get_irn_n(new_op, 0);
 739         }
 740         return new_rd_arm_Mvn(dbg, current_ir_graph, block, new_op, mode, mod, v);
 741 }
 742
 743 /**
 744  * Transforms an Abs node.
 745  *
 746  * @param env   The transformation environment
 747  * @return the created ARM Abs node
 748  */
 749 static ir_node *gen_Abs(ir_node *node) {
 750         ir_node  *block   = be_transform_node(get_nodes_block(node));
 751         ir_node  *op      = get_Abs_op(node);
 752         ir_node  *new_op  = be_transform_node(op);
 753         dbg_info *dbg     = get_irn_dbg_info(node);
 754         ir_mode  *mode    = get_irn_mode(node);
 755
 756         if (mode_is_float(mode)) {
 757                 env_cg->have_fp_insn = 1;
 758                 if (USE_FPA(env_cg->isa))
 759                         return new_rd_arm_fpaAbs(dbg, current_ir_graph, block, new_op, mode);
 760                 else if (USE_VFP(env_cg->isa)) {
 761                         assert(mode != mode_E && "IEEE Extended FP not supported");
 762                         panic("VFP not supported yet\n");
 763                 }
 764                 else {
 765                         panic("Softfloat not supported yet\n");
 766                 }
 767         }
 768         assert(mode_is_data(mode));
 769         mode = mode_Iu;
 770         return new_rd_arm_Abs(dbg, current_ir_graph, block, new_op, mode);
 771 }
 772
 773 /**
 774  * Transforms a Minus node.
 775  *
 776  * @return the created ARM Minus node
 777  */
 778 static ir_node *gen_Minus(ir_node *node) {
 779         ir_node  *block   = be_transform_node(get_nodes_block(node));
 780         ir_node  *op      = get_Minus_op(node);
 781         ir_node  *new_op  = be_transform_node(op);
 782         dbg_info *dbg     = get_irn_dbg_info(node);
 783         ir_mode  *mode    = get_irn_mode(node);
 784
 785         if (mode_is_float(mode)) {
 786                 env_cg->have_fp_insn = 1;
 787                 if (USE_FPA(env_cg->isa))
 788                         return new_rd_arm_fpaMvf(dbg, current_ir_graph, block, op, mode);
 789                 else if (USE_VFP(env_cg->isa)) {
 790                         assert(mode != mode_E && "IEEE Extended FP not supported");
 791                         panic("VFP not supported yet\n");
 792                 }
 793                 else {
 794                         panic("Softfloat not supported yet\n");
 795                 }
 796         }
 797         assert(mode_is_data(mode));
 798         mode = mode_Iu;
 799         return new_rd_arm_Rsb_i(dbg, current_ir_graph, block, new_op, mode, 0);
 800 }
 801
 802 /**
 803  * Transforms a Load.
 804  *
 805  * @return the created ARM Load node
 806  */
 807 static ir_node *gen_Load(ir_node *node) {
 808         ir_node  *block    = be_transform_node(get_nodes_block(node));
 809         ir_node  *ptr      = get_Load_ptr(node);
 810         ir_node  *new_ptr  = be_transform_node(ptr);
 811         ir_node  *mem      = get_Load_mem(node);
 812         ir_node  *new_mem  = be_transform_node(mem);
 813         ir_mode  *mode     = get_Load_mode(node);
 814         ir_graph *irg      = current_ir_graph;
 815         dbg_info *dbg      = get_irn_dbg_info(node);
 816         ir_node  *new_load = NULL;
 817
 818         if (mode_is_float(mode)) {
 819                 env_cg->have_fp_insn = 1;
 820                 if (USE_FPA(env_cg->isa))
 821                         new_load = new_rd_arm_fpaLdf(dbg, irg, block, new_ptr, new_mem, mode);
 822                 else if (USE_VFP(env_cg->isa)) {
 823                         assert(mode != mode_E && "IEEE Extended FP not supported");
 824                         panic("VFP not supported yet\n");
 825                 }
 826                 else {
 827                         panic("Softfloat not supported yet\n");
 828                 }
 829         }
 830         else {
 831                 assert(mode_is_data(mode) && "unsupported mode for Load");
 832
 833                 if (mode_is_signed(mode)) {
 834                         /* sign extended loads */
 835                         switch (get_mode_size_bits(mode)) {
 836                         case 8:
 837                                 new_load = new_rd_arm_Loadbs(dbg, irg, block, new_ptr, new_mem);
 838                                 break;
 839                         case 16:
 840                                 new_load = new_rd_arm_Loadhs(dbg, irg, block, new_ptr, new_mem);
 841                                 break;
 842                         case 32:
 843                                 new_load = new_rd_arm_Load(dbg, irg, block, new_ptr, new_mem);
 844                                 break;
 845                         default:
 846                                 panic("mode size not supported\n");
 847                         }
 848                 } else {
 849                         /* zero extended loads */
 850                         switch (get_mode_size_bits(mode)) {
 851                         case 8:
 852                                 new_load = new_rd_arm_Loadb(dbg, irg, block, new_ptr, new_mem);
 853                                 break;
 854                         case 16:
 855                                 new_load = new_rd_arm_Loadh(dbg, irg, block, new_ptr, new_mem);
 856                                 break;
 857                         case 32:
 858                                 new_load = new_rd_arm_Load(dbg, irg, block, new_ptr, new_mem);
 859                                 break;
 860                         default:
 861                                 panic("mode size not supported\n");
 862                         }
 863                 }
 864         }
 865         set_irn_pinned(new_load, get_irn_pinned(node));
 866
 867         /* check for special case: the loaded value might not be used */
 868         if (be_get_Proj_for_pn(node, pn_Load_res) == NULL) {
 869                 /* add a result proj and a Keep to produce a pseudo use */
 870                 ir_node *proj = new_r_Proj(irg, block, new_load, mode_Iu, pn_arm_Load_res);
 871                 be_new_Keep(arch_get_irn_reg_class(env_cg->arch_env, proj, -1), irg, block, 1, &proj);
 872         }
 873
 874         return new_load;
 875 }
 876
 877 /**
 878  * Transforms a Store.
 879  *
 880  * @return the created ARM Store node
 881  */
 882 static ir_node *gen_Store(ir_node *node) {
 883         ir_node  *block    = be_transform_node(get_nodes_block(node));
 884         ir_node  *ptr      = get_Store_ptr(node);
 885         ir_node  *new_ptr  = be_transform_node(ptr);
 886         ir_node  *mem      = get_Store_mem(node);
 887         ir_node  *new_mem  = be_transform_node(mem);
 888         ir_node  *val      = get_Store_value(node);
 889         ir_node  *new_val  = be_transform_node(val);
 890         ir_mode  *mode     = get_irn_mode(val);
 891         ir_graph *irg      = current_ir_graph;
 892         dbg_info *dbg      = get_irn_dbg_info(node);
 893         ir_node *new_store = NULL;
 894
 895         if (mode_is_float(mode)) {
 896                 env_cg->have_fp_insn = 1;
 897                 if (USE_FPA(env_cg->isa))
 898                         new_store = new_rd_arm_fpaStf(dbg, irg, block, new_ptr, new_val, new_mem, mode);
 899                 else if (USE_VFP(env_cg->isa)) {
 900                         assert(mode != mode_E && "IEEE Extended FP not supported");
 901                         panic("VFP not supported yet\n");
 902                 } else {
 903                         panic("Softfloat not supported yet\n");
 904                 }
 905         } else {
 906                 assert(mode_is_data(mode) && "unsupported mode for Store");
 907                 switch (get_mode_size_bits(mode)) {
 908                 case 8:
 909                         new_store = new_rd_arm_Storeb(dbg, irg, block, new_ptr, new_val, new_mem);
 910                 case 16:
 911                         new_store = new_rd_arm_Storeh(dbg, irg, block, new_ptr, new_val, new_mem);
 912                 default:
 913                         new_store = new_rd_arm_Store(dbg, irg, block, new_ptr, new_val, new_mem);
 914                 }
 915         }
 916         set_irn_pinned(new_store, get_irn_pinned(node));
 917         return new_store;
 918 }
 919
 920 /**
 921  * Transforms a Cond.
 922  *
 923  * @return the created ARM Cond node
 924  */
 925 static ir_node *gen_Cond(ir_node *node) {
 926         ir_node  *block    = be_transform_node(get_nodes_block(node));
 927         ir_node  *selector = get_Cond_selector(node);
 928         ir_graph *irg      = current_ir_graph;
 929         dbg_info *dbg      = get_irn_dbg_info(node);
 930         ir_mode  *mode     = get_irn_mode(selector);
 931
 932         if (mode == mode_b) {
 933                 /* an conditional jump */
 934                 ir_node *cmp_node = get_Proj_pred(selector);
 935                 ir_node *op1      = get_Cmp_left(cmp_node);
 936                 ir_node *new_op1  = be_transform_node(op1);
 937                 ir_node *op2      = get_Cmp_right(cmp_node);
 938                 ir_node *new_op2  = be_transform_node(op2);
 939
 940                 if (mode_is_float(get_irn_mode(op1))) {
 941                         /* floating point compare */
 942                         pn_Cmp pnc = get_Proj_proj(selector);
 943
 944                         if (pnc & pn_Cmp_Uo) {
 945                                 /* check for unordered, need cmf */
 946                                 return new_rd_arm_fpaCmfBra(dbg, irg, block, new_op1, new_op2, pnc);
 947                         }
 948                         /* Hmm: use need cmfe */
 949                         return new_rd_arm_fpaCmfeBra(dbg, irg, block, new_op1, new_op2, pnc);
 950                 } else {
 951                         /* integer compare */
 952                         return new_rd_arm_CmpBra(dbg, irg, block, new_op1, new_op2, get_Proj_proj(selector));
 953                 }
 954         } else {
 955                 /* SwitchJmp */
 956                 ir_node *new_op = be_transform_node(selector);
 957                 ir_node *const_graph;
 958                 ir_node *sub;
 959
 960                 ir_node *proj;
 961                 const ir_edge_t *edge;
 962                 int min = INT_MAX;
 963                 int max = INT_MIN;
 964                 int translation;
 965                 int pn;
 966                 int n_projs;
 967
 968                 foreach_out_edge(node, edge) {
 969                         proj = get_edge_src_irn(edge);
 970                         assert(is_Proj(proj) && "Only proj allowed at SwitchJmp");
 971
 972                         pn = get_Proj_proj(proj);
 973
 974                         min = pn<min ? pn : min;
 975                         max = pn>max ? pn : max;
 976                 }
 977                 translation = min;
 978                 n_projs = max - translation + 1;
 979
 980                 foreach_out_edge(node, edge) {
 981                         proj = get_edge_src_irn(edge);
 982                         assert(is_Proj(proj) && "Only proj allowed at SwitchJmp");
 983
 984                         pn = get_Proj_proj(proj) - translation;
 985                         set_Proj_proj(proj, pn);
 986                 }
 987
 988                 const_graph = create_const_graph_value(dbg, block, translation);
 989                 sub = new_rd_arm_Sub(dbg, irg, block, new_op, const_graph, mode, ARM_SHF_NONE, 0);
 990                 return new_rd_arm_SwitchJmp(dbg, irg, block, sub, n_projs, get_Cond_defaultProj(node) - translation);
 991         }
 992 }
 993
 994 /**
 995  * Returns the name of a SymConst.
 996  * @param symc  the SymConst
 997  * @return name of the SymConst
 998  */
 999 static ident *get_sc_ident(ir_node *symc) {
1000         ir_entity *ent;
1001
1002         switch (get_SymConst_kind(symc)) {
1003                 case symconst_addr_name:
1004                         return get_SymConst_name(symc);
1005
1006                 case symconst_addr_ent:
1007                         ent = get_SymConst_entity(symc);
1008                         set_entity_backend_marked(ent, 1);
1009                         return get_entity_ld_ident(ent);
1010
1011                 default:
1012                         assert(0 && "Unsupported SymConst");
1013         }
1014
1015         return NULL;
1016 }
1017
1018 static tarval *fpa_imm[3][fpa_max];
1019
1020 /**
1021  * Check, if a floating point tarval is an fpa immediate, i.e.
1022  * one of 0, 1, 2, 3, 4, 5, 10, or 0.5.
1023  */
1024 static int is_fpa_immediate(tarval *tv) {
1025         ir_mode *mode = get_tarval_mode(tv);
1026         int i, j, res = 1;
1027
1028         switch (get_mode_size_bits(mode)) {
1029         case 32:
1030                 i = 0;
1031                 break;
1032         case 64:
1033                 i = 1;
1034                 break;
1035         default:
1036                 i = 2;
1037         }
1038
1039         if (tarval_cmp(tv, get_tarval_null(mode)) & pn_Cmp_Lt) {
1040                 tv = tarval_neg(tv);
1041                 res = -1;
1042         }
1043
1044         for (j = 0; j < fpa_max; ++j) {
1045                 if (tv == fpa_imm[i][j])
1046                         return res * j;
1047         }
1048         return fpa_max;
1049 }
1050
1051 /**
1052  * Transforms a Const node.
1053  *
1054  * @return The transformed ARM node.
1055  */
1056 static ir_node *gen_Const(ir_node *node) {
1057         ir_node  *block = be_transform_node(get_nodes_block(node));
1058         ir_graph *irg = current_ir_graph;
1059         ir_mode *mode = get_irn_mode(node);
1060         dbg_info *dbg = get_irn_dbg_info(node);
1061
1062         if (mode_is_float(mode)) {
1063                 env_cg->have_fp_insn = 1;
1064                 if (USE_FPA(env_cg->isa)) {
1065                         tarval *tv = get_Const_tarval(node);
1066                         int imm = is_fpa_immediate(tv);
1067
1068                         if (imm != fpa_max) {
1069                                 if (imm > 0)
1070                                         node = new_rd_arm_fpaMvf_i(dbg, irg, block, mode, imm);
1071                                 else
1072                                         node = new_rd_arm_fpaMnf_i(dbg, irg, block, mode, -imm);
1073                         } else {
1074                                 node = new_rd_arm_fpaConst(dbg, irg, block, tv);
1075                         }
1076                         /* ensure the const is scheduled AFTER the stack frame */
1077                         add_irn_dep(node, get_irg_frame(irg));
1078                         return node;
1079                 }
1080                 else if (USE_VFP(env_cg->isa)) {
1081                         assert(mode != mode_E && "IEEE Extended FP not supported");
1082                         panic("VFP not supported yet\n");
1083                 }
1084                 else {
1085                         panic("Softfloat not supported yet\n");
1086                 }
1087         }
1088         return create_const_graph(node, block);
1089 }
1090
1091 /**
1092  * Transforms a SymConst node.
1093  *
1094  * @return The transformed ARM node.
1095  */
1096 static ir_node *gen_SymConst(ir_node *node) {
1097         ir_node  *block = be_transform_node(get_nodes_block(node));
1098         ir_mode  *mode  = mode_Iu;
1099         dbg_info *dbg   = get_irn_dbg_info(node);
1100         ir_graph *irg   = current_ir_graph;
1101         ir_node  *res;
1102
1103         res = new_rd_arm_SymConst(dbg, irg, block, mode, get_sc_ident(node));
1104         /* ensure the const is scheduled AFTER the stack frame */
1105         add_irn_dep(res, get_irg_frame(irg));
1106         return res;
1107 }
1108
1109 /**
1110  * Transforms a CopyB node.
1111  *
1112  * @return The transformed ARM node.
1113  */
1114 static ir_node *gen_CopyB(ir_node *node) {
1115         ir_node  *block    = be_transform_node(get_nodes_block(node));
1116         ir_node  *src      = get_CopyB_src(node);
1117         ir_node  *new_src  = be_transform_node(src);
1118         ir_node  *dst      = get_CopyB_dst(node);
1119         ir_node  *new_dst  = be_transform_node(dst);
1120         ir_node  *mem      = get_CopyB_mem(node);
1121         ir_node  *new_mem  = be_transform_node(mem);
1122         ir_graph *irg      = current_ir_graph;
1123         dbg_info *dbg      = get_irn_dbg_info(node);
1124         int      size      = get_type_size_bytes(get_CopyB_type(node));
1125         ir_node  *src_copy;
1126         ir_node  *dst_copy;
1127
1128         src_copy = be_new_Copy(&arm_reg_classes[CLASS_arm_gp], irg, block, new_src);
1129         dst_copy = be_new_Copy(&arm_reg_classes[CLASS_arm_gp], irg, block, new_dst);
1130
1131         return new_rd_arm_CopyB(dbg, irg, block, dst_copy, src_copy,
1132                         new_rd_arm_EmptyReg(dbg, irg, block, mode_Iu),
1133                         new_rd_arm_EmptyReg(dbg, irg, block, mode_Iu),
1134                         new_rd_arm_EmptyReg(dbg, irg, block, mode_Iu),
1135                         new_mem, size);
1136 }
1137
1138
1139 /********************************************
1140  *  _                          _
1141  * | |                        | |
1142  * | |__   ___ _ __   ___   __| | ___  ___
1143  * | '_ \ / _ \ '_ \ / _ \ / _` |/ _ \/ __|
1144  * | |_) |  __/ | | | (_) | (_| |  __/\__ \
1145  * |_.__/ \___|_| |_|\___/ \__,_|\___||___/
1146  *
1147  ********************************************/
1148
1149 /**
1150  * Return an expanding stack offset.
1151  * Note that function is called in the transform phase
1152  * where the stack offsets are still relative regarding
1153  * the first (frame allocating) IncSP.
1154  * However this is exactly what we want because frame
1155  * access must be done relative the the fist IncSP ...
1156  */
1157 static int get_sp_expand_offset(ir_node *inc_sp) {
1158         int offset = be_get_IncSP_offset(inc_sp);
1159
1160         if (offset == BE_STACK_FRAME_SIZE_EXPAND)
1161                 return 0;
1162
1163         return offset;
1164 }
1165
1166 #if 0
1167 static ir_node *gen_StackParam(ir_node *irn) {
1168         ir_node  *block    = be_transform_node(get_nodes_block(node));
1169         ir_node   *new_op = NULL;
1170         ir_node   *noreg  = ia32_new_NoReg_gp(env->cg);
1171         ir_node   *mem    = new_rd_NoMem(env->irg);
1172         ir_node   *ptr    = get_irn_n(irn, 0);
1173         ir_entity *ent    = be_get_frame_entity(irn);
1174         ir_mode   *mode   = env->mode;
1175
1176 //      /* If the StackParam has only one user ->     */
1177 //      /* put it in the Block where the user resides */
1178 //      if (get_irn_n_edges(node) == 1) {
1179 //              env->block = get_nodes_block(get_edge_src_irn(get_irn_out_edge_first(node)));
1180 //      }
1181
1182         if (mode_is_float(mode)) {
1183                 if (USE_SSE2(env->cg))
1184                         new_op = new_rd_ia32_fLoad(env->dbg, env->irg, block, ptr, noreg, mem, mode_T);
1185                 else {
1186                         env->cg->used_x87 = 1;
1187                         new_op = new_rd_ia32_vfld(env->dbg, env->irg, block, ptr, noreg, mem, mode_T);
1188                 }
1189         }
1190         else {
1191                 new_op = new_rd_ia32_Load(env->dbg, env->irg, block, ptr, noreg, mem, mode_T);
1192         }
1193
1194         set_ia32_frame_ent(new_op, ent);
1195         set_ia32_use_frame(new_op);
1196
1197         set_ia32_am_support(new_op, ia32_am_Source);
1198         set_ia32_op_type(new_op, ia32_AddrModeS);
1199         set_ia32_am_flavour(new_op, ia32_B);
1200         set_ia32_ls_mode(new_op, mode);
1201
1202         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env->cg, env->irn));
1203
1204         return new_rd_Proj(env->dbg, env->irg, block, new_op, mode, 0);
1205 }
1206 #endif
1207
1208 /**
1209  * Transforms a FrameAddr into an ARM Add.
1210  */
1211 static ir_node *gen_be_FrameAddr(ir_node *node) {
1212         ir_node   *block  = be_transform_node(get_nodes_block(node));
1213         ir_entity *ent    = be_get_frame_entity(node);
1214         int       offset  = get_entity_offset(ent);
1215         ir_node   *op     = be_get_FrameAddr_frame(node);
1216         ir_node   *new_op = be_transform_node(op);
1217         dbg_info  *dbg    = get_irn_dbg_info(node);
1218         ir_mode   *mode   = mode_Iu;
1219         ir_node   *cnst;
1220
1221         if (be_is_IncSP(op)) {
1222                 /* BEWARE: we get an offset which is absolute from an offset that
1223                    is relative. Both must be merged */
1224                 offset += get_sp_expand_offset(op);
1225         }
1226         cnst = create_const_graph_value(dbg, block, (unsigned)offset);
1227         if (is_arm_Mov_i(cnst))
1228                 return new_rd_arm_Add_i(dbg, current_ir_graph, block, new_op, mode, get_arm_imm_value(cnst));
1229         return new_rd_arm_Add(dbg, current_ir_graph, block, new_op, cnst, mode, ARM_SHF_NONE, 0);
1230 }
1231
1232 /**
1233  * Transform a be_AddSP into an arm_AddSP. Eat up const sizes.
1234  */
1235 static ir_node *gen_be_AddSP(ir_node *node) {
1236         ir_node  *block  = be_transform_node(get_nodes_block(node));
1237         ir_node  *sz     = get_irn_n(node, be_pos_AddSP_size);
1238         ir_node  *new_sz = be_transform_node(sz);
1239         ir_node  *sp     = get_irn_n(node, be_pos_AddSP_old_sp);
1240         ir_node  *new_sp = be_transform_node(sp);
1241         ir_graph *irg    = current_ir_graph;
1242         dbg_info *dbgi   = get_irn_dbg_info(node);
1243         ir_node  *nomem  = new_NoMem();
1244         ir_node  *new_op;
1245
1246         /* ARM stack grows in reverse direction, make a SubSPandCopy */
1247         new_op = new_rd_arm_SubSPandCopy(dbgi, irg, block, new_sp, new_sz, nomem);
1248
1249         return new_op;
1250 }
1251
1252 /**
1253  * Transform a be_SubSP into an arm_SubSP. Eat up const sizes.
1254  */
1255 static ir_node *gen_be_SubSP(ir_node *node) {
1256         ir_node  *block  = be_transform_node(get_nodes_block(node));
1257         ir_node  *sz     = get_irn_n(node, be_pos_SubSP_size);
1258         ir_node  *new_sz = be_transform_node(sz);
1259         ir_node  *sp     = get_irn_n(node, be_pos_SubSP_old_sp);
1260         ir_node  *new_sp = be_transform_node(sp);
1261         ir_graph *irg    = current_ir_graph;
1262         dbg_info *dbgi   = get_irn_dbg_info(node);
1263         ir_node  *nomem  = new_NoMem();
1264         ir_node  *new_op;
1265
1266         /* ARM stack grows in reverse direction, make an AddSP */
1267         new_op = new_rd_arm_AddSP(dbgi, irg, block, new_sp, new_sz, nomem);
1268
1269         return new_op;
1270 }
1271
1272 /**
1273  * Transform a be_Copy.
1274  */
1275 static ir_node *gen_be_Copy(ir_node *node) {
1276         ir_node *result = be_duplicate_node(node);
1277         ir_mode *mode   = get_irn_mode(result);
1278
1279         if (mode_needs_gp_reg(mode)) {
1280                 set_irn_mode(node, mode_Iu);
1281         }
1282
1283         return result;
1284 }
1285
1286 /**
1287  * Transform a Proj from a Load.
1288  */
1289 static ir_node *gen_Proj_Load(ir_node *node) {
1290         ir_node  *block    = be_transform_node(get_nodes_block(node));
1291         ir_node  *load     = get_Proj_pred(node);
1292         ir_node  *new_load = be_transform_node(load);
1293         ir_graph *irg      = current_ir_graph;
1294         dbg_info *dbgi     = get_irn_dbg_info(node);
1295         long     proj      = get_Proj_proj(node);
1296
1297         /* renumber the proj */
1298         switch (get_arm_irn_opcode(new_load)) {
1299         case iro_arm_Load:
1300         case iro_arm_Loadb:
1301         case iro_arm_Loadbs:
1302         case iro_arm_Loadh:
1303         case iro_arm_Loadhs:
1304                 /* handle all gp loads equal: they have the same proj numbers. */
1305                 if (proj == pn_Load_res) {
1306                         return new_rd_Proj(dbgi, irg, block, new_load, mode_Iu, pn_arm_Load_res);
1307                 } else if (proj == pn_Load_M) {
1308                         return new_rd_Proj(dbgi, irg, block, new_load, mode_M, pn_arm_Load_M);
1309                 }
1310                 break;
1311         case iro_arm_fpaLdf:
1312                 if (proj == pn_Load_res) {
1313                         ir_mode *mode = get_Load_mode(load);
1314                         return new_rd_Proj(dbgi, irg, block, new_load, mode, pn_arm_fpaLdf_res);
1315                 } else if (proj == pn_Load_M) {
1316                         return new_rd_Proj(dbgi, irg, block, new_load, mode_M, pn_arm_fpaLdf_M);
1317                 }
1318                 break;
1319         default:
1320                 break;
1321         }
1322         assert(0);
1323         return new_rd_Unknown(irg, get_irn_mode(node));
1324 }
1325
1326 /**
1327  * Transform and renumber the Projs from a CopyB.
1328  */
1329 static ir_node *gen_Proj_CopyB(ir_node *node) {
1330         ir_node  *block    = be_transform_node(get_nodes_block(node));
1331         ir_node  *pred     = get_Proj_pred(node);
1332         ir_node  *new_pred = be_transform_node(pred);
1333         ir_graph *irg      = current_ir_graph;
1334         dbg_info *dbgi     = get_irn_dbg_info(node);
1335         ir_mode  *mode     = get_irn_mode(node);
1336         long     proj      = get_Proj_proj(node);
1337
1338         switch(proj) {
1339         case pn_CopyB_M_regular:
1340                 if (is_arm_CopyB(new_pred)) {
1341                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_arm_CopyB_M);
1342                 }
1343                 break;
1344         default:
1345                 break;
1346         }
1347         assert(0);
1348         return new_rd_Unknown(irg, mode);
1349 }
1350
1351 /**
1352  * Transform and renumber the Projs from a Quot.
1353  */
1354 static ir_node *gen_Proj_Quot(ir_node *node) {
1355         ir_node  *block    = be_transform_node(get_nodes_block(node));
1356         ir_node  *pred     = get_Proj_pred(node);
1357         ir_node  *new_pred = be_transform_node(pred);
1358         ir_graph *irg      = current_ir_graph;
1359         dbg_info *dbgi     = get_irn_dbg_info(node);
1360         ir_mode  *mode     = get_irn_mode(node);
1361         long     proj      = get_Proj_proj(node);
1362
1363         switch (proj) {
1364         case pn_Quot_M:
1365                 if (is_arm_fpaDvf(new_pred) || is_arm_fpaDvf_i(new_pred)) {
1366                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_arm_fpaDvf_M);
1367                 } else if (is_arm_fpaRdf(new_pred) || is_arm_fpaRdf_i(new_pred)) {
1368                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_arm_fpaRdf_M);
1369                 } else if (is_arm_fpaFdv(new_pred) || is_arm_fpaFdv_i(new_pred)) {
1370                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_arm_fpaFdv_M);
1371                 } else if (is_arm_fpaFrd(new_pred) || is_arm_fpaFrd_i(new_pred)) {
1372                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_arm_fpaFrd_M);
1373                 }
1374                 break;
1375         case pn_Quot_res:
1376                 if (is_arm_fpaDvf(new_pred) || is_arm_fpaDvf_i(new_pred)) {
1377                         return new_rd_Proj(dbgi, irg, block, new_pred, mode, pn_arm_fpaDvf_res);
1378                 } else if (is_arm_fpaRdf(new_pred) || is_arm_fpaRdf_i(new_pred)) {
1379                         return new_rd_Proj(dbgi, irg, block, new_pred, mode, pn_arm_fpaRdf_res);
1380                 } else if (is_arm_fpaFdv(new_pred) || is_arm_fpaFdv_i(new_pred)) {
1381                         return new_rd_Proj(dbgi, irg, block, new_pred, mode, pn_arm_fpaFdv_res);
1382                 } else if (is_arm_fpaFrd(new_pred) || is_arm_fpaFrd_i(new_pred)) {
1383                         return new_rd_Proj(dbgi, irg, block, new_pred, mode, pn_arm_fpaFrd_res);
1384                 }
1385                 break;
1386         default:
1387                 break;
1388         }
1389         assert(0);
1390         return new_rd_Unknown(irg, mode);
1391 }
1392
1393 /**
1394  * Transform the Projs of a be_AddSP.
1395  */
1396 static ir_node *gen_Proj_be_AddSP(ir_node *node) {
1397         ir_node  *block    = be_transform_node(get_nodes_block(node));
1398         ir_node  *pred     = get_Proj_pred(node);
1399         ir_node  *new_pred = be_transform_node(pred);
1400         ir_graph *irg      = current_ir_graph;
1401         dbg_info *dbgi     = get_irn_dbg_info(node);
1402         long     proj      = get_Proj_proj(node);
1403
1404         if (proj == pn_be_AddSP_sp) {
1405                 ir_node *res = new_rd_Proj(dbgi, irg, block, new_pred, mode_Iu,
1406                                            pn_arm_SubSPandCopy_stack);
1407                 arch_set_irn_register(env_cg->arch_env, res, &arm_gp_regs[REG_SP]);
1408                 return res;
1409         } else if(proj == pn_be_AddSP_res) {
1410                 return new_rd_Proj(dbgi, irg, block, new_pred, mode_Iu,
1411                                    pn_arm_SubSPandCopy_addr);
1412         } else if (proj == pn_be_AddSP_M) {
1413                 return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_arm_SubSPandCopy_M);
1414         }
1415
1416         assert(0);
1417         return new_rd_Unknown(irg, get_irn_mode(node));
1418 }
1419
1420 /**
1421  * Transform the Projs of a be_SubSP.
1422  */
1423 static ir_node *gen_Proj_be_SubSP(ir_node *node) {
1424         ir_node  *block    = be_transform_node(get_nodes_block(node));
1425         ir_node  *pred     = get_Proj_pred(node);
1426         ir_node  *new_pred = be_transform_node(pred);
1427         ir_graph *irg      = current_ir_graph;
1428         dbg_info *dbgi     = get_irn_dbg_info(node);
1429         long     proj      = get_Proj_proj(node);
1430
1431         if (proj == pn_be_SubSP_sp) {
1432                 ir_node *res = new_rd_Proj(dbgi, irg, block, new_pred, mode_Iu,
1433                                            pn_arm_AddSP_stack);
1434                 arch_set_irn_register(env_cg->arch_env, res, &arm_gp_regs[REG_SP]);
1435                 return res;
1436         } else if (proj == pn_be_SubSP_M) {
1437                 return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_arm_AddSP_M);
1438         }
1439
1440         assert(0);
1441         return new_rd_Unknown(irg, get_irn_mode(node));
1442 }
1443
1444 /**
1445  * Transform the Projs from a Cmp.
1446  */
1447 static ir_node *gen_Proj_Cmp(ir_node *node) {
1448         (void) node;
1449         panic("Psi NYI\n");
1450 }
1451
1452
1453 /**
1454  * Transform the Thread Local Storage Proj.
1455  */
1456 static ir_node *gen_Proj_tls(ir_node *node) {
1457         ir_node  *block = be_transform_node(get_nodes_block(node));
1458         ir_graph *irg   = current_ir_graph;
1459         dbg_info *dbgi  = NULL;
1460
1461         return new_rd_arm_LdTls(dbgi, irg, block, mode_Iu);
1462 }
1463
1464 /**
1465  * Transform a Proj node.
1466  */
1467 static ir_node *gen_Proj(ir_node *node) {
1468         ir_graph *irg  = current_ir_graph;
1469         dbg_info *dbgi = get_irn_dbg_info(node);
1470         ir_node  *pred = get_Proj_pred(node);
1471         long     proj  = get_Proj_proj(node);
1472
1473         if (is_Store(pred)) {
1474                 if (proj == pn_Store_M) {
1475                         return be_transform_node(pred);
1476                 } else {
1477                         assert(0);
1478                         return new_r_Bad(irg);
1479                 }
1480         } else if (is_Load(pred)) {
1481                 return gen_Proj_Load(node);
1482         } else if (is_CopyB(pred)) {
1483                 return gen_Proj_CopyB(node);
1484         } else if (is_Quot(pred)) {
1485                 return gen_Proj_Quot(node);
1486         } else if (be_is_SubSP(pred)) {
1487                 return gen_Proj_be_SubSP(node);
1488         } else if (be_is_AddSP(pred)) {
1489                 return gen_Proj_be_AddSP(node);
1490         } else if (is_Cmp(pred)) {
1491                 return gen_Proj_Cmp(node);
1492         } else if (get_irn_op(pred) == op_Start) {
1493                 if (proj == pn_Start_X_initial_exec) {
1494                         ir_node *block = get_nodes_block(pred);
1495                         ir_node *jump;
1496
1497                         /* we exchange the ProjX with a jump */
1498                         block = be_transform_node(block);
1499                         jump  = new_rd_Jmp(dbgi, irg, block);
1500                         return jump;
1501                 }
1502                 if (node == get_irg_anchor(irg, anchor_tls)) {
1503                         return gen_Proj_tls(node);
1504                 }
1505         } else {
1506                 ir_node *new_pred = be_transform_node(pred);
1507                 ir_mode *mode     = get_irn_mode(node);
1508                 if (mode_needs_gp_reg(mode)) {
1509                         ir_node *block    = be_transform_node(get_nodes_block(node));
1510                         ir_node *new_proj = new_r_Proj(irg, block, new_pred, mode_Iu,
1511                                                        get_Proj_proj(node));
1512 #ifdef DEBUG_libfirm
1513                         new_proj->node_nr = node->node_nr;
1514 #endif
1515                         return new_proj;
1516                 }
1517         }
1518
1519         return be_duplicate_node(node);
1520 }
1521
1522 typedef ir_node *(*create_const_node_func)(dbg_info *db, ir_graph *irg, ir_node *block);
1523
1524 static INLINE ir_node *create_const(ir_node **place,
1525                                     create_const_node_func func,
1526                                     const arch_register_t* reg)
1527 {
1528         ir_node *block, *res;
1529
1530         if (*place != NULL)
1531                 return *place;
1532
1533         block = get_irg_start_block(env_cg->irg);
1534         res = func(NULL, env_cg->irg, block);
1535         arch_set_irn_register(env_cg->arch_env, res, reg);
1536         *place = res;
1537
1538         add_irn_dep(get_irg_end(env_cg->irg), res);
1539         return res;
1540 }
1541
1542 static ir_node *arm_new_Unknown_gp(void) {
1543         return create_const(&env_cg->unknown_gp, new_rd_arm_Unknown_GP,
1544                             &arm_gp_regs[REG_GP_UKNWN]);
1545 }
1546
1547 static ir_node *arm_new_Unknown_fpa(void) {
1548         return create_const(&env_cg->unknown_fpa, new_rd_arm_Unknown_FPA,
1549                             &arm_fpa_regs[REG_FPA_UKNWN]);
1550 }
1551
1552 /**
1553  * This function just sets the register for the Unknown node
1554  * as this is not done during register allocation because Unknown
1555  * is an "ignore" node.
1556  */
1557 static ir_node *gen_Unknown(ir_node *node) {
1558         ir_mode *mode = get_irn_mode(node);
1559         if (mode_is_float(mode)) {
1560                 if (USE_FPA(env_cg->isa))
1561                         return arm_new_Unknown_fpa();
1562                 else if (USE_VFP(env_cg->isa))
1563                         panic("VFP not supported yet");
1564                 else
1565                         panic("Softfloat not supported yet");
1566         } else if (mode_needs_gp_reg(mode)) {
1567                 return arm_new_Unknown_gp();
1568         } else {
1569                 assert(0 && "unsupported Unknown-Mode");
1570         }
1571
1572         return NULL;
1573 }
1574
1575 /**
1576  * Change some phi modes
1577  */
1578 static ir_node *gen_Phi(ir_node *node) {
1579         ir_node  *block = be_transform_node(get_nodes_block(node));
1580         ir_graph *irg   = current_ir_graph;
1581         dbg_info *dbgi  = get_irn_dbg_info(node);
1582         ir_mode  *mode  = get_irn_mode(node);
1583         ir_node  *phi;
1584
1585         if (mode_needs_gp_reg(mode)) {
1586                 /* we shouldn't have any 64bit stuff around anymore */
1587                 assert(get_mode_size_bits(mode) <= 32);
1588                 /* all integer operations are on 32bit registers now */
1589                 mode = mode_Iu;
1590         }
1591
1592         /* phi nodes allow loops, so we use the old arguments for now
1593          * and fix this later */
1594         phi = new_ir_node(dbgi, irg, block, op_Phi, mode, get_irn_arity(node), get_irn_in(node) + 1);
1595         copy_node_attr(node, phi);
1596         be_duplicate_deps(node, phi);
1597
1598         be_set_transformed_node(node, phi);
1599         be_enqueue_preds(node);
1600
1601         return phi;
1602 }
1603
1604 /*********************************************************
1605  *                  _             _      _
1606  *                 (_)           | |    (_)
1607  *  _ __ ___   __ _ _ _ __     __| |_ __ ___   _____ _ __
1608  * | '_ ` _ \ / _` | | '_ \   / _` | '__| \ \ / / _ \ '__|
1609  * | | | | | | (_| | | | | | | (_| | |  | |\ V /  __/ |
1610  * |_| |_| |_|\__,_|_|_| |_|  \__,_|_|  |_| \_/ \___|_|
1611  *
1612  *********************************************************/
1613
1614 /**
1615  * the BAD transformer.
1616  */
1617 static ir_node *bad_transform(ir_node *irn) {
1618         panic("ARM backend: Not implemented: %+F\n", irn);
1619         return irn;
1620 }
1621
1622 /**
1623  * Set a node emitter. Make it a bit more type safe.
1624  */
1625 static INLINE void set_transformer(ir_op *op, be_transform_func arm_transform_func) {
1626         op->ops.generic = (op_func)arm_transform_func;
1627 }
1628
1629 /**
1630  * Enters all transform functions into the generic pointer
1631  */
1632 static void arm_register_transformers(void) {
1633         ir_op *op_Max, *op_Min, *op_Mulh;
1634
1635         /* first clear the generic function pointer for all ops */
1636         clear_irp_opcodes_generic_func();
1637
1638 #define GEN(a)     set_transformer(op_##a, gen_##a)
1639 #define BAD(a)     set_transformer(op_##a, bad_transform)
1640
1641         GEN(Add);
1642         GEN(Sub);
1643         GEN(Mul);
1644         GEN(And);
1645         GEN(Or);
1646         GEN(Eor);
1647
1648         GEN(Shl);
1649         GEN(Shr);
1650         GEN(Shrs);
1651         GEN(Rotl);
1652
1653         GEN(Quot);
1654
1655         /* should be lowered */
1656         BAD(Div);
1657         BAD(Mod);
1658         BAD(DivMod);
1659
1660         GEN(Minus);
1661         GEN(Conv);
1662         GEN(Abs);
1663         GEN(Not);
1664
1665         GEN(Load);
1666         GEN(Store);
1667         GEN(Cond);
1668
1669         BAD(ASM);       /* unsupported yet */
1670         GEN(CopyB);
1671         BAD(Mux);
1672         BAD(Psi);       /* unsupported yet */
1673         GEN(Proj);
1674         GEN(Phi);
1675
1676         GEN(Const);
1677         GEN(SymConst);
1678
1679         /* we should never see these nodes */
1680         BAD(Raise);
1681         BAD(Sel);
1682         BAD(InstOf);
1683         BAD(Cast);
1684         BAD(Free);
1685         BAD(Tuple);
1686         BAD(Id);
1687         //BAD(Bad);
1688         BAD(Confirm);
1689         BAD(Filter);
1690         BAD(CallBegin);
1691         BAD(EndReg);
1692         BAD(EndExcept);
1693
1694         /* handle generic backend nodes */
1695         GEN(be_FrameAddr);
1696         //GEN(be_Call);
1697         //GEN(be_Return);
1698         GEN(be_AddSP);
1699         GEN(be_SubSP);
1700         GEN(be_Copy);
1701
1702         /* set the register for all Unknown nodes */
1703         GEN(Unknown);
1704
1705         op_Max = get_op_Max();
1706         if (op_Max)
1707                 BAD(Max);       /* unsupported yet */
1708         op_Min = get_op_Min();
1709         if (op_Min)
1710                 BAD(Min);       /* unsupported yet */
1711         op_Mulh = get_op_Mulh();
1712         if (op_Mulh)
1713                 BAD(Mulh);      /* unsupported yet */
1714
1715 #undef GEN
1716 #undef BAD
1717 }
1718
1719 /**
1720  * Pre-transform all unknown nodes.
1721  */
1722 static void arm_pretransform_node(void *arch_cg) {
1723         arm_code_gen_t *cg = arch_cg;
1724
1725         cg->unknown_gp  = be_pre_transform_node(cg->unknown_gp);
1726         cg->unknown_fpa = be_pre_transform_node(cg->unknown_fpa);
1727 }
1728
1729 /**
1730  * Initialize fpa Immediate support.
1731  */
1732 static void arm_init_fpa_immediate(void) {
1733         /* 0, 1, 2, 3, 4, 5, 10, or 0.5. */
1734         fpa_imm[0][fpa_null]  = get_tarval_null(mode_F);
1735         fpa_imm[0][fpa_one]   = get_tarval_one(mode_F);
1736         fpa_imm[0][fpa_two]   = new_tarval_from_str("2", 1, mode_F);
1737         fpa_imm[0][fpa_three] = new_tarval_from_str("3", 1, mode_F);
1738         fpa_imm[0][fpa_four]  = new_tarval_from_str("4", 1, mode_F);
1739         fpa_imm[0][fpa_five]  = new_tarval_from_str("5", 1, mode_F);
1740         fpa_imm[0][fpa_ten]   = new_tarval_from_str("10", 2, mode_F);
1741         fpa_imm[0][fpa_half]  = new_tarval_from_str("0.5", 3, mode_F);
1742
1743         fpa_imm[1][fpa_null]  = get_tarval_null(mode_D);
1744         fpa_imm[1][fpa_one]   = get_tarval_one(mode_D);
1745         fpa_imm[1][fpa_two]   = new_tarval_from_str("2", 1, mode_D);
1746         fpa_imm[1][fpa_three] = new_tarval_from_str("3", 1, mode_D);
1747         fpa_imm[1][fpa_four]  = new_tarval_from_str("4", 1, mode_D);
1748         fpa_imm[1][fpa_five]  = new_tarval_from_str("5", 1, mode_D);
1749         fpa_imm[1][fpa_ten]   = new_tarval_from_str("10", 2, mode_D);
1750         fpa_imm[1][fpa_half]  = new_tarval_from_str("0.5", 3, mode_D);
1751
1752         fpa_imm[2][fpa_null]  = get_tarval_null(mode_E);
1753         fpa_imm[2][fpa_one]   = get_tarval_one(mode_E);
1754         fpa_imm[2][fpa_two]   = new_tarval_from_str("2", 1, mode_E);
1755         fpa_imm[2][fpa_three] = new_tarval_from_str("3", 1, mode_E);
1756         fpa_imm[2][fpa_four]  = new_tarval_from_str("4", 1, mode_E);
1757         fpa_imm[2][fpa_five]  = new_tarval_from_str("5", 1, mode_E);
1758         fpa_imm[2][fpa_ten]   = new_tarval_from_str("10", 2, mode_E);
1759         fpa_imm[2][fpa_half]  = new_tarval_from_str("0.5", 3, mode_E);
1760 }
1761
1762 /**
1763  * Transform a Firm graph into an ARM graph.
1764  */
1765 void arm_transform_graph(arm_code_gen_t *cg) {
1766         static int imm_initialized = 0;
1767
1768         if (! imm_initialized) {
1769                 arm_init_fpa_immediate();
1770                 imm_initialized = 1;
1771         }
1772         arm_register_transformers();
1773         env_cg = cg;
1774         be_transform_graph(cg->birg, arm_pretransform_node, cg);
1775 }
1776
1777 void arm_init_transform(void) {
1778         // FIRM_DBG_REGISTER(dbg, "firm.be.arm.transform");
1779 }