nsz Git - libfirm/blob - ir/be/arm/arm_optimize.c

   1 /*
   2  * Copyright (C) 1995-2008 University of Karlsruhe.  All right reserved.
   3  *
   4  * This file is part of libFirm.
   5  *
   6  * This file may be distributed and/or modified under the terms of the
   7  * GNU General Public License version 2 as published by the Free Software
   8  * Foundation and appearing in the file LICENSE.GPL included in the
   9  * packaging of this file.
  10  *
  11  * Licensees holding valid libFirm Professional Edition licenses may use
  12  * this file in accordance with the libFirm Commercial License.
  13  * Agreement provided with the Software.
  14  *
  15  * This file is provided AS IS with NO WARRANTY OF ANY KIND, INCLUDING THE
  16  * WARRANTY OF DESIGN, MERCHANTABILITY AND FITNESS FOR A PARTICULAR
  17  * PURPOSE.
  18  */
  19
  20 /**
  21  * @file
  22  * @brief       Implements several optimizations for ARM.
  23  * @author      Michael Beck
  24  * @version     $Id: $
  25  */
  26 #include "config.h"
  27
  28 #include "irgmod.h"
  29 #include "ircons.h"
  30 #include "error.h"
  31
  32 #include "benode.h"
  33 #include "bepeephole.h"
  34 #include "besched.h"
  35
  36 #include "arm_optimize.h"
  37 #include "gen_arm_regalloc_if.h"
  38 #include "gen_arm_new_nodes.h"
  39
  40 static arm_code_gen_t  *cg;
  41
  42 /** Execute ARM ROL. */
  43 static unsigned arm_rol(unsigned v, unsigned rol) {
  44         return (v << rol) | (v >> (32 - rol));
  45 }
  46
  47 /*
  48  * construct 8bit values and rot amounts for a value.
  49  */
  50 void arm_gen_vals_from_word(unsigned int value, arm_vals *result)
  51 {
  52         int initial = 0;
  53
  54         memset(result, 0, sizeof(*result));
  55
  56         /* special case: we prefer shift amount 0 */
  57         if (value < 0x100) {
  58                 result->values[0] = value;
  59                 result->ops       = 1;
  60                 return;
  61         }
  62
  63         while (value != 0) {
  64                 if (value & 0xFF) {
  65                         unsigned v = arm_rol(value, 8) & 0xFFFFFF;
  66                         int shf = 0;
  67                         for (;;) {
  68                                 if ((v & 3) != 0)
  69                                         break;
  70                                 shf += 2;
  71                                 v >>= 2;
  72                         }
  73                         v  &= 0xFF;
  74                         shf = (initial + shf - 8) & 0x1F;
  75                         result->values[result->ops] = v;
  76                         result->shifts[result->ops] = shf;
  77                         ++result->ops;
  78
  79                         value ^= arm_rol(v, shf) >> initial;
  80                 }
  81                 else {
  82                         value >>= 8;
  83                         initial += 8;
  84                 }
  85         }
  86 }
  87
  88 /**
  89  * Encodes an immediate with shifter operand
  90  */
  91 unsigned int arm_encode_imm_w_shift(unsigned int shift, unsigned int immediate) {
  92         return immediate | ((shift>>1)<<8);
  93 }
  94
  95 /**
  96  * Decode an immediate with shifter operand
  97  */
  98 unsigned int arm_decode_imm_w_shift(long imm_value) {
  99         unsigned l = (unsigned)imm_value;
 100         unsigned rol = (l & ~0xFF) >> 7;
 101
 102         return arm_rol(l & 0xFF, rol);
 103 }
 104
 105 /**
 106  * Returns non.zero if the given offset can be directly encoded into an ARM instruction.
 107  */
 108 static int allowed_arm_immediate(int offset, arm_vals *result) {
 109         arm_gen_vals_from_word(offset, result);
 110         return result->ops <= 1;
 111 }
 112
 113 /**
 114  * Fix an IncSP node if the offset gets too big
 115  */
 116 static void peephole_be_IncSP(ir_node *node) {
 117         ir_node  *block;
 118         int      offset, cnt, align, sign = 1;
 119         arm_vals v;
 120
 121         /* first optimize incsp->incsp combinations */
 122         node = be_peephole_IncSP_IncSP(node);
 123
 124         offset = be_get_IncSP_offset(node);
 125         /* can be transformed into Add OR Sub */
 126         if (offset < 0) {
 127                 sign = -1;
 128                 offset = -offset;
 129         }
 130         if (allowed_arm_immediate(offset, &v))
 131                 return;
 132
 133         be_set_IncSP_offset(node, (int)arm_rol(v.values[0], v.shifts[0]) * sign);
 134
 135         block = get_nodes_block(node);
 136         align = be_get_IncSP_align(node);
 137         for (cnt = 1; cnt < v.ops; ++cnt) {
 138                 int value = (int)arm_rol(v.values[cnt], v.shifts[cnt]);
 139                 ir_node *next = be_new_IncSP(&arm_gp_regs[REG_SP], block, node, value * sign, align);
 140                 sched_add_after(node, next);
 141                 node = next;
 142         }
 143 }
 144
 145 /**
 146  * creates the address by Adds
 147  */
 148 static ir_node *gen_ptr_add(ir_node *node, ir_node *frame, arm_vals *v)
 149 {
 150         dbg_info *dbg   = get_irn_dbg_info(node);
 151         ir_node  *block = get_nodes_block(node);
 152         int     cnt;
 153         ir_node *ptr;
 154
 155         ptr = new_bd_arm_Add_i(dbg, block, frame, mode_Iu, arm_encode_imm_w_shift(v->shifts[0], v->values[0]));
 156         arch_set_irn_register(ptr, &arm_gp_regs[REG_R12]);
 157         sched_add_before(node, ptr);
 158
 159         for (cnt = 1; cnt < v->ops; ++cnt) {
 160                 long value = arm_encode_imm_w_shift(v->shifts[cnt], v->values[cnt]);
 161                 ir_node *next = new_bd_arm_Add_i(dbg, block, ptr, mode_Iu, value);
 162                 arch_set_irn_register(next, &arm_gp_regs[REG_R12]);
 163                 sched_add_before(node, next);
 164                 ptr = next;
 165         }
 166         return ptr;
 167 }
 168
 169 /**
 170 * creates the address by Subs
 171 */
 172 static ir_node *gen_ptr_sub(ir_node *node, ir_node *frame, arm_vals *v)
 173 {
 174         dbg_info *dbg   = get_irn_dbg_info(node);
 175         ir_node  *block = get_nodes_block(node);
 176         int     cnt;
 177         ir_node *ptr;
 178
 179         ptr = new_bd_arm_Sub_i(dbg, block, frame, mode_Iu, arm_encode_imm_w_shift(v->shifts[0], v->values[0]));
 180         arch_set_irn_register(ptr, &arm_gp_regs[REG_R12]);
 181         sched_add_before(node, ptr);
 182
 183         for (cnt = 1; cnt < v->ops; ++cnt) {
 184                 long value = arm_encode_imm_w_shift(v->shifts[cnt], v->values[cnt]);
 185                 ir_node *next = new_bd_arm_Sub_i(dbg, block, ptr, mode_Iu, value);
 186                 arch_set_irn_register(next, &arm_gp_regs[REG_R12]);
 187                 sched_add_before(node, next);
 188                 ptr = next;
 189         }
 190         return ptr;
 191 }
 192
 193 /**
 194  * Fix an be_Spill node if the offset gets too big
 195  */
 196 static void peephole_be_Spill(ir_node *node) {
 197         ir_entity *ent   = be_get_frame_entity(node);
 198         int       use_add = 1, offset = get_entity_offset(ent);
 199         ir_node   *block, *ptr, *frame, *value, *store;
 200         ir_mode   *mode;
 201         dbg_info  *dbg;
 202         ir_graph  *irg;
 203         arm_vals  v;
 204
 205         if (allowed_arm_immediate(offset, &v))
 206                 return;
 207         if (offset < 0) {
 208                 use_add = 0;
 209                 offset = -offset;
 210         }
 211
 212         frame = be_get_Spill_frame(node);
 213         if (use_add) {
 214                 ptr = gen_ptr_add(node, frame, &v);
 215         } else {
 216                 ptr = gen_ptr_sub(node, frame, &v);
 217         }
 218
 219         value = be_get_Spill_val(node);
 220         mode  = get_irn_mode(value);
 221         irg   = current_ir_graph;
 222         dbg   = get_irn_dbg_info(node);
 223         block = get_nodes_block(node);
 224
 225         if (mode_is_float(mode)) {
 226                 if (USE_FPA(cg->isa)) {
 227                         /* transform into fpaStf */
 228                         store = new_bd_arm_fpaStf(dbg, block, ptr, value, get_irg_no_mem(irg), mode);
 229                         sched_add_before(node, store);
 230                 } else {
 231                         panic("peephole_be_Spill: spill not supported for this mode");
 232                 }
 233         } else if (mode_is_dataM(mode)) {
 234                  /* transform into Store */;
 235                  store = new_bd_arm_Store(dbg, block, ptr, value, get_irg_no_mem(irg));
 236                  sched_add_before(node, store);
 237         } else {
 238                 panic("peephole_be_Spill: spill not supported for this mode");
 239         }
 240
 241         be_peephole_exchange(node, store);
 242 }
 243
 244 /**
 245  * Fix an be_Reload node if the offset gets too big
 246  */
 247 static void peephole_be_Reload(ir_node *node) {
 248         ir_entity *ent   = be_get_frame_entity(node);
 249         int       use_add = 1, offset = get_entity_offset(ent);
 250         ir_node   *block, *ptr, *frame, *load, *mem, *proj;
 251         ir_mode   *mode;
 252         dbg_info  *dbg;
 253         arm_vals  v;
 254         const arch_register_t *reg;
 255
 256         if (allowed_arm_immediate(offset, &v))
 257                 return;
 258         if (offset < 0) {
 259                 use_add = 0;
 260                 offset = -offset;
 261         }
 262
 263         frame = be_get_Reload_frame(node);
 264         if (use_add) {
 265                 ptr = gen_ptr_add(node, frame, &v);
 266         } else {
 267                 ptr = gen_ptr_sub(node, frame, &v);
 268         }
 269
 270         reg   = arch_get_irn_register(node);
 271         mem   = be_get_Reload_mem(node);
 272         mode  = get_irn_mode(node);
 273         dbg   = get_irn_dbg_info(node);
 274         block = get_nodes_block(node);
 275
 276         if (mode_is_float(mode)) {
 277                 if (USE_FPA(cg->isa)) {
 278                         /* transform into fpaLdf */
 279                         load = new_bd_arm_fpaLdf(dbg, block, ptr, mem, mode);
 280                         sched_add_before(node, load);
 281                         proj = new_rd_Proj(dbg, block, load, mode, pn_arm_fpaLdf_res);
 282                         arch_set_irn_register(proj, reg);
 283                 } else {
 284                         panic("peephole_be_Spill: spill not supported for this mode");
 285                 }
 286         } else if (mode_is_dataM(mode)) {
 287                 /* transform into Store */;
 288                 load = new_bd_arm_Load(dbg, block, ptr, mem);
 289                 sched_add_before(node, load);
 290                 proj = new_rd_Proj(dbg, block, load, mode_Iu, pn_arm_Load_res);
 291                 arch_set_irn_register(proj, reg);
 292         } else {
 293                 panic("peephole_be_Spill: spill not supported for this mode");
 294         }
 295
 296         be_peephole_exchange(node, proj);
 297 }
 298
 299 /**
 300  * Register a peephole optimization function.
 301  */
 302 static void register_peephole_optimisation(ir_op *op, peephole_opt_func func) {
 303         assert(op->ops.generic == NULL);
 304         op->ops.generic = (op_func)func;
 305 }
 306
 307 /* Perform peephole-optimizations. */
 308 void arm_peephole_optimization(arm_code_gen_t *new_cg)
 309 {
 310         cg = new_cg;
 311
 312         /* register peephole optimizations */
 313         clear_irp_opcodes_generic_func();
 314         register_peephole_optimisation(op_be_IncSP, peephole_be_IncSP);
 315         register_peephole_optimisation(op_be_Spill, peephole_be_Spill);
 316         register_peephole_optimisation(op_be_Reload, peephole_be_Reload);
 317
 318         be_peephole_opt(cg->birg);
 319 }