nsz Git - libfirm/blob - ir/be/amd64/bearch_amd64.c

   1 /*
   2  * Copyright (C) 1995-2008 University of Karlsruhe.  All right reserved.
   3  *
   4  * This file is part of libFirm.
   5  *
   6  * This file may be distributed and/or modified under the terms of the
   7  * GNU General Public License version 2 as published by the Free Software
   8  * Foundation and appearing in the file LICENSE.GPL included in the
   9  * packaging of this file.
  10  *
  11  * Licensees holding valid libFirm Professional Edition licenses may use
  12  * this file in accordance with the libFirm Commercial License.
  13  * Agreement provided with the Software.
  14  *
  15  * This file is provided AS IS with NO WARRANTY OF ANY KIND, INCLUDING THE
  16  * WARRANTY OF DESIGN, MERCHANTABILITY AND FITNESS FOR A PARTICULAR
  17  * PURPOSE.
  18  */
  19
  20 /**
  21  * @file
  22  * @brief    The main amd64 backend driver file.
  23  */
  24 #include "config.h"
  25
  26 #include "irgwalk.h"
  27 #include "irprog.h"
  28 #include "irprintf.h"
  29 #include "ircons.h"
  30 #include "irgmod.h"
  31 #include "irdump.h"
  32 #include "lower_calls.h"
  33
  34 #include "bitset.h"
  35 #include "debug.h"
  36
  37 #include "be.h"
  38 #include "bearch.h"
  39 #include "benode.h"
  40 #include "belower.h"
  41 #include "besched.h"
  42 #include "beabi.h"
  43 #include "bemodule.h"
  44 #include "begnuas.h"
  45 #include "belistsched.h"
  46 #include "beflags.h"
  47 #include "bespillslots.h"
  48 #include "bespillutil.h"
  49 #include "bestack.h"
  50
  51 #include "bearch_amd64_t.h"
  52
  53 #include "amd64_new_nodes.h"
  54 #include "gen_amd64_regalloc_if.h"
  55 #include "amd64_transform.h"
  56 #include "amd64_emitter.h"
  57
  58 DEBUG_ONLY(static firm_dbg_module_t *dbg = NULL;)
  59
  60 static ir_entity *amd64_get_frame_entity(const ir_node *node)
  61 {
  62         if (is_amd64_FrameAddr(node)) {
  63                 const amd64_SymConst_attr_t *attr = get_amd64_SymConst_attr_const(node);
  64                 return attr->entity;
  65
  66         } else if (is_amd64_Store(node)) {
  67                 const amd64_SymConst_attr_t *attr = get_amd64_SymConst_attr_const(node);
  68                 return attr->entity;
  69
  70         } else if (is_amd64_Load(node)) {
  71                 const amd64_SymConst_attr_t *attr = get_amd64_SymConst_attr_const(node);
  72                 return attr->entity;
  73         }
  74
  75         (void) node;
  76         /* TODO: return the ir_entity assigned to the frame */
  77         return NULL;
  78 }
  79
  80 /**
  81  * This function is called by the generic backend to correct offsets for
  82  * nodes accessing the stack.
  83  */
  84 static void amd64_set_frame_offset(ir_node *irn, int offset)
  85 {
  86         if (is_amd64_FrameAddr(irn)) {
  87                 amd64_SymConst_attr_t *attr = get_amd64_SymConst_attr(irn);
  88                 attr->fp_offset += offset;
  89
  90         } else if (is_amd64_Store(irn)) {
  91                 amd64_SymConst_attr_t *attr = get_amd64_SymConst_attr(irn);
  92                 attr->fp_offset += offset;
  93
  94         } else if (is_amd64_Load(irn)) {
  95                 amd64_SymConst_attr_t *attr = get_amd64_SymConst_attr(irn);
  96                 attr->fp_offset += offset;
  97
  98         }
  99 }
 100
 101 static int amd64_get_sp_bias(const ir_node *irn)
 102 {
 103         (void) irn;
 104         return 0;
 105 }
 106
 107 /* fill register allocator interface */
 108
 109 static const arch_irn_ops_t amd64_irn_ops = {
 110         amd64_get_frame_entity,
 111         amd64_set_frame_offset,
 112         amd64_get_sp_bias,
 113         NULL,    /* get_inverse             */
 114         NULL,    /* get_op_estimated_cost   */
 115         NULL,    /* possible_memory_operand */
 116         NULL,    /* perform_memory_operand  */
 117 };
 118
 119
 120
 121 /**
 122  * Transforms the standard firm graph into
 123  * a amd64 firm graph
 124  */
 125 static void amd64_prepare_graph(ir_graph *irg)
 126 {
 127         amd64_irg_data_t *irg_data = amd64_get_irg_data(irg);
 128         amd64_transform_graph(irg);
 129
 130         if (irg_data->dump)
 131                 dump_ir_graph(irg, "transformed");
 132 }
 133
 134 static void amd64_before_ra(ir_graph *irg)
 135 {
 136         be_sched_fix_flags(irg, &amd64_reg_classes[CLASS_amd64_flags], NULL, NULL);
 137 }
 138
 139 static void transform_Reload(ir_node *node)
 140 {
 141         ir_graph  *irg    = get_irn_irg(node);
 142         ir_node   *block  = get_nodes_block(node);
 143         dbg_info  *dbgi   = get_irn_dbg_info(node);
 144         ir_node   *ptr    = get_irg_frame(irg);
 145         ir_node   *mem    = get_irn_n(node, n_be_Reload_mem);
 146         ir_mode   *mode   = get_irn_mode(node);
 147         ir_entity *entity = be_get_frame_entity(node);
 148         const arch_register_t *reg;
 149         ir_node   *proj;
 150         ir_node   *load;
 151
 152         ir_node  *sched_point = sched_prev(node);
 153
 154         load = new_bd_amd64_Load(dbgi, block, ptr, mem, entity);
 155         sched_add_after(sched_point, load);
 156         sched_remove(node);
 157
 158         proj = new_rd_Proj(dbgi, load, mode, pn_amd64_Load_res);
 159
 160         reg = arch_get_irn_register(node);
 161         arch_set_irn_register(proj, reg);
 162
 163         exchange(node, proj);
 164 }
 165
 166 static void transform_Spill(ir_node *node)
 167 {
 168         ir_graph  *irg    = get_irn_irg(node);
 169         ir_node   *block  = get_nodes_block(node);
 170         dbg_info  *dbgi   = get_irn_dbg_info(node);
 171         ir_node   *ptr    = get_irg_frame(irg);
 172         ir_node   *mem    = get_irg_no_mem(irg);
 173         ir_node   *val    = get_irn_n(node, n_be_Spill_val);
 174         //ir_mode   *mode   = get_irn_mode(val);
 175         ir_entity *entity = be_get_frame_entity(node);
 176         ir_node   *sched_point;
 177         ir_node   *store;
 178
 179         sched_point = sched_prev(node);
 180         store = new_bd_amd64_Store(dbgi, block, ptr, val, mem, entity);
 181
 182         sched_remove(node);
 183         sched_add_after(sched_point, store);
 184
 185         exchange(node, store);
 186 }
 187
 188 static void amd64_after_ra_walker(ir_node *block, void *data)
 189 {
 190         ir_node *node, *prev;
 191         (void) data;
 192
 193         for (node = sched_last(block); !sched_is_begin(node); node = prev) {
 194                 prev = sched_prev(node);
 195
 196                 if (be_is_Reload(node)) {
 197                         transform_Reload(node);
 198                 } else if (be_is_Spill(node)) {
 199                         transform_Spill(node);
 200                 }
 201         }
 202 }
 203
 204 static void amd64_set_frame_entity(ir_node *node, ir_entity *entity)
 205 {
 206         assert(be_is_Reload(node) || be_is_Spill(node));
 207         be_node_set_frame_entity(node, entity);
 208 }
 209
 210 /**
 211  * Collects nodes that need frame entities assigned.
 212  */
 213 static void amd64_collect_frame_entity_nodes(ir_node *node, void *data)
 214 {
 215         if (be_is_Reload(node) && be_get_frame_entity(node) == NULL) {
 216                 be_fec_env_t  *env   = (be_fec_env_t*)data;
 217                 const ir_mode *mode  = get_irn_mode(node);
 218                 int            align = get_mode_size_bytes(mode);
 219                 be_node_needs_frame_entity(env, node, mode, align);
 220         }
 221 }
 222
 223 /**
 224  * Called immediatly before emit phase.
 225  */
 226 static void amd64_finish_irg(ir_graph *irg)
 227 {
 228         be_stack_layout_t *stack_layout = be_get_irg_stack_layout(irg);
 229         bool               at_begin     = stack_layout->sp_relative ? true : false;
 230         be_fec_env_t      *fec_env      = be_new_frame_entity_coalescer(irg);
 231
 232         /* create and coalesce frame entities */
 233         irg_walk_graph(irg, NULL, amd64_collect_frame_entity_nodes, fec_env);
 234         be_assign_entities(fec_env, amd64_set_frame_entity, at_begin);
 235         be_free_frame_entity_coalescer(fec_env);
 236
 237         irg_block_walk_graph(irg, NULL, amd64_after_ra_walker, NULL);
 238
 239         /* fix stack entity offsets */
 240         be_abi_fix_stack_nodes(irg);
 241         be_abi_fix_stack_bias(irg);
 242 }
 243
 244 /**
 245  * Initializes the code generator.
 246  */
 247 static void amd64_init_graph(ir_graph *irg)
 248 {
 249         struct obstack   *obst     = be_get_be_obst(irg);
 250         amd64_irg_data_t *irg_data = OALLOCZ(obst, amd64_irg_data_t);
 251         irg_data->dump = (be_options.dump_flags & DUMP_BE) ? 1 : 0;
 252
 253         be_birg_from_irg(irg)->isa_link = irg_data;
 254 }
 255
 256 extern const arch_isa_if_t amd64_isa_if;
 257 static amd64_isa_t amd64_isa_template = {
 258         {
 259                 &amd64_isa_if,             /* isa interface implementation */
 260                 N_AMD64_REGISTERS,
 261                 amd64_registers,
 262                 N_AMD64_CLASSES,
 263                 amd64_reg_classes,
 264                 &amd64_registers[REG_RSP],  /* stack pointer register */
 265                 &amd64_registers[REG_RBP],  /* base pointer register */
 266                 &amd64_reg_classes[CLASS_amd64_gp],  /* link pointer register class */
 267                 3,                           /* power of two stack alignment for calls, 2^2 == 4 */
 268                 NULL,                        /* main environment */
 269                 7,                           /* costs for a spill instruction */
 270                 5,                           /* costs for a reload instruction */
 271                 false,                       /* no custom abi handling */
 272         },
 273 };
 274
 275 static void amd64_init(void)
 276 {
 277         amd64_register_init();
 278         amd64_create_opcodes(&amd64_irn_ops);
 279 }
 280
 281 static void amd64_finish(void)
 282 {
 283         amd64_free_opcodes();
 284 }
 285
 286 static arch_env_t *amd64_begin_codegeneration(const be_main_env_t *env)
 287 {
 288         amd64_isa_t *isa = XMALLOC(amd64_isa_t);
 289         *isa = amd64_isa_template;
 290
 291         be_emit_init(env->file_handle);
 292         be_gas_begin_compilation_unit(env);
 293
 294         return &isa->base;
 295 }
 296
 297 /**
 298  * Closes the output file and frees the ISA structure.
 299  */
 300 static void amd64_end_codegeneration(void *self)
 301 {
 302         amd64_isa_t *isa = (amd64_isa_t*)self;
 303
 304         /* emit now all global declarations */
 305         be_gas_end_compilation_unit(isa->base.main_env);
 306
 307         be_emit_exit();
 308         free(self);
 309 }
 310
 311 /**
 312  * Get the between type for that call.
 313  * @param self The callback object.
 314  * @return The between type of for that call.
 315  */
 316 static ir_type *amd64_get_between_type(ir_graph *irg)
 317 {
 318         static ir_type *between_type = NULL;
 319         static ir_entity *old_bp_ent = NULL;
 320         (void) irg;
 321
 322         if(!between_type) {
 323                 ir_entity *ret_addr_ent;
 324                 ir_type *ret_addr_type = new_type_primitive(mode_P);
 325                 ir_type *old_bp_type   = new_type_primitive(mode_P);
 326
 327                 between_type           = new_type_class(new_id_from_str("amd64_between_type"));
 328                 old_bp_ent             = new_entity(between_type, new_id_from_str("old_bp"), old_bp_type);
 329                 ret_addr_ent           = new_entity(between_type, new_id_from_str("old_bp"), ret_addr_type);
 330
 331                 set_entity_offset(old_bp_ent, 0);
 332                 set_entity_offset(ret_addr_ent, get_type_size_bytes(old_bp_type));
 333                 set_type_size_bytes(between_type, get_type_size_bytes(old_bp_type) + get_type_size_bytes(ret_addr_type));
 334         }
 335
 336         return between_type;
 337 }
 338
 339 static const be_abi_callbacks_t amd64_abi_callbacks = {
 340         amd64_get_between_type,
 341 };
 342
 343 static const arch_register_t *gpreg_param_reg_std[] = {
 344         &amd64_registers[REG_RDI],
 345         &amd64_registers[REG_RSI],
 346         &amd64_registers[REG_RDX],
 347         &amd64_registers[REG_RCX],
 348         &amd64_registers[REG_R8],
 349         &amd64_registers[REG_R9],
 350 };
 351
 352 static const arch_register_t *amd64_get_RegParam_reg(int n)
 353 {
 354         assert(n < 6 && n >=0 && "register param > 6 requested");
 355         return gpreg_param_reg_std[n];
 356 }
 357
 358 /**
 359  * Get the ABI restrictions for procedure calls.
 360  * @param self        The this pointer.
 361  * @param method_type The type of the method (procedure) in question.
 362  * @param abi         The abi object to be modified
 363  */
 364 static void amd64_get_call_abi(ir_type *method_type, be_abi_call_t *abi)
 365 {
 366         ir_type  *tp;
 367         ir_mode  *mode;
 368         int       i, n = get_method_n_params(method_type);
 369         be_abi_call_flags_t call_flags;
 370         int no_reg = 0;
 371
 372         /* set abi flags for calls */
 373         call_flags.bits.call_has_imm = true;
 374
 375         /* set stack parameter passing style */
 376         be_abi_call_set_flags(abi, call_flags, &amd64_abi_callbacks);
 377
 378         for (i = 0; i < n; i++) {
 379                 tp   = get_method_param_type(method_type, i);
 380                 mode = get_type_mode(tp);
 381                 //d// printf ("MODE %p %p XX %d\n", mode, mode_Iu, i);
 382
 383                 if (!no_reg && i < 6 && mode_is_data (mode)) {
 384                         //d// printf("TEST%d\n", i);
 385                         be_abi_call_param_reg(abi, i, amd64_get_RegParam_reg (i),
 386                                               ABI_CONTEXT_BOTH);
 387                 /* default: all parameters on stack */
 388                 } else {
 389                         no_reg = 1;
 390                         be_abi_call_param_stack(abi, i, mode, 8, 0, 0, ABI_CONTEXT_BOTH);
 391                 }
 392         }
 393
 394         /* TODO: set correct return register */
 395         /* default: return value is in R0 resp. F0 */
 396         if (get_method_n_ress(method_type) > 0) {
 397                 tp   = get_method_res_type(method_type, 0);
 398                 mode = get_type_mode(tp);
 399
 400                 if (mode_is_float(mode))
 401                         panic("float not supported yet");
 402
 403                 be_abi_call_res_reg(abi, 0,
 404                         &amd64_registers[REG_RAX], ABI_CONTEXT_BOTH);
 405         }
 406 }
 407
 408 static void amd64_lower_for_target(void)
 409 {
 410         size_t i, n_irgs = get_irp_n_irgs();
 411
 412         /* lower compound param handling */
 413         lower_calls_with_compounds(LF_RETURN_HIDDEN);
 414
 415         for (i = 0; i < n_irgs; ++i) {
 416                 ir_graph *irg = get_irp_irg(i);
 417                 /* Turn all small CopyBs into loads/stores, and turn all bigger
 418                  * CopyBs into memcpy calls, because we cannot handle CopyB nodes
 419                  * during code generation yet.
 420                  * TODO:  Adapt this once custom CopyB handling is implemented. */
 421                 lower_CopyB(irg, 64, 65, true);
 422         }
 423 }
 424
 425 static int amd64_is_mux_allowed(ir_node *sel, ir_node *mux_false,
 426                                 ir_node *mux_true)
 427 {
 428         (void) sel;
 429         (void) mux_false;
 430         (void) mux_true;
 431         return false;
 432 }
 433
 434 /**
 435  * Returns the libFirm configuration parameter for this backend.
 436  */
 437 static const backend_params *amd64_get_backend_params(void) {
 438         static backend_params p = {
 439                 0,     /* no inline assembly */
 440                 1,     /* support Rotl nodes */
 441                 0,     /* little endian */
 442                 1,     /* modulo shift is efficient */
 443                 0,     /* non-modulo shift is not efficient */
 444                 NULL,  /* will be set later */
 445                 amd64_is_mux_allowed,  /* parameter for if conversion */
 446                 64,    /* machine size */
 447                 NULL,  /* float arithmetic mode */
 448                 NULL,  /* long long type */
 449                 NULL,  /* unsigned long long type */
 450                 NULL,  /* long double type (not supported yet) */
 451                 0,     /* no trampoline support: size 0 */
 452                 0,     /* no trampoline support: align 0 */
 453                 NULL,  /* no trampoline support: no trampoline builder */
 454                 8      /* alignment of stack parameter: typically 4 (32bit) or 8 (64bit) */
 455         };
 456         return &p;
 457 }
 458
 459 static asm_constraint_flags_t amd64_parse_asm_constraint(const char **c)
 460 {
 461         (void) c;
 462         return ASM_CONSTRAINT_FLAG_INVALID;
 463 }
 464
 465 static int amd64_is_valid_clobber(const char *clobber)
 466 {
 467         (void) clobber;
 468         return 0;
 469 }
 470
 471 static int amd64_register_saved_by(const arch_register_t *reg, int callee)
 472 {
 473         if (callee) {
 474                 /* check for callee saved */
 475                 if (reg->reg_class == &amd64_reg_classes[CLASS_amd64_gp]) {
 476                         switch (reg->index) {
 477                         case REG_GP_RBX:
 478                         case REG_GP_RBP:
 479                         case REG_GP_R12:
 480                         case REG_GP_R13:
 481                         case REG_GP_R14:
 482                         case REG_GP_R15:
 483                                 return 1;
 484                         default:
 485                                 return 0;
 486                         }
 487                 }
 488         } else {
 489                 /* check for caller saved */
 490                 if (reg->reg_class == &amd64_reg_classes[CLASS_amd64_gp]) {
 491                         switch (reg->index) {
 492                         case REG_GP_RAX:
 493                         case REG_GP_RCX:
 494                         case REG_GP_RDX:
 495                         case REG_GP_RSI:
 496                         case REG_GP_RDI:
 497                         case REG_GP_R8:
 498                         case REG_GP_R9:
 499                         case REG_GP_R10:
 500                         case REG_GP_R11:
 501                                 return 1;
 502                         default:
 503                                 return 0;
 504                         }
 505                 }
 506         }
 507         return 0;
 508 }
 509
 510 const arch_isa_if_t amd64_isa_if = {
 511         amd64_init,
 512         amd64_finish,
 513     amd64_get_backend_params,
 514         amd64_lower_for_target,
 515         amd64_parse_asm_constraint,
 516         amd64_is_valid_clobber,
 517
 518         amd64_begin_codegeneration,
 519         amd64_end_codegeneration,
 520         amd64_init_graph,
 521         amd64_get_call_abi,
 522         NULL,              /* mark remat */
 523         NULL,              /* get_pic_base */
 524         be_new_spill,
 525         be_new_reload,
 526         amd64_register_saved_by,
 527
 528         NULL,              /* handle intrinsics */
 529         NULL,              /* before_abi */
 530         amd64_prepare_graph,
 531         amd64_before_ra,
 532         amd64_finish_irg,
 533         amd64_gen_routine,
 534 };
 535
 536 BE_REGISTER_MODULE_CONSTRUCTOR(be_init_arch_amd64)
 537 void be_init_arch_amd64(void)
 538 {
 539         be_register_isa_if("amd64", &amd64_isa_if);
 540         FIRM_DBG_REGISTER(dbg, "firm.be.amd64.cg");
 541         amd64_init_transform();
 542 }