nsz Git - libfirm/blob - ir/be/amd64/amd64_transform.c

   1 /*
   2  * Copyright (C) 1995-2008 University of Karlsruhe.  All right reserved.
   3  *
   4  * This file is part of libFirm.
   5  *
   6  * This file may be distributed and/or modified under the terms of the
   7  * GNU General Public License version 2 as published by the Free Software
   8  * Foundation and appearing in the file LICENSE.GPL included in the
   9  * packaging of this file.
  10  *
  11  * Licensees holding valid libFirm Professional Edition licenses may use
  12  * this file in accordance with the libFirm Commercial License.
  13  * Agreement provided with the Software.
  14  *
  15  * This file is provided AS IS with NO WARRANTY OF ANY KIND, INCLUDING THE
  16  * WARRANTY OF DESIGN, MERCHANTABILITY AND FITNESS FOR A PARTICULAR
  17  * PURPOSE.
  18  */
  19
  20 /**
  21  * @file
  22  * @brief   code selection (transform FIRM into amd64 FIRM)
  23  * @version $Id: amd64_transform.c 26673 2009-10-01 16:43:13Z matze $
  24  */
  25 #include "config.h"
  26
  27 #include "irnode_t.h"
  28 #include "irgraph_t.h"
  29 #include "irmode_t.h"
  30 #include "irgmod.h"
  31 #include "iredges.h"
  32 #include "irvrfy.h"
  33 #include "ircons.h"
  34 #include "iropt_t.h"
  35 #include "error.h"
  36 #include "debug.h"
  37
  38 #include "../benode.h"
  39 #include "../betranshlp.h"
  40 #include "../beutil.h"
  41 #include "bearch_amd64_t.h"
  42
  43 #include "amd64_nodes_attr.h"
  44 #include "amd64_transform.h"
  45 #include "amd64_new_nodes.h"
  46
  47 #include "gen_amd64_regalloc_if.h"
  48
  49 DEBUG_ONLY(static firm_dbg_module_t *dbg = NULL;)
  50
  51 /** holds the current code generator during transformation */
  52 static amd64_code_gen_t *env_cg;
  53
  54 ///* its enough to have those once */
  55 //static ir_node *nomem, *noreg_GP;
  56
  57 /* Some support functions: */
  58
  59 static inline int mode_needs_gp_reg(ir_mode *mode)
  60 {
  61         return mode_is_int(mode) || mode_is_reference(mode);
  62 }
  63
  64 /**
  65  * Create a DAG constructing a given Const.
  66  *
  67  * @param irn  a Firm const
  68  */
  69 static ir_node *create_const_graph(ir_node *irn, ir_node *block)
  70 {
  71         tarval  *tv    = get_Const_tarval(irn);
  72         ir_mode *mode  = get_tarval_mode(tv);
  73         dbg_info *dbgi = get_irn_dbg_info(irn);
  74         unsigned value;
  75
  76         if (mode_is_reference(mode)) {
  77                 /* AMD64 is 64bit, so we can safely convert a reference tarval into Iu */
  78                 assert(get_mode_size_bits(mode) == get_mode_size_bits(mode_Iu));
  79                 tv = tarval_convert_to(tv, mode_Iu);
  80         }
  81
  82         value = get_tarval_long(tv);
  83         //d// printf ("TEST GENERATE %d\n", value);
  84
  85         return new_bd_amd64_Immediate(dbgi, block, value);
  86 }
  87
  88 /* Op transformers: */
  89
  90 /**
  91  * Transforms a Const node.
  92  *
  93  * @return The transformed AMD64 node.
  94  */
  95 static ir_node *gen_Const(ir_node *node) {
  96         ir_node  *block = be_transform_node(get_nodes_block(node));
  97         ir_mode  *mode  = get_irn_mode(node);
  98         ir_node *res = create_const_graph(node, block);
  99         (void) mode;
 100
 101         be_dep_on_frame(res);
 102
 103         return res;
 104 }
 105
 106 /**
 107  * Transforms a SymConst node.
 108  *
 109  * @return The transformed ARM node.
 110  */
 111 static ir_node *gen_SymConst(ir_node *node)
 112 {
 113         ir_node   *block  = be_transform_node(get_nodes_block(node));
 114         ir_entity *entity = get_SymConst_entity(node);
 115         dbg_info  *dbgi   = get_irn_dbg_info(node);
 116         ir_node   *new_node;
 117
 118         new_node = new_bd_amd64_SymConst(dbgi, block, entity);
 119         be_dep_on_frame(new_node);
 120         return new_node;
 121 }
 122
 123 /**
 124  * Transforms an Add node.
 125  *
 126  * @return The transformed AMD64 node.
 127  */
 128 static ir_node *gen_Add(ir_node *node) {
 129         ir_node  *block = be_transform_node(get_nodes_block(node));
 130         /* ir_mode  *mode  = get_irn_mode(node); */
 131         ir_node  *op1   = get_Add_left(node);
 132         ir_node  *op2   = get_Add_right(node);
 133         dbg_info *dbgi  = get_irn_dbg_info(node);
 134         ir_node  *new_op1 = be_transform_node(op1);
 135         ir_node  *new_op2 = be_transform_node(op2);
 136
 137         ir_node *res = new_bd_amd64_Add(dbgi, block, new_op1, new_op2);
 138         be_dep_on_frame (res);
 139         return res;
 140 }
 141
 142 static ir_node *gen_Jmp(ir_node *node)
 143 {
 144         ir_node  *block     = get_nodes_block(node);
 145         ir_node  *new_block = be_transform_node(block);
 146         dbg_info *dbgi      = get_irn_dbg_info(node);
 147
 148         return new_bd_amd64_Jmp(dbgi, new_block);
 149 }
 150
 151 static ir_node *gen_be_Call(ir_node *node)
 152 {
 153         ir_node *res = be_duplicate_node(node);
 154         arch_irn_add_flags(res, arch_irn_flags_modify_flags);
 155
 156         return res;
 157 }
 158
 159 static ir_node *gen_Cmp(ir_node *node)
 160 {
 161         ir_node  *block    = be_transform_node(get_nodes_block(node));
 162         ir_node  *op1      = get_Cmp_left(node);
 163         ir_node  *op2      = get_Cmp_right(node);
 164         ir_mode  *cmp_mode = get_irn_mode(op1);
 165         dbg_info *dbgi     = get_irn_dbg_info(node);
 166         ir_node  *new_op1;
 167         ir_node  *new_op2;
 168         bool      is_unsigned;
 169
 170         if (mode_is_float(cmp_mode)) {
 171                 panic("Floating point not implemented yet (in gen_Cmp)!");
 172         }
 173
 174         assert(get_irn_mode(op2) == cmp_mode);
 175         is_unsigned = !mode_is_signed(cmp_mode);
 176
 177         new_op1 = be_transform_node(op1);
 178 //      new_op1 = gen_extension(dbgi, block, new_op1, cmp_mode);
 179         new_op2 = be_transform_node(op2);
 180 //      new_op2 = gen_extension(dbgi, block, new_op2, cmp_mode);
 181         return new_bd_amd64_Cmp(dbgi, block, new_op1, new_op2, false,
 182                                 is_unsigned);
 183 }
 184
 185 /**
 186  * Transforms a Cond.
 187  *
 188  * @return the created ARM Cond node
 189  */
 190 static ir_node *gen_Cond(ir_node *node)
 191 {
 192         ir_node  *selector = get_Cond_selector(node);
 193         ir_mode  *mode     = get_irn_mode(selector);
 194         ir_node  *block;
 195         ir_node  *flag_node;
 196         dbg_info *dbgi;
 197
 198         if (mode != mode_b) {
 199                 panic ("create_Switch not implemented yet!");
 200                 // return gen_SwitchJmp(node);
 201         }
 202         assert(is_Proj(selector));
 203
 204         block     = be_transform_node(get_nodes_block(node));
 205         dbgi      = get_irn_dbg_info(node);
 206         flag_node = be_transform_node(get_Proj_pred(selector));
 207
 208         return new_bd_amd64_Jcc(dbgi, block, flag_node, get_Proj_proj(selector));
 209 }
 210
 211 ///**
 212 // * Create an And that will zero out upper bits.
 213 // *
 214 // * @param dbgi     debug info
 215 // * @param block    the basic block
 216 // * @param op       the original node
 217 // * param src_bits  number of lower bits that will remain
 218 // */
 219 //static ir_node *gen_zero_extension(dbg_info *dbgi, ir_node *block, ir_node *op,
 220 //                                   int src_bits)
 221 //{
 222 //      if (src_bits == 8) {
 223 //              return new_bd_arm_And_imm(dbgi, block, op, 0xFF, 0);
 224 //      } else if (src_bits == 16) {
 225 //              ir_node *lshift = new_bd_arm_Mov_reg_shift_imm(dbgi, block, op, ARM_SHF_LSL_IMM, 16);
 226 //              ir_node *rshift = new_bd_arm_Mov_reg_shift_imm(dbgi, block, lshift, ARM_SHF_LSR_IMM, 16);
 227 //              return rshift;
 228 //      } else {
 229 //              panic("zero extension only supported for 8 and 16 bits");
 230 //      }
 231 //}
 232 //
 233 ///**
 234 // * Generate code for a sign extension.
 235 // */
 236 //static ir_node *gen_sign_extension(dbg_info *dbgi, ir_node *block, ir_node *op,
 237 //                                   int src_bits)
 238 //{
 239 //      int shift_width = 32 - src_bits;
 240 //      ir_node *lshift_node = new_bd_arm_Mov_reg_shift_imm(dbgi, block, op, ARM_SHF_LSL_IMM, shift_width);
 241 //      ir_node *rshift_node = new_bd_arm_Mov_reg_shift_imm(dbgi, block, lshift_node, ARM_SHF_ASR_IMM, shift_width);
 242 //      return rshift_node;
 243 //}
 244 //
 245 //static ir_node *gen_extension(dbg_info *dbgi, ir_node *block, ir_node *op,
 246 //                              ir_mode *orig_mode)
 247 //{
 248 //      int bits = get_mode_size_bits(orig_mode);
 249 //      if (bits == 32)
 250 //              return op;
 251 //
 252 //      if (mode_is_signed(orig_mode)) {
 253 //              return gen_sign_extension(dbgi, block, op, bits);
 254 //      } else {
 255 //              return gen_zero_extension(dbgi, block, op, bits);
 256 //      }
 257 //}
 258 //
 259 ///**
 260 // * returns true if it is assured, that the upper bits of a node are "clean"
 261 // * which means for a 16 or 8 bit value, that the upper bits in the register
 262 // * are 0 for unsigned and a copy of the last significant bit for signed
 263 // * numbers.
 264 // */
 265 //static bool upper_bits_clean(ir_node *transformed_node, ir_mode *mode)
 266 //{
 267 //      (void) transformed_node;
 268 //      (void) mode;
 269 //      /* TODO */
 270 //      return false;
 271 //}
 272
 273 /**
 274  * Change some phi modes
 275  */
 276 static ir_node *gen_Phi(ir_node *node)
 277 {
 278         const arch_register_req_t *req;
 279         ir_node  *block = be_transform_node(get_nodes_block(node));
 280         ir_graph *irg   = current_ir_graph;
 281         dbg_info *dbgi  = get_irn_dbg_info(node);
 282         ir_mode  *mode  = get_irn_mode(node);
 283         ir_node  *phi;
 284
 285         if (mode_needs_gp_reg(mode)) {
 286                 /* all integer operations are on 32bit registers now */
 287                 mode = mode_Iu;
 288                 req  = amd64_reg_classes[CLASS_amd64_gp].class_req;
 289         } else {
 290                 req = arch_no_register_req;
 291         }
 292
 293         /* phi nodes allow loops, so we use the old arguments for now
 294          * and fix this later */
 295         phi = new_ir_node(dbgi, irg, block, op_Phi, mode, get_irn_arity(node),
 296                           get_irn_in(node) + 1);
 297         copy_node_attr(irg, node, phi);
 298         be_duplicate_deps(node, phi);
 299
 300         arch_set_out_register_req(phi, 0, req);
 301
 302         be_enqueue_preds(node);
 303
 304         return phi;
 305 }
 306
 307
 308
 309 /**
 310  * Transforms a Conv node.
 311  *
 312  * @return The created ia32 Conv node
 313  */
 314 static ir_node *gen_Conv(ir_node *node)
 315 {
 316         ir_node  *block    = be_transform_node(get_nodes_block(node));
 317         ir_node  *op       = get_Conv_op(node);
 318         ir_node  *new_op   = be_transform_node(op);
 319         ir_mode  *src_mode = get_irn_mode(op);
 320         ir_mode  *dst_mode = get_irn_mode(node);
 321         dbg_info *dbgi     = get_irn_dbg_info(node);
 322
 323         if (src_mode == dst_mode)
 324                 return new_op;
 325
 326         if (mode_is_float(src_mode) || mode_is_float(dst_mode)) {
 327                 panic("float not supported yet");
 328         } else { /* complete in gp registers */
 329                 int src_bits = get_mode_size_bits(src_mode);
 330                 int dst_bits = get_mode_size_bits(dst_mode);
 331                 int min_bits;
 332                 ir_mode *min_mode;
 333
 334                 if (src_bits == dst_bits) {
 335                         /* kill unneccessary conv */
 336                         return new_op;
 337                 }
 338
 339                 if (src_bits < dst_bits) {
 340                         min_bits = src_bits;
 341                         min_mode = src_mode;
 342                 } else {
 343                         min_bits = dst_bits;
 344                         min_mode = dst_mode;
 345                 }
 346
 347                 return new_bd_amd64_Conv(dbgi, block, new_op, min_mode);
 348
 349                 //if (upper_bits_clean(new_op, min_mode)) {
 350                 //      return new_op;
 351                 //}
 352
 353                 //if (mode_is_signed(min_mode)) {
 354                 //      return gen_sign_extension(dbg, block, new_op, min_bits);
 355                 //} else {
 356                 //      return gen_zero_extension(dbg, block, new_op, min_bits);
 357                 //}
 358         }
 359 }
 360
 361 /**
 362  * Transforms a Load.
 363  *
 364  * @return the created AMD64 Load node
 365  */
 366 static ir_node *gen_Load(ir_node *node)
 367 {
 368         ir_node  *block    = be_transform_node(get_nodes_block(node));
 369         ir_node  *ptr      = get_Load_ptr(node);
 370         ir_node  *new_ptr  = be_transform_node(ptr);
 371         ir_node  *mem      = get_Load_mem(node);
 372         ir_node  *new_mem  = be_transform_node(mem);
 373         ir_mode  *mode     = get_Load_mode(node);
 374         dbg_info *dbgi     = get_irn_dbg_info(node);
 375         ir_node  *new_load = NULL;
 376
 377         if (mode_is_float(mode)) {
 378                 panic("Float not supported yet");
 379         } else {
 380                 assert(mode_is_data(mode) && "unsupported mode for Load");
 381                 new_load = new_bd_amd64_Load(dbgi, block, new_ptr, new_mem);
 382         }
 383         set_irn_pinned(new_load, get_irn_pinned(node));
 384
 385         /* check for special case: the loaded value might not be used */
 386 //      if (be_get_Proj_for_pn(node, pn_Load_res) == NULL) {
 387 //              /* add a result proj and a Keep to produce a pseudo use */
 388 //              ir_node *proj = new_r_Proj(new_load, mode_Iu, pn_amd64_Load_res);
 389 //              be_new_Keep(block, 1, &proj);
 390 //      }
 391
 392         return new_load;
 393 }
 394
 395 /**
 396  * Transform a Proj from a Load.
 397  */
 398 static ir_node *gen_Proj_Load(ir_node *node)
 399 {
 400         ir_node  *load     = get_Proj_pred(node);
 401         ir_node  *new_load = be_transform_node(load);
 402         dbg_info *dbgi     = get_irn_dbg_info(node);
 403         long     proj      = get_Proj_proj(node);
 404
 405         /* renumber the proj */
 406         switch (get_amd64_irn_opcode(new_load)) {
 407                 case iro_amd64_Load:
 408                         /* handle all gp loads equal: they have the same proj numbers. */
 409                         if (proj == pn_Load_res) {
 410                                 return new_rd_Proj(dbgi, new_load, mode_Iu, pn_amd64_Load_res);
 411                         } else if (proj == pn_Load_M) {
 412                                 return new_rd_Proj(dbgi, new_load, mode_M, pn_amd64_Load_M);
 413                         }
 414                 break;
 415         /*
 416                 case iro_sparc_fpaLoad:
 417                         panic("FP not implemented yet");
 418                 break;
 419         */
 420                 default:
 421                         panic("Unsupported Proj from Load");
 422         }
 423
 424     return be_duplicate_node(node);
 425 }
 426
 427 /**
 428  * Transform a Proj node.
 429  */
 430 static ir_node *gen_Proj(ir_node *node)
 431 {
 432         ir_graph *irg  = current_ir_graph;
 433         dbg_info *dbgi = get_irn_dbg_info(node);
 434         ir_node  *pred = get_Proj_pred(node);
 435         long     proj  = get_Proj_proj(node);
 436
 437         (void) irg;
 438     (void) dbgi;
 439
 440         if (is_Store(pred)) {
 441                 if (proj == pn_Store_M) {
 442                         return be_transform_node(pred);
 443                 } else {
 444                         panic("Unsupported Proj from Store");
 445                 }
 446         } else if (is_Load(pred)) {
 447                 return gen_Proj_Load(node);
 448 //      } else if (be_is_SubSP(pred)) {
 449 //              //panic("gen_Proj not implemented for SubSP");
 450 //              return gen_Proj_be_SubSP(node);
 451 //      } else if (be_is_AddSP(pred)) {
 452 //              //panic("gen_Proj not implemented for AddSP");
 453 //              return gen_Proj_be_AddSP(node);
 454 //      } else if (is_Cmp(pred)) {
 455 //              //panic("gen_Proj not implemented for Cmp");
 456 //              return gen_Proj_Cmp(node);
 457 //      } else if (is_Div(pred)) {
 458 //              return gen_Proj_Div(node);
 459         } else if (is_Start(pred)) {
 460 //      /*
 461 //              if (proj == pn_Start_X_initial_exec) {
 462 //                      ir_node *block = get_nodes_block(pred);
 463 //                      ir_node *jump;
 464 //
 465 //                      // we exchange the ProjX with a jump
 466 //                      block = be_transform_node(block);
 467 //                      jump  = new_rd_Jmp(dbgi, block);
 468 //                      return jump;
 469 //              }
 470 //
 471 //              if (node == get_irg_anchor(irg, anchor_tls)) {
 472 //                      return gen_Proj_tls(node);
 473 //              }
 474 //      */
 475 //      } else {
 476 //              ir_node *new_pred = be_transform_node(pred);
 477 //              ir_mode *mode     = get_irn_mode(node);
 478 //              if (mode_needs_gp_reg(mode)) {
 479 //                      ir_node *new_proj = new_r_Proj(new_pred, mode_Iu, get_Proj_proj(node));
 480 //                      new_proj->node_nr = node->node_nr;
 481 //                      return new_proj;
 482 //              }
 483         }
 484
 485     return be_duplicate_node(node);
 486 }
 487
 488 /**
 489  * Transforms a FrameAddr into an AMD64 Add.
 490  */
 491 static ir_node *gen_be_FrameAddr(ir_node *node)
 492 {
 493         ir_node   *block  = be_transform_node(get_nodes_block(node));
 494         ir_entity *ent    = be_get_frame_entity(node);
 495         ir_node   *fp     = be_get_FrameAddr_frame(node);
 496         ir_node   *new_fp = be_transform_node(fp);
 497         dbg_info  *dbgi   = get_irn_dbg_info(node);
 498         ir_node   *new_node;
 499
 500         new_node = new_bd_amd64_FrameAddr(dbgi, block, new_fp, ent);
 501         return new_node;
 502 }
 503
 504 /* Boilerplate code for transformation: */
 505
 506 static void amd64_pretransform_node(void)
 507 {
 508         amd64_code_gen_t *cg = env_cg;
 509         (void) cg;
 510
 511 //      nomem = get_irg_no_mem(current_ir_graph);
 512 }
 513
 514 static void set_transformer(ir_op *op, be_transform_func amd64_transform_func)
 515 {
 516         op->ops.generic = (op_func)amd64_transform_func;
 517 }
 518
 519 static void amd64_register_transformers(void)
 520 {
 521         clear_irp_opcodes_generic_func();
 522
 523         set_transformer(op_Const,        gen_Const);
 524         set_transformer(op_SymConst,     gen_SymConst);
 525         set_transformer(op_Add,          gen_Add);
 526         set_transformer(op_be_Call,      gen_be_Call);
 527         set_transformer(op_be_FrameAddr, gen_be_FrameAddr);
 528         set_transformer(op_Conv,         gen_Conv);
 529         set_transformer(op_Jmp,          gen_Jmp);
 530         set_transformer(op_Cmp,          gen_Cmp);
 531         set_transformer(op_Cond,         gen_Cond);
 532         set_transformer(op_Phi,          gen_Phi);
 533         set_transformer(op_Load,         gen_Load);
 534         set_transformer(op_Proj,         gen_Proj);
 535 }
 536
 537
 538 void amd64_transform_graph(amd64_code_gen_t *cg)
 539 {
 540         amd64_register_transformers();
 541         env_cg = cg;
 542         be_transform_graph(cg->irg, amd64_pretransform_node);
 543 }
 544
 545 void amd64_init_transform(void)
 546 {
 547         FIRM_DBG_REGISTER(dbg, "firm.be.amd64.transform");
 548 }