nsz Git - libfirm/blob - ir/be/amd64/amd64_transform.c

   1 /*
   2  * Copyright (C) 1995-2008 University of Karlsruhe.  All right reserved.
   3  *
   4  * This file is part of libFirm.
   5  *
   6  * This file may be distributed and/or modified under the terms of the
   7  * GNU General Public License version 2 as published by the Free Software
   8  * Foundation and appearing in the file LICENSE.GPL included in the
   9  * packaging of this file.
  10  *
  11  * Licensees holding valid libFirm Professional Edition licenses may use
  12  * this file in accordance with the libFirm Commercial License.
  13  * Agreement provided with the Software.
  14  *
  15  * This file is provided AS IS with NO WARRANTY OF ANY KIND, INCLUDING THE
  16  * WARRANTY OF DESIGN, MERCHANTABILITY AND FITNESS FOR A PARTICULAR
  17  * PURPOSE.
  18  */
  19
  20 /**
  21  * @file
  22  * @brief   code selection (transform FIRM into amd64 FIRM)
  23  * @version $Id: amd64_transform.c 26673 2009-10-01 16:43:13Z matze $
  24  */
  25 #include "config.h"
  26
  27 #include "irnode_t.h"
  28 #include "irgraph_t.h"
  29 #include "irmode_t.h"
  30 #include "irgmod.h"
  31 #include "iredges.h"
  32 #include "ircons.h"
  33 #include "iropt_t.h"
  34 #include "error.h"
  35 #include "debug.h"
  36
  37 #include "../benode.h"
  38 #include "../betranshlp.h"
  39 #include "../beutil.h"
  40 #include "bearch_amd64_t.h"
  41
  42 #include "amd64_nodes_attr.h"
  43 #include "amd64_transform.h"
  44 #include "amd64_new_nodes.h"
  45
  46 #include "gen_amd64_regalloc_if.h"
  47
  48 DEBUG_ONLY(static firm_dbg_module_t *dbg = NULL;)
  49
  50 /* Some support functions: */
  51
  52 static inline int mode_needs_gp_reg(ir_mode *mode)
  53 {
  54         return mode_is_int(mode) || mode_is_reference(mode);
  55 }
  56
  57 /**
  58  * Create a DAG constructing a given Const.
  59  *
  60  * @param irn  a Firm const
  61  */
  62 static ir_node *create_const_graph(ir_node *irn, ir_node *block)
  63 {
  64         tarval  *tv    = get_Const_tarval(irn);
  65         ir_mode *mode  = get_tarval_mode(tv);
  66         dbg_info *dbgi = get_irn_dbg_info(irn);
  67         unsigned value;
  68
  69         if (mode_is_reference(mode)) {
  70                 /* AMD64 is 64bit, so we can safely convert a reference tarval into Iu */
  71                 assert(get_mode_size_bits(mode) == get_mode_size_bits(mode_Lu));
  72                 tv = tarval_convert_to(tv, mode_Lu);
  73         }
  74
  75         value = get_tarval_long(tv);
  76         //d// printf ("TEST GENERATE %d\n", value);
  77
  78         return new_bd_amd64_Immediate(dbgi, block, value);
  79 }
  80
  81 /* Op transformers: */
  82
  83 /**
  84  * Transforms a Const node.
  85  *
  86  * @return The transformed AMD64 node.
  87  */
  88 static ir_node *gen_Const(ir_node *node) {
  89         ir_node  *block = be_transform_node(get_nodes_block(node));
  90         ir_mode  *mode  = get_irn_mode(node);
  91         ir_node *res = create_const_graph(node, block);
  92         (void) mode;
  93
  94         be_dep_on_frame(res);
  95
  96         return res;
  97 }
  98
  99 /**
 100  * Transforms a SymConst node.
 101  *
 102  * @return The transformed ARM node.
 103  */
 104 static ir_node *gen_SymConst(ir_node *node)
 105 {
 106         ir_node   *block  = be_transform_node(get_nodes_block(node));
 107         ir_entity *entity = get_SymConst_entity(node);
 108         dbg_info  *dbgi   = get_irn_dbg_info(node);
 109         ir_node   *new_node;
 110
 111         new_node = new_bd_amd64_SymConst(dbgi, block, entity);
 112         be_dep_on_frame(new_node);
 113         return new_node;
 114 }
 115
 116 /**
 117  * Transforms an Add node.
 118  *
 119  * @return The transformed AMD64 node.
 120  */
 121 static ir_node *gen_Add(ir_node *node) {
 122         ir_node  *block = be_transform_node(get_nodes_block(node));
 123         /* ir_mode  *mode  = get_irn_mode(node); */
 124         ir_node  *op1   = get_Add_left(node);
 125         ir_node  *op2   = get_Add_right(node);
 126         dbg_info *dbgi  = get_irn_dbg_info(node);
 127         ir_node  *new_op1 = be_transform_node(op1);
 128         ir_node  *new_op2 = be_transform_node(op2);
 129
 130         ir_node *res = new_bd_amd64_Add(dbgi, block, new_op1, new_op2);
 131         be_dep_on_frame (res);
 132         return res;
 133 }
 134
 135 /**
 136  * Transforms an Sub node.
 137  *
 138  * @return The transformed AMD64 node.
 139  */
 140 static ir_node *gen_Sub(ir_node *node) {
 141         ir_node  *block = be_transform_node(get_nodes_block(node));
 142         /* ir_mode  *mode  = get_irn_mode(node); */
 143         ir_node  *op1   = get_Sub_left(node);
 144         ir_node  *op2   = get_Sub_right(node);
 145         dbg_info *dbgi  = get_irn_dbg_info(node);
 146         ir_node  *new_op1 = be_transform_node(op1);
 147         ir_node  *new_op2 = be_transform_node(op2);
 148
 149         ir_node *res = new_bd_amd64_Sub(dbgi, block, new_op1, new_op2);
 150         be_dep_on_frame (res);
 151         return res;
 152 }
 153
 154 static ir_node *gen_Mul(ir_node *node) {
 155         ir_node  *block = be_transform_node(get_nodes_block(node));
 156         /* ir_mode  *mode  = get_irn_mode(node); */
 157         ir_node  *op1   = get_Mul_left(node);
 158         ir_node  *op2   = get_Mul_right(node);
 159         dbg_info *dbgi  = get_irn_dbg_info(node);
 160         ir_node  *new_op1 = be_transform_node(op1);
 161         ir_node  *new_op2 = be_transform_node(op2);
 162
 163         ir_node *res = new_bd_amd64_Mul(dbgi, block, new_op1, new_op2);
 164         be_dep_on_frame (res);
 165         return res;
 166 }
 167
 168 static ir_node *gen_Minus(ir_node *node)
 169 {
 170         ir_node  *block    = be_transform_node(get_nodes_block(node));
 171         ir_node  *val      = be_transform_node(get_Minus_op(node));
 172         dbg_info *dbgi     = get_irn_dbg_info(node);
 173
 174         return new_bd_amd64_Neg(dbgi, block, val);
 175 }
 176
 177 static ir_node *gen_Jmp(ir_node *node)
 178 {
 179         ir_node  *block     = get_nodes_block(node);
 180         ir_node  *new_block = be_transform_node(block);
 181         dbg_info *dbgi      = get_irn_dbg_info(node);
 182
 183         return new_bd_amd64_Jmp(dbgi, new_block);
 184 }
 185
 186 static ir_node *gen_be_Call(ir_node *node)
 187 {
 188         ir_node *res = be_duplicate_node(node);
 189         arch_irn_add_flags(res, arch_irn_flags_modify_flags);
 190
 191         return res;
 192 }
 193
 194 static ir_node *gen_Cmp(ir_node *node)
 195 {
 196         ir_node  *block    = be_transform_node(get_nodes_block(node));
 197         ir_node  *op1      = get_Cmp_left(node);
 198         ir_node  *op2      = get_Cmp_right(node);
 199         ir_mode  *cmp_mode = get_irn_mode(op1);
 200         dbg_info *dbgi     = get_irn_dbg_info(node);
 201         ir_node  *new_op1;
 202         ir_node  *new_op2;
 203         bool      is_unsigned;
 204
 205         if (mode_is_float(cmp_mode)) {
 206                 panic("Floating point not implemented yet (in gen_Cmp)!");
 207         }
 208
 209         assert(get_irn_mode(op2) == cmp_mode);
 210         is_unsigned = !mode_is_signed(cmp_mode);
 211
 212         new_op1 = be_transform_node(op1);
 213         /* new_op1 = gen_extension(dbgi, block, new_op1, cmp_mode); */
 214         new_op2 = be_transform_node(op2);
 215         /* new_op2 = gen_extension(dbgi, block, new_op2, cmp_mode); */
 216         return new_bd_amd64_Cmp(dbgi, block, new_op1, new_op2, false,
 217                                 is_unsigned);
 218 }
 219
 220 /**
 221  * Transforms a Cond.
 222  *
 223  * @return the created ARM Cond node
 224  */
 225 static ir_node *gen_Cond(ir_node *node)
 226 {
 227         ir_node  *selector = get_Cond_selector(node);
 228         ir_mode  *mode     = get_irn_mode(selector);
 229         ir_node  *block;
 230         ir_node  *flag_node;
 231         dbg_info *dbgi;
 232
 233         if (mode != mode_b) {
 234                 panic ("create_Switch not implemented yet!");
 235                 // return gen_SwitchJmp(node);
 236         }
 237         assert(is_Proj(selector));
 238
 239         block     = be_transform_node(get_nodes_block(node));
 240         dbgi      = get_irn_dbg_info(node);
 241         flag_node = be_transform_node(get_Proj_pred(selector));
 242
 243         return new_bd_amd64_Jcc(dbgi, block, flag_node, get_Proj_proj(selector));
 244 }
 245
 246 #if 0
 247 /**
 248  * Create an And that will zero out upper bits.
 249  *
 250  * @param dbgi     debug info
 251  * @param block    the basic block
 252  * @param op       the original node
 253  * param src_bits  number of lower bits that will remain
 254  */
 255 static ir_node *gen_zero_extension(dbg_info *dbgi, ir_node *block, ir_node *op,
 256                                    int src_bits)
 257 {
 258         if (src_bits == 8) {
 259                 return new_bd_arm_And_imm(dbgi, block, op, 0xFF, 0);
 260         } else if (src_bits == 16) {
 261                 ir_node *lshift = new_bd_arm_Mov_reg_shift_imm(dbgi, block, op, ARM_SHF_LSL_IMM, 16);
 262                 ir_node *rshift = new_bd_arm_Mov_reg_shift_imm(dbgi, block, lshift, ARM_SHF_LSR_IMM, 16);
 263                 return rshift;
 264         } else {
 265                 panic("zero extension only supported for 8 and 16 bits");
 266         }
 267 }
 268
 269 /**
 270  * Generate code for a sign extension.
 271  */
 272 static ir_node *gen_sign_extension(dbg_info *dbgi, ir_node *block, ir_node *op,
 273                                    int src_bits)
 274 {
 275         int shift_width = 32 - src_bits;
 276         ir_node *lshift_node = new_bd_arm_Mov_reg_shift_imm(dbgi, block, op, ARM_SHF_LSL_IMM, shift_width);
 277         ir_node *rshift_node = new_bd_arm_Mov_reg_shift_imm(dbgi, block, lshift_node, ARM_SHF_ASR_IMM, shift_width);
 278         return rshift_node;
 279 }
 280
 281 static ir_node *gen_extension(dbg_info *dbgi, ir_node *block, ir_node *op,
 282                               ir_mode *orig_mode)
 283 {
 284         int bits = get_mode_size_bits(orig_mode);
 285         if (bits == 32)
 286                 return op;
 287
 288         if (mode_is_signed(orig_mode)) {
 289                 return gen_sign_extension(dbgi, block, op, bits);
 290         } else {
 291                 return gen_zero_extension(dbgi, block, op, bits);
 292         }
 293 }
 294
 295 /**
 296  * returns true if it is assured, that the upper bits of a node are "clean"
 297  * which means for a 16 or 8 bit value, that the upper bits in the register
 298  * are 0 for unsigned and a copy of the last significant bit for signed
 299  * numbers.
 300  */
 301 static bool upper_bits_clean(ir_node *transformed_node, ir_mode *mode)
 302 {
 303         (void) transformed_node;
 304         (void) mode;
 305         /* TODO */
 306         return false;
 307 }
 308 #endif
 309
 310 /**
 311  * Change some phi modes
 312  */
 313 static ir_node *gen_Phi(ir_node *node)
 314 {
 315         const arch_register_req_t *req;
 316         ir_node  *block = be_transform_node(get_nodes_block(node));
 317         ir_graph *irg   = current_ir_graph;
 318         dbg_info *dbgi  = get_irn_dbg_info(node);
 319         ir_mode  *mode  = get_irn_mode(node);
 320         ir_node  *phi;
 321
 322         if (mode_needs_gp_reg(mode)) {
 323                 /* all integer operations are on 64bit registers now */
 324                 mode = mode_Lu;
 325                 req  = amd64_reg_classes[CLASS_amd64_gp].class_req;
 326         } else {
 327                 req = arch_no_register_req;
 328         }
 329
 330         /* phi nodes allow loops, so we use the old arguments for now
 331          * and fix this later */
 332         phi = new_ir_node(dbgi, irg, block, op_Phi, mode, get_irn_arity(node),
 333                           get_irn_in(node) + 1);
 334         copy_node_attr(irg, node, phi);
 335         be_duplicate_deps(node, phi);
 336
 337         arch_set_out_register_req(phi, 0, req);
 338
 339         be_enqueue_preds(node);
 340
 341         return phi;
 342 }
 343
 344
 345
 346 /**
 347  * Transforms a Conv node.
 348  *
 349  * @return The created ia32 Conv node
 350  */
 351 static ir_node *gen_Conv(ir_node *node)
 352 {
 353         ir_node  *block    = be_transform_node(get_nodes_block(node));
 354         ir_node  *op       = get_Conv_op(node);
 355         ir_node  *new_op   = be_transform_node(op);
 356         ir_mode  *src_mode = get_irn_mode(op);
 357         ir_mode  *dst_mode = get_irn_mode(node);
 358         dbg_info *dbgi     = get_irn_dbg_info(node);
 359
 360         if (src_mode == dst_mode)
 361                 return new_op;
 362
 363         if (mode_is_float(src_mode) || mode_is_float(dst_mode)) {
 364                 panic("float not supported yet");
 365         } else { /* complete in gp registers */
 366                 int src_bits = get_mode_size_bits(src_mode);
 367                 int dst_bits = get_mode_size_bits(dst_mode);
 368                 int min_bits;
 369                 ir_mode *min_mode;
 370
 371                 if (src_bits == dst_bits) {
 372                         /* kill unnecessary conv */
 373                         return new_op;
 374                 }
 375
 376                 if (src_bits < dst_bits) {
 377                         min_bits = src_bits;
 378                         min_mode = src_mode;
 379                 } else {
 380                         min_bits = dst_bits;
 381                         min_mode = dst_mode;
 382                 }
 383
 384
 385                 return new_bd_amd64_Conv(dbgi, block, new_op, min_mode);
 386
 387 #if 0
 388                 if (upper_bits_clean(new_op, min_mode)) {
 389                         return new_op;
 390                 }
 391
 392                 if (mode_is_signed(min_mode)) {
 393                         return gen_sign_extension(dbg, block, new_op, min_bits);
 394                 } else {
 395                         return gen_zero_extension(dbg, block, new_op, min_bits);
 396                 }
 397 #endif
 398         }
 399 }
 400
 401 /**
 402  * Transforms a Store.
 403  *
 404  * @return the created AMD64 Store node
 405  */
 406 static ir_node *gen_Store(ir_node *node)
 407 {
 408         ir_node  *block    = be_transform_node(get_nodes_block(node));
 409         ir_node  *ptr      = get_Store_ptr(node);
 410         ir_node  *new_ptr  = be_transform_node(ptr);
 411         ir_node  *mem      = get_Store_mem(node);
 412         ir_node  *new_mem  = be_transform_node(mem);
 413         ir_node  *val      = get_Store_value(node);
 414         ir_node  *new_val  = be_transform_node(val);
 415         ir_mode  *mode     = get_irn_mode(val);
 416         dbg_info *dbgi     = get_irn_dbg_info(node);
 417         ir_node *new_store = NULL;
 418
 419         if (mode_is_float(mode)) {
 420                 panic("Float not supported yet");
 421         } else {
 422                 assert(mode_is_data(mode) && "unsupported mode for Store");
 423                 new_store = new_bd_amd64_Store(dbgi, block, new_ptr, new_val, new_mem, 0);
 424         }
 425         set_irn_pinned(new_store, get_irn_pinned(node));
 426         return new_store;
 427 }
 428
 429 /**
 430  * Transforms a Load.
 431  *
 432  * @return the created AMD64 Load node
 433  */
 434 static ir_node *gen_Load(ir_node *node)
 435 {
 436         ir_node  *block    = be_transform_node(get_nodes_block(node));
 437         ir_node  *ptr      = get_Load_ptr(node);
 438         ir_node  *new_ptr  = be_transform_node(ptr);
 439         ir_node  *mem      = get_Load_mem(node);
 440         ir_node  *new_mem  = be_transform_node(mem);
 441         ir_mode  *mode     = get_Load_mode(node);
 442         dbg_info *dbgi     = get_irn_dbg_info(node);
 443         ir_node  *new_load = NULL;
 444
 445         if (mode_is_float(mode)) {
 446                 panic("Float not supported yet");
 447         } else {
 448                 assert(mode_is_data(mode) && "unsupported mode for Load");
 449                 new_load = new_bd_amd64_Load(dbgi, block, new_ptr, new_mem, 0);
 450         }
 451         set_irn_pinned(new_load, get_irn_pinned(node));
 452
 453 #if 0
 454         /* check for special case: the loaded value might not be used */
 455         if (be_get_Proj_for_pn(node, pn_Load_res) == NULL) {
 456                 /* add a result proj and a Keep to produce a pseudo use */
 457                 ir_node *proj = new_r_Proj(new_load, mode_Iu, pn_amd64_Load_res);
 458                 be_new_Keep(block, 1, &proj);
 459         }
 460 #endif
 461
 462         return new_load;
 463 }
 464
 465 /**
 466  * Transform a Proj from a Load.
 467  */
 468 static ir_node *gen_Proj_Load(ir_node *node)
 469 {
 470         ir_node  *load     = get_Proj_pred(node);
 471         ir_node  *new_load = be_transform_node(load);
 472         dbg_info *dbgi     = get_irn_dbg_info(node);
 473         long     proj      = get_Proj_proj(node);
 474
 475         /* renumber the proj */
 476         switch (get_amd64_irn_opcode(new_load)) {
 477                 case iro_amd64_Load:
 478                         /* handle all gp loads equal: they have the same proj numbers. */
 479                         if (proj == pn_Load_res) {
 480                                 return new_rd_Proj(dbgi, new_load, mode_Lu, pn_amd64_Load_res);
 481                         } else if (proj == pn_Load_M) {
 482                                 return new_rd_Proj(dbgi, new_load, mode_M, pn_amd64_Load_M);
 483                         }
 484                 break;
 485         /*
 486                 case iro_sparc_fpaLoad:
 487                         panic("FP not implemented yet");
 488                 break;
 489         */
 490                 default:
 491                         panic("Unsupported Proj from Load");
 492         }
 493
 494     return be_duplicate_node(node);
 495 }
 496
 497 /**
 498  * Transform a Proj node.
 499  */
 500 static ir_node *gen_Proj(ir_node *node)
 501 {
 502         ir_graph *irg  = current_ir_graph;
 503         dbg_info *dbgi = get_irn_dbg_info(node);
 504         ir_node  *pred = get_Proj_pred(node);
 505         long     proj  = get_Proj_proj(node);
 506
 507         (void) irg;
 508     (void) dbgi;
 509
 510         if (is_Store(pred)) {
 511                 if (proj == pn_Store_M) {
 512                         return be_transform_node(pred);
 513                 } else {
 514                         panic("Unsupported Proj from Store");
 515                 }
 516         } else if (is_Load(pred)) {
 517                 return gen_Proj_Load(node);
 518 #if 0
 519         } else if (be_is_SubSP(pred)) {
 520                 //panic("gen_Proj not implemented for SubSP");
 521                 return gen_Proj_be_SubSP(node);
 522         } else if (be_is_AddSP(pred)) {
 523                 //panic("gen_Proj not implemented for AddSP");
 524                 return gen_Proj_be_AddSP(node);
 525         } else if (is_Cmp(pred)) {
 526                 //panic("gen_Proj not implemented for Cmp");
 527                 return gen_Proj_Cmp(node);
 528         } else if (is_Div(pred)) {
 529                 return gen_Proj_Div(node);
 530 #endif
 531         } else if (is_Start(pred)) {
 532 #if 0
 533                 if (node == get_irg_anchor(irg, anchor_tls)) {
 534                         return gen_Proj_tls(node);
 535                 }
 536         } else {
 537                 ir_node *new_pred = be_transform_node(pred);
 538                 ir_mode *mode     = get_irn_mode(node);
 539                 if (mode_needs_gp_reg(mode)) {
 540                         ir_node *new_proj = new_r_Proj(new_pred, mode_Iu, get_Proj_proj(node));
 541                         new_proj->node_nr = node->node_nr;
 542                         return new_proj;
 543                 }
 544 #endif
 545         }
 546
 547     return be_duplicate_node(node);
 548 }
 549
 550 /**
 551  * Transforms a FrameAddr into an AMD64 Add.
 552  */
 553 static ir_node *gen_be_FrameAddr(ir_node *node)
 554 {
 555         ir_node   *block  = be_transform_node(get_nodes_block(node));
 556         ir_entity *ent    = be_get_frame_entity(node);
 557         ir_node   *fp     = be_get_FrameAddr_frame(node);
 558         ir_node   *new_fp = be_transform_node(fp);
 559         dbg_info  *dbgi   = get_irn_dbg_info(node);
 560         ir_node   *new_node;
 561
 562         new_node = new_bd_amd64_FrameAddr(dbgi, block, new_fp, ent);
 563         return new_node;
 564 }
 565
 566 /* Boilerplate code for transformation: */
 567
 568 static void amd64_register_transformers(void)
 569 {
 570         be_start_transform_setup();
 571
 572         be_set_transform_function(op_Const,        gen_Const);
 573         be_set_transform_function(op_SymConst,     gen_SymConst);
 574         be_set_transform_function(op_Add,          gen_Add);
 575         be_set_transform_function(op_Sub,          gen_Sub);
 576         be_set_transform_function(op_Mul,          gen_Mul);
 577         be_set_transform_function(op_be_Call,      gen_be_Call);
 578         be_set_transform_function(op_be_FrameAddr, gen_be_FrameAddr);
 579         be_set_transform_function(op_Conv,         gen_Conv);
 580         be_set_transform_function(op_Jmp,          gen_Jmp);
 581         be_set_transform_function(op_Cmp,          gen_Cmp);
 582         be_set_transform_function(op_Cond,         gen_Cond);
 583         be_set_transform_function(op_Phi,          gen_Phi);
 584         be_set_transform_function(op_Load,         gen_Load);
 585         be_set_transform_function(op_Store,        gen_Store);
 586         be_set_transform_function(op_Proj,         gen_Proj);
 587         be_set_transform_function(op_Minus,        gen_Minus);
 588 }
 589
 590 void amd64_transform_graph(ir_graph *irg)
 591 {
 592         amd64_register_transformers();
 593         be_transform_graph(irg, NULL);
 594 }
 595
 596 void amd64_init_transform(void)
 597 {
 598         FIRM_DBG_REGISTER(dbg, "firm.be.amd64.transform");
 599 }